JP2002196831A - 定電流回路、差動増幅回路及び半導体集積回路 - Google Patents
定電流回路、差動増幅回路及び半導体集積回路Info
- Publication number
- JP2002196831A JP2002196831A JP2000392640A JP2000392640A JP2002196831A JP 2002196831 A JP2002196831 A JP 2002196831A JP 2000392640 A JP2000392640 A JP 2000392640A JP 2000392640 A JP2000392640 A JP 2000392640A JP 2002196831 A JP2002196831 A JP 2002196831A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- effect transistor
- gate
- constant current
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 ＦＥＴの製造時のプロセス変動や動作温度が
変動した場合でも、電流値を一定にすることのできる定
電流回路、この定電流回路を構成要素とする差動増幅回
路、並びに常に安定した動作をさせることのできる半導
体集積回路を提供する。 【解決手段】 定電流回路２１は、定電流駆動対象回路
（負荷回路）１０にドレインが接続され、ソースが第１
の電源線Ｖｓｓに接続された第１のＦＥＴ４と、第１の
ＦＥＴのゲートにドレインが接続され、ソースが第１の
電源線に接続された第２のＦＥＴ２と、第１の電源線と
は電圧の異なる第２の電源線Ｇと第２のＦＥＴのドレイ
ンとの間に接続された第１の抵抗３と、ドレインが第２
の電源線に接続され、ゲートが第２のＦＥＴのドレイン
に接続され、ソースが第２のＦＥＴのゲートに接続され
た第３のＦＥＴ５とを備える。
変動した場合でも、電流値を一定にすることのできる定
電流回路、この定電流回路を構成要素とする差動増幅回
路、並びに常に安定した動作をさせることのできる半導
体集積回路を提供する。 【解決手段】 定電流回路２１は、定電流駆動対象回路
（負荷回路）１０にドレインが接続され、ソースが第１
の電源線Ｖｓｓに接続された第１のＦＥＴ４と、第１の
ＦＥＴのゲートにドレインが接続され、ソースが第１の
電源線に接続された第２のＦＥＴ２と、第１の電源線と
は電圧の異なる第２の電源線Ｇと第２のＦＥＴのドレイ
ンとの間に接続された第１の抵抗３と、ドレインが第２
の電源線に接続され、ゲートが第２のＦＥＴのドレイン
に接続され、ソースが第２のＦＥＴのゲートに接続され
た第３のＦＥＴ５とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（Field Effect Transistor ：以下、「ＦＥＴ」と
略記する）によって構成される定電流回路、この定電流
回路を用いた差動増幅回路及び定電流駆動対象回路を定
電流回路と共に同一の半導体デバイス内に構成した半導
体集積回路に関する。
スタ（Field Effect Transistor ：以下、「ＦＥＴ」と
略記する）によって構成される定電流回路、この定電流
回路を用いた差動増幅回路及び定電流駆動対象回路を定
電流回路と共に同一の半導体デバイス内に構成した半導
体集積回路に関する。
【０００２】
【従来の技術】従来のＦＥＴを用いた定電流回路の一例
として、文献「基礎アナログ電子回路」（平野浩太郎著
コロナ社 第３９頁 図１．５４）に記載された回路
を図２１に示す。この回路は、一定電流を供給する定電
流回路１によって、負荷回路１０を一定バイアス電流で
駆動する構成になっている。定電流回路１は、ＦＥＴ４
と、抵抗３及び抵抗６を直列接続して構成される抵抗直
列回路とを含み、この抵抗直列回路によって分割された
所定の電圧がＦＥＴ４のゲートに印加され、このゲート
電圧に対応する一定のドレイン電流Ｉｄ１（このドレイ
ン電流Ｉｄ１は負荷回路１０の電流に一致するためバイ
アス電流Ｉｄ１としても用いることとする）を負荷回路
１０に流すように構成されている。
として、文献「基礎アナログ電子回路」（平野浩太郎著
コロナ社 第３９頁 図１．５４）に記載された回路
を図２１に示す。この回路は、一定電流を供給する定電
流回路１によって、負荷回路１０を一定バイアス電流で
駆動する構成になっている。定電流回路１は、ＦＥＴ４
と、抵抗３及び抵抗６を直列接続して構成される抵抗直
列回路とを含み、この抵抗直列回路によって分割された
所定の電圧がＦＥＴ４のゲートに印加され、このゲート
電圧に対応する一定のドレイン電流Ｉｄ１（このドレイ
ン電流Ｉｄ１は負荷回路１０の電流に一致するためバイ
アス電流Ｉｄ１としても用いることとする）を負荷回路
１０に流すように構成されている。
【０００３】図２１に示した回路構成では、負電源Ｖｓ
ｓと接地Ｇ間の電圧が一定であれば、定電流回路１で
は、抵抗３及び抵抗６による抵抗分割電圧で与えられた
一定のゲート電圧にてＦＥＴ４が駆動されるため、ＦＥ
Ｔ４はドレイン電流として一定のバイアス電流Ｉｄ１を
流す。したがって、定電流回路１によって負荷回路１０
を定バイアス電流で駆動することができる。
ｓと接地Ｇ間の電圧が一定であれば、定電流回路１で
は、抵抗３及び抵抗６による抵抗分割電圧で与えられた
一定のゲート電圧にてＦＥＴ４が駆動されるため、ＦＥ
Ｔ４はドレイン電流として一定のバイアス電流Ｉｄ１を
流す。したがって、定電流回路１によって負荷回路１０
を定バイアス電流で駆動することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の定電流回路では、ＦＥＴ４のゲート電圧を抵抗３及
び抵抗６で分割された電圧値で固定しているため、ＦＥ
Ｔ４の製造時のプロセス変動や温度変動によってＦＥＴ
４のしきい値が変わった場合には、ゲート電圧対ドレイ
ン電流の関係が変化するため、ドレイン電流Ｉｄ１も変
化してしまうという問題があった。
来の定電流回路では、ＦＥＴ４のゲート電圧を抵抗３及
び抵抗６で分割された電圧値で固定しているため、ＦＥ
Ｔ４の製造時のプロセス変動や温度変動によってＦＥＴ
４のしきい値が変わった場合には、ゲート電圧対ドレイ
ン電流の関係が変化するため、ドレイン電流Ｉｄ１も変
化してしまうという問題があった。
【０００５】本発明は上記の問題点を解決するためにな
されたもので、第１の目的は、ＦＥＴの製造時のプロセ
ス変動や動作温度が変動した場合でも、定電流駆動対象
回路のバイアス電流値を一定にすることのできる定電流
回路を提供することにある。本発明の第２の目的は、こ
の定電流回路を構成要素として、バイアス電流値を一定
にすることのできる差動増幅回路を提供することにあ
る。本発明の第３の目的は、定電流回路及び定電流駆動
対象回路とを同一の半導体デバイス内に構成することに
より常に安定した動作をさせることのできる半導体集積
回路を提供することにある。
されたもので、第１の目的は、ＦＥＴの製造時のプロセ
ス変動や動作温度が変動した場合でも、定電流駆動対象
回路のバイアス電流値を一定にすることのできる定電流
回路を提供することにある。本発明の第２の目的は、こ
の定電流回路を構成要素として、バイアス電流値を一定
にすることのできる差動増幅回路を提供することにあ
る。本発明の第３の目的は、定電流回路及び定電流駆動
対象回路とを同一の半導体デバイス内に構成することに
より常に安定した動作をさせることのできる半導体集積
回路を提供することにある。
【０００６】
【課題を解決するための手段】請求項１に係る発明は、
定電流駆動対象回路にドレインが接続され、ソースが第
１の電源線に接続された第１の電界効果トランジスタ
と、第１の電界効果トランジスタのゲートにドレインが
接続され、ソースが第１の電源線に接続された第２の電
界効果トランジスタと、第１の電源線とは電圧の異なる
第２の電源線と第２の電界効果トランジスタのドレイン
との間に接続された第１の抵抗と、ドレインが第２の電
源線に接続され、ゲートが第２の電界効果トランジスタ
のドレインに接続され、ソースが第２の電界効果トラン
ジスタのゲートに接続された第３の電界効果トランジス
タとを、備えた定電流回路である。この構成によれば、
しきい値の変化に伴い、バイアス電流が減少しようとす
る場合には第１の電界効果トランジスタのゲート電圧を
変えることによってバイアス電流を一定に保持する負帰
還回路になっているため、しきい値変動によるバイアス
電流Ｉｄ１の変化を抑えることができる。
定電流駆動対象回路にドレインが接続され、ソースが第
１の電源線に接続された第１の電界効果トランジスタ
と、第１の電界効果トランジスタのゲートにドレインが
接続され、ソースが第１の電源線に接続された第２の電
界効果トランジスタと、第１の電源線とは電圧の異なる
第２の電源線と第２の電界効果トランジスタのドレイン
との間に接続された第１の抵抗と、ドレインが第２の電
源線に接続され、ゲートが第２の電界効果トランジスタ
のドレインに接続され、ソースが第２の電界効果トラン
ジスタのゲートに接続された第３の電界効果トランジス
タとを、備えた定電流回路である。この構成によれば、
しきい値の変化に伴い、バイアス電流が減少しようとす
る場合には第１の電界効果トランジスタのゲート電圧を
変えることによってバイアス電流を一定に保持する負帰
還回路になっているため、しきい値変動によるバイアス
電流Ｉｄ１の変化を抑えることができる。
【０００７】請求項２に係る発明は、請求項１に記載の
定電流回路において、第３の電界効果トランジスタのド
レインと第２の電源線との間に接続された第２の抵抗を
備えたものである。この構成によれば、しきい値変動に
より定電流回路の電流が変動しようとしても、第３の電
界効果トランジスタのドレイン−ソース間の抵抗値と第
２の抵抗の抵抗値との和を適切に選択することにより、
電流を一定に保持することができる。
定電流回路において、第３の電界効果トランジスタのド
レインと第２の電源線との間に接続された第２の抵抗を
備えたものである。この構成によれば、しきい値変動に
より定電流回路の電流が変動しようとしても、第３の電
界効果トランジスタのドレイン−ソース間の抵抗値と第
２の抵抗の抵抗値との和を適切に選択することにより、
電流を一定に保持することができる。
【０００８】請求項３に係る発明は、請求項１に記載の
定電流回路において、第３の電界効果トランジスタのド
レインと第２の電源線との間に接続され、順方向に電流
を流すダイオードを備えたものである。この構成によれ
ば、しきい値変動により定電流回路の電流が変動しよう
としても、ダイオードの抵抗値が非線形である性質を利
用することにより、電流を一定に保持することができ
る。
定電流回路において、第３の電界効果トランジスタのド
レインと第２の電源線との間に接続され、順方向に電流
を流すダイオードを備えたものである。この構成によれ
ば、しきい値変動により定電流回路の電流が変動しよう
としても、ダイオードの抵抗値が非線形である性質を利
用することにより、電流を一定に保持することができ
る。
【０００９】請求項４に係る発明は、請求項１に記載の
定電流回路において、第３の電界効果トランジスタのド
レインと第２の電源線との間に接続され、順方向に電流
を流すダイオード及び第２の抵抗の直列接続回路を備え
たものである。この構成によれば、しきい値変動により
定電流回路の電流が変動しようとしても、非線形の特性
を示すダイオードの抵抗値と抵抗の抵抗値とを選定する
ことにより、電流を一定に保持することができる。
定電流回路において、第３の電界効果トランジスタのド
レインと第２の電源線との間に接続され、順方向に電流
を流すダイオード及び第２の抵抗の直列接続回路を備え
たものである。この構成によれば、しきい値変動により
定電流回路の電流が変動しようとしても、非線形の特性
を示すダイオードの抵抗値と抵抗の抵抗値とを選定する
ことにより、電流を一定に保持することができる。
【００１０】請求項５に係る発明は、請求項１に記載の
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第２の抵抗を備えた
ものである。この構成によれば、しきい値変動により定
電流回路の電流が変動しようとしても、抵抗値の選定に
よりこれを一定に保持することができる。
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第２の抵抗を備えた
ものである。この構成によれば、しきい値変動により定
電流回路の電流が変動しようとしても、抵抗値の選定に
よりこれを一定に保持することができる。
【００１１】請求項６に係る発明は、請求項２に記載の
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第３の抵抗を備えた
ものである。この構成によれば、しきい値変動により定
電流回路の電流が変動しようとしても、抵抗値の選定に
よりこれを一定に保持することができる。
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第３の抵抗を備えた
ものである。この構成によれば、しきい値変動により定
電流回路の電流が変動しようとしても、抵抗値の選定に
よりこれを一定に保持することができる。
【００１２】請求項７に係る発明は、請求項３に記載の
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第２の抵抗を備えた
ものである。この構成によれば、しきい値変動により定
電流回路の電流が変動しようとしても、抵抗値の選定に
よりこれを一定に保持することができる。
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第２の抵抗を備えた
ものである。この構成によれば、しきい値変動により定
電流回路の電流が変動しようとしても、抵抗値の選定に
よりこれを一定に保持することができる。
【００１３】請求項８に係る発明は、請求項４に記載の
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第３の抵抗を備え
た。この構成によれば、しきい値変動により定電流回路
の電流が変動しようとしても、抵抗値の選定によりこれ
を一定に保持することができる。
定電流回路において、第２の電界効果トランジスタのド
レインとゲートとの間に接続された第３の抵抗を備え
た。この構成によれば、しきい値変動により定電流回路
の電流が変動しようとしても、抵抗値の選定によりこれ
を一定に保持することができる。
【００１４】請求項９に係る発明は、定電流駆動対象回
路にドレインが接続され、ソースが第１の電源線に接続
された第１の電界効果トランジスタと、ゲートが第１の
電界効果トランジスタのゲートに接続され、ソースが第
１の電源線に接続された第２の電界効果トランジスタ
と、第１の電源線とは電圧の異なる第２の電源線と第２
の電界効果トランジスタのドレインとの間に接続された
第１の抵抗と、ドレインが第２の電源線に接続され、ゲ
ートが第２の電界効果トランジスタのドレインに接続さ
れ、ソースが第２の電界効果トランジスタのゲートに接
続された第３の電界効果トランジスタとを、備えた定電
流回路である。この構成によれば、しきい値変動により
定電流回路の電流が変動しようとしても、抵抗値の選定
によりこれを一定に保持することができる。
路にドレインが接続され、ソースが第１の電源線に接続
された第１の電界効果トランジスタと、ゲートが第１の
電界効果トランジスタのゲートに接続され、ソースが第
１の電源線に接続された第２の電界効果トランジスタ
と、第１の電源線とは電圧の異なる第２の電源線と第２
の電界効果トランジスタのドレインとの間に接続された
第１の抵抗と、ドレインが第２の電源線に接続され、ゲ
ートが第２の電界効果トランジスタのドレインに接続さ
れ、ソースが第２の電界効果トランジスタのゲートに接
続された第３の電界効果トランジスタとを、備えた定電
流回路である。この構成によれば、しきい値変動により
定電流回路の電流が変動しようとしても、抵抗値の選定
によりこれを一定に保持することができる。
【００１５】請求項１０に係る発明は、請求項９に記載
の定電流回路において、第３の電界効果トランジスタの
ドレインと第２の電源線との間に接続された第２の抵抗
を備えたものである。この構成によれば、しきい値変動
により定電流回路の電流が変動しようとしても、２つの
抵抗器のうちの少なくとも一方の抵抗値を適宜に選定す
ることにより電流を一定に保持することができる。
の定電流回路において、第３の電界効果トランジスタの
ドレインと第２の電源線との間に接続された第２の抵抗
を備えたものである。この構成によれば、しきい値変動
により定電流回路の電流が変動しようとしても、２つの
抵抗器のうちの少なくとも一方の抵抗値を適宜に選定す
ることにより電流を一定に保持することができる。
【００１６】請求項１１に係る発明は、請求項９に記載
の定電流回路において、第３の電界効果トランジスタの
ドレインと第２の電源線との間に接続され、順方向に電
流を流すダイオードを備えたものである。この構成によ
れば、しきい値変動により定電流回路の電流が変動しよ
うとしても、ダイオードの抵抗値が非線形である性質を
利用することにより、電流を一定に保持することができ
る。
の定電流回路において、第３の電界効果トランジスタの
ドレインと第２の電源線との間に接続され、順方向に電
流を流すダイオードを備えたものである。この構成によ
れば、しきい値変動により定電流回路の電流が変動しよ
うとしても、ダイオードの抵抗値が非線形である性質を
利用することにより、電流を一定に保持することができ
る。
【００１７】請求項１２に係る発明は、請求項９に記載
の定電流回路において、第３の電界効果トランジスタの
ドレインと第２の電源線との間に接続され、順方向に電
流を流すダイオード及び第２の抵抗の直列接続回路を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、非線形の特
性を示すダイオードの抵抗値と抵抗の抵抗値とを選定す
ることにより、電流を一定に保持することができる。
の定電流回路において、第３の電界効果トランジスタの
ドレインと第２の電源線との間に接続され、順方向に電
流を流すダイオード及び第２の抵抗の直列接続回路を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、非線形の特
性を示すダイオードの抵抗値と抵抗の抵抗値とを選定す
ることにより、電流を一定に保持することができる。
【００１８】請求項１３に係る発明は、請求項９に記載
の定電流回路において、第２の電界効果トランジスタの
ゲートとドレインとの間に接続された第２の抵抗を備え
たものである。この構成によれば、しきい値変動により
定電流回路の電流が変動しようとしても、抵抗値の選定
によりこれを一定に保持することができる。
の定電流回路において、第２の電界効果トランジスタの
ゲートとドレインとの間に接続された第２の抵抗を備え
たものである。この構成によれば、しきい値変動により
定電流回路の電流が変動しようとしても、抵抗値の選定
によりこれを一定に保持することができる。
【００１９】請求項１４に係る発明は、請求項１０に記
載の定電流回路において、第２の電界効果トランジスタ
のゲートとドレインとの間に接続された第３の抵抗を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、３つの抵抗
器のうちの少なくとも一つの抵抗値を適宜に選定するこ
とにより電流を一定に保持することができる。
載の定電流回路において、第２の電界効果トランジスタ
のゲートとドレインとの間に接続された第３の抵抗を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、３つの抵抗
器のうちの少なくとも一つの抵抗値を適宜に選定するこ
とにより電流を一定に保持することができる。
【００２０】請求項１５に係る発明は、請求項１１に記
載の定電流回路において、第２の電界効果トランジスタ
のゲートとドレインとの間に接続された第２の抵抗を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、ダイオード
の抵抗値が非線形である性質を利用することにより、電
流を一定に保持することができる。
載の定電流回路において、第２の電界効果トランジスタ
のゲートとドレインとの間に接続された第２の抵抗を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、ダイオード
の抵抗値が非線形である性質を利用することにより、電
流を一定に保持することができる。
【００２１】請求項１６に係る発明は、請求項１２に記
載の定電流回路において、第２の電界効果トランジスタ
のゲートとドレインとの間に接続された第３の抵抗を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、ダイオード
の抵抗値が非線形である性質を利用するとともに、抵抗
値を適宜に選定することにより、電流を一定に保持する
ことができる。
載の定電流回路において、第２の電界効果トランジスタ
のゲートとドレインとの間に接続された第３の抵抗を備
えたものである。この構成によれば、しきい値変動によ
り定電流回路の電流が変動しようとしても、ダイオード
の抵抗値が非線形である性質を利用するとともに、抵抗
値を適宜に選定することにより、電流を一定に保持する
ことができる。
【００２２】請求項１７に係る発明は、複数の定電流駆
動対象回路にそれぞれドレインが接続され、ソースが第
１の電源線に接続された複数の第１の電界効果トランジ
スタと、第１の電界効果トランジスタの各ゲートにドレ
インが接続され、ソースが第１の電源線に接続された第
２の電界効果トランジスタと、第１の電源線とは電圧の
異なる第２の電源線と第２の電界効果トランジスタのド
レインとの間に接続された第１の抵抗と、ドレインが第
２の電源線に接続され、ゲートが第２の電界効果トラン
ジスタのドレインに接続され、ソースが第２の電界効果
トランジスタのゲートに接続された第３の電界効果トラ
ンジスタとを、備えた定電流回路である。この構成によ
れば、複数の定電流駆動対象回路に全く同様なバイアス
電流を供給することができる。
動対象回路にそれぞれドレインが接続され、ソースが第
１の電源線に接続された複数の第１の電界効果トランジ
スタと、第１の電界効果トランジスタの各ゲートにドレ
インが接続され、ソースが第１の電源線に接続された第
２の電界効果トランジスタと、第１の電源線とは電圧の
異なる第２の電源線と第２の電界効果トランジスタのド
レインとの間に接続された第１の抵抗と、ドレインが第
２の電源線に接続され、ゲートが第２の電界効果トラン
ジスタのドレインに接続され、ソースが第２の電界効果
トランジスタのゲートに接続された第３の電界効果トラ
ンジスタとを、備えた定電流回路である。この構成によ
れば、複数の定電流駆動対象回路に全く同様なバイアス
電流を供給することができる。
【００２３】請求項１８に係る発明は、複数の定電流駆
動対象回路にそれぞれドレインが接続され、ソースが第
１の電源線に接続された複数の第１の電界効果トランジ
スタと、ゲートが第１の電界効果トランジスタの各ゲー
トに接続され、ソースが第１の電源線に接続された第２
の電界効果トランジスタと、第１の電源線とは電圧の異
なる第２の電源線と第２の電界効果トランジスタのドレ
インとの間に接続された第１の抵抗と、ドレインが第２
の電源線に接続され、ゲートが第２の電界効果トランジ
スタのドレインに接続され、ソースが第２の電界効果ト
ランジスタのゲートに接続された第３の電界効果トラン
ジスタとを、備えた定電流回路である。この構成によれ
ば、複数の定電流駆動対象回路に全く同様なバイアス電
流を供給することができる。
動対象回路にそれぞれドレインが接続され、ソースが第
１の電源線に接続された複数の第１の電界効果トランジ
スタと、ゲートが第１の電界効果トランジスタの各ゲー
トに接続され、ソースが第１の電源線に接続された第２
の電界効果トランジスタと、第１の電源線とは電圧の異
なる第２の電源線と第２の電界効果トランジスタのドレ
インとの間に接続された第１の抵抗と、ドレインが第２
の電源線に接続され、ゲートが第２の電界効果トランジ
スタのドレインに接続され、ソースが第２の電界効果ト
ランジスタのゲートに接続された第３の電界効果トラン
ジスタとを、備えた定電流回路である。この構成によれ
ば、複数の定電流駆動対象回路に全く同様なバイアス電
流を供給することができる。
【００２４】請求項１９に係る発明は、請求項１ないし
１６のいずれか１つに記載の定電流回路と、定電流駆動
対象回路として、ソースが第１の電界効果トランジスタ
のドレインに接続され、ドレインが抵抗を介して第２の
電源線に接続された第４の電界効果トランジスタと、ソ
ースが第１の電界効果トランジスタのドレインに接続さ
れ、ドレインが抵抗を介して第２の電源線に接続された
第５の電界効果トランジスタとを含み、第５の電界効果
トランジスタのゲートを第１の信号入力端とし、第６の
電界効果トランジスタのゲートを第２の信号入力端とす
る差動回路とを、備えた差動増幅回路である。この構成
によれば、上記の定電流回路を構成要素としているの
で、ＦＥＴの製造時のプロセス変動や動作温度が変動し
た場合でも、バイアス電流値を一定にすることのできる
差動増幅回路が得られる。
１６のいずれか１つに記載の定電流回路と、定電流駆動
対象回路として、ソースが第１の電界効果トランジスタ
のドレインに接続され、ドレインが抵抗を介して第２の
電源線に接続された第４の電界効果トランジスタと、ソ
ースが第１の電界効果トランジスタのドレインに接続さ
れ、ドレインが抵抗を介して第２の電源線に接続された
第５の電界効果トランジスタとを含み、第５の電界効果
トランジスタのゲートを第１の信号入力端とし、第６の
電界効果トランジスタのゲートを第２の信号入力端とす
る差動回路とを、備えた差動増幅回路である。この構成
によれば、上記の定電流回路を構成要素としているの
で、ＦＥＴの製造時のプロセス変動や動作温度が変動し
た場合でも、バイアス電流値を一定にすることのできる
差動増幅回路が得られる。
【００２５】請求項２０に係る発明は、請求項１ないし
１６のいずれか１つに記載の定電流回路と、定電流駆動
対象回路とを同一の半導体デバイス内に構成した半導体
集積回路である。この構成によれば、定電流回路及び定
電流駆動対象回路とが略同一の条件で製造され、同一の
温度で駆動されるため、常に安定した動作をさせること
ができる。
１６のいずれか１つに記載の定電流回路と、定電流駆動
対象回路とを同一の半導体デバイス内に構成した半導体
集積回路である。この構成によれば、定電流回路及び定
電流駆動対象回路とが略同一の条件で製造され、同一の
温度で駆動されるため、常に安定した動作をさせること
ができる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。図１は本発明に係る定電流
回路の第１の実施の形態を示す回路図であり、図中、従
来装置を示す図２１と同一の符号を付したものはそれぞ
れ同一の要素を示している。ここで、定電流回路２１は
負荷回路１０を定電流駆動の対象としている。定電流回
路２１は、バイアス電流Ｉｄ１としてドレイン電流で負
荷回路１０を駆動するＦＥＴ４と、ドレインがＦＥＴ４
のゲートに接続され、ソースが第１の電源線としての負
電源Ｖｓｓに接続されたＦＥＴ２と、このＦＥＴ２のド
レインと第２の電源線としての接地Ｇとの間に接続され
た抵抗３と、ドレインが接地Ｇに接続され、ゲートがＦ
ＥＴ２のドレインに接続され、ソースがＦＥＴ２のゲー
トに接続されたＦＥＴ５とで構成されている。
て、図面を用いて説明する。図１は本発明に係る定電流
回路の第１の実施の形態を示す回路図であり、図中、従
来装置を示す図２１と同一の符号を付したものはそれぞ
れ同一の要素を示している。ここで、定電流回路２１は
負荷回路１０を定電流駆動の対象としている。定電流回
路２１は、バイアス電流Ｉｄ１としてドレイン電流で負
荷回路１０を駆動するＦＥＴ４と、ドレインがＦＥＴ４
のゲートに接続され、ソースが第１の電源線としての負
電源Ｖｓｓに接続されたＦＥＴ２と、このＦＥＴ２のド
レインと第２の電源線としての接地Ｇとの間に接続され
た抵抗３と、ドレインが接地Ｇに接続され、ゲートがＦ
ＥＴ２のドレインに接続され、ソースがＦＥＴ２のゲー
トに接続されたＦＥＴ５とで構成されている。
【００２７】次に第１の実施の形態の動作について説明
する。製造時のプロセスのばらつきや駆動時の温度変動
によってＦＥＴのしきい値が大きくなり、ＦＥＴ４のド
レイン電流Ｉｄ１が減少しようとすると、ＦＥＴ２のド
レイン電流も同様に減少する。このとき抵抗３に流れる
電流も減少するため、抵抗３とＦＥＴ２のドレインとの
接続点の電圧は上昇する。抵抗３とＦＥＴ２のドレイン
とが接続された点はＦＥＴ５のゲートの接続点でもある
ため、ＦＥＴ５のゲート電圧も上昇し、それに伴ってＦ
ＥＴ５のドレイン電流は増加する。これによって、ＦＥ
Ｔ５のドレイン−ソース間を抵抗として見た場合、その
抵抗値は下がる。ＦＥＴ５のドレイン−ソース間の抵抗
値、つまり、接地ＧとＦＥＴ２のゲート間の抵抗値が下
がることによってＦＥＴ２のゲート電圧は上昇する。
する。製造時のプロセスのばらつきや駆動時の温度変動
によってＦＥＴのしきい値が大きくなり、ＦＥＴ４のド
レイン電流Ｉｄ１が減少しようとすると、ＦＥＴ２のド
レイン電流も同様に減少する。このとき抵抗３に流れる
電流も減少するため、抵抗３とＦＥＴ２のドレインとの
接続点の電圧は上昇する。抵抗３とＦＥＴ２のドレイン
とが接続された点はＦＥＴ５のゲートの接続点でもある
ため、ＦＥＴ５のゲート電圧も上昇し、それに伴ってＦ
ＥＴ５のドレイン電流は増加する。これによって、ＦＥ
Ｔ５のドレイン−ソース間を抵抗として見た場合、その
抵抗値は下がる。ＦＥＴ５のドレイン−ソース間の抵抗
値、つまり、接地ＧとＦＥＴ２のゲート間の抵抗値が下
がることによってＦＥＴ２のゲート電圧は上昇する。
【００２８】このときのＦＥＴ２の動作を図２を用いて
説明する。図２中、横軸はＦＥＴ２のドレイン−ソース
間電圧Ｖｄｓを示し、縦軸はＦＥＴ２のドレイン電流Ｉ
ｄｓを示している。また右下がりの直線は、抵抗３及び
ＦＥＴ２の直列接続回路に流れる電流とＦＥＴのドレイ
ン−ソース間電圧との関係を示したものである。で示
した曲線はＦＥＴが通常のしきい値の場合にゲート電圧
ＶｇがＶｇ1であった場合のドレイン−ソース間電圧Ｖ
ｄｓと、ドレイン電流Ｉｄｓの関係を示している。しき
い値が大きくなった場合、ゲート電圧ＶｇがＶｇ1のま
まであるとの曲線に示す関係はの曲線に示す関係に
シフトされる。しかし、上に述べたようにＦＥＴ５のド
レイン−ソース間の抵抗値が小さくなると、ＦＥＴ２の
ゲート電圧ＶｇはＶｇ2に上昇して、の曲線に示す関
係となる。ここで、上記、抵抗３及びＦＥＴ２の直列接
続回路に流れる電流とＦＥＴのドレイン−ソース間電圧
との関係を示した直線と曲線の交点からＦＥＴ２のドレ
イン−ソース間電圧が決まり、の場合はＶｄｓ1、
の場合はＶｄｓ2となる。ここでＶｄｓ1(通常のしきい
値)＜Ｖｄｓ2(しきい値が大きい場合)とした場合、しき
い値が大きくなると、ＦＥＴのドレイン電流、つまりは
ＦＥＴ４のゲート電圧が上昇しＦＥＴ４のドレイン電流
Ｉｄ１、すなわち、定電流回路が駆動するバイアス電流
Ｉｄ１が増加する。
説明する。図２中、横軸はＦＥＴ２のドレイン−ソース
間電圧Ｖｄｓを示し、縦軸はＦＥＴ２のドレイン電流Ｉ
ｄｓを示している。また右下がりの直線は、抵抗３及び
ＦＥＴ２の直列接続回路に流れる電流とＦＥＴのドレイ
ン−ソース間電圧との関係を示したものである。で示
した曲線はＦＥＴが通常のしきい値の場合にゲート電圧
ＶｇがＶｇ1であった場合のドレイン−ソース間電圧Ｖ
ｄｓと、ドレイン電流Ｉｄｓの関係を示している。しき
い値が大きくなった場合、ゲート電圧ＶｇがＶｇ1のま
まであるとの曲線に示す関係はの曲線に示す関係に
シフトされる。しかし、上に述べたようにＦＥＴ５のド
レイン−ソース間の抵抗値が小さくなると、ＦＥＴ２の
ゲート電圧ＶｇはＶｇ2に上昇して、の曲線に示す関
係となる。ここで、上記、抵抗３及びＦＥＴ２の直列接
続回路に流れる電流とＦＥＴのドレイン−ソース間電圧
との関係を示した直線と曲線の交点からＦＥＴ２のドレ
イン−ソース間電圧が決まり、の場合はＶｄｓ1、
の場合はＶｄｓ2となる。ここでＶｄｓ1(通常のしきい
値)＜Ｖｄｓ2(しきい値が大きい場合)とした場合、しき
い値が大きくなると、ＦＥＴのドレイン電流、つまりは
ＦＥＴ４のゲート電圧が上昇しＦＥＴ４のドレイン電流
Ｉｄ１、すなわち、定電流回路が駆動するバイアス電流
Ｉｄ１が増加する。
【００２９】逆にＦＥＴ４のしきい値が小さくなり、ド
レイン電流が増加した場合には、ＦＥＴ２のドレイン電
流も同様に増加する。そのとき抵抗３に流れる電流も増
加するため、抵抗３とＦＥＴ２のソースが接続された点
の電圧は下降する。抵抗３とＦＥＴ２のドレインが接続
された点はＦＥＴ５のゲートでもあるため、ＦＥＴ５の
ゲート電圧も下降し、それに伴ってＦＥＴ５のドレイン
電流が減少し、ＦＥＴ５のドレイン−ソース間を抵抗と
して見た場合、抵抗値は大きくなる。ＦＥＴ５のドレイ
ン−ソース間の抵抗値、つまり、接地ＧとＦＥＴ２のゲ
ートとの間の抵抗値が大きくなることによって図２とは
逆にＦＥＴ２のゲート電圧は下降し、ＦＥＴ２のドレイ
ン電流は減少する。ＦＥＴ２のドレイン電流が減少する
ことによって、ＦＥＴ２のドレイン電圧、つまり、ＦＥ
Ｔ４のゲート電圧が下降するためＦＥＴ４のドレイン電
流Ｉｄ１、すなわち定電流回路が駆動するバイアス電流
Ｉｄ１が減少する。
レイン電流が増加した場合には、ＦＥＴ２のドレイン電
流も同様に増加する。そのとき抵抗３に流れる電流も増
加するため、抵抗３とＦＥＴ２のソースが接続された点
の電圧は下降する。抵抗３とＦＥＴ２のドレインが接続
された点はＦＥＴ５のゲートでもあるため、ＦＥＴ５の
ゲート電圧も下降し、それに伴ってＦＥＴ５のドレイン
電流が減少し、ＦＥＴ５のドレイン−ソース間を抵抗と
して見た場合、抵抗値は大きくなる。ＦＥＴ５のドレイ
ン−ソース間の抵抗値、つまり、接地ＧとＦＥＴ２のゲ
ートとの間の抵抗値が大きくなることによって図２とは
逆にＦＥＴ２のゲート電圧は下降し、ＦＥＴ２のドレイ
ン電流は減少する。ＦＥＴ２のドレイン電流が減少する
ことによって、ＦＥＴ２のドレイン電圧、つまり、ＦＥ
Ｔ４のゲート電圧が下降するためＦＥＴ４のドレイン電
流Ｉｄ１、すなわち定電流回路が駆動するバイアス電流
Ｉｄ１が減少する。
【００３０】以上のように、第１の実施の形態によれ
ば、しきい値の変化に伴い、バイアス電流が減少しよう
とする場合にはＦＥＴ４のゲート電圧を上昇させること
によってバイアス電流を増加させ、逆にバイアス電流が
増加しようとする場合にはＦＥＴ４のゲート電圧を下げ
ることによってバイアス電流を減少させる回路となって
いるため、しきい値変動によるバイアス電流Ｉｄ１の変
化を抑えることができる。
ば、しきい値の変化に伴い、バイアス電流が減少しよう
とする場合にはＦＥＴ４のゲート電圧を上昇させること
によってバイアス電流を増加させ、逆にバイアス電流が
増加しようとする場合にはＦＥＴ４のゲート電圧を下げ
ることによってバイアス電流を減少させる回路となって
いるため、しきい値変動によるバイアス電流Ｉｄ１の変
化を抑えることができる。
【００３１】図３は本発明に係る定電流回路の第２の実
施の形態を示す回路図であり、図中、図１と同一の要素
には同一の符号を付しての説明を省略する。図３に示し
た定電流回路２２は、第１の実施の形態を構成するＦＥ
Ｔ５のドレインと接地Ｇとの間に、新たに抵抗７を接続
した点が第１の実施の形態と構成を異にしている。
施の形態を示す回路図であり、図中、図１と同一の要素
には同一の符号を付しての説明を省略する。図３に示し
た定電流回路２２は、第１の実施の形態を構成するＦＥ
Ｔ５のドレインと接地Ｇとの間に、新たに抵抗７を接続
した点が第１の実施の形態と構成を異にしている。
【００３２】上記構成において、ＦＥＴ５のソースと接
地Ｇとの間に抵抗７を接続することによって、ＦＥＴ５
のドレイン−ソース間の抵抗値と抵抗７の抵抗値の和が
ＦＥＴ２のゲートと接地Ｇとの間の抵抗値となるため、
抵抗７の抵抗値によって第１の実施の形態の定電流回路
において、しきい値変動に対するバイアス電流の変化量
を変えることができ、例えば、第１の実施の形態の定電
流回路で、しきい値変動に対してドレイン電流Ｉｄ１が
一定にならず、しきい値電圧が大きくなった場合に逆に
定電流回路が駆動するバイアス電流Ｉｄ１が増加してし
まう場合には、抵抗７を追加することによって、しきい
値が変動してもドレイン電流Ｉｄ１が一定になるように
調整することができる。
地Ｇとの間に抵抗７を接続することによって、ＦＥＴ５
のドレイン−ソース間の抵抗値と抵抗７の抵抗値の和が
ＦＥＴ２のゲートと接地Ｇとの間の抵抗値となるため、
抵抗７の抵抗値によって第１の実施の形態の定電流回路
において、しきい値変動に対するバイアス電流の変化量
を変えることができ、例えば、第１の実施の形態の定電
流回路で、しきい値変動に対してドレイン電流Ｉｄ１が
一定にならず、しきい値電圧が大きくなった場合に逆に
定電流回路が駆動するバイアス電流Ｉｄ１が増加してし
まう場合には、抵抗７を追加することによって、しきい
値が変動してもドレイン電流Ｉｄ１が一定になるように
調整することができる。
【００３３】図４は本発明に係る定電流回路の第３の実
施の形態を示す回路図であり、図中、図３に示した第２
の実施の形態と同一の要素には同一の符号を付しての説
明を省略する。ここに示した定電流回路２３は、図３に
示した第２の実施の形態を構成するＦＥＴ５のドレイン
と接地Ｇとの間に接続された抵抗７の代わりにダイオー
ド８を接続した点が第２の実施の形態と構成を異にして
いる。
施の形態を示す回路図であり、図中、図３に示した第２
の実施の形態と同一の要素には同一の符号を付しての説
明を省略する。ここに示した定電流回路２３は、図３に
示した第２の実施の形態を構成するＦＥＴ５のドレイン
と接地Ｇとの間に接続された抵抗７の代わりにダイオー
ド８を接続した点が第２の実施の形態と構成を異にして
いる。
【００３４】上記構成において、ＦＥＴ５のソースと接
地Ｇとの間にダイオード８を接続することによって、Ｆ
ＥＴ５のドレイン−ソース間の抵抗値とダイオード８の
抵抗値との和が、ＦＥＴ２のゲートと接地Ｇ間の抵抗値
となる。ここで、ダイオード８の抵抗値は両端電圧に対
して非線形の抵抗値となる。このダイオードの抵抗値が
非線形である性質を利用すれば、しきい値の変動に対し
てドレイン電流Ｉｄ１を一定になるように調整すること
ができる。
地Ｇとの間にダイオード８を接続することによって、Ｆ
ＥＴ５のドレイン−ソース間の抵抗値とダイオード８の
抵抗値との和が、ＦＥＴ２のゲートと接地Ｇ間の抵抗値
となる。ここで、ダイオード８の抵抗値は両端電圧に対
して非線形の抵抗値となる。このダイオードの抵抗値が
非線形である性質を利用すれば、しきい値の変動に対し
てドレイン電流Ｉｄ１を一定になるように調整すること
ができる。
【００３５】図５は本発明に係る定電流回路の第４の実
施の形態を示す回路図であり、図中、図３又は図４に示
す第２又は第３の実施の形態と同一の要素には同一の符
号を付してその説明を省略する。ここに示した定電流回
路２４はＦＥＴ５のドレインと接地Ｇとの間に、図３に
示した第２の実施の形態を構成する抵抗７と図４に示し
た第３の実施の形態を構成するダイオード８との直列接
続回路を接続した点が第２又は第３の実施の形態と構成
を異にしている。この場合、抵抗７とダイオード８の接
続順序を逆にしても、あるいは、ダイオード８として複
数のダイオードを直列接続したものであってもよい。
施の形態を示す回路図であり、図中、図３又は図４に示
す第２又は第３の実施の形態と同一の要素には同一の符
号を付してその説明を省略する。ここに示した定電流回
路２４はＦＥＴ５のドレインと接地Ｇとの間に、図３に
示した第２の実施の形態を構成する抵抗７と図４に示し
た第３の実施の形態を構成するダイオード８との直列接
続回路を接続した点が第２又は第３の実施の形態と構成
を異にしている。この場合、抵抗７とダイオード８の接
続順序を逆にしても、あるいは、ダイオード８として複
数のダイオードを直列接続したものであってもよい。
【００３６】上記構成において、ＦＥＴ５のソースと接
地Ｇとの間に抵抗７とダイオード８の直列接続回路を接
続することによって、ＦＥＴ５のドレイン−ソース間の
抵抗値と抵抗７とダイオード８の抵抗値との和がＦＥＴ
２のゲートと接地Ｇとの間の抵抗値となる。ここでダイ
オード８の抵抗値は両端電圧に対して非線形の抵抗値と
なる。そのため、ダイオード８を追加することによっ
て、ダイオードの抵抗値の非線形性を利用し、しきい値
が変動してもドレイン電流Ｉｄ１が一定になるよう調整
することができる。
地Ｇとの間に抵抗７とダイオード８の直列接続回路を接
続することによって、ＦＥＴ５のドレイン−ソース間の
抵抗値と抵抗７とダイオード８の抵抗値との和がＦＥＴ
２のゲートと接地Ｇとの間の抵抗値となる。ここでダイ
オード８の抵抗値は両端電圧に対して非線形の抵抗値と
なる。そのため、ダイオード８を追加することによっ
て、ダイオードの抵抗値の非線形性を利用し、しきい値
が変動してもドレイン電流Ｉｄ１が一定になるよう調整
することができる。
【００３７】図６は本発明に係る定電流回路の第５の実
施の形態を示す回路図であり、図中、図１に示した第１
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２５は、図１
に示した第１の実施の形態を構成するＦＥＴ２のドレイ
ンとゲートとの間に抵抗９を接続した点が第１の実施の
形態と構成を異にしている。
施の形態を示す回路図であり、図中、図１に示した第１
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２５は、図１
に示した第１の実施の形態を構成するＦＥＴ２のドレイ
ンとゲートとの間に抵抗９を接続した点が第１の実施の
形態と構成を異にしている。
【００３８】上記構成において、ＦＥＴ２のドレインと
ゲートとの間に抵抗９を接続することによって、ＦＥＴ
５のゲート−ソース間の電位差、及びＦＥＴ２のドレイ
ン−ソース間の電位差を小さくすることになる。そのた
め、例えば、ＦＥＴ４のしきい値が大きくなり、ドレイ
ン電流Ｉｄ１が小さくなろうとすると、抵抗３とＦＥＴ
２のドレインとが接続された点の電圧は上昇しようとす
る。しかし、ＦＥＴ２のゲート−ドレイン間に抵抗９が
接続されたことによって、ＦＥＴ２のゲート電圧も上昇
し、ＦＥＴ２のドレイン電流が増加するため、抵抗３と
ＦＥＴ２のドレインとが接続された点の電圧の上昇は抑
えられる。また、ＦＥＴ５のゲート−ソース間の電位差
も小さくなるため、しきい値の変化によるＦＥＴ５のド
レイン−ソース間の見かけ上の抵抗値変化は小さくな
る。したがって、抵抗９の抵抗値を適切に選択すること
によって、第１の実施の形態の定電流回路において、し
きい値変動に対するバイアス電流の変化量を変えること
ができ、例えば、第１の実施の形態の定電流回路で、し
きい値変動によってもドレイン電流Ｉｄ１が一定になら
ず、しきい値電圧が高くなった場合に逆に定電流回路の
電流が増加してしまうような場合には、抵抗９を追加す
ることによって、しきい値が変動してもドレイン電流Ｉ
ｄ１が一定になるよう調整することができる。
ゲートとの間に抵抗９を接続することによって、ＦＥＴ
５のゲート−ソース間の電位差、及びＦＥＴ２のドレイ
ン−ソース間の電位差を小さくすることになる。そのた
め、例えば、ＦＥＴ４のしきい値が大きくなり、ドレイ
ン電流Ｉｄ１が小さくなろうとすると、抵抗３とＦＥＴ
２のドレインとが接続された点の電圧は上昇しようとす
る。しかし、ＦＥＴ２のゲート−ドレイン間に抵抗９が
接続されたことによって、ＦＥＴ２のゲート電圧も上昇
し、ＦＥＴ２のドレイン電流が増加するため、抵抗３と
ＦＥＴ２のドレインとが接続された点の電圧の上昇は抑
えられる。また、ＦＥＴ５のゲート−ソース間の電位差
も小さくなるため、しきい値の変化によるＦＥＴ５のド
レイン−ソース間の見かけ上の抵抗値変化は小さくな
る。したがって、抵抗９の抵抗値を適切に選択すること
によって、第１の実施の形態の定電流回路において、し
きい値変動に対するバイアス電流の変化量を変えること
ができ、例えば、第１の実施の形態の定電流回路で、し
きい値変動によってもドレイン電流Ｉｄ１が一定になら
ず、しきい値電圧が高くなった場合に逆に定電流回路の
電流が増加してしまうような場合には、抵抗９を追加す
ることによって、しきい値が変動してもドレイン電流Ｉ
ｄ１が一定になるよう調整することができる。
【００３９】図７は本発明に係る定電流回路の第６の実
施の形態を示す回路図であり、図中、図６に示した第５
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２６は、図６
に示した第５の実施の形態を構成するＦＥＴ５のドレイ
ンと接地Ｇとの間に抵抗７を接続した点が第５の実施の
形態と構成を異にしている。
施の形態を示す回路図であり、図中、図６に示した第５
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２６は、図６
に示した第５の実施の形態を構成するＦＥＴ５のドレイ
ンと接地Ｇとの間に抵抗７を接続した点が第５の実施の
形態と構成を異にしている。
【００４０】上記構成において、ＦＥＴ５のソースと接
地Ｇとの間に抵抗７を接続することによって、ＦＥＴ５
のドレイン−ソース間の抵抗値と抵抗７の抵抗値との和
がＦＥＴ２のゲートと接地Ｇとの間の抵抗値となるた
め、抵抗７の抵抗値を適切に選択することによって、第
１の実施の形態の定電流回路において変化させた、しき
い値変動に対するバイアス電流の変化量を変えることが
でき、例えば、第５の実施の形態でしきい値の変化に対
してドレイン電流Ｉｄ１が一定にならず、しきい値電圧
が高くなった場合に逆に定電流回路の電流が増加してし
まうような場合には、抵抗７を追加することによって、
ドレイン電流Ｉｄ１が一定になるように調整することが
できる。
地Ｇとの間に抵抗７を接続することによって、ＦＥＴ５
のドレイン−ソース間の抵抗値と抵抗７の抵抗値との和
がＦＥＴ２のゲートと接地Ｇとの間の抵抗値となるた
め、抵抗７の抵抗値を適切に選択することによって、第
１の実施の形態の定電流回路において変化させた、しき
い値変動に対するバイアス電流の変化量を変えることが
でき、例えば、第５の実施の形態でしきい値の変化に対
してドレイン電流Ｉｄ１が一定にならず、しきい値電圧
が高くなった場合に逆に定電流回路の電流が増加してし
まうような場合には、抵抗７を追加することによって、
ドレイン電流Ｉｄ１が一定になるように調整することが
できる。
【００４１】図８は本発明に係る定電流回路の第７の実
施の形態を示す回路図であり、図中、図７に示した第６
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２７は、図７
に示した第６の実施の形態を構成する抵抗７の代わりに
ダイオード８を接続した点が第６の実施の形態と構成を
異にしている。
施の形態を示す回路図であり、図中、図７に示した第６
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２７は、図７
に示した第６の実施の形態を構成する抵抗７の代わりに
ダイオード８を接続した点が第６の実施の形態と構成を
異にしている。
【００４２】上記構成において、ＦＥＴ５のソースと接
地Ｇとの間にダイオード８を接続することによって、Ｆ
ＥＴ５のドレイン−ソース間の抵抗値とダイオード８の
抵抗値との和がＦＥＴ２のゲートと接地Ｇとの間の抵抗
値となる。ここで、ダイオード８の抵抗値は両端電圧に
対して非線形の抵抗値となる。そのため、ダイオード８
を接続することによって、ダイオードの抵抗値の非線形
性を利用することができ、しきい値が変動してもドレイ
ン電流Ｉｄ１を一定になるように調整することができ
る。すなわち、第５又は第６の実施の形態でしきい値変
動に対してドレイン電流Ｉｄ１が一定にならず、例え
ば、しきい値電圧が高くなった場合に定電流回路の電流
が逆に増加してしまうような場合には、ダイオード８の
非線形性を利用することによって、しきい値が変動して
もドレイン電流Ｉｄ１が一定になるように調整すること
ができる。
地Ｇとの間にダイオード８を接続することによって、Ｆ
ＥＴ５のドレイン−ソース間の抵抗値とダイオード８の
抵抗値との和がＦＥＴ２のゲートと接地Ｇとの間の抵抗
値となる。ここで、ダイオード８の抵抗値は両端電圧に
対して非線形の抵抗値となる。そのため、ダイオード８
を接続することによって、ダイオードの抵抗値の非線形
性を利用することができ、しきい値が変動してもドレイ
ン電流Ｉｄ１を一定になるように調整することができ
る。すなわち、第５又は第６の実施の形態でしきい値変
動に対してドレイン電流Ｉｄ１が一定にならず、例え
ば、しきい値電圧が高くなった場合に定電流回路の電流
が逆に増加してしまうような場合には、ダイオード８の
非線形性を利用することによって、しきい値が変動して
もドレイン電流Ｉｄ１が一定になるように調整すること
ができる。
【００４３】図９は本発明に係る定電流回路の第８の実
施の形態を示す回路図であり、図中、図８に示した第７
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２８は、図８
に示した第７の実施の形態を構成するダイオード８と接
地Ｇとの間に抵抗７を新たに接続した点が第７の実施の
形態と構成を異にしている。この場合、抵抗７とダイオ
ード８の場所は入れ替わってもよい。またダイオード８
は複数のダイオードの直列接続したものであってもよ
い。
施の形態を示す回路図であり、図中、図８に示した第７
の実施の形態と同一の要素には同一の符号を付してその
説明を省略する。ここに示した定電流回路２８は、図８
に示した第７の実施の形態を構成するダイオード８と接
地Ｇとの間に抵抗７を新たに接続した点が第７の実施の
形態と構成を異にしている。この場合、抵抗７とダイオ
ード８の場所は入れ替わってもよい。またダイオード８
は複数のダイオードの直列接続したものであってもよ
い。
【００４４】以下、図８に示した第７の実施の形態と構
成を異にする部分についてその動作を説明する。ＦＥＴ
５のソースと接地Ｇとの間に抵抗７とダイオード８の直
列接続回路を接続することによって、ＦＥＴ５のドレイ
ン−ソース間の抵抗値と抵抗７とダイオード８の抵抗値
との和がＦＥＴ２のゲートと接地Ｇとの間の抵抗値とな
る。ここでダイオード８の抵抗値は両端電圧に対して非
線形の抵抗値となる。そのため、第６の実施の形態や第
７の実施の実施の形態でドレイン電流Ｉｄ１が一定にな
らない場合には、ダイオード８を追加することによっ
て、ダイオードの抵抗値の非線形性を利用することによ
り、しきい値が変動してもドレイン電流Ｉｄ１が一定に
なるように調整することができる。
成を異にする部分についてその動作を説明する。ＦＥＴ
５のソースと接地Ｇとの間に抵抗７とダイオード８の直
列接続回路を接続することによって、ＦＥＴ５のドレイ
ン−ソース間の抵抗値と抵抗７とダイオード８の抵抗値
との和がＦＥＴ２のゲートと接地Ｇとの間の抵抗値とな
る。ここでダイオード８の抵抗値は両端電圧に対して非
線形の抵抗値となる。そのため、第６の実施の形態や第
７の実施の実施の形態でドレイン電流Ｉｄ１が一定にな
らない場合には、ダイオード８を追加することによっ
て、ダイオードの抵抗値の非線形性を利用することによ
り、しきい値が変動してもドレイン電流Ｉｄ１が一定に
なるように調整することができる。
【００４５】図１０は本発明に係る定電流回路の第９の
実施の形態を示す回路図であり、図１ないし図９を用い
て説明した第１ないし第８の実施の形態と同一の符号を
付したものはそれぞれ同一の要素を示している。ここ
で、定電流回路２９は前述したと同様に、負荷回路１０
を定電流駆動の対象としている。この場合、ソースが負
電源Ｖｓｓに接続され、バイアス電流としてドレイン電
流Ｉｄ１で負荷回路１０を駆動するＦＥＴ４と、ＦＥＴ
４のゲートにゲートが接続され、ソースが負電源Ｖｓｓ
に接続されたＦＥＴ２と、ＦＥＴ２のドレインと接地Ｇ
との間に接続された抵抗３と、ソースが接地Ｇに接続さ
れ、ゲートがＦＥＴ２のドレインに接続され、ソースが
ＦＥＴ２のゲートに接続されたＦＥＴ５とで構成されて
いる。
実施の形態を示す回路図であり、図１ないし図９を用い
て説明した第１ないし第８の実施の形態と同一の符号を
付したものはそれぞれ同一の要素を示している。ここ
で、定電流回路２９は前述したと同様に、負荷回路１０
を定電流駆動の対象としている。この場合、ソースが負
電源Ｖｓｓに接続され、バイアス電流としてドレイン電
流Ｉｄ１で負荷回路１０を駆動するＦＥＴ４と、ＦＥＴ
４のゲートにゲートが接続され、ソースが負電源Ｖｓｓ
に接続されたＦＥＴ２と、ＦＥＴ２のドレインと接地Ｇ
との間に接続された抵抗３と、ソースが接地Ｇに接続さ
れ、ゲートがＦＥＴ２のドレインに接続され、ソースが
ＦＥＴ２のゲートに接続されたＦＥＴ５とで構成されて
いる。
【００４６】次に、第９の実施の形態の動作を説明す
る。製造時のプロセスのばらつきや駆動時の温度変動に
よってＦＥＴのしきい値が変動し、ＦＥＴ４のドレイン
電流Ｉｄ１が減少する場合には、ＦＥＴ２のドレイン電
流も同様に減少する。そのとき抵抗３に流れる電流も減
少するため、抵抗３とＦＥＴ２のソースが接続された点
の電圧が上昇する。抵抗３とＦＥＴ２のドレインが接続
された点はＦＥＴ５のゲートでもあるため、ＦＥＴ５の
ゲート電圧も上昇し、それに伴ってＦＥＴ５のドレイン
電流は増加し、ＦＥＴ５のドレイン−ソース間を抵抗と
して見た場合、その抵抗値は下がる。ＦＥＴ５のドレイ
ン−ソース間の抵抗値、つまり、接地ＧとＦＥＴ２のゲ
ート間の抵抗値が下がるとＦＥＴ２のゲート電圧、つま
り、ＦＥＴ４のゲート電圧は上昇するためＦＥＴ４のド
レイン電流Ｉｄ１、すなわち、定電流回路２９が駆動す
るバイアス電流が増加する。
る。製造時のプロセスのばらつきや駆動時の温度変動に
よってＦＥＴのしきい値が変動し、ＦＥＴ４のドレイン
電流Ｉｄ１が減少する場合には、ＦＥＴ２のドレイン電
流も同様に減少する。そのとき抵抗３に流れる電流も減
少するため、抵抗３とＦＥＴ２のソースが接続された点
の電圧が上昇する。抵抗３とＦＥＴ２のドレインが接続
された点はＦＥＴ５のゲートでもあるため、ＦＥＴ５の
ゲート電圧も上昇し、それに伴ってＦＥＴ５のドレイン
電流は増加し、ＦＥＴ５のドレイン−ソース間を抵抗と
して見た場合、その抵抗値は下がる。ＦＥＴ５のドレイ
ン−ソース間の抵抗値、つまり、接地ＧとＦＥＴ２のゲ
ート間の抵抗値が下がるとＦＥＴ２のゲート電圧、つま
り、ＦＥＴ４のゲート電圧は上昇するためＦＥＴ４のド
レイン電流Ｉｄ１、すなわち、定電流回路２９が駆動す
るバイアス電流が増加する。
【００４７】逆にＦＥＴ４のドレイン電流が増加する場
合には、ＦＥＴ２のドレイン電流も同様に増加する。そ
のとき抵抗３に流れる電流も増加するため、抵抗３とＦ
ＥＴ２のソースが接続された点の電圧は下降する。抵抗
３とＦＥＴ２のドレインが接続された点はＦＥＴ５のゲ
ートでもあるため、ＦＥＴ５のゲート電圧も下降し、そ
れに伴ってＦＥＴ５のドレイン電流は減少し、ＦＥＴ５
のドレイン−ソース間を抵抗として見た場合、抵抗値は
上がる。ＦＥＴ５のドレイン−ソース間の抵抗値、つま
り、接地ＧとＦＥＴ２のゲートとの間の抵抗値が上がる
とＦＥＴ２のゲート電圧、つまり、ＦＥＴ４のゲート電
圧は下降するためＦＥＴ４のドレイン電流Ｉｄ１、すな
わち、定電流回路２９が駆動するバイアス電流が減少す
る。
合には、ＦＥＴ２のドレイン電流も同様に増加する。そ
のとき抵抗３に流れる電流も増加するため、抵抗３とＦ
ＥＴ２のソースが接続された点の電圧は下降する。抵抗
３とＦＥＴ２のドレインが接続された点はＦＥＴ５のゲ
ートでもあるため、ＦＥＴ５のゲート電圧も下降し、そ
れに伴ってＦＥＴ５のドレイン電流は減少し、ＦＥＴ５
のドレイン−ソース間を抵抗として見た場合、抵抗値は
上がる。ＦＥＴ５のドレイン−ソース間の抵抗値、つま
り、接地ＧとＦＥＴ２のゲートとの間の抵抗値が上がる
とＦＥＴ２のゲート電圧、つまり、ＦＥＴ４のゲート電
圧は下降するためＦＥＴ４のドレイン電流Ｉｄ１、すな
わち、定電流回路２９が駆動するバイアス電流が減少す
る。
【００４８】以上の説明によって明らかなように、第９
の実施形態によれば、しきい値の変化に伴い、バイアス
電流が減少する場合にはＦＥＴ４のゲート電圧を上昇さ
せることによりバイアス電流を増加させ、逆にバイアス
電流が増加する場合にはＦＥＴ４のゲート電圧を下げる
ことによりバイアス電流を減少させる構成にしたため、
しきい値変動によるバイアス電流Ｉｄ１の変化を抑える
ことができる。
の実施形態によれば、しきい値の変化に伴い、バイアス
電流が減少する場合にはＦＥＴ４のゲート電圧を上昇さ
せることによりバイアス電流を増加させ、逆にバイアス
電流が増加する場合にはＦＥＴ４のゲート電圧を下げる
ことによりバイアス電流を減少させる構成にしたため、
しきい値変動によるバイアス電流Ｉｄ１の変化を抑える
ことができる。
【００４９】図１１は本発明に係る定電流回路の第１０
の実施の形態を示す回路図であり、図中、図１０に示す
第９の実施の形態と同一の要素には同一の符号を付して
その説明を省略する。ここに示した定電流回路３０は、
図１０に示した第９の実施の形態を構成するＦＥＴ５の
ドレインと接地Ｇとの間に抵抗７を接続した点が図１０
に示した第９の実施の形態と構成を異にしている。
の実施の形態を示す回路図であり、図中、図１０に示す
第９の実施の形態と同一の要素には同一の符号を付して
その説明を省略する。ここに示した定電流回路３０は、
図１０に示した第９の実施の形態を構成するＦＥＴ５の
ドレインと接地Ｇとの間に抵抗７を接続した点が図１０
に示した第９の実施の形態と構成を異にしている。
【００５０】上記のように構成された第１０の実施の形
態の動作を、特に、第９の実施の形態と構成を異にする
点について説明する。ＦＥＴ５のソースと接地Ｇとの間
に抵抗７を接続することによって、ＦＥＴ５のドレイン
−ソース間の抵抗値と抵抗７の抵抗値との和がＦＥＴ２
のゲートと接地Ｇとの間の抵抗値となる。したがって、
第９の実施の形態でしきい値変動に対してドレイン電流
Ｉｄ１が一定にならず、例えば、しきい値電圧が高くな
った場合に定電流回路の電流が逆に増加してしまうよう
な場合には、抵抗７の抵抗値を適切に決定することによ
って、しきい値が変動しても電流ドレイン電流Ｉｄ１が
一定になるように調整することができる。
態の動作を、特に、第９の実施の形態と構成を異にする
点について説明する。ＦＥＴ５のソースと接地Ｇとの間
に抵抗７を接続することによって、ＦＥＴ５のドレイン
−ソース間の抵抗値と抵抗７の抵抗値との和がＦＥＴ２
のゲートと接地Ｇとの間の抵抗値となる。したがって、
第９の実施の形態でしきい値変動に対してドレイン電流
Ｉｄ１が一定にならず、例えば、しきい値電圧が高くな
った場合に定電流回路の電流が逆に増加してしまうよう
な場合には、抵抗７の抵抗値を適切に決定することによ
って、しきい値が変動しても電流ドレイン電流Ｉｄ１が
一定になるように調整することができる。
【００５１】図１２は本発明に係る定電流回路の第１１
の実施の形態を示す回路図であり、図中、図１１に示す
第１０の実施の形態と同一の要素には同一の符号を付し
てその説明を省略する。ここに示した定電流回路３１
は、図１１に示した第１０の実施の形態を構成する抵抗
７の代わりにダイオード８を接続した点が図１１に示し
た第１０の実施の形態と構成を異にしている。
の実施の形態を示す回路図であり、図中、図１１に示す
第１０の実施の形態と同一の要素には同一の符号を付し
てその説明を省略する。ここに示した定電流回路３１
は、図１１に示した第１０の実施の形態を構成する抵抗
７の代わりにダイオード８を接続した点が図１１に示し
た第１０の実施の形態と構成を異にしている。
【００５２】上記のように構成された第１１の実施の形
態の動作を、特に、第１０の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間にダイオード８を接続することによって、ＦＥＴ５の
ドレイン−ソース間の抵抗値とダイオード８の抵抗値と
の和がＦＥＴ２のゲートと接地Ｇとの間の抵抗値とな
る。ここで、ダイオード８の抵抗値は両端電圧に対して
非線形の抵抗値となる。そのため、ダイオード８の抵抗
値の非線形性を利用し、しきい値が変動してもドレイン
電流Ｉｄ１を一定になるように調整することができる。
そのため、例えば、第９の実施の形態や第１０の実施の
形態でドレイン電流Ｉｄ１が一定にならず、しきい値電
圧が高くなった場合に定電流回路の電流が逆に増加して
しまう場合は、ダイオード８を追加することによりバイ
アス電流Ｉｄ１が一定になるように調整することができ
る。
態の動作を、特に、第１０の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間にダイオード８を接続することによって、ＦＥＴ５の
ドレイン−ソース間の抵抗値とダイオード８の抵抗値と
の和がＦＥＴ２のゲートと接地Ｇとの間の抵抗値とな
る。ここで、ダイオード８の抵抗値は両端電圧に対して
非線形の抵抗値となる。そのため、ダイオード８の抵抗
値の非線形性を利用し、しきい値が変動してもドレイン
電流Ｉｄ１を一定になるように調整することができる。
そのため、例えば、第９の実施の形態や第１０の実施の
形態でドレイン電流Ｉｄ１が一定にならず、しきい値電
圧が高くなった場合に定電流回路の電流が逆に増加して
しまう場合は、ダイオード８を追加することによりバイ
アス電流Ｉｄ１が一定になるように調整することができ
る。
【００５３】図１３は本発明に係る定電流回路の第１２
の実施の形態を示す回路図であり、図中、図１２に示す
第１１の実施の形態と同一の要素には同一の符号を付し
てその説明を省略する。ここに示した定電流回路３２
は、図１２に示した第１１の実施の形態を構成するダイ
オード８と接地Ｇとの間に抵抗７を新たに接続した点が
図１２に示した第１１の実施の形態と構成を異にしてい
る。なお、抵抗７とダイオード８の場所は互いに入れ替
えてもよい。またダイオード８は複数のダイオードを直
列接続したものでもよい。
の実施の形態を示す回路図であり、図中、図１２に示す
第１１の実施の形態と同一の要素には同一の符号を付し
てその説明を省略する。ここに示した定電流回路３２
は、図１２に示した第１１の実施の形態を構成するダイ
オード８と接地Ｇとの間に抵抗７を新たに接続した点が
図１２に示した第１１の実施の形態と構成を異にしてい
る。なお、抵抗７とダイオード８の場所は互いに入れ替
えてもよい。またダイオード８は複数のダイオードを直
列接続したものでもよい。
【００５４】上記のように構成された第１２の実施の形
態の動作を、特に、第１１の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間に抵抗７とダイオード８とを直列に接続することによ
って、ＦＥＴ５のドレイン−ソース間の抵抗値と、抵抗
７及びダイオード８の各抵抗値との和がＦＥＴ２のゲー
トと接地Ｇとの間の抵抗値となる。ここで、ダイオード
８の抵抗値は両端電圧に対して非線形の抵抗値となる。
そのため、しきい値の変動によって第１０の実施の形態
や第１１の実施の形態でバイアス電流Ｉｄ１が一定にな
らない場合には、ダイオード８の抵抗値が非線形である
ことを利用するとともに、抵抗７の抵抗値を適切に選択
することにより、バイアス電流Ｉｄ１が一定になるよう
に調整することができる。
態の動作を、特に、第１１の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間に抵抗７とダイオード８とを直列に接続することによ
って、ＦＥＴ５のドレイン−ソース間の抵抗値と、抵抗
７及びダイオード８の各抵抗値との和がＦＥＴ２のゲー
トと接地Ｇとの間の抵抗値となる。ここで、ダイオード
８の抵抗値は両端電圧に対して非線形の抵抗値となる。
そのため、しきい値の変動によって第１０の実施の形態
や第１１の実施の形態でバイアス電流Ｉｄ１が一定にな
らない場合には、ダイオード８の抵抗値が非線形である
ことを利用するとともに、抵抗７の抵抗値を適切に選択
することにより、バイアス電流Ｉｄ１が一定になるよう
に調整することができる。
【００５５】図１４は本発明に係る定電流回路の第１３
の実施の形態を示す回路図であり、図中、図１０に示す
第９の実施の形態と同一の要素には同一の符号を付して
その説明を省略する。ここに示した定電流回路３３は、
図１０に示した第９の実施の形態を構成するＦＥＴ２の
ドレインとゲートとの間に抵抗９を新たに接続した点が
図１０に示した第９の実施の形態と構成を異にしてい
る。
の実施の形態を示す回路図であり、図中、図１０に示す
第９の実施の形態と同一の要素には同一の符号を付して
その説明を省略する。ここに示した定電流回路３３は、
図１０に示した第９の実施の形態を構成するＦＥＴ２の
ドレインとゲートとの間に抵抗９を新たに接続した点が
図１０に示した第９の実施の形態と構成を異にしてい
る。
【００５６】上記のように構成された第１３の実施の形
態の動作を、特に、第９の実施の形態と構成を異にする
点について説明する。ＦＥＴ２のドレインとゲートとの
間に抵抗９を接続することによって、ＦＥＴ５のゲート
−ソース間電圧の電位差、及びＦＥＴ２のドレイン−ソ
ース間の電位差が下げられる。そのため、例えば、しき
い値が高くなり、ドレイン電流Ｉｄ１が少なくなった場
合には、第９の実施の形態における抵抗３とＦＥＴ２の
ドレインが接続された点の電圧が上昇するが、ＦＥＴ２
のゲート−ドレイン間に抵抗９が追加されたことによ
り、ＦＥＴ２のゲート電圧も上昇し、ＦＥＴ２のドレイ
ン電流が増加することで、抵抗３とＦＥＴ２のドレイン
が接続された点の電圧の上昇は抑えられる。また、ＦＥ
Ｔ５のゲート−ソース間電位差も小さくなるため、しき
い値の変化によるＦＥＴ５のドレイン−ソース間の見か
け上の抵抗変化は小さくなる。したがって、抵抗９の抵
抗値によって、第９の実施の形態の定電流回路２９にお
いて、しきい値変動に対するバイアス電流の変化量を変
えることができ、例えば、第９の実施の形態の定電流回
路２９でバイアス電流Ｉｄ１が一定にならず、しきい値
電圧が高くなった場合に定電流回路２９の電流が逆に増
加してしまう場合には、抵抗９の追加により、しきい値
が変動してもドレイン電流Ｉｄ１を一定になるように調
整することができる。
態の動作を、特に、第９の実施の形態と構成を異にする
点について説明する。ＦＥＴ２のドレインとゲートとの
間に抵抗９を接続することによって、ＦＥＴ５のゲート
−ソース間電圧の電位差、及びＦＥＴ２のドレイン−ソ
ース間の電位差が下げられる。そのため、例えば、しき
い値が高くなり、ドレイン電流Ｉｄ１が少なくなった場
合には、第９の実施の形態における抵抗３とＦＥＴ２の
ドレインが接続された点の電圧が上昇するが、ＦＥＴ２
のゲート−ドレイン間に抵抗９が追加されたことによ
り、ＦＥＴ２のゲート電圧も上昇し、ＦＥＴ２のドレイ
ン電流が増加することで、抵抗３とＦＥＴ２のドレイン
が接続された点の電圧の上昇は抑えられる。また、ＦＥ
Ｔ５のゲート−ソース間電位差も小さくなるため、しき
い値の変化によるＦＥＴ５のドレイン−ソース間の見か
け上の抵抗変化は小さくなる。したがって、抵抗９の抵
抗値によって、第９の実施の形態の定電流回路２９にお
いて、しきい値変動に対するバイアス電流の変化量を変
えることができ、例えば、第９の実施の形態の定電流回
路２９でバイアス電流Ｉｄ１が一定にならず、しきい値
電圧が高くなった場合に定電流回路２９の電流が逆に増
加してしまう場合には、抵抗９の追加により、しきい値
が変動してもドレイン電流Ｉｄ１を一定になるように調
整することができる。
【００５７】図１５は本発明に係る定電流回路の第１４
の実施の形態の構成を示す回路図であり、図中、図１４
に示す第１３の実施の形態と同一の要素には同一の符号
を付してその説明を省略する。ここに示した定電流回路
３４は、図１４に示した第１３の実施の形態を構成する
ＦＥＴ２のドレインと接地Ｇとの間に抵抗７を新たに接
続した点が図１４に示した第１３の実施の形態と構成を
異にしている。
の実施の形態の構成を示す回路図であり、図中、図１４
に示す第１３の実施の形態と同一の要素には同一の符号
を付してその説明を省略する。ここに示した定電流回路
３４は、図１４に示した第１３の実施の形態を構成する
ＦＥＴ２のドレインと接地Ｇとの間に抵抗７を新たに接
続した点が図１４に示した第１３の実施の形態と構成を
異にしている。
【００５８】上記のように構成された第１４の実施の形
態の動作を、特に、第１３の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間に抵抗７を接続することによって、ＦＥＴ５のドレイ
ン−ソース間の抵抗値と抵抗７の抵抗値との和がＦＥＴ
２のゲートと接地Ｇとの間の抵抗値となるため、第１３
の実施の形態の定電流回路３３において、しきい値変動
に対してドレイン電流Ｉｄ１が一定にならず、しきい値
電圧が高くなった場合に定電流回路３４の電流が逆に増
加してしまう場合には、抵抗７として適切な抵抗値のも
のを用いることによって、しきい値が変動してもバイア
ス電流Ｉｄ１が一定になるように調整することができ
る。
態の動作を、特に、第１３の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間に抵抗７を接続することによって、ＦＥＴ５のドレイ
ン−ソース間の抵抗値と抵抗７の抵抗値との和がＦＥＴ
２のゲートと接地Ｇとの間の抵抗値となるため、第１３
の実施の形態の定電流回路３３において、しきい値変動
に対してドレイン電流Ｉｄ１が一定にならず、しきい値
電圧が高くなった場合に定電流回路３４の電流が逆に増
加してしまう場合には、抵抗７として適切な抵抗値のも
のを用いることによって、しきい値が変動してもバイア
ス電流Ｉｄ１が一定になるように調整することができ
る。
【００５９】図１６は本発明に係る定電流回路の第１５
の実施の形態の構成を示す回路図であり、図中、図１５
に示す第１４の実施の形態と同一の要素には同一の符号
を付してその説明を省略する。ここに示した定電流回路
３５は、図１５に示した第１４の実施の形態を構成する
ＦＥＴ５のドレインと接地Ｇとの間を接続する抵抗７の
代わりにダイオード８で接続した点が図１５に示した第
１４の実施の形態と構成を異にしている。
の実施の形態の構成を示す回路図であり、図中、図１５
に示す第１４の実施の形態と同一の要素には同一の符号
を付してその説明を省略する。ここに示した定電流回路
３５は、図１５に示した第１４の実施の形態を構成する
ＦＥＴ５のドレインと接地Ｇとの間を接続する抵抗７の
代わりにダイオード８で接続した点が図１５に示した第
１４の実施の形態と構成を異にしている。
【００６０】上記のように構成された第１５の実施の形
態の動作を、特に、第１４の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間をダイオード８で接続することによって、ＦＥＴ５の
ドレイン−ソース間の抵抗値とダイオード８の抵抗値と
の和がＦＥＴ２のゲートと接地Ｇとの間の抵抗値とな
る。ここでダイオード８の抵抗値は両端電圧に対して非
線形の抵抗値となる。そのため、例えば、第１４の実施
の形態の定電流回路３４でドレイン電流Ｉｄ１が一定に
ならず、しきい値電圧が高くなった場合に定電流回路３
４の電流が逆に増加してしまう場合には、ダイオードの
抵抗値の非線形性を利用し、しきい値が変動してもバイ
アス電流Ｉｄ１が一定になるよう調整することができ
る。
態の動作を、特に、第１４の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間をダイオード８で接続することによって、ＦＥＴ５の
ドレイン−ソース間の抵抗値とダイオード８の抵抗値と
の和がＦＥＴ２のゲートと接地Ｇとの間の抵抗値とな
る。ここでダイオード８の抵抗値は両端電圧に対して非
線形の抵抗値となる。そのため、例えば、第１４の実施
の形態の定電流回路３４でドレイン電流Ｉｄ１が一定に
ならず、しきい値電圧が高くなった場合に定電流回路３
４の電流が逆に増加してしまう場合には、ダイオードの
抵抗値の非線形性を利用し、しきい値が変動してもバイ
アス電流Ｉｄ１が一定になるよう調整することができ
る。
【００６１】図１７は本発明に係る定電流回路の第１６
の実施の形態の構成を示す回路図であり、図中、図１５
に示す第１４の実施の形態と同一の要素には同一の符号
を付してその説明を省略する。ここに示した定電流回路
３６は、図１５に示した第１４の実施の形態を構成する
ＦＥＴ５のドレインと抵抗７との間にダイオード８を接
続した点が図１５に示した第１４の実施の形態と構成を
異にしている。なお、抵抗７とダイオード８の場所は相
互に入れ替えてもよい。またダイオード８は複数のダイ
オードを直列接続したものであってもよい。
の実施の形態の構成を示す回路図であり、図中、図１５
に示す第１４の実施の形態と同一の要素には同一の符号
を付してその説明を省略する。ここに示した定電流回路
３６は、図１５に示した第１４の実施の形態を構成する
ＦＥＴ５のドレインと抵抗７との間にダイオード８を接
続した点が図１５に示した第１４の実施の形態と構成を
異にしている。なお、抵抗７とダイオード８の場所は相
互に入れ替えてもよい。またダイオード８は複数のダイ
オードを直列接続したものであってもよい。
【００６２】上記のように構成された第１６の実施の形
態の動作を、特に、第１４の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間を抵抗７とダイオード８の直列回路で接続することに
よって、ＦＥＴ５のドレイン−ソース間の抵抗値と、抵
抗７及びダイオード８の直列回路の抵抗値との和がＦＥ
Ｔ２のゲートと接地Ｇとの間の抵抗値となる。ここで、
ダイオード８の抵抗値は両端電圧に対して非線形の抵抗
値となる。そのため、第１４の実施の形態でドレイン電
流Ｉｄ１が一定にならない場合には、ダイオード８の抵
抗値の非線形性を利用し、しきい値が変動してもバイア
ス電流Ｉｄ１が一定になるように調整することができ
る。
態の動作を、特に、第１４の実施の形態と構成を異にす
る点について説明する。ＦＥＴ５のソースと接地Ｇとの
間を抵抗７とダイオード８の直列回路で接続することに
よって、ＦＥＴ５のドレイン−ソース間の抵抗値と、抵
抗７及びダイオード８の直列回路の抵抗値との和がＦＥ
Ｔ２のゲートと接地Ｇとの間の抵抗値となる。ここで、
ダイオード８の抵抗値は両端電圧に対して非線形の抵抗
値となる。そのため、第１４の実施の形態でドレイン電
流Ｉｄ１が一定にならない場合には、ダイオード８の抵
抗値の非線形性を利用し、しきい値が変動してもバイア
ス電流Ｉｄ１が一定になるように調整することができ
る。
【００６３】図１８は本発明に係る定電流回路の第１７
の実施の形態の構成を示す回路図であり、図中、図１に
示す第１の実施の形態と同一の符号を付したものはそれ
ぞれ同一の要素を示している。ここに示した定電流回路
３７は、並列に接続された負荷回路１０及び１７を定電
流駆動の対象とするもので、負荷回路１０に一定のバイ
アス電流Ｉｄ１を流すべく接地Ｇと負電源Ｖｓｓとの間
に負荷回路１０とＦＥＴ４とが直列に接続され、さら
に、負荷回路１７に一定のバイアス電流Ｉｄ１を流すべ
く接地Ｇと負電源Ｖｓｓとの間に負荷回路１７とＦＥＴ
１６とが直列に接続されている。そして、図１に示した
第１の実施の形態と同様に、ＦＥＴ２のソースが負電源
Ｖｓｓに接続され、そのドレインが抵抗３を介して接地
Ｇに接続されるとともに、上記のＦＥＴ４及びＦＥＴ１
６の各ゲートに接続されている。また、ソースが負電源
Ｖｓｓに、ドレインが接地Ｇにそれぞれ接続されたＦＥ
Ｔ５のゲートがＦＥＴ２のドレインに接続されている。
つまり、この実施の形態は第１の実施の形態に対して、
負荷回路１７が追加され、それに伴い、その負荷回路１
７を駆動するＦＥＴ１６を追加した点が構成上異なって
いる。
の実施の形態の構成を示す回路図であり、図中、図１に
示す第１の実施の形態と同一の符号を付したものはそれ
ぞれ同一の要素を示している。ここに示した定電流回路
３７は、並列に接続された負荷回路１０及び１７を定電
流駆動の対象とするもので、負荷回路１０に一定のバイ
アス電流Ｉｄ１を流すべく接地Ｇと負電源Ｖｓｓとの間
に負荷回路１０とＦＥＴ４とが直列に接続され、さら
に、負荷回路１７に一定のバイアス電流Ｉｄ１を流すべ
く接地Ｇと負電源Ｖｓｓとの間に負荷回路１７とＦＥＴ
１６とが直列に接続されている。そして、図１に示した
第１の実施の形態と同様に、ＦＥＴ２のソースが負電源
Ｖｓｓに接続され、そのドレインが抵抗３を介して接地
Ｇに接続されるとともに、上記のＦＥＴ４及びＦＥＴ１
６の各ゲートに接続されている。また、ソースが負電源
Ｖｓｓに、ドレインが接地Ｇにそれぞれ接続されたＦＥ
Ｔ５のゲートがＦＥＴ２のドレインに接続されている。
つまり、この実施の形態は第１の実施の形態に対して、
負荷回路１７が追加され、それに伴い、その負荷回路１
７を駆動するＦＥＴ１６を追加した点が構成上異なって
いる。
【００６４】上記構成において、第１の実施の形態の定
電流回路２１に、負荷回路１７及びＦＥＴ１６を追加し
た場合でも、ＦＥＴ４及びＦＥＴ１６のゲート電圧は第
１の実施の形態と全く同様に制御されるため、負荷回路
１０及び負荷回路１７の駆動電流は共に一定に制御され
る。
電流回路２１に、負荷回路１７及びＦＥＴ１６を追加し
た場合でも、ＦＥＴ４及びＦＥＴ１６のゲート電圧は第
１の実施の形態と全く同様に制御されるため、負荷回路
１０及び負荷回路１７の駆動電流は共に一定に制御され
る。
【００６５】なお、図１８では２つの負荷回路を定電流
駆動の対象としているが、負荷回路が３つ以上であって
も本発明を適用することができる。その場合、図１８の
負荷回路１７とＦＥＴ１６のように、追加する負荷回路
の一端を接地し、他端を追加するＦＥＴのドレインに接
続する。また追加するＦＥＴのゲートはＦＥＴ２のドレ
インに接続し、ソースは負電源Ｖｓｓに接続することに
よって、一定電流で駆動する負荷回路を追加することが
できる。
駆動の対象としているが、負荷回路が３つ以上であって
も本発明を適用することができる。その場合、図１８の
負荷回路１７とＦＥＴ１６のように、追加する負荷回路
の一端を接地し、他端を追加するＦＥＴのドレインに接
続する。また追加するＦＥＴのゲートはＦＥＴ２のドレ
インに接続し、ソースは負電源Ｖｓｓに接続することに
よって、一定電流で駆動する負荷回路を追加することが
できる。
【００６６】図１９は本発明に係る定電流回路の第１８
の実施の形態の構成を示す回路図であり、図中、図１０
に示す第９の実施の形態と同一の要素には同一の符号を
付してその説明を省略する。ここに示した定電流回路３
８は、第９の実施の形態に対して、負荷回路１７が追加
され、それに伴い、その負荷回路１７を駆動するＦＥＴ
１６を追加した点が第９の実施の形態と構成上異なって
いる。
の実施の形態の構成を示す回路図であり、図中、図１０
に示す第９の実施の形態と同一の要素には同一の符号を
付してその説明を省略する。ここに示した定電流回路３
８は、第９の実施の形態に対して、負荷回路１７が追加
され、それに伴い、その負荷回路１７を駆動するＦＥＴ
１６を追加した点が第９の実施の形態と構成上異なって
いる。
【００６７】上記構成において、第９の実施の形態の定
電流回路２９に、負荷回路１７及びＦＥＴ１６を追加し
た場合にも、ＦＥＴ４及びＦＥＴ１６のゲート電圧が第
９の実施の形態と同様に制御されるため、負荷回路１０
及び負荷回路１７の駆動電流は共に一定に制御される。
電流回路２９に、負荷回路１７及びＦＥＴ１６を追加し
た場合にも、ＦＥＴ４及びＦＥＴ１６のゲート電圧が第
９の実施の形態と同様に制御されるため、負荷回路１０
及び負荷回路１７の駆動電流は共に一定に制御される。
【００６８】なお、図１９では２つの負荷回路を定電流
駆動の対象としているが、負荷回路が３つ以上であって
も本発明を適用することができる。その場合、図１９の
負荷回路１７とＦＥＴ１６のように、追加する負荷回路
の一端を接地し、他端を追加するＦＥＴのドレインに接
続する。また追加するＦＥＴのゲートはＦＥＴ２のドレ
インに接続し、ソースは負電源Ｖｓｓに接続することに
よって、一定電流で駆動する負荷回路を追加することが
できる。
駆動の対象としているが、負荷回路が３つ以上であって
も本発明を適用することができる。その場合、図１９の
負荷回路１７とＦＥＴ１６のように、追加する負荷回路
の一端を接地し、他端を追加するＦＥＴのドレインに接
続する。また追加するＦＥＴのゲートはＦＥＴ２のドレ
インに接続し、ソースは負電源Ｖｓｓに接続することに
よって、一定電流で駆動する負荷回路を追加することが
できる。
【００６９】図２０は本発明に係る差動増幅回路の一実
施の形態の構成を示す回路図である。これは、図１に示
した定電流回路２１を用いて差動回路１１にバイアス電
流Ｉｄ１を供給する構成になっている。ここで、差動回
路１１は、ゲートをそれぞれ信号入力端として、ソース
が共にＦＥＴ４のドレインに接続されたＦＥＴ１２、１
３と、これらのＦＥＴ１２、１３のドレインと接地Ｇと
の間にそれぞれ接続された抵抗１４、１５とで構成され
ている。
施の形態の構成を示す回路図である。これは、図１に示
した定電流回路２１を用いて差動回路１１にバイアス電
流Ｉｄ１を供給する構成になっている。ここで、差動回
路１１は、ゲートをそれぞれ信号入力端として、ソース
が共にＦＥＴ４のドレインに接続されたＦＥＴ１２、１
３と、これらのＦＥＴ１２、１３のドレインと接地Ｇと
の間にそれぞれ接続された抵抗１４、１５とで構成され
ている。
【００７０】上記構成において、ＦＥＴ１２と１３のド
レイン電流の和はＦＥＴ４のドレイン電流Ｉｄ１で一定
となる。このとき、ＦＥＴ１２のゲートとＦＥＴ１３の
ゲートとに、極性が互いに反転した入力１及び入力２を
加えると、ＦＥＴ１３のドレインとＦＥＴ１２の各ドレ
インから増幅された出力１及び出力２が得られる差動増
幅回路が構成される。
レイン電流の和はＦＥＴ４のドレイン電流Ｉｄ１で一定
となる。このとき、ＦＥＴ１２のゲートとＦＥＴ１３の
ゲートとに、極性が互いに反転した入力１及び入力２を
加えると、ＦＥＴ１３のドレインとＦＥＴ１２の各ドレ
インから増幅された出力１及び出力２が得られる差動増
幅回路が構成される。
【００７１】このように負荷回路を差動回路にすること
によって、ＦＥＴの製造時のプロセスのばらつきや駆動
時の温度変動によってしきい値が変化しても、定電流回
路が駆動するバイアス電流Ｉｄ１は一定となるため、Ｆ
ＥＴ１２と１３の最大ドレイン電流も一定となり、出力
１及び出力２の振幅の変動も抑えることができる。
によって、ＦＥＴの製造時のプロセスのばらつきや駆動
時の温度変動によってしきい値が変化しても、定電流回
路が駆動するバイアス電流Ｉｄ１は一定となるため、Ｆ
ＥＴ１２と１３の最大ドレイン電流も一定となり、出力
１及び出力２の振幅の変動も抑えることができる。
【００７２】なお、差動回路１１にバイアス電流を流す
定電流回路は第１の実施の形態に限定されるものではな
く、第２ないし第１６の実施の形態のいずれを用いても
よい。
定電流回路は第１の実施の形態に限定されるものではな
く、第２ないし第１６の実施の形態のいずれを用いても
よい。
【００７３】また、上記の各実施の形態は負電源Ｖｓｓ
と接地Ｇを共用しているため、電源電圧変動の影響を受
けにくい構成と言えるが、定電流回路及び負荷回路を同
一の半導体デバイス内に構成して一つの半導体集積回路
とすることによってさらに安定した動作をさせることが
できる。なおまた、上記の各実施の形態ではｎ型チャネ
ルのＦＥＴを用いて説明したが、本発明はこれに適用を
限定されるものではなくＰ型チャネルのＦＥＴにも同様
に適用可能である。
と接地Ｇを共用しているため、電源電圧変動の影響を受
けにくい構成と言えるが、定電流回路及び負荷回路を同
一の半導体デバイス内に構成して一つの半導体集積回路
とすることによってさらに安定した動作をさせることが
できる。なおまた、上記の各実施の形態ではｎ型チャネ
ルのＦＥＴを用いて説明したが、本発明はこれに適用を
限定されるものではなくＰ型チャネルのＦＥＴにも同様
に適用可能である。
【００７４】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、ＦＥＴの製造時のプロセス変動や動作温
度が変動してＦＥＴのしきい値が変化した場合でも、こ
の変化分を補償するような負帰還機能を備えているため
定電流駆動対象回路のバイアス電流値を一定にすること
のできる定電流回路を提供することができる。また、こ
の定電流回路を構成要素として、バイアス電流値を一定
にすることのできる差動増幅回路を提供することができ
る。さらに、定電流回路及び定電流駆動対象回路とを同
一の半導体デバイス内に構成することにより常に安定し
た動作をさせることのできる半導体集積回路が得られ
る。
発明によれば、ＦＥＴの製造時のプロセス変動や動作温
度が変動してＦＥＴのしきい値が変化した場合でも、こ
の変化分を補償するような負帰還機能を備えているため
定電流駆動対象回路のバイアス電流値を一定にすること
のできる定電流回路を提供することができる。また、こ
の定電流回路を構成要素として、バイアス電流値を一定
にすることのできる差動増幅回路を提供することができ
る。さらに、定電流回路及び定電流駆動対象回路とを同
一の半導体デバイス内に構成することにより常に安定し
た動作をさせることのできる半導体集積回路が得られ
る。
【図１】本発明に係る定電流回路の第１の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図２】図１に示した第１の実施の形態の動作を説明す
るために、ＦＥＴ及びこれに関連する抵抗の電圧と電流
との関係を示した線図
るために、ＦＥＴ及びこれに関連する抵抗の電圧と電流
との関係を示した線図
【図３】本発明に係る定電流回路の第２の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図４】本発明に係る定電流回路の第３の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図５】本発明に係る定電流回路の第４の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図６】本発明に係る定電流回路の第５の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図７】本発明に係る定電流回路の第６の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図８】本発明に係る定電流回路の第７の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図９】本発明に係る定電流回路の第８の実施の形態の
構成を、適用対象と併せて示した回路図
構成を、適用対象と併せて示した回路図
【図１０】本発明に係る定電流回路の第９の実施の形態
の構成を、適用対象と併せて示した回路図
の構成を、適用対象と併せて示した回路図
【図１１】本発明に係る定電流回路の第１０の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１２】本発明に係る定電流回路の第１１の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１３】本発明に係る定電流回路の第１２の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１４】本発明に係る定電流回路の第１３の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１５】本発明に係る定電流回路の第１４の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１６】本発明に係る定電流回路の第１５の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１７】本発明に係る定電流回路の第１６の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１８】本発明に係る定電流回路の第１７の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図１９】本発明に係る定電流回路の第１８の実施の形
態の構成を、適用対象と併せて示した回路図
態の構成を、適用対象と併せて示した回路図
【図２０】本発明に係る差動増幅回路の一実施の形態の
構成を示した回路図
構成を示した回路図
【図２１】従来のＦＥＴを用いた定電流回路の構成を、
適用対象と併せて示した回路図
適用対象と併せて示した回路図
１，２１〜３９ 定電流回路 ２，４，５，１２，１３，１６ ＦＥＴ（電界効果トラ
ンジスタ） ３，６，７，９，１４，１５ 抵抗 ８ ダイオード １０，１７ 負荷回路 １１ 差動回路 Ｇ 接地（第２の電源線） Ｖｓｓ 負電源（第１の電源線）
ンジスタ） ３，６，７，９，１４，１５ 抵抗 ８ ダイオード １０，１７ 負荷回路 １１ 差動回路 Ｇ 接地（第２の電源線） Ｖｓｓ 負電源（第１の電源線）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 尚美 神奈川県横浜市港北区綱島東４丁目３番１ 号 松下通信工業株式会社内 (72)発明者 浅野 弘明 神奈川県横浜市港北区綱島東４丁目３番１ 号 松下通信工業株式会社内 Ｆターム(参考） 5H420 NA17 NB03 NB25 NB27 NC03 5J055 AX15 AX48 AX54 AX63 BX16 CX24 DX12 DX55 EX07 EX21 EY01 EY21 EZ03 EZ08 FX12 FX17 FX35 GX01 5J066 AA01 AA12 CA02 CA14 CA82 CA91 FA10 HA09 HA19 HA25 KA06 KA12 MA13 MA21 ND01 ND11 ND22 ND23 PD02 5J090 AA01 AA12 CA02 CA14 CA82 CA91 CN01 FA10 FN06 FN12 HA09 HA19 HA25 KA06 KA12 MA13 MA21
Claims (20)
- 【請求項１】 定電流駆動対象回路にドレインが接続さ
れ、ソースが第１の電源線に接続された第１の電界効果
トランジスタと、 前記第１の電界効果トランジスタのゲートにドレインが
接続され、ソースが前記第１の電源線に接続された第２
の電界効果トランジスタと、 前記第１の電源線とは電圧の異なる第２の電源線と前記
第２の電界効果トランジスタのドレインとの間に接続さ
れた第１の抵抗と、 ドレインが前記第２の電源線に接続され、ゲートが前記
第２の電界効果トランジスタのドレインに接続され、ソ
ースが前記第２の電界効果トランジスタのゲートに接続
された第３の電界効果トランジスタとを、 備えた定電流回路。 - 【請求項２】 前記第３の電界効果トランジスタのドレ
インと前記第２の電源線との間に接続された第２の抵抗
を備えた請求項１に記載の定電流回路。 - 【請求項３】 前記第３の電界効果トランジスタのドレ
インと前記第２の電源線との間に接続され、順方向に電
流を流すダイオードを備えた請求項１に記載の定電流回
路。 - 【請求項４】 前記第３の電界効果トランジスタのドレ
インと前記第２の電源線との間に接続され、順方向に電
流を流すダイオード及び第２の抵抗の直列接続回路を備
えた請求項１に記載の定電流回路。 - 【請求項５】 前記第２の電界効果トランジスタのドレ
インとゲートとの間に接続された第２の抵抗を備えた請
求項１に記載の定電流回路。 - 【請求項６】 前記第２の電界効果トランジスタのドレ
インとゲートとの間に接続された第３の抵抗を備えた請
求項２に記載の定電流回路。 - 【請求項７】 前記第２の電界効果トランジスタのドレ
インとゲートとの間に接続された第２の抵抗を備えた請
求項３に記載の定電流回路。 - 【請求項８】 前記第２の電界効果トランジスタのドレ
インとゲートとの間に接続された第３の抵抗を備えた請
求項４に記載の定電流回路。 - 【請求項９】 定電流駆動対象回路にドレインが接続さ
れ、ソースが第１の電源線に接続された第１の電界効果
トランジスタと、 ゲートが前記第１の電界効果トランジスタのゲートに接
続され、ソースが前記第１の電源線に接続された第２の
電界効果トランジスタと、 前記第１の電源線とは電圧の異なる第２の電源線と前記
第２の電界効果トランジスタのドレインとの間に接続さ
れた第１の抵抗と、 ドレインが前記第２の電源線に接続され、ゲートが前記
第２の電界効果トランジスタのドレインに接続され、ソ
ースが前記第２の電界効果トランジスタのゲートに接続
された第３の電界効果トランジスタとを、 備えた定電流回路。 - 【請求項１０】 前記第３の電界効果トランジスタのド
レインと前記第２の電源線との間に接続された第２の抵
抗を備えた請求項９に記載の定電流回路。 - 【請求項１１】 前記第３の電界効果トランジスタのド
レインと前記第２の電源線との間に接続され、順方向に
電流を流すダイオードを備えた請求項９に記載の定電流
回路。 - 【請求項１２】 前記第３の電界効果トランジスタのド
レインと前記第２の電源線との間に接続され、順方向に
電流を流すダイオード及び第２の抵抗の直列接続回路を
備えた請求項９に記載の定電流回路。 - 【請求項１３】 前記第２の電界効果トランジスタのゲ
ートとドレインとの間に接続された第２の抵抗を備えた
請求項９に記載の定電流回路。 - 【請求項１４】 前記第２の電界効果トランジスタのゲ
ートとドレインとの間に接続された第３の抵抗を備えた
請求項１０に記載の定電流回路。 - 【請求項１５】 前記第２の電界効果トランジスタのゲ
ートとドレインとの間に接続された第２の抵抗を備えた
請求項１１に記載の定電流回路。 - 【請求項１６】 前記第２の電界効果トランジスタのゲ
ートとドレインとの間に接続された第３の抵抗を備えた
請求項１２に記載の定電流回路。 - 【請求項１７】 複数の定電流駆動対象回路にそれぞれ
ドレインが接続され、ソースが第１の電源線に接続され
た複数の第１の電界効果トランジスタと、 前記第１の電界効果トランジスタの各ゲートにドレイン
が接続され、ソースが前記第１の電源線に接続された第
２の電界効果トランジスタと、 前記第１の電源線とは電圧の異なる第２の電源線と前記
第２の電界効果トランジスタのドレインとの間に接続さ
れた第１の抵抗と、 ドレインが前記第２の電源線に接続され、ゲートが前記
第２の電界効果トランジスタのドレインに接続され、ソ
ースが前記第２の電界効果トランジスタのゲートに接続
された第３の電界効果トランジスタとを、 備えた定電流回路。 - 【請求項１８】 複数の定電流駆動対象回路にそれぞれ
ドレインが接続され、ソースが第１の電源線に接続され
た複数の第１の電界効果トランジスタと、 ゲートが前記第１の電界効果トランジスタの各ゲートに
接続され、ソースが前記第１の電源線に接続された第２
の電界効果トランジスタと、 前記第１の電源線とは電圧の異なる第２の電源線と前記
第２の電界効果トランジスタのドレインとの間に接続さ
れた第１の抵抗と、 ドレインが前記第２の電源線に接続され、ゲートが前記
第２の電界効果トランジスタのドレインに接続され、ソ
ースが前記第２の電界効果トランジスタのゲートに接続
された第３の電界効果トランジスタとを、 備えた定電流回路。 - 【請求項１９】 請求項１ないし１６のいずれか１つに
記載の定電流回路と、前記定電流駆動対象回路として、 ソースが前記第１の電界効果トランジスタのドレインに
接続され、ドレインが抵抗を介して前記第２の電源線に
接続された第４の電界効果トランジスタと、ソースが前
記第１の電界効果トランジスタのドレインに接続され、
ドレインが抵抗を介して前記第２の電源線に接続された
第５の電界効果トランジスタとを含み、前記第５の電界
効果トランジスタのゲートを第１の信号入力端とし、前
記第６の電界効果トランジスタのゲートを第２の信号入
力端とする差動回路とを、 備えた差動増幅回路。 - 【請求項２０】 請求項１ないし１６のいずれか１つに
記載の定電流回路と、前記定電流駆動対象回路とを同一
の半導体デバイス内に構成した半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392640A JP2002196831A (ja) | 2000-12-25 | 2000-12-25 | 定電流回路、差動増幅回路及び半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392640A JP2002196831A (ja) | 2000-12-25 | 2000-12-25 | 定電流回路、差動増幅回路及び半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002196831A true JP2002196831A (ja) | 2002-07-12 |
Family
ID=18858595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000392640A Withdrawn JP2002196831A (ja) | 2000-12-25 | 2000-12-25 | 定電流回路、差動増幅回路及び半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002196831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005275701A (ja) * | 2004-03-24 | 2005-10-06 | Denso Corp | 定電流回路 |
| KR100848290B1 (ko) | 2006-12-29 | 2008-07-25 | 진옥상 | 정전류부하에 댐핑저항이 설치된 증폭기 |
-
2000
- 2000-12-25 JP JP2000392640A patent/JP2002196831A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005275701A (ja) * | 2004-03-24 | 2005-10-06 | Denso Corp | 定電流回路 |
| KR100848290B1 (ko) | 2006-12-29 | 2008-07-25 | 진옥상 | 정전류부하에 댐핑저항이 설치된 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563371B2 (en) | Current bandgap voltage reference circuits and related methods | |
| US7358780B2 (en) | Low voltage differential signal driver with high power supply rejection ration | |
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| US20070070022A1 (en) | Differential amplifier, digital-to-analog converter and display device | |
| JPH11234060A (ja) | カレントミラー回路および該カレントミラー回路を有する半導体集積回路 | |
| JP4008459B2 (ja) | 制御信号供給回路及び信号出力回路 | |
| KR20060115577A (ko) | 전류 구동 회로 | |
| US7288993B2 (en) | Small signal amplifier with large signal output boost stage | |
| JPH0693615B2 (ja) | ドライバ回路 | |
| JP2833564B2 (ja) | 多値電圧源回路 | |
| EP0667673A1 (en) | Constant-current circuit using field-effect transistor | |
| US10979051B1 (en) | Level shifter with state reinforcement circuit | |
| US7646234B2 (en) | Integrated circuit and method of generating a bias signal for a data signal receiver | |
| JPH09307369A (ja) | カレントミラー回路及び定電流駆動回路 | |
| US20040150434A1 (en) | Low voltage differential signaling driving apparatus | |
| JP2002196831A (ja) | 定電流回路、差動増幅回路及び半導体集積回路 | |
| US5886571A (en) | Constant voltage regulator | |
| EP0535951A1 (en) | High efficiency push-pull type output circuit and operational amplifier circuit using the same | |
| US7532071B2 (en) | Operational amplifier circuit | |
| JP5983552B2 (ja) | 定電流定電圧回路 | |
| US6400185B2 (en) | Fixed transconductance bias apparatus | |
| JP3249293B2 (ja) | 半導体集積回路 | |
| EP0711433B1 (en) | Adaptive-output current driver | |
| US5296754A (en) | Push-pull circuit resistant to power supply and temperature induced distortion | |
| JP2001068950A (ja) | ゲートバイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |