JP2002190849A - 相互接続回路とそのデータ送信方法 - Google Patents

Abstract

(57)【要約】 【課題】 次世代ハイパフォーマンス大規模ＬＳＩの作
成のために、長相互接続のレイテンシを減少すると同時
に輻輳中のデータ損失を減少させる相互接続回路とその
データ送信方法を提供する。 【解決手段】 本発明の相互接続回路は、輻輳回線上を
データ信号の伝送方向とは逆の方向に伝播する輻輳信号
に応じてデータ回線の一部におけるデータ伝送を一時的
に中断または再確立することのできる複数個のデータ駆
動回路を備えるデータ回線を介して、データ信号を第１
端子から第２端子に送信し、輻輳信号は第２端子の状況
を示し、うち第１輻輳信号は第２端子がデータを受信し
ていないことを示し、第２輻輳信号は第２端子がデータ
を受信していることを示し、異なるタイプのデータ駆動
回路を交互にカスケード接続して、相互接続の第２端子
に最も近いデータ駆動回路から第１端子に向かう方向で
順次データ伝送を中断または再確立するように改変する
ことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概して集積回路の
構成要素間の長相互接続（long interconnect）に関
し、特に輻輳状態に応じて長相互接続によるデータ伝送
を中断する機能を有する相互接続回路(interconnect ci
rcuit：インターコネクト回路)に関する。

【０００２】

【従来の技術】大規模集積（ＬＳＩ）回路の設計と製造
技術における近年の進展はめざましく、ＬＳＩ回路の各
要素の接続に通常使用される相互接続用ワイヤは小型化
の一途をたどっている。現在の相互接続用ワイヤは、約
０．２ミクロン（μｍ）という細さである。こうしたミ
クロ・レベルのワイヤでは配線抵抗が３００オーム／ｍ
ｍに達することもあり、データ信号を高速伝送する際に
支障をきたす原因となる。

【０００３】配線抵抗が大きいことは、特に近年生産さ
れている大規模ＬＳＩで問題となる。これは、大規模Ｌ
ＳＩはチップ面積が広く、その分、チップ上の接続部の
うち長相互接続用ワイヤを要する部分の比率が高くなっ
たためである。必要な相互接続用ワイヤの長さは、１０
ｍｍを超えることもある。

【０００４】例えば、配線抵抗、配線容量、ワイヤを活
動化するための駆動回路の出力抵抗、相互接続の出力端
（すなわち、「下流」端）に配置される回路の入力容量
にそれぞれ記号Ｒ１、Ｃ１、Ｒｓ、及びＣを割り当てた
場合、この相互接続用ワイヤの入力／出力遅延時間（す
なわち、レイテンシ：latency）は以下の式で表され
る。 Ｒｓ＊（Ｃ１＋Ｃ）＋Ｒ１＊（Ｃ１／２＋Ｃ）

【０００５】次世代ＬＳＩ（例えば、０．ｌμｍ世代Ｃ
ＭＯＳデバイス）で使用される長さ１０ｍｍの長相互接
続用ワイヤで、典型的な性能（例えば、Ｒ１＝３，００
０オーム、Ｃ１＝２，０００ｆＦ、Ｒｓ＝３７０オー
ム、及びＣ＝２８ｆＦ）を有する製品の場合、この１０
ｍｍのワイヤのレイテンシは約３．８ｎｓである。

【０００６】この０．１μｍ世代ＣＭＯＳ構成を有する
ＬＳＩの運用周波数は、通常１ＧＨｚを超える。従っ
て、この３．８ｎｓのレイテンシは運用周波数に対して
非常に大きな値ということができる。

【０００７】配線抵抗によってチップ上に生じる相互接
続レイテンシを低減する方法としては、相互接続用ワイ
ヤ上に間隔を置いて中継器（インバーター又は緩衝増幅
器の形式）を挿入するのが最も一般的である。しかし中
継器を挿入した場合も、相互接続レイテンシはＬＳＩプ
ロセスのスケーリングにともなって増大し、このレイテ
ンシは常に高度ＬＳＩのパフォーマンス低下を引き起こ
す。

【０００８】相互接続レイテンシに起因する問題は、長
相互接続の下流側終端が、相互接続の入力側終端（すな
わち、「上流側終端」）がデータを送信する速度と同じ
速度でデータを受信できない場合に大幅に悪化する。現
在広く普及しているシステムでは、例えば輻輳のために
長相互接続の下流側終端が相互接続用ワイヤ上に送出さ
れたデータ信号の受信を拒否する場合、拒否の通知が長
相互接続の上流側終端に送信される。この時点で相互接
続の上流側終端におけるデータ入力は一時的に中断され
るが、相互接続の線上を通過中のデータは失われること
がある。下流側終端で受信不能な場合、相互接続内のデ
ータを破棄するか、下流側終端がデータ受信を再開でき
るまでそのデータを一時的に記憶することが必要にな
る。このデータ記憶機能は、典型的には、長相互接続の
下流側終端かその付近に用意された１つかそれ以上の大
容量データ・バッファによって実行される。

【０００９】また、データ受信を拒否する信号が（例え
ば、相互接続にともなうレイテンシにより）長相互接続
の上流側終端に到達するのが遅れた場合、レイテンシ期
間中に上流側終端から長相互接続に送出された一部のデ
ータ信号は無駄になる。すなわち、これらのデータ信号
は、上流側終端から送出されたにもかかわらず下流側終
端で受信されないのである。この状況で発生するこうし
たデータ信号の損失を防止するためには、長相互接続の
下流側終端に用意されたデータ・バッファの容量を増大
する必要がある。長相互接続に大容量データ・バッファ
を備えることは、多額の資金を要するだけでなく、非効
率的でもある。

【００１０】更に、従来の適用方法では、下流側終端が
データ受信を再開したときに長相互接続上に有効なデー
タ信号が存在しないため、データ受信の再開後に最初の
データ信号が下流側終端に到達するまでにかなりの遅延
が生じることがある（この遅延は最大で、長相互接続の
全長分のレイテンシに等しい）。こうした遅延は、デー
タ伝送速度と相互接続全体のスループットを大幅に低下
させる可能性がある。

【００１１】

【発明が解決しようとする課題】上述したように従来
の、相互接続上に間隔を置いてインバーターや緩衝増幅
器を増設するという単純な方法では、送信されたデータ
信号が下流側終端で実際に受信されるまでの期間中にレ
イテンシが減少し、データのスループットが増大すると
いう効果はあるが、相互接続におけるデータ輻輳に起因
する問題に対処するには不十分である。

【００１２】本発明の目的は、上記従来技術の欠点を解
決し、次世代ハイパフォーマンス大規模ＬＳＩの作成の
ために、長相互接続のレイテンシを減少すると同時に輻
輳中のデータ損失を減少させる、相互接続回路とそのデ
ータ送信方法を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
本発明の相互接続回路は、データ信号を送信する相互接
続回路において、前記データ信号を送信するデータ回線
と、輻輳信号を送信する輻輳回線とを備え、前記データ
回線が、前記データ回線の選択された部分における前記
データ信号の伝送の、中断処理と再確立処理のいずれか
一方を、前記輻輳信号に応じて選択し実行することを特
徴とする。

【００１４】請求項２の本発明の相互接続回路は、前記
データ回線は前記データ信号を送信し、前記輻輳回線は
前記輻輳信号を送信し、前記データ信号の送信の方向
と、前記輻輳信号の送信の方向とをそれぞれ逆の方向と
することを特徴とする。

【００１５】請求項３の本発明の相互接続回路は、前記
データ回線は、前記データ信号の前記伝送が選択的に中
断されている間に、前記データ信号を一時的に記憶する
ことを特徴とする。

【００１６】請求項４の本発明の相互接続回路は、前記
データ信号を前記データ回線に入力する第１端子と、前
記データ回線から前記データ信号を受信する第２端子を
備え、前記輻輳信号は、前記第２端子の状況を示すこと
を特徴とする。

【００１７】請求項５の本発明の相互接続回路は、前記
輻輳回線は、前記第２端子がデータを受信できないこと
を示す輻輳信号を、前記第２端子がデータを受信できる
ことを示す輻輳信号よりも遅い速度で送信することを特
徴とする。

【００１８】請求項６の本発明の相互接続回路は、追加
のデータ信号を送信する１本又は複数本の追加のデータ
回線を備え、前記追加のデータ回線は、当該追加のデー
タ回線の選択された部分における前記追加のデータ信号
の伝送の、中断処理と再確立処理のいずれか一方を、前
記輻輳信号に応じて選択し実行することを特徴とする。

【００１９】請求項７の本発明の相互接続回路は、前記
データ回線及び前記１本又は複数本の追加のデータ回線
を、並列に配置することを特徴とする。

【００２０】請求項８の本発明の相互接続回路は、前記
データ回線は、前記データ信号の伝送の中断処理と再確
立処理のいずれか一方を、前記輻輳信号に応じて選択し
て実行し、前記データ信号の前記伝送が中断された時に
前記データ信号を一時的に記憶する、複数個のデータ駆
動回路を備えることを特徴とする。

【００２１】請求項９の本発明の相互接続回路は、前記
複数個のデータ駆動回路は、算術演算の機能又は論理演
算の機能の少なくとも一方を備えることを特徴とする。

【００２２】請求項１０の本発明の相互接続回路は、前
記データ回線は、第１輻輳信号に応じて前記データ信号
の伝送を中断し、第２輻輳信号に応じて前記データ信号
の伝送を再確立する第１データ駆動回路と、第３輻輳信
号に応じて前記データ信号の伝送を中断し、第４輻輳信
号に応じて前記データ信号の伝送を再確立する第２デー
タ駆動回路を備えることを特徴とする。

【００２３】請求項１１の本発明の相互接続回路は、前
記データ回線は、第１輻輳信号に応じて前記データ信号
の伝送を中断し、第２輻輳信号に応じて前記データ信号
の伝送を再確立する複数個の第１データ駆動回路と、第
３輻輳信号に応じて前記データ信号の伝送を中断し、第
４輻輳信号に応じて前記データ信号の伝送を再確立する
複数個の第２データ駆動回路を備え、前記複数個の第１
データ駆動回路の各々と前記複数個の第２データ駆動回
路の各々とを、交互に整列して配置することを特徴とす
る。

【００２４】請求項１２の本発明の相互接続回路は、前
記輻輳回線は、前記第１輻輳信号を前記第１データ駆動
回路に供給し、前記第３輻輳信号を前記第２データ駆動
回路に供給することを特徴とする。

【００２５】請求項１３の本発明の相互接続回路は、前
記輻輳回線は、前記第２輻輳信号を前記第１データ駆動
回路に供給し、前記第４輻輳信号を前記第２データ駆動
回路に供給することを特徴とする。

【００２６】請求項１４の本発明の相互接続回路は、前
記第１輻輳信号は前記第４輻輳信号に等しく、前記第２
輻輳信号は前記第３輻輳信号に等しいことを特徴とす
る。

【００２７】請求項１５の本発明の相互接続回路は、デ
ータ信号を送信する相互接続回路であって、第１端子か
ら第２端子にデータ信号を送信するデータ回線と、前記
複数個のデータ駆動回路の各々に前記輻輳信号を供給す
る輻輳回線を備え、前記データ回線は、前記データ信号
の伝送の中断処理と再確立処理のいずれか一方を、前記
輻輳信号に応じて選択し実行する複数個のデータ駆動回
路を備えることを特徴とする。

【００２８】請求項１６の本発明の相互接続回路は、前
記輻輳回線は、前記輻輳回線内の前記輻輳信号を、前記
データ信号の前記伝送の方向とは逆の方向に送信する複
数個の２次駆動回路を備えることを特徴とする。

【００２９】請求項１７の本発明の相互接続回路は、前
記輻輳回線は、前記輻輳信号を、前記第２端子から前記
第１端子までの前記複数個のデータ駆動回路の各々に順
次供給することを特徴とする。

【００３０】請求項１８の本発明の相互接続回路は、前
記輻輳信号は前記第２端子の状況を示し、前記複数個の
データ駆動回路は、前記第２端子がデータを受信してい
ないことを示す第１輻輳信号に応じて前記データ信号の
伝送を中断し、前記第２端子がデータを受信しているこ
とを示す第２輻輳信号に応じて前記データ信号の伝送を
再確立することを特徴とする。

【００３１】請求項１９の本発明の相互接続回路は、前
記第１輻輳信号は、前記輻輳回線上を前記第２輻輳信号
より遅い速度で送信されることを特徴とする。

【００３２】請求項２０の本発明の相互接続回路は、前
記２次駆動回路の数は、前記データ駆動回路の数とは異
なることを特徴とする。

【００３３】請求項２１の本発明の相互接続回路は、前
記第１端子から前記第２端子まで追加のデータ信号を送
信し、前記追加のデータ信号の伝送の中断処理と再確立
処理とのいずれか一方を、前記輻輳信号に応じて選択し
実行する複数本の追加のデータ回線を備えることを特徴
とする。

【００３４】請求項２２の本発明の相互接続回路は、前
記データ回線及び前記複数本の追加のデータ回線を、並
列に配置することを特徴とする。

【００３５】請求項２３の本発明の相互接続回路は、前
記データ駆動回路は、前記データ信号の前記伝送を中断
している間に、前記データ信号を一時的に記憶すること
を特徴とする。

【００３６】請求項２４の本発明の相互接続回路は、前
記データ駆動回路は、算術演算の機能又は論理演算の機
能の少なくとも一方を備えることを特徴とする。

【００３７】請求項２５の本発明の相互接続回路は、前
記輻輳回線は、前記第１輻輳信号と前記第２輻輳信号と
を供給し、前記データ回線は、前記第１輻輳信号に応じ
て前記データ信号の伝送を中断し、前記第２輻輳信号に
応じて前記データ信号の伝送を再確立することを特徴と
する。

【００３８】請求項２６の本発明のデータ送信方法は、
相互接続によりデータ信号を送信する相互接続回路のデ
ータ送信方法であって、前記相互接続回路は、前記デー
タ信号を複数個のデータ駆動回路を介して第１端子から
第２端子に送信するためのデータ回線と、前記複数個の
データ駆動回路の各々に輻輳信号を送信するための輻輳
回線を備え、前記複数個のデータ駆動回路における前記
データ信号の伝送の中断処理と再確立処理のいずれか一
方を、前記輻輳信号に応じて選択し実行することを特徴
とする。

【００３９】請求項２７の本発明のデータ送信方法は、
前記輻輳回線は、前記輻輳信号を前記データ信号の前記
伝送の方向とは逆の方向に送信する複数個の２次駆動回
路を備えることを特徴とする。

【００４０】請求項２８の本発明のデータ送信方法は、
前記データ回線は、前記複数個の２次駆動回路が前記デ
ータ信号の前記伝送が中断されている間に前記データ信
号を一時的に記憶することを特徴とする。

【００４１】請求項２９の本発明のデータ送信方法は、
前記第２端子がデータを受信していないことを示す第１
輻輳信号を送信するステップと、第１輻輳信号と交互
に、前記第２端子がデータを受信していることを示す第
２輻輳信号を送信し、かつ前記第１輻輳信号を前記第２
輻輳信号よりも遅い速度で送信するステップを備えるこ
とを特徴とする。

【００４２】請求項３０の本発明のデータ送信方法は、
前記相互接続回路は、追加のデータ信号を前記第１端子
から前記第２端子まで送信するための複数本の追加デー
タ回線を備え、前記データ回線が、前記追加のデータ信
号の伝送の中断処理と再確立処理のいずれか一方を、前
記輻輳信号に応じて選択し実行するステップを備えるこ
とを特徴とする。

【００４３】請求項３１の本発明のデータ送信方法は、
前記データ回線及び前記複数本の追加データ回線を並列
に配置することを特徴とする。

【００４４】請求項３２の本発明のデータ送信方法は、
前記複数個のデータ駆動回路は、算術演算の機能又は論
理演算の機能の少なくとも一方を備えることを特徴とす
る。

【００４５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００４６】まず、本発明の原理を詳細に説明する。

【００４７】本発明は、データ回路及び輻輳回路を有す
る長相互接続を提供することにより、従来手法の上記及
びその他の短所に対処する。データ回路では、短いデー
タ・ワイヤの各々につき、関連のデータ駆動回路を備え
ることができる。また、輻輳回路をデータ回路にカスケ
ード接続して、相互接続の下流側終端の状況を示す輻輳
信号を各データ駆動回路に送信することもできる。本発
明によると、配線抵抗により引き起こされる長相互接続
のレイテンシに対する影響が大幅に低減され、その結
果、データ伝送におけるデータのスループットが高ま
る。更に、相互接続の下流側終端の状況をデータ駆動回
路に伝えることで、各データ駆動回路はデータ信号を一
時的に記憶するバッファとして機能し、データ伝送の一
時的な停止による不必要なデータ損失を防止することが
できる。

【００４８】前述のように、配線抵抗が長相互接続全体
のレイテンシに与える影響を低減するために、長相互接
続用ワイヤを複数の短いワイヤに分割し、駆動回路（中
継器又は緩衝増幅器を含む）をワイヤの短い線上に挿入
することができる。換言すれば、長相互接続用ワイヤを
所定数ｎの短いデータ・ワイヤに分割するとともに、各
データ・ワイヤを活動化する手段として別個のデータ駆
動回路を採用することができる。この構成を利用する本
発明の一実施の形態によれば、これらの単位（１単位
は、データ・ワイヤと、それを活動化するための関連の
データ駆動回路で構成される）ｎ個は互いに結合して、
相互接続の全長にわたるデータ回路（すなわち、データ
回線）を形成する。データ回線は、この全体構成におけ
る関連の輻輳回路（すなわち、輻輳回線）にカスケード
接続できる。データ信号は、輻輳回線から受信した信号
に応じて、データ回線を構成するデータ・ワイヤ上に順
次送出することができる。

【００４９】この相互接続回路構成により、長相互接続
におけるデータ伝送は高速なだけでなく、信頼性も非常
に高い。例えば、上記の例で使用した１０ｍｍワイヤの
場合、これを短いデータ・ワイヤ２０本に分割し、２０
個のデータ駆動回路をデータ・ワイヤの間に挿入する
と、その結果得られるデータ回線のレイテンシは以下の
式で表すことができる。 ２０＊[Ｒｓ＊(Ｃ１／２０＋Ｃ)＋Ｒ１／２０＊(Ｃ１／
２／２０＋Ｃ)]

【００５０】すべての変数に上記と同じ値を使用する場
合、同じ１０ｍｍの相互接続のレイテンシの値は、約
１．２ｎｓに減少される。

【００５１】更に、上記のように複数個のデータ駆動回
路を使用することは、長相互接続内に複数のデータ信号
が同時に存在することを意味する。データが長相互接続
の上流側終端に１００ＰＳのサイクルで入力されるもの
とし、長相互接続のレイテンシが上記と同じ約１．２ｎ
ｓとすると、理論的には、相互接続の全長には１２個の
データ信号が常時存在することになる。ただしこれに
は、データ・ワイヤに入力されるデータのサイクルがデ
ータ駆動回路の遅延時間よりも長いことが条件となる。
上記の例におけるデータ駆動回路２０個を相互接続の全
長上に挿入したとすると、各データ駆動回路間の遅延時
間は以下の式で表すことができる。 Ｒｓ＊（Ｃ１／２０＋Ｃ）＋Ｒ１／２０＊（Ｃ１／２／
２０＋Ｃ） 上述の例の場合においては、この式により算出される値
は約５９ｐｓである。

【００５２】相互接続の全長上には複数のデータ信号が
存在できるため、データ回線上で送信されたデータのス
ループットは向上する。スループット値はデータ駆動回
路間の遅延時間の逆数に比例するので、上記の例では、
スループット値は理論最大値である１６Ｇｂｐｓに達す
る。この値は、分割されない長相互接続の例とは対照的
である。分割されない長相互接続で達成されるスループ
ット値は、０．２６Ｇｂｐｓにすぎない。

【００５３】各データ回線に関連して輻輳回線を採用す
る本発明の相互接続回路によれば、下流側終端がデータ
受信を拒否した時点に相互接続の全長に存在するデータ
信号を保存することが可能である。従って、本発明の相
互接続回路では、これらのデータ信号を一時的に記憶す
るために相互接続の下流側終端かその付近に大容量デー
タ・バッファを用意することが実質的に不要になる。デ
ータ・バッファの使用が望ましい場合でも、本発明では
容量がごく小さいデータ・バッファで十分である。

【００５４】また、本発明の相互接続回路では、下流側
終端がデータ受信拒否信号を送信した後のレイテンシ期
間中に上流側終端から長相互接続に送出されるデータ信
号の不必要な損失が防止される。換言すれば、データ受
信を拒否する信号が上流側終端に到達するまでに発生す
る遅延時間が長くなるようなケースでも、本発明では、
下流側終端が拒否信号を送出してからその信号が上流側
終端によって受信されるまでの間に送出されたデータ信
号を一時的に記憶するための大容量バッファを、長相互
接続の下流側終端に用意する必要はない。

【００５５】本発明の相互接続回路の特徴は、概して以
下のようにまとめられる。

【００５６】本発明の一実施の形態では、相互接続回路
は、複数の短いデータ・ワイヤで構成されるデータ回線
を使用して下流の第１端子から第２端子にデータ信号を
送信し、当該短いデータ・ワイヤの各々は関連のデータ
駆動回路を有し、当該データ駆動回路は関連のデータ・
ワイヤにおけるデータ伝送を一時的に中断した後再確立
する機能を有する。データ駆動回路は、第１タイプの駆
動回路（第１データ駆動回路）と第２タイプの駆動回路
（第２データ駆動回路）の間で順次交替でき、輻輳回線
からの信号に応じて動作できる。複数の短い輻輳ワイヤ
から成る輻輳回線は、第３端子から第４端子に向かって
データ信号送信とは逆の方向（すなわち、上流方向）に
輻輳信号を送信し、短い輻輳ワイヤの各々は関連の２次
駆動回路を有する。輻輳信号は、これらの第２端子の状
況を示すことができる。

【００５７】本実施の形態によれば、相互接続回路はデ
ータ駆動回路の出力端子を選択的に活動化及び非活動化
させることにより、各データ駆動回路におけるデータ伝
送を相互接続の下流側終端から上流側終端に向かって順
に中断及び再確立する。データ伝送を中断する輻輳信号
とデータ伝送を再確立する輻輳信号はいずれも、輻輳回
線上を上流方向にすべての２次駆動回路に順次到達する
まで、同じ速度で伝播することができる。

【００５８】上記と同様の全体構成を有する本発明の他
の実施の形態によれば、ここでも相互接続回路は第２端
子の状況に応じて、下流の第１端子から第２端子にデー
タ信号を送信する。ただし本実施の形態では、データ伝
送の中断を行う輻輳信号は、輻輳回線上を、下流側終端
に最も近い２次駆動回路から他のすべての２次駆動回路
に向かって順に比較的低速で伝播することができる。こ
のデータ伝送を中断する輻輳信号が輻輳回線上を上流方
向に伝播する速度については、データ回線内の２個以上
の連続するデータ信号が同一のデータ駆動回路に入力さ
れて当該データ駆動回路のデータ伝送活動を一時的に中
断させてはならないという条件を満足する限り、最大限
に低減することが可能である。

【００５９】各データ駆動回路は、データ信号が伝送さ
れていない間にはデータ・バッファとして機能すること
ができる。また、各データ駆動回路には、第２端子の状
況を示す輻輳回線からの信号を受信するための輻輳入力
端子を備えることができる。適切な輻輳信号はデータ回
線内のデータ駆動回路まで、相互接続の第２端子側終端
からスタートして上流方向に順次送信される。一例とし
て、データ回線内のデータ駆動回路の輻輳入力端子に入
力された信号を、相互接続の第２端子に最も近いデータ
駆動回路から数えて、Ａ（１）、Ａ（２）、Ａ（３）、
…、Ａ（ｎ）と呼ぶこととする。輻輳回線内の２次駆動
回路の出力信号は、第３端子（すなわち、相互接続の下
流側終端）に最も近い２次駆動回路データから数えて、
Ｂ（１）、Ｂ（２）、Ｂ（３）、…、Ｂ（ｎ）と呼ぶこ
ととする。この場合、Ａ（ｌ）＝Ｂ（１）、Ａ（２）＝
Ｂ（２）、Ａ（３）＝Ｂ（３）、…、Ａ（ｎ）＝Ｂ
（ｎ）である。

【００６０】データ駆動回路が第２端子側終端に最も近
いデータ駆動回路から開始して第１端子に向かって上流
方向に個々のデータ・ワイヤの活動を中断させる速度
と、データ駆動回路が個々のデータ・ワイヤを再活動化
させる速度は等しくすることができる。

【００６１】本発明の本実施の形態に従って構成された
相互接続回路において、輻輳回線内の２次駆動回路数が
ｋ＊ｍであり、その数がデータ回線内のデータ駆動回路
数ｎと異なる場合は、以下の式で表される。 Ａ（１）＝Ａ（２）＝…＝Ａ（ｋ）＝Ｂ（１），Ａ（ｋ
＋１）＝Ａ（ｋ＋２）＝…＝Ａ（２＊ｋ）＝Ｂ（２），
…Ａ（ｋ＊ｍ−ｋ＋１）＝Ａ（ｋ＊ｍ−ｋ＋２）＝…＝
Ａ（ｋ＊ｍ）＝Ｂ（ｎ）

【００６２】また、第１端子から第２端子にデータ信号
を送信するのに要する時間はＴｄ、第３端子から第４端
子に輻輳信号を送信するのに要する時間はＴｂ、データ
駆動回路数はｎ、２次駆動回路数はｍ、データ回線の第
１端子に１個のデータ信号を入力するのに要する最小時
間はＴｓとすると、Ｔｂ／ｍの値は、差（Ｔｓ−Ｔｄ／
ｎ）を上回らない範囲内で最大にできる。この制限によ
り、輻輳回線から受信した信号に従って非活動化されて
いるデータ駆動回路に２個以上の連続したデータ信号が
入力されるのを防止できる。

【００６３】更に本発明は、各々が概して上記の方法で
構成される複数本の並列１ビットデータ回線を含む相互
接続に対しても有効である。このような実施の形態で
は、各個別データ回線は個別データ・ワイヤで構成さ
れ、この個別データ・ワイヤには個別データ駆動回路が
交互形式で接続される。この交互接続は、上記のよう
に、第１のタイプの駆動回路と第２のタイプの駆動回路
間で行われる。

【００６４】このように相互接続の全長に沿って複数本
のデータ回線が並列で作成される場合、各データ駆動回
路には例えば、第１端子からの距離が近い順に付番する
ことができる。第１端子側から数えて同じ番号を付され
た各データ駆動回路の個別データ・ワイヤを活動化する
か否かを判断するために、輻輳回線から送出される共通
の信号を割り当てることにより、第１端子から第２端子
に送信されるデータ・メッセージ全体のビット長を１ビ
ットを上回る長さにすることができる。

【００６５】更に上記の実施の形態においては、本発明
に基づく相互接続回路の特徴として、各種駆動回路が算
術演算又は論理演算の機能を備える点を挙げることがで
きる。

【００６６】次に図面を参照すると、図１は、本発明の
第１の実施の形態の相互接続回路の概略図である。本発
明によると、長相互接続を介して第１端子から第２端子
までデータ信号を送信するために相互接続回路が備えら
れている。図１では、データ伝送は左から右の方向に行
われる。データ回路、すなわちデータ回線２０には、所
定数ｎのデータ・ワイヤ１を備えることができる。各デ
ータ・ワイヤ１内のデータ・フローは、関連のデータ駆
動回路２ａ又は２ｂによって、選択的に中断及び再確立
できる。下記に述べるように、データ駆動回路２ａ及び
データ駆動回路２ｂは異なる全体構成とすることがで
き、更には交互形式に配置することが可能である。デー
タ駆動回路２ａ及び２ｂには各々、各個別データ・ワイ
ヤ１内のデータ伝送を一時的に中断又は再確立する機能
を備えることができる。本実施の形態では、図１に図示
するように、データ・ワイヤ１及びデータ駆動回路２ａ
又は２ｂから成る単位ｎ個を輻輳回線３０にカスケード
接続することができる。

【００６７】下記に詳述するように、データ伝送を中断
するための輻輳信号とデータ伝送を再確立するための輻
輳信号は、輻輳回線３０の所定数（ｎと等しくないこと
もある）の輻輳ワイヤ３を介して第３の端子から第４の
端子まで送信される。第２端子のデータ受信状況を示す
これらの輻輳信号は、関連の２次駆動回路４によって輻
輳ワイヤ３を介して伝播される。図１に図示するカスケ
ード接続構成では、データ駆動回路２ａ及び２ｂは輻輳
入力端子５を介して信号を受信し、相互接続の第２端子
側終端（すなわち、「下流側」終端）から第１端子側終
端（すなわち、「上流側」終端）まで順次、データ信号
の中断又は再確立を行うことができる。

【００６８】換言すれば、相互接続の第２端子がデータ
受信を拒否した場合は、データ伝送を一時的に中断する
ための輻輳信号を第３端子から第４端子まで送信でき
る。輻輳信号が送信される方向は、図１では右から左で
ある（データ伝送とは逆の方向）。

【００６９】つまり、データ信号は、下流方向に相互接
続の第１端子側終端から第２端子側終端まで伝播され、
輻輳信号は相互接続の第２端子側終端から第１端子側終
端の方向に伝播されると考えることができる。データ伝
送を中断するための輻輳信号が相互接続の上流側終端の
第４端子に到達すると、データ回線内に複数のデータ信
号を記憶できるようになる。同時に、相互接続の上流側
終端（すなわち、第１端子）は、相互接続の下流側終端
（すなわち、第２端子）がデータ受信を拒否したことを
通知される。

【００７０】本実施の形態によると、第２端子がデータ
受信を拒否した時点に相互接続回路の全長上に存在して
いる複数のデータ信号は破棄されず、無駄が生じる。そ
のため、図１のデータ駆動回路２ａ及び２ｂの各々に
は、データ・バッファとして動作し、データ信号を一時
的に（すなわち、データ伝送が中断されている間）記憶
する機能を備えることができる。

【００７１】その結果、第２端子又はその付近にこれら
のデータ信号を一時的に記憶するための別個の大容量デ
ータ・バッファを用意する必要はない。

【００７２】データ受信を拒否する信号が相互接続の上
流側終端に到達するまでに発生する遅延時間が長くなる
ようなケースでも、このレイテンシ期間中にデータ信号
はデータ駆動回路２ａ及び２ｂに無事記憶されるので、
第１端子は遅延時間中にデータ信号をデータ回線２０に
送信して無駄を生じさせることはない。従って、第２端
子又はその付近に大容量データ・バッファを備える必要
はない。

【００７３】以上説明したように、第２端子の状況を示
す輻輳信号は、データ駆動回路２ａ及び２ｂまで、相互
接続の下流側終端から第１端子の方向に順次送信でき
る。本実施の形態では、データ伝送を一時的に中断する
ための輻輳信号の送信速度は、データ伝送を再確立する
ための輻輳信号の送信速度と同じにすることができる。
この場合、第２端子がデータ受信を再開したとき、この
データ受信の再開直後にデータ信号が第２端子に到達す
るまでに要する時間と、長相互接続全体のレイテンシと
の間に相関関係は存在しない。また、データ信号を第２
端子に送信する速度は、データ信号を第１端子から送信
する場合の速度と等しくすることができる。それは、デ
ータ信号は相互接続の全長上に設置されたデータ駆動回
路２ａ及び２ｂに一時的に記憶されるため、第２端子に
おけるデータ受信の再開と同時にこのデータ転送速度が
達成されるからである。

【００７４】本発明の他の実施の形態では、データ伝送
を中断するための輻輳信号が上流に伝播する速度は、デ
ータ伝送を再確立するための輻輳信号が上流に伝播する
速度より遅くすることができる。減速後も、データ伝送
を中断するための輻輳信号の速度は、データ回線２０に
入力される２個の連続するデータ信号が、データ伝送活
動が一時的に停止されている同一のデータ駆動回路２ａ
又は２ｂに同時に入力されるのを防止するには十分であ
る。本実施の形態では、第２端子がデータ受信を拒否し
ている間一時的にデータ回線２０に記憶できるデータ信
号数を増大できる。

【００７５】図１を更に詳細に吟味する。Ａ（１）〜Ａ
（ｎ）は、各個別データ駆動回路２ａ及び２ｂの輻輳入
力端子５における電位差を示す。Ｂ（１）〜Ｂ（ｎ）
は、各個別２次駆動回路４の出力端子１１における電位
差を示す。Ｃ（ｌ）〜Ｃ（ｎ）は、各データ駆動回路２
ａ及び２ｂの出力における電位差を示す。番号は、相互
接続の下流側終端から上流側終端の方向に順に付されて
いる。

【００７６】図２は、図１に図示される実施の形態での
使用を目的とするデータ駆動回路２ａの一実施の形態の
概略図である。図３は、図１に図示される実施の形態で
の使用を目的とするデータ駆動回路２ｂの一実施の形態
の概略図である。図４は、本発明での使用を目的とする
２次駆動回路４の一実施の形態の概略図である。

【００７７】相互接続回路の運用においては、データ信
号を第１端子で入力し、個別データ駆動回路２ａ又は２
ｂによってそれぞれ駆動される複数本のデータ・ワイヤ
１から成るデータ回線２０を介して送信し、第２端子に
出力することができる。第１端子に最も近いデータ駆動
回路２ａ又は２ｂはその入力端子８に接続されたデータ
・ワイヤ１を介して入力されたデータを受信し、その出
力端子９に接続されたデータ・ワイヤ１を活動化する。
出力端子９に接続されたデータ・ワイヤ１は、次のデー
タ駆動回路２ａ又は２ｂの入力端子８に接続されてお
り、以後同様である。この方法で、データ信号は第１端
子と第２端子の間の各データ駆動回路２ａ及び２ｂに順
次送信される。下記のように、各データ・ワイヤ１の活
動化は、各データ駆動回路２ａ及び２ｂによって、輻輳
入力端子５で受信された信号に応じて選択的に中断及び
再確立することができる。

【００７８】図２に、データ駆動回路２ａ（第１データ
駆動回路）の一実施の形態を示す。輻輳入力端子５にお
ける電位差レベルが高い場合（第２輻輳信号）には、出
力端子９に接続されたデータ・ワイヤ１が活動化され
る。逆に、輻輳入力端子５における電位差レベルが低い
場合（第１輻輳信号）には、データ伝送は一時的に中断
される。データ駆動回路２ａのデータ伝送機能とデータ
・バッファ機能は、図示される複数個のｎＭＯＳトラン
ジスター６と複数個のｐＭＯＳトランジスター７の構成
によって実現される。図３は、トランジスター６とトラ
ンジスター７の構成がやや異なるデータ駆動回路２ｂ
（第２データ駆動回路）の実施の形態を詳細に示したも
のである。本実施の形態では、輻輳入力端子５における
電位差レベルが低い場合（第４輻輳信号）には、出力端
子９に接続されたデータ・ワイヤ１が活動化される。逆
に、このレベルが高い場合（第３輻輳信号）には、デー
タ伝送は一時的に中断される。

【００７９】図４に示す実施の形態を図１の２次駆動回
路４として実装する場合、第３端子の電位差レベルが低
いときには、各２次駆動回路４の出力端子１１の電位
差、すなわちＢ（ｌ）、Ｂ（２）、…、Ｂ（ｎ−２）、
Ｂ（ｎ−１）、Ｂ（ｎ）のレベルは高、低、高、低…と
交互に繰り返される。同様に、第３端子の電位差レベル
が高いときには、図１の電位差Ｂ（ｌ）、Ｂ（２）、
…、Ｂ（ｎ−２）、Ｂ（ｎ−１）、Ｂ（ｎ）のレベルは
低、高、低、高…になる。この交互に繰り返される電位
差は、各２次駆動回路４内に整列されたトランジスター
６及び７によって生成される。

【００８０】上記で簡単に触れたように、図１に例とし
て図示した実施の形態では、交互接続形式のデータ駆動
回路２ａ及び２ｂが採用されている。すなわち、図２に
示すデータ駆動回路２ａの一実施の形態と図３に示すデ
ータ駆動回路２ｂのもう１つの実施の形態は、第２端子
に最も近いデータ駆動回路２ａから順に交互に使用され
る。図示するようにこのような構成が２次駆動回路４を
採用する輻輳回線３０にカスケード接続されると、第３
端子の電位差レベルが低い場合は、データ信号はデータ
回線２０内を第１端子から第２端子の方向に送信され、
第３端子の電位差レベルが高い場合は、データ信号はデ
ータ回線２０内で送信されない。

【００８１】一例として、第３端子の電位差レベルが低
から高へと変化するケースについて考慮する。この場
合、この信号の変化は、第２端子が先ほどデータの受信
を拒否したことを示す輻輳信号の形式をとって伝播す
る。輻輳信号は連続する各２次駆動回路４に、第３端子
から第４端子に向かって上流方向に伝播する。すなわ
ち、各２次駆動回路４の出力端子１１における電位差
は、Ｂ（１）、Ｂ（２）、…、Ｂ（ｎ−２）、Ｂ（ｎ−
１）、Ｂ（ｎ）の順に影響を受ける。輻輳信号が上流方
向に移動するにともなって、データ・ワイヤ１の活動は
データ駆動回路２ａ及び２ｂにより、データ回線２０の
第２端子側終端に最も近いデータ駆動回路２ａから順に
一時的中断される。

【００８２】図５は、第３端子の電位差レベルが低から
高に変化した直後（すなわち、データ受信の拒否を示す
輻輳信号の生成直後）に、各データ駆動回路２ａ及び２
ｂの出力端子９（すなわち、Ｃ（ｎ）、Ｃ（ｎ−１）、
Ｃ（ｎ−２）、…、Ｃ（１））に存在するデータ信号を
示す図である。図６は、第２端子がデータの受信を拒否
したことを示す輻輳信号が相互接続回路の半分の距離ま
で伝播した時点に、Ｃ（ｎ）、Ｃ（ｎ−１）、Ｃ（ｎ−
２）、…、Ｃ（１）に存在するデータ信号を示す図であ
る。図７は、第２端子がデータの受信を拒否したことを
示す輻輳信号が相互接続回路全体に伝播した時点に、Ｃ
（ｎ）、Ｃ（ｎ−１）、Ｃ（ｎ−２）、…、Ｃ（１）に
存在するデータ信号を示す図である。

【００８３】図５に示す時点では、第２端子がデータの
受信を拒否した瞬間には、本発明の長相互接続回路内で
はＡ〜Ｅの５個のデータ信号が送信の途中である。図５
は、長相互接続のレイテンシが第１端子から送信された
データ信号サイクルの５倍のケースを例示したものであ
る。

【００８４】図６では、データ駆動回路は相互接続の下
流側終端から順にデータ伝送を中断しているので、デー
タ信号を出力しているデータ駆動回路の数は徐々に少な
くなる。加えて、第３端子から輻輳信号が伝播してから
ある程度の時間が経過したので、新規データ信号Ｆ及び
Ｇがデータ回線に入力されている。

【００８５】図７では、データ回線内のすべてのデータ
駆動回路がデータ伝送を中断しており、データ信号は伝
播中ではない。また、輻輳信号が第４端子に伝播するま
でに更に時間が経過したため、データ信号Ａ〜Ｇに加え
て新規データ信号Ｈ及びＩが相互接続の第１端子側終端
からデータ回線に入力されている。ただし、この時点で
は、第１端子は第２端子によるデータ受信の拒否を通知
されているので、第２端子によるデータ受信の再開を示
す輻輳信号が第４端子に到達するまでは、それ以上のデ
ータ信号はデータ回線に入力されない。

【００８６】次に、第２端子がデータ信号を受信できる
状態となり、第３端子の電位差レベルが高から低に変化
するケースについて考慮する。この場合、第２端子での
データ受信の再開を示す輻輳信号が、輻輳回線によって
２次駆動回路上をＢ（１）、Ｂ（２）、…、Ｂ（ｎ−
２）、Ｂ（ｎ−１）、Ｂ（ｎ）の順に送信される。デー
タ受信の再開を表明する輻輳信号が上流に移動するにと
もなって、データ駆動回路はデータ伝送を相互接続回路
の第２端子側終端に最も近いデータ駆動回路から順に再
確立する。上記のように第１端子が第２端子のデータ受
信可能状況の通知を受けるまで新規データ信号のデータ
回線への入力は停止される一方で、輻輳信号が相互接続
の上流側終端に向かって伝播するにしたがってデータ回
線上に存在するデータ信号は尽きてくる。

【００８７】図８は、データ受信の再開を表明する輻輳
信号が相互接続の半分の距離まで伝播した時点にＣ
（ｎ）、Ｃ（ｎ−１）、Ｃ（ｎ−２）、…、Ｃ（１）に
存在するデータ信号を示す図である。図９は、データ受
信の再開を表明する輻輳信号が相互接続の全長を伝播し
た時点にＣ（ｎ）、Ｃ（ｎ−１）、Ｃ（ｎ−２）、…、
Ｃ（１）に存在するデータ信号を示す図である。

【００８８】図８では、データ駆動回路が相互接続の第
２端子側終端から順にデータ伝送を再確立しているの
で、データ信号を出力するデータ駆動回路の数は増加し
ている。また、データ受信の再開を表明する輻輳信号が
第３端子から上流方向に伝播してから（すなわち、第３
端子の電位差レベルが高から低に変化してから）ある程
度の時間が経過したので、データ信号Ａ及びＢはすでに
第２端子に出力されている。これらのデータ信号はもは
やデータ回線内には存在しない。

【００８９】図７に図示するように、当初第３端子から
送信されたデータ受信の拒否を示す輻輳信号は第４端子
に到達したので、図５よりも多数のデータ信号を圧縮し
た形でデータ回線の第１端子と第２端子の間に記憶する
ことが可能になる。

【００９０】図８及び９に図示するように、データ受信
の再開を示す輻輳信号が２次駆動回路を通って輻輳回線
の第３端子から第４端子に向かって上流方向に伝播する
とき、１個の信号が各個別輻輳入力端子を通ってデータ
駆動回路まで伝播する。この伝播により、データ・ワイ
ヤ内のデータ伝送が順次再確立され、その結果、データ
回線内で圧縮された上記のデータ信号が徐々に解凍され
て第２端子に出力される。

【００９１】換言すれば、第２端子がデータ受信を拒否
したときに（すなわち、第３端子の電位差レベルが低か
ら高に変化したときに）相互接続回路内に存在する複数
のデータ信号は、相互接続回路内に圧縮された形で自動
的に記憶され、不必要に破棄されることはない。これら
のデータ信号は、第２端子がデータを受信できるように
なるまで、データ駆動回路内に一時的に記憶される。ま
た、第２端子がデータを拒否している間にこれらのデー
タ信号を一時的に記憶するための大容量データ・バッフ
ァを第２端子の付近に用意する必要はない。

【００９２】更に、上記のように、輻輳信号が相互接続
の上流側終端に到達するまでに生じる伝播時間が長くな
るようなケースでも、輻輳信号のレイテンシ期間中に第
１端子から送信されたデータ信号は相互接続のデータ回
線内に無事記憶され、データ回線上を不必要に送信され
ることはない。また、これらの追加のデータ信号を記憶
するために相互接続回路の下流側終端に大容量データ・
バッファを備える必要もない。

【００９３】同様に、上記で述べたように、第２端子に
よるデータ受信の拒否を示す輻輳信号と第２端子による
データ受信の再開を示す輻輳信号はいずれも、輻輳回線
上の第３端子から第４端子に向かって上流方向に等しい
速度で送信することができる。この場合、第２端子がデ
ータ受信を再開したとき、このデータ受信の再開直後に
データ信号が第２端子に到達するために要する時間と、
相互接続全体のレイテンシとの間に相関関係は存在しな
い。また、データ信号を第２端子に送信する速度は、デ
ータ信号を第１端子から送信する場合の速度と等しくす
ることができる。それは、データ信号は相互接続の全長
上に設置されたデータ駆動回路に一時的に記憶されるた
め、第２端子におけるデータ受信の再開と同時にこのデ
ータ転送速度が達成されるからである。

【００９４】本発明の他の実施の形態では、データ受信
の拒否を示す輻輳信号の送信速度は、第２端子によるデ
ータ受信の再開を示す輻輳信号の送信速度よりも遅くす
ることができる。データ伝送を中断させる輻輳信号は、
たとえ減速しても十分な速度で上流に伝播するため、デ
ータ回線に入力される２個の連続するデータ信号が、デ
ータ伝送活動が一時的に停止されている同一のデータ駆
動回路に同時に入力されることはない。本実施の形態で
は、図７に図示するように、第２端子がデータ受信を拒
否している間一時的に相互接続のデータ回線に記憶でき
るデータ信号数を増大できる。

【００９５】次に上記で取り上げた例に戻り、長さ１０
ｍｍの相互接続用ワイヤについて考慮する。この長相互
接続用ワイヤは、０．１μｍ世代ＣＭＯＳデバイスに典
型的な値（すなわち、配線抵抗Ｒ１＝３，０００オー
ム、配線容量Ｃ１＝２，０００ｆＦ、配線を活動化させ
る駆動回路の出力抵抗Ｒｓ＝３７０オーム、及び出力終
端の容量Ｃ＝２８ｆＦ）を有すると想定する。この１０
ｍｍのワイヤのレイテンシは約３．８ｎｓである。この
ワイヤを短いデータ・ワイヤ２０本に分割し、上記のよ
うな２０個のデータ駆動回路を１０ｍｍのワイヤに挿入
すると、相互接続回路のレイテンシは１．２ｎｓにな
る。

【００９６】長相互接続に入るデータ信号のデータ入力
速度としては、例えば５Ｇｂｐｓとすることができる。
これもやはり、０．１μｍ世代ＣＭＯＳデバイスとして
は典型的な値である。上記のパラメーターを使用する単
一の長相互接続用ワイヤの場合、データ受信の再開後に
第２端子が最初のデータ信号を受信するまでに生じる遅
延時間は１．２ｎｓである。一方、本発明によれば、デ
ータ受信の再開後に第２端子が最初のデータ信号を受信
するまでに生じる遅延時間はデータ信号のデータ・サイ
クルを上回ることはないので、最大でも２００ｐｓであ
る。よって、本発明による相互接続回路では、従来の長
相互接続用ワイヤにおいてデータ受信の再開後に第２端
子が最初のデータ信号を受信するまでに必要とされる時
間内に、６〜７個のデータ信号が第２端子に送信される
ことは理解されるであろう。

【００９７】データ伝送が一時的に中断されている間に
相互接続回路内に圧縮されて格納されるデータ信号の数
を最大化するためには、データ伝送を中断するための輻
輳信号が輻輳回線の２次駆動回路上で送信される速度を
低減する必要がある。たとえ減速してもデータ伝送を中
断するための信号の速度は十分であるため、データ回線
に入力される２個以上の連続するデータ信号が、データ
伝送活動が一時的に停止されている同一のデータ駆動回
路に同時に入力されることはない。この状態は、以下に
よって確保される。

【００９８】データ信号を第１端子から第２端子に送信
するのに必要な時間をＴｄ、輻輳信号を第３端子から第
４端子まで送信するための時間をＴｂ、データ回線内の
データ駆動回路数をｎ、輻輳回線内の２次駆動回路数を
ｍ、データ信号を相互接続回路の第１端子に入力するの
に必要な最小時間をＴｓとすると、Ｔｂ／ｍの値は差
（Ｔｓ−Ｔｄ／ｎ）を超えない範囲内で最大にできる。

【００９９】上記のようにＴｂの値を最大限に増大する
方法として、２次駆動回路４の追加の実施の形態を図１
に図示するような構成で実装することができる。図１０
はこれに関連するもので、本発明に基づく使用を目的と
する２次駆動回路４の他の実施の形態の概略図である。
図１０に示す実施の形態では、入力端子１０と出力端子
１１の間のＣＭＯＳインバーター回路は図４の実施の形
態に比較してサイズが大きく、複雑度も高い。この構成
を採用すると、図１０に示す２次駆動回路４の実施の形
態を使用した図１の輻輳回線３０のレイテンシはその分
増大する。

【０１００】本発明の数種類の実施の形態に関する上記
の説明によると、データ回線上で送信されたデータ信号
の長さは１ビットにすることができる。ただし、本発明
の更に他の実施の形態では、図１に示すデータ回線２０
と類似の構成を各々有する複数本のデータ回線は、並列
に配置できる。このような相互接続回路の一例として、
図１１に複数本の並列データ回線２０_１〜２０_３を採用
した一実施の形態を示す。この図では明確さを優先して
データ回線２０_１〜２０_３の数を３本にとどめている
が、データ回線の数はこれより多い方が望ましいことは
理解されるであろう。

【０１０１】図１１に示すように、輻輳入力端子５は共
通にすることができる。２０_１〜２０_３などの複数本の
データ回線を並列にカスケード接続することにより、上
記と同じ方法で複数ビットの信号を送信できる。すなわ
ち、個別データ回線２０_１〜２０_３の各々が複数ビット
・データ信号のうちの１ビットを送信するのである。例
えば、ｋ本の並列データ回線を相互接続回路に組み込ん
だ場合は、ｋビットの信号を第１端子から第２端子に送
信できる。

【０１０２】更に他の実施の形態では、これまで単なる
増幅回路として説明及び図示してきたデータ駆動回路と
２次駆動回路は、算術演算又は論理演算の機能を備える
回路に変更できる。

【０１０３】当該技術に精通する当業者の間では、本明
細書で説明する相互接続回路は相互接続の第２端子でデ
ータ受信が再開された瞬間から、常時最大のデータ・ス
ループットを実現できることは理解されるであろう。ま
た、このデータ・スループットは、長相互接続のレイテ
ンシによって妨げられないことも同様である。

【０１０４】更に、相互接続回路の全長にわたるデータ
回線に挿入されたデータ駆動回路は、データ信号を一時
的に格納するためのデータ・バッファとして機能でき
る。これは、長いワイヤのレイテンシを低減し、最大デ
ータ・スループットを増大させるという役割を果たすに
すぎない従来の駆動回路とは対照的である。

【０１０５】更に、長相互接続回路の第２端子がデータ
受信を拒否した際に、本発明の相互接続回路のデータ回
線内に存在するデータ信号を破棄する必要はなく、また
輻輳信号が輻輳回路上を移動する間にデータ回線に入力
されるデータ信号を破棄する必要もない。

【０１０６】以上説明したように本発明の相互接続回路
は、データ損失と非効率性を最小限にとどめながら最大
のデータ・スループットを提供することができる。本明
細書で開示された好適な実施の形態は、単なる例として
説明及び図示したにすぎず、何らの制限も加えるもので
はない。

【０１０７】以上好ましい実施の形態及び実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。

【０１０８】本発明の相互接続回路は、データ信号とし
てディジタル信号を送信するだけでなく、アナログ信号
を送信することも可能である。データ信号としてアナロ
グ信号を送信する場合、次のような応用が考えられる。
例えば、高速なアナログ信号を相互接続回路中に一時的
に閉じ込め、閉じ込められたアナログ信号の時間幅を広
げて相互接続回路から出力することができる。この場
合、相互接続回路は、アナログメモリとして、あるいは高
速アナログ信号から低速アナログ信号（又はその逆）へ
の変換器として機能することになる。

【０１０９】

【発明の効果】以上説明したように本発明の相互接続回
路とそのデータ通信方法によれば、データ損失と非効率
性を最小限にとどめながら最大のデータ・スループット
を提供することができる。

【０１１０】本発明によれば、配線抵抗により引き起こ
される長相互接続のレイテンシに対する影響を大幅に低
減することにより、データ伝送におけるデータのスルー
プットを高めることができる。更に、相互接続の下流側
終端の状況をデータ駆動回路に伝えることで、各データ
駆動回路は、データ信号を一時的に記憶するバッファと
して機能し、データ伝送の一時的な停止による不必要な
データ損失を防止することができる。

【０１１１】また、本発明によれば、データ回線の各デ
ータ・ワイヤ内のデータ・フローを、関連するのデータ
駆動回路によって、選択的に中断及び再確立させること
ができる。

【０１１２】また、データ信号は相互接続の全長上に設
置されたデータ駆動回路に、データを一時的に記憶する
ことにより、データ信号を第２端子に送信する速度を、
データ信号を第１端子から送信する場合の速度と等しく
することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態の相互接続回路の
一実施の形態の概略図である。

【図２】 本発明の第１の実施の形態のデータ駆動回路
の一実施の形態の概略図である。

【図３】 本発明の第１の実施の形態のデータ駆動回路
の他の実施の形態の概略図である。

【図４】 本発明の第１の実施の形態の２次駆動回路の
一実施の形態の概略図である。

【図５】 第２端子がデータの受信を拒否した直後に本
発明の相互接続回路内に存在するデータ信号を示す図で
ある。

【図６】 第２端子がデータの受信を拒否したことを示
す輻輳信号が相互接続回路の半分の距離まで伝播した時
点に、本発明の相互接続回路内に存在するデータ信号を
示す図である。

【図７】 第２端子がデータの受信を拒否したことを示
す輻輳信号が相互接続回路全体に伝播した時点に、本発
明の相互接続回路内に存在するデータ信号を示す図であ
る。

【図８】 第２端子がデータの受信を再開したことを示
す輻輳信号が相互接続回路の半分の距離まで伝播した時
点に、本発明の相互接続回路内に存在するデータ信号を
示す図である。

【図９】 第２端子がデータの受信を再開したことを示
す輻輳信号が相互接続回路全体に伝播した時点に、本発
明の相互接続回路内に存在するデータ信号を示す図であ
る。

【図１０】 本発明の他の実施の形態の２次駆動回路の
概略図である。

【図１１】 本発明の他の実施の形態の複数本のデータ
回線が並列する構成を採用した相互接続回路の概略図で
ある。

【符号の説明】

１ データ・ワイヤ ２ａ データ駆動回路 ２ｂ データ駆動回路 ３ 輻輳ワイヤ ４ ２次駆動回路 ５ 輻輳入力端子 ６ トランジスター ７ トランジスター ８ 入力端子 ９ 出力端子 １０ 入力端子 １１ 出力端子 ２０、２０_１〜２０_３ データ回線 ３０ 輻輳回線

───────────────────────────────────────────────────── フロントページの続き (71)出願人 599108976 ザ・ボード・オブ・トラスティーズ・オ ブ・ザ・レランド・スタンフォード・ジュ ニア・ユニバーシティ ＴＨＥ ＢＯＡＲＤ ＯＦ ＴＲＵＳＴＥ ＥＳ ＯＦ ＴＨＥ ＬＥＬＡＮＤ ＳＴ ＡＮＦＯＲＤ ＪＵＮＩＯＲ ＵＮＩＶＥ ＲＳＩＴＹ アメリカ合衆国、94305 カリフォルニア 州、スタンフォード（番地なし) (72)発明者 水野 正之 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5J056 AA05 BB02 DD13 DD29 EE11 FF09 HH03 5K035 AA03 BB01 CC03 EE22 FF02 LL03 LL04 MM01 MM05 MM08

Claims (32)

【特許請求の範囲】
1. 【請求項１】 データ信号を送信する相互接続回路にお
   いて、 前記データ信号を送信するデータ回線と、 輻輳信号を送信する輻輳回線とを備え、 前記データ回線が、前記データ回線の選択された部分に
   おける前記データ信号の伝送の、中断処理と再確立処理
   のいずれか一方を、前記輻輳信号に応じて選択し実行す
   ることを特徴とする相互接続回路。
2. 【請求項２】 前記データ回線は前記データ信号を送信
   し、 前記輻輳回線は前記輻輳信号を送信し、 前記データ信号の送信の方向と、前記輻輳信号の送信の
   方向とをそれぞれ逆の方向とすることを特徴とする請求
   項１に記載の相互接続回路。
3. 【請求項３】 前記データ回線は、 前記データ信号の前記伝送が選択的に中断されている間
   に、前記データ信号を一時的に記憶することを特徴とす
   る請求項１に記載の相互接続回路。
4. 【請求項４】 前記データ信号を前記データ回線に入力
   する第１端子と、 前記データ回線から前記データ信号を受信する第２端子
   を備え、 前記輻輳信号は、 前記第２端子の状況を示すことを特徴とする請求項１に
   記載の相互接続回路。
5. 【請求項５】 前記輻輳回線は、 前記第２端子がデータを受信できないことを示す輻輳信
   号を、前記第２端子がデータを受信できることを示す輻
   輳信号よりも遅い速度で送信することを特徴とする請求
   項４に記載の相互接続回路。
6. 【請求項６】 追加のデータ信号を送信する１本又は複
   数本の追加のデータ回線を備え、 前記追加のデータ回線は、 当該追加のデータ回線の選択された部分における前記追
   加のデータ信号の伝送の、中断処理と再確立処理のいず
   れか一方を、前記輻輳信号に応じて選択し実行すること
   を特徴とする請求項１に記載の相互接続回路。
7. 【請求項７】 前記データ回線及び前記１本又は複数本
   の追加のデータ回線を、並列に配置することを特徴とす
   る請求項６に記載の相互接続回路。
8. 【請求項８】 前記データ回線は、 前記データ信号の伝送の中断処理と再確立処理のいずれ
   か一方を、前記輻輳信号に応じて選択して実行し、 前記データ信号の前記伝送が中断された時に前記データ
   信号を一時的に記憶する、複数個のデータ駆動回路を備
   えることを特徴とする請求項１に記載の相互接続回路。
9. 【請求項９】 前記複数個のデータ駆動回路は、 算術演算の機能又は論理演算の機能の少なくとも一方を
   備えることを特徴とする請求項８に記載の相互接続回
   路。
10. 【請求項１０】 前記データ回線は、 第１輻輳信号に応じて前記データ信号の伝送を中断し、
    第２輻輳信号に応じて前記データ信号の伝送を再確立す
    る第１データ駆動回路と、 第３輻輳信号に応じて前記データ信号の伝送を中断し、
    第４輻輳信号に応じて前記データ信号の伝送を再確立す
    る第２データ駆動回路を備えることを特徴とする請求項
    ８に記載の相互接続回路。
11. 【請求項１１】 前記データ回線は、 第１輻輳信号に応じて前記データ信号の伝送を中断し、
    第２輻輳信号に応じて前記データ信号の伝送を再確立す
    る複数個の第１データ駆動回路と、 第３輻輳信号に応じて前記データ信号の伝送を中断し、
    第４輻輳信号に応じて前記データ信号の伝送を再確立す
    る複数個の第２データ駆動回路を備え、 前記複数個の第１データ駆動回路の各々と前記複数個の
    第２データ駆動回路の各々とを、交互に整列して配置す
    ることを特徴とする請求項１０に記載の相互接続回路。
12. 【請求項１２】 前記輻輳回線は、 前記第１輻輳信号を前記第１データ駆動回路に供給し、 前記第３輻輳信号を前記第２データ駆動回路に供給する
    ことを特徴とする請求項１０に記載の相互接続回路。
13. 【請求項１３】 前記輻輳回線は、 前記第２輻輳信号を前記第１データ駆動回路に供給し、 前記第４輻輳信号を前記第２データ駆動回路に供給する
    ことを特徴とする請求項１０に記載の相互接続回路。
14. 【請求項１４】 前記第１輻輳信号は前記第４輻輳信号
    に等しく、前記第２輻輳信号は前記第３輻輳信号に等し
    いことを特徴とする請求項１０に記載の相互接続回路。
15. 【請求項１５】 データ信号を送信する相互接続回路で
    あって、 第１端子から第２端子にデータ信号を送信するデータ回
    線と、 前記複数個のデータ駆動回路の各々に前記輻輳信号を供
    給する輻輳回線を備え、 前記データ回線は、 前記データ信号の伝送の中断処理と再確立処理のいずれ
    か一方を、前記輻輳信号に応じて選択し実行する複数個
    のデータ駆動回路を備えることを特徴とする相互接続回
    路。
16. 【請求項１６】 前記輻輳回線は、 前記輻輳回線内の前記輻輳信号を、前記データ信号の前
    記伝送の方向とは逆の方向に送信する複数個の２次駆動
    回路を備えることを特徴とする請求項１５に記載の相互
    接続回路。
17. 【請求項１７】 前記輻輳回線は、 前記輻輳信号を、前記第２端子から前記第１端子までの
    前記複数個のデータ駆動回路の各々に順次供給すること
    を特徴とする請求項１５に記載の相互接続回路。
18. 【請求項１８】 前記輻輳信号は前記第２端子の状況を
    示し、 前記複数個のデータ駆動回路は、 前記第２端子がデータを受信していないことを示す第１
    輻輳信号に応じて前記データ信号の伝送を中断し、 前記第２端子がデータを受信していることを示す第２輻
    輳信号に応じて前記データ信号の伝送を再確立すること
    を特徴とする請求項１５に記載の相互接続回路。
19. 【請求項１９】 前記第１輻輳信号は、 前記輻輳回線上を前記第２輻輳信号より遅い速度で送信
    されることを特徴とする請求項１８に記載の相互接続回
    路。
20. 【請求項２０】 前記２次駆動回路の数は、 前記データ駆動回路の数とは異なることを特徴とする請
    求項１６に記載の相互接続回路。
21. 【請求項２１】 前記第１端子から前記第２端子まで追
    加のデータ信号を送信し、前記追加のデータ信号の伝送
    の中断処理と再確立処理とのいずれか一方を、前記輻輳
    信号に応じて選択し実行する複数本の追加のデータ回線
    を備えることを特徴とする請求項１５に記載の相互接続
    回路。
22. 【請求項２２】 前記データ回線及び前記複数本の追加
    のデータ回線を、並列に配置することを特徴とする請求
    項２１に記載の相互接続回路。
23. 【請求項２３】 前記データ駆動回路は、 前記データ信号の前記伝送を中断している間に、前記デ
    ータ信号を一時的に記憶することを特徴とする請求項１
    ５に記載の相互接続回路。
24. 【請求項２４】 前記データ駆動回路は、 算術演算の機能又は論理演算の機能の少なくとも一方を
    備えることを特徴とする請求項１５に記載の相互接続回
    路。
25. 【請求項２５】 前記輻輳回線は、 前記第１輻輳信号と前記第２輻輳信号とを供給し、 前記データ回線は、 前記第１輻輳信号に応じて前記データ信号の伝送を中断
    し、前記第２輻輳信号に応じて前記データ信号の伝送を
    再確立することを特徴とする請求項１５に記載の相互接
    続回路。
26. 【請求項２６】 相互接続によりデータ信号を送信する
    相互接続回路のデータ送信方法であって、 前記相互接続回路は、前記データ信号を複数個のデータ
    駆動回路を介して第１端子から第２端子に送信するため
    のデータ回線と、前記複数個のデータ駆動回路の各々に
    輻輳信号を送信するための輻輳回線を備え、 前記複数個のデータ駆動回路における前記データ信号の
    伝送の中断処理と再確立処理のいずれか一方を、前記輻
    輳信号に応じて選択し実行することを特徴とするデータ
    送信方法。
27. 【請求項２７】 前記輻輳回線は、 前記輻輳信号を前記データ信号の前記伝送の方向とは逆
    の方向に送信する複数個の２次駆動回路を備えることを
    特徴とする請求項２６に記載のデータ送信方法。
28. 【請求項２８】 前記データ回線は、 前記複数個の２次駆動回路が前記データ信号の前記伝送
    が中断されている間に前記データ信号を一時的に記憶す
    ることを特徴とする請求項２６に記載のデータ送信方
    法。
29. 【請求項２９】 前記第２端子がデータを受信していな
    いことを示す第１輻輳信号を送信するステップと、 第１輻輳信号と交互に、前記第２端子がデータを受信し
    ていることを示す第２輻輳信号を送信し、かつ前記第１
    輻輳信号を前記第２輻輳信号よりも遅い速度で送信する
    ステップを備えることを特徴とする請求項２６に記載の
    データ送信方法。
30. 【請求項３０】 前記相互接続回路は、追加のデータ信
    号を前記第１端子から前記第２端子まで送信するための
    複数本の追加データ回線を備え、 前記データ回線が、前記追加のデータ信号の伝送の中断
    処理と再確立処理のいずれか一方を、前記輻輳信号に応
    じて選択し実行するステップを備えることを特徴とする
    請求項２６に記載のデータ送信方法。
31. 【請求項３１】 前記データ回線及び前記複数本の追加
    データ回線を並列に配置することを特徴とする請求項３
    ０に記載のデータ送信方法。
32. 【請求項３２】 前記複数個のデータ駆動回路は、算術
    演算の機能又は論理演算の機能の少なくとも一方を備え
    ることを特徴とする請求項２６に記載のデータ送信方
    法。