JP2002184931A - Composite module component - Google Patents

Composite module component

Info

Publication number
JP2002184931A
JP2002184931A JP2001257367A JP2001257367A JP2002184931A JP 2002184931 A JP2002184931 A JP 2002184931A JP 2001257367 A JP2001257367 A JP 2001257367A JP 2001257367 A JP2001257367 A JP 2001257367A JP 2002184931 A JP2002184931 A JP 2002184931A
Authority
JP
Japan
Prior art keywords
dielectric layer
bare chip
laminated substrate
motherboard
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001257367A
Other languages
Japanese (ja)
Inventor
Hisayoshi Katou
久賀 加藤
Hiroshi Kushitani
洋 櫛谷
Koji Hashimoto
興二 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001257367A priority Critical patent/JP2002184931A/en
Publication of JP2002184931A publication Critical patent/JP2002184931A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

PROBLEM TO BE SOLVED: To provide a composite module component to be used in a high-frequency power amplifier, etc., especially to efficiently dissipate heat from a bare chip mounted on the module. SOLUTION: A heat sink is mounted on the back face of a bare chip via an electroconductive resin. Heat is dissipated from a motherboard by implementing a module on the motherboard.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波電力増幅器
等に用いられる複合モジュール部品に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite module component used for a high-frequency power amplifier or the like.

【0002】[0002]

【従来の技術】図8に従来の複合モジュール部品の構造
を示す。(a)は断面図、(b)は各層を分解した斜視
図である。図8において801は誘電体層を示し、その
表面にはインダクタ、コンデンサ、抵抗器などの実装部
品802が実装されており、且つベアチップ803がフ
リップチップ実装されている。ベアチップ803の上面
にはポッティング等により接着剤が塗布され、放熱器8
04を接続する。誘電体層801の側面には各種の端面
電極が設けられており、第1の端面電極806は接地さ
れ、第2の端面電極は信号の入出力端子として形成され
ている。金属ケース805は誘電体層801全体をシー
ルドするように設けられた金属ケースであり、その突起
部805aが第1の端面電極806と接地されている。
2. Description of the Related Art FIG. 8 shows the structure of a conventional composite module component. (A) is a sectional view, and (b) is an exploded perspective view of each layer. In FIG. 8, reference numeral 801 denotes a dielectric layer, on which mounting components 802 such as inductors, capacitors, and resistors are mounted, and a bare chip 803 is flip-chip mounted. An adhesive is applied to the upper surface of the bare chip 803 by potting or the like, and
04 is connected. Various end face electrodes are provided on the side surface of the dielectric layer 801, the first end face electrode 806 is grounded, and the second end face electrode is formed as a signal input / output terminal. The metal case 805 is a metal case provided so as to shield the entire dielectric layer 801, and the protrusion 805 a is grounded to the first end face electrode 806.

【0003】以上の構成により、ベアチップ803で発
生する熱は放熱器804に放熱されていた。
[0003] With the above configuration, heat generated in the bare chip 803 is radiated to the radiator 804.

【0004】[0004]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成の複合モジュール部品では放熱器804により
形状が大きくなるという問題を有していた。
However, the composite module component having the above-mentioned structure has a problem in that the shape is increased by the radiator 804.

【0005】そこで本発明はフリップチップ実装された
ベアチップの放熱において、放熱器804を削除するこ
とにより、複合モジュール部品の小型化を可能にするこ
とを目的とする。
Accordingly, an object of the present invention is to reduce the size of a composite module component by eliminating the radiator 804 in heat radiation of a bare chip mounted on a flip chip.

【0006】[0006]

【課題を解決するための手段】本発明は誘電体層に設け
られた空間部内にベアチップを埋設し、複合モジュール
部品がマザーボードに実装された際にベアチップから発
生する熱を効率よくマザーボードに放熱させることによ
り、放熱器804を削除し複合モジュール部品の小型化
が可能になる。
According to the present invention, a bare chip is buried in a space provided in a dielectric layer, and the heat generated from the bare chip when the composite module component is mounted on the motherboard is efficiently radiated to the motherboard. This makes it possible to reduce the size of the composite module component by eliminating the radiator 804.

【0007】[0007]

【発明の実施の形態】本発明の請求項1に記載の発明
は、少なくとも第1の誘電体層と第2の誘電体層からな
る積層基板と、前記第2の誘電体層の表面に実装された
実装部品と、前記第2の誘電体層の裏面に実装され第1
の誘電体層の空間部に埋設されたベアチップと、前記ベ
アチップの背面と導電性樹脂を介して接続されるととも
に前記第1の誘電体層の底面と接するように設けられた
放熱板と、前記積層基板の側面部に設けられた端面電極
と、前記実装部品を覆うように設けられた金属ケースと
を備え、マザーボード上に実装された際に、前記ベアチ
ップで発生した熱が前記放熱板を介して前記マザーボー
ドに放熱されることにより放熱を容易にし、前記放熱器
を削除して複合モジュール部品の小型化を可能にする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to a first aspect of the present invention is directed to a laminated substrate comprising at least a first dielectric layer and a second dielectric layer, and mounted on a surface of the second dielectric layer. And a first component mounted on the back surface of the second dielectric layer.
A bare chip buried in the space of the dielectric layer, a heat sink connected to the back surface of the bare chip via a conductive resin and provided so as to be in contact with the bottom surface of the first dielectric layer, An end face electrode provided on a side surface of the laminated board, and a metal case provided so as to cover the mounted component, when mounted on a motherboard, heat generated by the bare chip is transmitted through the heat sink. Thus, heat is easily dissipated by being radiated to the motherboard, and the radiator is eliminated to enable downsizing of the composite module component.

【0008】本発明の請求項2に記載の発明は、少なく
とも第1〜第3の誘電体層からなる積層基板と、前記第
3の誘電体層の表面に実装された実装部品と、前記第3
誘電体層の裏面に実装されるとともにその背面に導電性
樹脂層が形成されて第2の誘電体層の空間部に埋設され
たベアチップと、前記導電性樹脂層とその直下の第1の
誘電体層に設けられたサーマルビアを介して接続される
ように前記第1の誘電体層の底面に設けられたGND電
極と、前記積層基板の側面部に設けられた端面電極と、
前記実装部品を覆うように設けられた金属ケースとを備
え、マザーボード上に実装された際に、前記ベアチップ
で発生した熱が前記放熱板を介して前記マザーボードに
放熱されることにより放熱を容易にし、前記放熱器を削
除して複合モジュール部品の小型化を可能にする。
According to a second aspect of the present invention, there is provided a laminated substrate comprising at least first to third dielectric layers, a mounting component mounted on a surface of the third dielectric layer, 3
A bare chip mounted on the back surface of the dielectric layer and having a conductive resin layer formed on the back surface and embedded in the space of the second dielectric layer; and a first dielectric layer directly under the conductive resin layer and the conductive resin layer. A GND electrode provided on a bottom surface of the first dielectric layer so as to be connected via a thermal via provided on a body layer, an end face electrode provided on a side surface of the laminated substrate,
A metal case provided so as to cover the mounting components, and when mounted on a motherboard, heat generated by the bare chip is radiated to the motherboard via the radiator plate to facilitate heat radiation. By eliminating the radiator, the size of the composite module component can be reduced.

【0009】本発明の請求項3に記載の発明は、少なく
とも第1の誘電体層と第2の誘電体層からなる積層基板
と、前記第1の誘電体層の表面に実装されるとともに前
記第2の誘電体層内に埋設された実装部品と、前記第1
の誘電体層の裏面に実装されるとともに前記第2の誘電
体層内の背面に導電性樹脂層およびサーマルビアが形成
されて埋設されたベアチップと、前記導電性樹脂層とサ
ーマルビアを介して接続されるとともに前記第2の誘電
体層の上面全体を覆うように設けられたGND電極と、
前記積層基板の側面に設けられた端面電極とを備え、前
記ベアチップで発生した熱が前記積層基板全体と、前記
サーマルビアを介して前記GND電極とに放熱されるこ
とにより放熱を容易にし、前記放熱器を削除して複合モ
ジュール部品の小型化を可能にする。
According to a third aspect of the present invention, there is provided a laminated substrate comprising at least a first dielectric layer and a second dielectric layer, wherein the laminated substrate is mounted on a surface of the first dielectric layer, and A mounting component embedded in a second dielectric layer;
A bare chip which is mounted on the back surface of the dielectric layer and has a conductive resin layer and a thermal via formed and embedded on the back surface in the second dielectric layer, and via the conductive resin layer and the thermal via A GND electrode that is connected and provided so as to cover the entire top surface of the second dielectric layer;
An end face electrode provided on a side surface of the laminated substrate, wherein heat generated in the bare chip is radiated to the entire laminated substrate and the GND electrode via the thermal via to facilitate heat radiation, The radiator can be eliminated to reduce the size of the composite module component.

【0010】本発明の請求項4に記載の発明は、少なく
とも第1の誘電体層と第2の誘電体層からなる積層基板
と、前記第1の誘電体層の表面に実装されるとともに前
記第2の誘電体層内に埋設された実装部品と、前記第1
の誘電体層の表面にその背面が導電性樹脂層を介して実
装されるとともに第2の誘電体層内に埋設されたベアチ
ップと、前記導電性樹脂層とその直下の第1の誘電体層
に設けられたサーマルビアを介して接続されるとともに
前記第1の誘電体層の裏面に設けられたGND電極と、
前記積層基板の側面に設けられた端面電極とを備え、マ
ザーボード上に実装された際に、前記ベアチップで発生
した熱が前記積層基板全体と、前記GND電極を介して
前記マザーボードとに放熱されることにより放熱を容易
にし、前記放熱器を削除して複合モジュール部品の小型
化を可能にする。
According to a fourth aspect of the present invention, there is provided a laminated substrate including at least a first dielectric layer and a second dielectric layer, wherein the laminated substrate is mounted on a surface of the first dielectric layer, and A mounting component embedded in a second dielectric layer;
A bare chip mounted on the front surface of the dielectric layer via the conductive resin layer and embedded in the second dielectric layer, the conductive resin layer and the first dielectric layer immediately below the bare chip. A GND electrode connected via a thermal via provided on the back surface of the first dielectric layer,
An end surface electrode provided on a side surface of the laminated substrate, and when mounted on a motherboard, heat generated in the bare chip is radiated to the entire laminated substrate and the motherboard via the GND electrode. This facilitates heat dissipation, and allows the miniaturization of the composite module component by eliminating the heat sink.

【0011】本発明の請求項5に記載の発明は、少なく
とも第1の誘電体層と第2の誘電体層からなる積層基板
と、前記第2の誘電体層の表面に実装された実装部品
と、前記第1の誘電体層の表面に実装されるとともにそ
の背面に導電性樹脂層が形成されて前記第2の誘電体層
の空間部に埋設されたベアチップと、前記導電性樹脂層
とその直下の第1の誘電体層に設けられたサーマルビア
を介して接続されるように前記第1の誘電体層の底面に
設けられたGND電極と、前記積層基板の側面部に設け
られた端面電極と、前記実装部品を覆うように設けられ
た金属ケースとを備え、前記第1の誘電体層が焼結基板
であるとともに、マザーボード上に実装された際に、前
記ベアチップで発生した熱が前記積層基板全体と、前記
GND電極を介して前記マザーボードに放熱されること
により放熱を容易にし、前記放熱器を削除して複合モジ
ュール部品の小型化を可能にする。
According to a fifth aspect of the present invention, there is provided a laminated substrate comprising at least a first dielectric layer and a second dielectric layer, and a mounting component mounted on a surface of the second dielectric layer. A bare chip mounted on the surface of the first dielectric layer and having a conductive resin layer formed on the back surface thereof and embedded in a space of the second dielectric layer; and A GND electrode provided on the bottom surface of the first dielectric layer so as to be connected via a thermal via provided on the first dielectric layer immediately below the first dielectric layer, and a GND electrode provided on a side surface of the laminated substrate. An end face electrode; and a metal case provided so as to cover the mounted component, wherein the first dielectric layer is a sintered substrate and heat generated by the bare chip when mounted on a motherboard. Is connected to the entire laminated substrate via the GND electrode. To facilitate heat dissipation by being radiated to the serial motherboard, remove the radiator to allow the size of the composite module component.

【0012】本発明の請求項6に記載の発明は、少なく
とも第1〜第3の誘電体層からなる積層基板と、前記第
3の誘電体層の表面に実装された実装部品と、前記第1
の誘電体層の表面に実装されるとともにその背面に導電
性樹脂層が形成されて前記第2の誘電体層の空間部に埋
設されたベアチップと、前記導電性樹脂層とその直下に
第1の誘電体層に設けられたサーマルビアを介して接続
されるように前記第1の誘電体層の底面に設けられたG
ND電極と、前記積層基板の側面部に設けられた端面電
極と、前記実装部品を覆うように設けられた金属ケース
とを備え、前記第1の誘電体層が焼結基板であるととも
に、マザーボード上に実装された際に、前記ベアチップ
で発生した熱が前記積層基板全体と、前記GND電極を
介して前記マザーボードとに放熱されることにより放熱
を容易にし、前記放熱器を削除して複合モジュール部品
の小型化を可能にする。
According to a sixth aspect of the present invention, there is provided a laminated substrate comprising at least first to third dielectric layers, a mounting component mounted on a surface of the third dielectric layer, 1
A bare chip, which is mounted on the surface of the dielectric layer and has a conductive resin layer formed on the back surface and is embedded in the space of the second dielectric layer, and a first chip directly under the conductive resin layer and G provided on the bottom surface of the first dielectric layer so as to be connected via a thermal via provided on the dielectric layer of
An ND electrode, an end face electrode provided on a side surface of the laminated substrate, and a metal case provided so as to cover the mounted component, wherein the first dielectric layer is a sintered substrate and a motherboard When mounted on the composite module, heat generated in the bare chip is radiated to the entire laminated substrate and to the motherboard through the GND electrode, thereby facilitating heat radiation, and removing the radiator to remove the heat sink. Enables downsizing of parts.

【0013】本発明の請求項7に記載の発明は、第2の
誘電体層の空間部よりも大きな空間部を第3の誘電体層
に設けるとともに、ベアチップを覆うように前記第2お
よび第3の誘電体層の空間部に樹脂を充填した請求項6
記載の複合モジュール部品であって、前記第3の誘電体
層の表面に実装される実装部品の実装範囲をより広げる
ことができ、小型化を可能にする。
[0013] According to a seventh aspect of the present invention, a space portion larger than the space portion of the second dielectric layer is provided in the third dielectric layer, and the second and the second are covered so as to cover the bare chip. 7. The resin according to claim 6, wherein the space portion of the dielectric layer is filled with resin.
The composite module component according to any one of the preceding claims, wherein the mounting range of the mounting component mounted on the surface of the third dielectric layer can be further expanded, and the size can be reduced.

【0014】本発明の請求項8に記載の発明は、少なく
とも第1の誘電体層と第2の誘電体層からなる積層基板
と、前記第2の誘電体層の表面に実装された実装部品
と、前記第2の誘電体層の裏面に実装されるとともに前
記第1の誘電体層に導電性樹脂層およびサーマルビアが
形成されて埋設されたベアチップと、前記導電性樹脂層
とサーマルビアを介して接続されるとともに前記第1の
誘電体層の底面に設けられたGND電極と、前記積層基
板の側面に設けられた端面電極とを備え、マザーボード
上に実装された際に、前記ベアチップで発生した熱が前
記サーマルビアと前記GND電極を介して前記マザーボ
ードと、前記積層基板全体とに放熱されることにより放
熱を容易にし、前記放熱器を削除して複合モジュール部
品の小型化を可能にする。
According to an eighth aspect of the present invention, there is provided a laminated substrate comprising at least a first dielectric layer and a second dielectric layer, and a mounting component mounted on a surface of the second dielectric layer. And a bare chip mounted on the back surface of the second dielectric layer and embedded with the conductive resin layer and the thermal via formed in the first dielectric layer, and the conductive resin layer and the thermal via. And a GND electrode provided on the bottom surface of the first dielectric layer and an end surface electrode provided on a side surface of the laminated substrate. The generated heat is radiated to the mother board and the entire laminated substrate through the thermal via and the GND electrode, thereby facilitating heat radiation, and eliminating the radiator to reduce the size of the composite module component. That.

【0015】(実施の形態1)図1は本発明の実施の形
態1における複合モジュール部品を示し、特にその例と
して高周波電力増幅器を示す。(a)は断面図、(b)
は各層を分解した斜視図である。図1において、112
は積層基板であり第1の誘電体層105と第2の誘電体
層106とから形成されるとともに、第1の誘電体層1
05には空間部104が設けられている。第2の誘電体
層106の表面には、インダクタ、コンデンサ抵抗器等
の実装部品107が実装されており、裏面には空間部1
04を介してベアチップ103がフリップチップ実装さ
れている。
(Embodiment 1) FIG. 1 shows a composite module component according to Embodiment 1 of the present invention, and particularly shows a high-frequency power amplifier as an example. (A) is a sectional view, (b)
FIG. 3 is an exploded perspective view of each layer. In FIG. 1, 112
Is a laminated substrate formed of a first dielectric layer 105 and a second dielectric layer 106, and a first dielectric layer 1
05 is provided with a space portion 104. A mounting component 107 such as an inductor or a capacitor resistor is mounted on the surface of the second dielectric layer 106, and the space 1
The bare chip 103 is flip-chip mounted via the chip 04.

【0016】尚、図示されていないが、第1の誘電体層
105の表面に配線パターンや電極を形成して、回路の
一部を構成している。また、本実施の形態では、積層基
板は第1の誘電体層105と第2の誘電体層106の2
層であるが、第1の誘電体層105を複数層に形成して
最下面に空間部104を有する構成にしてもよい。
Although not shown, a wiring pattern and electrodes are formed on the surface of the first dielectric layer 105 to constitute a part of the circuit. Further, in the present embodiment, the laminated substrate is composed of the first dielectric layer 105 and the second dielectric layer 106.
Although it is a layer, the first dielectric layer 105 may be formed in a plurality of layers to have a space 104 on the lowermost surface.

【0017】ベアチップ103の背面にはAgを主成分
とする導電性樹脂102が印刷またはポッティングによ
り形成されており、この導電性樹脂102を介して金属
板または導電性樹脂からなる放熱板101が第1の誘電
体層105の底面と接続するように形成されている。こ
こで導電性樹脂102の樹脂量を調節することにより、
放熱板101との接続をより確実にすることができる。
A conductive resin 102 containing Ag as a main component is formed on the back surface of the bare chip 103 by printing or potting, and a heat radiating plate 101 made of a metal plate or a conductive resin is formed via the conductive resin 102. It is formed so as to be connected to the bottom surface of one dielectric layer 105. Here, by adjusting the amount of the conductive resin 102,
The connection with the heat radiating plate 101 can be made more reliable.

【0018】積層基板112の側面には各種の端面電極
が設けられており、積層基板112の底面にはGND電
極110が設けられている。第1の端面電極109はG
ND電極110に接続されるとともに、第2の端面電極
111は信号の入出力端子として形成されている。10
8は積層基板112全体をシールドするように設けられ
た金属ケースであり、その突起部108aが第1の端面
電極109と接続されて設置されている。
Various types of end electrodes are provided on the side surfaces of the laminated substrate 112, and GND electrodes 110 are provided on the bottom surface of the laminated substrate 112. The first end face electrode 109 is G
While being connected to the ND electrode 110, the second end face electrode 111 is formed as a signal input / output terminal. 10
Reference numeral 8 denotes a metal case provided so as to shield the entire laminated substrate 112, and the protrusion 108 a is provided so as to be connected to the first end face electrode 109.

【0019】以上の構成により図1のような高周波電力
増幅器がマザーボード(図示せず)に実装されると、ベ
アチップ103で発生する熱は導電性樹脂102および
放熱板101を介して効率よくマザーボードに放熱する
ことができるため、ベアチップ103の熱ストレスを大
幅に軽減することが出来る。また、ベアチップ103で
発生する熱は導電性樹脂102とGND電極110およ
び端面電極109を介して金属ケースに放熱することが
できるため、ベアチップ103の熱ストレスをさらに軽
減することが出来る。
When the high-frequency power amplifier as shown in FIG. 1 is mounted on a motherboard (not shown) according to the above configuration, the heat generated in the bare chip 103 is efficiently transferred to the motherboard via the conductive resin 102 and the heat radiation plate 101. Since heat can be dissipated, the thermal stress of the bare chip 103 can be significantly reduced. Further, heat generated in the bare chip 103 can be radiated to the metal case via the conductive resin 102, the GND electrode 110, and the end face electrode 109, so that the thermal stress of the bare chip 103 can be further reduced.

【0020】(実施の形態2)図2は本実施の形態2に
おける複合モジュール部品を示し、特にその例として高
周波電力増幅器を示す。(a)は断面図、(b)は各層
を分解した構造図である。図2において201は積層基
板であり、第1の誘電体層212と第2の誘電体層20
5と第3の誘電体層206とから形成されるとともに第
1の誘電体層212にはAgペーストを充填したサーマ
ルビア213が設けられており、第2の誘電体層205
には空間部204が設けられている。第3の誘電体層2
06の表面にはインダクタ、コンデンサ、抵抗器などの
実装部品207が実装されており、第3の誘電体層20
6には第2の誘電体層205に設けられた空間部204
を介してベアチップ203がフリップチップ実装されて
いる。
(Embodiment 2) FIG. 2 shows a composite module component according to Embodiment 2 and particularly shows a high-frequency power amplifier as an example. (A) is a sectional view, and (b) is a structural view in which each layer is disassembled. In FIG. 2, reference numeral 201 denotes a laminated substrate, which includes a first dielectric layer 212 and a second dielectric layer 20.
5 and a third dielectric layer 206, a first dielectric layer 212 is provided with a thermal via 213 filled with an Ag paste, and a second dielectric layer 205 is formed.
Is provided with a space portion 204. Third dielectric layer 2
06, a mounting component 207 such as an inductor, a capacitor, or a resistor is mounted on the surface of the third dielectric layer 20.
6 includes a space portion 204 provided in the second dielectric layer 205.
, A bare chip 203 is flip-chip mounted.

【0021】尚、図示されていないが、第1の誘電体層
212と第2の誘電体層205の表面には配線パターン
や電極を形成して回路の一部を構成している。また、本
実施の形態では積層基板は第1の誘電体層212と第2
の誘電体層205と第3の誘電体層206の3層である
が、第2の誘電体層205を複数層に形成して最下面に
空間部204を有する構成にしてもよい。
Although not shown, wiring patterns and electrodes are formed on the surfaces of the first dielectric layer 212 and the second dielectric layer 205 to constitute a part of the circuit. In the present embodiment, the laminated substrate is formed of the first dielectric layer 212 and the second dielectric layer 212.
However, the second dielectric layer 205 may be formed in a plurality of layers and the space 204 may be formed on the lowermost surface.

【0022】ベアチップ203の背面にはAgを主成分
とする導電性樹脂202が印刷またはポッティングによ
り形成されており、この導電性樹脂202を介して第1
の誘電体層212に形成されたサーマルビア213に接
続するように形成される。ここで導電性樹脂202の樹
脂量を調節することにより、サーマルビア213との接
続をより確実にすることが出来る。
A conductive resin 202 containing Ag as a main component is formed on the back surface of the bare chip 203 by printing or potting.
Is formed so as to be connected to the thermal via 213 formed in the dielectric layer 212 of FIG. Here, by adjusting the amount of the conductive resin 202, the connection with the thermal via 213 can be made more reliable.

【0023】積層基板201の側面には各種の端面電極
が設けられており、積層基板201の底面にはサーマル
ビア213と接続するように形成されたGND電極21
0が設けられている。第1の端面電極209はGND電
極210に接続されるとともに、第2の端面電極211
は信号の入出力として形成されている。金属ケース20
8は積層基板201全体をシールドするように設けられ
た金属ケースであり、その突起部208aが第1の端面
電極209と接続されて接地されている。
Various end electrodes are provided on the side surface of the laminated substrate 201, and the GND electrode 21 formed to be connected to the thermal via 213 is provided on the bottom surface of the laminated substrate 201.
0 is provided. The first end face electrode 209 is connected to the GND electrode 210 and the second end face electrode 211
Are formed as signal input / output. Metal case 20
Reference numeral 8 denotes a metal case provided so as to shield the entire laminated substrate 201, and a projection 208a thereof is connected to the first end face electrode 209 and grounded.

【0024】以上の構成により図2のような高周波電力
増幅器がマザーボード(図示せず)に実装されると、ベ
アチップ203で発生する熱は導電性樹脂202および
サーマルビア213を介して効率よくマザーボードに放
熱することができるため、ベアチップ203の熱ストレ
スを大幅に軽減することが出来る。また、ベアチップ2
03で発生する熱は導電性樹脂202とサーマルビア2
13を介して積層基板201に放熱されるため、マザー
ボードの熱ストレスを軽減することが出来る。また、ベ
アチップ203は導電性樹脂202とGND電極210
および端面電極209を介して金属ケースに放熱するこ
とができるため、ベアチップ203の熱ストレスをさら
に軽減することが出来る。
When the high-frequency power amplifier as shown in FIG. 2 is mounted on a motherboard (not shown) according to the above configuration, heat generated in the bare chip 203 is efficiently transferred to the motherboard via the conductive resin 202 and the thermal via 213. Since heat can be dissipated, the thermal stress of the bare chip 203 can be significantly reduced. In addition, bare chip 2
03 is generated by the conductive resin 202 and the thermal via 2
Since the heat is radiated to the laminated substrate 201 through the substrate 13, the thermal stress of the motherboard can be reduced. Further, the bare chip 203 is made of a conductive resin 202 and a GND electrode 210.
In addition, since heat can be dissipated to the metal case via the end face electrode 209, the thermal stress of the bare chip 203 can be further reduced.

【0025】(実施の形態3)図3は本発明の実施の形
態3における複合モジュール部品を示し、特にその例と
して高周波電力増幅器を示す。(a)は断面図、(b)
は各層を分解した斜視図である。図3において、306
は積層基板であり第1の誘電体層301と第2の誘電体
層305とから形成される。第1の誘電体層には回路の
一部を構成している配線パターン302が形成されると
ともに、インダクタ、コンデンサ、抵抗器等の実装部品
303が実装され、ベアチップ304がフリップチップ
実装されている。コンポジットシートからなる第2の誘
電体層305の上面には第2の誘電体層305の全体を
覆うように設けられたGND電極309が形成されると
ともに、ベアチップ304の背面とGND電極309が
導電性樹脂311を介して接続されるようにAgペース
ト等の熱伝導率の高いペーストを充填したサーマルビア
310が形成されている。
(Embodiment 3) FIG. 3 shows a composite module part according to Embodiment 3 of the present invention, and particularly shows a high-frequency power amplifier as an example. (A) is a sectional view, (b)
FIG. 3 is an exploded perspective view of each layer. In FIG. 3, 306
Is a laminated substrate, which is formed of a first dielectric layer 301 and a second dielectric layer 305. A wiring pattern 302 constituting a part of the circuit is formed on the first dielectric layer, mounting parts 303 such as inductors, capacitors, and resistors are mounted, and a bare chip 304 is flip-chip mounted. . On the upper surface of the second dielectric layer 305 made of a composite sheet, a GND electrode 309 provided so as to cover the entire second dielectric layer 305 is formed, and the back surface of the bare chip 304 and the GND electrode 309 are electrically conductive. A thermal via 310 filled with a paste having a high thermal conductivity such as an Ag paste is formed so as to be connected via the conductive resin 311.

【0026】また、本実施の形態では積層基板306は
第1の誘電体層301と第2の誘電体層305の二層で
あるが第1の誘電体層301を複数層に形成して最上面
にベアチップ304を実装する構成にしてもよい。第2
の誘電体層305は軟質であるため、第1の誘電体層3
01に圧着して積層基板306を形成する際に第1の誘
電体層301上の実装部品303やベアチップ304に
よる凹凸を吸収し、実装部品303とベアチップ304
とに密着する。第1の端面電極307はGND電極30
9に接続されて接地されるとともに、第2の端面電極3
08は信号の入出力端子として形成されている。
In the present embodiment, the laminated substrate 306 has two layers, the first dielectric layer 301 and the second dielectric layer 305. However, the first dielectric layer 301 is formed in a plurality of layers. The bare chip 304 may be mounted on the upper surface. Second
Since the dielectric layer 305 is soft, the first dielectric layer 3
When the laminated substrate 306 is formed by pressure bonding to the first component 01, the unevenness of the mounted component 303 and the bare chip 304 on the first dielectric layer 301 is absorbed, and the mounted component 303 and the bare chip 304 are absorbed.
And adhere to. The first end face electrode 307 is the GND electrode 30
9 and grounded, and the second end face electrode 3
08 is formed as a signal input / output terminal.

【0027】以上の構成によりベアチップ304で発生
した熱が導電性樹脂311とサーマルビア310を介し
てGND電極309に効率よく放熱することができるた
め、ベアチップ304の熱ストレスを軽減することが出
来る。また、第2の誘電体層305は軟質のコンポジッ
トシートであり、圧着して積層基板306を形成する際
にベアチップ304の上面および側面に密着するため、
ベアチップ304で発生した熱を積層基板306に効率
よく放熱することが出来る。また、本構成によると実装
部品303およびベアチップ304を積層基板306に
内蔵するため、積層基板306の上面が平坦になる。そ
のため、図8に示すような金属ケース805が不要にな
りコストダウンすることができる。
With the above configuration, the heat generated in the bare chip 304 can be efficiently radiated to the GND electrode 309 through the conductive resin 311 and the thermal via 310, so that the thermal stress of the bare chip 304 can be reduced. Further, the second dielectric layer 305 is a soft composite sheet, and is in close contact with the upper surface and the side surface of the bare chip 304 when the laminated substrate 306 is formed by pressing.
The heat generated by the bare chip 304 can be efficiently radiated to the laminated substrate 306. Further, according to this configuration, since the mounting component 303 and the bare chip 304 are built in the laminated substrate 306, the upper surface of the laminated substrate 306 becomes flat. Therefore, the metal case 805 as shown in FIG. 8 becomes unnecessary, and the cost can be reduced.

【0028】(実施の形態4)図4は本発明の実施の形
態4における複合モジュール部品を示し、特にその例と
して高周波電力増幅器を示す。(a)は断面図、(b)
は各層を分解した斜視図である。図4において、406
は積層基板であり第1の誘電体層401と第2の誘電体
層405とから形成される。第1の誘電体層には、イン
ダクタ、コンデンサ、抵抗器等の実装部品403が実装
されるとともに、ベアチップ404が導電性樹脂411
を介して実装されワイヤー413で第1の誘電体層40
1上の電極(図示せず)に接続され、ポッティングで塗
布されたチップコート410でベアチップ404全体と
ワイヤー413が保護されている。
(Embodiment 4) FIG. 4 shows a composite module component according to Embodiment 4 of the present invention, and particularly shows a high-frequency power amplifier as an example. (A) is a sectional view, (b)
FIG. 3 is an exploded perspective view of each layer. In FIG.
Is a laminated substrate, which is formed from a first dielectric layer 401 and a second dielectric layer 405. A mounting component 403 such as an inductor, a capacitor, or a resistor is mounted on the first dielectric layer, and the bare chip 404 is formed of a conductive resin 411.
And the first dielectric layer 40 with the wire 413
1, the entire bare chip 404 and the wire 413 are protected by a chip coat 410 applied by potting.

【0029】さらに、第1の誘電体層401の下面には
導電性樹脂411とAgペースト等の熱伝導率の高いペ
ーストを充填したサーマルビア402とを介してベアチ
ップ404の背面と接続するように第2のGND電極4
12が設けられている。コンポジットシートからなる第
2の誘電体層405の上面には第2の誘電体層405の
全体を覆うように設けられた第1のGND電極409が
形成されている。
Further, the lower surface of the first dielectric layer 401 is connected to the back surface of the bare chip 404 via a conductive resin 411 and a thermal via 402 filled with a paste having a high thermal conductivity such as Ag paste. Second GND electrode 4
12 are provided. On the upper surface of the second dielectric layer 405 made of a composite sheet, a first GND electrode 409 provided so as to cover the whole of the second dielectric layer 405 is formed.

【0030】また、本実施の形態では積層基板406は
第1の誘電体層401と第2の誘電体層405の二層で
あるが第1の誘電体層401を複数層に形成して最上面
にベアチップ404を実装する構成にしてもよい。第2
の誘電体層405は軟質であるため、第1の誘電体層4
01に圧着して積層基板406を形成する際に第1の誘
電体層401上の実装部品403やベアチップ404に
よる凹凸を吸収し、実装部品403と導電性樹脂411
を介してベアチップ404に密着する。第1の端面電極
407は第1のGND電極409に接続されて接地され
るとともに、第2の端面電極408は信号の入出力端子
として形成されている。
In the present embodiment, the laminated substrate 406 has two layers, the first dielectric layer 401 and the second dielectric layer 405, but the first dielectric layer 401 is formed in a plurality of layers. The bare chip 404 may be mounted on the upper surface. Second
Since the dielectric layer 405 is soft, the first dielectric layer 4
When the laminated substrate 406 is formed by press-bonding to the first conductive layer 411, the unevenness of the mounting component 403 and the bare chip 404 on the first dielectric layer 401 is absorbed, and the mounting component 403 and the conductive resin 411 are absorbed.
And closely adhere to the bare chip 404. The first end face electrode 407 is connected to the first GND electrode 409 and grounded, and the second end face electrode 408 is formed as a signal input / output terminal.

【0031】以上の構成により図4のような高周波電力
増幅器がマザーボード(図示せず)に実装されると、ベ
アチップ404で発生する熱は導電性樹脂411および
第2のGND電極412を介して効率よくマザーボード
に放熱することが出来るため、ベアチップ404の熱ス
トレスを大幅に軽減することが出来る。また、第1の誘
電体層401は軟質のコンポジットシートであり、圧着
して積層基板406を形成する際に導電性樹脂411全
体に密着するため、ベアチップ404で発生した熱を導
電性樹脂411を介して積層基板406に効率よく放熱
することが出来る。さらに、本構成によると実装部品4
03およびベアチップ404を積層基板406に内蔵す
るため、積層基板406の上面が平坦になる。そのた
め、図8に示すような金属ケース805が不要になりコ
ストダウンすることが出来る。
When the high-frequency power amplifier as shown in FIG. 4 is mounted on a motherboard (not shown) by the above configuration, the heat generated in the bare chip 404 is efficiently transmitted through the conductive resin 411 and the second GND electrode 412. Since heat can be well radiated to the motherboard, the thermal stress of the bare chip 404 can be significantly reduced. In addition, the first dielectric layer 401 is a soft composite sheet, and adheres to the entire conductive resin 411 when the laminated substrate 406 is formed by pressing, so that the heat generated by the bare chip 404 is applied to the conductive resin 411. The heat can be efficiently radiated to the laminated substrate 406 through the intermediary. Furthermore, according to this configuration, the mounting component 4
03 and the bare chip 404 are built in the laminated substrate 406, so that the upper surface of the laminated substrate 406 becomes flat. Therefore, the metal case 805 as shown in FIG. 8 becomes unnecessary, and the cost can be reduced.

【0032】(実施の形態5)図5は本実施の形態5に
おける複合モジュール部品を示し、特にその例として高
周波電力増幅器を示す。(a)は断面図、(b)は各層
を分解した斜視図である。図5において501は積層基
板であり焼結基板である第1の誘電体層502とグリー
ンシートからなる第2の誘電体層503とから形成され
るとともに第1の誘電体層502にはスルーホールにA
gペーストを充填したサーマルビア505が形成され、
第2の誘電体層503には空間部508が設けられてい
る。
(Fifth Embodiment) FIG. 5 shows a composite module component according to a fifth embodiment, and particularly shows a high-frequency power amplifier as an example. (A) is a sectional view, and (b) is an exploded perspective view of each layer. In FIG. 5, reference numeral 501 denotes a laminated substrate, which is formed of a first dielectric layer 502 which is a sintered substrate and a second dielectric layer 503 made of a green sheet, and the first dielectric layer 502 has through holes. A
The thermal via 505 filled with the g paste is formed,
A space 508 is provided in the second dielectric layer 503.

【0033】第2の誘電体層503にはインダクタ、コ
ンデンサ、抵抗器などの実装部品509が実装されてお
り、第1の誘電体層502にはベアチップ507が導電
性樹脂506を介してサーマルビア505と接続するよ
うに空間部508に埋設されるように実装され、第2の
誘電体層503に形成された電極(図示せず)にワイヤ
ー514を用いて接続される。ベアチップ507全体と
ワイヤー514は、ポッティングで塗布されたチップコ
ート513で保護されている。
A mounting component 509 such as an inductor, a capacitor, or a resistor is mounted on the second dielectric layer 503, and a bare chip 507 is provided on the first dielectric layer 502 with a thermal via via a conductive resin 506. It is mounted so as to be embedded in the space 508 so as to be connected to 505, and is connected to an electrode (not shown) formed on the second dielectric layer 503 using a wire 514. The entire bare chip 507 and the wire 514 are protected by a chip coat 513 applied by potting.

【0034】尚、図示されていないが、第1の誘電体層
502には配線パターンや電極を形成して回路の一部を
構成している。積層基板501の側面には各種の端面電
極が設けられており、積層基板501の底面にはサーマ
ルビア505と接続するように形成されたGND電極5
04が設けられている。第1の端面電極510はGND
電極504に接続されるとともに、第2の端面電極51
1は信号の入出力端子として形成されている。金属ケー
ス512は積層基板501全体をシールドするように設
けられたものであり、その突起部512aが第一の端面
電極510と接続されて接地されている。
Although not shown, a wiring pattern and electrodes are formed on the first dielectric layer 502 to form a part of a circuit. Various end electrodes are provided on the side surface of the laminated substrate 501, and the GND electrode 5 formed to be connected to the thermal via 505 is provided on the bottom surface of the laminated substrate 501.
04 is provided. The first end face electrode 510 is GND
The second end face electrode 51 is connected to the electrode 504.
1 is formed as a signal input / output terminal. The metal case 512 is provided so as to shield the entire laminated substrate 501, and the protruding portion 512a is connected to the first end face electrode 510 and grounded.

【0035】以上の構成により図5のような高周波電力
増幅器がマザーボード(図示せず)に実装されると、ベ
アチップ507で発生する熱は導電性樹脂506および
サーマルビア505を介して効率よくマザーボードおよ
び積層基板に放熱することができるため、ベアチップ5
07の熱ストレスを大幅に軽減することが出来る。ま
た、ベアチップ507は導電性樹脂506とGND電極
504および端面電極510を介して金属ケースに放熱
することができるため、ベアチップ507の熱ストレス
をさらに軽減することが出来る。また第1の誘電体層5
02にアルミナなどの熱伝導度の高い基板を用いること
により、さらにベアチップ507の熱ストレスを軽減す
ることが出来る。さらに、第1の誘電体層502は焼結
基板であるため、第1の誘電体層502と第2の誘電体
層503を積層する際に第1の誘電体層502のベアチ
ップ507実装部の平坦性が失われることがなく、ベア
チップ507を実装する際にベアチップ507が割れる
ことがない。
When the high-frequency power amplifier as shown in FIG. 5 is mounted on a motherboard (not shown) according to the above configuration, heat generated in bare chip 507 is efficiently transmitted through conductive resin 506 and thermal via 505 to the motherboard. Since heat can be radiated to the laminated substrate, the bare chip 5
07 can be greatly reduced. Further, since the bare chip 507 can radiate heat to the metal case via the conductive resin 506, the GND electrode 504, and the end face electrode 510, the thermal stress of the bare chip 507 can be further reduced. Also, the first dielectric layer 5
By using a substrate having high thermal conductivity such as alumina for 02, the thermal stress of the bare chip 507 can be further reduced. Further, since the first dielectric layer 502 is a sintered substrate, when the first dielectric layer 502 and the second dielectric layer 503 are stacked, the first dielectric layer 502 has a bare chip 507 mounting portion. The flatness is not lost, and the bare chip 507 is not broken when the bare chip 507 is mounted.

【0036】(実施の形態6)図6は本実施の形態5に
おける複合モジュール部品を示し、特にその例として高
周波電力増幅器を示す。(a)は断面図、(b)は各層
を分解した斜視図である。図6において601は積層基
板であり、焼結基板である第1の誘電体層602とグリ
ーンシートからなる第2の誘電体層603および第3の
誘電体層615とから形成されるとともに、第1の誘電
体層602にはスルーホールにAgペーストを充填した
サーマルビア605が形成され、第2の誘電体層603
には空間部608が設けられ、第3の誘電体層615に
は第1の空間部608よりも大きな第2の空間部608
aが設けられている。
(Embodiment 6) FIG. 6 shows a composite module component according to Embodiment 5 of the present invention, and particularly shows a high-frequency power amplifier as an example. (A) is a sectional view, and (b) is an exploded perspective view of each layer. In FIG. 6, reference numeral 601 denotes a laminated substrate, which is formed of a first dielectric layer 602, which is a sintered substrate, a second dielectric layer 603 and a third dielectric layer 615 made of a green sheet. In the first dielectric layer 602, a thermal via 605 in which an Ag paste is filled in a through hole is formed, and a second dielectric layer 603 is formed.
Is provided with a space 608, and the third dielectric layer 615 is provided with a second space 608 larger than the first space 608.
a is provided.

【0037】第3の誘電体層615にはインダクタ、コ
ンデンサ、抵抗器などの実装部品609が実装されてお
り、第1の誘電体層602にはベアチップ607が導電
性樹脂606を介してサーマルビア605と接続するよ
うに第1の空間部608および第2の空間部608aに
埋設されるように実装され、第2の誘電体層603に形
成された電極(図示せず)にワイヤー614を用いて接
続される。第1の空間部608と第2の空間部608a
にはベアチップ607を覆うようにチップコート613
が充填されている。
A mounting component 609 such as an inductor, a capacitor or a resistor is mounted on the third dielectric layer 615, and a bare chip 607 is mounted on the first dielectric layer 602 via a conductive resin 606 via a thermal via. The first space 608 and the second space 608 a are mounted so as to be buried so as to be connected to the second space 605, and the wires 614 are used for electrodes (not shown) formed on the second dielectric layer 603. Connected. First space 608 and second space 608a
Is coated with a chip coat 613 so as to cover the bare chip 607.
Is filled.

【0038】尚、図示されていないが、第1の誘電体層
602および第2の誘電体層603には配線パターンや
電極を形成して回路の一部を構成している。積層基板6
01の側面には各種の端面電極が設けられており、積層
基板601の底面にはサーマルビア605と接続するよ
うに形成されたGND電極604が設けられている。第
1の端面電極610はGND電極604に接続されると
ともに、第2の端面電極611は信号の入出力端子とし
て形成されている。金属ケース612は積層基板601
全体をシールドするように設けられたものであり、その
突起部612aが第一の端面電極610と接続されて接
地されている。
Although not shown, wiring patterns and electrodes are formed on the first dielectric layer 602 and the second dielectric layer 603 to constitute a part of the circuit. Laminated substrate 6
01 are provided with various end surface electrodes, and a GND electrode 604 formed to be connected to the thermal via 605 is provided on the bottom surface of the laminated substrate 601. The first end face electrode 610 is connected to the GND electrode 604, and the second end face electrode 611 is formed as a signal input / output terminal. The metal case 612 is a laminated substrate 601
The projection 612a is provided so as to shield the whole, and is connected to the first end face electrode 610 and grounded.

【0039】以上の構成により図6のような高周波電力
増幅器が高周波電力増幅器がマザーボード(図示せず)
に実装されると、ベアチップ607で発生する熱は導電
性樹脂606およびサーマルビア605を介して効率よ
くマザーボード及び積層基板601に放熱することがで
きるため、ベアチップ607の熱ストレスを大幅に軽減
することが出来る。また、ベアチップ607は導電性樹
脂606とGND電極604および端面電極610を介
して金属ケースに放熱することができるため、ベアチッ
プ607の熱ストレスをさらに軽減することが出来る。
また第1の誘電体層602にアルミナなどの熱伝導度の
高い基板を用いることにより、さらにベアチップ607
の熱ストレスを軽減することが出来る。
With the above configuration, the high-frequency power amplifier as shown in FIG. 6 is replaced by the high-frequency power amplifier on the motherboard (not shown).
When mounted on the motherboard, the heat generated in the bare chip 607 can be efficiently radiated to the mother board and the laminated substrate 601 through the conductive resin 606 and the thermal via 605, so that the thermal stress of the bare chip 607 can be significantly reduced. Can be done. Further, since the bare chip 607 can radiate heat to the metal case via the conductive resin 606, the GND electrode 604, and the end face electrode 610, the thermal stress of the bare chip 607 can be further reduced.
Further, by using a substrate having high thermal conductivity such as alumina for the first dielectric layer 602, the bare chip 607 can be further improved.
Thermal stress can be reduced.

【0040】さらに、第1の誘電体層602は焼結基板
であるため、第1の誘電体層602と第2の誘電体層6
03および第3の誘電体層615を積層する際に第1の
誘電体層602のベアチップ607実装部の平坦性が失
われることがなく、ベアチップ607を実装する際にベ
アチップ607が割れることがない。さらに、第2の誘
電体層603上の電極とベアチップ607をワイヤー6
14で接続し、第1の空間部608よりも大きな第2の
空間部608aを設けた第3の誘電体層615を積層す
ることにより、ベアチップ607全体とワイヤー614
を覆うようにチップコート613を充填する際に第3の
誘電体層615の上面にチップコート613が広がるこ
とが無いため、第3の誘電体層615の実装部品609
の実装可能範囲をより広げることができ、小型化が可能
になる。
Further, since the first dielectric layer 602 is a sintered substrate, the first dielectric layer 602 and the second dielectric layer 6
03 and the third dielectric layer 615 are stacked, the flatness of the bare chip 607 mounting portion of the first dielectric layer 602 is not lost, and the bare chip 607 is not broken when the bare chip 607 is mounted. . Further, the electrode on the second dielectric layer 603 and the bare chip 607 are connected to the wire 6.
14 and a third dielectric layer 615 having a second space 608 a larger than the first space 608 is laminated, so that the entire bare chip 607 and the wire 614 are formed.
When the chip coat 613 is filled so as to cover the third dielectric layer 615, the chip coat 613 does not spread on the upper surface of the third dielectric layer 615.
Can be further expanded, and downsizing can be achieved.

【0041】(実施の形態7)図7は本発明の実施の形
態7における複合モジュール部品を示し、特にその例と
して高周波電力増幅器を示す。(a)は断面図、(b)
は各層を分解した斜視図である。図7において、701
は積層基板であり第1の誘電体層705と第2の誘電体
層706とから形成される。第1の誘電体層にはインダ
クタ、コンデンサ、抵抗器等の実装部品707が実装さ
れ、その裏面にはベアチップ703がフリップチップ実
装されている。コンポジットシートからなる第1の誘電
体層705にはGND電極710が形成されるととも
に、導電性樹脂702を介してベアチップ703の背面
とGND電極710とが接続されるようにAgペースト
等の熱伝導率の高いペーストを充填したサーマルビア7
04が形成されている。
(Embodiment 7) FIG. 7 shows a composite module component according to Embodiment 7 of the present invention, and particularly shows a high-frequency power amplifier as an example. (A) is a sectional view, (b)
FIG. 3 is an exploded perspective view of each layer. In FIG.
Is a laminated substrate, which is formed from a first dielectric layer 705 and a second dielectric layer 706. A mounting component 707 such as an inductor, a capacitor, or a resistor is mounted on the first dielectric layer, and a bare chip 703 is flip-chip mounted on the back surface. A GND electrode 710 is formed on the first dielectric layer 705 made of a composite sheet, and a heat conductive material such as an Ag paste is connected so that the back surface of the bare chip 703 and the GND electrode 710 are connected via the conductive resin 702. Thermal via 7 filled with high-concentration paste
04 is formed.

【0042】また、本実施の形態では積層基板701は
第1の誘電体層705と第2の誘電体層706の二層で
あるが第1の誘電体層705を複数層に形成して最下面
にベアチップ703を実装する構成にしてもよい。第2
の誘電体層706は軟質であるため、第1の誘電体層7
05に圧着して積層基板701を形成する際に第1の誘
電体層705の底面のベアチップ703による凹凸を吸
収し、ベアチップ703に密着する。第1の端面電極7
09はGND電極710に接続されて接地されるととも
に、第2の端面電極711は信号の入出力端子として形
成されている。
In the present embodiment, the laminated substrate 701 has two layers, the first dielectric layer 705 and the second dielectric layer 706, but the first dielectric layer 705 is formed in a plurality of layers. A configuration in which the bare chip 703 is mounted on the lower surface may be adopted. Second
Since the dielectric layer 706 is soft, the first dielectric layer 7
When the laminated substrate 701 is formed by pressure bonding to the substrate chip 05, the unevenness due to the bare chip 703 on the bottom surface of the first dielectric layer 705 is absorbed and adheres to the bare chip 703. First end face electrode 7
09 is connected to the GND electrode 710 and grounded, and the second end face electrode 711 is formed as a signal input / output terminal.

【0043】以上の構成により、図8のような高周波電
力増幅器がマザーボード(図示せず)に実装されると、
ベアチップ703で発生した熱が導電性樹脂702とサ
ーマルビア704を介してGND電極710とを介して
効率よくマザーボードにおよび積層基板701に放熱で
きるためベアチップ703の熱ストレスを軽減すること
が出来る。また、第1の誘電体層705は軟質のコンポ
ジットシートであり、圧着して積層基板701を形成す
る際にベアチップ703の底面および側面に密着するた
め、ベアチップ703で発生した熱を積層基板701に
効率よく放熱することが出来る。
With the above configuration, when a high-frequency power amplifier as shown in FIG. 8 is mounted on a motherboard (not shown),
The heat generated in the bare chip 703 can be efficiently radiated to the motherboard and the laminated substrate 701 through the conductive resin 702 and the GND electrode 710 through the thermal via 704, so that the thermal stress of the bare chip 703 can be reduced. In addition, the first dielectric layer 705 is a soft composite sheet, and is in close contact with the bottom surface and side surfaces of the bare chip 703 when pressed to form the laminated substrate 701. Heat can be dissipated efficiently.

【0044】[0044]

【発明の効果】以上のように本発明によれば誘電体層に
設けられた空間部または誘電体層内にベアチップを埋設
し、複合モジュール部品がマザーボードに実装された際
にベアチップから発生する熱を効率よくマザーボードに
放熱させることにより、放熱器を削除し複合モジュール
部品の小型化を実現できる。
As described above, according to the present invention, a bare chip is buried in a space provided in a dielectric layer or in a dielectric layer, and heat generated from the bare chip when a composite module component is mounted on a motherboard. By efficiently dissipating the heat to the motherboard, the radiator can be eliminated and the size of the composite module component can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)本発明の実施の形態1における複合モジ
ュール部品の断面図 (b)同分解斜視図
FIG. 1A is a sectional view of a composite module component according to a first embodiment of the present invention. FIG.

【図2】(a)本発明の実施の形態2における複合モジ
ュール部品の断面図 (b)同分解斜視図
FIG. 2A is a cross-sectional view of a composite module component according to a second embodiment of the present invention. FIG.

【図3】(a)本発明の実施の形態3における複合モジ
ュール部品の断面図 (b)同分解斜視図
FIG. 3A is a sectional view of a composite module component according to a third embodiment of the present invention.

【図4】(a)本発明の実施の形態4における複合モジ
ュール部品の断面図 (b)同分解斜視図
FIG. 4A is a sectional view of a composite module component according to a fourth embodiment of the present invention. FIG.

【図5】(a)本発明の実施の形態5における複合モジ
ュール部品の断面図 (b)同分解斜視図
5A is a sectional view of a composite module component according to a fifth embodiment of the present invention, and FIG.

【図6】(a)本発明の実施の形態6における複合モジ
ュール部品の断面図 (b)同分解斜視図
6A is a sectional view of a composite module component according to a sixth embodiment of the present invention. FIG. 6B is an exploded perspective view of the same.

【図7】(a)本発明の実施の形態7における複合モジ
ュール部品の断面図 (b)同分解斜視図
7A is a sectional view of a composite module component according to a seventh embodiment of the present invention. FIG.

【図8】(a)従来の複合モジュール部品の断面図 (b)同分解斜視図FIG. 8A is a sectional view of a conventional composite module part, and FIG.

【符号の説明】[Explanation of symbols]

101 放熱板 102 導電性樹脂 103 ベアチップ 104 空間部 105 第1の誘電体層 106 第2の誘電体層 107 実装部品 108 金属ケース 108a 突起部 109 第1の端面電極 110 GND電極 111 第2の端面電極 112 積層基板 Reference Signs List 101 heat sink 102 conductive resin 103 bare chip 104 space 105 first dielectric layer 106 second dielectric layer 107 mounted component 108 metal case 108a protrusion 109 first end face electrode 110 GND electrode 111 second end face electrode 112 laminated substrate

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも第1の誘電体層と第2の誘電
体層からなる積層基板と、前記第2の誘電体層の表面に
実装された実装部品と、前記第2の誘電体層の裏面に実
装され第1の誘電体層の空間部に埋設されたベアチップ
と、前記ベアチップの背面と導電性樹脂を介して接続さ
れるとともに前記第1の誘電体層の底面と接するように
設けられた放熱板と、前記積層基板の側面部に設けられ
た端面電極と、前記実装部品を覆うように設けられた金
属ケースとを備え、マザーボード上に実装された際に、
前記ベアチップで発生した熱が前記放熱板を介して前記
マザーボードに放熱されることを特徴とする複合モジュ
ール部品。
1. A laminated substrate comprising at least a first dielectric layer and a second dielectric layer, a component mounted on a surface of the second dielectric layer, and a A bare chip mounted on the back surface and buried in the space of the first dielectric layer, provided so as to be connected to the back surface of the bare chip via a conductive resin and to be in contact with the bottom surface of the first dielectric layer; A heat sink, an end face electrode provided on the side surface of the laminated substrate, and a metal case provided so as to cover the mounted component, when mounted on a motherboard,
A composite module component, wherein heat generated in the bare chip is radiated to the motherboard via the radiator plate.
【請求項2】 少なくとも第1〜第3の誘電体層からな
る積層基板と、前記第3の誘電体層の表面に実装された
実装部品と、前記第3誘電体層の裏面に実装されるとと
もにその背面に導電性樹脂層が形成されて第2の誘電体
層の空間部に埋設されたベアチップと、前記導電性樹脂
層とその直下の第1の誘電体層に設けられたサーマルビ
アを介して接続されるように前記第1の誘電体層の底面
に設けられたGND電極と、前記積層基板の側面部に設
けられた端面電極と、前記実装部品を覆うように設けら
れた金属ケースとを備え、マザーボード上に実装された
際に、前記ベアチップで発生した熱が前記放熱板を介し
て前記マザーボードに放熱されることを特徴とする複合
モジュール部品。
2. A laminated substrate comprising at least first to third dielectric layers, a component mounted on a surface of the third dielectric layer, and a component mounted on a back surface of the third dielectric layer A bare chip in which a conductive resin layer is formed on the back surface and buried in the space of the second dielectric layer, and a thermal via provided in the conductive resin layer and the first dielectric layer immediately below the bare chip. A GND electrode provided on the bottom surface of the first dielectric layer so as to be connected through an end surface electrode provided on a side surface of the laminated substrate; and a metal case provided so as to cover the mounted component. Wherein the heat generated by the bare chip is radiated to the motherboard via the radiator plate when mounted on a motherboard.
【請求項3】 少なくとも第1の誘電体層と第2の誘電
体層からなる積層基板と、前記第1の誘電体層の表面に
実装されるとともに前記第2の誘電体層内に埋設された
実装部品と、前記第1の誘電体層の表面に実装されると
ともに前記第2の誘電体層内の背面に導電性樹脂層およ
びサーマルビアが形成されて埋設されたベアチップと、
前記導電性樹脂層とサーマルビアを介して接続されると
ともに前記第2の誘電体層の上面全体を覆うように設け
られたGND電極と、前記積層基板の側面に設けられた
端面電極とを備え、前記ベアチップで発生した熱が前記
積層基板全体と、前記サーマルビアを介して前記GND
電極とに放熱されることを特徴とする複合モジュール部
品。
3. A laminated substrate comprising at least a first dielectric layer and a second dielectric layer, and mounted on a surface of the first dielectric layer and embedded in the second dielectric layer. A bare chip mounted on the surface of the first dielectric layer and embedded with a conductive resin layer and thermal vias formed on the back surface in the second dielectric layer;
A GND electrode connected to the conductive resin layer via a thermal via and provided so as to cover the entire top surface of the second dielectric layer; and an end face electrode provided on a side surface of the laminated substrate. The heat generated in the bare chip is transferred to the entire laminated substrate and the GND via the thermal via.
A composite module component characterized by radiating heat to the electrodes.
【請求項4】 少なくとも第1の誘電体層と第2の誘電
体層からなる積層基板と、前記第1の誘電体層の表面に
実装されるとともに前記第2の誘電体層内に埋設された
実装部品と、前記第1の誘電体層の表面にその背面が導
電性樹脂層を介して実装されるとともに第2の誘電体層
内に埋設されたベアチップと、前記導電性樹脂層とその
直下の第1の誘電体層に設けられたサーマルビアを介し
て接続されるとともに前記第1の誘電体層の裏面に設け
られたGND電極と、前記積層基板の側面に設けられた
端面電極とを備え、マザーボード上に実装された際に、
前記ベアチップで発生した熱が前記積層基板全体と、前
記GND電極を介して前記マザーボードに放熱されるこ
とを特徴とする複合モジュール部品。
4. A laminated substrate comprising at least a first dielectric layer and a second dielectric layer, and mounted on the surface of the first dielectric layer and embedded in the second dielectric layer. A mounted chip, a bare chip mounted on the front surface of the first dielectric layer via a conductive resin layer and a back surface embedded in the second dielectric layer, and the conductive resin layer and the A GND electrode provided via a thermal via provided in a first dielectric layer immediately below and provided on a back surface of the first dielectric layer, and an end face electrode provided on a side surface of the laminated substrate; When mounted on the motherboard,
A composite module component, wherein heat generated in the bare chip is radiated to the motherboard via the entire laminated substrate and the GND electrode.
【請求項5】 少なくとも第1の誘電体層と第2の誘電
体層からなる積層基板と、前記第2の誘電体層の表面に
実装された実装部品と、前記第1の誘電体層の表面に実
装されるとともにその背面に導電性樹脂層が形成されて
前記第2の誘電体層の空間部に埋設されたベアチップ
と、前記導電性樹脂層とその直下の第1の誘電体層に設
けられたサーマルビアを介して接続されるように前記第
1の誘電体層の底面に設けられたGND電極と、前記積
層基板の側面部に設けられた端面電極と、前記実装部品
を覆うように設けられた金属ケースとを備え、前記第1
の誘電体層が焼結基板であるとともに、マザーボード上
に実装された際に、前記ベアチップで発生した熱が前記
積層基板全体と、前記GND電極を介して前記マザーボ
ードに放熱されることを特徴とする複合モジュール部
品。
5. A laminated substrate comprising at least a first dielectric layer and a second dielectric layer, a component mounted on a surface of the second dielectric layer, and A bare chip which is mounted on the front surface and has a conductive resin layer formed on its back surface and is buried in the space of the second dielectric layer, and the conductive resin layer and the first dielectric layer immediately below the bare chip. A GND electrode provided on the bottom surface of the first dielectric layer so as to be connected via the provided thermal via, an end surface electrode provided on a side surface of the multilayer substrate, and the mounting component. And a metal case provided in
The dielectric layer is a sintered substrate, and when mounted on a motherboard, the heat generated in the bare chip is radiated to the entire motherboard via the GND electrode and the motherboard. Composite module parts.
【請求項6】 少なくとも第1〜第3の誘電体層からな
る積層基板と、前記第3の誘電体層の表面に実装された
実装部品と、前記第1の誘電体層の表面に実装されると
ともにその背面に導電性樹脂層が形成されて前記第2の
誘電体層の空間部に埋設されたベアチップと、前記導電
性樹脂層とその直下に第1の誘電体層に設けられたサー
マルビアを介して接続されるように前記第1の誘電体層
の底面に設けられたGND電極と、前記積層基板の側面
部に設けられた端面電極と、前記実装部品を覆うように
設けられた金属ケースとを備え、前記第1の誘電体層が
焼結基板であるとともに、マザーボード上に実装された
際に、前記ベアチップで発生した熱が前記積層基板全体
と、前記GND電極を介して前記マザーボードとに放熱
されることを特徴とする複合モジュール部品。
6. A laminated substrate comprising at least first to third dielectric layers, a component mounted on the surface of the third dielectric layer, and a component mounted on the surface of the first dielectric layer A bare chip having a conductive resin layer formed on its back surface and embedded in the space of the second dielectric layer; and a thermal chip provided on the first dielectric layer immediately below the conductive resin layer and the conductive resin layer. A GND electrode provided on a bottom surface of the first dielectric layer so as to be connected via a via, an end surface electrode provided on a side surface of the laminated substrate, and a cover provided to cover the mounted component. A metal case, wherein the first dielectric layer is a sintered substrate, and when mounted on a motherboard, heat generated in the bare chip is generated by the entire laminated substrate and the GND electrode. It is characterized by heat radiation to the motherboard Composite module parts.
【請求項7】 第2の誘電体層の空間部よりも大きな空
間部を第3の誘電体層に設けるとともに、ベアチップを
覆うように前記第2および第3の誘電体層の空間部に樹
脂を充填したことを特徴とする請求項6記載の複合モジ
ュール部品。
7. A space portion, which is larger than the space portion of the second dielectric layer, is provided in the third dielectric layer, and a resin is formed in the space portions of the second and third dielectric layers so as to cover the bare chip. 7. The composite module component according to claim 6, wherein the component is filled.
【請求項8】 少なくとも第1の誘電体層と第2の誘電
体層からなる積層基板と、前記第2の誘電体層の表面に
実装された実装部品と、前記第2の誘電体層の裏面に実
装されるとともに前記第1の誘電体層に導電性樹脂層お
よびサーマルビアが形成されて埋設されたベアチップ
と、前記導電性樹脂層とサーマルビアを介して接続され
るとともに前記第1の誘電体層の底面に設けられたGN
D電極と、前記積層基板の側面に設けられた端面電極と
を備え、マザーボード上に実装された際に、前記ベアチ
ップで発生した熱が前記サーマルビアと前記GND電極
を介して前記マザーボードと、前記積層基板全体とに放
熱されることを特徴とする複合モジュール部品。
8. A laminated substrate comprising at least a first dielectric layer and a second dielectric layer, a component mounted on a surface of the second dielectric layer, and A bare chip mounted on the back surface and embedded with a conductive resin layer and a thermal via formed in the first dielectric layer, and connected to the conductive resin layer via the thermal via and the first chip; GN provided on the bottom surface of the dielectric layer
D electrode, comprising an end face electrode provided on the side surface of the laminated substrate, when mounted on a motherboard, the heat generated in the bare chip, the motherboard via the thermal via and the GND electrode, the motherboard, A composite module component characterized in that heat is radiated to the entire laminated substrate.
JP2001257367A 2000-10-06 2001-08-28 Composite module component Pending JP2002184931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001257367A JP2002184931A (en) 2000-10-06 2001-08-28 Composite module component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000307278 2000-10-06
JP2000-307278 2000-10-06
JP2001257367A JP2002184931A (en) 2000-10-06 2001-08-28 Composite module component

Publications (1)

Publication Number Publication Date
JP2002184931A true JP2002184931A (en) 2002-06-28

Family

ID=26601669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001257367A Pending JP2002184931A (en) 2000-10-06 2001-08-28 Composite module component

Country Status (1)

Country Link
JP (1) JP2002184931A (en)

Similar Documents

Publication Publication Date Title
JP2950290B2 (en) High frequency integrated circuit device and method of manufacturing the same
US7002236B2 (en) Semiconductor package and method for producing the same
JP3426842B2 (en) High frequency power amplifier
JP2000331835A (en) Laminated electronic part and circuit module
JPH0786717A (en) Printing wiring board structure
JP2000503486A (en) Solder joint electronic module
JP2003124435A (en) High frequency semiconductor
JP3894091B2 (en) IC chip built-in multilayer substrate and manufacturing method thereof
JP2005026263A (en) Hybrid integrated circuit
JPH03286590A (en) Ceramic wiring board
JP4507986B2 (en) Manufacturing method of module with built-in components
JP2005101365A (en) Electronic device
TWI284401B (en) Chip embedded packaging structure
JP2002184931A (en) Composite module component
JP2004111938A (en) Semiconductor device
JPH01186700A (en) Printed wiring board structure
JPH05327249A (en) Electronic circuit module and manufacture thereof
JP2003086755A (en) Hybrid module
JPH10209642A (en) Hybrid integrated circuit
JP2004228162A (en) Electronic control apparatus
JP2007201517A (en) Semiconductor device
JP2004047866A (en) Semiconductor device
JP2003282771A (en) Wiring board with heat sink plate
JP2007123453A (en) Controller
JPH04144162A (en) Semiconductor device