JP2002184896A - Wiring board - Google Patents

Wiring board

Info

Publication number
JP2002184896A
JP2002184896A JP2000384399A JP2000384399A JP2002184896A JP 2002184896 A JP2002184896 A JP 2002184896A JP 2000384399 A JP2000384399 A JP 2000384399A JP 2000384399 A JP2000384399 A JP 2000384399A JP 2002184896 A JP2002184896 A JP 2002184896A
Authority
JP
Japan
Prior art keywords
plane
solder
wire bonding
gold layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000384399A
Other languages
Japanese (ja)
Inventor
Hiroshi Tsukamoto
弘志 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000384399A priority Critical patent/JP2002184896A/en
Publication of JP2002184896A publication Critical patent/JP2002184896A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To solve the problem that a bonding failure or solder failure occurs, if the thickness of a gold layer is equal on the surface of each of pads on a wiring board where the wire bonding and the solder bonding are made. SOLUTION: The wiring board has a gold layer 8 on the surfaces of wire bonding pads 4 and solder pads 5. The layer 8 has a diffraction intensity proportion of 0.5 or more in a plane (111) to the sum of diffraction intensities in the planes (111), (220), (311) and (222) in the X-ray diffraction. Since the diffraction intensity proportion is set to 0.5 or more in the plane (111) to the sum of the diffraction intensities in the typical five planes, the production of nickel oxides or hydroxides lowering the wire bonding intensity and the solder bonding strength is suppressed to improve both the wire bonding and solder bonding properties.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子や容量
素子・抵抗器等の電子部品がボンディングワイヤを介し
て搭載され、マザーボード等の外部電気回路基板とは半
田を介して接続される配線基板であって、その配線層の
表面に金層を被着させて成る配線基板に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which electronic components such as semiconductor elements, capacitors and resistors are mounted via bonding wires and which is connected to an external electric circuit board such as a motherboard via solder. The present invention relates to a wiring board formed by applying a gold layer to the surface of the wiring layer.

【0002】[0002]

【従来の技術】従来、半導体素子や容量素子・抵抗器等
の電子部品が搭載されて外部電気回路基板と接続される
配線基板は、一般に、酸化アルミニウム質焼結体から成
る絶縁基体と、絶縁基体の上面から下面にかけて形成さ
れたタングステン・モリブデン等の高融点金属材料から
成る複数個の配線層とから構成されている。
2. Description of the Related Art Conventionally, a wiring board on which electronic components such as a semiconductor element, a capacitor element, a resistor, etc. are mounted and connected to an external electric circuit board is generally provided with an insulating base made of an aluminum oxide sintered body and an insulating base. And a plurality of wiring layers made of a high melting point metal material such as tungsten and molybdenum formed from the upper surface to the lower surface of the base.

【0003】さらに、絶縁基体の上面には半導体素子や
容量素子・抵抗器等の電子部品を搭載するためのワイヤ
ボンディングパッドが形成され、電子部品の各電極が配
線層にボンディングワイヤを介して電気的・機械的に接
続されるようになっており、また、絶縁基体の下面には
マザーボード等の外部電気回路基板上に配線基板を実装
するための半田パッドが形成されており、外部電気回路
基板の配線導体に半田を介して電気的・機械的に接続さ
れるようになっている。
Further, wire bonding pads for mounting electronic components such as semiconductor elements, capacitors and resistors are formed on the upper surface of the insulating base, and each electrode of the electronic components is electrically connected to a wiring layer via a bonding wire. In addition, solder pads for mounting a wiring board on an external electric circuit board such as a motherboard are formed on the lower surface of the insulating base. Are electrically and mechanically connected to the wiring conductors via solder.

【0004】そして、電子部品を搭載した配線基板が外
部電気回路基板上に実装されることによって、電子部品
の各電極が所定の外部電気回路基板に電気的に接続され
ることとなる。
[0004] By mounting the wiring board on which the electronic component is mounted on the external electric circuit board, each electrode of the electronic component is electrically connected to a predetermined external electric circuit board.

【0005】また、このような配線基板は絶縁基体表面
に形成したメタライズ配線層の表面にニッケル層および
金めっき層が順次被着形成されており、このニッケル層
および金層によってメタライズ配線層の酸化腐食が有効
に防止されているとともに、ワイヤボンディングパッド
および半田パッドに対する、ボンディングワイヤおよび
半田の接合を強固なものとなしている。
In such a wiring board, a nickel layer and a gold plating layer are sequentially formed on the surface of a metallized wiring layer formed on the surface of an insulating substrate, and the nickel layer and the gold layer oxidize the metallized wiring layer. Corrosion is effectively prevented, and the bonding of the bonding wire and the solder to the wire bonding pad and the solder pad is made strong.

【0006】しかしながら、このような配線基板におい
ては、半田付けが行なわれる半田パッドの表面の金層の
厚みは、外部電気回路基板との半田接合の際に要する熱
等によって配線層表面の金と半田中の錫が反応すること
による、半田接合強度の低下の原因となる金−錫金属間
化合物層の形成を抑制するためには、例えば、0.05〜1
μmと比較的薄くする必要があった。その一方で、ワイ
ヤボンディングが行なわれるワイヤボンディングパッド
の表面の金層の厚みは、ワイヤボンディングの信頼性の
確保のため、下地ニッケル層の酸化を防止しかつ金層と
ボンディングワイヤの金属拡散を十分なものとしその接
合を強固なものとするためには、例えば、1〜3μm程
度あるいはそれ以上と比較的厚くする必要があった。
However, in such a wiring board, the thickness of the gold layer on the surface of the solder pad on which soldering is performed is limited by the heat and the like required at the time of solder bonding with the external electric circuit board. In order to suppress the formation of a gold-tin intermetallic compound layer which causes a decrease in solder joint strength due to the reaction of tin in the solder, for example, 0.05 to 1
It was necessary to make the thickness relatively small as μm. On the other hand, the thickness of the gold layer on the surface of the wire bonding pad where the wire bonding is performed is to prevent oxidation of the underlying nickel layer and to sufficiently diffuse the metal between the gold layer and the bonding wire to ensure the reliability of the wire bonding. In order to strengthen the bonding, it was necessary to make the thickness relatively large, for example, about 1 to 3 μm or more.

【0007】このように、電子部品と接続されるワイヤ
ボンディングパッド、および外部電気回路基板と接続さ
れる半田パッドの表面の金層の厚みをそれぞれ異なるも
のとする方法としては、ワイヤボンディングパッドと半
田パッドとの表面にあらかじめ、例えば、0.05〜1μm
と半田付けに必要な所望の厚みの金層を形成した後、半
田パッドの表面がめっきされないようにマスキング用の
シート等で被覆し、再び、例えば1〜3μmとワイヤボ
ンディングに必要な所望の厚みの金層を形成した後、マ
スキング用のシートを除去するという方法が従来行なわ
れていた。
[0007] As described above, a method for making the thickness of the gold layer on the surface of the wire bonding pad connected to the electronic component and the thickness of the gold layer on the surface of the solder pad connected to the external electric circuit board different from each other is as follows. In advance, for example, 0.05-1 μm
After forming a gold layer having a desired thickness necessary for soldering, the surface of the solder pad is covered with a masking sheet or the like so as not to be plated, and again, for example, 1 to 3 μm and a desired thickness required for wire bonding. After forming the gold layer, a method of removing the masking sheet has been conventionally performed.

【0008】しかしながら、このような方法において
は、マスキング用のシートに塗布された粘着剤が、半田
パッドの金層の表面に残存することとなり、このような
残さが存在すると半田付けの際にフラックスを塗布して
もこれが弾かれてしまい、半田ヌレ性が低下し、半田付
け不良を招くという問題点があった。
However, in such a method, the pressure-sensitive adhesive applied to the masking sheet remains on the surface of the gold layer of the solder pad. However, there is a problem in that even if it is applied, this is repelled, the solder wetting property is reduced, and soldering failure is caused.

【0009】そこで、このような問題点を解決する方法
として、半田パッドの周縁のみに粘着剤を備えたマスキ
ング用のシートを用い、半田パッド表面に粘着剤が付着
しないようにする方法等が試みられている。
Therefore, as a method of solving such a problem, a method of using a masking sheet provided with an adhesive only on the periphery of the solder pad and preventing the adhesive from adhering to the surface of the solder pad has been attempted. Have been.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、従来の
このようなマスキング用のシートを利用してワイヤボン
ディングパッドと半田パッドとの表面の金層の厚みをそ
れぞれ異なるものとする方法においては、絶縁基体上の
いずれかの部位において、マスキング用のシートの粘着
剤が少なからず残存することとなり、外観上の不具合を
発生させる原因となることがあるという問題点があっ
た。
However, in the conventional method of making the thickness of the gold layer on the surface of the wire bonding pad and the thickness of the gold layer on the surface of the solder pad different from each other by using such a masking sheet, an insulating substrate is used. At any one of the above sites, the adhesive of the masking sheet remains to a considerable extent, which may cause a problem in appearance.

【0011】また、このようなマスキング用のシートの
粘着剤の残さをアルカリ溶液等に長時間浸漬することに
よって除去しようとすれば、メタライズ配線層上に形成
された金層に存在するピンホールなどの欠陥を通じてア
ルカリ溶液が下地のニッケル層まで到達し、水酸化ニッ
ケルなどのワイヤボンディング性および半田ヌレ性を低
下させる物質を形成するなどの変質が生じ、これがワイ
ヤボンディングおよび半田付け不良の原因になるという
問題点があった。
In order to remove the adhesive residue from such a masking sheet by immersing it in an alkaline solution or the like for a long period of time, pinholes or the like existing in the gold layer formed on the metallized wiring layer are required. Alkaline solution reaches the underlying nickel layer through the defects of, causing deterioration such as formation of a material such as nickel hydroxide that reduces wire bonding and solder wetting, which causes poor wire bonding and soldering There was a problem.

【0012】一方最近では、配線基板の下面などに形成
された複数個の半田パッドと外部電気回路基板の各電極
との接続を行なう際に用いる半田の種類として、一般的
な錫と鉛の合金の他に、錫を主成分とする合金、例えば
一般に鉛フリー半田と称される錫−銀系等の合金が使用
されるようになってきている。これらの鉛フリー半田
は、一般的な錫−鉛系の半田に比べて融点が高いことか
ら、配線層と外部電気回路基板の各電極とを半田を介し
て接続させる際に必要な熱も、錫−鉛系の半田に比べて
高い温度を必要とする。
On the other hand, recently, as a type of solder used for connecting a plurality of solder pads formed on the lower surface of a wiring board to each electrode of an external electric circuit board, a general alloy of tin and lead is used. In addition, alloys containing tin as a main component, for example, tin-silver alloys generally called lead-free solders have been used. Since these lead-free solders have a higher melting point than general tin-lead solders, the heat required to connect the wiring layer and each electrode of the external electric circuit board via the solder is also reduced. Requires higher temperatures than tin-lead solders.

【0013】このような場合においては、マスキング用
のシートの粘着剤の残さが引き起こす外観上の不具合や
半田付け不良などが、一般的な錫−鉛系の半田を使用す
る場合に比べてさらに多くなるという問題点もあった。
In such a case, the appearance defects and the poor soldering caused by the residual adhesive of the masking sheet are more increased than in the case of using a general tin-lead solder. There was also a problem of becoming.

【0014】本発明は上記問題点を解決するために案出
されたものであり、その目的は、ワイヤボンディングパ
ッドおよび半田パッドにおけるメタライズ配線層表面の
金層の厚みをそれぞれ異なるものとすることなくワイヤ
ボンディング不良や半田付け不良を効果的に防止し、高
いワイヤボンディング強度および半田接合強度を有する
配線基板を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to make the thickness of the gold layer on the surface of the metallized wiring layer in the wire bonding pad and the solder pad different from each other. An object of the present invention is to provide a wiring board which effectively prevents wire bonding failure and soldering failure and has high wire bonding strength and solder bonding strength.

【0015】[0015]

【課題を解決するための手段】本発明者は、上記課題に
ついて鋭意研究した結果、ワイヤボンディング強度が金
層の結晶配向性に依存し、特に(111)面結晶配向性
が強い場合にワイヤボンディング強度が高くなるとの知
見を得た。まず本発明者は、X線回折により従来の金層
の結晶配向性について調査を行なった。その結果、金結
晶の代表的な5つの面、すなわち(111)面・(20
0)面・(220)面・(311)面および(222)
面の回折強度の総和に対する(111)面の回折強度の
割合は0.5未満であった。さらに、これら5つの面のう
ち(111)面と(200)面の回折強度は他の面の回
折強度と比べて高く、通常(111)面の回折強度は
(200)面の回折強度とほぼ同じ程度、例えば、(1
11)面の回折強度を100とした場合の(200)面の
相対強度は50〜95であることが判明した。
Means for Solving the Problems As a result of intensive studies on the above problems, the present inventors have found that wire bonding strength depends on the crystal orientation of the gold layer, especially when the (111) plane crystal orientation is strong. It was found that the strength increased. First, the present inventors investigated the crystal orientation of a conventional gold layer by X-ray diffraction. As a result, five typical faces of the gold crystal, that is, the (111) face and the (20) face
0) plane / (220) plane / (311) plane and (222) plane
The ratio of the diffraction intensity of the (111) plane to the total diffraction intensity of the plane was less than 0.5. Furthermore, among these five planes, the diffraction intensity of the (111) plane and the (200) plane is higher than that of the other planes, and the diffraction intensity of the (111) plane is almost equal to the diffraction intensity of the (200) plane. To the same extent, for example, (1
It has been found that the relative intensity of the (200) plane is 50 to 95 when the diffraction intensity of the 11) plane is 100.

【0016】次に本発明者は、金結晶の代表的な5つの
面の回折強度の総和に対する(111)面の回折強度の
割合がワイヤボンディング強度に与える影響を調査し
た。その結果、金結晶の代表的な5つの面の回折強度の
総和に対する(111)面の回折強度の割合が0.5以上
である場合にワイヤボンディング強度が優れていること
が判明した。さらに(111)面の回折強度を100とし
た場合の(200)面の相対強度が5〜20の場合にワイ
ヤボンディング強度が特に高いことを見出し、本発明を
完成するに至ったものである。
Next, the present inventors investigated the effect of the ratio of the diffraction intensity of the (111) plane to the sum of the diffraction intensities of the five typical planes of the gold crystal on the wire bonding strength. As a result, it was found that the wire bonding strength was excellent when the ratio of the diffraction intensity of the (111) plane to the total of the diffraction intensities of the five typical planes of the gold crystal was 0.5 or more. Furthermore, it has been found that the wire bonding strength is particularly high when the relative intensity of the (200) plane is 5 to 20 when the diffraction intensity of the (111) plane is 100, and the present invention has been completed.

【0017】なお、金層の代表的な5つの面のうち(3
11)面や(220)面の回折強度がワイヤボンディン
グ強度に与える影響は認められなかった。
[0017] Of the five typical surfaces of the gold layer, (3
The influence of the diffraction intensity of the 11) plane or the (220) plane on the wire bonding strength was not recognized.

【0018】すなわち、本発明の配線基板は、絶縁基体
にワイヤボンディングパッドおよび半田パッドを有する
メタライズ配線層が形成された配線基板であって、前記
ワイヤボンディングパッドおよび前記半田パッドの表面
に、X線回折における(111)面・(200)面・
(220)面・(311)面および(222)面の回折
強度の総和に対し(111)面の回折強度の割合が0.5
以上である金層が被着形成されたことを特徴とするもの
である。
That is, the wiring board of the present invention is a wiring board in which a metallized wiring layer having a wire bonding pad and a solder pad is formed on an insulating base, and the surface of the wire bonding pad and the solder pad has an X-ray (111) plane / (200) plane in diffraction
The ratio of the diffraction intensity of the (111) plane to the sum of the diffraction intensities of the (220) plane, the (311) plane, and the (222) plane is 0.5.
The above-described gold layer is formed by deposition.

【0019】また、本発明の配線基板は、上記構成にお
いて、前記金層のX線回折における(111)面の回折
強度を100としたときの(200)面の相対強度が5〜2
0であることを特徴とするものである。
In the wiring board according to the present invention, the relative intensity of the (200) plane is 5 to 2 when the diffraction intensity of the (111) plane in X-ray diffraction of the gold layer is 100.
It is characterized by being 0.

【0020】メタライズ配線層表面の金層の結晶組織が
(111)面配向性が強い場合にワイヤボンディング強
度が高い理由については、未だ詳細には解明されていな
いが、以下のような理由によるものと思われる。X線回
折で観察される(111)面と(200)面等を比較し
た場合、面心立方構造をとる金においては、原子密度の
高い(111)面の存在する割合が多い方が原子密度の
低い(200)面等が多いものよりも、酸素や水分など
が金層を通して下地ニッケルを酸化・腐食しにくい、あ
るいは下地ニッケル層のニッケルが熱等によって金層表
面へ拡散しにくい、などの理由により金属接合が行なわ
れるボンディングワイヤと金層の界面に金属接合を阻害
するニッケル酸化物や水酸化物などが形成されにくいの
ではないかと考えられる。
The reason why the wire bonding strength is high when the crystal structure of the gold layer on the surface of the metallized wiring layer has a strong (111) plane orientation has not yet been elucidated in detail, but is based on the following reasons. I think that the. When comparing the (111) plane and the (200) plane observed by X-ray diffraction, in gold having a face-centered cubic structure, the higher the proportion of the (111) plane having a higher atomic density is, the higher the atomic density is. Oxygen and moisture are less likely to oxidize and corrode the underlying nickel through the gold layer, or the nickel of the underlying nickel layer is less likely to diffuse to the surface of the gold layer due to heat or the like than those having many low (200) planes. For this reason, it is considered that nickel oxide or hydroxide that hinders metal bonding is not easily formed at the interface between the bonding wire and the gold layer where metal bonding is performed.

【0021】一方、半田パッドにおいても(111)面
配向性が強い金層は、上記と同様に半田と金層の界面に
金属接合を阻害する酸化物や水酸化物などの形成を抑制
する機能を有することから、特に、フラックスを使用し
ない半田付け方法などにおいて半田付け性を良好なもの
とする効果がある。
On the other hand, a gold layer having a strong (111) plane orientation in the solder pad also has a function of suppressing the formation of oxides and hydroxides that inhibit metal bonding at the interface between the solder and the gold layer in the same manner as described above. Therefore, there is an effect that the solderability is improved particularly in a soldering method that does not use a flux.

【0022】すなわち、本発明の配線基板によれば、ワ
イヤボンディングパッドおよび半田パッドの表面に、X
線回折における(111)面・(200)面・(22
0)面・(311)面および(222)面の回折強度の
総和に対し(111)面の回折強度の割合が0.5以上で
ある金層を被着形成したことから、ワイヤボンディング
パッドおよび半田パッドにワイヤボンディング強度およ
び半田接合強度の低下の原因となるニッケル酸化物およ
び水酸化物などの形成を効果的に抑制することができ
る。
That is, according to the wiring board of the present invention, X
(111) plane / (200) plane / (22)
Since a gold layer having a ratio of the diffraction intensity of the (111) plane to 0.5 or more with respect to the sum of the diffraction intensities of the (0) plane / (311) plane and the (222) plane is formed, the wire bonding pad and the solder pad are formed. In addition, it is possible to effectively suppress the formation of nickel oxide, hydroxide, and the like, which cause a reduction in wire bonding strength and solder bonding strength.

【0023】さらに、上記金層をX線回折における(1
11)面の回折強度を100としたときの(200)面の
相対強度が5〜20であるものとした場合には、原子密度
の低い(200)面の割合よりも原子密度が高い(11
1)面の割合がさらに大きくなるため、ニッケル酸化物
および水酸化物などの形成をより効果的に抑制すること
ができる。そのため、金層の厚みを、例えば、0.3〜1
μmと比較的薄いものとした場合にもワイヤボンディン
グ強度の低下を防止することができ、これによって、ワ
イヤボンディングパッドの金層の厚みと半田パッドの金
層の厚みを、半田パッドに必要な厚み、例えば0.3〜1
μmの範囲でそれぞれ同じ厚みとしても、優れたワイヤ
ボンディング性と半田付け性を得ることができ、マスキ
ング用のシートを利用してワイヤボンディングパッドと
半田パッドとの表面の金層の厚みを異なるものとする必
要がなく、マスキング用のシートの粘着剤の残さおよび
これを除去するためのアルカリ溶液等に起因する外観不
良やワイヤボンディング不良・半田付け不良を避けるこ
とができる。
Further, the above gold layer was subjected to X-ray diffraction (1
If the relative intensity of the (200) plane is 5 to 20 when the diffraction intensity of the 11) plane is 100, the atomic density is higher than the ratio of the (200) plane having the lower atomic density (11).
1) Since the ratio of the surface is further increased, the formation of nickel oxide and hydroxide can be more effectively suppressed. Therefore, the thickness of the gold layer is, for example, 0.3 to 1
Even if the thickness is relatively small, the wire bonding strength can be prevented from lowering, so that the thickness of the gold layer of the wire bonding pad and the thickness of the gold layer of the solder pad can be reduced to the thickness required for the solder pad. , For example, 0.3-1
Excellent wire bonding and soldering properties can be obtained even if the thickness is the same in the range of μm, and the thickness of the gold layer on the surface of the wire bonding pad and the solder pad differs using a masking sheet. It is possible to avoid poor appearance, poor wire bonding and poor soldering caused by the residue of the adhesive on the masking sheet and the alkaline solution for removing the adhesive.

【0024】[0024]

【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。
Next, the present invention will be described in detail with reference to the accompanying drawings.

【0025】図1は、本発明の配線基板を半導体素子を
収容する半導体素子収納用パッケージに適用した場合の
実施の形態の一例を示す断面図であり、1は絶縁基体、
2はメタライズ配線層である。この絶縁基体1とメタラ
イズ配線層2とで半導体素子3を搭載するための配線基
板が形成される。
FIG. 1 is a cross-sectional view showing an example of an embodiment in which the wiring board of the present invention is applied to a semiconductor element housing package for housing a semiconductor element.
2 is a metallized wiring layer. The insulating substrate 1 and the metallized wiring layer 2 form a wiring board on which the semiconductor element 3 is mounted.

【0026】絶縁基体1は、酸化アルミニウム質焼結体
・窒化アルミニウム質焼結体・ムライト質焼結体・炭化
珪素質焼結体・ガラスセラミック焼結体等の電気絶縁材
料から成り、その上面の搭載部から下面にかけて多数の
メタライズ配線層2が形成されており、絶縁基体1の上
面には半導体素子3を搭載する搭載部を有し、搭載部に
露出したワイヤボンディングパッド4には半導体素子3
の各電極がボンディングワイヤ6を介して電気的に接続
され、また絶縁基体1の下面に導出された半田パッド5
には外部電気回路基板の配線導体が半田等を介して電気
的に接続される。
The insulating substrate 1 is made of an electrically insulating material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a silicon carbide sintered body, a glass ceramic sintered body, and the like. A large number of metallized wiring layers 2 are formed from the mounting portion to the lower surface. The insulating substrate 1 has a mounting portion for mounting the semiconductor element 3 on the upper surface, and the wire bonding pad 4 exposed on the mounting portion has a semiconductor element. 3
Are electrically connected via bonding wires 6 and solder pads 5 led out to the lower surface of insulating base 1.
Is electrically connected to a wiring conductor of an external electric circuit board via solder or the like.

【0027】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成る場合には、酸化アルミニウム・酸化珪素
・酸化カルシウム・酸化マグネシウム等の原料粉末に適
当な有機バインダ・溶剤を添加混合して泥漿状のセラミ
ックスラリーと成すとともにこのセラミックスラリーを
従来周知のドクターブレード法やカレンダーロール法等
のシート成形技術を採用しシート状と成すことによって
セラミックグリーンシート(セラミック生シート)を得
て、しかる後、このセラミックグリーンシートを切断加
工や打ち抜き加工により適当な形状とするとともにこれ
を複数枚積層し、最後にこの積層されたセラミックグリ
ーンシートを還元雰囲気中、約1600℃の温度で焼成する
ことによって製作される。
When the insulating base 1 is made of, for example, an aluminum oxide sintered body, a suitable organic binder and a solvent are added to a raw material powder such as aluminum oxide, silicon oxide, calcium oxide, magnesium oxide, etc. and mixed to form a slurry. A ceramic green sheet (ceramic green sheet) is obtained by forming the ceramic slurry into a sheet by employing a sheet forming technique such as a doctor blade method or a calender roll method which is well known in the art. It is manufactured by cutting and punching ceramic green sheets into appropriate shapes and laminating a plurality of them, and finally firing the laminated ceramic green sheets at a temperature of about 1600 ° C. in a reducing atmosphere. .

【0028】メタライズ配線層2は、搭載される半導体
素子3の各電極を外部電気回路基板に接続する機能を有
し、例えば、タングステン・モリブデン・マンガン等の
高融点金属粉末から成り、タングステン等の高融点金属
粉末に適当な有機バインダや溶剤を添加混合して得た金
属ペーストを絶縁基体1と成るセラミックグリーンシー
トに予め従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって絶縁基体1の上面の
半導体素子3の搭載部から下面にかけて形成される。
The metallized wiring layer 2 has a function of connecting each electrode of the mounted semiconductor element 3 to an external electric circuit board. For example, the metallized wiring layer 2 is made of a high melting point metal powder such as tungsten, molybdenum and manganese. A metal paste obtained by adding and mixing an appropriate organic binder and a solvent to the high melting point metal powder is applied to a ceramic green sheet serving as the insulating substrate 1 in a predetermined pattern by a known screen printing method in advance. 1 from the mounting portion of the semiconductor element 3 on the upper surface to the lower surface.

【0029】メタライズ配線層2は、絶縁基体1の上面
に半導体素子3をボンディングワイヤ6介して接続する
ために絶縁基体1の表面に露出した一部にワイヤボンデ
ィングパッド4を有し、また絶縁基体1の下面に外部電
気回路基板を半田等を介して接続するために導出された
半田パッド5を有している。
The metallized wiring layer 2 has a wire bonding pad 4 at a part exposed on the surface of the insulating substrate 1 for connecting the semiconductor element 3 to the upper surface of the insulating substrate 1 via the bonding wire 6. 1 has a solder pad 5 led out for connecting an external electric circuit board via solder or the like to the lower surface thereof.

【0030】また、メタライズ配線層2のうちワイヤボ
ンディングパッド4および半田パッド5には、図2に要
部拡大断面図で示すように、ニッケル層7と金層8がめ
っき等の方法で順次被着形成されている。
As shown in FIG. 2, a nickel layer 7 and a gold layer 8 are sequentially coated on the wire bonding pad 4 and the solder pad 5 of the metallized wiring layer 2 by plating or the like. It is formed.

【0031】ニッケル層7はメタライズ配線層2に金層
8を被着させるための下地金属として機能し、例えば、
電解めっき法を採用することによって、具体的にはメタ
ライズ配線層2を有する絶縁基体1を硫酸ニッケル200
g/L・塩化ニッケル50g/L・硼酸40g/Lから成る
電解ニッケルめっき液中に浸漬するとともに所定のめっ
き用電力をめっき用ジグ等を介してメタライズ配線層2
に供給し、メタライズ配線層2にニッケルを析出させる
ことによってメタライズ配線層2の表面に形成される。
The nickel layer 7 functions as a base metal for depositing the gold layer 8 on the metallized wiring layer 2.
By adopting the electrolytic plating method, specifically, the insulating substrate 1 having the metallized wiring layer 2 is made of nickel sulfate 200
g / L · nickel chloride 50 g / L · boric acid 40 g / L in an electrolytic nickel plating solution and apply a predetermined plating power through a plating jig or the like.
Is formed on the surface of the metallized wiring layer 2 by depositing nickel on the metallized wiring layer 2.

【0032】なお、ニッケル層7の厚みは、メタライズ
配線層2を完全に被覆し、かつボンディングワイヤ6を
配線層に強固に接合させるという観点からは、0.5μm
以上が望ましく、また15μmを超えると内部応力が大き
くなるため、メタライズ配線層2への密着強度という観
点からは、その厚みを15μm以下とすることが望まし
い。従って、ニッケル層7は、その厚みを0.5〜15μm
の範囲としておくことが好ましい。
The thickness of the nickel layer 7 is 0.5 μm from the viewpoint of completely covering the metallized wiring layer 2 and firmly joining the bonding wire 6 to the wiring layer.
Since the internal stress increases when the thickness exceeds 15 μm, the thickness is desirably 15 μm or less from the viewpoint of the adhesion strength to the metallized wiring layer 2. Therefore, the nickel layer 7 has a thickness of 0.5 to 15 μm.
Is preferably set in the range.

【0033】次に、ニッケル層7の表面には金層8が所
定厚みに被着形成されており、金層8はニッケル層7が
酸化腐蝕するのを防止することができるとともに、金層
8はボンディング性および半田ヌレ性が極めて良いこと
から、ボンディングパッド5とボンディングワイヤ6、
および半田パッド5と半田等とを強固に接合させる機能
を有する。
Next, a gold layer 8 is formed on the surface of the nickel layer 7 so as to have a predetermined thickness. The gold layer 8 can prevent the nickel layer 7 from being oxidized and corroded. Has excellent bonding and solder wetting properties, so that the bonding pad 5 and the bonding wire 6,
And a function of firmly joining the solder pad 5 and solder or the like.

【0034】本発明においては、メタライズ配線層2の
うちワイヤボンディングパッド4と半田パッド5のニッ
ケル層7上に形成された金層8が、X線回折における
(111)面・(200)面・(220)面・(31
1)面および(222)面の回折強度の総和に対し(1
11)面の回折強度の割合が0.5以上であることが重要
である。ワイヤボンディングパッド4および半田パッド
5上の金層8表面の結晶面が原子密度が高い(111)
面である割合が多い場合は、ワイヤボンディング強度お
よび半田接合強度の低下をもたらすニッケル酸化物や水
酸化物の形成が抑制され、ボンディングパッド5とボン
ディングワイヤ6の接合、および半田パッド5と半田等
との接合を強固なものとすることができる。
According to the present invention, the gold layer 8 formed on the nickel layer 7 of the wire bonding pad 4 and the solder pad 5 of the metallized wiring layer 2 has the (111) plane, the (200) plane, (220) plane ・ (31)
The sum of the diffraction intensities of the (1) plane and the (222) plane is (1)
11) It is important that the ratio of the diffraction intensity of the plane is 0.5 or more. The crystal plane of the surface of the gold layer 8 on the wire bonding pad 4 and the solder pad 5 has a high atomic density (111).
When the ratio is large, the formation of nickel oxide or hydroxide which causes a decrease in wire bonding strength and solder bonding strength is suppressed, and the bonding between the bonding pad 5 and the bonding wire 6 and the solder pad 5 and the solder Can be strengthened.

【0035】さらに、金層8の(111)面と(20
0)面の回折強度を、(111)面の回折強度を100と
したときの(200)面の相対強度が5〜20とすること
によって、さらにニッケル酸化物や水酸化物の形成が抑
制されるため、金層8の厚みを半田付けに必要な、例え
ば0.3〜1μmと比較的薄くしてもワイヤボンディング
不良が発生しにくくなり、ワイヤボンディングパッド4
および半田パッド5における金層8の厚みがそれぞれ同
じ厚みであってもワイヤボンディング性と半田付け性の
両方を良好なものとすることができるようになる。
Further, the (111) plane of the gold layer 8 and the (20)
By setting the relative intensity of the (200) plane to 5 to 20 when the diffraction intensity of the (0) plane is set to 100 when the diffraction intensity of the (111) plane is 100, the formation of nickel oxide and hydroxide is further suppressed. Therefore, even if the thickness of the gold layer 8 is relatively thin, for example, 0.3 to 1 μm, which is necessary for soldering, wire bonding defects are less likely to occur, and the wire bonding pad 4
Even when the thickness of the gold layer 8 in the solder pad 5 is the same as each other, both the wire bonding property and the solderability can be improved.

【0036】(111)面配向性が強い金層8は、例え
ば電解めっき法によって形成する場合であれば、シアン
化金カリウム・シアン化カリウム・リン酸2水素カリウ
ム・リン酸水素2アンモニウム・硫酸アンモニウムから
成る溶液に鉛等の重金属およびアミノ酸系の試薬を添加
した電解金めっき浴を用いると良い。このような電解金
めっき浴においては、リン酸2水素カリウム・リン酸水
素2アンモニウム・硫酸アンモニウムの3種類の錯化剤
を組み合わせたことにより金の析出状態が調整され、金
層8の結晶組織は(111)面配向性が強くなるものと
考えられる。
The gold layer 8 having a strong (111) plane orientation is made of, for example, gold potassium cyanide / potassium cyanide / potassium dihydrogen phosphate / diammonium hydrogen phosphate / ammonium sulfate when formed by electrolytic plating. It is preferable to use an electrolytic gold plating bath in which a heavy metal such as lead and an amino acid-based reagent are added to the solution. In such an electrolytic gold plating bath, the deposition state of gold is adjusted by combining three kinds of complexing agents, potassium dihydrogen phosphate, diammonium hydrogen phosphate, and ammonium sulfate, and the crystal structure of the gold layer 8 is It is considered that the (111) plane orientation becomes stronger.

【0037】また、上記めっき液組成やめっき条件によ
らずとも、従来周知の金めっき液組成を基本とし、例え
ば、2〜3種類の錯化剤を用いその組み合わせおよび濃
度を種々検討することにより行なうことや各種の添加剤
を添加することによって行なっても良く、一方、電流密
度・電流波形・極間距離・浴温・pH・撹拌スピード等
のめっき条件によって制御しても良い。
Further, regardless of the plating solution composition and the plating conditions, based on a conventionally well-known gold plating solution composition, for example, two to three kinds of complexing agents are used and various combinations and concentrations are examined. It may be carried out by adding or adding various additives, while it may be controlled by plating conditions such as current density, current waveform, distance between electrodes, bath temperature, pH, stirring speed and the like.

【0038】なお、金層8の結晶配向性は、従来周知の
X線回折法によって測定すれば良く、(111)面・
(200)面・(220)面・(311)面および(2
22)面の各回折強度の総和と(111)面の回折強度
を比較し、(111)面の回折強度の割合が0.5以上で
あれば良く、またその時の(111)面の回折強度を10
0とした場合の(200)面の回折強度の相対強度が5
〜20であれば良い。
The crystal orientation of the gold layer 8 may be measured by a conventionally well-known X-ray diffraction method.
(200) plane, (220) plane, (311) plane, and (2) plane
The sum of the diffraction intensities of the (22) plane and the diffraction intensity of the (111) plane are compared, and the ratio of the diffraction intensity of the (111) plane may be 0.5 or more.
When the relative intensity of the diffraction intensity of the (200) plane is 5
It should be ~ 20.

【0039】一方、金層8の厚みは、下地ニッケル層7
の酸化腐食を防止しかつワイヤボンディング強度を高く
するという観点からは0.3μm以上が好ましく、また金
−錫金属間化合物の形成を抑制し半田接合強度を高くす
るという観点からは1μm以下が好ましい。従って、金
層8はその厚みを0.3〜1μmの範囲としておくことが望
ましい。
On the other hand, the thickness of the gold layer 8 is
The thickness is preferably 0.3 μm or more from the viewpoint of preventing oxidative corrosion and increasing the wire bonding strength, and is preferably 1 μm or less from the viewpoint of suppressing the formation of a gold-tin intermetallic compound and increasing the solder bonding strength. Therefore, it is desirable that the thickness of the gold layer 8 be in the range of 0.3 to 1 μm.

【0040】また、金層8の表面形態は、ボンディング
ワイヤ6を所定のワイヤボンディングパッド4に確実か
つ強固に接合させるという観点からは、原子間力顕微鏡
により測定した100μm角の範囲におけるうねりの平均
高さが200nm〜800nmであり、かつその100μm角の
範囲内での10μm角の範囲での粗さの平均高さが40〜20
0nmであることが望ましい。これは超音波法によって
ボンディングワイヤ6をワイヤボンディングパッド4に
接続する際に、摩擦エネルギーの損失を抑制し、かつボ
ンディングワイヤ6の接着面積を大きくし、ボンディン
グワイヤ6をワイヤボンディングパッド4に確実かつ強
固に接合させるためである。
From the viewpoint of securely and firmly bonding the bonding wire 6 to the predetermined wire bonding pad 4, the surface morphology of the gold layer 8 is determined by averaging the waviness in a range of 100 μm square measured by an atomic force microscope. The height is 200 nm to 800 nm, and the average height of the roughness in the range of 10 μm square within the range of 100 μm square is 40 to 20.
Desirably, it is 0 nm. This is because when the bonding wire 6 is connected to the wire bonding pad 4 by an ultrasonic method, the loss of frictional energy is suppressed, the bonding area of the bonding wire 6 is increased, and the bonding wire 6 is securely and securely connected to the wire bonding pad 4. This is for firm bonding.

【0041】一方、金層8はそのビッカース硬度が、50
未満となるとワイヤボンディングの際に加えられたボン
ディング荷重によって金層8が大きく変形することによ
ってボンディングワイヤ6をワイヤボンディングパッド
4に強固に接合することができなくなり、100以上とな
ると超音波により摺動されるボンディングワイヤ6が金
層8表面で滑ることによって十分な摩擦エネルギーを得
ることができなくなる。従って、金層8はそのビッカー
ス硬度を50〜100とすることが望ましい。
On the other hand, the gold layer 8 has a Vickers hardness of 50
If it is less than 100 mm, the gold layer 8 is greatly deformed by the bonding load applied during wire bonding, so that the bonding wire 6 cannot be firmly joined to the wire bonding pad 4. When the bonding wire 6 slips on the surface of the gold layer 8, sufficient frictional energy cannot be obtained. Therefore, it is desirable that the gold layer 8 has a Vickers hardness of 50 to 100.

【0042】なお、上記のニッケル層7および金層8
は、絶縁基体1の表面に露出したメタライズ配線層2が
酸化腐食されることを防止するために、ワイヤボンディ
ングパッド4および半田パッド5以外のメタライズ配線
層2に被着形成しても差し支えない。
The above nickel layer 7 and gold layer 8
In order to prevent the metallized wiring layer 2 exposed on the surface of the insulating substrate 1 from being oxidized and corroded, the metallized wiring layer 2 may be formed on the metallized wiring layer 2 other than the wire bonding pads 4 and the solder pads 5 by adhesion.

【0043】また、半導体素子3が搭載された絶縁基体
1は、その上面に蓋体9が樹脂・ガラス・ロウ材等から
成る封止材を介して接合され、この蓋体9と絶縁基体1
とによって半導体素子3を気密に封止するようになって
いる。
The lid 9 on which the semiconductor element 3 is mounted is joined to the upper surface thereof via a sealing material made of resin, glass, brazing material or the like.
Thus, the semiconductor element 3 is hermetically sealed.

【0044】蓋体9は酸化アルミニウム質焼結体・ムラ
イト質焼結体・窒化アルミニウム質焼結体等のセラミッ
クス材料、あるいは鉄−ニッケル−コバルト合金や鉄−
ニッケル合金等の金属材料から成り、例えば、酸化アル
ミニウム質焼結体から成る場合であれば、酸化アルミニ
ウム・酸化珪素・酸化マグネシウム・酸化カルシウム等
の原料粉末を従来周知のプレス成形法を採用することに
よって椀状に成形するとともにこれを約1500℃の温度で
焼成することによって形成される。
The lid 9 is made of a ceramic material such as an aluminum oxide sintered body, a mullite sintered body, an aluminum nitride sintered body, or an iron-nickel-cobalt alloy or an iron-based material.
If it is made of a metal material such as a nickel alloy, for example, if it is made of an aluminum oxide sintered body, a material powder such as aluminum oxide, silicon oxide, magnesium oxide, calcium oxide, etc. should be formed by a conventionally known press molding method. And formed by baking it at a temperature of about 1500 ° C.

【0045】かくして本発明の配線基板によれば、絶縁
基体1上面の半導体素子3の搭載部に露出したワイヤボ
ンディングパッド4に半導体素子3の電極をボンディン
グワイヤ6を介して電気的・機械的に接続し、しかる
後、絶縁基体1の上面に金属やセラミックスから成る蓋
体9をガラスや樹脂・ロウ材等の封止材を介して接合さ
せ、絶縁基体1と蓋体9とから成る容器内部に半導体素
子3を気密に収容し、さらに絶縁基体1の下面に導出さ
れた半田パッド5の表面に低融点の半田ペーストを印刷
などにより塗布し、この上に高融点半田ボールを載置
し、リフローによって低融点半田のみを溶解させ半田バ
ンプを形成することによって製品としての半導体装置が
完成する。
Thus, according to the wiring board of the present invention, the electrodes of the semiconductor element 3 are electrically and mechanically connected to the wire bonding pads 4 exposed on the mounting portion of the semiconductor element 3 on the upper surface of the insulating base 1 via the bonding wires 6. After connection, a lid 9 made of metal or ceramics is joined to the upper surface of the insulating base 1 via a sealing material such as glass, resin, brazing material, or the like. The semiconductor element 3 is hermetically housed, and a low-melting-point solder paste is applied on the surface of the solder pad 5 led out to the lower surface of the insulating base 1 by printing or the like, and a high-melting-point solder ball is placed thereon. The semiconductor device as a product is completed by melting only the low-melting-point solder by reflow to form solder bumps.

【0046】なお、本発明の配線基板は上述の実施の形
態の例に限定されるものではなく、本発明の要旨を逸脱
しない範囲であれば種々の変更は可能である。例えば、
上述の実施の形態の例では金層は電解めっき法により形
成したが、これを無電解めっき法等の他の方法で形成し
ても良い。また、本発明の配線基板を半導体素子を収容
する半導体素子収納用パッケージに適用したが、混成集
積回路基板等の他の用途に適用しても良い。
The wiring board of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example,
Although the gold layer is formed by the electrolytic plating method in the example of the above embodiment, it may be formed by another method such as an electroless plating method. Further, the wiring substrate of the present invention is applied to a semiconductor element housing package for housing a semiconductor element, but may be applied to other uses such as a hybrid integrated circuit board.

【0047】[0047]

【発明の効果】本発明の配線基板によれば、ワイヤボン
ディングパッドおよび半田パッドの表面に、X線回折に
おける(111)面・(200)面・(220)面・
(311)面および(222)面の回折強度の総和に対
し(111)面の回折強度の割合が0.5以上である金層
を被着形成したことから、ワイヤボンディングパッドお
よび半田パッドにワイヤボンディング強度および半田接
合強度の低下の原因となるニッケル酸化物および水酸化
物などの形成を効果的に抑制することができる。
According to the wiring board of the present invention, the (111) plane, the (200) plane, the (220) plane, and the
Since a gold layer having a ratio of the diffraction intensity of the (111) plane to 0.5 or more with respect to the sum of the diffraction intensities of the (311) plane and the (222) plane was formed, the wire bonding strength was applied to the wire bonding pad and the solder pad. In addition, it is possible to effectively suppress the formation of nickel oxide, hydroxide, and the like, which cause a decrease in solder joint strength.

【0048】さらに、上記金層をX線回折における(1
11)面の回折強度を100としたときの(200)面の
相対強度が5〜20であるものとした場合には、原子密度
の低い(200)面の割合よりも原子密度が高い(11
1)面の割合がさらに大きくなるため、ニッケル酸化物
および水酸化物などの形成をより効果的に抑制すること
ができる。そのため、金層の厚みを、例えば、0.3〜1
μmと比較的薄いものとした場合にもワイヤボンディン
グ強度の低下を防止することができ、これによって、ワ
イヤボンディングパッドの金層の厚みと半田パッドの金
層の厚みを、半田パッドに必要な厚み、例えば0.3〜1
μmの範囲でそれぞれ同じ厚みとしても、優れたワイヤ
ボンディング性と半田付け性を得ることができ、マスキ
ング用のシートを利用してワイヤボンディングパッドと
半田パッドとの表面の金層の厚みを異なるものとする必
要がなく、マスキング用のシートの粘着剤の残さおよび
これを除去するためのアルカリ溶液等に起因する外観不
良やワイヤボンディング不良・半田付け不良を避けるこ
とができる。
Further, the gold layer was subjected to X-ray diffraction (1
If the relative intensity of the (200) plane is 5 to 20 when the diffraction intensity of the 11) plane is 100, the atomic density is higher than the ratio of the (200) plane having the lower atomic density (11).
1) Since the ratio of the surface is further increased, the formation of nickel oxide and hydroxide can be more effectively suppressed. Therefore, the thickness of the gold layer is, for example, 0.3 to 1
Even if the thickness is relatively small, the wire bonding strength can be prevented from lowering, so that the thickness of the gold layer of the wire bonding pad and the thickness of the gold layer of the solder pad can be reduced to the thickness required for the solder pad. , For example, 0.3-1
Excellent wire bonding and soldering properties can be obtained even if the thickness is the same in the range of μm, and the thickness of the gold layer on the surface of the wire bonding pad and the solder pad differs using a masking sheet. It is possible to avoid poor appearance, poor wire bonding and poor soldering caused by the residue of the adhesive on the masking sheet and the alkaline solution for removing the adhesive.

【0049】また、半田接合を阻害するニッケル酸化物
や水酸化物等の形成がさらに抑制されることから、フラ
ックスを使用しない半田付け方法を行なう場合や、一般
に鉛フリー半田と称される錫−銀系の半田を使用するこ
とによって配線基板を外部電気回路基板に半田を介して
接続する際の熱負荷量が大きくなるような場合において
も、配線基板を半田を介して極めて容易かつ確実に接続
することが可能で、この半田接合部の長期信頼性を優れ
たものとすることもできる。
Further, since the formation of nickel oxide, hydroxide or the like which hinders the solder joint is further suppressed, a soldering method using no flux or a tin-free solder generally called lead-free solder is used. Even if the amount of heat load when connecting the wiring board to the external electric circuit board via solder increases by using silver-based solder, the wiring board can be connected very easily and reliably via solder. And the long-term reliability of the solder joint can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の配線基板の実施の形態の一例を示す断
面図である。
FIG. 1 is a sectional view showing an example of an embodiment of a wiring board of the present invention.

【図2】(a)および(b)は、それぞれ図1に示す配
線基板の要部拡大断面図である。
FIGS. 2A and 2B are enlarged cross-sectional views of main parts of the wiring board shown in FIG. 1;

【符号の説明】[Explanation of symbols]

1・・・・絶縁基体 2・・・・メタライズ配線層 4・・・・ワイヤボンディングパッド 5・・・・半田パッド 8・・・・金層 DESCRIPTION OF SYMBOLS 1 ... Insulating base 2 ... Metallized wiring layer 4 ... Wire bonding pad 5 ... Solder pad 8 ... Gold layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基体にワイヤボンディングパッドお
よび半田パッドを有するメタライズ配線層が形成された
配線基板であって、前記ワイヤボンディングパッドおよ
び前記半田パッドの表面に、X線回折における(11
1)面・(200)面・(220)面・(311)面お
よび(222)面の回折強度の総和に対し(111)面
の回折強度の割合が0.5以上である金層が被着形成され
たことを特徴とする配線基板。
1. A wiring board in which a metallized wiring layer having a wire bonding pad and a solder pad is formed on an insulating base, and the surface of the wire bonding pad and the solder pad is subjected to (11) in X-ray diffraction.
A gold layer having a ratio of the diffraction intensity of the (111) plane to 0.5 or more with respect to the sum of the diffraction intensities of the 1) plane, the (200) plane, the (220) plane, the (311) plane, and the (222) plane is formed. A wiring board characterized by being made.
【請求項2】 前記金層のX線回折における(111)
面の回折強度を100としたときの(200)面の相対強
度が5〜20であることを特徴とする請求項1記載の配線
基板。
2. (111) in X-ray diffraction of the gold layer
2. The wiring substrate according to claim 1, wherein the relative intensity of the (200) plane is 5 to 20 when the diffraction intensity of the plane is 100.
JP2000384399A 2000-12-18 2000-12-18 Wiring board Pending JP2002184896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000384399A JP2002184896A (en) 2000-12-18 2000-12-18 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000384399A JP2002184896A (en) 2000-12-18 2000-12-18 Wiring board

Publications (1)

Publication Number Publication Date
JP2002184896A true JP2002184896A (en) 2002-06-28

Family

ID=18851865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000384399A Pending JP2002184896A (en) 2000-12-18 2000-12-18 Wiring board

Country Status (1)

Country Link
JP (1) JP2002184896A (en)

Similar Documents

Publication Publication Date Title
WO2013137214A1 (en) Ceramic substrate and process for producing same
JPWO2002005609A1 (en) Connection structure and connection method between conductors
JP2002111188A (en) Wiring board
JP2002076189A (en) Wiring board
JP2002057444A (en) Wiring board
JP2002184896A (en) Wiring board
JP2004059375A (en) Ceramic-metal member junction body
JP2627509B2 (en) Electronic component having conductive layer
JP3495773B2 (en) Circuit board
JP4174407B2 (en) Electronic component storage package
JP2003155593A (en) Wiring board
JP3420469B2 (en) Wiring board
JP2738600B2 (en) Circuit board
JP3771854B2 (en) Wiring board
JP3623686B2 (en) Wiring board manufacturing method
JP2001102733A (en) Mounting method of electronic component
JP4364033B2 (en) Wiring board with lead pins
JP3740407B2 (en) Wiring board
JP2002016185A (en) Wiring board
JP2003100951A (en) Wiring board
JP2002076595A (en) Wiring board
JP3370540B2 (en) Wiring board
JP2003249744A (en) Wiring board
JP2685159B2 (en) Electronic component storage package
JP3854177B2 (en) Wiring board for mounting semiconductor element and method for manufacturing the same