JP2002184857A - Semiconductor integrated circuit device and its fabricating method - Google Patents

Semiconductor integrated circuit device and its fabricating method

Info

Publication number
JP2002184857A
JP2002184857A JP2000385823A JP2000385823A JP2002184857A JP 2002184857 A JP2002184857 A JP 2002184857A JP 2000385823 A JP2000385823 A JP 2000385823A JP 2000385823 A JP2000385823 A JP 2000385823A JP 2002184857 A JP2002184857 A JP 2002184857A
Authority
JP
Japan
Prior art keywords
insulating film
film
oxide film
selective oxide
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000385823A
Other languages
Japanese (ja)
Inventor
Shinji Tsukino
真治 月野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000385823A priority Critical patent/JP2002184857A/en
Publication of JP2002184857A publication Critical patent/JP2002184857A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device having a structure suitable for high integration in which the isolation characteristics, operational characteristics, reliability and yield are enhanced by a selective oxide film for isolating element forming regions from each other. SOLUTION: Element forming regions 2-1, 2-2,... for forming discrete elements, e.g. transistors, are arranged on the surface part of a semiconductor substrate 1 and surrounded by selective oxide films 3-1, 3-2,... for isolating element forming regions from each other having a constant width of 1 μm or less. The selective oxide films 3-1, 3-2,... for isolating element forming regions from each other are formed by forming an oxidation resistant sidewall 15 on the inner circumferential surface of a mask opening 14a and oxidizing it after shrinking.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置、特に信頼性が高く高集積化が可能な半導体集積回路
装置と、その製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device with high reliability and high integration, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図3は、従来の半導体集積回路装置を示
す平面図であり、素子形成領域と、素子形成領域間分離
領域の配置を模式的に示している。一般に、半導体集積
回路装置は、図3に示すように、シリコン等の半導体基
板1上に、それぞれのトランジスタ等の個別素子を形成
する素子形成領域(活性領域)2−1、2−2、・・・
と、該各素子形成領域2−1、2−2、・・・を互いに
他から絶縁分離させる素子分離領域3で構成されてい
る。
2. Description of the Related Art FIG. 3 is a plan view showing a conventional semiconductor integrated circuit device, schematically showing the arrangement of element formation regions and isolation regions between element formation regions. In general, as shown in FIG. 3, a semiconductor integrated circuit device includes, on a semiconductor substrate 1 such as silicon, element forming regions (active regions) 2-1, 2-2,.・ ・
, And element isolation regions 3 that insulate and isolate the element formation regions 2-1, 2-2,... From each other.

【0003】高集積化のためには、各素子の寸法を縮小
すると共に、素子分離領域、即ち素子分離絶縁領域の幅
と面積を縮小することが必要であるが、その素子分離技
術としては、従来から接合分離(junction isolation)
方法、絶縁物分離方式のLOCOS(Local Oxidation
of Silicon)方法、絶縁物埋め込み方式のトレンチ(tr
ench)方法等がある。
For high integration, it is necessary to reduce the size of each element and to reduce the width and area of an element isolation region, that is, an element isolation insulating region. Conventionally, junction isolation
LOCOS (Local Oxidation
of Silicon) method, trench with embedded insulator (tr
ench) method.

【0004】例えば、LOCOS方法は、シリコン窒化
膜等の耐酸化性絶縁膜をマスクにして、半導体基板上の
素子形成領域以外のフィールド領域を酸化することによ
り選択酸化膜を形成し、該選択酸化膜を以て素子分離領
域とする方法である。図4(A)〜(D)は、従来のL
OCOS方法による素子分離絶縁膜の形成処理を示す工
程図であり、以下、この図4(A)〜(D)を参照しつ
つ、LOCOS方法による素子分離絶縁膜の形成処理手
順を説明する。
For example, in the LOCOS method, a selective oxide film is formed by oxidizing a field region other than an element formation region on a semiconductor substrate using an oxidation-resistant insulating film such as a silicon nitride film as a mask. In this method, a film is used as an element isolation region. 4 (A) to 4 (D) show a conventional L
FIG. 4 is a process chart showing a process of forming an element isolation insulating film by an OCOS method. Hereinafter, a procedure of a process of forming an element isolation insulating film by a LOCOS method will be described with reference to FIGS. 4A to 4D.

【0005】図4(A)に示すように、まず、半導体基
板21上に、SiO2からなるパッド酸化膜22と耐酸
化性を有するSiNからなる耐酸化マスク膜23を所定
の厚さで順次形成し、更に、該耐酸化マスク膜23上
に、選択酸化用のパターニングされたレジスト膜24を
形成する。
As shown in FIG. 4A, first, a pad oxide film 22 made of SiO 2 and an oxidation resistant mask film 23 made of SiN having oxidation resistance are sequentially formed on a semiconductor substrate 21 to a predetermined thickness. Then, a patterned resist film 24 for selective oxidation is formed on the oxidation-resistant mask film 23.

【0006】次いで、図4(B)に示すように、レジス
ト膜24をマスクとして、耐酸化マスク膜23とパッド
酸化膜22をエッチングし、更に、半導体基板21を所
望の深さまでリセスエッチング(選択酸化による酸化部
分の膨張分を見越した半導体基板表面部のエッチング)
を行う。25はリセスエッチングにより半導体基板21
表面部に生じた凹部である。
Next, as shown in FIG. 4B, the oxidation-resistant mask film 23 and the pad oxide film 22 are etched using the resist film 24 as a mask, and the semiconductor substrate 21 is recess-etched to a desired depth (selective etching). Etching of semiconductor substrate surface in anticipation of expansion of oxidized part due to oxidation)
I do. 25 denotes a semiconductor substrate 21 formed by recess etching.
This is a recess formed on the surface.

【0007】その後、レジスト膜24を除去し、上記耐
酸化マスク膜23をマスクとして半導体基板21表面部
を熱酸化することにより、図4(C)に示すように、半
導体基板21の露出部分に選択酸化膜26を形成する。
図4(D)は、このようにして形成された幅の異なる選
択酸化膜26a、26bを示している。
Thereafter, the resist film 24 is removed, and the surface of the semiconductor substrate 21 is thermally oxidized using the oxidation-resistant mask film 23 as a mask, thereby forming the exposed portion of the semiconductor substrate 21 as shown in FIG. A selective oxide film 26 is formed.
FIG. 4D shows selective oxide films 26a and 26b having different widths formed in this manner.

【0008】[0008]

【発明が解決しようとする課題】ところで、従来の半導
体集積回路装置では、図3に示すように、素子形成領域
以外のフィールド領域を、すべて素子分離領域として選
択酸化膜26を形成し、素子形成領域間を分離するよう
にしているので、図4(D)に示すように、薄い選択酸
化膜26aや、厚い選択酸化膜26bが混在し、選択酸
化膜26の厚さにより素子分離効果が不均一になるとい
う問題があった。
By the way, in the conventional semiconductor integrated circuit device, as shown in FIG. 3, a selective oxide film 26 is formed in all the field regions other than the element formation region as element isolation regions, and the element formation region is formed. Since the regions are separated from each other, as shown in FIG. 4D, a thin selective oxide film 26a and a thick selective oxide film 26b coexist, and the element isolation effect is poor due to the thickness of the selective oxide film 26. There was a problem of uniformity.

【0009】これは、選択酸化膜の形成幅、面積の相違
により、熱酸化処理により形成される選択酸化膜26の
膜厚が異なることによるものである。具体的には、幅、
面積の狭い素子分離領域では、リセスエッチングが浅
く、熱酸化膜の厚さが薄くなり、選択酸化膜26aのよ
うな薄い絶縁膜が形成される。一方、面積の広い素子分
離領域では、リセスエッチングが深く、熱酸化膜の厚さ
も厚くなり、選択酸化膜26bのような厚い絶縁膜が形
成される。従って、選択酸化膜26の厚さが不均一にな
るのである。
This is because the thickness of the selective oxide film 26 formed by the thermal oxidation process is different due to the difference in the formation width and area of the selective oxide film. Specifically, width,
In the element isolation region having a small area, the recess etching is shallow, the thickness of the thermal oxide film is small, and a thin insulating film such as the selective oxide film 26a is formed. On the other hand, in the element isolation region having a large area, the recess etching is deep, the thickness of the thermal oxide film is large, and a thick insulating film such as the selective oxide film 26b is formed. Therefore, the thickness of the selective oxide film 26 becomes non-uniform.

【0010】このように、選択酸化膜26a、26bの
厚さが不均一であると、これらの選択酸化膜26a、2
6bの間に、素子形成領域間のパンチスルー電圧の低減
を防止するためのイオンを注入して、チャネルストッパ
を形成する場合に、注入深さが不均一となる。このた
め、素子形成領域間のパンチスルー電圧が、部分的に低
下するという問題があった。
As described above, if the thicknesses of the selective oxide films 26a and 26b are not uniform, these selective oxide films 26a and 26b
In the case where a channel stopper is formed by implanting ions for preventing a reduction in punch-through voltage between element forming regions during 6b, the implantation depth becomes non-uniform. For this reason, there is a problem that the punch-through voltage between the element forming regions is partially reduced.

【0011】本発明はこのような問題点を解決すべく為
されたものであり、半導体集積回路装置において、厚さ
が均一な選択酸化膜からなる素子分離領域を形成できる
ようにすることにより、素子分離特性の均一性、信頼性
を向上させることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. In a semiconductor integrated circuit device, an element isolation region made of a selective oxide film having a uniform thickness can be formed. An object is to improve uniformity and reliability of element isolation characteristics.

【0012】[0012]

【課題を解決するための手段】請求項1の半導体集積回
路装置は、半導体基板上に形成された複数の素子形成領
域各々の周囲を、略同一の幅の素子形成領域間分離用選
択酸化膜で囲繞したことを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor integrated circuit device, wherein a plurality of element forming regions formed on a semiconductor substrate are surrounded by a selective oxide film for isolating between element forming regions having substantially the same width. It is characterized by being surrounded by.

【0013】従って、請求項1の半導体集積回路装置に
よれば、各素子形成領域の周囲がほぼ同一の幅を有する
素子形成領域間分離用選択酸化膜によって囲繞されてい
るので、該素子形成領域間分離用選択酸化膜の厚さを略
均一にすることができる。依って、素子形成領域間分離
特性の均一性、信頼性を向上させることができる。
Therefore, according to the semiconductor integrated circuit device of the first aspect, the periphery of each element forming region is surrounded by the selective oxide film for separating the element forming regions having substantially the same width. The thickness of the selective oxide film for separation can be made substantially uniform. Accordingly, the uniformity and reliability of the isolation characteristics between the element formation regions can be improved.

【0014】請求項2の半導体集積回路装置の製造方法
は、半導体基板上に第1の絶縁膜(例えばSiO2)を
形成した後、該膜の素子形成領域間分離用選択酸化膜を
形成すべき部分を選択的にエッチングして開口を形成
し、次いで、該開口内周面上を含め上記第1の絶縁膜上
に耐酸化性を有する第2の絶縁膜(例えばSiN)を堆
積し、次いで、該膜を、異方性エッチングによりエッチ
バックして上記開口内周面に該膜からなるサイドウォー
ル膜を残存させ、その後、該第2の絶縁膜をマスクとし
て上記半導体基板表面部を酸化することにより上記素子
形成領域間分離用選択酸化膜を形成することを特徴とす
る。
According to a second aspect of the invention, there is provided a method of manufacturing a semiconductor integrated circuit device, comprising: forming a first insulating film (for example, SiO 2 ) on a semiconductor substrate, and then forming a selective oxide film for separating the element formation region of the film. An opening is formed by selectively etching a portion to be formed, and then a second insulating film (for example, SiN) having oxidation resistance is deposited on the first insulating film including the inner peripheral surface of the opening, Next, the film is etched back by anisotropic etching to leave a sidewall film made of the film on the inner peripheral surface of the opening, and thereafter, the surface of the semiconductor substrate is oxidized using the second insulating film as a mask. By doing so, the selective oxide film for isolation between the element formation regions is formed.

【0015】従って、請求項2の半導体集積回路装置の
製造方法によれば、上記第1の絶縁膜の開口内周面に形
成された第2の絶縁膜からなるサイドウォール膜をも第
1の絶縁膜上の第2絶縁膜と共に選択酸化用の耐酸化マ
スクとして選択酸化ができるので、フォトリソグラフィ
により形成された開口を更に第2の絶縁膜からなるサイ
ドウォールによりシュリンクできる。依って、そのシュ
リンクされた開口を通じて半導体基板表面部を酸化でき
るので、素子形成領域間分離用選択酸化膜の幅をフォト
リソグラフィによる微細化の限界を超えて狭くすること
ができ、延いては、高集積化を図ることが可能になる。
Therefore, according to the method of manufacturing a semiconductor integrated circuit device of the second aspect, the sidewall film made of the second insulating film formed on the inner peripheral surface of the opening of the first insulating film is also formed by the first insulating film. Since selective oxidation can be performed as an oxidation-resistant mask for selective oxidation together with the second insulating film on the insulating film, the opening formed by photolithography can be further shrunk by the sidewall made of the second insulating film. Therefore, the surface of the semiconductor substrate can be oxidized through the shrinked opening, so that the width of the selective oxide film for isolation between element formation regions can be narrowed beyond the limit of miniaturization by photolithography, and as a result, High integration can be achieved.

【0016】[0016]

【発明の実施の形態】本発明半導体集積回路装置は、基
本的には、半導体基板上に形成された複数の素子形成領
域の各々の周囲を、ほぼ同一の幅で形成された素子形成
領域間分離用選択酸化膜で囲繞したものであるが、その
選択酸化膜は第2の絶縁膜(耐酸化マスク膜)をマスク
としての半導体基板表面部のリセスエッチングをした後
酸化することにより形成するようにしても良いし、リセ
スエッチングすることなく形成するようにしても良く、
本発明はいずれの態様でも実施することができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor integrated circuit device according to the present invention basically includes a plurality of element forming regions formed on a semiconductor substrate, each having a substantially same width between element forming regions. The selective oxide film is surrounded by a selective oxide film for isolation, and the selective oxide film is formed by oxidizing after performing recess etching on the surface of the semiconductor substrate using the second insulating film (oxidation-resistant mask film) as a mask. Or may be formed without recess etching.
The present invention can be implemented in any of the aspects.

【0017】また、半導体集積回路装置の集積度をより
高めるべく選択酸化膜の幅をより狭めるために、第1の
絶縁膜の素子形成領域間分離用選択酸化膜を形成すべき
部分を選択的にエッチングして開口を形成した後、第2
の絶縁膜を第1の絶縁膜上及び上記開口内周面上に形成
し、その後、該第2の絶縁膜を、それの上記開口内にて
上記半導体基板上に堆積している部分を除去する程度の
厚さ異方性エッチングによりエッチバックし、その後、
上記第2の絶縁膜をマスクとして半導体基板表面部を酸
化することにより素子形成領域間分離用選択酸化膜を形
成するようにしても良い。即ち、サイドウォール技術を
駆使して半導体基板表面を露出させる開口をシュリンク
し、フォトリソグラフィの微細化の限界を超えて開口を
小さくするのである。
Further, in order to further narrow the width of the selective oxide film in order to further increase the degree of integration of the semiconductor integrated circuit device, a portion of the first insulating film where the selective oxide film for separating the element formation regions is to be formed is selectively formed. After the opening is formed by etching, the second
Forming an insulating film on the first insulating film and the inner peripheral surface of the opening, and then removing the portion of the second insulating film deposited on the semiconductor substrate in the opening in the second insulating film. Etch back by anisotropic etching to a thickness of about
The surface of the semiconductor substrate may be oxidized using the second insulating film as a mask to form a selective oxide film for isolation between element formation regions. That is, the opening exposing the surface of the semiconductor substrate is shrunk by making full use of the sidewall technology, and the opening is reduced beyond the limit of miniaturization of photolithography.

【0018】しかしながら、必ずしも、このような技術
を駆使することは、請求項1の半導体集積回路装置の製
造に不可欠というわけではない。尚、第1の絶縁膜は所
謂パッド絶縁膜に該当し、一般にSiO2からなり、半
導体基板の加熱酸化により形成される。第2の絶縁膜は
耐酸化マスク膜としての役割を果たし、一般に耐酸化性
を有するSiNからなる。
However, making full use of such a technique is not necessarily indispensable for manufacturing the semiconductor integrated circuit device of the first aspect. The first insulating film corresponds to a so-called pad insulating film, which is generally made of SiO 2 , and formed by heating and oxidizing a semiconductor substrate. The second insulating film serves as an oxidation-resistant mask film, and is generally made of oxidation-resistant SiN.

【0019】[0019]

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1は、本発明半導体集積回路装置の第1の実
施例を示す平面図であり、素子形成領域と、素子形成領
域間分離領域の配置を模式的に示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. FIG. 1 is a plan view showing a first embodiment of the semiconductor integrated circuit device of the present invention, and schematically shows the arrangement of element formation regions and isolation regions between element formation regions.

【0020】2−1、2−2、・・・は単結晶シリコン
からなる半導体基板1の表面部に形成されたトランジス
タ等の個別素子が位置された素子形成領域、3−1、3
−2、・・・は上記半導体基板1の表面部に、上記各素
子形成領域2−1、2−2、・・・の周囲を囲繞するよ
うに形成された素子形成領域間分離用選択酸化膜で、図
1に示すように略一定の幅(例えば、1μm)を有する
ように形成されている。
2-1 are element forming regions where individual elements such as transistors are formed on the surface of the semiconductor substrate 1 made of single-crystal silicon.
,... Are formed on the surface of the semiconductor substrate 1 so as to surround the element forming regions 2-1, 2-2,. As shown in FIG. 1, the film is formed to have a substantially constant width (for example, 1 μm).

【0021】尚、選択酸化膜3−1、3−2、・・・の
幅を均一にしたので、半導体基板1には素子形成領域が
存在しない上に選択酸化膜も形成されない部分が存在す
る。31はそのような部分を指す。
Since the widths of the selective oxide films 3-1, 3-2,... Are made uniform, the semiconductor substrate 1 has no element forming region and a portion where no selective oxide film is formed. . 31 indicates such a part.

【0022】本半導体集積回路装置によれば、各素子形
成領域2−1、2−2、・・・の周囲がほぼ同一の幅を
有する素子形成領域間分離用選択酸化膜3−1、3−
2、・・・によって囲繞されているので、該各素子形成
領域間分離用選択酸化膜3−1、3−2、・・・の厚さ
を略均一にすることができ、素子形成領域間分離用選択
酸化膜の厚さを略均一にすることができる。依って、素
子分離特性の均一性、信頼性を向上させることができ
る。即ち、選択酸化膜3−1、3−2、・・・の厚さが
略同じなので、チャンネルストッパ形成用の不純物イオ
ン打ち込みの打ち込み深さとして妥当な深さがチャンネ
ルストッパを形成すべき領域の全域に渡って均一にでき
る。従って、同じエネルギーで不純物をイオン打ち込み
しても、各選択酸化膜3−1、3−2、・・・に対して
最も良好なチャンネルストッパを形成することができ
る。
According to the present semiconductor integrated circuit device, the selective oxide films 3-1 and 3 for isolation between element formation regions have substantially the same width around each of the element formation regions 2-1 2-2. −
, Can be made substantially uniform in the thickness of the selective oxide films 3-1, 3-2,... Between the element formation regions. The thickness of the selective oxide film for separation can be made substantially uniform. Therefore, the uniformity and reliability of element isolation characteristics can be improved. Since the thicknesses of the selective oxide films 3-1, 3-2,... Are substantially the same, the depth appropriate for the implantation depth of the impurity ion implantation for forming the channel stopper is the region where the channel stopper is to be formed. Can be uniform over the entire area. Therefore, even if the impurity is ion-implanted with the same energy, the best channel stopper can be formed for each of the selective oxide films 3-1, 3-2,....

【0023】図2(A)〜(F)は、図1の半導体集積
回路装置を製造する製造方法(本発明半導体集積回路装
置の製造方法の第1の実施例)の要部(選択酸化膜の形
成方法)を工程順に示す断面図である。次に、この図2
を参照しながら図1の半導体集積回路装置における選択
酸化膜の形成方法を説明する。
FIGS. 2A to 2F show a main part (selective oxide film) of a method of manufacturing the semiconductor integrated circuit device of FIG. 1 (first embodiment of the method of manufacturing a semiconductor integrated circuit device of the present invention). FIG. 4 is a cross-sectional view illustrating a method of forming a semiconductor device in the order of steps. Next, FIG.
A method for forming a selective oxide film in the semiconductor integrated circuit device of FIG. 1 will be described with reference to FIG.

【0024】(A)図2(A)に示すように、半導体基
板11上に、厚さ例えば100nm程度のパッド酸化膜
(特許請求の範囲の第1の絶縁膜に該当する。)12を
形成し、更にこのパッド酸化膜12上にレジスト膜を形
成し、該レジスト膜をパターニングする。13はそのパ
ターニングされたレジスト膜である。該レジスト膜13
の開口部の幅Wは、露光装置や感光膜材料の性能で決定
される解像度の限界に近い値(例えば、1μm以下)で
形成する。
(A) As shown in FIG. 2A, a pad oxide film (corresponding to a first insulating film in the claims) 12 having a thickness of, for example, about 100 nm is formed on a semiconductor substrate 11. Then, a resist film is formed on the pad oxide film 12, and the resist film is patterned. Reference numeral 13 denotes the patterned resist film. The resist film 13
Is formed at a value (for example, 1 μm or less) close to the resolution limit determined by the performance of the exposure apparatus and the photosensitive film material.

【0025】(B)次に、上記レジスト膜13をマスク
にしてパッド酸化膜12をエッチングする。12aはこ
のエッチングにより形成された開口であり、該開口12
aの形成後、レジスト膜13を除去する。これにより、
図2(B)に示すように、シリコン基板11上に幅Wの
開口12aを有するパッド酸化膜12が残る。
(B) Next, the pad oxide film 12 is etched using the resist film 13 as a mask. Reference numeral 12a denotes an opening formed by this etching.
After the formation of a, the resist film 13 is removed. This allows
As shown in FIG. 2B, a pad oxide film 12 having an opening 12a having a width W remains on the silicon substrate 11.

【0026】更に、図2(C)に示すように、パッド酸
化膜12及び開口12aの表面に、るシリコン窒化物か
らなる耐酸化マスク膜14を堆積する。このとき、パッ
ド酸化膜12表面に形成するこの耐酸化マスク膜14の
厚さは、後のシリコン窒化物からなる側壁膜形成時のエ
ッチングを考慮して、例えば150〜600nmとす
る。尚、耐酸化マスク膜14の、上記開口12aの側壁
(内周面)及び底面上における部分の厚さは、パッド酸
化膜12上における厚さ(150〜600nm)よりも
稍薄くなる。
Further, as shown in FIG. 2C, an oxidation-resistant mask film 14 made of silicon nitride is deposited on the surface of the pad oxide film 12 and the opening 12a. At this time, the thickness of the oxidation-resistant mask film 14 formed on the surface of the pad oxide film 12 is, for example, 150 to 600 nm in consideration of the etching at the time of forming a sidewall film made of silicon nitride later. The thickness of the oxidation-resistant mask film 14 on the side wall (inner peripheral surface) and the bottom surface of the opening 12a is slightly smaller than the thickness on the pad oxide film 12 (150 to 600 nm).

【0027】このような耐酸化マスク膜14を形成した
後、マスクを用いずに異方性エッチングを行う。この
際、パッド酸化膜12上の耐酸化マスク膜14が約50
nm以上の厚さを保持することができるようにエッチン
グを行う。これにより、図2(D)に示すように、上記
開口12a内周面(側壁)にシリコン窒化物からなるサ
イドウォール15が形成される。
After forming such an oxidation resistant mask film 14, anisotropic etching is performed without using a mask. At this time, the oxidation resistant mask film 14 on the pad oxide film 12
Etching is performed so that a thickness of nm or more can be maintained. Thereby, as shown in FIG. 2D, a sidewall 15 made of silicon nitride is formed on the inner peripheral surface (side wall) of the opening 12a.

【0028】サイドウォール15の形成後、耐酸化マス
ク膜14とサイドウォール15をマスクにして、半導体
基板11の露出した部分の表面に熱酸化処理を施し、フ
ィールド酸化膜である熱酸化膜16を、300〜500
nm程度の厚さに形成する。次いで、第1窒化膜14と
サイドウォール15を除去する。これにより、図2
(E)、(F)に示すような選択酸化膜16、即ち、図
1中の選択酸化膜3−1等が形成される。なお、図2
(F)は、例えば図1中の2つの素子形成領域2−1、
2−2に対応して形成された2つの選択酸化膜3−1、
3−2を示している。
After the formation of the sidewalls 15, the surface of the exposed portion of the semiconductor substrate 11 is subjected to a thermal oxidation process using the oxidation-resistant mask film 14 and the sidewalls 15 as a mask to form a thermal oxide film 16 as a field oxide film. , 300-500
It is formed to a thickness of about nm. Next, the first nitride film 14 and the sidewalls 15 are removed. As a result, FIG.
The selective oxide film 16 as shown in (E) and (F), that is, the selective oxide film 3-1 in FIG. 1 is formed. Note that FIG.
(F) shows, for example, two element formation regions 2-1 in FIG.
2-2, two selective oxide films 3-1 formed corresponding to
3-2 is shown.

【0029】以上のように、本半導体集積回路装置の製
造方法によれば、上記パッド絶縁膜12の開口12a内
周面に形成されたサイドウォール15をもパッド絶縁膜
12上の耐酸化マスク膜14と共に選択酸化用の耐酸化
マスクとして選択酸化ができるので、フォトリソグラフ
ィにより形成された開口を更に耐酸化性のシリコン窒化
物からなるサイドウォール15によりシュリンクでき、
そのシュリンクされた開口12aを通じて半導体基板1
表面部を酸化できるので、素子形成領域間分離用選択酸
化膜3の幅をフォトリソグラフィによる微細化の限界を
超えて狭くすることができ、延いては、高集積化を図る
ことが可能になる。
As described above, according to the method of manufacturing the semiconductor integrated circuit device, the side wall 15 formed on the inner peripheral surface of the opening 12 a of the pad insulating film 12 also has the oxidation-resistant mask film on the pad insulating film 12. Since the selective oxidation can be performed as an oxidation-resistant mask for selective oxidation together with 14, the opening formed by photolithography can be shrunk by the sidewall 15 made of silicon nitride having further oxidation resistance.
Through the shrinked opening 12a, the semiconductor substrate 1
Since the surface portion can be oxidized, the width of the selective oxide film 3 for isolation between element formation regions can be narrowed beyond the limit of miniaturization by photolithography, and thus high integration can be achieved. .

【0030】なお、本発明は、上記実施例に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。
It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications.

【0031】(1) 選択酸化膜の形成方法では、耐酸
化マスク膜14とサイドウォール15を形成した直後、
選択酸化膜16を形成するようにしているが、熱酸化前
に半導体基板11の露出した表面をリセスエッチング
し、その後、熱酸化を行うようにしても良い。その場合
でも、開口12aの幅は一定なので、リセスエッチング
のエッチング深さは均一になり、素子形成領域間分離用
選択酸化膜13の深さが均一になり、本発明半導体集積
回路装置の製造に支障を来すおそれは全くない。
(1) In the method of forming the selective oxidation film, immediately after forming the oxidation-resistant mask film 14 and the side wall 15,
Although the selective oxidation film 16 is formed, the exposed surface of the semiconductor substrate 11 may be recess-etched before thermal oxidation, and then thermal oxidation may be performed. Even in this case, since the width of the opening 12a is constant, the etching depth of the recess etching becomes uniform, and the depth of the selective oxide film 13 for isolation between element formation regions becomes uniform. There is no danger of causing any trouble.

【0032】(2) 素子形成領域間のパンチスルー電
圧の低減を防止するために、選択酸化膜形成用の熱酸化
処理を行った後、イオンを注入してチャネルストッパを
形成するようにしても良い。
(2) In order to prevent a reduction in punch-through voltage between element formation regions, a channel stopper may be formed by implanting ions after performing a thermal oxidation process for forming a selective oxide film. good.

【0033】[0033]

【発明の効果】請求項1の半導体集積回路装置によれ
ば、各素子形成領域の周囲がほぼ同一の幅を有する選択
酸化膜によって囲繞されているので、厚さの略均一な選
択酸化膜により素子形成領域間分離を行うことができ
る。均一な電気的素子形成領域間分離特性が得られ、動
作特性、信頼性及び歩留まりを向上させることできる。
According to the semiconductor integrated circuit device of the first aspect, since the periphery of each element forming region is surrounded by the selective oxide film having substantially the same width, the selective oxide film having a substantially uniform thickness is provided. Isolation between element formation regions can be performed. Uniform separation characteristics between electric element formation regions can be obtained, and operation characteristics, reliability, and yield can be improved.

【0034】即ち、選択酸化膜の厚さが略同じなので、
例えばその下にチャンネルストッパを形成する場合に
は、チャンネルストッパ形成用の不純物イオン打ち込み
の打ち込み深さとして妥当な深さが選択酸化膜形成領域
の全域に渡って均一にできる。従って、同じエネルギー
で不純物をイオン打ち込みしても、各選択酸化膜に対し
て最も良好なチャンネルストッパを形成できるようにす
ることが可能となる。
That is, since the thickness of the selective oxide film is substantially the same,
For example, when a channel stopper is formed thereunder, an appropriate depth as the implantation depth of the impurity ion implantation for forming the channel stopper can be made uniform over the entire region of the selective oxide film formation region. Therefore, even if the impurity is ion-implanted with the same energy, it is possible to form the best channel stopper for each selective oxide film.

【0035】請求項2の半導体集積回路装置によれば、
第1の絶縁膜の開口内周面に形成された第2の絶縁膜か
らなるサイドウォール膜をも第1の絶縁膜上の第2絶縁
膜と共に選択酸化用の耐酸化マスクとして選択酸化がで
きるので、フォトリソグラフィにより形成された開口を
更に第2の絶縁膜からなるサイドウォールによりシュリ
ンクでき、そのシュリンクされた開口を通じて半導体基
板表面部を酸化できるので、素子形成領域間分離用選択
酸化膜の幅をフォトリソグラフィによる微細化の限界を
超えて狭くすることができ、延いては、高集積化を図る
ことが可能になる。
According to the semiconductor integrated circuit device of the second aspect,
The sidewall film made of the second insulating film formed on the inner peripheral surface of the opening of the first insulating film can also be selectively oxidized together with the second insulating film on the first insulating film as an oxidation resistant mask for selective oxidation. Therefore, the opening formed by photolithography can be further shrunk by the sidewall made of the second insulating film, and the surface of the semiconductor substrate can be oxidized through the shrinked opening, so that the width of the selective oxide film for isolation between element formation regions can be reduced. Can be made narrower than the limit of miniaturization by photolithography, and thus higher integration can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明半導体集積回路装置の第1の実施例を示
す平面図である。
FIG. 1 is a plan view showing a first embodiment of a semiconductor integrated circuit device of the present invention.

【図2】図1の半導体集積回路装置における選択酸化膜
の製造方法(本発明半導体集積回路装置の製造方法の第
1の実施例)の要部を工程順に示す工程図である。
FIG. 2 is a process diagram showing a main part of a method of manufacturing a selective oxide film in the semiconductor integrated circuit device of FIG. 1 (first embodiment of the method of manufacturing a semiconductor integrated circuit device of the present invention) in the order of steps;

【図3】半導体集積回路装置の一つの従来例を示す平面
図である。
FIG. 3 is a plan view showing one conventional example of a semiconductor integrated circuit device.

【図4】従来の素子形成領域間分離用選択酸化膜の形成
方法を順に示す断面図である。
FIG. 4 is a cross-sectional view sequentially showing a conventional method for forming a selective oxide film for isolation between element formation regions.

【符号の説明】[Explanation of symbols]

1・・・半導体基板、2・・・素子形成領域、3・・・
素子形成領域間分離用選択酸化膜、11・・・半導体基
板、12・・・第1の絶縁膜(パッド酸化膜)、13・
・・レジスト膜、14・・・第2の絶縁膜(耐酸化マス
ク膜)、15・・・サイドウォール、16・・・素子形
成領域間分離用選択酸化膜。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Element formation area, 3 ...
Selective oxide film for isolation between element formation regions, 11: semiconductor substrate, 12: first insulating film (pad oxide film), 13 ·
..Resist film, 14: second insulating film (oxidation-resistant mask film), 15: sidewall, 16: selective oxide film for isolation between element formation regions.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板表面部に形成された複数の素
子形成領域のそれぞれの周囲を、略同一の幅の、前記半
導体基板表面部に形成された素子形成領域間分離用選択
酸化膜で囲繞してなることを特徴とする半導体集積回路
装置。
A plurality of element forming regions formed on the surface of the semiconductor substrate, each of which is surrounded by a selective oxide film for separating the element forming regions formed on the surface of the semiconductor substrate having substantially the same width; A semiconductor integrated circuit device comprising:
【請求項2】 半導体基板表面部に形成された複数の素
子形成領域のそれぞれの周囲を、略同一の幅の、前記半
導体基板表面部に形成された素子形成領域間分離用選択
酸化膜で囲繞してなる半導体集積回路装置の製造方法に
おいて、 上記半導体基板上に第1の絶縁膜を形成した後、該第1
の絶縁膜の上記素子形成領域間分離用選択酸化膜を形成
すべき部分を選択的にエッチングして開口を形成する工
程と、 上記開口内周面上を含め上記第1の絶縁膜上に耐酸化性
を有する第2の絶縁膜を形成する工程と、 上記第2の絶縁膜を、これの少なくとも上記開口に露出
する半導体基板表面上に存在している部分を除去できる
程度の厚さ異方性エッチングによりエッチバックする工
程と、 上記第2の絶縁膜をマスクとして上記半導体基板表面部
を酸化することにより上記素子形成領域間分離用選択酸
化膜を形成する工程と、 を有することを特徴とする半導体集積回路装置の製造方
法。
2. A semiconductor device according to claim 1, wherein each of the plurality of element forming regions formed on the surface of the semiconductor substrate is surrounded by a selective oxide film for separating the element forming regions formed on the surface of the semiconductor substrate having substantially the same width. In the method for manufacturing a semiconductor integrated circuit device according to the above, after forming a first insulating film on the semiconductor substrate,
Forming an opening by selectively etching a portion of the insulating film where the selective oxide film for isolation between element formation regions is to be formed; and forming an acid-resistant layer on the first insulating film including the inner peripheral surface of the opening. Forming a second insulating film having a chemical property; and forming the second insulating film into a thickness anisotropic enough to remove at least a portion of the second insulating film exposed on the surface of the semiconductor substrate exposed to the opening. Etching back by reactive etching; and oxidizing a surface portion of the semiconductor substrate using the second insulating film as a mask to form the selective oxide film for isolation between element forming regions. Of manufacturing a semiconductor integrated circuit device.
【請求項3】 前記第1の絶縁膜がSiO2からなり、
前記第2の絶縁膜がSiNからなることを特徴とする請
求項2記載の半導体集積回路装置の製造方法。
3. The first insulating film is made of SiO 2 ,
3. The method according to claim 2, wherein the second insulating film is made of SiN.
JP2000385823A 2000-12-19 2000-12-19 Semiconductor integrated circuit device and its fabricating method Pending JP2002184857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385823A JP2002184857A (en) 2000-12-19 2000-12-19 Semiconductor integrated circuit device and its fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000385823A JP2002184857A (en) 2000-12-19 2000-12-19 Semiconductor integrated circuit device and its fabricating method

Publications (1)

Publication Number Publication Date
JP2002184857A true JP2002184857A (en) 2002-06-28

Family

ID=18853027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385823A Pending JP2002184857A (en) 2000-12-19 2000-12-19 Semiconductor integrated circuit device and its fabricating method

Country Status (1)

Country Link
JP (1) JP2002184857A (en)

Similar Documents

Publication Publication Date Title
JP4931211B2 (en) High performance CMOS SOI device on hybrid crystal orientation substrate
KR100346844B1 (en) Semiconductor device having shallow trench isolation structure and method for manufacturing the same
US6221736B1 (en) Fabrication method for a shallow trench isolation structure
JPS61141151A (en) Methods of forming and manufacturing insulation layer for separation between active areas of cmos circuit
JPH05299497A (en) Semiconductor device and manufacture of the same
JPS60258957A (en) Manufacture of soi type semiconductor device
KR100278488B1 (en) Method for making a semiconductor device
JPH0555361A (en) Semiconductor device and manufacture thereof
JPH04280451A (en) Manufacture of semiconductor element isolating region
KR20010107707A (en) Method for manufacturing semiconductor device having a sti structure
JP2002184857A (en) Semiconductor integrated circuit device and its fabricating method
KR0183718B1 (en) Method of manufacturing semiconductor device
KR100297169B1 (en) Method for forming isolation layer of semiconductor device
JPH09205137A (en) Method for forming element isolation region
KR0161727B1 (en) Element isolation method of semiconductor device
KR0172240B1 (en) Method of separating element from semiconductor device
US6239478B1 (en) Semiconductor structure for a MOS transistor
KR20090070710A (en) Method of forming trench in semiconductor device
KR0144026B1 (en) Forming method of element isolation
KR20000004532A (en) Method for manufacturing an isolation layer of semiconductor devices
KR0172760B1 (en) Method of manufacturing element-isolating insulation film of semiconductor device
KR100220236B1 (en) Method of forming a field oxide film of semiconductor device
JPH0917779A (en) Formation method of oxide film for element isolation of semiconductor device
KR100261867B1 (en) Device and method for forming gate electrode of mos transistor
KR0147427B1 (en) Method for forming element separating film of fine semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050131