JP2002184282A - Fuse element and chip fuse - Google Patents
Fuse element and chip fuseInfo
- Publication number
- JP2002184282A JP2002184282A JP2000380281A JP2000380281A JP2002184282A JP 2002184282 A JP2002184282 A JP 2002184282A JP 2000380281 A JP2000380281 A JP 2000380281A JP 2000380281 A JP2000380281 A JP 2000380281A JP 2002184282 A JP2002184282 A JP 2002184282A
- Authority
- JP
- Japan
- Prior art keywords
- solder material
- fuse
- material layer
- heating element
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fuses (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ヒューズ素子及び
チップ型ヒューズに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fuse element and a chip type fuse.
【０００２】[0002]
【従来の技術】国際公開番号ＷＯ００／１９４７２号公
報等に示された従来のチップ型ヒューズは、チップ状基
板の表面上に、半田材料からなるヒューズ素子と、通電
されるとヒューズ素子を溶断するための熱を発生する発
熱体とを具備した構造を有している。このようなチップ
型ヒューズは、例えば、予め半田ペースト（ソルダペー
スト）が印刷された回路基板に搭載した状態でリフロー
炉内を通過させてソルダペーストを溶融させた後、冷却
工程を経て溶融半田を固化させるリフローソルダリング
方法により回路基板上に実装される。2. Description of the Related Art A conventional chip type fuse disclosed in International Publication No. WO00 / 19472 and the like fuses a solder element on a surface of a chip-shaped substrate and blows the fuse element when energized. And a heating element for generating heat. Such a chip-type fuse is, for example, melted by passing through a reflow furnace in a state where the solder paste is mounted on a circuit board on which solder paste (solder paste) is printed in advance, and then through a cooling process, the molten solder is melted. It is mounted on a circuit board by a solidification reflow soldering method.
【０００３】[0003]
【発明が解決しようとする課題】従来、リフローソルダ
リング方法で用いる半田ペーストとしては、スズ−鉛共
晶半田が用いられている。しかしながら環境汚染の問題
から、半田ペーストも、鉛を用いない鉛フリー半田を用
いることが強く要請されるようになってきた。スズ−鉛
共晶半田では、リフロー条件におけるピーク温度が２３
０℃であったのに対して、鉛フリー半田ではピーク温度
が２５０℃以上に上昇する。そのため、リフローソルダ
リング時におけるヒューズ素子の溶断を防ぐためにヒュ
ーズ素子の半田材料の融点を、例えば２９５℃程度にま
で高めなければならなくなる。しかしながら、ヒューズ
素子の半田材料の融点が高くなると、ヒューズ素子の溶
断時間が長くなり、比較的早いヒューズ素子の溶断時間
が求められる電子機器の保護回路には、この種のチップ
型ヒューズを使用できなくなるという問題が生じる。Conventionally, tin-lead eutectic solder has been used as a solder paste used in the reflow soldering method. However, due to the problem of environmental pollution, it has been strongly demanded to use a lead-free solder that does not use lead as the solder paste. For the tin-lead eutectic solder, the peak temperature under reflow conditions is 23.
In contrast to 0 ° C., the peak temperature of the lead-free solder rises to 250 ° C. or higher. Therefore, it is necessary to increase the melting point of the solder material of the fuse element to, for example, about 295 ° C. in order to prevent the fuse element from being blown during reflow soldering. However, when the melting point of the solder material of the fuse element increases, the fusing time of the fuse element becomes longer, and this kind of chip type fuse can be used for a protection circuit of an electronic device that requires a relatively faster fusing time of the fuse element. The problem of disappearing occurs.
【０００４】本発明の目的は、ヒューズ素子の形成に用
いる半田材料の融点を高くしても、ヒューズ素子の溶断
時間が長くなるのを抑制できるヒューズ素子及びチップ
型ヒューズを提供することにある。An object of the present invention is to provide a fuse element and a chip-type fuse which can suppress a prolonged fusing time of a fuse element even if the melting point of a solder material used for forming the fuse element is increased.
【０００５】本発明の他の目的は、鉛フリー半田を用い
るリフローソルダリング時におけるヒューズ素子の溶断
を防ぐことができ、しかも比較的早いヒューズ素子の溶
断時間が求められる電子部品にも対応できるチップ型ヒ
ューズを提供することにある。Another object of the present invention is to prevent a fuse element from being blown at the time of reflow soldering using lead-free solder, and to cope with an electronic component which requires a relatively short fuse element blowing time. To provide a type fuse.
【０００６】本発明の他の目的は、発熱体の焼損を防止
できるチップ型ヒューズを提供することにある。Another object of the present invention is to provide a chip type fuse capable of preventing the heating element from burning.
【０００７】[0007]
【課題を解決するための手段】本発明は、絶縁材の上に
半田材料を用いて形成され、絶縁材を介して発熱体から
伝わる熱で溶断するヒューズ素子を改良の対象とする。
本発明では、第１の半田材料を用いて形成された下側半
田材料層と、第１の半田材料よりも融点の低い第２の半
田材料を用いて下側半田材料層の上に直接形成された上
側半田材料層とからヒューズ素子を構成する。本発明の
ように、ヒューズ素子を構成すれば、発熱体からヒュー
ズ素子に伝わる熱によって、最初に、第１の半田材料よ
りも融点の低い第２の半田材料からなる上側半田材料層
が溶融して、下側半田材料層の上で溶融状態になる。溶
融状態になっている上側半田材料層内は、まとまろうと
する力が発生するものの、下側半田材料層に対してぬれ
性がよいため、溶融した上側半田材料層は溶融していな
い下側半田材料層の上に溶断しない状態（分離しない状
態）で残っている。したがってリフローソルダリング時
にヒューズ素子の上側半田材料層が溶融しても、それだ
けで上側半田材料層が溶断することはない。発熱体から
の熱量が増加して下側半田材料層を構成する第１の半田
材料の融点以上に下側半田材料層が加熱されると、下側
半田材料層が溶融を開始する。下側半田材料層が溶融を
し始めると、すでに溶融していて電極を中心にまとまろ
うとしている（または溶断しようとしている）上側半田
材料層の内部の力が溶融を開始した下側半田材料層に加
わって、溶融した下側半田材料層がまとまろうとする速
度が速くなる。その結果、融点の高い第１の半田材料の
みでヒューズ素子を形成した場合と比べて、本発明のヒ
ューズ素子のほうが溶断に要する時間（溶断時間）が短
くなる。SUMMARY OF THE INVENTION The object of the present invention is to improve a fuse element which is formed on an insulating material by using a solder material and is blown by heat transmitted from a heating element via the insulating material.
In the present invention, the lower solder material layer formed using the first solder material and the lower solder material layer formed directly using the second solder material having a lower melting point than the first solder material are used. A fuse element is formed from the upper solder material layer thus set. When a fuse element is configured as in the present invention, first, an upper solder material layer made of a second solder material having a lower melting point than the first solder material is melted by heat transmitted from the heating element to the fuse element. As a result, a molten state is formed on the lower solder material layer. Although the upper solder material layer in the molten state generates a force for cohesion, since the lower solder material layer has good wettability, the molten upper solder material layer is not melted in the lower solder material layer. It remains on the material layer in a state where it does not melt (is not separated). Therefore, even if the upper solder material layer of the fuse element is melted during the reflow soldering, the upper solder material layer is not melted by itself. When the amount of heat from the heating element increases and the lower solder material layer is heated to a temperature equal to or higher than the melting point of the first solder material forming the lower solder material layer, the lower solder material layer starts melting. When the lower solder material layer begins to melt, the force inside the upper solder material layer that has already melted and is about to merge (or is about to blow) around the electrode has begun to melt. In addition, the speed at which the melted lower solder material layer tries to unite is increased. As a result, the time required for fusing (fusing time) of the fuse element of the present invention is shorter than when the fuse element is formed only of the first solder material having a high melting point.
【０００８】なお第１の半田材料と第２の半田材料の融
点の差及び上側半田材料層及び下側半田材料層の厚みを
適宜に設定することにより、下側半田材料層の溶断時間
を速めることができる。そのためリフローソルダリング
において必要とされるピーク温度の上昇に対応した融点
の高い半田材料を用いてヒューズ素子を構成しても、溶
断時間が極端に遅くなることがない。[0008] By appropriately setting the difference between the melting points of the first solder material and the second solder material and the thicknesses of the upper solder material layer and the lower solder material layer, the fusing time of the lower solder material layer is shortened. be able to. Therefore, even if the fuse element is formed using a solder material having a high melting point corresponding to a rise in peak temperature required in reflow soldering, the fusing time does not become extremely long.
【０００９】環境問題を考慮すれば、第２の半田材料
は、鉛を含まないものを用いるのが好ましい。また、下
側半田材料層の溶断時間を短くできる効果を高めるに
は、第１の半田材料の融点と第２の半田材料の融点の差
は４０℃以上にするのが好ましい。融点の差が４０℃よ
り小さくなると、下側半田材料層が溶融を開始する際に
上側半田材料層が完全に溶融しない場合があるので、溶
断時間の短縮効果が十分に得られない。In consideration of environmental issues, it is preferable to use a lead-free second solder material. In order to enhance the effect of shortening the fusing time of the lower solder material layer, it is preferable that the difference between the melting point of the first solder material and the melting point of the second solder material be 40 ° C. or more. If the difference in the melting points is less than 40 ° C., the upper solder material layer may not be completely melted when the lower solder material layer starts melting, so that the effect of shortening the fusing time cannot be sufficiently obtained.
【００１０】本発明が改良の対象とするチップ型ヒュー
ズは、セラミック製のチップ状基板と、チップ状基板上
に配置された半田材料からなるヒューズ素子と、チップ
状基板上に配置されて通電されるとヒューズ素子を溶断
するための熱を発生する発熱体とを具備しており、リフ
ローソルダリング方法により回路基板上に実装される。
なお、この回路基板上には、チップ型ヒューズ以外の他
の電子部品もリフローソルダリング方法により実装され
る。本発明では、リフローソルダリング方法のリフロー
条件におけるピーク温度よりも高い融点を有する第１の
半田材料を用いて形成された下側半田材料層と、ピーク
温度よりも低い融点を有する第２の半田材料を用いて下
側半田材料層の上に直接形成された上側半田材料層とか
らヒューズ素子を構成する。本発明のように、ヒューズ
素子を構成すれば、前述したヒューズ素子と同様の作用
により、第１及び第２の半田材料の融点及び厚み寸法を
適宜に設定することにより、下側半田材料層の溶断時間
を短縮することができる。そのため、高い融点を有する
下側半田材料層によって、リフローソルダリング時のヒ
ューズ素子の溶断を防ぐことができ、しかも低い融点を
有する上側半田材料層によって、溶断時間を短くするこ
とができる。特に本発明によれば、第２の半田材料は、
リフロー条件におけるピーク温度よりも低い融点を有し
ているので、溶断時間の遅れを大幅に抑制することがで
きる。その結果、鉛フリー半田を用いるピーク温度の高
いリフローソルダリング時におけるヒューズ素子の溶断
を防ぐことができ、しかも比較的短いヒューズ素子の溶
断時間が求められる電子部品にも対応できるチップ型ヒ
ューズを得ることができる。A chip type fuse to be improved by the present invention is a chip type substrate made of ceramic, a fuse element made of a solder material disposed on the chip type substrate, and a fuse element disposed on the chip type substrate and energized. Then, a heating element for generating heat for fusing the fuse element is provided, and is mounted on the circuit board by a reflow soldering method.
Electronic components other than the chip type fuse are mounted on the circuit board by the reflow soldering method. In the present invention, a lower solder material layer formed using a first solder material having a melting point higher than a peak temperature under reflow conditions of a reflow soldering method, and a second solder having a melting point lower than the peak temperature A fuse element is formed from the material and the upper solder material layer directly formed on the lower solder material layer. When the fuse element is configured as in the present invention, the melting point and the thickness of the first and second solder materials are appropriately set by the same operation as the above-described fuse element, whereby the lower solder material layer is formed. Fusing time can be reduced. Therefore, the lower solder material layer having a high melting point can prevent the fuse element from being blown during reflow soldering, and the lower solder material layer having a lower melting point can shorten the blowing time. In particular, according to the invention, the second solder material is
Since it has a melting point lower than the peak temperature under reflow conditions, it is possible to significantly suppress the delay of the fusing time. As a result, a chip-type fuse that can prevent the fuse element from being blown during reflow soldering with a high peak temperature using lead-free solder and that can also be used for electronic components that require a relatively short fuse element fusing time is obtained. be able to.
【００１１】前述したヒューズ素子と同様に、環境問題
を考慮すれば、第２の半田材料は、鉛を含まないものを
用いるのが好ましい。As in the case of the fuse element described above, it is preferable to use a lead-free second solder material in consideration of environmental issues.
【００１２】本発明のチップ型ヒューズに用いる発熱体
及びヒューズ素子は、種々の構造に構成することができ
る。例えば、ヒューズ素子をチップ状基板の表面上に配
置し、発熱体をチップ状基板を間に介してヒューズ素子
と対向するようにチップ状基板の裏面上に配置すること
ができる。このようにすれば、発熱体とヒューズ素子と
の距離を最短にすることができ、また両者の対向面積を
最も大きくすることができるので、発熱体から発生した
熱を短い時間で効率良くヒューズ素子に伝達することが
でき、ヒューズ素子の溶断時間を短くすることができ
る。この場合、ヒューズ素子は、一対のヒューズ用電極
と該一対のヒューズ用電極の間に配置されたヒューズ用
中間電極とに跨って形成し、発熱体は一対の発熱体用電
極と該一対の発熱体用電極の間に配置された発熱体用中
間電極とに跨って形成するのが好ましい。このようにす
れば、ヒューズ用中間電極に分割された直列接続の２つ
の分割ヒューズ素子に対して、それぞれ発熱体用中間電
極に分割された分割発熱体から熱を加えることができ、
２つの分割ヒューズ素子をそれぞれ確実に遮断すること
が可能になる。また、ヒューズ素子を形成する際には、
ヒューズ用中間電極が溶融した半田材料を引き止めるこ
とができるため、半田材料の分離を防いでヒューズ素子
を確実に形成できる。更にこの場合には、ヒューズ用中
間電極と発熱体用中間電極とを電気的に共通接続し、一
対の発熱体用電極を電気的に共通接続するのが好まし
い。このようにすれば、ヒューズ，電極及び発熱体の形
成が容易になる。The heating element and the fuse element used in the chip type fuse of the present invention can have various structures. For example, the fuse element can be arranged on the front surface of the chip substrate, and the heating element can be arranged on the back surface of the chip substrate so as to face the fuse element with the chip substrate therebetween. With this configuration, the distance between the heating element and the fuse element can be minimized, and the opposing area between them can be maximized, so that the heat generated from the heating element can be efficiently removed in a short time. , And the fusing time of the fuse element can be shortened. In this case, the fuse element is formed over a pair of fuse electrodes and a fuse intermediate electrode disposed between the pair of fuse electrodes, and the heating element is formed by the pair of heating element electrodes and the pair of heating electrodes. It is preferable to form over the heating element intermediate electrode arranged between the body electrodes. With this configuration, it is possible to apply heat to the two divided fuse elements connected in series divided to the fuse intermediate electrode from the divided heating elements respectively divided to the heating element intermediate electrodes,
It is possible to reliably shut off each of the two divided fuse elements. Also, when forming a fuse element,
Since the fuse intermediate electrode can stop the molten solder material, the separation of the solder material can be prevented and the fuse element can be reliably formed. Further, in this case, it is preferable that the intermediate electrode for the fuse and the intermediate electrode for the heating element are electrically connected in common, and the pair of electrodes for the heating element are electrically connected in common. This facilitates the formation of the fuse, the electrode, and the heating element.
【００１３】現在販売されている一般的な鉛フリー半田
を用いるリフローソルダリング方法を用いる場合は、ピ
ーク温度が２４５〜２５５℃となる。この場合、上側半
田材料層の融点が下側半田材料層の融点より４０℃以上
低く、下側半田材料層の抵抗値Ｒ１と、下側半田材料層
と上側半田材料層とを併せたヒューズ素子の抵抗値Ｒ２
との比が１：１７〜１：５とするのが好ましい。このよ
うにすると、鉛フリー半田を用いてリフローソルダリン
グ法によりチップヒューズを実装するときにおけるヒュ
ーズ素子の溶断を防ぐことができて、しかもヒューズ素
子の溶断時間を短くすることができる。In the case of using a reflow soldering method using a general lead-free solder that is currently sold, the peak temperature is 245 to 255 ° C. In this case, the melting point of the upper solder material layer is lower than the melting point of the lower solder material layer by 40 ° C. or more, and the fuse element combining the resistance value R1 of the lower solder material layer and the lower solder material layer and the upper solder material layer. Resistance value R2
Is preferably 1:17 to 1: 5. By doing so, it is possible to prevent the fuse element from being blown when mounting the chip fuse by the reflow soldering method using lead-free solder, and it is possible to shorten the time for blowing the fuse element.
【００１４】また、本発明のヒューズ素子は、絶縁層を
介して発熱体とヒューズ素子とが配置された構成物をチ
ップ状基板上に配置するチップ型ヒューズにも適用でき
る。即ち、チップ状基板と、チップ状基板上に配置され
て通電されると熱を発生する発熱体と、発熱体上に配置
される絶縁層と、絶縁層上に配置されて発熱体から発生
する熱により溶断されるヒューズ素子とを具備するチッ
プ型ヒューズにも適用できる。Further, the fuse element of the present invention can also be applied to a chip type fuse in which a component on which a heating element and a fuse element are arranged via an insulating layer is arranged on a chip-shaped substrate. That is, a chip-shaped substrate, a heating element disposed on the chip-shaped substrate and generating heat when energized, an insulating layer disposed on the heating element, and generated from the heating element disposed on the insulating layer The present invention can also be applied to a chip type fuse having a fuse element which is blown by heat.
【００１５】発熱体としては、温度特性を実質的に有し
ない抵抗体を用いてもよい。しかし発熱体として、温度
特性を有する、サーミスタを用いることにより、ヒュー
ズ素子の溶断時間の調整を行えたり、発熱体の焼損即ち
焼き切れを防ぐことができる。例えば、発熱体に定電圧
が印加される使用条件では、発熱量に比例する電力
（Ｗ）と電圧（Ｖ）との関係式は、Ｗ＝Ｖ２／Ｒ（Ｒは
抵抗値）になる。そのため、温度の上昇にしたがって抵
抗値（Ｒ）が増加する正特性サーミスタを用いると、温
度の上昇にしたがって消費電力（Ｗ）が小さくなって発
熱量が減少する。また、温度の上昇にしたがって抵抗値
（Ｒ）が減少する負特性サーミスタを用いると、温度の
上昇にしたがって消費電力（Ｗ）が多くなって発熱量が
増加する。したがって発熱体に定電圧が印加される使用
条件下において、発熱体の焼き切れ防止等を図りたい場
合には、発熱体として正特性サーミスタを用いるのが好
ましい。また、ヒューズ素子の溶断時間を早めたい場合
には、発熱体として負特性サーミスタを用いるのが好ま
しい。As the heating element, a resistor having substantially no temperature characteristics may be used. However, by using a thermistor having a temperature characteristic as the heating element, it is possible to adjust the fusing time of the fuse element and to prevent the heating element from being burned out. For example, under a use condition in which a constant voltage is applied to the heating element, a relational expression between power (W) and voltage (V) proportional to the amount of generated heat is W = V 2 / R (R is a resistance value). Therefore, when a positive temperature coefficient thermistor whose resistance value (R) increases as the temperature rises is used, the power consumption (W) decreases and the heat generation decreases as the temperature rises. Further, when a negative temperature coefficient thermistor whose resistance value (R) decreases as the temperature rises is used, the power consumption (W) increases and the heat generation increases as the temperature rises. Therefore, when it is desired to prevent burnout of the heating element under a use condition in which a constant voltage is applied to the heating element, it is preferable to use a positive temperature coefficient thermistor as the heating element. When it is desired to shorten the fusing time of the fuse element, it is preferable to use a negative characteristic thermistor as the heating element.
【００１６】また、発熱体に定電流が通電される使用条
件では、発熱量に比例する電力（Ｗ）と電流（Ｉ）との
関係式は、Ｗ＝Ｉ２Ｒ（Ｒは抵抗値）になる。そのた
め、温度の上昇にしたがって抵抗値（Ｒ）が増加する正
特性サーミスタを用いると、温度の上昇にしたがって消
費電力（Ｗ）が多くなって発熱量が増加する。また、温
度の上昇にしたがって抵抗値（Ｒ）が減少する負特性サ
ーミスタを用いると、温度の上昇にしたがって消費電力
（Ｗ）が少なくなって発熱量が減少する。したがって、
発熱体に定電流が通電される使用条件下においては、発
熱体の焼き切れ防止等を図りたい場合には、発熱体とし
て負特性サーミスタを用いるのが好ましい。また、ヒュ
ーズ素子の溶断時間を早めたい場合には、発熱体として
正特性サーミスタを用いるのが好ましい。Further, under a use condition in which a constant current is supplied to the heating element, the relational expression between the electric power (W) and the current (I) proportional to the calorific value is expressed as W = I 2 R (R is a resistance value). Become. Therefore, if a positive temperature coefficient thermistor whose resistance value (R) increases as the temperature rises is used, the power consumption (W) increases and the heat generation increases as the temperature rises. When a negative temperature coefficient thermistor whose resistance (R) decreases as the temperature rises is used, the power consumption (W) decreases and the heat generation decreases as the temperature rises. Therefore,
It is preferable to use a negative temperature coefficient thermistor as the heating element under conditions of use in which a constant current is applied to the heating element to prevent burnout of the heating element. When it is desired to shorten the fusing time of the fuse element, it is preferable to use a positive temperature coefficient thermistor as the heating element.
【００１７】[0017]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１及び図２は一部を省略
した本発明の実施の形態のチップ型ヒューズの平面図及
び底面図であり、図３は図１のIII-III線で切断した概
略断面図である。なお、理解を容易にするため、図３に
おいては各部の厚み寸法を誇張して描いている。図１及
び図２に示すように、このチップ型ヒューズは、ほぼ矩
形のチップ状基板１を有している。チップ状基板１はセ
ラミックスにより形成されており、その長手方向に延び
る２つの長辺のうちの１つの長辺には３つの半円弧状の
凹部３乃至７が形成されている。また他方の長辺の中央
部にも１つの円弧状の凹部９が形成されている。これら
の凹部３乃至９は、チップ状基板１の表面１ａと裏面１
ｂとを結ぶ側面または外周面に沿って延びている。また
チップ状基板１の２つの短辺には、それぞれ平面から見
てＵ字状を呈する凹部１１及び１３が形成されている。
これらの凹部１１及び１３には、チップ状基板の表面１
ａを覆う図示しないケースの取付用フックが嵌合され
る。Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 are a plan view and a bottom view, respectively, of a chip type fuse according to an embodiment of the present invention, with a part thereof being omitted. FIG. 3 is a schematic sectional view taken along line III-III of FIG. In order to facilitate understanding, the thickness of each part is exaggerated in FIG. As shown in FIGS. 1 and 2, the chip type fuse has a substantially rectangular chip-shaped substrate 1. The chip-shaped substrate 1 is formed of ceramics, and three semicircular concave portions 3 to 7 are formed on one of the two long sides extending in the longitudinal direction. One arc-shaped concave portion 9 is also formed at the center of the other long side. These recesses 3 to 9 are formed on the front surface 1 a and the back surface 1 of the chip-shaped substrate 1.
b and extends along the side surface or the outer peripheral surface. On two short sides of the chip-shaped substrate 1, concave portions 11 and 13 each having a U-shape when viewed from a plane are formed.
These recesses 11 and 13 are provided with the surface 1 of the chip-shaped substrate.
A mounting hook of a case (not shown) that covers a is fitted.
【００１８】チップ状基板１の表面１ａには、凹部３乃
至７に隣接して形成された表面電極１５乃至１９と、ア
ンカー部として用いられる補助電極２１及び２３とが設
けられている。表面電極１５乃至１９及び補助電極２
１，２３は、ガラスペーストにＡｇ，Ａｇ−Ｐｄ等の導
電性粉末が混練されてなるメタルグレーズ導電性ペース
トを用いて形成されている。パターンの印刷はスクリー
ン印刷を用いて行われ、ペーストの焼成温度は約８５０
℃程度である。凹部３及び７に隣接する表面電極１５及
び１９は、接続用電極１５ａ，１９ａと一対のヒューズ
用電極１５ｂ，１９ｂとをそれぞれ有している。凹部５
に隣接する表面電極１７は、接続用電極１７ａと接続用
電極１７ａから延びるヒューズ用中間電極１７ｂとを有
している。補助電極２１は、ヒューズ用電極１５ｂとヒ
ューズ用中間電極１７ｂとの間のほぼ中央部に形成され
ており、補助電極２３は、ヒューズ用電極１９ｂとヒュ
ーズ用中間電極１７ｂとの間のほぼ中央部に形成されて
いる。On the front surface 1a of the chip-shaped substrate 1, there are provided surface electrodes 15 to 19 formed adjacent to the concave portions 3 to 7, and auxiliary electrodes 21 and 23 used as anchor portions. Surface electrodes 15 to 19 and auxiliary electrode 2
Reference numerals 1 and 23 are formed using a metal glaze conductive paste obtained by kneading a conductive powder such as Ag or Ag-Pd into a glass paste. The printing of the pattern is performed using screen printing, and the firing temperature of the paste is about 850.
It is about ° C. The surface electrodes 15 and 19 adjacent to the recesses 3 and 7 have connection electrodes 15a and 19a and a pair of fuse electrodes 15b and 19b, respectively. Recess 5
Has a connection electrode 17a and a fuse intermediate electrode 17b extending from the connection electrode 17a. The auxiliary electrode 21 is formed substantially at the center between the fuse electrode 15b and the fuse intermediate electrode 17b, and the auxiliary electrode 23 is formed substantially at the center between the fuse electrode 19b and the fuse intermediate electrode 17b. Is formed.
【００１９】チップ状基板１の表面１ａ上には矩形状の
ヒューズ素子２５が形成されている。ヒューズ素子２５
は、一対のヒューズ用電極１５ｂ，１９ｂと、補助電極
２１，２３と、ヒューズ用中間電極１７ｂとを跨いで形
成されており、後述する裏面１ｂ側の発熱体４５が発生
する熱により溶断する。ヒューズ素子２５は、ヒューズ
用中間電極１７ｂを跨ぐことにより、一対の分割ヒュー
ズ素子２５Ａ及び２５Ｂから構成されることになる。一
方の分割ヒューズ素子２５Ａは、ヒューズ素子２５のヒ
ューズ用電極１５ｂとヒューズ用中間電極１７ｂとの間
の部分であり、他方の分割ヒューズ素子２５Ｂは、ヒュ
ーズ素子２５のヒューズ用電極１９ｂとヒューズ用中間
電極１７ｂとの間の部分である。本例のように、補助電
極２１，２３及びヒューズ用中間電極１７ｂを跨いでヒ
ューズ素子２５を形成すると、ヒューズ素子２５を形成
する際に補助電極２１，２３及びヒューズ用中間電極１
７ｂが溶融した半田材料を引き止めることができるた
め、半田材料の分離を防いでヒューズ素子２５を確実に
形成できる。A rectangular fuse element 25 is formed on the front surface 1a of the chip-shaped substrate 1. Fuse element 25
Are formed so as to straddle a pair of fuse electrodes 15b and 19b, auxiliary electrodes 21 and 23, and a fuse intermediate electrode 17b, and are blown by heat generated by a heating element 45 on the back surface 1b described later. The fuse element 25 is composed of a pair of divided fuse elements 25A and 25B by straddling the fuse intermediate electrode 17b. One split fuse element 25A is a portion between the fuse electrode 15b of the fuse element 25 and the fuse intermediate electrode 17b, and the other split fuse element 25B is a part between the fuse electrode 19b of the fuse element 25 and the fuse intermediate electrode 17b. This is a portion between the electrode 17b. When the fuse element 25 is formed across the auxiliary electrodes 21 and 23 and the fuse intermediate electrode 17b as in this example, the auxiliary electrodes 21 and 23 and the fuse intermediate electrode 1 are formed when the fuse element 25 is formed.
Since the molten solder material 7b can be stopped, the fuse element 25 can be reliably formed by preventing the solder material from being separated.
【００２０】また、ヒューズ素子２５は、図３に示すよ
うに、下側半田材料層２７と、下側半田材料層２７の上
に直接形成された上側半田材料層２９とが積層されて構
成されている。下側半田材料層２７は、本例のチップ型
ヒューズを後述するリフローソルダリング方法により回
路基板上に実装する際のリフロー条件におけるピーク温
度（２５０℃）よりも高い融点（２９５℃）を有する鉛
を含む第１の半田材料を用いて形成されている。上側半
田材料層２９は、ピーク温度（２５０℃）よりも低い融
点（２４５℃）を有するＳｎ／Ｓｂ系の鉛を含まない第
２の半田材料を用いて形成されている。下側半田材料層
２７の形成方法についていは、前述の国際公開番号ＷＯ
００／１９４７２号公報に詳しく説明されているので省
略する。また上側半田材料層２９の形成方法についてい
は、下側半田材料層２７を形成したのちに、その上に国
際公開番号ＷＯ００／１９４７２号公報に示された方法
と同じ方法で重ねて形成すればよい。半田同士のなじみ
が良いため、上側半田材料層２９を形成する際には、ア
ンカーとなるような電極は特に必要としない。第１の半
田材料の融点と第２の半田材料の融点の差は４０℃以上
にするのが好ましい。また、下側半田材料層２７の抵抗
値Ｒ１と、下側半田材料層２７と上側半田材料層２９と
を併せたヒューズ素子の抵抗値Ｒ２との比は、１：８と
なっている。これらの抵抗値Ｒ１とＲ２との比は、１：
１７〜１：５とするのが好ましい。なお、最も好ましい
のは、１：８前後である。下側半田材料層２７及び上側
半田材料層２９の作用については、後に詳細に説明す
る。なお、第２の半田材料は、Ｓｎ／Ｓｂ系以外にＳｎ
／Ａｇ系及びＳｎ／Ｃｕ系を用いることができる。ま
た、本発明のヒューズ素子の構造の思想は、従来の鉛を
含む半田材料に用いてもよいのは勿論である。As shown in FIG. 3, the fuse element 25 is formed by laminating a lower solder material layer 27 and an upper solder material layer 29 formed directly on the lower solder material layer 27. ing. The lower solder material layer 27 is a lead having a melting point (295 ° C.) higher than a peak temperature (250 ° C.) under reflow conditions when the chip type fuse of this example is mounted on a circuit board by a reflow soldering method described later. Is formed using a first solder material containing The upper solder material layer 29 is formed using a Sn / Sb-based lead-free second solder material having a melting point (245 ° C.) lower than the peak temperature (250 ° C.). Regarding the method of forming the lower solder material layer 27, see the aforementioned International Publication No. WO
Since it is described in detail in JP-A-00 / 19472, the description is omitted. Regarding the method of forming the upper solder material layer 29, after forming the lower solder material layer 27, the lower solder material layer 27 may be formed on the lower solder material layer 27 by the same method as that disclosed in International Publication No. WO00 / 19472. Good. When the upper solder material layer 29 is formed, an electrode serving as an anchor is not particularly required because the solder is well compatible with each other. The difference between the melting point of the first solder material and the melting point of the second solder material is preferably set to 40 ° C. or more. The ratio of the resistance value R1 of the lower solder material layer 27 to the resistance value R2 of the fuse element combining the lower solder material layer 27 and the upper solder material layer 29 is 1: 8. The ratio between these resistance values R1 and R2 is 1:
It is preferably 17 to 1: 5. The most preferable is around 1: 8. The operation of the lower solder material layer 27 and the upper solder material layer 29 will be described later in detail. In addition, the second solder material is Sn / Sb based Sn
/ Ag system and Sn / Cu system can be used. Further, the concept of the structure of the fuse element of the present invention may be applied to a conventional solder material containing lead.
【００２１】チップ状基板１上に配置されたヒューズ素
子２５を幅方向に挟む位置には、チップ状基板１を厚み
方向に貫通する３つの貫通孔３１乃至３５が形成されて
いる。このように貫通孔３１乃至３５を形成すると、発
熱体４５から出た熱が貫通孔３１乃至３５の外側には放
散し難く、ヒューズ素子２５の中央部に集まることにな
るため、より短い時間で発熱体４５からの熱でヒューズ
素子２５を溶断することができるようになる。Three through holes 31 to 35 penetrating the chip-shaped substrate 1 in the thickness direction are formed at positions sandwiching the fuse element 25 arranged on the chip-shaped substrate 1 in the width direction. When the through holes 31 to 35 are formed in this manner, the heat generated from the heating element 45 is unlikely to be radiated to the outside of the through holes 31 to 35 and is collected at the central portion of the fuse element 25. The fuse element 25 can be blown by the heat from the heating element 45.
【００２２】チップ状基板１の表面１ａには、ヒューズ
素子２５及び各接続用電極１５ａ…の半田付け部分を除
いた領域に、ガラス材料からなる絶縁材料を用いてオー
バーコート３６が形成されている。なお、図１では、理
解を容易にするため、オーバーコート３６を透明に描い
ている。On the surface 1a of the chip-shaped substrate 1, an overcoat 36 is formed by using an insulating material made of a glass material in a region excluding the soldering portions of the fuse elements 25 and the connection electrodes 15a. . In FIG. 1, the overcoat 36 is drawn transparent for easy understanding.
【００２３】図２に示すように、チップ状基板１の裏面
１ｂには、凹部３乃至９に隣接して裏面電極３７乃至４
３が、前述のメタルグレーズ導電性ペーストを用いて形
成されている。凹部３及び７に隣接する裏面電極３７，
４１は、接続用電極をそれぞれ構成している。凹部９に
隣接する裏面電極４３は、接続用電極４３ａと、チップ
状基板１の短辺に沿って延びる一対の発熱体用電極４３
ｂ及び４３ｃと、接続用電極４３ａと一対の発熱体用電
極４３ｂ及び４３ｃとをそれぞれ連結する連結部４３ｄ
及び４３ｅとを有している。これにより一対の発熱体用
電極４３ｂ及び４３ｃは電気的に共通接続されているこ
とになる。凹部５に隣接する裏面電極３９は、接続用電
極３９ａと接続用電極３９ａから裏面電極４３の接続用
電極４３ａ側に延びる発熱体用中間電極３９ｂとを有し
ている。この発熱体用中間電極３９ｂは、一対の発熱体
用電極４３ｂ及び４３ｃの間に位置している。As shown in FIG. 2, on the back surface 1b of the chip-shaped substrate 1, the back electrodes 37 and 4 adjacent to the recesses 3 to 9 are provided.
3 is formed using the above-mentioned metal glaze conductive paste. A back electrode 37 adjacent to the recesses 3 and 7;
Reference numerals 41 each constitute a connection electrode. The back electrode 43 adjacent to the concave portion 9 includes a connection electrode 43 a and a pair of heating element electrodes 43 extending along the short side of the chip-shaped substrate 1.
b and 43c, and a connection portion 43d for connecting the connection electrode 43a and the pair of heating element electrodes 43b and 43c, respectively.
And 43e. Thus, the pair of heating element electrodes 43b and 43c are electrically connected in common. The back electrode 39 adjacent to the concave portion 5 has a connection electrode 39a and a heating element intermediate electrode 39b extending from the connection electrode 39a to the connection electrode 43a of the back electrode 43. The heating element intermediate electrode 39b is located between the pair of heating element electrodes 43b and 43c.
【００２４】チップ状基板１の裏面１ｂ上には、一対の
発熱体用電極４３ｂ及び４３ｃと発熱体用中間電極３９
ｂとを跨ぐように矩形状の発熱体４５が形成されてい
る。この発熱体４５は、チップ状基板１を間に介して表
面１ａ上のヒューズ素子２５と対向する位置に配置され
ている。この発熱体４５もヒューズ素子２５と同様に、
発熱体用中間電極３９ｂを跨ぐことにより、一対の分割
発熱体４５Ａ及び４５Ｂから構成されることになり、通
電されてチップ状基板１を通してヒューズ素子２５を溶
断するための熱を発生する。一方の分割発熱体４５Ａ
は、発熱体４５の発熱体用電極４３ｂと発熱体用中間電
極３９ｂとの間の部分であり、分割ヒューズ素子２５Ｂ
と対向している。他方の分割発熱体４５Ｂは、発熱体４
５の発熱体用電極４３ｃと発熱体用中間電極３９ｂとの
間の部分であり、分割ヒューズ素子２５Ａと対向してい
る。この発熱体４５は、温度上昇にしたがって抵抗値が
変化するサーミスタにより形成されている。サーミスタ
の種類は、使用環境及び目的に応じて適宜に設定するこ
とができる。例えば、発熱体に定電圧が印加される使用
条件下において、発熱体の焼き切れ防止等を図りたい場
合には、温度上昇にしたがって抵抗値が増加する正特性
サーミスタを用いるのが好ましい。また、ヒューズ素子
の溶断時間を早めたい場合には、温度上昇にしたがって
抵抗値が減少する負特性サーミスタを用いるのが好まし
い。発熱体に定電流が通電される使用条件下において、
発熱体の焼き切れ防止等を図りたい場合には、発熱体と
して負特性サーミスタを用いるのが好ましい。また、ヒ
ューズ素子の溶断時間を早めたい場合には、発熱体とし
て正特性サーミスタを用いるのが好ましい。負特性サー
ミスタとしては、Ｂ定数が３０００〜５０００の材料を
用いることができる。On the back surface 1b of the chip-shaped substrate 1, a pair of heating element electrodes 43b and 43c and a heating element intermediate electrode 39 are provided.
A rectangular heating element 45 is formed so as to straddle b. The heating element 45 is arranged at a position facing the fuse element 25 on the front surface 1a with the chip-shaped substrate 1 interposed therebetween. This heating element 45 is also similar to the fuse element 25,
By straddling the heating element intermediate electrode 39b, the heating element is composed of a pair of divided heating elements 45A and 45B, and is energized to generate heat for fusing the fuse element 25 through the chip-shaped substrate 1. One split heating element 45A
Is a portion between the heating element electrode 43b of the heating element 45 and the heating element intermediate electrode 39b.
And is facing. The other divided heating element 45B is the heating element 4
No. 5 between the heating element electrode 43c and the heating element intermediate electrode 39b, and faces the split fuse element 25A. The heating element 45 is formed by a thermistor whose resistance value changes with a rise in temperature. The type of thermistor can be appropriately set according to the use environment and purpose. For example, when it is desired to prevent the heating element from burning out under a use condition in which a constant voltage is applied to the heating element, it is preferable to use a positive temperature coefficient thermistor whose resistance increases as the temperature increases. When it is desired to shorten the fusing time of the fuse element, it is preferable to use a negative characteristic thermistor whose resistance value decreases as the temperature rises. Under operating conditions where a constant current flows through the heating element,
When it is desired to prevent burnout of the heating element, it is preferable to use a negative characteristic thermistor as the heating element. When it is desired to shorten the fusing time of the fuse element, it is preferable to use a positive temperature coefficient thermistor as the heating element. A material having a B constant of 3000 to 5000 can be used as the negative characteristic thermistor.
【００２５】チップ状基板１の裏面１ｂには、裏面電極
４１の半田付け部分を除いた領域、一対の発熱体用電極
４３ｂ，４３ｃ及び発熱体４５を覆うようにガラス材料
または樹脂からなる絶縁コート４７が形成されている。
なお、図２では、理解を容易にするため、絶縁コート４
７を透明に描いている。On the back surface 1b of the chip-shaped substrate 1, an insulating coating made of a glass material or resin is formed so as to cover the area excluding the soldered portion of the back electrode 41, the pair of heating element electrodes 43b and 43c, and the heating element 45. 47 are formed.
In FIG. 2, for easy understanding, an insulating coat 4
7 is drawn transparently.
【００２６】また、図１及び図２には示していないが、
チップ状基板１の表面１ａ上の各接続用電極１５ａ，１
７ａ，１９ａと、各接続用電極１５ａ，１７ａ，１９ａ
に対応する裏面１ｂ上の各接続用電極３７，３９，４１
とをそれぞれ接続するために、両者に亘って図４に示す
ような側面電極４９…が形成されている。ここで、接続
用電極１５ａと接続用電極３７との接続例を示す図３を
用いて側面電極４９について説明する。図４示すよう
に、側面電極４９は、前述のメタルグレーズ導電性ペー
ストを用いて、チップ状基板１の表面１ａと裏面１ｂと
をつなぐ外側面上に形成されており、対応する表面電極
の接続用電極１５ａ…及び裏面電極の接続用電極３７…
の上に部分的に重なっている。このように側面電極４９
を形成した場合には、チップ状基板１の角部で側面電極
４９の厚みが薄くなる傾向があり、この部分でジュール
熱が発生し、ヒューズ素子２５の溶断時間が長くなる可
能性がある。そこでこの例では、側面電極４９と接続用
電極１５ａ…の上に補足電極５１を重ねて形成して、厚
みが薄くなった側面電極４９の部分を補足している。補
足電極５１もメタルグレーズ導電性ペーストを用いて形
成されている。このように側面電極４９…が形成される
ことにより、ヒューズ用中間電極１７ｂと発熱体用中間
電極３９ｂとが電気的に共通接続される。Although not shown in FIGS. 1 and 2,
Each connection electrode 15a, 1 on the surface 1a of the chip-shaped substrate 1
7a, 19a and connection electrodes 15a, 17a, 19a
Connection electrodes 37, 39, 41 on the back surface 1b corresponding to
Are connected to each other to form side electrodes 49 as shown in FIG. Here, the side surface electrode 49 will be described with reference to FIG. 3 showing a connection example between the connection electrode 15a and the connection electrode 37. As shown in FIG. 4, the side electrode 49 is formed on the outer surface connecting the front surface 1 a and the back surface 1 b of the chip-shaped substrate 1 by using the above-mentioned metal glaze conductive paste. Electrodes 15a and connection electrodes 37 for the back electrodes.
Partially overlaps the Thus, the side electrode 49
Is formed, the thickness of the side electrode 49 tends to be thin at the corners of the chip-shaped substrate 1, and Joule heat is generated in this portion, and the fusing time of the fuse element 25 may be long. Therefore, in this example, the supplementary electrode 51 is formed on the side electrode 49 and the connection electrodes 15a... So as to supplement the part of the side electrode 49 having a reduced thickness. The supplementary electrode 51 is also formed using a metal glaze conductive paste. By forming the side electrodes 49 in this manner, the fuse intermediate electrode 17b and the heating element intermediate electrode 39b are electrically connected in common.
【００２７】またチップ状基板１の裏面１ｂには、スぺ
ーサ手段を構成する４つの突出部５３Ａ，５３Ｂ，５５
Ａ，５５Ｂが分散した状態で形成されている。突出部５
３Ａ，５３Ｂは、矩形状を有しており、一対の発熱体用
電極４３ｂ及び４３ｃの外側にそれぞれ形成されてい
る。突出部５５Ａ，５５Ｂも矩形状を有しており、裏面
電極４１と裏面電極３９との間及び裏面電極３７と裏面
電極３９との間にそれぞれ形成されている。これらの突
出部５３Ａ…は、先端部の位置が絶縁コート４７の表面
よりもチップ状基板１から離れた位置にあって、チップ
型ヒューズが回路基板上に実装されたときに、絶縁コー
ト４７が回路基板と実質的に接触しないようにするため
のスペースを形成している。これらの突出部５３Ａ…
は、いずれも絶縁コート４７を形成する材料と同じ絶縁
材料（ガラス材料または樹脂）により形成されている。On the back surface 1b of the chip-shaped substrate 1, four projecting portions 53A, 53B, 55 constituting spacer means are provided.
A and 55B are formed in a dispersed state. Projection 5
3A and 53B have a rectangular shape and are formed outside the pair of heating element electrodes 43b and 43c, respectively. The protrusions 55A and 55B also have a rectangular shape, and are formed between the back electrode 41 and the back electrode 39 and between the back electrode 37 and the back electrode 39, respectively. These protruding portions 53A are located at positions where the tip portions are farther from the chip-shaped substrate 1 than the surface of the insulating coat 47, and when the chip type fuse is mounted on the circuit board, the insulating coat 47 is formed. A space is formed so as not to make substantial contact with the circuit board. These projections 53A ...
Are formed of the same insulating material (glass material or resin) as the material forming the insulating coat 47.
【００２８】本例のチップ型ヒューズは、接続用電極３
７，３９ａ，４１，４３ａに対応する位置に予め半田ペ
ースト（ソルダペースト）が印刷された回路基板に搭載
した状態で熱風が噴出する炉を通過させてソルダペース
トを溶融させ、その後冷却工程を経て固化させるリフロ
ーソルダリング方法により回路基板上に実装される。本
例では、下側半田材料層２７が、リフローソルダリング
方法により回路基板上に実装する際のリフロー条件にお
けるピーク温度（２５０℃）よりも高い融点（２９５
℃）を有する第１の半田材料を用いて形成されているた
め、回路基板上に実装される際にヒューズ素子２５が溶
断されることはない。また、実装時には、上側半田材料
層２９の第２の半田材料は溶融した状態で下側半田材料
層２７の上に連続した溶融状態で留まっている。The chip type fuse of the present embodiment has the connection electrode 3
7, 39a, 41, and 43a are mounted on a circuit board on which a solder paste (solder paste) has been printed in advance, and are passed through a furnace in which hot air is blown out to melt the solder paste. It is mounted on a circuit board by a solidification reflow soldering method. In this example, the lower solder material layer 27 has a melting point (295) higher than the peak temperature (250 ° C.) under reflow conditions when mounted on a circuit board by a reflow soldering method.
C), the fuse element 25 is not blown when mounted on a circuit board. Further, at the time of mounting, the second solder material of the upper solder material layer 29 remains in a continuous molten state on the lower solder material layer 27 in a molten state.
【００２９】この実施の形態のチップ型ヒューズの回路
図は、図５に示す通りである。このチップ型ヒューズで
は、接続用電極３７及び４１が保護すべき回路の遮断部
分に接続され、また接続用電極４３ａが保護すべき回路
の過電圧を検出すべき箇所に接続される。そして、過大
電圧が接続用電極４３ａから一対の分割発熱体４５Ａ，
４５Ｂに印加されると一対の分割ヒューズ素子２５Ａ及
び２５Ｂの少なくとも一方を通って電流が流れる。そし
て分割抵抗体４５Ａ，４５Ｂからの発熱により、一対の
分割ヒューズ素子２５Ａ，２５Ｂの少なくとも一つが溶
融温度まで加熱されると溶断する。また過大電流が接続
用電極３７と接続用電極３９との間を流れると、その際
の熱で一対の分割ヒューズ素子２５Ａ，２５Ｂの少なく
とも一つが溶断し、接続用電極３７と接続用電極４１と
の間で回路が遮断する。本例のように、高い融点を有す
る第１の半田材料を用いて形成された下側半田材料層２
７と、低い融点を有する第２の半田材料を用いて下側半
田材料層２７の上に直接形成された上側半田材料層２９
とからヒューズ素子２５を構成すると、発熱体４５から
ヒューズ素子２５に伝わる熱によって、最初に、融点の
低い第２の半田材料が溶融して上側半田材料層２９が溶
断され、次に第１の半田材料が溶融する。その際に第１
の半田材料の両端部が溶断された上側半田材料層２９に
それぞれ引っ張られるため、下側半田材料層２７の溶断
が容易になる。そのため、高い融点を有する下側半田材
料層２７によって、リフローソルダリング時のヒューズ
素子の溶断を防ぐことができ、しかも低い融点を有する
上側半田材料層２９によって、溶断時間の遅れを抑制で
きる。The circuit diagram of the chip type fuse of this embodiment is as shown in FIG. In this chip type fuse, the connection electrodes 37 and 41 are connected to the cut-off portion of the circuit to be protected, and the connection electrode 43a is connected to a portion of the circuit to be protected where overvoltage is to be detected. An excessive voltage is applied to the pair of divided heating elements 45A from the connection electrode 43a.
When the voltage is applied to 45B, a current flows through at least one of the pair of split fuse elements 25A and 25B. Then, when at least one of the pair of divided fuse elements 25A, 25B is heated to the melting temperature by the heat generated from the divided resistors 45A, 45B, the fuse elements are blown. Also, when an excessive current flows between the connection electrode 37 and the connection electrode 39, at least one of the pair of split fuse elements 25A and 25B is melted by the heat at that time, and the connection electrode 37 and the connection electrode 41 Circuit breaks between As in this example, the lower solder material layer 2 formed using the first solder material having a high melting point
7 and an upper solder material layer 29 directly formed on the lower solder material layer 27 using a second solder material having a low melting point.
When the fuse element 25 is formed from the above, the heat transferred from the heating element 45 to the fuse element 25 first melts the second solder material having a low melting point, blows the upper solder material layer 29, and then melts the first solder material layer 29. The solder material melts. At that time the first
Both ends of the solder material are pulled by the blown upper solder material layer 29, so that the lower solder material layer 27 is easily blown. Therefore, the lower solder material layer 27 having a higher melting point can prevent the fuse element from being blown during reflow soldering, and the upper solder material layer 29 having a lower melting point can suppress a delay in the blowing time.
【００３０】次に、２９５℃の融点を有する下側半田材
料層２７と、２４５℃の融点を有する上側半田材料層２
９とを備えた本例のチップ型ヒューズ１０個と、２９５
℃の融点を有する一層構造の半田材料層を備えた比較例
のチップ型ヒューズ１０個とにそれぞれ５Ｗの電力を供
給するように電圧を印加して各チップ型ヒューズの溶断
時間を測定した。なお、本試験に用いたヒューズは、い
ずれも４ｍΩの抵抗値を有しており、発熱体にはサーミ
スタではない通常の抵抗体（４．１Ω）を用いた。測定
結果は、比較例のチップ型ヒューズは６０秒以内におい
て４個のチップ型ヒューズのヒューズ素子が溶断せず、
溶断したチップ型ヒューズはいずれも６０秒に近い時間
がかかって溶断した。これに対して本例のチップ型ヒュ
ーズでは、平均２９．３秒でいずれのチップ型ヒューズ
もヒューズ素子が溶断した。これにより、本例のチップ
型ヒューズは、溶断時間を短くできるのが分かる。Next, the lower solder material layer 27 having a melting point of 295 ° C. and the upper solder material layer 2 having a melting point of 245 ° C.
9 and 295
A voltage was applied so as to supply 5 W of power to each of the ten chip fuses of the comparative example having a single-layered solder material layer having a melting point of ° C., and the fusing time of each chip fuse was measured. Each of the fuses used in this test had a resistance of 4 mΩ, and a normal resistor (4.1 Ω) that was not a thermistor was used as the heating element. The measurement results show that the fuse elements of the four chip fuses did not blow within 60 seconds in the chip fuse of the comparative example.
Each of the blown chip fuses took about 60 seconds to blow. On the other hand, in the chip type fuse of this example, the fuse element was blown out in each chip type fuse in an average of 29.3 seconds. As a result, it can be seen that the chip type fuse of this example can shorten the fusing time.
【００３１】なお、本発明のヒューズ素子は、絶縁層を
介して発熱体とヒューズ素子とが配置された構成物をチ
ップ状基板上に配置するタイプのチップ型ヒューズにも
適用できる。この場合、チップ状基板に発熱体を形成
し、この発熱体上に絶縁ガラス等の絶縁層を作る。次
に、絶縁層上に下側半田材料層を形成した後に上側半田
材料層を形成してヒューズ素子を形成するようにしても
よい。The fuse element of the present invention can also be applied to a chip type fuse in which a component in which a heating element and a fuse element are arranged via an insulating layer is arranged on a chip-shaped substrate. In this case, a heating element is formed on the chip-shaped substrate, and an insulating layer such as insulating glass is formed on the heating element. Next, after forming a lower solder material layer on the insulating layer, an upper solder material layer may be formed to form a fuse element.
【００３２】[0032]
【発明の効果】本発明によれば、融点を高くしても、溶
断時間が短いヒューズ素子を得ることができる。また、
鉛フリー半田を用いるピーク温度の高いリフローソルダ
リング時におけるヒューズ素子の溶断を防ぐことがで
き、しかも比較的短いヒューズ素子の溶断時間が求めら
れる電子機器にも対応できるチップ型ヒューズを得るこ
とができる。According to the present invention, a fuse element having a short fusing time can be obtained even if the melting point is increased. Also,
A chip-type fuse that can prevent the fuse element from being blown during reflow soldering with a high peak temperature using lead-free solder and that can be used for electronic equipment that requires a relatively short fuse element fusing time can be obtained. .
【図１】 一部を省略した本発明の実施の形態のチップ
型ヒューズの平面図である。FIG. 1 is a plan view of a chip type fuse according to an embodiment of the present invention, a part of which is omitted.
【図２】 一部を省略した本発明の実施の形態のチップ
型ヒューズの底面図である。FIG. 2 is a bottom view of the chip type fuse according to the embodiment of the present invention, a part of which is omitted.
【図３】 図１をIII-III線で切断した概略断面図であ
る。FIG. 3 is a schematic sectional view of FIG. 1 taken along the line III-III.
【図４】 図１の実施の形態のチップ型ヒューズの側面
電極の構造を示す部分拡大断面図である。FIG. 4 is a partially enlarged sectional view showing a structure of a side electrode of the chip type fuse of the embodiment of FIG. 1;
【図５】 図１の実施の形態のチップ型ヒューズの回路
図である。FIG. 5 is a circuit diagram of the chip type fuse according to the embodiment of FIG. 1;
１ チップ状基板 １５ｂ，１９ｂ 一対のヒューズ用電極 １７ｂ ヒューズ用中間電極 ２５ ヒューズ素子 ２７ 下側半田材料層 ２９ 上側半田材料層 ３９ｂ 発熱体用中間電極 ４３ｂ，４３ｃ 一対の発熱体用電極 ４５ 発熱体 Reference Signs List 1 chip-shaped substrate 15b, 19b pair of fuse electrodes 17b fuse intermediate electrode 25 fuse element 27 lower solder material layer 29 upper solder material layer 39b heating element intermediate electrode 43b, 43c pair of heating element electrodes 45 heating element
Claims (9)
れ、前記絶縁材を介して発熱体から伝わる熱で溶断する
ヒューズ素子であって、 第１の半田材料を用いて形成された下側半田材料層と、 前記第１の半田材料よりも融点の低い第２の半田材料を
用いて前記下側半田材料層の上に直接形成された上側半
田材料層とからなることを特徴とするヒューズ素子。1. A fuse element formed using a solder material on an insulating material and blown by heat transmitted from a heating element via the insulating material, wherein the fuse element is formed using a first solder material. A first solder material layer and an upper solder material layer directly formed on the lower solder material layer using a second solder material having a lower melting point than the first solder material. Fuse element.
れ、前記絶縁材を介して発熱体から伝わる熱で溶断する
ヒューズ素子であって、 鉛を含む第１の半田材料を用いて形成された下側半田材
料層と、 鉛を含まず且つ前記第１の半田材料よりも融点の低い第
２の半田材料を用いて前記下側半田材料層の上に直接形
成された上側半田材料層とからなることを特徴とするヒ
ューズ素子。2. A fuse element formed on an insulating material using a solder material and blown by heat transmitted from a heating element via the insulating material, wherein the fuse element is formed using a first solder material containing lead. Lower solder material layer, and an upper solder material layer directly formed on the lower solder material layer using a second solder material that does not contain lead and has a lower melting point than the first solder material And a fuse element comprising:
半田材料の融点の差が４０℃以上あることを特徴とする
請求項１または２に記載のヒューズ素子。3. The fuse element according to claim 1, wherein a difference between a melting point of the first solder material and a melting point of the second solder material is 40 ° C. or more.
ーズ素子と、 前記チップ状基板上に配置されて通電されると前記ヒュ
ーズ素子を溶断するための熱を発生する発熱体とを具備
し、リフローソルダリング方法により回路基板上に実装
されるチップ型ヒューズであって、 前記ヒューズ素子が、 前記リフローソルダリング方法のリフロー条件における
ピーク温度よりも高い融点を有する第１の半田材料を用
いて形成された下側半田材料層と、 前記ピーク温度よりも低い融点を有する第２の半田材料
を用いて前記下側半田材料層の上に直接形成された上側
半田材料層とからなることを特徴とするチップ型ヒュー
ズ。4. A chip substrate made of ceramic, a fuse element made of a solder material disposed on the chip substrate, and a fuse element disposed on the chip substrate to blow the fuse element when energized. A chip type fuse mounted on a circuit board by a reflow soldering method, wherein the fuse element is higher than a peak temperature under reflow conditions of the reflow soldering method. A lower solder material layer formed by using a first solder material having a melting point; and a lower solder material layer formed directly by using a second solder material having a melting point lower than the peak temperature. A chip-type fuse comprising: an upper solder material layer;
の表面上に配置され、 前記発熱体は、前記チップ状基板を間に介して前記ヒュ
ーズ素子と対向するように前記チップ状基板の裏面上に
配置され、 前記ヒューズ素子は、一対のヒューズ用電極と該一対の
ヒューズ用電極の間に配置されたヒューズ用中間電極と
に跨って形成されており、 前記発熱体は一対の発熱体用電極と該一対の発熱体用電
極の間に配置された発熱体用中間電極とに跨って形成さ
れており、 前記ヒューズ用中間電極と前記発熱体用中間電極とが電
気的に共通接続されており、 前記一対の発熱体用電極が電気的に共通接続されている
請求項４に記載のチップ型ヒューズ。5. The chip element is disposed on a front surface of the chip substrate, and the heating element is disposed on a back surface of the chip substrate so as to face the fuse element with the chip substrate interposed therebetween. The fuse element is formed over a pair of fuse electrodes and a fuse intermediate electrode disposed between the pair of fuse electrodes, and the heating element is a pair of heating element electrodes. And a heating element intermediate electrode disposed between the pair of heating element electrodes, and the fuse intermediate electrode and the heating element intermediate electrode are electrically connected in common. The chip type fuse according to claim 4, wherein the pair of heating element electrodes are electrically connected in common.
り、 前記下側半田材料層の融点が２９０〜３００℃であり、 前記上側半田材料層の融点が前記下側半田材料層の融点
より４０℃以上低く、 前記下側半田材料層の抵抗値Ｒ１と、前記下側半田材料
層と前記上側半田材料層とを併せた前記ヒューズ素子の
抵抗値Ｒ２との比が１：１７〜１：５であることを特徴
とする請求項４または５に記載のチップ型ヒューズ。6. The peak temperature is 245 to 255 ° C., the melting point of the lower solder material layer is 290 to 300 ° C., and the melting point of the upper solder material layer is 40 more than the melting point of the lower solder material layer. ° C or more, and the ratio of the resistance value R1 of the lower solder material layer to the resistance value R2 of the fuse element combining the lower solder material layer and the upper solder material layer is 1:17 to 1: 5. The chip type fuse according to claim 4 or 5, wherein
する発熱体と、 前記発熱体上に配置される絶縁層と、 前記絶縁層上に配置されて前記発熱体から発生する前記
熱により溶断されるヒューズ素子とを具備し、リフロー
ソルダリング方法により回路基板上に実装されるチップ
型ヒューズであって、 前記ヒューズ素子が、 前記リフローソルダリング方法のリフロー条件における
ピーク温度よりも高い融点を有する第１の半田材料を用
いて形成された下側半田材料層と、 前記ピーク温度よりも低い融点を有する第２の半田材料
を用いて前記下側半田材料層の上に直接形成された上側
半田材料層とからなることを特徴とするチップ型ヒュー
ズ。7. A chip-shaped substrate, a heating element disposed on the chip-shaped substrate and generating heat when energized, an insulating layer disposed on the heating element, and disposed on the insulating layer A fuse element that is blown by the heat generated from the heating element, and is mounted on a circuit board by a reflow soldering method. A lower solder material layer formed using a first solder material having a melting point higher than a peak temperature under reflow conditions; and a lower solder material formed using a second solder material having a melting point lower than the peak temperature. A chip type fuse comprising an upper solder material layer formed directly on a material layer.
成されていることを特徴とする請求項４または７に記載
のチップ型ヒューズ。8. The chip type fuse according to claim 4, wherein said heating element is formed by a positive temperature coefficient thermistor.
成されていることを特徴とする請求項４または７に記載
のチップ型ヒューズ。9. The chip type fuse according to claim 4, wherein the heating element is formed by a negative temperature coefficient thermistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380281A JP4464554B2 (en) | 2000-12-14 | 2000-12-14 | Fuse element and chip type fuse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380281A JP4464554B2 (en) | 2000-12-14 | 2000-12-14 | Fuse element and chip type fuse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184282A true JP2002184282A (en) | 2002-06-28 |
| JP4464554B2 JP4464554B2 (en) | 2010-05-19 |
Family
ID=18848495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000380281A Expired - Fee Related JP4464554B2 (en) | 2000-12-14 | 2000-12-14 | Fuse element and chip type fuse |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4464554B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327748C (en) * | 2002-10-02 | 2007-07-18 | 阿尔卑斯电气株式会社 | Solder structure and soldering method of electronic assembly |
| JP2010015976A (en) * | 2008-04-21 | 2010-01-21 | Littelfuse Inc | Circuit protection device including resistor and fuse element |
| JP2012014990A (en) * | 2010-07-01 | 2012-01-19 | Kyocera Corp | Ceramic fuse and ceramic fuse package |
| KR101307530B1 (en) * | 2012-05-17 | 2013-09-12 | (주) 알엔투테크놀로지 | Ceramic chip fuse having internal heating member |
| JP2013229293A (en) * | 2012-03-29 | 2013-11-07 | Dexerials Corp | Protective element |
| JP2014044955A (en) * | 2013-10-01 | 2014-03-13 | Dexerials Corp | Protection element, and battery pack |
| KR101626726B1 (en) * | 2015-11-03 | 2016-06-01 | 한륙전자(주) | A Secondary Battery Fuse of activeness motion type |
| KR20170077062A (en) * | 2014-10-31 | 2017-07-05 | 데쿠세리아루즈 가부시키가이샤 | Short circuit element and compensation circuit using same |
| CN110957188A (en) * | 2013-08-28 | 2020-04-03 | 迪睿合株式会社 | Disconnecting element and disconnecting element circuit |
| KR20210034971A (en) * | 2019-09-23 | 2021-03-31 | 스마트전자 주식회사 | Circuit protecting device |
| KR20210041249A (en) * | 2019-10-07 | 2021-04-15 | 스마트전자 주식회사 | Circuit protecting device |
| KR20210041529A (en) * | 2019-10-07 | 2021-04-15 | 스마트전자 주식회사 | Circuit protecting device |
| US11640892B2 (en) | 2018-12-28 | 2023-05-02 | Schott Japan Corporation | Fuse element and protective element |
-
2000
- 2000-12-14 JP JP2000380281A patent/JP4464554B2/en not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327748C (en) * | 2002-10-02 | 2007-07-18 | 阿尔卑斯电气株式会社 | Solder structure and soldering method of electronic assembly |
| JP2010015976A (en) * | 2008-04-21 | 2010-01-21 | Littelfuse Inc | Circuit protection device including resistor and fuse element |
| JP2012014990A (en) * | 2010-07-01 | 2012-01-19 | Kyocera Corp | Ceramic fuse and ceramic fuse package |
| CN107104021A (en) * | 2012-03-29 | 2017-08-29 | 迪睿合电子材料有限公司 | Protection element |
| JP2013229293A (en) * | 2012-03-29 | 2013-11-07 | Dexerials Corp | Protective element |
| KR101307530B1 (en) * | 2012-05-17 | 2013-09-12 | (주) 알엔투테크놀로지 | Ceramic chip fuse having internal heating member |
| CN110957188A (en) * | 2013-08-28 | 2020-04-03 | 迪睿合株式会社 | Disconnecting element and disconnecting element circuit |
| JP2014044955A (en) * | 2013-10-01 | 2014-03-13 | Dexerials Corp | Protection element, and battery pack |
| KR102418683B1 (en) | 2014-10-31 | 2022-07-07 | 데쿠세리아루즈 가부시키가이샤 | Short circuit element and compensation circuit using same |
| KR20170077062A (en) * | 2014-10-31 | 2017-07-05 | 데쿠세리아루즈 가부시키가이샤 | Short circuit element and compensation circuit using same |
| KR101626726B1 (en) * | 2015-11-03 | 2016-06-01 | 한륙전자(주) | A Secondary Battery Fuse of activeness motion type |
| US11640892B2 (en) | 2018-12-28 | 2023-05-02 | Schott Japan Corporation | Fuse element and protective element |
| KR20210034971A (en) * | 2019-09-23 | 2021-03-31 | 스마트전자 주식회사 | Circuit protecting device |
| KR102265512B1 (en) * | 2019-09-23 | 2021-06-16 | 스마트전자 주식회사 | Circuit protecting device |
| US11302505B2 (en) | 2019-09-23 | 2022-04-12 | Smart Electronics Inc. | Circuit protection device |
| KR102265518B1 (en) * | 2019-10-07 | 2021-06-16 | 스마트전자 주식회사 | Circuit protecting device |
| KR102295891B1 (en) * | 2019-10-07 | 2021-08-31 | 스마트전자 주식회사 | Circuit protecting device |
| KR20210041529A (en) * | 2019-10-07 | 2021-04-15 | 스마트전자 주식회사 | Circuit protecting device |
| KR20210041249A (en) * | 2019-10-07 | 2021-04-15 | 스마트전자 주식회사 | Circuit protecting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4464554B2 (en) | 2010-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100473470B1 (en) | Protective device | |
| JP4110967B2 (en) | Protective element | |
| JP2001325869A (en) | Protective element | |
| JP2004185960A (en) | Circuit protection element and its manufacturing method | |
| JP2002184282A (en) | Fuse element and chip fuse | |
| JP2000285778A (en) | Protective element | |
| WO2017163765A1 (en) | Protection element | |
| JP2000285777A (en) | Protective element | |
| US5652562A (en) | Thermally fused resistor having a portion of a solder loop thermally connected to an electrically insulated portion of an outer surface of the resistor | |
| WO2016072253A1 (en) | Circuit element and method for manufacturing circuit element | |
| JPH0787129B2 (en) | Substrate type resistance / temperature fuse composite | |
| JP4183385B2 (en) | Chip-type fuse and manufacturing method thereof | |
| JP2507073Y2 (en) | Substrate type temperature fuse / resistor | |
| JP2000260280A (en) | Protecting element and its manufacture | |
| JP4361194B2 (en) | Chip type fuse | |
| JP3142540B2 (en) | Safety circuit for flat heater | |
| JP2542570Y2 (en) | Chip type resistor | |
| JPH073558Y2 (en) | Resistance temperature fuse composite | |
| JP2000276988A (en) | Chip resistor with fuse | |
| JP4346183B2 (en) | Fuse manufacturing method and chip-type fuse manufacturing method | |
| JPH0831300A (en) | Chip type fuse resistor | |
| JPH0436529Y2 (en) | ||
| JP3594649B2 (en) | Substrate type resistance / temperature fuse | |
| JP3770408B2 (en) | Substrate type resistance / temperature fuse and protection method for equipment | |
| JPH09129403A (en) | Varistor provided with fuse |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |