JP2002171146A - 演算増幅器のオフセット電圧除去方法とオフセット電圧除去の演算増幅器装置 - Google Patents
演算増幅器のオフセット電圧除去方法とオフセット電圧除去の演算増幅器装置Info
- Publication number
- JP2002171146A JP2002171146A JP2001009502A JP2001009502A JP2002171146A JP 2002171146 A JP2002171146 A JP 2002171146A JP 2001009502 A JP2001009502 A JP 2001009502A JP 2001009502 A JP2001009502 A JP 2001009502A JP 2002171146 A JP2002171146 A JP 2002171146A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- operational amplifier
- capacitor
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 １つの演算増幅器、１つのキャパシタ、３つ
のスイッチからなる演算増幅器のオフセット電圧除去方
法とオフセット電圧除去の演算増幅器装置を提供するこ
と。 【解決手段】 第１スイッチ１０と、第１端子が第１ス
イッチ１０の第１端子と接続し、かつ入力信号Ｖinに連
接する第２スイッチ１２と、第１端子が第１スイッチ１
０の第２端子に接続し、かつ第２端子が第２スイッチ１
２の第２端子に接続するキャパシタ１７と、第１端子が
キャパシタ１７の第２端子と接続する第３スイッチ１４
と、非反転入力端子、反転入力端子、出力端子を備え、
反転入力端子が第３スイッチ１４の第２端子に接続し、
かつ非反転入力端子がキャパシタ１７の第１端子に接続
し、出力端子が反転入力端子に接続する演算増幅器１８
とから構成され、自動ゼロ復帰位相時に、第１スイッチ
１０と第３スイッチ１４が閉路して第２スイッチ１２が
開路し、増幅位相時に、第１スイッチ１０と第３スイッ
チ１４が開路して第２スイッチ１２が閉路する。
のスイッチからなる演算増幅器のオフセット電圧除去方
法とオフセット電圧除去の演算増幅器装置を提供するこ
と。 【解決手段】 第１スイッチ１０と、第１端子が第１ス
イッチ１０の第１端子と接続し、かつ入力信号Ｖinに連
接する第２スイッチ１２と、第１端子が第１スイッチ１
０の第２端子に接続し、かつ第２端子が第２スイッチ１
２の第２端子に接続するキャパシタ１７と、第１端子が
キャパシタ１７の第２端子と接続する第３スイッチ１４
と、非反転入力端子、反転入力端子、出力端子を備え、
反転入力端子が第３スイッチ１４の第２端子に接続し、
かつ非反転入力端子がキャパシタ１７の第１端子に接続
し、出力端子が反転入力端子に接続する演算増幅器１８
とから構成され、自動ゼロ復帰位相時に、第１スイッチ
１０と第３スイッチ１４が閉路して第２スイッチ１２が
開路し、増幅位相時に、第１スイッチ１０と第３スイッ
チ１４が開路して第２スイッチ１２が閉路する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、オフセット電圧の
除去方法に係り、特に、演算増幅器がオフセット電圧を
除去する方法とその装置に関する。
除去方法に係り、特に、演算増幅器がオフセット電圧を
除去する方法とその装置に関する。
【０００２】
【従来の技術】演算増幅器は、３つの端子を備えてい
る。すなわち、２つの入力端子と１つの出力端子とであ
るが、実際には、この増幅器はＤＣ電源があって初めて
作動できるものであり、大部分の増幅器は２つのＤＣ電
源があって初めて作動可能なものとなる。そこで、理想
的な演算増幅器の特性を検討してみると、演算増幅器の
主要な機能は、２入力端子電圧信号間に出現した差値を
感知するとともに、この差値量に利得Ａを乗じて電圧を
発生させ、出力端に出現させるものである。
る。すなわち、２つの入力端子と１つの出力端子とであ
るが、実際には、この増幅器はＤＣ電源があって初めて
作動できるものであり、大部分の増幅器は２つのＤＣ電
源があって初めて作動可能なものとなる。そこで、理想
的な演算増幅器の特性を検討してみると、演算増幅器の
主要な機能は、２入力端子電圧信号間に出現した差値を
感知するとともに、この差値量に利得Ａを乗じて電圧を
発生させ、出力端に出現させるものである。
【０００３】理想的な演算増幅器は、如何なる入力電流
をも引き出さないので、２端子の信号電流は、いずれも
０である。言い換えれば、入力抵抗が無限大となる。こ
れから分かるように、演算増幅器は差値信号だけに反応
するもので、２入力端子間の共通信号部分を完全に無視
するものである。つまり、もしも２入力電圧が同じであ
れば、出力が０になるということである。こうした特性
をコモンモード排除と呼んでおり、理想的な演算増幅器
は、無限大のコモンモード排除を有するものである。ま
た、利得Ａは差値利得と呼ばれ、０周波数から無限大周
波数の範囲において利得Ａが定数となる。つまり、理想
的な演算増幅器は、同一利得で任意の周波数の信号を増
幅するが、実際には、製造過程のドリフト、デバイスマ
ッチング…等の要素により、演算増幅器のオフセット電
圧が０とはならない。デジタル／アナログ・コンバータ
において、もしも演算増幅器がオフセット電圧を有して
いれば、信号に歪みが生じて、出力に影響を及ぼすもの
となる。あるいはセンサ微小信号に用いられる時には、
信号自体の電圧が非常に小さいものであるため、演算増
幅器にオフセット電圧が存在することを更に許容するこ
とができず、オフセット電圧の除去が非常に重要なもの
となる。
をも引き出さないので、２端子の信号電流は、いずれも
０である。言い換えれば、入力抵抗が無限大となる。こ
れから分かるように、演算増幅器は差値信号だけに反応
するもので、２入力端子間の共通信号部分を完全に無視
するものである。つまり、もしも２入力電圧が同じであ
れば、出力が０になるということである。こうした特性
をコモンモード排除と呼んでおり、理想的な演算増幅器
は、無限大のコモンモード排除を有するものである。ま
た、利得Ａは差値利得と呼ばれ、０周波数から無限大周
波数の範囲において利得Ａが定数となる。つまり、理想
的な演算増幅器は、同一利得で任意の周波数の信号を増
幅するが、実際には、製造過程のドリフト、デバイスマ
ッチング…等の要素により、演算増幅器のオフセット電
圧が０とはならない。デジタル／アナログ・コンバータ
において、もしも演算増幅器がオフセット電圧を有して
いれば、信号に歪みが生じて、出力に影響を及ぼすもの
となる。あるいはセンサ微小信号に用いられる時には、
信号自体の電圧が非常に小さいものであるため、演算増
幅器にオフセット電圧が存在することを更に許容するこ
とができず、オフセット電圧の除去が非常に重要なもの
となる。
【０００４】
【発明が解決しようとする課題】図２において、従来の
演算増幅器を用いてオフセット電圧を除去しようとする
時の回路構成を示すと、いずれも、２つの演算増幅器２
０、２１と、３つのキャパシタ２２、２３、２４と、４
つのスイッチ２５、２６、２７、２８とにより、目的を
達成していた。しかし、演算増幅器２０、２１のチップ
上に占めるスペースが非常に大きくなってしまい、しか
もチップ中に複数個の低オフセット電圧の演算増幅器２
０、２１、…が必要である時には、量産コストが上昇し
て、競争力が失われるものとなっていた。
演算増幅器を用いてオフセット電圧を除去しようとする
時の回路構成を示すと、いずれも、２つの演算増幅器２
０、２１と、３つのキャパシタ２２、２３、２４と、４
つのスイッチ２５、２６、２７、２８とにより、目的を
達成していた。しかし、演算増幅器２０、２１のチップ
上に占めるスペースが非常に大きくなってしまい、しか
もチップ中に複数個の低オフセット電圧の演算増幅器２
０、２１、…が必要である時には、量産コストが上昇し
て、競争力が失われるものとなっていた。
【０００５】そこで、本発明の目的は、１つの演算増幅
器、１つのキャパシタ、３つのスイッチだけで容易に上
記課題を解決することができる演算増幅器のオフセット
電圧除去方法とオフセット電圧除去の演算増幅器装置を
提供することにある。
器、１つのキャパシタ、３つのスイッチだけで容易に上
記課題を解決することができる演算増幅器のオフセット
電圧除去方法とオフセット電圧除去の演算増幅器装置を
提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決し、所望
の目的を達成するために、本発明に係るオフセット電圧
除去の演算増幅器装置は、第１端子および第２端子を備
える第１スイッチと、第１端子および第２端子を備え、
第１端子が第１スイッチの第１端子に電気接続されると
ともに、入力信号に連接される第２スイッチと、第１端
子および第２端子を備え、第１端子が第１スイッチの第
２端子に電気接続されるとともに、第２端子が第２スイ
ッチの第２端子に電気接続されるキャパシタと、第１端
子および第２端子を備え、第１端子がキャパシタの第２
端子に電気接続される第３スイッチと、非反転入力端
子、反転入力端子および出力端子を備え、反転入力端子
が第３スイッチの第２端子に電気接続されるとともに、
非反転入力端子がキャパシタの第１端子に電気接続さ
れ、さらに出力端子が反転入力端子に電気接続される演
算増幅器とを具備し、自動ゼロ復帰位相である時は、第
１スイッチおよび第３スイッチが閉路するとともに第２
スイッチが開路し、増幅位相である時は、第１スイッチ
および第３スイッチが開路するとともに第２スイッチが
閉路するものである。これらのスイッチが、伝達ゲート
であり、自動ゼロ復帰位相が増幅位相より小さいもので
ある。
の目的を達成するために、本発明に係るオフセット電圧
除去の演算増幅器装置は、第１端子および第２端子を備
える第１スイッチと、第１端子および第２端子を備え、
第１端子が第１スイッチの第１端子に電気接続されると
ともに、入力信号に連接される第２スイッチと、第１端
子および第２端子を備え、第１端子が第１スイッチの第
２端子に電気接続されるとともに、第２端子が第２スイ
ッチの第２端子に電気接続されるキャパシタと、第１端
子および第２端子を備え、第１端子がキャパシタの第２
端子に電気接続される第３スイッチと、非反転入力端
子、反転入力端子および出力端子を備え、反転入力端子
が第３スイッチの第２端子に電気接続されるとともに、
非反転入力端子がキャパシタの第１端子に電気接続さ
れ、さらに出力端子が反転入力端子に電気接続される演
算増幅器とを具備し、自動ゼロ復帰位相である時は、第
１スイッチおよび第３スイッチが閉路するとともに第２
スイッチが開路し、増幅位相である時は、第１スイッチ
および第３スイッチが開路するとともに第２スイッチが
閉路するものである。これらのスイッチが、伝達ゲート
であり、自動ゼロ復帰位相が増幅位相より小さいもので
ある。
【０００７】以上を総合すると、これら３つのスイッチ
は、それぞれ２つの異なる位相制御信号操作を受ける
が、この２つの制御信号とは、それぞれ自動ゼロ復帰位
相と増幅位相とであり、この２つの位相を介して入力信
号径路を制御し、オフセット電圧をキャパシタに保存す
るものである。増幅位相である時は、キャパシタに保存
されたオフセット電圧と演算器のオフセット電圧とは、
極性が相反するので消去される。キャパシタの電荷は、
自動ゼロ復帰時に入力信号を基準とし、アース端子では
ないため、比較的広い動態操作範囲を有することができ
る。この種の演算増幅器は、面積の使用効率と出力の効
率とを大幅に向上させることができるので、コストを低
減させ、競争力を強化することができる。
は、それぞれ２つの異なる位相制御信号操作を受ける
が、この２つの制御信号とは、それぞれ自動ゼロ復帰位
相と増幅位相とであり、この２つの位相を介して入力信
号径路を制御し、オフセット電圧をキャパシタに保存す
るものである。増幅位相である時は、キャパシタに保存
されたオフセット電圧と演算器のオフセット電圧とは、
極性が相反するので消去される。キャパシタの電荷は、
自動ゼロ復帰時に入力信号を基準とし、アース端子では
ないため、比較的広い動態操作範囲を有することができ
る。この種の演算増幅器は、面積の使用効率と出力の効
率とを大幅に向上させることができるので、コストを低
減させ、競争力を強化することができる。
【０００８】
【発明の実施の形態】以下、本発明に係る好適な実施形
態を図面に基づいて説明する。従来の演算増幅器のオフ
セット電圧除去は、演算増幅器がチップ上で大きな面積
を占めることにより、量産コストを増大させ、競争力を
失うことになっていた。本発明では、１つの演算増幅器
１８、１つのキャパシタ１７、３つのスイッチ１０、１
２、１４からなる演算増幅器のオフセット電圧除去方法
を提供するものである。
態を図面に基づいて説明する。従来の演算増幅器のオフ
セット電圧除去は、演算増幅器がチップ上で大きな面積
を占めることにより、量産コストを増大させ、競争力を
失うことになっていた。本発明では、１つの演算増幅器
１８、１つのキャパシタ１７、３つのスイッチ１０、１
２、１４からなる演算増幅器のオフセット電圧除去方法
を提供するものである。
【０００９】図１は、本発明に係る好適な実施形態に基
づく回路図を示す。第1スイッチ１０が、第１端子およ
び第２端子を備え、第２スイッチ１２も第1端子および
第２端子を備えており、第２スイッチ１２の第１端子
が、第１スイッチ１０の第１端子に電気接続されるとと
もに、第１スイッチ１０が入力端子（Ｖin）に電気接続
されているが、第２スイッチ１２の第１端子が第１スイ
ッチ１０の第１端子に電気接続されているので、第２ス
イッチ１２の第１端子と入力端子（Ｖin）とが導通して
いる。
づく回路図を示す。第1スイッチ１０が、第１端子およ
び第２端子を備え、第２スイッチ１２も第1端子および
第２端子を備えており、第２スイッチ１２の第１端子
が、第１スイッチ１０の第１端子に電気接続されるとと
もに、第１スイッチ１０が入力端子（Ｖin）に電気接続
されているが、第２スイッチ１２の第１端子が第１スイ
ッチ１０の第１端子に電気接続されているので、第２ス
イッチ１２の第１端子と入力端子（Ｖin）とが導通して
いる。
【００１０】キャパシタ１７が、第１端子および第２端
子を備え、キャパシタ１７の第１端子が第１スイッチ１
０の第２端子に電気接続されるとともに、キャパシタ１
７の第２端子が第２スイッチ１２の第２端子に電気接続
されるようになっている。
子を備え、キャパシタ１７の第１端子が第１スイッチ１
０の第２端子に電気接続されるとともに、キャパシタ１
７の第２端子が第２スイッチ１２の第２端子に電気接続
されるようになっている。
【００１１】また、第３スイッチ１４が、第１端子およ
び第２端子を備え、第３スイッチ１４の第１端子がキャ
パシタ１７の第２端子に電気接続されているが、キャパ
シタ１７の第２端子が既に第２スイッチ１２の第２端子
と電気接続されているため、第３スイッチ１４の第１端
子と第２スイッチ１２の第２端子とが導通している。
び第２端子を備え、第３スイッチ１４の第１端子がキャ
パシタ１７の第２端子に電気接続されているが、キャパ
シタ１７の第２端子が既に第２スイッチ１２の第２端子
と電気接続されているため、第３スイッチ１４の第１端
子と第２スイッチ１２の第２端子とが導通している。
【００１２】そして、演算増幅器１８が、非反転入力端
子（Ｖ＋）、反転入力端子（Ｖ−）および出力端子（Ｖ
out）を備えており、反転入力端子（Ｖ−）が第３スイ
ッチ１４の第２端子に電気接続されるとともに、非反転
入力端子（Ｖ＋）がキャパシタ１７の第１端子に電気接
続され、さらに、キャパシタ１７の第１端子と第１スイ
ッチ１０の第２端子とが電気接続されるため、非反転入
力端子（Ｖ＋）と第1スイッチ１０の第２端子とが導通
し、出力端子（Ｖout）が反転入力端子（Ｖ−）に電気
接続されるとともに、反転入力端子（Ｖ−）と第３スイ
ッチ１４の第２端子とが電気接続されていることから、
出力端子（Ｖout）と第３スイッチ１４の第２端子とが
導通している。
子（Ｖ＋）、反転入力端子（Ｖ−）および出力端子（Ｖ
out）を備えており、反転入力端子（Ｖ−）が第３スイ
ッチ１４の第２端子に電気接続されるとともに、非反転
入力端子（Ｖ＋）がキャパシタ１７の第１端子に電気接
続され、さらに、キャパシタ１７の第１端子と第１スイ
ッチ１０の第２端子とが電気接続されるため、非反転入
力端子（Ｖ＋）と第1スイッチ１０の第２端子とが導通
し、出力端子（Ｖout）が反転入力端子（Ｖ−）に電気
接続されるとともに、反転入力端子（Ｖ−）と第３スイ
ッチ１４の第２端子とが電気接続されていることから、
出力端子（Ｖout）と第３スイッチ１４の第２端子とが
導通している。
【００１３】自動ゼロ復帰位相である時は、第１スイッ
チ１０および第３スイッチ１４が閉路となり、第２スイ
ッチが開路となるが、図３（ａ）は、図１の好適な実施
形態に基づいた自動ゼロ復帰位相時における等価回路図
を示す。入力端子（Ｖin）とキャパシタ１７の第１端子
とが電気接続され、非反転入力端子（Ｖ＋）とキャパシ
タ１７の第１端子とが電気接続され、さらに、キャパシ
タ１７の第１端子と入力端子（Ｖin）とが電気接続され
るため、非反転入力端子（Ｖ＋）と入力端子（Ｖin）と
が導通する。また、キャパシタ１７の第２端子と反転入
力端子（Ｖ−）とが電気接続され、出力端子（Ｖout）
と反転入力端子（Ｖ−）とが電気接続され、かつキャパ
シタ１７の第２端子と反転入力端子（Ｖ−）とが電気接
続されるため、出力端子（Ｖout）とキャパシタ１７の
第２端子とが導通する。従って、出力電力Ｖout＝Ｖin
＋Ｖosとなり、キャパシタ１７上のオフセット電圧がＶ
os＝Ｖout−Ｖinとなる（osはオフセットの略語）。
チ１０および第３スイッチ１４が閉路となり、第２スイ
ッチが開路となるが、図３（ａ）は、図１の好適な実施
形態に基づいた自動ゼロ復帰位相時における等価回路図
を示す。入力端子（Ｖin）とキャパシタ１７の第１端子
とが電気接続され、非反転入力端子（Ｖ＋）とキャパシ
タ１７の第１端子とが電気接続され、さらに、キャパシ
タ１７の第１端子と入力端子（Ｖin）とが電気接続され
るため、非反転入力端子（Ｖ＋）と入力端子（Ｖin）と
が導通する。また、キャパシタ１７の第２端子と反転入
力端子（Ｖ−）とが電気接続され、出力端子（Ｖout）
と反転入力端子（Ｖ−）とが電気接続され、かつキャパ
シタ１７の第２端子と反転入力端子（Ｖ−）とが電気接
続されるため、出力端子（Ｖout）とキャパシタ１７の
第２端子とが導通する。従って、出力電力Ｖout＝Ｖin
＋Ｖosとなり、キャパシタ１７上のオフセット電圧がＶ
os＝Ｖout−Ｖinとなる（osはオフセットの略語）。
【００１４】増幅位相である時は、第２スイッチ１２が
閉路となり、第１、第３スイッチ１０、１４が開路とな
るが、図３（ｂ）は、図１の好適な実施形態に基づいた
増幅位相時における等価回路図を示す。入力端子
（Ｖin）とキャパシタ１７の第２端子とが電気接続さ
れ、キャパシタ１７の第１端子と非反転入力端子（Ｖ
＋）とが電気接続される。さらに反転入力端子（Ｖ−）
と出力端子（Ｖout）とが電気接続される。従って、演
算増幅器の非反転入力端子（Ｖ＋）の電圧Ｖ＋＝Ｖin−
Ｖ osとなり、出力電圧がＶout＝（Ｖ＋）＋Ｖos＝Ｖin
となるから、Ｖout＝（Ｖin−Ｖos）＋Ｖos＝Ｖinとな
って、オフセット電圧Ｖosが除去されることとなる。
閉路となり、第１、第３スイッチ１０、１４が開路とな
るが、図３（ｂ）は、図１の好適な実施形態に基づいた
増幅位相時における等価回路図を示す。入力端子
（Ｖin）とキャパシタ１７の第２端子とが電気接続さ
れ、キャパシタ１７の第１端子と非反転入力端子（Ｖ
＋）とが電気接続される。さらに反転入力端子（Ｖ−）
と出力端子（Ｖout）とが電気接続される。従って、演
算増幅器の非反転入力端子（Ｖ＋）の電圧Ｖ＋＝Ｖin−
Ｖ osとなり、出力電圧がＶout＝（Ｖ＋）＋Ｖos＝Ｖin
となるから、Ｖout＝（Ｖin−Ｖos）＋Ｖos＝Ｖinとな
って、オフセット電圧Ｖosが除去されることとなる。
【００１５】デジタル／アナログ・コンバータにおいて
も、演算増幅器のオフセット電圧除去が非常に重要な一
部分を占めるものであって、このデジタル／アナログ・
コンバータは、抵抗等分回路網、基準電圧源、レベル増
幅器および複数個のロジック回路からなるデータ入力保
存回路である。デジタル／アナログ・コンバータは、デ
ジタル信号入力、アナログ信号出力のコンバータであ
る。そして、デジタル出力は、アナログ機械設備の出力
を制御できないため、デジタル／アナログ・コンバータ
を使用して、デジタル出力を同等値のアナログ電圧に変
えて、電気の出力を制御する必要がある。
も、演算増幅器のオフセット電圧除去が非常に重要な一
部分を占めるものであって、このデジタル／アナログ・
コンバータは、抵抗等分回路網、基準電圧源、レベル増
幅器および複数個のロジック回路からなるデータ入力保
存回路である。デジタル／アナログ・コンバータは、デ
ジタル信号入力、アナログ信号出力のコンバータであ
る。そして、デジタル出力は、アナログ機械設備の出力
を制御できないため、デジタル／アナログ・コンバータ
を使用して、デジタル出力を同等値のアナログ電圧に変
えて、電気の出力を制御する必要がある。
【００１６】理想的なデジタル／アナログ・コンバータ
は、デジタル信号入力が等量変動する時に、アナログ信
号もこれに対応して等量変動を行うものであって、入力
のビット数を６ビットとし、出力される電圧範囲を０Ｖ
〜３Ｖとし、出力の解像度を約４７ｍＶとすれば、演算
増幅器のオフセット電圧は０ｍＶ〜３０ｍＶとなるの
で、入力と出力とが演算増幅器のオフセット電圧によっ
て誤差を生じて、出力信号に歪みが発生するものであ
る。あるいは、センサ微小信号に使用した時には、信号
源自体の電圧が元々非常に小さいため、演算増幅器にオ
フセット電圧が存在することを更に許容することができ
ないので、オフセット電圧の除去が非常に重要なものと
なる。
は、デジタル信号入力が等量変動する時に、アナログ信
号もこれに対応して等量変動を行うものであって、入力
のビット数を６ビットとし、出力される電圧範囲を０Ｖ
〜３Ｖとし、出力の解像度を約４７ｍＶとすれば、演算
増幅器のオフセット電圧は０ｍＶ〜３０ｍＶとなるの
で、入力と出力とが演算増幅器のオフセット電圧によっ
て誤差を生じて、出力信号に歪みが発生するものであ
る。あるいは、センサ微小信号に使用した時には、信号
源自体の電圧が元々非常に小さいため、演算増幅器にオ
フセット電圧が存在することを更に許容することができ
ないので、オフセット電圧の除去が非常に重要なものと
なる。
【００１７】以上のごとく、本発明を好適な実施形態に
より開示したが、もとより、本発明を限定するためのも
のではなく、当業者であれば容易に理解できるように、
本発明の技術思想の範囲内において、適当な変更ならび
に修正が当然なされうるものであるから、その特許権保
護の範囲は、特許請求の範囲および、それと均等な領域
を基準として定めなければならない。
より開示したが、もとより、本発明を限定するためのも
のではなく、当業者であれば容易に理解できるように、
本発明の技術思想の範囲内において、適当な変更ならび
に修正が当然なされうるものであるから、その特許権保
護の範囲は、特許請求の範囲および、それと均等な領域
を基準として定めなければならない。
【００１８】
【発明の効果】上記構成により、本発明に係る演算増幅
器のオフセット電圧除去方法とオフセット電圧除去の演
算増幅器装置は、チップ面積の使用効率ならびに回路の
性能を大幅に向上させることができるため、量産コスト
を低減させるとともに、競争力を向上させることができ
る。従って、産業上の利用価値が高い。
器のオフセット電圧除去方法とオフセット電圧除去の演
算増幅器装置は、チップ面積の使用効率ならびに回路の
性能を大幅に向上させることができるため、量産コスト
を低減させるとともに、競争力を向上させることができ
る。従って、産業上の利用価値が高い。
【図１】本発明に係る演算増幅器装置の好適な実施形態
に基づく回路構成図である。
に基づく回路構成図である。
【図２】従来の演算増幅器がオフセット電圧を除去する
時の回路構成図である。
時の回路構成図である。
【図３】（ａ）は、図１の好適な実施形態に基づいた自
動ゼロ復帰位相時における等価回路図であり、（ｂ）
は、図１の好適な実施形態に基づいた増幅位相時におけ
る等価回路図である。
動ゼロ復帰位相時における等価回路図であり、（ｂ）
は、図１の好適な実施形態に基づいた増幅位相時におけ
る等価回路図である。
１０ 第１スイッチ １２ 第２スイッチ １４ 第３スイッチ １７ キャパシタ １８ 演算増幅器
Claims (5)
- 【請求項１】 第１端子および第２端子を備える第１ス
イッチと、 第１端子および第２端子を備え、前記第１端子が前記第
１スイッチの前記第１端子に電気接続されるとともに、
入力信号に連接される第２スイッチと、 第１端子および第２端子を備え、前記第１端子が前記第
１スイッチの前記第２端子に電気接続されるとともに、
前記第２端子が前記第２スイッチの前記第２端子に電気
接続されるキャパシタと、 第１端子および第２端子を備え、前記第１端子が前記キ
ャパシタの前記第２端子に電気接続される第３スイッチ
と非反転入力端子、反転入力端子および出力端子を備
え、前記反転入力端子が前記第３スイッチの前記第２端
子に電気接続されるとともに、前記非反転入力端子が前
記キャパシタの前記第１端子に電気接続され、前記出力
端子が前記反転入力端子に電気接続される演算増幅器と
を具備し、 自動ゼロ復帰位相である時は、前記第１スイッチおよび
前記第３スイッチが閉路するとともに前記第２スイッチ
が開路し、増幅位相である時は、前記第１スイッチおよ
び前記第３スイッチが開路するとともに、前記第２スイ
ッチが閉路することを特徴とするオフセット電圧除去の
演算増幅器装置。 - 【請求項２】 請求項１に記載のオフセット電圧除去の
演算増幅器装置において、 前記複数のスイッチが、伝達ゲートであることを特徴と
するオフセット電圧除去の演算増幅器装置。 - 【請求項３】 請求項１に記載のオフセット電圧除去の
演算増幅器装置において、 前記自動ゼロ復帰位相が、前記増幅位相よりも小さいこ
とを特徴とするオフセット電圧除去の演算増幅器装置。 - 【請求項４】 非反転入力端子、反転入力端子および出
力端子を備え、前記出力端子が前記反転入力端子に電気
接続される演算増幅器と、 第１端子および第２端子を有するキャパシタとを備え、 自動ゼロ復帰位相である時は、前記反転入力端子を前記
キャパシタの前記第２端子に電気接続させるとともに、
前記非反転入力端子を前記キャパシタの前記第１端子お
よび入力信号に電気接続させるステップと、 増幅位相である時は、前記入力信号を前記キャパシタの
前記第２端子に連接させ、前記キャパシタの前記第１端
子を、前記非反転入力端子に電気接続させるステップと
を具備することを特徴とする演算増幅器のオフセット電
圧除去方法。 - 【請求項５】 請求項４に記載の演算増幅器のオフセッ
ト電圧除去方法において、 前記自動ゼロ復帰位相が、前記増幅位相よりも小さいこ
とを特徴とする演算増幅器のオフセット電圧除去方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW89123367A TW463456B (en) | 2000-11-06 | 2000-11-06 | Method for eliminating offset voltage of operation amplifier and operation amplifier apparatus with elimination of offset voltage |
| TW89123367 | 2000-11-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002171146A true JP2002171146A (ja) | 2002-06-14 |
Family
ID=21661816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001009502A Pending JP2002171146A (ja) | 2000-11-06 | 2001-01-17 | 演算増幅器のオフセット電圧除去方法とオフセット電圧除去の演算増幅器装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2002171146A (ja) |
| TW (1) | TW463456B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103974487B (zh) * | 2013-01-24 | 2016-05-25 | 普诚科技股份有限公司 | 发光二极管驱动装置 |
-
2000
- 2000-11-06 TW TW89123367A patent/TW463456B/zh active
-
2001
- 2001-01-17 JP JP2001009502A patent/JP2002171146A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW463456B (en) | 2001-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6847234B2 (en) | Comparison apparatus operated at a low voltage | |
| CN102098049B (zh) | 开关电容输入电路和包含开关电容输入电路的模数转换器 | |
| JPH071870B2 (ja) | ディジタル／アナログ変換回路 | |
| JP3497495B2 (ja) | サンプルホールド回路 | |
| EP0415080A2 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| US20100225514A1 (en) | Analog/digital conversion device | |
| EP1267492B1 (en) | Voltage comparing circuit | |
| CN113225077B (zh) | 在电流舵数模转换器中利用电流存储特性 | |
| CN105247783A (zh) | 缓冲放大器电路 | |
| WO2008065771A1 (fr) | Commutateur d'échantillonnage et convertisseur a/n de type pipeline | |
| US6563348B1 (en) | Method and apparatus for double-sampling a signal | |
| JP2002171146A (ja) | 演算増幅器のオフセット電圧除去方法とオフセット電圧除去の演算増幅器装置 | |
| US8026759B2 (en) | Multistage amplifying circuit | |
| US5136293A (en) | Differential current source type d/a converter | |
| CN113447697B (zh) | 信号检测电路、信号检测方法、触摸面板及显示装置 | |
| JPH06232706A (ja) | 比較器 | |
| JP3891426B2 (ja) | 集積回路及びａ／ｄ変換回路 | |
| US10199995B2 (en) | Programmable amplifier circuit capable of providing large or larger resistance for feedback path of its amplifier | |
| Lee et al. | Design techniques for low-voltage high-speed pseudo-differential CMOS track-and-hold circuit with low hold pedestal | |
| US20130038388A1 (en) | Auto-zero amplifier and sensor module using same | |
| JP2019149762A (ja) | 逐次比較型ａｄ変換器およびセンサ装置 | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 | |
| US11984891B2 (en) | Driving circuit and signal converting circuit | |
| US10965306B2 (en) | Successive approximation register analog-to-digital converter | |
| JPS6210446B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |