JP2002171103A - Filter trap circuit board - Google Patents

Filter trap circuit board

Info

Publication number
JP2002171103A
JP2002171103A JP2000363778A JP2000363778A JP2002171103A JP 2002171103 A JP2002171103 A JP 2002171103A JP 2000363778 A JP2000363778 A JP 2000363778A JP 2000363778 A JP2000363778 A JP 2000363778A JP 2002171103 A JP2002171103 A JP 2002171103A
Authority
JP
Japan
Prior art keywords
filter
trap circuit
circuit board
input
strip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000363778A
Other languages
Japanese (ja)
Other versions
JP4336037B2 (en
Inventor
Kazuki Shimizu
一希 清水
Yoshihiro Miyawaki
義宏 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000363778A priority Critical patent/JP4336037B2/en
Publication of JP2002171103A publication Critical patent/JP2002171103A/en
Application granted granted Critical
Publication of JP4336037B2 publication Critical patent/JP4336037B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated strip line filter which is made to have sharp attenuation characteristics without deteriorating the pass band of the filter circuit in loss when the notch frequency of a trap circuit is set higher than the filter pass band of the filter circuit. SOLUTION: A filter trap circuit board 9 is composed of a grounding electrode 4 which is formed on the primary surface of a rectangular laminate composed of laminated dielectric layers or between the laminated dielectric layers, a strip line 1, an inductor 3, an input electrode 7a, an output electrode 7b, and an input/output transmission line 2 connected between the electrodes 7a and 7b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波部品として
使用される積層型ストリップラインフィルタ及びデュプ
レクサ等の周波数特性において、フィルタの減衰極特性
を改善するためのフィルタ用トラップ回路基板に関する
ものであり、特にTEM(Transverse Electromagnetic
Mode)あるいは準TEMを用いて形成されるフィルタ
用トラップ回路基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trap circuit board for a filter for improving an attenuation pole characteristic of a filter in frequency characteristics of a laminated strip line filter and a duplexer used as a high-frequency component. Especially TEM (Transverse Electromagnetic
Mode) or a trap circuit board for a filter formed using a quasi-TEM.

【0002】[0002]

【従来技術】従来より、同軸型誘電体共振器を用いた同
軸形誘電体フィルタとともに、同軸型誘電体共振器の代
わりに内部電極として分布定数回路を共振器に用いた誘
電体層を積層してなる積層型ストリップラインフィルタ
が知られている。このような積層型ストリップラインフ
ィルタの所望周波数にて減衰特性を得る場合、例えば、
積層型ストリップラインフィルタの入力側若しくは出力
側に従続接続するトラップ回路を組み込む手法が多く用
いられている。
2. Description of the Related Art Conventionally, a coaxial dielectric filter using a coaxial dielectric resonator and a dielectric layer using a distributed constant circuit as an internal electrode instead of the coaxial dielectric resonator are laminated. Is known. When obtaining an attenuation characteristic at a desired frequency of such a laminated strip line filter, for example,
A method of incorporating a trap circuit connected in series to an input side or an output side of a multilayer strip line filter is often used.

【0003】このようなトラップ回路が組み込まれた積
層型ストリップラインフィルタは特開平8−27450
4に示されている。この積層型ストリップラインフィル
タのトラップ回路を構成するストリップラインへの結合
部分の構造設計が簡単に行えることから、トラップ回路
を構成するストリップラインに直列容量で電気的な接続
を行った容量結合型のトラップ回路が一般的に使用され
ていた。
A laminated strip line filter incorporating such a trap circuit is disclosed in Japanese Patent Application Laid-Open No. 8-27450.
It is shown in FIG. Since the structural design of the coupling part of the laminated strip line filter to the strip line forming the trap circuit can be easily performed, a capacitive coupling type electric connection is made electrically in series with the strip line forming the trap circuit. Trap circuits were commonly used.

【0004】この容量結合型のトラップ回路基板の一例
を図9に、またその等価回路図を図10に、そのトラッ
プ回路基板の伝送特性を図11(b)に示す。
FIG. 9 shows an example of the capacitively coupled trap circuit board, FIG. 10 shows an equivalent circuit diagram thereof, and FIG. 11B shows the transmission characteristics of the trap circuit board.

【0005】従来のトラップ回路基板100は図9に示
すように、誘電体層601〜604が順次積層された誘
電体ブロック600が形成されており、その両主面及び
端面にはアース電極400、401が形成されている。
また、誘電体層601、602間には一端がアース電極
401に短絡したストリップライン200が他端を開放
するように延伸して形成されており、誘電体層602、
603間には、入力電極301、出力電極302同士を
接続し、かつ、ストリップライン200と誘電体層60
2を介して直交する入出力伝送線路300が形成されて
いる。
As shown in FIG. 9, a conventional trap circuit board 100 is formed with a dielectric block 600 in which dielectric layers 601 to 604 are sequentially laminated, and a ground electrode 400 and a ground electrode 400 are provided on both main surfaces and end surfaces thereof. 401 is formed.
Further, a strip line 200 having one end short-circuited to the ground electrode 401 is formed extending between the dielectric layers 601 and 602 so as to open the other end.
603, the input electrode 301 and the output electrode 302 are connected to each other, and the strip line 200 and the dielectric layer 60 are connected.
An input / output transmission line 300 orthogonal to the input / output line 2 is formed.

【0006】そして、図10に示すようにトラップ回路
基板100を構成するストリップライン200は誘導性
の領域を利用しており、ストリップライン200と入出
力伝送線路300とで形成された容量成分303とが直
列に接続されており、その回路を入出力伝送線路300
に対し並列に配置する事により、直列共振周波数にて減
衰極をもつトラップ回路となる。そして、このトラップ
回路を積層型ストリップラインフィルタのフィルタ回路
に従続接続させることで所望周波数帯の減衰特性を得る
ことができる。
As shown in FIG. 10, the strip line 200 constituting the trap circuit board 100 utilizes an inductive region, and a capacitance component 303 formed by the strip line 200 and the input / output transmission line 300 is used. Are connected in series, and the circuit is connected to the input / output transmission line 300.
, A trap circuit having an attenuation pole at the series resonance frequency is obtained. By connecting this trap circuit in series with the filter circuit of the multilayer strip line filter, it is possible to obtain attenuation characteristics in a desired frequency band.

【0007】このような容量結合型のトラップ回路基板
100は、その構成上、ストリップライン200自身が
誘導性の領域を利用して共振回路を構成しているため
に、トラップ回路の減衰極よりも高い周波数域にストリ
ップライン200の並列共振周波数が存在し、図11
(b)に示すようにトラップ回路の減衰極であるノッチ
周波数を基準として、その低域側よりも高域側の減衰特
性の方が急峻な減衰特性としている。
In such a capacitively coupled trap circuit board 100, since the strip line 200 itself forms a resonance circuit using an inductive region, the trap circuit substrate 100 is larger than the attenuation pole of the trap circuit. The parallel resonance frequency of the strip line 200 exists in a high frequency range, and FIG.
As shown in (b), the attenuation characteristic on the high frequency side is steeper than on the low frequency side based on the notch frequency, which is the attenuation pole of the trap circuit.

【0008】[0008]

【発明が解決しようとする課題】近年の移動体通信シス
テムにおいては、電波の有効利用のために規格が決めら
れており、例えば、日本や欧州にて採用予定のCDMA
規格では受信帯域が2110〜2170MHz、送信帯
域が1920〜1980MHz、送受信フィルタの通過
帯域同士の間隔は190MHzとなり、受信帯域に隣接し
て送信帯域が形成されている。従って、受信用フィルタ
においては、隣接する送信帯域において通過帯域の低域
側(左肩側)で急峻な減衰域特性が要求されるため、上
述のトラップ回路をフィルタ回路に従続接続し、ノッチ
周波数をフィルタの通過域よりも低域側に配置すること
で、低域側において急峻な減衰特性が得られ、且つ、フ
ィルタ回路の通過域の損失も低損失な通過域特性とな
る。
In mobile communication systems in recent years, standards have been determined for effective use of radio waves. For example, CDMA to be adopted in Japan and Europe
According to the standard, the reception band is 2110 to 2170 MHz, the transmission band is 1920 to 1980 MHz, the interval between the pass bands of the transmission and reception filters is 190 MHz, and the transmission band is formed adjacent to the reception band. Therefore, in the receiving filter, a steep attenuation band characteristic is required on the lower side (shoulder side) of the pass band in the adjacent transmission band. Therefore, the above-described trap circuit is connected in series with the filter circuit, and the notch frequency is changed. Is arranged on the lower band side than the pass band of the filter, a steep attenuation characteristic is obtained on the lower band side, and the loss in the pass band of the filter circuit also has a low loss.

【0009】一方、送信用フィルタにおいては、通過帯
域の高域側(右肩側)で急峻な減衰特性が要求される
為、トラップ回路のノッチ周波数をフィルタ回路の通過
域よりも高域側に配置する必要がある。しかしながら、
上述のようにトラップ回路のノッチ周波数よりも低域側
の減衰特性が緩やかに形成される為、トラップ回路のノ
ッチ周波数をフィルタ回路の通過域よりも高域側に配置
する場合、フィルタの通過域の損失が大きく、且つ、減
衰特性の鈍い積層型ストリップラインフィルタとなると
いう問題点があった。
On the other hand, in a transmission filter, a steep attenuation characteristic is required on the high band side (right shoulder side) of the pass band. Therefore, the notch frequency of the trap circuit is set higher than the pass band of the filter circuit. Need to be placed. However,
As described above, since the attenuation characteristic on the lower side than the notch frequency of the trap circuit is formed gently, when the notch frequency of the trap circuit is arranged on the higher side than the pass band of the filter circuit, the pass band of the filter However, there is a problem in that a laminated strip line filter having a large loss and a weak attenuation characteristic is obtained.

【0010】一方、容量結合型のトラップ回路基板10
0では入出力伝送線路300とストリップライン200
との容量結合が大きい状態で所望のトラップ特性を得よ
うとした場合、トラップ回路の減衰特性はノッチ周波数
を基準として、その低域側の伝送損失が増大する。従っ
て、このトラップ回路をフィルタ回路に従続接続し、ノ
ッチ周波数をフィルタ通過域よりも高域側に配置した場
合には、フィルタの通過域の損失が大きくなってしまう
という問題点があった。
On the other hand, the capacitively coupled trap circuit board 10
0 means the input / output transmission line 300 and the strip line 200
If a desired trap characteristic is to be obtained in a state where the capacitive coupling to the trap circuit is large, the attenuation characteristic of the trap circuit increases the transmission loss on the low frequency side with respect to the notch frequency. Therefore, when this trap circuit is connected in series with the filter circuit and the notch frequency is arranged higher than the filter pass band, there is a problem that the loss in the pass band of the filter increases.

【0011】本発明は上述の問題を鑑みて案出されたも
のであり、その目的は、フィルタ回路のフィルタ通過域
よりも高域側にトラップ回路のノッチ周波数を配置した
場合、急峻な減衰特性を有し、フィルタ回路に従続接続
した場合にフィルタ回路の通過域の損失を劣化さないフ
ィルタ用トラップ回路を提供する事にある。
The present invention has been devised in view of the above problems, and has as its object to provide a steep attenuation characteristic when a notch frequency of a trap circuit is arranged at a higher frequency side than a filter pass band of a filter circuit. It is an object of the present invention to provide a filter trap circuit that does not deteriorate the loss in the pass band of the filter circuit when the filter trap circuit is connected in series.

【0012】[0012]

【課題を解決するための手段】上記問題を解決する為に
本発明は複数の誘電体層を積層した矩形状積層体の主面
又は誘電体層間に形成したアース電極と該アース電極に
対向し、かつ、その一端が前記アース電極に接続するス
トリップラインと該ストリップラインの任意の位置で接
続したインダクタンスと該インダクタンスに接続しか
つ、入力電極と出力電極間を接続する入出力線路とから
なるフィルタ用トラップ回路基板を提供する。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides an earth electrode formed between a main surface of a rectangular laminate having a plurality of dielectric layers or dielectric layers and a ground electrode opposed to the earth electrode. And a filter including a strip line having one end connected to the ground electrode, an inductance connected at an arbitrary position of the strip line, and an input / output line connected to the inductance and connecting between an input electrode and an output electrode. Provide a trap circuit board for use.

【0013】本発明の構成によれば、ストリップライン
とその任意の位置で接続したインダクタンスとが入出力
伝送線路で接続される誘導結合型のトラップ回路を構成
する事により、トラップ回路のノッチ周波数を基準とし
て、その低域側の減衰特性が急峻になり、且つ、低域側
の伝送損失を低減する事ができる。これにより、本発明
のトラップ回路をフィルタ回路に従続接続し、フィルタ
通過域よりも高域側にトラップ回路のノッチ周波数を配
置した場合でも通過域の挿入損失を劣化させずに減衰極
の減衰特性のみを改善することができる。
According to the configuration of the present invention, the notch frequency of the trap circuit is reduced by forming an inductive coupling type trap circuit in which the strip line and the inductance connected at an arbitrary position are connected by the input / output transmission line. As a reference, the attenuation characteristic on the low frequency side becomes steep and the transmission loss on the low frequency side can be reduced. Thereby, even when the trap circuit of the present invention is connected in series with the filter circuit and the notch frequency of the trap circuit is arranged higher than the filter pass band, the attenuation of the attenuation pole can be reduced without deteriorating the insertion loss in the pass band. Only the characteristics can be improved.

【0014】また、前記インダクタンスを前記積層体の
厚み方向に形成し、かつ、前記入出力伝送線路を前記ス
トリップラインが形成された誘電体層間とは異なる層間
に形成すると共に、前記ストリップラインと入出力伝送
線路とが誘電体層を介して配設した構成とする。
Further, the inductance is formed in the thickness direction of the laminated body, and the input / output transmission line is formed between layers different from the dielectric layer on which the strip line is formed. The output transmission line is arranged via a dielectric layer.

【0015】本発明の構成によれば、ストリップライン
と入出力伝送線路との間に十分な厚みの誘電体層を介し
て配設することで、ストリップラインと入出力伝送線路
との間に発生する浮遊容量をできるだけ抑制することが
でき、これにより、低域側の減衰特性が急峻なフィルタ
用トラップ回路が提供できる。
According to the structure of the present invention, a dielectric layer having a sufficient thickness is interposed between the strip line and the input / output transmission line to generate a signal between the strip line and the input / output transmission line. As a result, it is possible to provide a filter trap circuit having a steep low band attenuation characteristic.

【0016】また、前記ストリップラインと入出力伝送
線路とが誘電体層を介して重なるように形成しており、
前記ストリップラインと重なった入出力伝送線路の領域
を遮蔽するように前記ストリップラインと入出力伝送線
路との間に第2のアース電極を介在させたことを特徴と
するフィルタ用トラップ回路基板を提供する。
Further, the strip line and the input / output transmission line are formed so as to overlap with a dielectric layer interposed therebetween.
A trap circuit board for a filter, wherein a second ground electrode is interposed between the strip line and the input / output transmission line so as to shield an area of the input / output transmission line overlapping the strip line. I do.

【0017】本発明の構成によれば、ストリップライン
と重なった入出力線路の領域を遮蔽するように第2のア
ース電極を形成したことによって不要な結合容量が抑制
され誘導性の結合を強くすることができ、トラップ回路
のノッチ周波数を基準として、その低域側の減衰特性が
さらに急峻にすることができるものである。
According to the structure of the present invention, the unnecessary coupling capacitance is suppressed by forming the second ground electrode so as to shield the area of the input / output line overlapping the strip line, and the inductive coupling is strengthened. With the notch frequency of the trap circuit as a reference, the attenuation characteristic on the low frequency side can be further sharpened.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。図1〜図5は、本発明の第
1の実施の形態を示す。図1は本発明のフィルタ用トラ
ップ回路基板の斜視図、図2は中央縦断面図、図3は平
面方向から見た透視図である。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 5 show a first embodiment of the present invention. FIG. 1 is a perspective view of a trap circuit board for a filter according to the present invention, FIG. 2 is a longitudinal sectional view at the center, and FIG.

【0019】図において本発明のフィルタ用トラップ回
路基板9は積層体8の内部にストリップライン1、入出
力伝送線路2、インダクタンス3から構成されている。
積層体8は誘電体層6a〜6eを厚み方向に積層して構
成されており、材質として誘電体セラミック材料と低温
焼成を可能とする酸化物や低融点ガラス材料とから構成
されている。具体的には、誘電体セラミック材料として
は、例えば、BaO−TiO2系、Ca−TiO2系、M
gO−TiO2系等が、低温焼成するための酸化物とし
ては、BiVO4、CuO、Li2O、B23等がある。
なお、誘電体層4a〜4dは1層あたり50〜300μ
m程度の厚みを有している。また、誘電体ブロック8の
両主面の略全域にアース電極4a、4fが形成されて、
その4側面にアース電極4b〜4eを形成してなる。
Referring to FIG. 1, a filter trap circuit board 9 of the present invention includes a laminate 8, a strip line 1, an input / output transmission line 2, and an inductance 3.
The laminate 8 is formed by laminating the dielectric layers 6a to 6e in the thickness direction, and is composed of a dielectric ceramic material and an oxide or a low-melting glass material that can be fired at a low temperature. Specifically, as the dielectric ceramic material, for example, BaO—TiO 2 system, Ca—TiO 2 system, M
BiO 4 , CuO, Li 2 O, B 2 O 3 and the like are examples of oxides for gO-TiO 2 and the like to be fired at a low temperature.
The dielectric layers 4a to 4d each have a thickness of 50 to 300 μm.
m. Further, ground electrodes 4a and 4f are formed over substantially the entire area of both main surfaces of the dielectric block 8,
Earth electrodes 4b to 4e are formed on four side surfaces thereof.

【0020】ストリップライン1は誘電体層4a、4b
間に形成され、一端側がアース電極4cに短絡し、他端
側が開放されている。また、このストリップライン1の
任意の位置に次に説明するインダクタンス3が接続され
ている。この任意の位置としてはストリップライン1に
交差するように配置するのが好ましい。
The strip line 1 has dielectric layers 4a, 4b
One end is short-circuited to the ground electrode 4c, and the other end is open. Further, an inductance 3 described below is connected to an arbitrary position of the strip line 1. As this arbitrary position, it is preferable to arrange it so as to intersect with the strip line 1.

【0021】入出力伝送線路2は6c、6d間に形成さ
れており、入力電極7aと出力電極7bとを接続してい
る。この入出力伝送線路2はストリップライン1の開放
端側と誘電体層6b、6cを介して重なるように配設さ
れている。
The input / output transmission line 2 is formed between 6c and 6d, and connects the input electrode 7a and the output electrode 7b. The input / output transmission line 2 is disposed so as to overlap the open end side of the strip line 1 via the dielectric layers 6b and 6c.

【0022】インダクタンス3は、積層体8の厚み方向
に形成した任意の誘電体層6dまで貫通した貫通口に導
体が充填されたビアホール導体5と、誘電体層6c、6
d間にL字状の導体線路30とからなり、導体線路30
の他方側は、入出力伝送線路2に接続されている。
The inductance 3 includes a via-hole conductor 5 filled with a conductor in a through hole penetrating to an arbitrary dielectric layer 6d formed in the thickness direction of the multilayer body 8, and dielectric layers 6c and 6
and an L-shaped conductor line 30 between the conductor lines 30.
The other side is connected to the input / output transmission line 2.

【0023】ストリップライン1及び伝送線路2及びイ
ンダクタンス3及びグランド電極4及びビアホール5
は、AgまたはAg−PdまたはCuなどを主成分とす
る導体材料により構成されている。
Strip line 1, transmission line 2, inductance 3, ground electrode 4, and via hole 5
Is made of a conductive material mainly composed of Ag, Ag-Pd, Cu, or the like.

【0024】以上の構成により、トラップ回路基板9
は、ストリップライン1の他方端を開放端とし、残る片
面を電気的に短絡端とした1/4λ共振器となり、容量
性及び誘導性を利用した共振回路となると共に、ストリ
ップライン1の任意の位置に誘導性となるインダクタン
ス3が接続されることで所望のノッチ周波数を有するト
ラップ回路が形成できる。このトラップ回路の伝送特性
を図11(a)に示す。このトラップ回路のノッチ周波
数を基準として、その高域側よりも低域側の肩特性の方
が急峻な減衰特性を有しているものである。以上のよう
な構成による等価回路を示すと図5のようになる。
With the above configuration, the trap circuit board 9
Is a λλ resonator having the other end of the strip line 1 as an open end and the remaining one side as an electrically short-circuited end, and a resonance circuit utilizing capacitive and inductive properties. By connecting the inductive inductance 3 to the position, a trap circuit having a desired notch frequency can be formed. FIG. 11A shows the transmission characteristics of this trap circuit. With reference to the notch frequency of the trap circuit, the shoulder characteristic on the low frequency side has a steeper attenuation characteristic than that on the high frequency side. FIG. 5 shows an equivalent circuit having the above configuration.

【0025】以上のように構成されたトラップ回路基板
9をフィルタ回路に従続接続することにより所望のフィ
ルタ特性を得ることになるが、接続方法として誘電体積
層型ストリップラインフィルタが用いられるときは、同
じ誘電体層を利用したトラップ回路基板9と一体的に構
成されるがこれに限定されるものではない。
A desired filter characteristic can be obtained by connecting the trap circuit board 9 configured as described above to a filter circuit. However, when a dielectric laminated strip line filter is used as a connection method, Although it is configured integrally with the trap circuit board 9 using the same dielectric layer, the present invention is not limited to this.

【0026】次に第2の実施の形態を図6、図7に示
す。図6はトラップ回路の分解斜視図、図7は平面方向
から見た透視図である。図に示すように第1の実施の形
態と異なるところは、トラップ回路基板90は第2のア
ース電極4gをストリップライン1と入出力伝送線路2
との間である誘電体層6b、6c間に形成することであ
る。第2のアース電極4gの形状としては長方形状また
は正方形状の凹凸を有した多角形状であり、側面のアー
ス電極4bに接続されている。
Next, a second embodiment is shown in FIGS. FIG. 6 is an exploded perspective view of the trap circuit, and FIG. 7 is a perspective view seen from a plane direction. As shown in the drawing, the difference from the first embodiment is that the trap circuit board 90 includes the second ground electrode 4 g and the strip line 1 and the input / output transmission line 2.
Is formed between the dielectric layers 6b and 6c. The shape of the second earth electrode 4g is a polygonal shape having rectangular or square irregularities, and is connected to the earth electrode 4b on the side surface.

【0027】この第2のアース電極4gは入出力伝送線
路2と接続したインダクタンス3の一部である導体線路
30、入出力伝送線路2の中央部分が第2のアース電極
4gで覆われるように形成されている。アース電極4g
は、入出力伝送線路とストリップラインライン1の電磁
的結合の影響をを受けない程度に配置するのが好まし
い。また、少なくとも入出力伝送線路2とストリップラ
イン1で重なった部分を第2のアース電極4gで覆うこ
とが必要であり、ストリップライン1の電磁界分布を大
きく妨げない程度に覆う必要がある。このような第2の
アース電極4gの配置にすることで、ストリップライン
1と入出力伝送線路2、インダクタンス3間で発生する
不要な浮遊容量の結合を抑圧することができる。
The second earth electrode 4g is formed so that the conductor line 30 which is a part of the inductance 3 connected to the input / output transmission line 2 and the central portion of the input / output transmission line 2 are covered with the second earth electrode 4g. Is formed. Earth electrode 4g
Are preferably arranged so as not to be affected by the electromagnetic coupling between the input / output transmission line and the strip line 1. Further, it is necessary to cover at least the portion where the input / output transmission line 2 and the strip line 1 overlap with each other with the second ground electrode 4g, and it is necessary to cover the strip line 1 to such an extent that the electromagnetic field distribution is not largely obstructed. With such an arrangement of the second ground electrode 4g, it is possible to suppress the coupling of the unnecessary stray capacitance generated between the strip line 1, the input / output transmission line 2, and the inductance 3.

【0028】なお本発明ではストリップライン1が形成
された誘電体層6a〜6eとは異なる誘電体層6c、6
d間に入出力伝送線路2とインダクタンス3を形成した
例を示したが、これに限定されず、第3の実施の形態と
して図8に示すようにストリップライン1が形成された
同一の誘電体層6bにインダクタンス3及び入出力伝送
線路を形成したトラップ回路基板91で構成してもよ
い。これによって、厚み方向の薄型化及び容量成分の抑
制が可能となる。
In the present invention, dielectric layers 6c and 6c different from dielectric layers 6a to 6e on which strip line 1 is formed.
Although an example is shown in which the input / output transmission line 2 and the inductance 3 are formed between "d" and "d", the present invention is not limited to this, and the same dielectric material having the strip line 1 formed as shown in FIG. A trap circuit board 91 having the inductance 3 and the input / output transmission line formed on the layer 6b may be used. This makes it possible to reduce the thickness in the thickness direction and to suppress the capacitance component.

【0029】[0029]

【実施例】図1に記載のフィルタ用トラップ回路基板9
を作製した。その構成として 積層体のサイズ:8mm×4mm×2mm ストリップライン長:約8.0mm W-CDMA方式の周波数
帯(2.0GHz付近) セラミック基板の誘電率15〜25 材質Ba0−TiO2系材料 比較例として、図9に示すトラップ回路基板を作製し
た。その構成として、 積層体のサイズ:8mm×4mm×2mm ストリップライン長:約8.0mm W-CDMA方式の周波数
帯(2.0GHz付近) セラミック基板の誘電率15〜25 材質Ba0−TiO2系材料 (実施例1)本発明のトラップ回路基板9と比較例のト
ラップ回路基板100との共振周波数を比較した図を図
11(a)(b)に示す。縦軸は減衰量(10dB/d
iv)であり、横軸は周波数(100MHz/div)
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A filter trap circuit board 9 shown in FIG.
Was prepared. The size of the stack as a constituent: 8 mm × 4 mm × 2 mm strip line length: about 8.0 mm W-CDMA scheme in the frequency band (around 2.0GHz) permittivity 15-25 material Ba0-TiO 2 based materials Comparative Examples of the ceramic substrate As a result, a trap circuit board shown in FIG. 9 was produced. As the configuration, the size of the laminated body: 8 mm × 4 mm × 2 mm Strip line length: about 8.0 mm Frequency band of W-CDMA system (around 2.0 GHz) Dielectric constant of ceramic substrate 15 to 25 Material Ba0-TiO 2 material ( Example 1) FIGS. 11A and 11B are diagrams comparing the resonance frequencies of the trap circuit board 9 of the present invention and the trap circuit board 100 of the comparative example. The vertical axis indicates the attenuation (10 dB / d)
iv), and the horizontal axis is frequency (100 MHz / div)
It is.

【0030】この結果からわかるように共振特性におい
て、比較例ではノッチ周波数を基準として高域側の減衰
特性が鈍くなっているのに対して、本発明では高域側の
減衰特性が急峻となっている。 (実施例2)上述の共振特性を有するトラップ回路基板
9とフィルタとを接続した等価回路を図12(a)に示
し、図12(b)は本発明のトラップ回路基板9と比較
例のトラップ回路基板100を夫々フィルタ回路に接続
して送信フィルタとして用いた場合のフィルタ特性を示
し、図12(c)は(b)の点線で示した通過帯域近傍
を拡大した図である。なお、接続するフィルタ回路の中
心周波数は1920MHzで帯域幅は60MHzであ
る。図12(b)(c)で理解できるように、フィルタ
特性を比較すると、比較例ではフィルタの高域側の急峻
度が十分でないのに対し、本発明では十分な急峻度の肩
特性を確保できている。 (実施例3)次に図6に示すフィルタ用トラップ回路基
板90を作製した。 積層体のサイズ:8mm×4mm×2mm ストリップライン長:約8.0mm W-CDMA方式の周波数
帯(2.0GHz付近) セラミック基板の誘電率15〜25 材質Ba0−TiO2系の材料 なお、第2アース電極は図6のように誘電体層6bと6
cとの間に介在させて形成した。導体線路30、入出力
伝送線路2を覆った。特に、ストリップライン1が入出
力伝送線路2と重なる部分をアース電極で覆った。
As can be seen from these results, in the resonance characteristics, in the comparative example, the attenuation characteristics on the high frequency side with respect to the notch frequency are dull, whereas in the present invention, the attenuation characteristics on the high frequency side are steep. ing. (Embodiment 2) FIG. 12A shows an equivalent circuit in which a trap circuit board 9 having the above-described resonance characteristics and a filter are connected, and FIG. 12B shows a trap circuit board 9 of the present invention and a trap of a comparative example. FIG. 12C shows filter characteristics when the circuit boards 100 are connected to filter circuits and used as transmission filters, and FIG. 12C is an enlarged view of the vicinity of the pass band indicated by the dotted line in FIG. The filter circuit to be connected has a center frequency of 1920 MHz and a bandwidth of 60 MHz. As can be understood from FIGS. 12B and 12C, when the filter characteristics are compared, the steepness of the filter on the high frequency side is not sufficient in the comparative example, whereas the shoulder characteristics of sufficient steepness are secured in the present invention. is made of. Example 3 Next, a filter trap circuit board 90 shown in FIG. 6 was manufactured. The size of the laminated body: 8 mm × 4 mm × 2 mm strip line length: about 8.0 mm W-CDMA frequency band scheme (2.0GHz vicinity) of the ceramic substrate of permittivity 15-25 material Ba0-TiO 2 based materials should be noted that the second The ground electrode is connected to the dielectric layers 6b and 6b as shown in FIG.
c. The conductor line 30 and the input / output transmission line 2 were covered. In particular, the portion where the strip line 1 overlaps the input / output transmission line 2 was covered with a ground electrode.

【0031】図14には、ストリップライン1が入出力
伝送線路2と重なる部分の面積を変化することで浮遊容
量(結合容量)の変化をさせ、トラップ回路の通過域損
失をみた。条件として、トラップ回路のノッチ周波数を
2GHz、ノッチ減衰量を21dB、ノッチ周波数を基
準として、低域側の伝送損失を測定する周波数を1.9
G〜1.99GHzとした。この結果からわかるよう
に、ストリップライン1が入出力伝送線路2とが重なる
部分多くなって浮遊容量が増えるほど通過域損失に大き
く影響を与えていることが理解できる。
In FIG. 14, the stray capacitance (coupling capacitance) is changed by changing the area of the portion where the strip line 1 overlaps the input / output transmission line 2, and the pass band loss of the trap circuit is observed. As conditions, the notch frequency of the trap circuit is 2 GHz, the notch attenuation is 21 dB, and the frequency at which the transmission loss on the low frequency side is measured is 1.9 with reference to the notch frequency.
G to 1.99 GHz. As can be seen from this result, it can be understood that the more the strip line 1 overlaps the input / output transmission line 2 and the more stray capacitance increases, the greater the influence on the passband loss.

【0032】次に、このトラップ回路基板90にフィル
タ回路を接続してフィルタ特性をみた結果を図13に示
す。(a)はトラップ回路基板90によるフィルタ特性
であり、(b)はトラップ回路基板9によるフィルタ特
性である。(c)はフィルタ通過域頭部の波形を拡大し
て示す図であり、実線がトラップ回路基板90を接続し
たフィルタ特性であり、点線はトラップ回路基板9を接
続したフィルタ特性である。なお、この場合の送信フィ
ルタの通過帯域幅として60MHzとした。
Next, FIG. 13 shows a result obtained by connecting a filter circuit to the trap circuit board 90 and examining the filter characteristics. (A) shows the filter characteristics of the trap circuit board 90, and (b) shows the filter characteristics of the trap circuit board 9. (C) is an enlarged view of the waveform at the top of the filter pass band. The solid line indicates the filter characteristic with the trap circuit board 90 connected, and the dotted line indicates the filter characteristic with the trap circuit board 9 connected. In this case, the pass band width of the transmission filter was set to 60 MHz.

【0033】これより理解できるのは、第2アース電極
4gを介在したトラップ回路基板90を接続したフィル
タ回路の方が通過域高域側の減衰量を約2dB改善する
ことが出来ている。また、通過域の挿入損失も若干では
あるが、0.1dBの改善がみられる。
It can be understood from the above that the filter circuit to which the trap circuit board 90 with the second ground electrode 4g interposed is able to improve the attenuation in the high-pass band by about 2 dB. Further, although the insertion loss in the passband is slight, an improvement of 0.1 dB is observed.

【0034】[0034]

【発明の効果】以上、本発明によれば、積層型ストリッ
プラインフィルタの通過域よりも高域側にトラップ回路
によるを形成した場合においても、フィルタの通過域の
挿入損失が増大することなく、且つ、急峻な減衰特性を
有するフィルタ用トラップ回路基板を提供することがで
きる。
As described above, according to the present invention, even when the trap circuit is formed on the higher band side than the pass band of the laminated strip line filter, the insertion loss in the pass band of the filter does not increase. In addition, it is possible to provide a filter trap circuit board having steep attenuation characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態におけるフィルタ用トラップ
回路基板の斜視図を示すものである。
FIG. 1 is a perspective view of a filter trap circuit board according to a first embodiment.

【図2】第1の実施の形態におけるフィルタ用トラップ
回路基板の断面図を示すものである。
FIG. 2 is a sectional view of a filter trap circuit board according to the first embodiment.

【図3】第1の実施の形態におけるフィルタ用トラップ
回路基板の上面から見た透視図を示すものである。
FIG. 3 is a perspective view of the filter trap circuit board according to the first embodiment as viewed from above.

【図4】第1の実施の形態におけるフィルタ用トラップ
回路基板の分解斜視図である。
FIG. 4 is an exploded perspective view of a filter trap circuit board according to the first embodiment.

【図5】第1の実施の形態におけるフィルタ用トラップ
回路基板の等価回路図である。
FIG. 5 is an equivalent circuit diagram of a filter trap circuit board according to the first embodiment.

【図6】第2の実施の形態を示すフィルタ用トラップ回
路基板の分解斜視図である。
FIG. 6 is an exploded perspective view of a filter trap circuit board according to a second embodiment.

【図7】第2の実施の形態におけるフィルタ用トラップ
回路基板の上面から見た透視図を示すものである。
FIG. 7 is a perspective view of the filter trap circuit board according to the second embodiment as viewed from above.

【図8】第3の実施の形態を示すフィルタ用トラップ回
路基板の分解斜視図である。
FIG. 8 is an exploded perspective view of a filter trap circuit board according to a third embodiment.

【図9】従来のフィルタ用トラップ回路基板の分解斜視
図である。
FIG. 9 is an exploded perspective view of a conventional filter trap circuit board.

【図10】従来のフィルタ用トラップ回路基板の等価回
路図である。
FIG. 10 is an equivalent circuit diagram of a conventional filter trap circuit board.

【図11】(a)は、本発明のフィルタ用トラップ回路
基板の共振特性を示す図であり、(b)は、従来のフィ
ルタ用トラップ回路基板の共振特性を示す図である。
11A is a diagram showing the resonance characteristics of a trap circuit board for a filter of the present invention, and FIG. 11B is a diagram showing the resonance characteristics of a trap circuit board for a conventional filter;

【図12】(a)は、フィルタ回路に本発明のトラップ
回路基板9を接続した場合の等価回路図であり、(b)
はフィルタ回路にトラップ回路基板9を接続したときの
伝送特性を示す図であり、(c)はフィルタ回路に従来
のトラップ回路基板100を接続した場合のフィルタ特
性を示す図である。
FIG. 12A is an equivalent circuit diagram when the trap circuit board 9 of the present invention is connected to a filter circuit, and FIG.
FIG. 4 is a diagram illustrating transmission characteristics when a trap circuit board 9 is connected to a filter circuit, and FIG. 4C is a diagram illustrating filter characteristics when a conventional trap circuit board 100 is connected to a filter circuit.

【図13】フィルタ回路にトラップ回路基板90を接続
した場合のフィルタ特性を示し、(b)はフィルタ回路
にトラップ回路基板9を接続した場合のフィルタ特性を
示し、(c)はフィルタ通過域頭部の波形を拡大して示
す図である。
13A and 13B show filter characteristics when a trap circuit board 90 is connected to a filter circuit, FIG. 13B shows filter characteristics when a trap circuit board 9 is connected to the filter circuit, and FIG. It is a figure which expands and shows the waveform of a part.

【図14】トラップ回路基板のストリップラインが入出
力伝送線路と重なる部分の面積を変化することで浮遊容
量(結合容量)の変化をさせて通過域損失の関係を調べ
た図である。
FIG. 14 is a diagram showing the relationship between the passband loss and the stray capacitance (coupling capacitance) changed by changing the area of the portion where the strip line of the trap circuit board overlaps the input / output transmission line.

【符号の説明】[Explanation of symbols]

1:ストリップライン 2:入出力伝送線路 3:インダクタンス 4:アース電極 5:ビアホール導体 6a〜6e:誘電体層 7a、7b:入出力電極 8:積層体 9:フィルタ用トラップ回路基板 1: strip line 2: input / output transmission line 3: inductance 4: earth electrode 5: via hole conductor 6a to 6e: dielectric layer 7a, 7b: input / output electrode 8: laminated body 9: filter trap circuit board

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数の誘電体層を積層した矩形状積層体の
主面又は誘電体層間に形成したアース電極と該アース電
極に対向し、かつ、その一端が前記アース電極に接続す
るストリップラインと該ストリップラインの任意の位置
で接続したインダクタンスと該インダクタンスに接続し
かつ、入力電極と出力電極間を接続する入出力伝送線路
とからなるフィルタ用トラップ回路基板。
1. A strip line in which a ground electrode formed between a main surface or a dielectric layer of a rectangular laminate in which a plurality of dielectric layers are stacked and which faces the ground electrode, and one end of which is connected to the ground electrode. A filter trap circuit board comprising: an inductance connected at an arbitrary position of the strip line; and an input / output transmission line connected to the inductance and connecting between an input electrode and an output electrode.
【請求項2】前記インダクタンスを前記積層体の厚み方
向に形成し、かつ、前記入出力伝送線路を前記ストリッ
プラインが形成された誘電体層間とは異なる層間に形成
すると共に、前記ストリップラインと入出力伝送線路と
が誘電体層を介して配設したことを特徴とする請求項1
記載のフィルタ用トラップ回路基板。
2. The method according to claim 1, wherein the inductance is formed in a thickness direction of the multilayer body, and the input / output transmission line is formed between a dielectric layer different from the dielectric layer on which the strip line is formed, and is connected to the strip line. 2. The output transmission line is disposed via a dielectric layer.
A trap circuit board for a filter as described in the above.
【請求項3】前記ストリップラインと入出力伝送線路と
が誘電体層を介して重なるように形成しており、前記ス
トリップラインと重なった入出力伝送線路の領域を遮蔽
するように前記ストリップラインと入出力伝送線路との
間に第2のアース電極を介在させたことを特徴とする請
求項1記載のフィルタ用トラップ回路基板。
3. The strip line and the input / output transmission line are formed so as to overlap with a dielectric layer interposed therebetween, and the strip line and the input / output transmission line overlap each other so as to shield an area of the input / output transmission line overlapping the strip line. 2. The trap circuit board for a filter according to claim 1, wherein a second ground electrode is interposed between the input and output transmission lines.
JP2000363778A 2000-11-29 2000-11-29 Filter trap circuit board Expired - Fee Related JP4336037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000363778A JP4336037B2 (en) 2000-11-29 2000-11-29 Filter trap circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000363778A JP4336037B2 (en) 2000-11-29 2000-11-29 Filter trap circuit board

Publications (2)

Publication Number Publication Date
JP2002171103A true JP2002171103A (en) 2002-06-14
JP4336037B2 JP4336037B2 (en) 2009-09-30

Family

ID=18834836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000363778A Expired - Fee Related JP4336037B2 (en) 2000-11-29 2000-11-29 Filter trap circuit board

Country Status (1)

Country Link
JP (1) JP4336037B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022543A (en) * 2006-06-14 2008-01-31 Mitsubishi Electric Corp Band rejection filter
WO2024004396A1 (en) * 2022-06-28 2024-01-04 株式会社村田製作所 Filter device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022543A (en) * 2006-06-14 2008-01-31 Mitsubishi Electric Corp Band rejection filter
JP4598024B2 (en) * 2006-06-14 2010-12-15 三菱電機株式会社 Band stop filter
WO2024004396A1 (en) * 2022-06-28 2024-01-04 株式会社村田製作所 Filter device

Also Published As

Publication number Publication date
JP4336037B2 (en) 2009-09-30

Similar Documents

Publication Publication Date Title
JP4513082B2 (en) Laminated electronic parts, laminated duplexers, communication equipment, and high frequency radio equipment
US5608364A (en) Layered stripline filter including inductive coupling adjustment strip
US7023301B2 (en) Laminated filter with a single shield conductor, integrated device, and communication apparatus
JP4197032B2 (en) Two-port nonreciprocal circuit device and communication device
US6965276B2 (en) Two port type isolator and communication device
US6335663B1 (en) Multiplexer/branching filter
JP4901823B2 (en) Filter device, wireless communication module and wireless communication device using the same
JP4895982B2 (en) Filter device
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
JP3858852B2 (en) 2-port isolator and communication device
JP4630517B2 (en) Multilayer filter, multilayer composite device, and communication apparatus
JP4336037B2 (en) Filter trap circuit board
JP4245265B2 (en) Multilayer wiring board having a plurality of filters
JPH06120703A (en) Lamination type dielectric filter
JP3705253B2 (en) 3-port non-reciprocal circuit device and communication device
JP2009200988A (en) Filter device
JPH1197962A (en) High-frequency component
US20230327632A1 (en) Filter and multiplexer
JPH05283906A (en) Laminated dielectric filter
JP2710904B2 (en) Multilayer dielectric filter
JPH05335804A (en) Lamination type dielectric filter
JP2860015B2 (en) Multilayer dielectric filter
KR100744908B1 (en) Multi-layerd band pass filter
JP2003142973A (en) Filter
JPH11355008A (en) Laminated dielectric filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090626

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees