JP2002158579A - ダウンロード・データの版数管理方式 - Google Patents
ダウンロード・データの版数管理方式Info
- Publication number
- JP2002158579A JP2002158579A JP2000352623A JP2000352623A JP2002158579A JP 2002158579 A JP2002158579 A JP 2002158579A JP 2000352623 A JP2000352623 A JP 2000352623A JP 2000352623 A JP2000352623 A JP 2000352623A JP 2002158579 A JP2002158579 A JP 2002158579A
- Authority
- JP
- Japan
- Prior art keywords
- download
- version number
- data
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Stored Programmes (AREA)
Abstract
ド回数を管理するダウンロード・データの版数管理方式
に関し、人為的ミスによる版数更新漏れがあっても誤っ
た版数認識を防止し、ダウンロード回数を正確に把握す
ることができるダウンロード・データの版数管理方式を
提供する。 【解決手段】 更新設計を行なう度にダウンロード・デ
ータに対して所定の演算を行ない、予め該所定の演算の
結果と1対1に対応する版数を版数対応表に登録し、ダ
ウンロードが終了時にダウンロード・データを用いて該
所定の演算を行ない、ダウンロード後に行なった該所定
の演算の結果をアドレスとして該版数対応表を検索して
ダウンロード・データの版数を読み出す構成を備える。
Description
グラマブル・ゲート・アレイ(FPGA:FieldProgram
mable Gate Array )やプログラマブル・ロジック・デ
バイス(PLD:Programmable Logic Device )に代表
されるプログラマブル・デバイスなどにダウンロードす
るダウンロード・データの版数及び該ダウンロード・デ
ータのダウンロード回数を管理するダウンロード・デー
タの版数管理方式に係り、特に、人為的ミスによる版数
更新漏れがあっても誤った版数認識を防止し、ダウンロ
ード回数を正確に把握することができるダウンロード・
データの版数管理方式に関する。
ート・アレイやプログラマブル・ロジック・デバイスに
代表されるプログラマブル・デバイスに回路データをダ
ウンロードして、所要の回路動作を実現する技術が普及
してきている。これは、汎用デバイスであるプログラマ
ブル・デバイスに任意の回路データを書き込んで、任意
の回路動作を実現することが可能なために、 (1)集積回路の開発段階で実際の集積回路を使用する
のと類似の条件で設計検証をすることができる。 (2)1種類当たりの生産量が少ない多品種の集積回路
が必要な場合に開発費と開発に要する日数を縮減するこ
とができ、且つ、仕様の変更に短時間で対処できる。 という大きな利点が認められてきたからである。
Processor Unit)の処理プログラムを格納するメモリに
対してプログラムを適宜ダウンロードして中央処理ユニ
ットを改版された新しいプログラムや古いプログラムに
よって任意に動作させる技術も広く適用されている。こ
れは、オン・ラインで任意の版数のプログラムをダウン
ロードすることができるために、 (1)ダウンロード先の中央処理ユニットの数が多い場
合に、プログラムの更新のための人為的な作業量の縮減
を図ることができる。 (2)ダウンロード先の中央処理ユニットが空間的に広
い範囲に分布している場合に、プログラムの更新のため
の人為的な作業量を縮減できる。 ためである。
プログラムの版数管理には人間が介入する必要があるの
で、人為的ミスによる版数更新漏れがあっても誤った版
数認識を防止し、ダウンロード回数を正確に把握するこ
とができるダウンロード・データの版数管理方式の実現
が要請されている。
ニカル・タームの定義をしておきたい。上では、プログ
ラマブル・デバイスにダウンロードする例ではダウンロ
ードする対象を「回路データ」と呼び、中央処理ユニッ
ト配下のメモリにダウンロードする例ではダウンロード
する対象を「プログラム」と呼んだが、以降は「ダウン
ロード・データ」又は「データ」と呼ぶことにしたい。
ータ又はプログラムという区別はそれらの内容の性質を
どう見るかということによるものであって、いずれもダ
ウンロードという処理の対象となるデータであることに
は相違がない。又、上では事例として記載しなかった
が、例えば回線・切替システムにおいては現用パスに対
する迂回パスのデータをダウンロードすることがある。
この場合には明らかにプログラムとは呼ぶことができな
いものをダウンロードしている。
・タームより「データ」というテクニカル・タームの方
が広い意味で正確な内容を表現できるからである。
成で、一応プログラマブル・デバイスに対してデータを
ダウンロードするケースを想定したものである。
るパーソナル・コンピュータ(図では一般的な略語であ
る「パソコン」と標記している。以降も、図では同様に
標記する。)である。
スで、例えばフィールド・プログラマブル・ゲート・ア
レイである。
先デバイス2とのインタフェースをとって、転送先デバ
イスに対するダウンロードを制御する転送制御部で、パ
ーソナル・コンピュータ1からダウンロードされるデー
タを一時的に格納するメモリ機能、パーソナル・コンピ
ュータ1が出力するダウンロードのためのクロックの中
継機能及び転送先デバイス2に対してダウンロードの終
了を示す終了信号の生成機能を備えている。
ット(図では「CPU」と略記している。以降も、図で
は同様に標記する。)、5は、版数管理のためのプログ
ラムを格納しているプログラム・メモリ、10は、ダウ
ンロードの結果、版数情報などを表示するモニタであ
る。
2に書き込まれて転送先デバイス2の回路機能を規定す
るデータと、版数情報とを含んでおり、該版数情報は転
送先デバイスの内部レジスタに書き込まれる。そして、
転送先デバイス2はダウンロードの終了を示す終了信号
を受けると動作開始信号を出力して自律的に回路実現を
行ない、回路動作を開始する。
数管理方式においては、ダウンロード・データの版数は
更新設計する毎に人手によって更新され、データに付加
されて転送され、中央処理ユニット4を介してモニタ1
0に表示される。
ウンロード・データに書き込むことを忘却した場合に
は、ダウンロード・データの版数が正確に表示されない
という問題が生ずる。
きることが好ましいが、従来の版数管理方式では人の記
憶に頼らざるを得ず、正確なダウンロードの回数の管理
が困難であるという問題が生ずる。
スによる版数更新漏れを防止し、ダウンロード回数を正
確に把握することができるダウンロード・データの版数
管理方式を提供することを目的とする。
を行なう度にダウンロード・データに対して所定の演算
を行ない、該所定の演算の結果と1対1に対応する版数
を版数対応表に登録しておき、ダウンロードが終了した
時にダウンロード・データを用いて該所定の演算を行な
い、ダウンロード後に行なった該所定の演算の結果をア
ドレスとして該版数対応表を検索してダウンロードされ
たデータの版数を読み出す版数管理方式である。
にダウンロード・データに対して所定の演算を行ない、
予め該所定の演算の結果と1対1に対応する版数を版数
対応表に登録しておき、ダウンロードが終了した時にダ
ウンロード・データを用いて該所定の演算を行ない、ダ
ウンロード後に行なった該所定の演算の結果をアドレス
として該版数対応表を検索してダウンロードされたデー
タの版数を読み出す。
と1対1に対応する版数を版数対応表に登録してあれ
ば、必ず正しい版数を読み出して表示することができ
る。又、予め該所定の演算の結果と1対1に対応する版
数を版数対応表に登録しておくことを忘却した場合に
は、版数対応表から版数をを読み出すことができないの
で、誤った版数を表示することがなくなる。
を初期値として、ダウンロードの終了を示す終了信号を
契機にカウントを歩進し、歩進されたカウント値を該メ
モリに上書きする版数管理方式である。
を示す終了信号を契機にカウントを歩進すると共に、歩
進されたカウント値を該メモリに上書きするので、該メ
モリに格納されている値は前回のダウンロードまでに行
なったダウンロード回数である。該メモリに格納されて
いる値を初期値として今回のダウンロードの終了を示す
終了信号を契機にカウントを歩進するので、歩進された
カウント値は今回までのダウンロード回数に等しく、該
歩進されたカウント値を該メモリに格納するので、永続
的に正しいダウンロード回数を格納することができる。
の版数管理方式を包含する版数管理方式である。
数を表示することがなく、且つ、正しいダウンロード回
数を把握することができる。
一応プログラマブル・デバイスに対するダウンロードを
想定した構成を示している。
るパーソナル・コンピュータである。
スで、例えばフィールド・プログラマブル・ゲート・ア
レイである。
先デバイス2とのインタフェースをとって、転送先デバ
イスに対するダウンロードを制御する転送制御部で、パ
ーソナル・コンピュータ1からダウンロードされるデー
タを一時的に格納するメモリ機能、パーソナル・コンピ
ュータ1が出力するダウンロードのためのクロックの中
継機能及び転送先デバイス2に対してダウンロードの終
了を示す終了信号の生成機能を備えている。
ット、5は、版数管理のためのプログラムと、ダウンロ
ード・データに所定の演算を施した結果と版数を対応付
ける版数対応表を格納しているプログラム・メモリ、1
0は、ダウンロードの結果、版数情報などを表示するモ
ニタである。
には、読み出し専用メモリ(ROM:Raed Only Memor
y)にプログラム全体を格納し、中央処理ユニット4が
実行する部分だけをランダム・アクセス・メモリ(RA
M:Random Access Memory)に読み出す構成が採用され
る。又は、消去回数が大幅に改善されてきたフラッシュ
・メモリに代表される書き替え可能な不揮発性メモリで
構成することも可能である。
の演算を行なうために、パーソナル・コンピュータ1が
ダウンロードするデータを書き込む第一のメモリであ
る。第一のメモリ6にはダイナミック・ランダム・アク
セス・メモリ又はスタティック・ランダム・アクセス・
メモリを適用することができる。
ータの書き込みを制御するライト制御部である。
ードされるデータは転送制御部3を介して転送先デバイ
ス2に書き込まれ、転送先デバイス2はダウンロードが
終了すると動作開始信号を出力して自律的に回路実現を
開始する。
ンピュータ1が出力するクロックを転送制御部3を介し
て受けて、ダウンロード・データを第一のメモリ6へ書
き込むためのアドレスを生成する。
ス2が出力する動作開始信号を受けると、プログラム・
メモリ5に格納されているプログラムによって、第一の
メモリ6からダウンロード・データを読み出して所定の
演算を行ない、該所定の演算の結果をアドレスとして予
めプログラム・メモリ5に格納されている版数対応表を
検索してダウンロード・データの版数を読み出してモニ
タに表示する。
なう度にダウンロード・データに対して所定の演算を行
ない、予め該所定の演算の結果と1対1に対応する版数
を版数対応表に登録しておき、ダウンロードが終了した
時にダウンロード・データを用いて該所定の演算を行な
い、ダウンロード後に行なった該所定の演算の結果をア
ドレスとして該版数対応表を検索してダウンロードされ
たデータの版数を読み出す。
と1対1に対応する版数を版数対応表に登録してあれ
ば、必ず正しい版数を読み出して表示することができ
る。又、予め該所定の演算の結果と1対1に対応する版
数を版数対応表に登録しておくことを忘却した場合に
は、版数対応表から版数をを読み出すことができないの
で、少なくとも誤った版数を表示することがなくなる。
るパーソナル・コンピュータである。
スで、例えばフィールド・プログラマブル・ゲート・ア
レイである。
先デバイス2とのインタフェースをとって、転送先デバ
イスに対するダウンロードを制御する転送制御部で、パ
ーソナル・コンピュータ1からダウンロードされるデー
タを一時的に格納するメモリ機能、パーソナル・コンピ
ュータ1が出力するダウンロードのためのクロックの中
継機能及び転送先デバイス2に対してダウンロードの終
了を示す終了信号の生成機能を備えている。
ット、5は、版数管理のためのプログラムと、ダウンロ
ード・データに所定の演算を施した結果と版数を対応付
ける版数対応表を格納しているプログラム・メモリ、1
0は、ダウンロードの結果、版数情報などを表示するモ
ニタである。
微分したパルスをカウントする計数部、9は、計数部8
が出力するカウント値を格納し、又、格納している値を
カウント初期値として計数部8に供給する第二のメモリ
である。
源断によって消滅しないように、フラッシュ・メモリに
代表される書き替え可能な不揮発性メモリであることが
好ましい。
ードされるデータは転送制御部3を介して転送先デバイ
ス2に書き込まれ、転送先デバイス2はダウンロードが
終了すると動作開始信号を出力して自律的に回路実現を
開始する。
る終了信号を微分したパルスによって第二のメモリ9の
格納値を読み出してカウント初期値とし、該パルスを例
えば1クロック遅延させたパルスによってカウントを歩
進し、該1クロック遅延させたパルスを更に例えば1ク
ロック遅延させたパルスによって第二のメモリ9に歩進
したカウント値を上書きする。
の終了を示す終了信号を契機にカウントを歩進すると共
に、歩進されたカウント値を該メモリに上書きするの
で、該メモリに格納されている値は前回のダウンロード
までに行なったダウンロード回数である。該メモリに格
納されている値を初期値として今回のダウンロードの終
了を示す終了信号を契機にカウントを歩進するので、歩
進されたカウント値は今回までのダウンロード回数に等
しく、該歩進されたカウント値を該メモリに格納するの
で、永続的に正しいダウンロード回数を格納することが
できる。
1に示した本発明の第一の原理に対応するものである。
るパーソナル・コンピュータで、パーソナル・コンピュ
ータ1からはダウンロード・クロックとダウンロード・
データが出力される。
スで、例えばフィールド・プログラマブル・ゲート・ア
レイである。
先デバイス2とのインタフェースをとって、転送先デバ
イス2に対するダウンロードを制御する転送制御部で、
パーソナル・コンピュータ1からダウンロードされるデ
ータ(図では「DT」と略記している。以降も、図では
同様に標記する。)を一時的に格納するメモリ機能、パ
ーソナル・コンピュータ1が出力するダウンロードのた
めのクロック(図では「CK」と略記している。以降
も、図では同様に標記する。)の中継機能及び転送先デ
バイス2に対してダウンロードの終了を示す終了信号
(図では「END」と略記している。以降も、図では同
様に標記する。)の生成機能を備えている。
ット、5は、版数管理のためのプログラムと、ダウンロ
ード・データに所定の演算を施した結果と版数を対応付
ける版数対応表を格納しているプログラム・メモリ、1
0は、ダウンロードの結果、版数情報などを表示するモ
ニタである。
には、読み出し専用メモリにプログラム全体を格納し、
中央処理ユニット4が実行する部分だけをランダム・ア
クセス・メモリに読み出す構成が採用される。又は、消
去回数が大幅に改善されてきたフラッシュ・メモリに代
表される書き替え可能な不揮発性メモリで構成すること
も可能である。
の演算を行なうために、パーソナル・コンピュータ1が
ダウンロードするデータを書き込む第一のメモリであ
る。第一のメモリ6には通常のランダム・アクセス・メ
モリを適用することができる。
ック端子(図では「CK」と略記している。以降も、図
では同様に標記する。尚、クロックとクロック端子に同
じ略語を使用しているので注意されたい。)に受けて、
第一のメモリ6に供給するアドレスをカウントするアド
レス・カウンタ(図では「アドレスカウンタ」と標記し
ているが、同義である。)で、アドレス・カウンタ71
によって図1のライト制御部7を構成する。
ードされるデータは転送制御部3を介して転送先デバイ
ス2に書き込まれ、転送先デバイス2はダウンロードが
終了すると動作開始信号(図では「OP」と略記してい
る。)を出力して自律的に回路実現を開始する。
部3を介してパーソナル・コンピュータ1が出力するク
ロックを受けてアドレスをカウントして第一のメモリ6
のアドレス端子(図では「ADD」と略記している。以
降も、図では同様に標記する。尚、アドレスとアドレス
端子とに同じ略語を使用しているので注意されたい。)
に供給する。
ナル・コンピュータ1が出力するダウンロード・クロッ
クが転送制御部を介して供給され、データ端子にはパー
ソナル・コンピュータ1が出力するダウンロード・デー
タが転送制御部を介して供給され、アドレス端子にはア
ドレス・カウンタ71からアドレスが供給されるので、
第一のメモリ6にはダウンロード・データが書き込まれ
る。
ス2が出力する動作開始信号(図では「OP」と略記し
ている。以降も、図では同様に標記する。)を受ける
と、第一のメモリ6のイネーブル端子にリード・イネー
ブル信号(図では「RE」と略記している。以降も、図
では同様に標記する。)を供給し、プログラム・メモリ
5に格納されているプログラムによって、第一のメモリ
6からダウンロード・データを読み出してチェック・サ
ム演算を行ない、該チェック・サム演算の演算の結果を
アドレスとして予めプログラム・メモリ5に格納されて
いる版数対応表を検索してダウンロード・データの版数
を読み出してモニタ10に表示する。
上記動作を時間軸上で表現したものである。以降、図3
も参照しながら説明する。
く、ダウンロード・データは図6(ロ)の如く、終了信
号は図6(ハ)の如く転送制御部3から出力されて転送
先デバイスに供給される。尚、ダウンロードするデータ
量は予め判っているので、該ダウンロード・クロックは
ダウンロード・データが全て出力された時には停止され
る。
ド・クロックによってカウントを歩進してゆき、ダウン
ロード・データのワード数に等しいカウント値でカウン
トを停止する。図4の例では、ダウンロード・データは
A乃至Jまでの10ワードであるので、アドレス・カウ
ンタ71の出力であるライト・アドレスは図4(ハ)の
如く0乃至9となり、第一のメモリ6のアドレス0乃至
9にA乃至Jのダウンロード・データが書き込まれる。
を介して転送先デバイス2に転送される。転送制御部3
は、全てのダウンロード・データを出力した後に終了信
号を出力する。これが図4(ニ)に示されている。
と図4(ホ)に示す動作開始信号を出力して自律的に回
路実現を開始する。
受けると図4(ヘ)の如きリード・イネーブル信号と図
4(ト)の如きリード・アドレスを第一のメモリ6に供
給して、第一のメモリ6に書き込まれているダウンロー
ド・データを読み出す。これを、図4(チ)に「読み出
しデータ」として示している。
ロード・データに対してチェック・サム演算をして、図
4(リ)に示すチェック・サム値Sを得る。
デバイスの回路動作を規定するプログラムの更新時に演
算したチェック・サム値をアドレスとして該プログラム
の版数を登録した版数対応表が格納されている。
ータから求めたチェック・サム値Sをアドレスとして該
版数対応表を検索し、該チェック・サム値Sに等しいア
ドレスに格納されている版数を読み出してモニタ10に
表示する。
にチェック・サム値と対応する版数を書き込んであれ
ば、正しい版数を読み出して表示することができる。逆
に、プログラムの更新時に版数対応表にチェック・サム
値と対応する版数を書き込んでない場合には、ダウンロ
ード・データから求めたチェック・サム値に対応するア
ドレスが該版数対応表に存在しないので、該版数対応表
から版数を読み出すことができない。
がなければ当然正しい版数を表示することができ、人為
的ミスがあったとしても少なくとも誤った版数を表示す
ることがなくなる。
版数を読み出すアドレス(又はキーと呼ぶこともでき
る。)を求める例としてダウンロード・データにチェッ
ク・サム演算をする例を説明したが、アドレスを求める
演算は上記演算には限定されない。
全てのワード毎にパリティ演算をして、各々のパリティ
演算結果の“0”、“1”のパターンによって版数対応
表のアドレスを決めることもできる。又、パリティ演算
する範囲を1ワードに限定する必要もなく、複数ワード
にわたって演算してもよい。
てのワード毎に畳み込み演算をして、畳み込み演算結果
のパターンによってアドレスを決めることもできる。
又、畳み込み演算の範囲を1ワードに限定する必要もな
く、複数ワードにわたって演算してもよい。尚、畳み込
み演算をする場合には演算対象のビット数に制約が生ず
る場合があるが、この場合には“0”又は“1”のいず
れか一方を必要ビット数付加して演算すればよい。
ンロード・データに対して所定の演算をして、演算結果
を版数対応表のアドレスにすることである。
1の本発明の第一の原理と図2の本発明の第二の原理を
併合した技術である。
るパーソナル・コンピュータで、パーソナル・コンピュ
ータ1からはダウンロード・クロックとダウンロード・
データが出力される。
スで、例えばフィールド・プログラマブル・ゲート・ア
レイである。
先デバイス2とのインタフェースをとって、転送先デバ
イス2に対するダウンロードを制御する転送制御部で、
パーソナル・コンピュータ1からダウンロードされるデ
ータを一時的に格納するメモリ機能、パーソナル・コン
ピュータ1が出力するダウンロードのためのクロックの
中継機能及び転送先デバイス2に対してダウンロードの
終了を示す終了信号の生成機能を備えている。
ット、5は、版数管理のためのプログラムと、ダウンロ
ード・データに所定の演算を施した結果と版数を対応付
ける版数対応表を格納しているプログラム・メモリ、1
0は、ダウンロードの結果、版数情報などを表示するモ
ニタである。
の演算を行なうために、パーソナル・コンピュータ1が
ダウンロードするデータを書き込む第一のメモリであ
る。
ック端子に受けて、第一のメモリ6に供給するアドレス
をカウントするアドレス・カウンタで、アドレス・カウ
ンタ71によって図1のライト制御部7を構成する。
を微分する微分回路、82は微分回路の出力に遅延を与
える遅延回路、83は、遅延回路82の出力をクロック
としてカウントを歩進するカウンタ、84は、微分回路
81の出力と中央処理ユニット4が出力するリード・イ
ネーブル信号の論理和演算をする論理和回路、85は遅
延回路82の出力に遅延を与える遅延回路で、微分回路
81、遅延回路82、カウンタ83、論理和回路84及
び遅延回路85によって図2の構成の計数部8を構成す
る。
ネーブル信号としてリード・イネーブル端子(図では
「RE」と略記している。)格納値を読み出して中央処
理ユニット4及びカウンタ83に供給し、遅延回路85
の出力をライト・イネーブル信号としてライト・イネー
ブル端子(図では「WE」と略記している。)に受け
て、カウンタ83のカウント値を書き込む第二のメモリ
である。
送先デバイス2、転送制御部3、中央処理ユニット4、
プログラム・メモリ5、アドレス・カウンタ71、第一
のメモリ6及びモニタ10によって実現できる版数認識
及び版数表示の機能は、図3の構成によって実現できる
版数認識及び版数表示の機能とまったく同じである。
路82、カウンタ83、論理和回路84、遅延回路85
及び第二のメモリ9を中心として実現されるダウンロー
ド回数の管理機能についてのみ説明する。
理の動作タイミングである。以降、図5も参照しながら
説明する。
く、ダウンロード・データは図6(ロ)の如く、終了信
号は図6(ハ)の如く転送制御部3から出力されて転送
先デバイスに供給される。
1、カウンタ83、第二のメモリ9へは、図6(ニ)の
如きCPUクロックが供給されている。
PUクロックによって微分するので、微分回路81の出
力は図6(ホ)の如くなる。
和回路84を経由して第二のメモリ9にリード・イネー
ブル信号として供給されるので、第二のメモリ9からは
格納値Nが読み出される。これをリード・データとして
図6(ヘ)に示している。
力がカウンタ83のロード端子(図では「LD」と略記
している。)にロード信号として供給されるので、上記
リード・データがカウンタ83にカウント初期値として
ロードされる。
力をクロックとしてカウントを歩進するので、遅延回路
82の出力の立ち上がりでカウント値がN+1になる。
メモリ9にライト・イネーブル信号として供給されるの
で、第二のメモリ9にはカウンタ83の歩進されたカウ
ント値N+1が書き込まれる。
ロード回数の更新処理が終了する。従って、第二のメモ
リにはダウンロードの度に歩進されるカウント値が格納
されることになり、該カウント値はダウンロード回数に
ほかならないので、図5の構成によって正しいダウンロ
ード回数の認識が可能になり、これを中央処理ユニット
4から論理和回路84を経由して供給されるリード・イ
ネーブル信号によって読み出してモニタ10に表示すれ
ば、正しいダウンロード回数を表示することができる。
回路データのダウンロードを例として説明したが、中央
処理ユニットのプログラムを格納するメモリに該プログ
ラムをダウンロードする場合でも、二重化されたメモリ
間で格納内容を一致させるためにデータをダウンロード
する場合でも、本発明の本質は同じように適用すること
ができる。
為的ミスによる版数更新漏れがあっても誤った版数認識
を防止し、ダウンロード回数を正確に把握することがで
きるダウンロード・データの版数管理方式を実現するこ
とができる。
なう度にダウンロード・データに対して所定の演算を行
ない、予め該所定の演算の結果と1対1に対応する版数
を版数対応表に登録しておき、ダウンロードが終了した
時にダウンロード・データを用いて該所定の演算を行な
い、ダウンロード後に行なった該所定の演算の結果をア
ドレスとして該版数対応表を検索してダウンロードされ
たデータの版数を読み出す。
と1対1に対応する版数を版数対応表に登録してあれ
ば、必ず正しい版数を読み出して表示することができ
る。又、予め該所定の演算の結果と1対1に対応する版
数を版数対応表に登録しておくことを忘却した場合に
は、版数対応表から版数をを読み出すことができないの
で、少なくとも誤った版数を表示することがなくなる。
終了を示す終了信号を契機にカウントを歩進すると共
に、歩進されたカウント値を該メモリに上書きするの
で、該メモリに格納されている値は前回のダウンロード
までに行なったダウンロード回数である。該メモリに格
納されている値を初期値として今回のダウンロードの終
了を示す終了信号を契機にカウントを歩進するので、歩
進されたカウント値は今回までのダウンロード回数に等
しく、該歩進されたカウント値を該メモリに格納するの
で、永続的に正しいダウンロード回数を格納することが
できる。
った版数を表示することがなく、且つ、正しいダウンロ
ード回数を把握することができる。
イミング。
Claims (3)
- 【請求項1】 プログラム又はデータの更新を行なう度
に、該プログラム又はデータからなるダウンロード・デ
ータに対して所定の演算を行ない、予め該所定の演算の
結果と1対1に対応する該プログラム又はデータの版数
を版数対応表に登録しておき、 ダウンロードが終了した時に該ダウンロード・データを
用いて該所定の演算を行ない、 ダウンロード後に行なった該所定の演算の結果をアドレ
スとして該版数対応表を検索してダウンロードされたデ
ータの版数を読み出す構成を備えることを特徴とするダ
ウンロード・データの版数管理方式。 - 【請求項2】 メモリに格納されている値を初期値とし
て、ダウンロードの終了を示す終了信号を契機にカウン
トを歩進し、 歩進されたカウント値を該メモリに上書きする構成を備
えることを特徴とするダウンロード・データの版数管理
方式。 - 【請求項3】 請求項1記載のダウンロード・データの
版数管理方式の構成と、請求項2記載のダウンロード・
データの版数管理方式の構成とを併せ備えることを特徴
とするダウンロード・データの版数管理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000352623A JP4599707B2 (ja) | 2000-11-20 | 2000-11-20 | ダウンロード・データの版数管理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000352623A JP4599707B2 (ja) | 2000-11-20 | 2000-11-20 | ダウンロード・データの版数管理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002158579A true JP2002158579A (ja) | 2002-05-31 |
JP4599707B2 JP4599707B2 (ja) | 2010-12-15 |
Family
ID=18825491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000352623A Expired - Fee Related JP4599707B2 (ja) | 2000-11-20 | 2000-11-20 | ダウンロード・データの版数管理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4599707B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8667243B2 (en) | 2011-04-19 | 2014-03-04 | Fujitsu Limited | Storage apparatus, controller, and method of controlling controller |
CN112486946A (zh) * | 2020-11-17 | 2021-03-12 | 中国人寿保险股份有限公司 | 一种版本确认方法、系统、电子设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314244A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | データ・アプリ配信方式 |
JPH07141277A (ja) * | 1993-11-19 | 1995-06-02 | Fujitsu Ltd | プログラムおよびデータの版数管理を行う端末装置およびオンラインシステム |
JPH07168706A (ja) * | 1993-12-15 | 1995-07-04 | Matsushita Electric Works Ltd | 画像処理装置のバージョン管理方法及びそのシステム |
JPH11282687A (ja) * | 1998-03-31 | 1999-10-15 | Hitachi Ltd | プログラム自動改版方法 |
JP2000112722A (ja) * | 1998-10-02 | 2000-04-21 | Fuji Electric Co Ltd | 版数管理システム、管理方法及び記憶媒体 |
-
2000
- 2000-11-20 JP JP2000352623A patent/JP4599707B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314244A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | データ・アプリ配信方式 |
JPH07141277A (ja) * | 1993-11-19 | 1995-06-02 | Fujitsu Ltd | プログラムおよびデータの版数管理を行う端末装置およびオンラインシステム |
JPH07168706A (ja) * | 1993-12-15 | 1995-07-04 | Matsushita Electric Works Ltd | 画像処理装置のバージョン管理方法及びそのシステム |
JPH11282687A (ja) * | 1998-03-31 | 1999-10-15 | Hitachi Ltd | プログラム自動改版方法 |
JP2000112722A (ja) * | 1998-10-02 | 2000-04-21 | Fuji Electric Co Ltd | 版数管理システム、管理方法及び記憶媒体 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8667243B2 (en) | 2011-04-19 | 2014-03-04 | Fujitsu Limited | Storage apparatus, controller, and method of controlling controller |
CN112486946A (zh) * | 2020-11-17 | 2021-03-12 | 中国人寿保险股份有限公司 | 一种版本确认方法、系统、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP4599707B2 (ja) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6772276B2 (en) | Flash memory command abstraction | |
US5794033A (en) | Method and system for in-site and on-line reprogramming of hardware logics with remote loading in a network device | |
JP2014038593A (ja) | オンチップのnand型フラッシュメモリおよびその不良ブロック管理方法 | |
US6530005B2 (en) | Circuit arrangement and method for creating and retrieving patch data from memory | |
US6925522B2 (en) | Device and method capable of changing codes of micro-controller | |
US6925558B2 (en) | System and method for selecting and loading configuration data into a register through the use of a first and second reset signal | |
US6807126B2 (en) | Semiconductor memory device and electronic information device using the same | |
US20050021918A1 (en) | Memory and information processing systems with lockable buffer memories and related methods | |
JP2002158579A (ja) | ダウンロード・データの版数管理方式 | |
US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
US7373491B2 (en) | Processor with versatile external memory interface | |
US9983885B2 (en) | BIOS system with non-volatile data memory | |
JPH0237600A (ja) | 読取り専用記憶装置の試験方法とその方法を実行するデバイス | |
TW201830260A (zh) | 微控制器周邊裝置組態 | |
CN211878599U (zh) | 应用于现场可编辑门阵列fpga的仿真验证系统 | |
US20200185037A1 (en) | Read-once memory | |
JPH10247165A (ja) | 書込補償回数有限メモリへのデータ書込方法及びその装置 | |
JP2008182327A (ja) | プログラマブルデバイス制御装置およびその方法 | |
US10983936B2 (en) | Programmable arbitrary sequence direct memory access controller for configuring multiple core independent peripherals | |
CN113474761B (zh) | 用于配置多个核心独立外围设备的可编程任意序列直接存储器存取控制器 | |
EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
US6338100B1 (en) | Microcontroller having SRAM for storing program instructions and program interface for obtaining the program instructions from an external source | |
US20200185018A1 (en) | Read-once memory | |
KR100578642B1 (ko) | 부트 스트랩 로더가 없는 cpu에서 플레쉬 이이피롬을 갱신하는 장치 및 방법 | |
JP2002073411A (ja) | Eepromの記憶容量判別装置およびeepromの記憶容量判別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |