JP2002158297A

JP2002158297A - 半導体記憶装置

Info

Publication number: JP2002158297A
Application number: JP2000355345A
Authority: JP
Inventors: Taira Iwase; 平岩瀬
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-11-22
Filing date: 2000-11-22
Publication date: 2002-05-31

Abstract

(57)【要約】【課題】読み出し専用メモリの空きエリアにダミーパ
ターンを発生させることにより、レジスト寸法が最適値
からずれる現象を解決する。【解決手段】読み出されるデータがセルトランジスタ
のチャネル中に不純物導入領域５として書き込まれ、か
つ、データが読み出されるデータ部と、データ部に隣接
して設けられ、データがセルトランジスタのチャネル中
に不純物導入領域５として書き込まれ、かつ、データが
読み出されない空きエリアとを有するメモリセルアレイ
と、前記メモリセルアレイ中のデータ部からのデータ読
み出しを制御する周辺回路部とを具備する半導体記憶装
置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、読み出し専用メモ
リなどのメモリセルを形成する段階で、データ書き込み
を行う半導体記憶装置に関するものである。

【０００２】

【従来の技術】近年、固定データメモリの需要増加に伴
い、６４Mビットを上回るような大容量のマスクROMが使
用されるようになってきており、大容量化に対応して微
細加工技術が用いられるようになった。

【０００３】マスクＲＯＭにおいては、不純物イオンを
注入することによって、データの書き込みを行う形式の
ものがある。この形式のマスクＲＯＭでは、不純物イオ
ンが注入されていないＭＯＳトランジスタと、不純物イ
オンが注入されたＭＯＳトランジスタとで閾値が異な
り、これら二種類の閾値がそれぞれ情報の「０」及び
「１」に相当する。

【０００４】例えば、図１２（Ａ）に示されるようにＰ
型半導体基板１００中に設けられたＮチャネルトランジ
スタの閾値を高くするには、例えばタングステンシリサ
イドからなるゲート１０１下にＰ型不純物であるホウ素
をイオン注入して、図中×で示される不純物導入領域１
０２を形成する。閾値が高く設定されたトランジスタで
は、ソースからドレインへの電流の流れが遮断される。
図１２（Ａ）において、ゲート１０１下側には別のゲー
ト１０３が設けられているが、このゲート１０３下には
不純物注入領域は設けられていない。これら、ゲート１
０１，１０３に直交してＮプラス埋め込み層１０４が平
行に２列設けられていて、一方のＮプラス拡散層１０４
がソース、他方のＮプラス拡散層がドレインとなる。

【０００５】ここで、不純物導入領域１０２が設けられ
ているゲートは閾値が高く設定されているため、所定電
圧以上の電圧がゲートに与えられて初めて、ソースから
ドレインへ電流が流れることになり、「１」の書き込み
データが読み出されることに相当する。

【０００６】マスクROM のプログラムに用いられるのは
図１３（Ａ）に示されるような「１」と「０」のROMデ
ータをパターン化して、図１３（Ｂ）に示されるような
開口部１１０が設けられたマスク１１１であり、一般的
には正方形、または長方形の開口部１１０のパターンが
ROMデータに対応して並んだ形となっている。このよう
なパターンがある部分が例えば「１」に相当し、パター
ンのない部分が「０」に相当する。

【０００７】特に、マスクROMでは、図２に示されるよ
うにプログラムデータを格納する場合、メモリセルアレ
イ１１にデータがちょうど収まるということはほとんど
なく、必ず空きエリア１３がメモリセルアレイ１１内に
できる。たとえば６４ＭマスクROMで実際にデータが入
っているのは５０Ｍ分のデータ部１２であり、残りの１
４Ｍ分は空きエリア１３となっているという具合であ
る。

【０００８】なお、従来のマスクＲＯＭの製造方法につ
いては特開平１１−８７５３５号公報の図６などに記載
されている。マスクＲＯＭの従来の製造方法が記載され
ている。

【０００９】すなわち、図１４（Ａ）に示されるように
半導体基板１１２上に「１」データ書き込み位置に対応
した開口部１１３が形成されたレジスト１１４が形成さ
れる。

【００１０】ここで、空きエリア１３上のレジスト１１
４には開口部は設けられていない。

【００１１】次に、図１４（Ｂ）に示されるようにレジ
スト１１４をマスクとして、開口部１１３にイオン注入
が行われ、半導体基板１１２中に不純物導入領域１１５
がゲート１１６下に形成される。半導体基板１１２上に
は、層間絶縁膜１１７、保護膜１１８が積層して形成さ
れる。

【００１２】また、読み出し専用半導体記憶装置におい
ては、図１０に示されるように使用されるデータが記録
されるデータ部３３周囲にダミーエリア３４がメモリセ
ルアレイ３２ごとに設けられる場合がある。メモリセル
アレイ３２の外周は設計値通りにメモリトランジスタが
製造できない場合があり、そのような現象を対策するた
めにメモリセルアレイ３２の外周は使用しない領域とし
ている。この場合、ダミーエリア３４には、通常全て
「１」のデータを書き込んでおいたり、全くデータを書
き込まないでおく。

【００１３】

【発明が解決しようとする課題】以上のような従来の半
導体記憶装置では、以下の課題が生じる。

【００１４】近年の微細化の進展により、デザインルー
ルが約０．３μｍ程度よりも小さくなるにつれて新たな
問題が出てきた。それはROMデータの組み合わせによりP
EP（Photo Engraving Process）工程のレジストの大
きさが最適値にならない現象である。

【００１５】従来のマスクＲＯＭにおいては、マスクに
形成されたパターンによって、レジストに設けられた開
口パターンが形成される。図１４（Ａ）に示されるよう
に空きエリア１３に隣接したデータ部１２上のレジスト
に設けられたパターンの形状が開口部１１７のように設
計値からずれることで、データが誤ってプログラムされ
る事態となる。すなわち、空きエリア１３に近接したデ
ータ部１２上の開口部１１７の開口形状が他の開口部１
１３に比べて小さく形成される場合がある。

【００１６】このような場合には、半導体記憶装置が不
良となり、製品の歩留まり低下が生じてしまう。すなわ
ち、図１４（Ｂ）に示されるように空きエリア１３付近
に形成された不純物導入領域１１８が他の不純物導入領
域１１５に比べて不十分なイオン量のみが形成されるこ
とになる。そのため、「１」データが書き込まれるべき
領域の閾値が十分に高く形成されず、「１」データが正
しく読み出しできない場合がある。

【００１７】データ部は１，０がほぼランダムに分布し
ているが、データ部と空きエリアの境界では他と状況が
異なるためPEP工程のレジストの大きさが最適値になら
ない現象が起こりうる。

【００１８】これは境界部でパターン密度が他と異なる
ことによるもの、境界部で大面積のレジストが存在する
ためレジスト収縮の影響を受けやすいことなどが原因と
考えられている。一般的にはレジストの面積が大きいと
レジスト収縮の問題が起きやすいとされている。

【００１９】すなわち、データ部においては、レジスト
にランダムに開口が設けられているが、空きエリアにお
いては、大きなレジストが開口部なしに設けられてい
る。そのため、レジストを凝固する工程で、レジストが
収縮し、特に空きエリアとデータ部との境界付近で、空
きエリア側にデータ部のレジストが引き寄せられる現象
が生じてしまう。このような場合、データ部の開口形状
が設計された形状から変形して、設計された形状よりも
小さくなったり、大きくなったりしてしまう。

【００２０】また、光近接効果により、開口がランダム
に設けられていれば、設計値通りに開口が設けられる
が、均一に設けられない場合には、開口は設計値よりも
小さめに形成されてしまう。

【００２１】このようにレジストのデータ部の開口形状
が設計値からずれることで、半導体基板へのイオン注入
が正確に行えず、結果として正しくデータのプログラム
が行えない事態となってしまう。

【００２２】また、図１５（Ａ）に示されるようにメモ
リセルアレイ外周に全て「１」のデータを書き込んだ場
合、図１５（Ｂ）に示されるようにダミーエリア３４に
おいて、規則的に密集して配置された開口部１２０が図
１５（Ｃ）に示されるように、その製造工程でレジスト
が収縮し、特に微細化されて設計された場合には、ダミ
ーエリア３４における開口部１２１でレジストが丸ま
り、他の開口部１２２よりも大きく形成され、その切れ
端がデータ部３３へ飛散して、データ部３３における開
口部１２３の形状が他の開口部１２２よりも小さく形成
されるなど、レジスト形状が変形してしまう。このよう
な状態で、データ部へレジストをマスクとしてイオン注
入を行うと、データ部への正しいデータ書き込みが行え
ない事態となる。

【００２３】本発明の目的は以上のような従来技術の課
題を解決することにある。

【００２４】特に本発明の目的は、空きエリアの存在に
よるデータ部へのデータ書き込み誤り発生を防止した高
集積化された半導体記憶装置を提供することである。

【００２５】さらに本発明の別の目的は、データ部周囲
のダミーエリアの存在によるデータ笛へのデータ書き込
み誤り発生を防止した高集積化された半導体記憶装置を
提供することである。

【００２６】

【課題を解決するための手段】上記課題を解決するため
に、本発明の特徴は、読み出されるデータがセルトラン
ジスタに書き込まれ、かつ、データが読み出されるデー
タ部と、データ部に隣接して設けられ、データがセルト
ランジスタに書き込まれ、かつ、データが読み出されな
い空きエリアとを有するメモリセルアレイと、前記メモ
リセルアレイ中のデータ部からのデータ読み出しを制御
する周辺回路部とを具備する半導体記憶装置である。

【００２７】本発明の別の特徴によれば、読み出される
データがセルトランジスタに書き込まれ、かつ、データ
が読み出されるデータ部と、データがセルトランジスタ
に書き込まれていない空きエリアとを有するメモリセル
アレイと、前記メモリセルアレイ中のデータ部からのデ
ータ読み出しを制御する周辺回路部とを具備し、前記デ
ータ部と空きエリアとが互いに混在して配置されている
半導体記憶装置である。

【００２８】本発明の別の特徴によれば、読み出される
データがセルトランジスタに書き込まれ、かつ、データ
が読み出されるデータ部と、データ部の外周に設けら
れ、セルトランジスタに規則性に基づいたデータ、又は
ランダムなデータが書き込まれ、かつ、データが読み出
されないダミーエリアとを有するメモリセルアレイと、
前記メモリセルアレイ中のデータ部からのデータ読み出
しを制御する周辺回路部とを具備する半導体記憶装置で
ある。

【００２９】

【発明の実施の形態】次に，図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には、同一又は類似の符号を付してい
る。

【００３０】（第１の実施の形態）本発明にかかる第１
の実施の形態にかかる半導体記憶装置を、図１乃至図５
を用いて説明する。

【００３１】半導体記憶装置は図２に示されるように、
半導体チップ１０上に、複数個のメモリセルアレイ１１
が設けられている。このメモリセルアレイ１１中には、
読み出されるデータが記憶されるデータ部１２と、読み
出されることがないデータが記憶される空きエリア１３
とが形成されている。各メモリセルアレイ１１の周囲に
はメモリセルアレイに書き込まれたデータの読み出し制
御動作を行う周辺回路部１４が設けられている。

【００３２】メモリセルアレイ１１の構造はデータ部１
２と空きエリア１３とが隣接する領域の一部分を抽出し
て示す図１の断面図に示されるように、半導体基板１上
に図中左側のデータ部２と、図中右側の空きエリア３と
が存在している。ここでは、「１」データが記憶される
セルトランジスタに相当するゲート４下に不純物導入領
域５が形成されている。この不純物導入領域は、データ
部２と空きエリアの両方中のゲート４下に設けられてい
る。半導体基板１上には、層間絶縁膜６が形成されてい
て、この層間絶縁膜６上には保護膜７が形成されてい
る。

【００３３】ここで、図１に示された構成は、図３に示
されるような製造工程を経て形成される。すなわち、例
えば「１」データを書き込むセルトランジスタのゲート
上方に開口部２０を設けたレジスト２１を使用して、不
純物を半導体基板１０中へイオン注入して不純物導入領
域５を開口部２０下に形成する。

【００３４】図３に示されるような半導体記憶装置の上
面図が図４（Ａ）に示される。この図４（Ａ）における
“Ａ−Ｂ”線上での断面が図３に相当する。図４（Ａ）
では、開口部２０が四角形で示されている。この図４
（Ａ）に示されたレジスト２１は図４（Ｂ）に示される
ようなデータを書き込む際に利用される。図４（Ｂ）に
おける「１」が図４（Ａ）におけるレジストの開口部の
位置に相当し、図４（Ｂ）における「０」は図４（Ａ）
における開口部が設けられていない位置に相当する。

【００３５】一般的に、読み出し専用半導体記憶装置に
おいては、空きエリアのデータはユーザーにとってはど
のようになっていても問題ないため、空きエリアにダミ
ーのデータを記憶させる。

【００３６】本実施の形態では、図５に示されるように
空きエリア３のすべてをチェッカーパターン（市松模
様）で埋める。チェッカーパターンは１，０の密度が半
分ずつであるため、パターン密度、レジスト収縮の問題
が起きにくく、ダミーパターンとして適している。図５
（Ａ）において、データ部２に隣接した空きエリア３内
の領域２３が図５（Ｂ）に示されるようなチェッカーパ
ターンのデータ構成であり、空きエリア３に隣接したデ
ータ部２内の領域２４が例えば図５（Ｃ）に示されるよ
うなデータ構成となっている。

【００３７】また場合によっては空きエリアをすべて１
（パターンありに対応する）としたり、１，０のストラ
イプパターンとするのが好ましい場合もある。

【００３８】空きエリアとデータ部両方で、一体として
データの分布状態を均一化することで、微細化された半
導体記憶装置であっても、正しくデータを書き込むこと
が可能である。

【００３９】本実施の形態によれば、セルトランジスタ
のゲート幅を縮小しても正しくデータを書き込むことが
可能な高集積化された半導体記憶装置を提供できる。

【００４０】（第２の実施の形態）本発明にかかる第２
の実施の形態にかかる半導体記憶装置を、図６を用いて
説明する。第１の実施の形態が空きエリアすべてをチェ
ッカーパターンなどの規則性を持ったパターンで埋める
のに対し、本実施の形態では空きエリアすべてをランダ
ムな１，０パターンで埋める。

【００４１】たとえば６４ＭマスクROMで実際にデータ
が入っているのは５０Ｍ分で、あとの１４Ｍ分は空きエ
リアとなっているという場合、空きエリアの１４Ｍ分は
ダミーとして実際のユーザーのデータの最初の１４Ｍ分
を繰り返して入れるようにすれば、ユーザーのデータは
一般にはランダムな１，０に近いため、これも第１の実
施の形態同様の効果が得られる。

【００４２】すなわち、図６（Ａ）に示されるようなセ
ルアレイにおいて空きエリア３中のデータ部２に隣接し
た領域２５にデータ部２の空きエリア３に隣接した領域
２４のデータを入れ込むようにする。図６（Ｂ）に示さ
れるようにこれら領域２４、２５中には同じデータが書
き込まれている。

【００４３】このようにチップ全体のパターン密度がそ
ろうという点では第１の実施の形態よりさらに好まし
い。

【００４４】なお、計算機で疑似的にランダムなデータ
を作ることも可能であり、この作成されたランダムデー
タを空きエリア３に書き込んでもよい。

【００４５】本実施の形態では、データ部と空きエリア
両方のデータのパターン密度が均一となる。

【００４６】（第３の実施の形態）第１の実施の形態が
空きエリアすべてをチェッカーパターンで埋めるのに対
し、本実施の形態は空きエリア中のデータ部との境界部
分のみをチェッカーパターンで埋める方法である。

【００４７】図７（Ａ）に示されるようなデータ部２に
隣接する空きエリア３中の境界部分２６中にチェッカー
パターンを設ける。境界部分２６中の一領域２７は図７
（Ｂ）に示されるようなチェッカーパターンとなってい
る。

【００４８】パターン密度という点からは空きエリア全
体を埋めることが望ましいが、一般にレジスト収縮の影
響が出やすいのは空きエリアとの境界付近のデータ部で
あり、この境界付近の空きエリアのパターンに主として
依存する。そのため、この境界部分のみ対策すること
で、第１の実施の形態同様の効果が期待できる。

【００４９】また境界部分のみデータを記憶する場合
は、データ量の増加はわずかであり、レジスト形成用の
マスクを作るためのデータの計算機処理時間、マスクの
描画時間には、ほとんど影響がなく、本実施の形態は短
納期が要求されるマスクＲＯＭに適している。

【００５０】ここで、境界部分はデータ部において、空
きエリアに近接したメモリトランジスタの数十行分に相
当する領域である。

【００５１】また第１の実施の形態同様、場合によって
は境界部分をすべて１（パターンありに対応する）とし
たり、１，０のストライプパターンとするのが好ましい
場合もある。

【００５２】（第４の実施の形態）第３の実施の形態が
境界部分をチェッカーパターンで埋めるのに対し、境界
部分２６について、ランダムな１，０のデータで埋める
方法がある。例えばユーザーのデータを繰り返して埋め
るということも可能である。この場合、図８（Ａ）に示
される境界部分２６中の領域２８は例えば、図６（Ｂ）
に示されるようなデータとなる。

【００５３】この場合も第３の実施の形態と同等の効果
が得られる。また計算機で疑似的にランダムなデータを
作ってもよい。

【００５４】（第５の実施の形態）一般に空きエリアが
チップ上で固まって存在するのは、データをアドレスに
したがってチップ上の位置に順番に規則正しく割り付け
ていくためである。

【００５５】従って、これを避けるためにはデータをチ
ップ上の位置に割り付け方法を変える。例えば、６４Ｍ
マスクＲＯＭの例では外部入力の最上位アドレスはＡ２
０であるが、これをチップ内部ではたとえば最下位アド
レスとみなす。

【００５６】このようにアドレスにスクランブルをかけ
ることにより、空きエリアのデータが一箇所に固まらず
チップ全体にばらまかれた形となり、上記の問題が改善
される。

【００５７】図９（Ａ）に示されるようにメモリセルア
レイ３０は、データ部と空きエリアとの区別が存在しな
くなる。ここで、メモリセルアレイ３０中の本来存在し
たデータ部と空きエリアとの境界付近の領域３１は、図
９（Ｂ）に示されるようなロウとカラムの各方向にＸで
示されるランダムデータが記憶されている。また、本
来、存在した空きエリアには０で示される状態であっ
た。

【００５８】ここで、アドレスにスクランブルを掛ける
ことで、図９（Ｃ）に示されるように、領域３１はラン
ダムデータ列の間に空きエリアの状態が入り込まれた状
態となる。この例では空きエリアのデータはスクランブ
ル後はランダムデータ列と1個おきに配列されることに
なる。

【００５９】この実施の形態においても第１の実施の形
態同様の効果を得ることができる。

【００６０】この実施の形態では、第１乃至第４の実施
の形態と異なり、ユーザーのデータの中に固まりの０デ
ータがあり、あたかも従来の空きエリアのように開口部
がないレジストが形成されることはない。そのため、レ
ジスト形状の変形が生じず、正しくデータを書き込むこ
とが可能であり、高集積化された半導体記憶装置におい
て、レジスト形状が設計から外れて、誤ったデータが記
憶されることを防止できる。

【００６１】なお、この場合、配線配置形状を変形させ
る必要がある。

【００６２】（第６の実施の形態）本実施の形態では、
従来は例えば「１」などの均一なデータが書き込まれて
いたダミーエリアに対して、規則的なパターンのデータ
を書き込む。すなわち、図１０に示されるようなメモリ
セルアレイ３２において、中心部にデータ部３３が設け
られ、その周囲にダミーエリア３４が設けられている場
合に、図１１（Ａ）に示されるようにダミーエリア３４
にチェッカーパターンを書き込む。

【００６３】このパターンは図１１（Ｂ）に示されるよ
うな四角形の開口部３６を持つレジスト３５となる。こ
のレジストは半導体基板へイオン注入を行う際には、熱
工程を経ることにより、図１１（Ｃ）に示されるような
円形の開口部３７を持つレジスト３８となる。このレジ
スト３８を用いて、半導体記憶装置にデータ書き込みが
行われる。

【００６４】場合によっては、チェッカーパターンに代
えて、ランダムパターンなどを書き込む。この書き込み
により、ダミーエリアに設けられる開口面積の総和が小
さくなり、ダミーエリアにレジストを広く残すことで、
レジストが収縮した際に、レジストの切れ端がデータ部
へ飛散することを防止できる。

【００６５】これにより、データ部内の外周付近におい
て、レジスト形状が最適値からずれこむことを防止でき
る。すなわち、従来技術において、ダミーエリアに均一
なデータが書き込まれていたことによるレジストの収縮
現象に基づいたデータ部におけるレジスト形状の変形が
防止できる。

【００６６】こうして、データの誤書き込みが防止され
た高集積化された半導体記憶装置が提供できる。

【００６７】なお、上記各実施の形態は、それぞれ組み
合わせて実施することができる。

【００６８】

【発明の効果】本発明によれば、空きエリアの存在によ
るデータ部へのデータ書き込み誤り発生を防止した高集
積化された半導体記憶装置を提供できる。

【００６９】さらに本発明によれば、データ部周囲のダ
ミーエリアの存在によるデータ部へのデータ書き込み誤
り発生を防止した高集積化された半導体記憶装置を提供
できる。

【図面の簡単な説明】

【図１】第１の実施の形態の構成を示す断面図。

【図２】第１の実施の形態及び従来の半導体記憶装置
の構成を示す概念図。

【図３】第１の実施の形態の製造方法の一工程を表
す、図４（Ａ）における“Ａ−Ｂ”線上での断面図。

【図４】（Ａ）は、第１の実施の形態におけるレジス
トの構成を表す上面図であり、（Ｂ）は、第１の実施の
形態におけるデータを表す数字の行列である。

【図５】（Ａ）は、第１の実施の形態におけるレジス
トを表す概念図であり、（Ｂ）は第１の実施の形態にお
ける空きエリアにおけるデータを表す数字の行列であ
り、（Ｃ）は第１の実施の形態におけるデータ部におけ
るデータを表す数字の行列である。

【図６】（Ａ）は、第２の実施の形態におけるレジス
トを表す概念図であり、（Ｂ）は、第２の実施の形態に
おけるデータ部及び空きエリアにおけるデータを表す数
字の行列である。

【図７】（Ａ）は、第３の実施の形態におけるレジス
トを表す概念図であり、（Ｂ）は、第３の実施の形態に
おける境界部分におけるデータを表す数字の行列であ
る。

【図８】（Ａ）は、第４の実施の形態におけるレジス
トを表す概念図であり、（Ｂ）は、第４の実施の形態に
おける境界部分におけるデータを表す数字の行列であ
る。

【図９】（Ａ）は、第５の実施の形態におけるレジス
トを表す概念図であり、（Ｂ）は、第５の実施の形態に
おけるアドレススクランブル前のデータを表す数字の行
列であり、（Ｃ）は、第５の実施の形態におけるアドレ
ススクランブル後のデータを表す数字の行列である。

【図１０】第６の実施の形態及び従来の半導体記憶装
置の構成を示す概念図である。

【図１１】（Ａ）は、第７の実施の形態におけるデー
タを表すデータを表す数字の行列であり、（Ｂ）は第７
の実施の形態におけるレジストを表す概念図であり、
（Ｃ）は第７の実施の形態における加熱工程後のレジス
トを表す概念図である。

【図１２】（Ａ）は、従来の半導体記憶装置における
データ書き込み状態を表す上面図であり、（Ｂ）は図１
２（Ａ）における“Ｃ−Ｄ”線上の断面図であり、
（Ｃ）は図１２に（Ａ）における“Ｅ−Ｆ”線上の断面
図である。

【図１３】（Ａ）は、従来の半導体記憶装置における
データを表すデータを表す数字の行列であり、（Ｂ）は
図１３（Ａ）に対応した従来の半導体記憶装置のレジス
トを表す概念図である。

【図１４】（Ａ）は、従来の半導体記憶装置形態の製
造方法の一工程を表す断面図であり、（Ｂ）は従来の半
導体記憶装置の構成を表す断面図である。

【図１５】（Ａ）は、従来の半導体記憶装置における
データを表すデータを表す数字の行列であり、（Ｂ）は
従来の半導体記憶装置におけるレジストを表す概念図で
あり、（Ｃ）は従来の半導体記憶装置における加熱工程
後のレジストを表す概念図である。

【符号の説明】

１半導体基板２，１２，３３データ部３，１３空きエリア４ゲート５不純物導入領域６層間絶縁膜７保護膜１０半導体チップ１１，３２メモリセルアレイ１４周辺回路部２０,３６，３７開口部２１,３０，３５，３８レジスト２３，２４，２５，２７，２８，３１領域２６境界部分３４ダミーエリア

Claims

【特許請求の範囲】

【請求項１】読み出されるデータがセルトランジスタに
書き込まれ、かつ、データが読み出されるデータ部と、
データ部に隣接して設けられ、データがセルトランジス
タに書き込まれ、かつ、データが読み出されない空きエ
リアとを有するメモリセルアレイと、前記メモリセルアレイ中のデータ部からのデータ読み出
しを制御する周辺回路部とを具備することを特徴とする
半導体記憶装置。
【請求項２】前記空きエリアの全域又は前記データ部に
隣接する領域に、規則性に基づいたデータが書き込まれ
ていることを特徴とする請求項１記載の半導体記憶装
置。
【請求項３】前記空きエリアの全域又は前記データ部に
隣接する領域に、データ部に書き込まれたデータの一部
と同じデータが書き込まれていることを特徴とする請求
項１記載の半導体記憶装置。
【請求項４】前記空きエリアの全域又は前記データ部に
隣接する領域に、ランダムなデータが書き込まれている
ことを特徴とする請求項１記載の半導体記憶装置。
【請求項５】読み出されるデータがセルトランジスタに
書き込まれ、かつ、データが読み出されるデータ部と、
データがセルトランジスタに書き込まれていない空きエ
リアとを有するメモリセルアレイと、前記メモリセルアレイ中のデータ部からのデータ読み出
しを制御する周辺回路部とを具備し、前記データ部と空
きエリアとが互いに混在して配置されていることを特徴
とする半導体記憶装置。
【請求項６】前記データ部中のセルトランジスタはその
アドレスがスクランブルされて前記メモリセルアレイ中
に不連続に配置されていることを特徴とする請求項５記
載の半導体記憶装置。
【請求項７】読み出されるデータがセルトランジスタに
書き込まれ、かつ、データが読み出されるデータ部と、
データ部の外周に設けられ、セルトランジスタに規則性
に基づいたデータ、又はランダムなデータが書き込ま
れ、かつ、データが読み出されないダミーエリアとを有
するメモリセルアレイと、前記メモリセルアレイ中のデータ部からのデータ読み出
しを制御する周辺回路部とを具備することを特徴とする
半導体記憶装置。