JP2002156654A - アクティブマトリクス基板及び液晶装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】デルタ配列において高品質なカラー液晶表示装
置を提供する。 【解決手段】赤色、緑色、青色に対応する画素電極(１
２)を備える画素領域(Ｐ１１、Ｐ１２、Ｐ１３、)を、
これら３色を１単位としてＸ方向に周期的に配列すると
ともに、Ｙ方向における奇数と偶数段目では、１/２周
期ずらして配置して、デルタ配列を構成する。同一のソ
ース線(Ｓ２)に対し、同じ色に対応する画素領域(Ｐ１
２、Ｐ２２、Ｐ３２)の画素電極のみを接続すると、画
素領域は、ソース線に対し左右交互に配置される。Ｘ方
向に並ぶ各画素領域の間では、ＴＦＴ(１１)、画素電
極、保持容量コンデンサ(ＣＳ)の第１の電極部(Ｃ１)と
第２の電極部(Ｃ２)の相対的な位置が同一である。ソー
ス線(Ｓ１、Ｓ２、・・・)に沿ってＹ方向に並ぶ各画素
領域の間では、ＴＦＴと画素電極の相対的な位置が一段
毎に左右反転しているが、保持容量コンデンサの第１と
第２の電極部の相対的位置関係は同一である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示装置に
用いるアクティブマトリクス基板の素子構造、特に保持
容量コンデンサの構造に関するものである。また、その
アクティブマトリクス基板を用いたカラー液晶表示装置
の構造に関するものである。

【背景技術】アクティブマトリクス基板を用いたカラー
液晶表示装置の基本的な構造を図１に示す。図１におい
て、基板１０の表面には、Ｘ方向に延びたゲート線Ｇ０、
Ｇ１、Ｇ２・・・と、Ｙ方向に延びたソース線Ｓ１、Ｓ２、Ｓ
３・・・と、これらのソース線Ｓ１、Ｓ２、Ｓ３・・・とゲート
線Ｇ１、Ｇ２、Ｇ３・・・との交点に対応する位置に配置さ
れた複数の画素電極１２と、各画素電極に接続された薄
膜トランジスタ(以下、「ＴＦＴ」という。)１１とが形成
されている。

【０００２】そして、選択期間、すなわち、ゲート線Ｇ１、
Ｇ２、Ｇ３・・・からの信号によってＴＦＴ１１がオン状態
である期間、には、対向基板２０に形成された共通電極２
６、画素電極１２及びそれらの間隙に封入されている液
晶３０で構成された液晶容量部ＣＬＣに、ソース線Ｓ１、
Ｓ２、Ｓ３・・・から供給される画像信号が書き込まれる。
一方、非選択期間、すなわち、ＴＦＴ１１がオフ状態であ
る期間、には、選択期間に液晶容量部ＣＬＣに書き込まれ
た画像信号が保持される。

【０００３】ここで、品位の高い表示を行なうためには
非選択期間における保持特性が良好であることが求めら
れる。それには、液晶容量部ＣＬＣに対して電気的に並
列に保持容量コンデンサＣＳを設けることが有効であ
る。保持容量コンデンサＣＳについては、前段のゲート
線と画素電極１２との間に保持容量コンデンサＣＳを設
ける構成、又は別途に形成した保持容量線(図１には図示
せず。)と画素電極１２との間に保持容量コンデンサＣＳ
を設ける構成などが提案されている。

【０００４】

【発明が解決しようとする課題】このようにして構成さ
れた保持容量コンデンサＣＳ、画素電極１２、ＴＦＴ１
１、その他の付随する配線なとで画素領域Ｐ１１、Ｐ１
２、Ｐ１３・・・が構成されている。なお、ここでは、画素領
域Ｐ１１と画素領域Ｐ３１との間には画素領域が形成さ
れていないが、その領域に青色用の画素領域が形成され
ているものやダミーの画素領域が形成されているものも
ある。 対向基板２０には、カラーフィルタ２１が形成されてい
る。カラーフィルタ２１は、一般的に、赤色フィルタＲ、
緑色フィルタＧ及び青色フィルタＢからなる。これらの
赤色フィルタＲ、緑色フィルタＧ及び青色フィルタＢは、
それらを１単位として表示画面内に繰り返し配置されて
いる。カラーフィルタ２１の配列には、ストライプ配列、
モザイク配列、又はデルタ配列がある。ここで、図１２に
はデルタ配列の色配列パターンを示し、図１３にはモザ
イク配列の色配列パターンの一例について示す。このよ
うなデルタ配列やモザイク配列では、各色要素が表示画
面内に均一に分散するため、ストライプ配列に比較して、
なめらかな画像を表示できるという利点がある。

【０００５】デルタ配列が用いられた液晶表示装置とし
ては、特公平３-６４０４６号公報第３図Ａに開示された
ものなどがあり、モザイク配列が用いられた液晶表示装
置としては、同公報第８図Ｃ〜Ｆに開示されたものなど
がある。

【０００６】この公報に記載された液晶表示装置のうち
デルタ配列が用いられたものは、図１４に示すように、赤
色フィルタＲ、緑色フィルタＧ、青色フィルタＢに対応す
る３つの画素領域Ｐ２１、Ｐ２２、Ｐ２３が、それらを１
単位としてＸ方向に周期的に配置されている。但し、偶
数段目の画素列における画素領域Ｐ２１、Ｐ２２、Ｐ２３
は、奇数段目の画素列における画素領域Ｐ１１、Ｐ１２、
Ｐ１３、又は画素領域Ｐ３１、Ｐ３２、Ｐ３３に対して前
記１単位の１/２周期に相当する距離だけずらして配置
されている。このため、奇数段目の画素列と偶数段目の
画素列との間では、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・
の中心位置が１.５画素ピッチに相当する距離だけ左右
交互にずれた状態にある。

【０００７】いずれの画素領域も、基本構成が同じであ
るため、画素領域Ｐ２１を例に説明する。画素領域Ｐ２
１において、ＴＦＴ１１のソース領域１１１は、ソース線
Ｓ１に接続され、ゲート電極１１３は、ゲート線Ｇ２に接
続され、ドレイン領域１１２は、画素電極１２に接続され
ている。

【０００８】また、画素領域Ｐ２１には、ＴＦＴ１１のド
レイン領域１１２及び画素電極１２に電気的に接続され
た第１の電極部Ｃ１と、前段のゲート線Ｇ１からＹ方向
に張り出した構造をもつ第２の電極部Ｃ２とが形成され
ている。第１の電極部Ｃ１の材料は、通常、ドープトシリ
コンシリコン膜が用いられている。第１の電極部Ｃ１と、
第２の電極部Ｃ２とは、後述するとおり、誘電体膜を介し
て対向して配置されている。このようにして、画素電極
１２と前段のゲート線Ｇ１との間に保持容量コンデンサ
ＣＳが形成されている。

【０００９】また、各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、Ｙ
方向にクランク状に曲折しながら延びているとともに、
複数の色信号を同一のソース線に適切なタイミングで供
給するための複雑な色切換回路を不要とするため、同一
のソース線に対しては、同じ色に対応する画素領域の画
素電極１２のみがＴＦＴ１１を介して接続されている。
従って、同一のソース線には、１段毎に同じ色に対応する
画素領域がソース線の両側に交互に配置されることにな
る。例えば、ソース線Ｓ２の場合には、緑色に対応した画
素領域Ｐ１２、Ｐ２２、Ｐ３２・・・がソース線Ｓ２の両側
に交互に配置されている。また、必然的に、ＴＦＴ１１と
ソース線の位置関係も１段毎に逆になっている。

【００１０】その結果、ゲート線Ｇ１、Ｇ２、Ｇ３・・・に沿
ってＸ方向に並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・
の間では、ＴＦＴ１１、画素電極１２及び保持容量コンデ
ンサＣＳ(第１の電極部Ｃ１及び第２の電極部Ｃ２)の相
対的な形成位置は同一である一方、ソース線Ｓ２に沿っ
てＹ方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間
では、ＴＦＴ１１、画素電極１２及び保持容量コンデンサ
ＣＳの相対的な形成位置は、一段毎に左右対称の関係に
なっている。例えば、ゲート線Ｇ１に接続する画素領域
Ｐ１１、Ｐ１２、Ｐ１３・・・と、ゲート線Ｇ２に接続する画
素領域Ｐ２１、Ｐ２２,Ｐ２３・・・との間では、ＴＦＴ１
１、画素電極１２及び保持容量コンデンサＣＳの相対的
な位置関係が左右対称になっている。

【００１１】このような構成のアクティブマトリクス基
板の製造方法を、図１５を参照して簡単に説明する。図
１５（Ａ）、（Ｂ）、（Ｃ）は、それぞれ図１４のＩ-Ｉ′
断面図、II-II′断面図、III-III′断面図である。 図１５（Ａ）において、まず、基板１０の上に多結晶シリ
コン薄膜を形成した後、フォトリソグラフィ技術による
パターニングによって、ＴＦＴ１１の能動領域と、保持容
量コンデンサＣＳの第１の電極部Ｃ１とを構成する多結
晶シリコン薄膜１１０を形成する。 次に、多結晶シリコン膜１１０の熱酸化により、ゲート酸
化膜１１４と、保持容量コンデンサＣＳの誘電体膜Ｃ３
とを形成する。次に、保持容量コンデンサＣＳを構成する
ための多結晶シリコン膜１１０に対してのみ、不純物を
選択的にドーピングし、保持容量コンデンサＣＳの第１
の電極部Ｃ１を形成する。 続いて、フォトリソグラフィ技術により、ゲート電極１１
３と、保持容量コンデンサＣＳの第２の電極部Ｃ２とを
多結晶のドープトシリコン膜により形成する。この状態
で、画素領域Ｐ２１では、ゲート電極１１３とゲート線Ｇ
２とが電気的に接続され、第２の電極部Ｃ２と前段のゲ
ート線Ｇ１とが電気的に接続された状態にある。

【００１２】次に、ゲート電極１１３をマスクとしてイ
オンを打ち込むことにより、ソース領域１１１及びドレ
イン領域１１２を形成する。次に、層間絶縁膜１１５を
形成した後、それにスルーホールを形成する。

【００１３】しかる後に、ソース領域１１１及びドレイ
ン領域１１２に対して、ソース端子１１８及びドレイン
端子１１９をそれぞれ電気的に接続する。ここで、ソー
ス端子１１８は、ソース線Ｓ１に電気的に接続され、ドレ
イン端子１１９は、画素電極１２に電気的に接続されて
いる。

【００１４】このようにして、画素領域Ｐ２１にＴＦＴ
１１と保持容量コンデンサＣＳとを形成するとともに、
図１５（Ｂ）、（Ｃ）に示すように、画素領域Ｐ１１、Ｐ
１２、Ｐ２２にも、保持容量コンデンサＣＳを形成す
る。

【００１５】しかしながら、図１４に示すパターンを用
いた場合には、基板１０の上にフォトリソグラフィ技術
によって各構成部分を形成していくとき、左右方向（Ｘ
方向）にアライメントのずれが発生すると、例えば、ソ
ース線Ｓ２に沿ってＹ方向に並ぶ各画素領域Ｐ１２、Ｐ
２２、Ｐ３２・・・では、構造パラメータが一段毎に異なっ
てしまう。

【００１６】すなわち、図１６において、ＴＦＴ１１及び
保持容量コンデンサＣＳの第１の電極部Ｃ１を形成する
ための下層側の多結晶シリコン膜の形成パターンＡ１
と、ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３及び
保持容量コンデンサＣＳの第２の電極部Ｃ２を形成する
ための上層側の多結晶シリコン膜の形成パターンＡ２
と、の重なり部分を保持容量コンデンサＣＳの対向部分
Ｃ０として斜線を付したとき、下層側の多結晶シリコン
膜の形成パターンＡ１と、上層側の多結晶シリコン膜の
形成パターンＡ２との間でアライメントが左右にずれる
と、ゲート線Ｇ１、Ｇ３・・・により選択される奇数段目の
画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・の保持容量
コンデンサＣＳ（ＯＤＤ）（これらの保持容量コンデン
サは、ゲート線Ｇ０、Ｇ２・・・に接続されている。）と、ゲ
ート線Ｇ２、（Ｇ4）・・・により選択される画素領域Ｐ２
１、Ｐ２２・・・の保持容量コンデンサＣＳ（ＥＶＥＮ）
（これらの保持容量コンデンサは、ゲート線Ｇ１、Ｇ３・・
・に接続されている。）との間で、斜線を付した対向部分
Ｃ０の面積が変動する。 図１６には、左右方向にアライメントのずれがない理想
的な場合が示されているため、保持容量コンデンサＣＳ
（ＯＤＤ）の容量値と保持容量コンデンサＣＳ（ＥＶＥ
Ｎ）の容量値は等しい。

【００１７】しかしながら、左右方向にアライメントの
ずれがある場合には、保持容量コンデンサＣＳ（ＯＤ
Ｄ）の容量値と保持容量コンデンサＣＳ（ＥＶＥＮ）の
容量値とは異なる値をもつ。例えば、下層側の多結晶シ
リコン薄膜の形成パターンＡ１が上層側の多結晶シリコ
ン薄膜の形成パターンＡ２に対して矢印Ｒの方向にずれ
た状態に形成されると、保持容量コンデンサＣＳ（ＯＤ
Ｄ）の容量値は、大きくなるのに対し、保持容量コンデン
サＣＳ（ＥＶＥＮ）の容量値は、小さくなる。

【００１８】その結果、Ｎ型のＴＦＴを用いた場合には、
奇数段目のゲート線Ｇ１、Ｇ３・・・の最適ＬＣコモン電圧
は、偶数段目のゲート線Ｇ２・・・の最適ＬＣコモン電圧よ
りも高くなり、最適ＬＣコモン電圧に差が発生し、ゲート
線単位でフリッカが発生するという問題が生ずる。

【００１９】

【課題を解決するための手段】このような問題点を解消
するために、本発明の目的は、保持容量コンデンサを構成
する各電極部の形成パターンを改良することにより、同
一のソース線に対して各画素領域の画素電極が１段毎に
左右反対側から交互に接続するような場合でも、フリッ
カーのないアクティブマトリクス基板を提供することに
ある。また、本発明の別の目的は、このように構成したア
クティブマトリクス基板を用いた高品質なカラー液晶表
示装置を提供することにある。

【００２０】このような課題を解決するために、本発明
の第１の形態では、まず、アクティブマトリクス基板に対
し、Ｘ方向に延びた複数のゲート線と、Ｘ方向と直交す
るＹ方向に延びた複数のソース線と、前記ゲート線と前
記ソース線との交点に対応して配置された複数の画素電
極と、前記ゲート線に電気的に接続されたゲート電極と
前記ソース線に電気的に接続されたソース領域と前記画
素電極に電気的に接続されたドレイン領域とを有し前記
画素電極に対応して配置された複数の薄膜トランジスタ
と、前記画素電極に電気的に接続された第１の電極部と
前段のゲート線に電気的に接続された第２の電極部とを
有し前記画素電極に対応して配置された複数の保持容量
コンデンサとを設ける。

【００２１】そして、同一のソース線に対して前記薄膜
トランジスタを介して電気的に接続された複数の画素電
極のうちＹ方向で隣接し合う画素電極同士については、
前記同一のソース線を挟んで反対側に位置するように配
置する一方、隣接するゲート線に電気的に接続された保
持容量コンデンサ同士の間で、前記第２の電極部に対す
る前記第１の電極部の相対的な形成位置を同一とするこ
とに特徴を有する。本発明の第２の形態では、まず、ア
クティブマトリクス基板に対して、Ｘ方向に延びた複数
のゲート線と、Ｘ方向に延びた複数の保持容量線と、Ｘ
方向と直交するＹ方向に延びた複数のソース線と、前記
ゲート線と前記ソース線との交点に対応して配置された
複数の画素電極と、前記ゲート線に電気的に接続された
ゲート電極と前記ソース線に電気的に接続されたソース
領域と前記画素電極に電気的に接続されたドレイン領域
とを有し前記画素電極に対応して配置された複数の薄膜
トランジスタと、前記画素電極に電気的に接続された第
１の電極部と前記保持容量線に電気的に接続された第２
の電極部とを有し前記画素電極に対応して配置された保
持容量コンデンサとを設ける。

【００２２】そして、同一のソース線に対して前記薄膜
トランジスタを介して電気的に接続された複数の画素電
極のうちＹ方向で隣接し合う画素電極同士については、
前記同一のソース線を挟んで反対側に位置するように配
置する一方、隣接する保持容量線に電気的に接続された
保持容量コンデンサ同士の間で、前記第２の電極部に対
する前記第１の電極部の相対的な形成位置を同一とする
ことを特徴とする。

【００２３】このように構成したアクティブマトリクス
基板では、Ｙ方向に隣接する保持容量コンデンサ同士の
間で、前記第２の電極部に対する前記第１の電極部の相
対的な形成位置が同一であるため、各構成部分をフォト
リソグラフィ技術を用いて形成するときに、アライメン
トのずれが発生しても、それらの保持容量コンデンサ同
士の間で、第１の電極部と第２の電極部との対向面積に
差が発生せず、それらの保持容量コンデンサの容量値を
均一にすることができる。

【００２４】それ故、液晶表示装置にこのような構成の
アクティブマトリクス基板を用いることによって、隣接
する保持容量コンデンサ間で保持容量値が相違すること
によるゲート線単位でのフリッカーの発生を防止するこ
とができる。

【００２５】本発明において、前記のアクティブマトリ
クス基板を用いてデルタ配列のカラー液晶表示装置を構
成する場合には、まず、画素電極に対応して形成された
赤色、緑色、青色の３色のカラーフィルタが前記の３色
を１単位としてＸ方向に周期的に配列された第１のカラ
ーフィルタ列と、この第１のカラーフィルタ列にＹ方向
で隣接し前記の３色を１単位としてＸ方向に周期的に配
列された第２のカラーフィルタ列とを設ける。そして、
第１のカラーフィルタ列と第２のカラーフィルタ列とを
前記の１単位周期の１／２周期に相当する距離だけＸ方
向に交互にずれた状態に配置するとともに、同一のソー
ス線に対しては、同色のカラーフィルタに対応する画素
電極のみを接続する。

【００２６】また、本発明において、前記のアクティブ
マトリクス基板を用いてモザイク配列のカラー液晶表示
装置を構成する場合には、デルタ配列の場合とは異な
り、第１のカラーフィルタ列と第２のカラーフィルタ列
とを前記の１単位周期の１／３周期に相当する距離だけ
Ｘ方向に交互にずれた状態に配置するとともに、同一の
ソース線に対しては、同色のカラーフィルタに対応する
画素電極のみを接続する。

【００２７】

【発明の実施の形態】〔第1の実施例〕図１は、アクテ
ィブマトリクス基板を用いたカラー液晶表示装置の基本
的な構成を示す図である。図２は、本実施例の液晶表示
装置に用いたアクティブマトリクス基板の各構成部分の
形成パターンを示す平面図である。なお、本実施例のア
クティブマトリクス基板は、従来のアクティブマトリク
ス基板と画素領域内における各構成部分の形成パターン
のみが相違し、その他の部分は同様であるので、共通す
る機能を有する構成部分については、同じ符号を付して
その詳細な説明を省略する。

【００２８】図1において、本実施例のカラー液晶表示
装置では、アクティブマトリクス基板を構成する透明な
基板１０の表面に、Ｘ方向に延びるゲート線Ｇ０、Ｇ
１、Ｇ２・・・と、Ｙ方向に延びるソース線Ｓ１、Ｓ
２、Ｓ３・・・との交点に対応して画素領域Ｐ１１、Ｐ
１２、Ｐ１３・・・が形成されている。そして、各画素
領域Ｐ１１、Ｐ１２、Ｐ１３・・・において、ソース線
Ｓ１、Ｓ２、Ｓ３・・・に対してＴＦＴ１１を介して透
明な画素電極１２が接続されている。そして、ゲート線
Ｇ１、Ｇ２、Ｇ３・・・からの信号によってＴＦＴ１１
がオン状態である期間(選択期間)には、液晶容量部ＣＬ
Ｃに、ソース線Ｓ１、Ｓ２、Ｓ３・・・から供給される
画像信号が書き込まれる。一方、 ＴＦＴ１１がオフ状
態である期間(非選択期間)には、選択期間に液晶容量部
ＣＬＣに書き込まれた画像信号が保持される。

【００２９】ここで、品位の高い表示を行なうためには
非選択期間における保持特性が良好であることが求めら
れる。そこで、ゲート線Ｇ０、Ｇ１、Ｇ２・・・のうち
前段のゲート線と画素電極１２との間には、保持容量コ
ンデンサＣＳが構成されている。ゲート線Ｇ０、Ｇ１、
Ｇ２・・・のうち、ゲート線Ｇ０には、 ＴＦＴ１１の
ゲート電極が接続されていないので、ゲート線Ｇ０は、
実質的には専用の容量線である。

【００３０】なお、基板１０及び対向基板２０の外側に
は、偏光板４１、４２が配置されている。

【００３１】対向基板２０には、カラーフィルタ２１が
形成されている。カラーフィルタ２１は、一般的に、赤
色フィルタＲ、緑色フィルタＧ、青色フイルタＢからな
る。各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電
極１２は、それぞれこれらの３色のカラーフィルタ２１
に対応して配置されている。本実施例のカラーフィルタ
２１の配列は、デルタ配列(図１２)である。すなわち、
対向基板２０では、赤色（Ｒ）、緑色（Ｇ）、青色
（Ｂ）の３色のカラーフィルタが、これら３色を１単位
としてＸ方向に周期的に配列された第1のカラーフィル
タ列Ｆ１ (奇数段目のカラーフィルタ列)と、このカラ
ーフィルタ列にＹ方向で隣接し、前記の３色を１単位と
してＸ方向に周期的に配列された第２のカラーフィルタ
列Ｆ２ (偶数段目のカラーフィルタ列)とが形成され、
第1のカラーフィルタ列Ｆ１と第２のカラーフィルタ列
Ｆ２とは、前記の1単位周期の１／２周期に相当する距
離だけＸ方向に交互にずれて配置されている。このよう
に構成したデルタ配列では、各色要素が画面内で均一に
分散しているので、なめらかな画像品質が要求される画
像表示用に特に適している。

【００３２】このように構成したカラーフィルタの配列
に対応して、アクティブマトリクス基板では、図２及び
図３に示すように、赤色フィルタＲ、緑色フィルタＧ、
青色フィルタＢに対応する３つの画素領域Ｐ１１、Ｐ１
２、Ｐ１３がそれらを１単位としてＸ方向に周期的に配
置された第１の画素列(奇数段目の画素列)が形成されて
いる。また、第１の画素列にＹ方向において隣合う第２
の画素列(偶数段目の画素列)では、同じ１単位に相当す
る画素領域Ｐ２１、Ｐ２２、Ｐ２３が第1の画素列に対
して１／２周期に相当する距離だけＸ方向にずれるよう
に配置されている。また、第２の画素列にＹ方向におい
て隣合う画素列(奇数段目の画素列)において、同じ１単
位に相当する画素領域Ｐ３１、Ｐ３２、Ｐ３３は、画素
領域Ｐ２１、Ｐ２２、Ｐ２３に対して反対の方向に１／
２周期に相当する距離だけずれるように配置されてい
る。このため、画素領域Ｐ３１、Ｐ３２、Ｐ３３を含む
画素列は、画素領域Ｐ１１、Ｐ１２、Ｐ１３を含む画素
列をＹ方向にそのまま平行移動した状態にある。従っ
て、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の中心位
置は、Ｙ方向において１．５画素ピッチだけ一段毎に左
右交互にずれた状態にある。

【００３３】各ソース線Ｓ１、Ｓ２、Ｓ３・・・は、ク
ランク状に曲折しながらＹ方向延びている。そして、同
一のソース線に対しては、同じ色に対応する画素のみが
接続している。従って、同一のソース線からは、赤色、
緑色、青色のいずれか一色の表示を行なうための信号の
みが供給すればよい構成になっている。なお、本実施例
では、クランク状に曲折しながらＹ方向に延びたソース
線を用いたが、その代わりに、曲線状に蛇行しながらＹ
方向に延びたソース線を用いてもよい。

【００３４】いずれの画素領域も、基本的な構成が同じ
であるため、画素領域Ｐ２１を例に説明する。図２から
わかるように、ＴＦＴ１１のゲー卜電極１１３はゲート
線Ｇ２に接続され、ソース領域１１１はソース線Ｓ１に
接続され、ドレイン領域１１２は画素電極１２に接続さ
れている。画素領域Ｐ２１には、ドレイン領域１１２と
画素電極１２とに電気的に接続された第1の電極部Ｃ１
が形成され、第1の電極部Ｃ１はドープドシリコン膜で
形成されている。また、前段のゲート線Ｇ１からＹ方向
に延びた第２の電極部Ｃ１が形成されている。

【００３５】第１の電極部Ｃ１と第２の電極部Ｃ２と
は、誘電体膜を介して対向しており、前段のゲート線Ｇ
２と画素電極１２との間に保持容量コンデンサＣＳが形
成されている状態にある。

【００３６】このように構成したアクティブマトリクス
基板では、クランク状のソ-ス線Ｓ１、Ｓ２、Ｓ３・・
・に対して、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の
うち、デルタ配列された各カラーフィルタ２１の同じ色
に対応する画素領域の画素電極１２のみが接続されてい
る。このため、同一のソース線Ｓ２には、Ｙ方向におい
て、緑色（Ｒ）に対応する画素領域Ｐ１２、Ｐ２２、Ｐ
３２・・・の画素電極１２が左右反対側から交互に接続
されている。その他のソース線Ｓ１、Ｓ３・・・でも同
様である。

【００３７】ここで、ゲート線Ｇ１に沿ってＸ方向に並
ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、
ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ
（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な
形成位置が同一である。また、ゲート線Ｇ２に沿ってＸ
方向に並ぶ各画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・の
間でも、ＴＦＴ１１、画素電極１２及び保持容量コンデ
ンサＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の
相対的な形成位置が同一である。

【００３８】これに対し、ソース線Ｓ２に沿ってＹ方向
に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間で
は、ＴＦＴ１１及び画素電極１２の相対的な形成位置が
一段毎に左右反転するパターンになっている。すなわ
ち、ゲート線Ｇ１に接続する奇数段目の画素領域Ｐ１
１、Ｐ１２、Ｐ１３・・・と、ゲート線Ｇ２に接続する
偶数段目の画素領域Ｐ２１、Ｐ２２、Ｐ２３・・・との
間では、ＴＦＴ１１及び画素電極１２の形成パターンが
左右対称になっている。

【００３９】しかしながら、保持容量コンデンサＣＳ
は、いずれの画素領域においても同じ相対位置に形成さ
れている。言い替えると、画素領域における保持容量コ
ンデンサＣＳの相対位置は、Ｙ方向に隣接する保持容量
コンデンサ同士の間で同一である。

【００４０】また、保持容量コンデンサＣＳの第1の電
極部Ｃ１と、前段のゲート線Ｇ０、Ｇ１、Ｇ２・・・か
ら張り出す第２の電極部Ｃ２との間における相対的な位
置関係は、各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の
間でＸ方向及びＹ方向のいずれの方向においても同一で
ある。

【００４１】例えば、ゲート線Ｇ１に接続する画素領域
Ｐ１２では、前段のソース線Ｓ１が通る領域に保持容量
コンデンサＣＳが形成されている。同様に、ゲート線Ｇ
３に接続する画素領域Ｐ３２でも、前段のソース線Ｓ１
が通る領域に保持容量コンデンサＣＳが形成されてい
る。従って、ゲート線Ｇ１、Ｇ３に接続するいずれの画
素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・で
も、保持容量コンデンサＣＳの第1の電極部Ｃ１は、Ｔ
ＦＴ１１のドレイン領域１１２との接続位置から画素電
極１２の左側領域にまでそのまま延びおり、この左側領
域において、前段のゲート線Ｇ０、Ｇ２から張り出す第
２の電極部Ｃ２に重なっている。

【００４２】これに対して、ゲート線Ｇ２に接続する画
素領域Ｐ２２では、画素領域Ｐ２２自身が接続するソー
ス線Ｓ２が通る領域に保持容量コンデンサＣＳが形成さ
れている。従って、ゲート線Ｇ２に接続するいずれの画
素領域Ｐ２１、Ｐ２２・・・でも、保持容量コンデンサ
ＣＳの第1の電極部Ｃ１は、ＴＦＴ１１のドレイン領域
１１２との接続位置からソース領域１１１に向かって一
旦折り返し、ソース領域１１１付近からは、奇数段目の
画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・・・と
同様、画素電極１２の左側領域にまで延びている。そし
て、この左側領域において、前段のゲート線Ｇ１から張
り出す第２の電極部Ｃ２に重なっている（図３）。

【００４３】このような構成のアクティブマトリクス基
板の製造方法を、図4を参照して説明する。図４
（Ａ）、（Ｂ）、（Ｃ）は、それぞれ図２のIV一IV′断
面図、V―V′断面図、VI-VI′断面図である。

【００４４】図４（Ａ）において、まず、フォトリソグ
ラフィ技術により、石英ガラスからなる基板１０の上に
ＴＦＴ１１の能動領域と保持容量コンデンサＣＳの第1
の電極部Ｃ１とを形成するための多結晶シリコシ薄膜１
１０を形成する。

【００４５】次に、多結晶シリコン膜１１０の熱酸化に
より、ゲート酸化膜１１４と、保持容量コンデンサＣＳ
の絶縁膜Ｃ３とを形成する。次に、保持容量コンデンサ
ＣＳを形成するための多結晶シリコン膜１１０に対して
のみ、不純物を選択的にドーピングすることによって、
保持容量コンデンサＣＳの第1の電極部Ｃ１を形成す
る。

【００４６】続いて、フォトリソグラフィ技術により、
ゲート電極１１３と、保持容量コンデンサＣＳの第２の
電極部Ｃ２とを多結晶のドープトシリコン薄膜から形成
する。この状態で、画素領域Ｐ２１では、ゲート電極１
１３がゲート線Ｇ２に電気的に接続され、第２の電極部
Ｃ２が前段のゲート線Ｇ１に電気的に接続された状態に
ある。

【００４７】次に、ゲート電極１１３をマスクとしてイ
オンを打ち込んで、ソース領域１１１及びドレイン領域
１１２を形成する。次に、層間絶縁膜１１５を形成した
後、それにスルーホールを形成する。

【００４８】しかる後に、ソース領域１１１及びドレイ
ン領域１１２に対してソース端子１１８及びドレイン端
子１１９をそれぞれ電気的に接続する。ここで、ソース
端子１１８は、ソース線Ｓ１に電気的に接続され、ドレ
イン端子１１９は、画素電極１２に電気的に接続され
る。

【００４９】このようにして、画素領域Ｐ２１にＴＦＴ
１１と保持容量コンデンサＣＳとを形成するとともに、
図４（Ｂ）、（Ｃ）に示すように、画素領域Ｐ１１、Ｐ
１２、Ｐ２２にも、保持容量コンデンサＣＳを形成す
る。

【００５０】このような製造方法において、フォトリソ
グラフィ技術によって基板１０の上に各構成部分を形成
していくとき、左右方向(Ｘ方向)にパターンマスクのア
ライメントのずれが発生しても、本実施例では、各画素
領域Ｐ１１、Ｐ１２、Ｐ１３・・・において、構造パラ
メータが一段毎に異なってしまうことがない。すなわ
ち、図５において、ＴＦＴ１１及び保持容量コンデンサ
ＣＳの第1の電極部Ｃ１を形成するための下層側の多結
晶シリコン膜の形成パターンＡ３と、ゲート線Ｇ１、Ｇ
２、Ｇ３・・・、ゲート電極１１３及び保持容量コンデ
ンサＣＳの第２の電極部Ｃ２を形成するための上層側の
多結晶シリコン膜の形成バターンＡ４との重なり部分を
保持容量コンデンサＣＳの対向部分Ｃ０として斜線を付
して表したとき、多結晶シリコン膜の形成パターンＡ３
と、多結晶シリコン膜の形成パターンＡ４との間でアラ
イメントがＸ方向にずれても、ゲート線Ｇ１、Ｇ３・・
・に接続する画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ
３２・・・（奇数段目の画素領域）の保持容量コンデン
サＣＳ（ＯＤＤ）（これらの保持容量コンデンサは、ゲ
ート線Ｇ０、Ｇ２、Ｇ３・・・に接続されている。）
と、ゲート線Ｇ２・・・に接続する画素領域Ｐ２１、Ｐ
２２・・・（偶数段目の画素領域）の保持容量コンデン
サＣＳ（ＥＶＥＮ）（これらの保持容量コンデンサは、
ゲート線Ｇ１、Ｇ３、Ｇ５・・・に接続されている。）
との間で対向部分Ｃ０の面積が変動しない。

【００５１】例えば、多結晶シリコン薄膜の形成パター
ンＡ３が多結晶シリコン薄膜の形成バターンＡ４に対し
て矢印Ｒの方向に少々ずれた状態に形成されても、奇数
段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２・
・・及び偶数段目の画素領域Ｐ２１、Ｐ２２・・・の双
方において、各保持容量コンデンサＣＳにおける第1の
電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の面積
が小さくなるだけである。逆に、多結晶シリコン薄膜の
形成バターンＡ３が多結晶シリコン薄膜の形成パターン
Ａ４に対して矢印Ｌの方向に少々ずれた状態に形成され
ても、奇数段目の画素領域Ｐ１１、Ｐ１２・・・Ｐ３
１、Ｐ３２・・・及び偶数段目の画素領域Ｐ２１、Ｐ２
２・・・の双方において、各保持容量コンデンサＣＳに
おける第1の電極部Ｃ１と第２の電極部Ｃ２との対向部
分Ｃ０の面積が大きくなるだけである。

【００５２】また、アライメントが多少上下方向（Ｙ方
向）にずれても、各保持容量コンデンサＣＳにおける第
1の電極部Ｃ１と第２の電極部Ｃ２との対向部分Ｃ０の
面積は、変化しない。

【００５３】このように、本実施例のアクティブマトリ
クス基板では、多結晶シリコン膜の形成パターンＡ３
と、多結晶シリコン膜の形成パターンＡ４との間でアラ
イメントが左右方向（Ｘ方向）又は上下方向（Ｙ方向）
にずれても、各画素領域Ｐ１１、Ｐ１２・・・Ｐ２１、
Ｐ２２・・・Ｐ３１、Ｐ３２・・・の間で、各保持容量
コンデンサＣＳの容量値が常に等しいので、奇数段目の
ゲート線Ｇ１、Ｇ３・・・の最適ＬＣコモン電圧と、偶
数段目のゲート線Ｇ２、・・の最適ＬＣコモン電圧と
は、常に同一である。それ故、全体的な最適ＬＣコモン
電圧を設定できるので、ゲート線単位でのフリッカーを
防止することができる。

【００５４】さらに、本実施例では、ソース線Ｓ１、Ｓ
２、Ｓ３に沿ってＹ方向に並ぶ画素領域Ｐ１１、Ｐ１
２、Ｐ１３・・・の間において、ＴＦＴ１１及び画素電
極１２の相対的な形成位置を一段毎に左右反転させてい
るだけで、保持容量コンデンサＣＳを形成するための第
1の電極部Ｃ１の形成位置及び形状が異なるだけであ
る。従って、第1の電極部Ｃ１と第２の電極部Ｃ２との
相対的な位置関係を最適化するだけで、第１の電極部Ｃ
１及び第２の電極部Ｃ２を形成する際のアライメントず
れに起因するフリッカを防止している。それ故、各構成
部分の形成領域や大きさに制限がある場合にも適用でき
るので、高精細及び高密度の液晶表示装置を実現する際
に特に有利である。

【００５５】また、奇数段目のゲート線Ｇ１、Ｇ３・・
・に対応する画素領域Ｐ１１、Ｐ１２・・・と、偶数段
目のゲート線Ｇ２・・・に対応する画素領域Ｐ２１、Ｐ
２２・・・との間において、第１の電極部Ｃ１以外の構
成部分のパターンは、実質的に同一である。それ故、対
向基板２０とアクティブマトリクス基板とのアライメン
トずれ、又はアクティブマトリクス基板上でのアライア
メントずれが発生しても、奇数段目のゲート線Ｇ１、Ｇ
３・・・に対応する画素領域Ｐ１１、Ｐ１２・・・と、
偶数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２
１、Ｐ２２・・・との間では、開口率の差も軽減され、
それによる横ラインむらを防止することもできる。

【００５６】〔第２の実施例〕図６は、本実施例の液晶
表示装置のアクィブマトリクス基板の各構成部分の形成
パターンを示す平面図である。なお、本実施例のアクテ
ィブマトリクス基板は、第１の実施例に係るアクティブ
マトリクス基板と保持容量コンデンサの部分のみが相違
し、その他の部分は同様であるため、対応する機能を有
する構成部分には同じ符号を付してある。

【００５７】第１の実施例では、各保持容量コンデンサ
ＣＳの第２の電極部Ｃ２を形成するのに、前段のゲート
線を利用する構造であったが、本実施例では、定電位の
保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・がゲート線Ｇ
１、Ｇ２、Ｇ３・・・と並列にＸ方向に延びた状態に形
成され、保持容量コンデンサＣＳは、保持容量線ＣＭ
１、ＣＭ２、ＣＭ３・・・を利用して第２の電極部Ｃ２
を構成している。

【００５８】なお、本実施例の液晶表示装置でも、第１
の実施例と同様に、赤色、緑色、青色に対応する3つ各
画素領域Ｐ２１、Ｐ２２、Ｐ２３が、それらを1単位と
してＸ方向に周期的に配置されている。また、Ｙ方向で
隣接する画素列でも、同じく１単位に相当する画素領域
Ｐ１１、Ｐ１２、Ｐ１３及び画素領域Ｐ３１、Ｐ３２、
Ｐ３３が左右交互に１／２周期ずつずらして配置されて
いる。

【００５９】ここで、各ソース線Ｓ１、Ｓ２、Ｓ３・・
・は、クランク状に形成されている。また、同一のソー
ス線に対しては、同じ色に対応する画素領域の画素電極
のみが接続している。従って、同一のソース線からは、
赤色、緑色、青色のいずれか一色の表示を行なうための
信号のみが供給すればよい構成になっている。

【００６０】また、いずれ画領域素も基本的な構成が同
一であるため、画素領域Ｐ２１を例に説明すると、画素
領域Ｐ２１には、ドレイン領域１１２及び画素電極１２
に電気的に接続するドープドシリコン膜からなる第１の
電極部Ｃ１が形成され、保持容量線ＣＭ２からは、Ｙ方
向に延びる第２の電極部Ｃ２が形成されている。第１の
電極部Ｃ１と、第２の電極部Ｃ２とは、誘電体膜を介し
て対向しており、画素領域Ｐ２１では、画素電極１２と
保持容量線ＣＭ２との間に保持容量コンデンサＣＳが構
成されている。

【００６１】このように構成したアクティブマトリクス
基板では、クランク状のソース線に対して、デルタ配列
された各カラーフィルタ２１の同じ色に対応する画素領
域Ｐ１１、Ｐ１２、Ｐ１３・・・の画素電極１２のみが
接続され、同一のリース線Ｓ２に対しては、画素領域Ｐ
１２、Ｐ２２、Ｐ３２の画素電極１２が左右反対側から
接続している。その他のソース線Ｓ１、Ｓ３・・・でも
同様である。

【００６２】従って、第１の実施例と同様、Ｘ方向に並
ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間では、
ＴＦＴ１１、画素電極１２及び保持容量コンデンサＣＳ
（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対的な
形成位置が同一である一方、Ｙ方向においては、画素領
域Ｐ１２、Ｐ２２、Ｐ３２・・・におけるＴＦＴ１１及
び画素電極１２の相対的な形成位置が一段毎に左右反転
している。

【００６３】しかしながら、保持容量コンデンサＣＳ
は、いずれの画素領域においても同じ相対位置に形成さ
れている。言い替えると、画素領域における保持容量コ
ンデンサＣＳの相対位置は、 Ｙ方向に隣接する保持容
量コンデンサ同士の間で同一である。

【００６４】また、保持容量コンデンサＣＳの第１の電
極部Ｃ１と、保持容量線ＣＭ１、ＣＭ２・・・から張り
出す第２の電極部Ｃ２との間における相対的な位置関係
は、Ｙ方向に隣接する保持容量コンデンサ同士の間で同
一である。すなわち、各画素領域の間で同一である。

【００６５】このような構成のアクティブマトリクス基
板の製造方法は、第１の実施例とほぼ同様であり、ゲー
ト電極１１３、ゲート線Ｇ１、Ｇ２、Ｇ３・・・を形成
するときに、保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・
とそれらから張り出す第２の電極部Ｃ２とを同時に形成
する点だけが相違する。

【００６６】従って、図７において、ＴＦＴ１１及び保
持容量コンデンサＣＳの第１の電極部Ｃ１を形成するた
めの下層側の多結晶シリコン膜の形成パターンＡ３と、
ゲート線Ｇ１、Ｇ２、Ｇ３・・・、ゲート電極１１３、
保持容量線ＣＭ１、ＣＭ２、ＣＭ３・・・及び保持容量
コンデンサＣＳの第２の電極部Ｃ２を形成するための上
層側の多結晶シリコン膜の形成パターンＡ５との重なり
部分を保持容量コンデンサＣＳの対向部分Ｃ０として斜
線を付して表したとき、多結晶シリコン膜の形成パター
ンＡ３と、多結晶シリコン膜の形成パターンＡ５との間
でアライメントが左右方向（Ｘ方向）にずれても、各画
素領域Ｐ１１、Ｐ１２・・・Ｐ２１、Ｐ２２・・・Ｐ３
１、Ｐ３２・・・の間で、斜線を付した対向部分Ｃ０の
面積（保持容量コンデンサＣＳの容量値）が常に等しく
なる。それ故、本実施例によれば、ゲート線単位でのフ
リッカーを防止することができるなど、第１の実施例と
同様な効果を有する。

【００６７】〔第３の実施例〕第１及び第２の実施例で
は、いずれもスイッチング素子として、コプラナ型のＴ
ＦＴを用いたが、本実施例では、これに代えて逆スタガ
型のＴＦＴを用いてある。

【００６８】図８は、アモルファスシリコン膜を能動層
に用いたＴＦＴ及び保持容量コンデンサの断面図であ
る。図８において、ガラス製の基板１０Ａの表面側に
は、下地膜１１０Ａの上にタンタル膜からなるゲート電
極１１３Ａが形成され、その表面には、ゲート絶縁膜と
してのタンタル酸化物１１４Ａが形成されている。タン
タル酸化物１１４Ａの表面には、シリコン窒化物１１４
Ｂが形成され、タンタル酸化物１１４Ａとシリコン窒化
物１１４Ｂとがゲート絶縁膜として機能するようになっ
ている。シリコン窒化物１１４Ｂの表面側には、チャネ
ルを形成するための真性のアモルファスシリコン膜１１
７Ａが形成されている。真性のアモルファスシリコン膜
１１７Ａの表面側には、高濃度のＮ型のアモルファスシ
リコン膜１１６Ａが形成されている。Ｎ型のアモルファ
スシリコン膜１１６Ａは、ゲート電極１１３Ａと対時す
る部分がエッチングされ、ソース領域１１１Ａとドレイ
ン領域１１２Ａとに分割されている。ソース領域１１１
Ａには、モリブデン層１１８Ａを介してアルミニウム電
極層１１８Ｂが形成されており、このアルミニウム電極
層１１８Ｂは、ソース線Ｓ１、Ｓ２、Ｓ３・・・に接続
されている。ドレイン領域１１２Ａには、ＩＴＯ膜から
なる画素電極１２Ａが接続されている。

【００６９】画素電極１２Ａ（ＩＴＯ膜）は、図９に示
すように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の端
部にまで形成されており、そこで、画素電極１２Ａの端
部は、保持容量コンデンサＣＳの第１の電極部Ｃ１にな
っている。

【００７０】第１の電極部Ｃ１の下層側には、ゲート絶
縁膜と同時に形成されたタンタル酸化物１１４Ａとシリ
コン窒化物１１４Ｂとからなる保持容量コンデンサＣＳ
の誘電体膜Ｃ３が形成されている。誘電体膜Ｃ３の下層
側には、ゲート電極１１３Ａと同時に形成されたタンタ
ル膜が形成されており、このタンタル膜は、保持容量コ
ンデンサＣＳの第２の電極部Ｃ２になっている。 その他の構成は、第１の実施例と略同様になっているた
め、その詳細な説明を省略する。本実施例でも、図９に
示すように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・
は、デルタ配列のカラーフィルタ２１に対応して配置さ
れている。ここで、同一のソース線Ｓ１、Ｓ２、Ｓ３・
・・に対しては、同じ色に対応する画素領域Ｐ１１、Ｐ
１２、Ｐ１３・・・の画素電極１２Ａのみが接続されて
いる。このため、同一のソース線Ｓ２には、緑色（Ｒ）
に対応する画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・がソ
ース線Ｓ２の左右反対側から交互に接続している。

【００７１】この場合でも、第１の実施例と同様に、例
えば、ソース線Ｓ２に沿ってＹ方向に並ぶ画素領域Ｐ１
２、Ｐ２２、Ｐ３２・・・では、保持容量コンデンサＣ
Ｓの形成位置が画素領域内の同じ位置にある。すなわ
ち、保持容量コンデンサＣＳの第１の電極部Ｃ１は、画
素電極１２Ａの端部で構成されている点で実施例１と相
違するが、この第１の電極部Ｃ１と、前段のゲート緑Ｇ
０、Ｇ１、Ｇ２・・・から張り出す第２の電極部Ｃ２と
の間における相対的な位置関係は、画素領域Ｐ１１、Ｐ
１２、Ｐ１３・・・の間でＸ方向及びＹ方向のいずれの
方向においても一致するように設定されている。それ
故、図１０において、画素電極１２Ａ及び保持容量コン
デンサＣＳの第１の電極部Ｃ１を形成するためのＩＴＯ
膜の形成パ夕ーンＡ７と、ゲート線Ｇ１，Ｇ２，Ｇ３・
・・、ゲート電極１１３Ａ及び保持容量コンデンサＣＳ
の第２の電極部Ｃ２を形成するためのタン夕ル膜の形成
パターンＡ６との重なり部分を保持容量コンデンサＣＳ
の対向部分Ｃ０として斜線を付して表したとき、ＩＴＯ
膜の形成パターンＡ７とタンタル膜の形成パターンＡ６
を形成する際に、左右方向(Ｘ方向)にアライメントずれ
が発生しても、奇数段目のゲート線Ｇ１、Ｇ３・・・に
接続する画素領域Ｐ１１、Ｐ１２・・・Ｐ３１、Ｐ３２
・・・の保持容量コンデンサＣＳと、ゲート線Ｇ２・・
・に接続する画素領域Ｐ２１、Ｐ２２・・・の保持容量
コンデンサＣＳとの間では、斜線を付した対向部分Ｃ０
の面積(保持容量コンデンサＣＳの容量値)は等しい。そ
れ故、本実施例によれば、ゲート線単位でのフリッカー
の発生を防止できるなど、第１の実施例と同様な効果を
有する。

【００７２】なお、本実施例では、第２の電極部Ｃ２を
形成するにあたって、第１の実施例と同様、前段のゲー
ト線Ｇ０、Ｇl、Ｇ２、Ｇ３・・・を用いたが、第２の
実施例のように、専用の保持容量線ＣＭl、ＣＭ２、Ｃ
Ｍ３・・・を形成し、それを用いて、保持容量コンデン
サＣＳを構成してもよい。

【００７３】〔第４の実施例〕第１ないし第３の実施例
は、デルタ配列のカラーフィルタを用いた液晶表示装置
についての実施例であるが、本実施例は、モザイク配列
のカラーフィルタを用いた液晶表示装置についての実施
例である。なお、本実施例では、カラーフィルタがモザ
イク配列になっているため、画素が格子状に配置されて
いるが、その他の部分は、第１の実施例と同様であるた
め、対応する部分には、同じ符号を付してそれらの詳細
な説明を省略する。

【００７４】図１１は、本実施例のアクティブマトリク
ス基板の各構成部分のパターンを示した図である。透明
な基板の表面には、Ｘ方向に延びるゲート線Ｇ１、Ｇ
２、Ｇ３・・・とＹ方向に延びるソース線Ｓ１、Ｓ２、
Ｓ３・・・との交点に対応して画素領域Ｐ１１、Ｐ１
２、Ｐ１３・・・が形成されている。これらの画素領域
Ｐ１１、Ｐ１２、Ｐl３・・・では、ソース線Ｓ１、Ｓ
２、Ｓ３・・・に対し、スイッチング素子としてのＴＦ
Ｔ１１を介して透明な画素電極１２が接続されている。
また、液晶容量部ＣＬＣでの保持特性を向上するため
に、前段のゲート線Ｇ０、Ｇ１、Ｇ２、Ｇ３・・・と画
素電極１２との間には、保持容量コンデンサＣＳが形成
されている。

【００７５】このような構成は、第１ないし第３の実施
例のように、カラーフィルタ２１がデルタ配列の場合と
同じであるが、本実施例では、赤色Ｒ、緑色Ｇ、青色Ｂ
のカラーフィルタ２１がモザイク配列で形成されている
ため、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタ２１に
対応するように、画素領域Ｐ１１、Ｐ１２、Ｐ１３・・
・が配列されている。図１１では、各画素領域Ｐ１１、
Ｐ１２、Ｐ１３・・・に、それが対応するカラーフィル
タの色の種類を（Ｒ）（Ｇ）（Ｂ）で示してある。ここ
で、赤色、緑色、青色の３色のカラーフィルタは、図１
３に示したように、これら３色を１単位としてＸ方向に
周期的に配列されている。ここで、第１のカラーフィル
タ列Ｆ１（奇数段目のカラーフィルタ列）と第２のカラ
ーフィルタ列Ｆ２′（偶数段目のカラーフィルタ列）と
は、前記の１単位周期の１/３周期に相当する距離だけ
Ｘ方向に交互にずれた状態にある。

【００７６】このようなカラーフィルタの配列に対応し
て、ゲート線Ｇ１に接続する画素領域Ｐ１１、Ｐ１２、
Ｐ１３・・・では、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフ
ィルタ２１に対応する３つの画素領域Ｐl１、Ｐ１２、
Ｐ１３を１単位としてＸ方向に直線的に繰り返し配置さ
れ、第１の画素列（奇数段目の画素列）が形成されてい
る。また、ゲート線Ｇ２に接続する画素領域Ｐ２１、Ｐ
２２、Ｐ２３・・・からなる第２の画素列（偶数段目の
画素列）でも、赤色Ｒ、緑色Ｇ、青色Ｂに対応する３つ
の画素領域Ｐ２１、Ｐ２２、Ｐ２３を１単位としてＸ方
向に直線的に繰り返し配置されている。ここで、第１の
画素列（奇数段目の画素列）と第２の画素列（偶数段目
の画素列）との間では、赤色Ｒ、緑色Ｇ、青色Ｂのカラ
ーフィルタ２１に対応する３色の画素領域を１単位とし
て周期的に配列したときの１/３周期に相当する距離だ
けＸ方向に、かつ交互にずれるように配置されている。
その結果、各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の
中心位置は、一段毎にl画素ピッチだけ左右交互にずれ
た状態にある このように構成したアクィブマトリクス基板では、デル
タ配列と相違して、各ソース線Ｓ１、Ｓ２、Ｓ３・・・
のうち、同一のソース線に対して同じ色に対応する画素
領域の画素電極のみが接続する場合でも、ソース線Ｓ
１、Ｓ２、Ｓ３・・・は、Ｙ方向に向かって各画素領域
の間を直線的に延びるように形成される。

【００７７】ここで、同一のソース線、例えば、ソース
Ｓ２には、画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の画
素電極１２が左右反対側から交互に接続されるのは、第
１ないし第３の実施例と同様である。従って、Ｘ方向に
並ぶ各画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・の間で
は、ＴＦＴ１１、画素電極１２及び保持容量コンデンサ
ＣＳ（第１の電極部Ｃ１及び第２の電極部Ｃ２）の相対
的な形成位置が同一であるが、ソース線Ｓ２に治ってＹ
方向に並ぶ画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の間
では、ＴＦＴ１１及び画素電極１２の相対的な形成位置
が一段毎に左右に反転している。

【００７８】しかしながら、保持容量コンデンサＣＳ
は、いずれの画素領域においても同じ相対位置に形成さ
れている。言い替えると、画素領域における保持容量コ
ンデンサＣＳの相対位置は、Ｙ方向に隣接する保持容量
コンデンサ同士の間で同一である。

【００７９】また、保持容量コンデンサＣＳの第１の電
極部Ｃ１と、前段のゲート線Ｇ０、Ｇ１、Ｇ２・・・か
ら張り出す第２の電極部Ｃ２との間における相対的な位
置関係は、各画素領域Ｐ１２、Ｐ２２、Ｐ３２・・・の
間でＸ方向及びＹ方向のいずれの方向においても同一で
ある。それ故、保持容量コンデンサＣＳの第１の電極部
Ｃlと、第２の電極部Ｃ２とを形成する際に、左右方向
(Ｘ方向)又は上下方向(Ｙ方向)のアライメントずれが発
生した場合も、奇数段目のゲート線Ｇl、 Ｇ３・・・に
対応する画素領域Ｐ１１、Ｐ１２、Ｐ１３・・・と、偶
数段目のゲート線Ｇ２・・・に対応する画素領域Ｐ２
１、 Ｐ２２、 Ｐ２３・・・との間で保持容量コンデン
サＣＳの容量値が等しいので、ゲート線単位でのフリッ
カーの発生を防止できるなど、第１の実施例と同様な効
果を有する。 なお、第１の実施例と同様に、前段のゲート線ＧO、Ｇ
１、Ｇ２、Ｇ３・・・の一部を保持容量コンデンサＣＳ
の第２の電極部Ｃ２に用いたが、第２の実施例のよう
に、専用の保持容量線ＣＭl、ＣＭ２、ＣＭ３・・・を
形成し、その一部を保持容量コンデンサＣＳの第２の電
極部Ｃ２に用いてもよい。

【００８０】また、ＴＦＴ１１としては、コプラナ型の
ＴＦＴに限らず、第３の実施例のように、逆スタガ型の
ＴＦＴを用いてもよい。

【００８１】〔その他の実施例〕本発明のアクティブマ
トリクス基板は、モノクロ液晶表示装置に用いた場合に
も、カラー液晶表示装置の場合と同様に、アライメント
ずれに起因するフリッカを防止することができる。

【００８２】また、各実施例においては、透明なIＴＯ
電極を用いたが、アルミニウム電極等を画素電極として
用いた反射型の液晶表示装置にも同様に本発明を適用で
きる。 さらに、ＴＦＴに代えて、ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓ
ｕｌａｔｏｒ-Ｍｅｔａｌ)構造のダイオードをスイッチ
ング素子として用いたアクティブマトリクス基板にも本
発明を適用できる。すなわち、Ｙ方向に隣接する保持容
量コンデンサ同士で、保持容量コンデンサの第１の電極
部と第２の電極部との相対的な形成位置を同一とすれ
ば、実施例１ないし４と同じ効果を有する。

【００８３】〔産業上の利用可能性〕以上のとおり、本
発明においては、アクティブマトリクス基板の保持容量
コンデンサを構成する第１の電極部と第２の電極部の構
造を、各画素領域間で平行移動すれば重ね合わせること
のできるパターン、すなわち、第１の電極部と第２の電
極部との相対的な位置関係を各画素領域間で同一にした
ことに特徴を有する。従って、本発明によれば、第１の
電極部及び第２の電極部を形成する際にアライメントず
れがあっても、保持容量コンデンサの容量値は等しくな
る。それ故、奇数のゲート段と偶数のゲート段との間で
保持容量コンデンサの容量値の差をなくすことができ、
フリッカーを軽減することができる。

【００８４】また、画素領域では、第１の電極部及び第
２の電極部の形成位置や占有面積が限られているが、本
発明によれば、第１の電極部と第２の電極部との相対的
な位置関係を最適化するだけで、第１の電極部及び第２
の電極部を形成する際のアライメントずれに起因するフ
リッカを防止できる。それ故、高精細及び高密度の液晶
表示装置を実現する際には、特に有利である。 さらに、奇数のゲート段に対応する画素領域と偶数のゲ
ート段に対応する画素領域との間では、第１の電極部の
形成パターンだけが相違し、その他の構成部分のパター
ンが実質的に等しい。それ故、カラーフィルタを備える
対向基板とアクティブマトリクス基板とのアライメント
ずれ、又はアクティブマトリクス基板上でのアライメン
トずれが発生しても、奇数のゲート段に接続する画素領
域と偶数のゲート段に接続する画素領域との間で開口率
の差もなくなり、横ラインむらを効果的に防止すること
ができる。

【図面の簡単な説明】

【図１】アクティブマトリクス基板を用いたカラー液晶
表示装置の基本的な構成を示す図である。

【図２】第１の実施例に係る液晶表示装置に用いたアク
ティブマトリクス基板の各構成部分の形成パターンを示
す平面図である。

【図３】図２に示す形成パターンの模式図である。

【図４】(Ａ)は、図２のIV-IV′線における断面図、
（Ｂ）は図２のV-V′線における断面図、(Ｃ)は、図２
のVI-VI′線における断面図である。

【図５】図２に示すアクティブマトリクス基板におい
て、基板表面に保持容量コンデンサの二つの電極部を形
成する各シリコン膜の形成パターンを模式的に示す平面
図である。

【図６】第２の実施例に係る液晶表示装置に用いたアク
ティブマトリクス基板の各構成部分の形成パターンを示
す平面図である。

【図７】図６に示すアクティブマトリクス基板におい
て、基板表面に保持容量コンデンサの二つの電極部を形
成する各シリコン膜の形成パターンを模式的に示す平面
図である。

【図８】第３の実施例に係る液晶表示装置に用いたアク
ティブマトリクス基板のＴＦＴとして用いた逆スタガ型
のＴＦＴの断面図である。

【図９】第３の実施例に係る液晶表示装置に用いたアク
ティブマトリクス基板の各構成部分の形成パターンを示
す平面図である。

【図１０】図９に示すアクティブマトリクス基板におい
て、基板表面に保持容量コンデンサの二つの電極部を形
成するタンタル膜及びＩＴＯ膜の形成パターンを模式的
に示す平面図である。

【図１１】第４の実施例に係る液晶表示装置に用いたア
クティブマトリクス基板の各構成部分の形成パターンを
示す平面図である。

【図１２】デルタ配列の色配列パターンを示す図であ
る。

【図１３】モザイク配列の色配列パターンの一例を示す
図である。

【図１４】従来の液晶表示装置に用いたアクティブマト
リクス基板の各構成部分の形成パターンを示す平面図で
ある。

【図１５】(Ａ)は、図１４のI―I′線における断面図、
（Ｂ）は図１４のII―II′線における断面図、(Ｃ)は図
１４のIII-III′線における断面図である。

【図１６】図１４に示すアクティブマトリクス基板にお
いて、基板表面に保持容量コンデンサの二つの電極部を
形成する各シリコン膜の形成パターンを模式的に示す平
面図である。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年７月３０日（２００１．７．３
０）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 アクティブマトリクス基板及び液晶
装置

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】

【課題を解決するための手段】本発明は、複数のゲート
線と、複数のソース線と、前記ゲート線と前記ソース線
との交差に対応して配置された画素電極と、前記ゲート
線に接続されたゲート電極と前記ソース線に接続された
ソース領域と前記画素電極に接続されたドレイン領域と
を有する薄膜トランジスタとを備え、前記ソース領域及
びドレイン領域を構成する半導体層から延出された第１
容量電極と、前記ゲート線に沿うとともに前記ソース線
方向に張り出して第１容量電極に対向配置された第２容
量電極となる容量線とにより保持容量が形成されてな
り、前記第１容量電極と前記第２容量電極とは前記ソー
ス線に重なるように配置されてなり、前記ソース線に沿
って配置された第２容量電極は絶縁膜を介して前記画素
電極に重なるように配置されてなり、前記ソース線の延
在する方向に隣接する保持容量同士の間で、前記第２容
量電極に対する第１容量電極の相対的な形成位置が同一
であることを特徴とする。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】削除

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】削除

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】削除

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】削除

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】削除

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】削除

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】削除

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３４９ Ｇ０９Ｆ 9/30 ３４９Ｂ 9/35 9/35 Ｆターム(参考） 2H048 BA02 BB02 BB07 BB08 BB44 2H091 FA02Y FD02 GA01 GA02 GA13 LA30 2H092 GA22 GA30 JA24 JA46 JB03 JB62 PA01 PA06 PA08 5C094 AA03 AA05 AA08 AA48 BA03 BA43 CA19 CA24 DB04 EA04 EA05 EA07 EA10 EB02 ED03 FA01 FB12 FB14 FB15 JA01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 Ｘ方向に延びた複数のゲート線と、Ｘ方
   向と直交するＹ方向に延びた複数のソース線と、前記ゲ
   ート線と前記ソース線との交点に対応して配置された複
   数の画素電極と、前記ゲート線に電気的に接続されたゲ
   ート電極と前記ソース線に電気的に接続されたソース領
   域と前記画素電極に電気的に接続されたドレイン領域と
   を有し前記画素電極に対応して配置された複数の薄膜ト
   ランジスタと、前記画素電極に電気的に接続された第１
   の電極部と前段のゲート線に電気的に接続された第２の
   電極部とを有し前記画素電極に対応して配置された複数
   の保持容量コンデンサとを有し、同一のソース線に対し
   て前記薄膜トランジスタを介して電気的に接続された複
   数の画素電極のうちＹ方向で隣接し合う画素電極同士
   は、前記同一のソース線を挟んで反対側に位置するよう
   に配置され、隣接するゲート線に電気的に接続された保
   持容量コンデンサ同士の間で、前記第２の電極部に対す
   る前記第１の電極部の相対的な形成位置が同一であるこ
   とを特徴とするアクティブマトリクス基板。
2. 【請求項２】 Ｘ方向に延びた複数のゲート線と、Ｘ方
   向に延びた複数の保持容量線と、Ｘ方向と直交するＹ方
   向に延びた複数のソース線と、前記ゲート線と前記ソー
   ス線との交点に対応して配置された複数の画素電極と、
   前記ゲート線に電気的に接続されたゲート電極と前記ソ
   ース線に電気的に接続されたソース領域と前記画素電極
   に電気的に接続されたドレイン領域とを有し前記画素電
   極に対応して配置された複数の薄膜トランジスタと、前
   記画素電極に電気的に接続された第１の電極部と前記保
   持容量線に電気的に接続された第２の電極部とを有し前
   記画素電極に対応して配置された保持容量コンデンサと
   を有し、同一のソース線に対して前記薄膜トランジスタ
   を介して電気的に接続された複数の画素電極のうちＹ方
   向で隣接し合う画素電極同士は、前記同一のソース線を
   挟んで反対側に位置するように配置され、隣接する保持
   容量線に電気的に接続された保持容量コンデンサ同士の
   間で、前記第２の電極部に対する前記第１の電極部の相
   対的な形成位置が同一であることを特徴とするアクティ
   ブマトリクス基板。
3. 【請求項３】 請求の範囲第１項又は第２項に記載され
   たアクティブマトリクス基板を用いたカラー液晶表示装
   置であって、前記画素電極に対応して形成された赤色、緑
   色、青色の３色のカラーフィルタが前記３色を１単位と
   してＸ方向に周期的に配列された第１のカラーフィルタ
   列と、前記第１のカラーフィルタ列にＹ方向で隣接し前
   記３色を１単位としてＸ方向に周期的に配列された第２
   のカラーフィルタ列とを有し、前記第１のカラーフィル
   タ列と前記第２のカラーフィルタ列とは、前記１単位の
   周期の１/２周期に相当する距離だけＸ方向に交互にず
   れた状態に配置され、同一のソース線に対しては、同色の
   カラーフィルタに対応する画素電極のみが前記薄膜トラ
   ンジスタを介して接続されていることを特徴とするカラ
   ー液晶表示装置。
4. 【請求項４】 請求の範囲第１項又は第２項に記載され
   たアクティブマトリクス基板を用いたカラー液晶表示装
   置であって、前記画素電極に対応して形成された赤色、緑
   色、青色の３色のカラーフィルタが前記３色を１単位と
   してＸ方向に周期的に配列された第１のカラーフィルタ
   列と、前記第１のカラーフィルタ列にＹ方向で隣接し前
   記３色を１単位としてＸ方向に周期的に配列された第２
   のカラーフィルタ列とを有し、前記第１のカラーフィル
   タ列と前記第２のカラーフィルタ列とは、前記１単位の
   周期の１/３周期に相当する距離だけＸ方向に交互にず
   れた状態に配置され、同一のソース線に対しては、同色の
   カラーフィルタに対応する画素電極のみが前記薄膜トラ
   ンジスタを介して接続されていることを特徴とするカラ
   ー液晶表示装置。