JP2002151833A - Manufacturing method of substrate for packaging electronic component - Google Patents

Manufacturing method of substrate for packaging electronic component

Info

Publication number
JP2002151833A
JP2002151833A JP2001101932A JP2001101932A JP2002151833A JP 2002151833 A JP2002151833 A JP 2002151833A JP 2001101932 A JP2001101932 A JP 2001101932A JP 2001101932 A JP2001101932 A JP 2001101932A JP 2002151833 A JP2002151833 A JP 2002151833A
Authority
JP
Japan
Prior art keywords
solder resist
region
resist layer
electronic component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001101932A
Other languages
Japanese (ja)
Other versions
JP3932247B2 (en
Inventor
Hiroaki Kurihara
宏明 栗原
Naoya Yasui
直哉 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2001101932A priority Critical patent/JP3932247B2/en
Publication of JP2002151833A publication Critical patent/JP2002151833A/en
Application granted granted Critical
Publication of JP3932247B2 publication Critical patent/JP3932247B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a substrate for packaging electronic components where a sealing resin can be molded relatively easily, and fail or the like due to the outflow of the sealing resin can be reduced. SOLUTION: The manufacturing method of a substrate for packaging electronic compounds comprises an insulating base 11, wiring patterns 12, 13, and 14 formed on one surface of the insulating base 11, and a solder resist layer 16 for covering a surface, excluding the terminal section of the wiring patterns 12, 13, and 14. After the electronic components have been packaged, a junction section with the electronic components is molded the sealing resin. The manufacturing method comprises a process for forming the application layer of a photosolder resist material that becomes the solder resist layer 16, a process for the application layer to light via a photomask 50 having a specific pattern, and process for patterning the application layer by developing the application layer of the photosolder resist material that is exposed to light and for forming at least one step section 20, where the thickness of a region side that is sealed by resin becomes relatively thinner at the boundary between the molded region and the surrounding region.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品を実装す
るために用いる電子部品実装用基板の製造方法、特に、
CSP(Chip Size Package)、BGA(Ball Grid Arr
ay)、μ−BGA(μ-Ball Grid Array)、FC(Flip
Chip)、QFP(Quad Flatpack Package)などのよう
に搭載される電子部品とほぼ同等のサイズを有する電子
部品実装用基板で、封止樹脂でのモールド部と外部配線
端子とが近接して設けられているもの(以下、単に「電
子部品実装用基板」という)の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electronic component mounting board used for mounting electronic components,
CSP (Chip Size Package), BGA (Ball Grid Arr)
ay), μ-BGA (μ-Ball Grid Array), FC (Flip
This is an electronic component mounting board that has almost the same size as electronic components to be mounted, such as a Chip) and a QFP (Quad Flatpack Package). (Hereinafter, simply referred to as “substrate for mounting electronic components”).

【0002】[0002]

【従来の技術】エレクトロニクス産業の発達に伴い、I
C(集積回路)、LSI(大規模集積回路)等の電子部
品を実装するプリント配線板の需要が急激に増加してい
るが、電子機器の小型化、軽量化、高機能化が要望さ
れ、これら電子部品の実装方法として、最近ではTAB
テープ、T−BGAテープおよびASICテープ等を用
いた実装方式が採用されている。特に、電子機器の軽薄
短小化に伴って、電子部品をより高い密度で実装すると
共に、電子部品の信頼性を向上させるために、実装する
電子部品の大きさにほぼ対応した大きさの基板のほぼ全
面に外部接続端子を配置した、CSP、BGA、μ−B
GAなどの使用頻度が高くなってきている。
2. Description of the Related Art With the development of the electronics industry,
The demand for printed wiring boards on which electronic components such as C (integrated circuits) and LSIs (large-scale integrated circuits) are mounted has been rapidly increasing, but there has been a demand for smaller, lighter, and more sophisticated electronic devices. Recently, TAB has been used as a mounting method for these electronic components.
A mounting method using a tape, a T-BGA tape, an ASIC tape, or the like is employed. In particular, as electronic devices become lighter and thinner, electronic components are mounted at a higher density, and in order to improve the reliability of the electronic components, a substrate having a size substantially corresponding to the size of the electronic components to be mounted is required. CSP, BGA, μ-B with external connection terminals arranged almost all over
The use frequency of GA and the like is increasing.

【0003】このような電子部品実装用基板は、電子部
品を実装した後、電子部品との接合部を封止樹脂により
モールドして使用される。
[0003] Such an electronic component mounting board is used by mounting the electronic component and then molding a joint portion with the electronic component with a sealing resin.

【0004】このような電子部品実装用基板の一例を図
13及び図14に示す。
FIGS. 13 and 14 show an example of such an electronic component mounting substrate.

【0005】両図に示すように、電子部品実装用基板1
10は、テープ状の絶縁フィルム101上に複数個連続
的に形成される。絶縁フィルム101は、幅方向両側に
移送用のスプロケット孔102を一定間隔で有し、図1
3では、絶縁フィルム101の幅方向に2個の電子部品
実装用基板110が設けられている。
[0005] As shown in FIGS.
10 are continuously formed on the tape-shaped insulating film 101. The insulating film 101 has transfer sprocket holes 102 on both sides in the width direction at regular intervals.
In No. 3, two electronic component mounting substrates 110 are provided in the width direction of the insulating film 101.

【0006】電子部品実装用基板110は、実装される
電子部品の大きさにほぼ対応した大きさの絶縁基材11
1のほぼ全面に配線パターン112、デバイス側接続端
子113及び外部接続端子114が設けられており、デ
バイス側接続端子113の間には、当該デバイス側接続
端子113と裏面側に実装される電子部品と接続するた
めのスリット115を具備する。
The electronic component mounting board 110 has an insulating base material 11 having a size substantially corresponding to the size of the electronic component to be mounted.
1, a wiring pattern 112, a device-side connection terminal 113, and an external connection terminal 114 are provided, and between the device-side connection terminal 113, the device-side connection terminal 113 and an electronic component mounted on the back surface side. And a slit 115 for connecting to

【0007】デバイス側接続端子113及び外部接続端
子114を除く配線パターン112は、ソルダーレジス
ト層116により覆われ、外部接続端子114に対応す
るソルダーレジスト層116には、端子ホール117が
形成されている。かかる外部接続端子114は、半田ボ
ールパッドとなり、半田ボールを介して外部と接続され
る。
[0007] The wiring pattern 112 except for the device-side connection terminals 113 and the external connection terminals 114 is covered with a solder resist layer 116, and a terminal hole 117 is formed in the solder resist layer 116 corresponding to the external connection terminals 114. . The external connection terminals 114 serve as solder ball pads, and are connected to the outside via solder balls.

【0008】このような電子部品実装用基板110に電
子部品を実装した状態を図15に示す。図示するよう
に、電子部品実装用基板110には電子部品としてIC
130が実装され、ワイヤボンディングによりデバイス
側接続端子113とIC130の電極とがボンディング
ワイヤ131を介して接続され、ボンディングワイヤ1
31を含むスリット115及びデバイス側接続端子11
3は、封止樹脂133によりモールドされる。
FIG. 15 shows a state in which electronic components are mounted on such an electronic component mounting board 110. As shown in the figure, an electronic component mounting substrate 110 has an IC as an electronic component.
The device-side connection terminal 113 and the electrode of the IC 130 are connected via a bonding wire 131 by wire bonding.
Slit 115 including device 31 and device-side connection terminal 11
3 is molded with a sealing resin 133.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、モール
ド部の周囲に近接して電極・配線等が設けられているの
で、封止樹脂によるモールドを高精度に行わないと、モ
ールド部の周囲の電極が封止樹脂に覆われて不良品とな
るという問題がある。
However, since electrodes and wirings are provided close to the periphery of the mold portion, unless the molding with the sealing resin is performed with high precision, the electrodes around the mold portion may not be formed. There is a problem that it is covered with the sealing resin and becomes a defective product.

【0010】具体的には、モールド部の周囲に近接して
端子ホール117が設けられていると、図15に示すよ
うに、封止樹脂133が端子ホール117に流れ込んで
しまい、この外部接続端子114では接触不良が生じる
虞がある。
More specifically, if the terminal hole 117 is provided close to the periphery of the molded portion, the sealing resin 133 flows into the terminal hole 117 as shown in FIG. In the case of 114, a contact failure may occur.

【0011】本発明は、このような事情に鑑み、封止樹
脂を比較的容易にモールドでき、封止樹脂の流れ出しに
よる不良等が低減する電子部品実装用基板を比較的容易
に製造できる電子部品実装用基板の製造方法を提供する
ことを課題とする。
In view of the above circumstances, the present invention provides an electronic component that can relatively easily manufacture an electronic component mounting substrate that can mold a sealing resin relatively easily and reduce defects and the like caused by the flow of the sealing resin. It is an object to provide a method for manufacturing a mounting substrate.

【0012】[0012]

【課題を解決するための手段】前記課題を解決する本発
明の第1の態様は、絶縁基材と、この絶縁基材の一方面
に形成された配線パターンと、この配線パターンの端子
部を除く表面を被覆するソルダーレジスト層とを具備
し、電子部品が実装された後、電子部品との接合部が封
止樹脂によりモールドされる電子部品実装用基板の製造
方法において、前記ソルダーレジスト層となるフォトソ
ルダーレジスト材料の塗布層を形成する工程と、この塗
布層に所定のパターンを有するフォトマスクを介して露
光する工程と、露光したフォトソルダーレジスト材料の
塗布層を現像して当該塗布層をパターニングすると共
に、前記モールドされる領域とその周囲の領域との境界
部に、当該樹脂封止される領域側の膜厚が相対的に薄く
なった段差部を少なくとも一つ形成する工程とを具備す
ることを特徴とする電子部品実装用基板の製造方法にあ
る。
According to a first aspect of the present invention, there is provided an insulating base material, a wiring pattern formed on one surface of the insulating base material, and a terminal portion of the wiring pattern. A solder resist layer covering the surface except for, after the electronic component is mounted, in a method of manufacturing an electronic component mounting substrate in which a joint with the electronic component is molded with a sealing resin, the solder resist layer and Forming a coating layer of a photo solder resist material, and exposing the coating layer through a photomask having a predetermined pattern, and developing the coating layer of the exposed photo solder resist material to form the coating layer. At the same time as patterning, at the boundary between the region to be molded and the surrounding region, the step portion where the film thickness on the resin-sealed region side becomes relatively thin is reduced. There is also a method of manufacturing a substrate for an electronic component mounting which is characterized by comprising the step of one form.

【0013】かかる第1の態様では、フォトソルダーレ
ジストを用いてフォトリソグラフィー工程でソルダーレ
ジスト層に段差部を設けることができ、電子部品の実装
後、電子部品等の接合部をモールドする際、封止樹脂が
段差部でせき止められ、その周囲まで侵出する虞がな
い。
In the first aspect, a step portion can be provided in the solder resist layer in a photolithography process using a photo solder resist. The sealing resin is blocked by the step portion, and there is no possibility of the resin leaking to the periphery.

【0014】本発明の第2の態様は、第1の態様におい
て、前記段差部の前記モールドされる領域とは反対側の
前記ソルダーレジスト層に、外部接続用端子を露出する
端子ホールを形成することを特徴とする電子部品実装用
基板の製造方法にある。
According to a second aspect of the present invention, in the first aspect, a terminal hole for exposing an external connection terminal is formed in the solder resist layer on the side of the step portion opposite to the region to be molded. A method for manufacturing a substrate for mounting electronic components, characterized in that:

【0015】かかる第2の態様では、電子部品の実装
後、電子部品等の接合部をモールドする際、封止樹脂が
段差部でせき止められ、封止樹脂によりその周囲の端子
ホールが塞がれる虞がない。
According to the second aspect, when the bonding portion of the electronic component or the like is molded after the mounting of the electronic component, the sealing resin is blocked by the step portion, and the terminal holes around the sealing resin are closed by the sealing resin. There is no fear.

【0016】本発明の第3の態様は、第1又は2の態様
において、前記段差部が前記ソルダーレジスト層に設け
られた溝により形成されていることを特徴とする電子部
品実装用基板の製造方法にある。
According to a third aspect of the present invention, in the manufacturing method of the first or second aspect, the step is formed by a groove provided in the solder resist layer. In the way.

【0017】かかる第3の態様では、電子部品の実装
後、電子部品等の接合部をモールドする際、封止樹脂が
溝及び段差部でせき止められ、その周囲まで流れ出すこ
とがない。
In the third aspect, after mounting the electronic component, when molding the joint portion of the electronic component or the like, the sealing resin is blocked by the groove and the step portion, and does not flow out to the periphery.

【0018】本発明の第4の態様は、第1〜3の何れか
の態様において、前記各工程を二回繰り返し、一回目で
は前記段差部を形成する領域に第1のソルダーレジスト
層を形成すると共に、二回目のフォトソルダーレジスト
材料の第2の塗布層を形成することにより、前記第1の
ソルダーレジスト層を形成した部分に厚膜塗布部を形成
し、その後、前記第2の塗布層を露光・現像してパター
ニングすることにより、前記厚膜塗布部に前記段差部を
形成することを特徴とする電子部品実装用基板の製造方
法にある。
According to a fourth aspect of the present invention, in any one of the first to third aspects, the above steps are repeated twice, and a first step is to form a first solder resist layer in a region where the step is formed. And a second coating layer of a photo solder resist material is formed for the second time to form a thick coating portion in the portion where the first solder resist layer is formed, and thereafter, the second coating layer is formed. Forming the step portion in the thick-film-coated portion by exposing and developing the substrate to form the step portion.

【0019】かかる第4の態様では、二回のフォトリソ
グラフィー工程でソルダーレジスト層に段差部を設ける
ことができる。
In the fourth aspect, a step can be provided in the solder resist layer in two photolithography steps.

【0020】本発明の第5の態様は、第1〜3の何れか
の態様において、前記段差部を形成する領域にスクリー
ン印刷により第1のソルダーレジスト層を形成し、その
後フォトソルダーレジスト材料の第2の塗布層を形成す
ることにより、前記第1のソルダーレジスト層を形成し
た部分に厚膜塗布部を形成し、その後、前記第2の塗布
層を露光・現像してパターニングすることにより、前記
厚膜塗布部に前記段差部を形成することを特徴とする電
子部品実装用基板の製造方法にある。
According to a fifth aspect of the present invention, in any one of the first to third aspects, a first solder resist layer is formed by screen printing in a region where the step portion is formed, and then a photo solder resist material is formed. By forming a second coating layer, a thick film coating portion is formed in the portion where the first solder resist layer is formed, and thereafter, the second coating layer is exposed, developed, and patterned. The method according to claim 1, wherein the step is formed in the thick film application section.

【0021】かかる第5の態様では、スクリーン印刷に
より第1のソルダーレジスト層を形成するようし、一回
のフォトリソグラフィー工程でソルダーレジスト層に段
差部を形成することができるようにした。
In the fifth aspect, the first solder resist layer is formed by screen printing, and a step can be formed in the solder resist layer in one photolithography step.

【0022】本発明の第6の態様は、第1〜3の何れか
の態様において、前記フォトマスクを介して露光する際
に、完全照射領域と半照射領域とを形成し、当該半照射
領域を前記段差部の相対的に膜厚が薄い部分とすること
を特徴とする電子部品実装用基板の製造方法にある。
According to a sixth aspect of the present invention, in any one of the first to third aspects, when exposing through the photomask, a complete irradiation area and a half irradiation area are formed. Wherein the step portion is a relatively thin portion of the step portion.

【0023】かかる第6の態様では、フォトマスクを介
しての露光の際に完全照射領域と半照射領域とを形成す
るようにし、一回のフォトリソグラフィー工程でソルダ
ーレジスト層に段差部を形成することができる。
In the sixth aspect, a complete irradiation area and a half irradiation area are formed at the time of exposure through a photomask, and a step is formed in the solder resist layer by one photolithography step. be able to.

【0024】本発明の第7の態様は、第6の態様におい
て、前記フォトマスクに、前記完全照射領域に対応する
透過部と、前記半照射領域に対応する半透過部とを形成
することを特徴とする電子部品実装用基板の製造方法に
ある。
According to a seventh aspect of the present invention, in the sixth aspect, it is preferable that a transparent portion corresponding to the completely illuminated region and a semi-transmissive portion corresponding to the semi-illuminated region are formed on the photomask. The present invention is a method for manufacturing a substrate for mounting electronic components.

【0025】かかる第7の態様では、フォトマスクに半
透過領域を設けることにより露光の際に完全照射領域と
半照射領域とを形成するようにし、一回のフォトリソグ
ラフィー工程でソルダーレジスト層に段差部を形成する
ことができるようにした。
In the seventh aspect, a semi-transmissive area is provided on a photomask so that a complete irradiation area and a semi-irradiation area are formed at the time of exposure, and a step is formed on the solder resist layer in one photolithography step. Part can be formed.

【0026】本発明の第8の態様は、第6の態様におい
て、前記フォトマスクを被照射体の送り方向に二分割し
て第1の領域と第2の領域に基本的に同一パターンを形
成すると共に被照射体の送り量を半分として露光するこ
とにより、当該フォトマスクの第1の領域を介しての露
光と第2の領域を介しての露光とを続けて行い、フォト
マスクの第1及び第2の領域の両方に透過部を設けた領
域を前記完全照射領域にすると共に、第1及び第2の領
域の何れか一方のみに透過部を設けた領域を前記半照射
領域とすることを特徴とする電子部品実装用基板の製造
方法にある。
According to an eighth aspect of the present invention, in the sixth aspect, the photomask is divided into two parts in the feed direction of the irradiation object to form basically the same pattern in the first region and the second region. In addition, by exposing the object to be irradiated by halving the feed amount, exposure through the first region of the photomask and exposure through the second region are performed continuously, and the first exposure of the photomask is performed. A region in which a transmission portion is provided in both the first and second regions is the complete irradiation region, and a region in which a transmission portion is provided in only one of the first and second regions is the half irradiation region. A method for manufacturing a substrate for mounting electronic components.

【0027】かかる第8の態様では、フォトマスクを二
分割し且つ被照射体の送り量を半分として一回のフォト
リソグラフィー工程で二回露光することにより、露光の
際に完全照射領域と半照射領域とを形成するようにし、
一回のフォトリソグラフィー工程でソルダーレジスト層
に段差部を形成することができるようにした。
In the eighth aspect, the photomask is divided into two parts, and the irradiation amount of the irradiation target is reduced to half, and the exposure is performed twice in one photolithography step, so that the complete irradiation region and the half irradiation To form an area,
A step can be formed in the solder resist layer in one photolithography process.

【0028】本発明の第9の態様は、絶縁基材と、この
絶縁基材の一方面に形成された配線パターンと、この配
線パターンの端子部を除く表面を被覆するソルダーレジ
スト層とを具備し、電子部品が実装された後、電子部品
との接合部が封止樹脂によりモールドされる電子部品実
装用基板の製造方法において、所定の領域に前記ソルダ
ーレジスト層を形成する工程と、前記ソルダーレジスト
層の前記モールドされる領域とその周囲の領域との境界
部に物理的加工により、膜厚が相対的に薄くなった溝を
少なくとも一つ形成する工程とを具備することを特徴と
する電子部品実装用基板の製造方法にある。
According to a ninth aspect of the present invention, there is provided an insulating base material, a wiring pattern formed on one surface of the insulating base material, and a solder resist layer for covering the surface of the wiring pattern excluding the terminals. Forming a solder resist layer on a predetermined region in the method of manufacturing an electronic component mounting board in which a joint with the electronic component is molded with a sealing resin after the electronic component is mounted; Forming at least one groove having a relatively thin film thickness at a boundary portion between the molded region and a peripheral region of the resist layer by physical processing. A method for manufacturing a component mounting board.

【0029】かかる第9の態様では、ソルダーレジスト
層形成後、物理的加工により段差部を設け、これによ
り、電子部品の実装後、電子部品等の接合部をモールド
する際、封止樹脂が段差部でせき止められるようにし
た。
In the ninth aspect, after the solder resist layer is formed, a step is formed by physical processing, so that when the electronic component is mounted and the joining portion of the electronic component or the like is molded, the sealing resin is removed. It was made to be dammed in the department.

【0030】本発明の第10の態様は、第9の態様にお
いて、前記物理的加工が、レーザー加工であることを特
徴とする電子部品実装用基板の製造方法にある。
[0030] A tenth aspect of the present invention is the method for manufacturing an electronic component mounting board according to the ninth aspect, wherein the physical processing is laser processing.

【0031】かかる第10の態様では、ソルダーレジス
ト層形成後、レーザー加工により段差部を設け、これに
より、電子部品の実装後、電子部品等の接合部をモール
ドする際、封止樹脂が段差部でせき止められるようにし
た。
In the tenth aspect, after the solder resist layer is formed, a step is provided by laser processing, so that when the electronic component is mounted and the joining portion of the electronic component or the like is molded, the sealing resin is removed from the step. To be dammed.

【0032】本発明の第11の態様は、第9又は10の
態様において、前記ソルダーレジスト層の形成が、フォ
トソルダーレジスト材料の塗布層を形成する工程と、こ
の塗布層に所定の透過部パターンを有するフォトマスク
を介して露光する工程と、露光したソルダーレジスト材
料の塗布層を現像して当該塗布層をパターニングしてソ
ルダーレジスト層を形成する工程とにより行われること
を特徴とする電子部品実装用基板の製造方法にある。
According to an eleventh aspect of the present invention, in the ninth or tenth aspect, the solder resist layer is formed by forming a coating layer of a photo solder resist material, and forming a predetermined transmission portion pattern on the coating layer. Electronic component mounting, which is performed by a step of exposing through a photomask having: and a step of developing a coating layer of the exposed solder resist material and patterning the coating layer to form a solder resist layer. In a method of manufacturing a substrate for use.

【0033】かかる第11の態様では、フォトソルダー
レジスト材料を用いてソルダーレジスト層形成後、物理
的加工により段差部を設け、これにより、電子部品の実
装後、電子部品等の接合部をモールドする際、封止樹脂
が段差部でせき止められるようにした。
In the eleventh aspect, after forming a solder resist layer using a photo solder resist material, a step portion is provided by physical processing, so that after the electronic component is mounted, a joint portion of the electronic component or the like is molded. At this time, the sealing resin was blocked at the step.

【0034】本発明の第12の態様は、第9又は10の
態様において、前記ソルダーレジスト層の形成が、ソル
ダーレジスト材料の塗布層をスクリーン印刷により所定
の領域に形成する工程と、この塗布層を硬化させて前記
ソルダーレジスト層とする工程とにより行われることを
特徴とする電子部品実装用基板の製造方法にある。
According to a twelfth aspect of the present invention, in the ninth or tenth aspect, the solder resist layer is formed by forming a coating layer of a solder resist material in a predetermined area by screen printing, And a step of curing the solder resist layer to form a solder resist layer.

【0035】かかる第12の態様では、熱硬化タイプの
ソルダーレジスト材料を用いてソルダーレジスト層形成
後、物理的加工により段差部を設け、これにより、電子
部品の実装後、電子部品等の接合部をモールドする際、
封止樹脂が段差部でせき止められるようにした。
In the twelfth aspect, a step is formed by physical processing after forming a solder resist layer using a thermosetting type solder resist material. When molding
The sealing resin is blocked at the step.

【0036】[0036]

【発明の実施の形態】以下、本発明の一実施形態に係る
電子部品実装用基板をその製造方法及び使用例と共に説
明する。勿論、本発明はこれに限定されるものでないこ
とはいうまでもない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an electronic component mounting board according to an embodiment of the present invention will be described together with its manufacturing method and usage examples. Of course, it goes without saying that the present invention is not limited to this.

【0037】図1には本発明方法で製造される電子部品
実装用基板の概略平面、図2にはA−A断面を示す。
FIG. 1 is a schematic plan view of an electronic component mounting substrate manufactured by the method of the present invention, and FIG.

【0038】図1及び図2に示すように、電子部品実装
用基板10は、テープ状の絶縁フィルム1上に複数個連
続的に形成される。絶縁フィルム1は、幅方向両側に移
送用のスプロケット孔2を一定間隔で有し、一般的に
は、移送されながら電子部品が実装され、電子部品実装
後、電子部品実装用基板10毎に切断される。なお、図
1では、絶縁フィルム1の幅方向に2個の電子部品実装
用基板10が設けられている。
As shown in FIGS. 1 and 2, a plurality of electronic component mounting substrates 10 are continuously formed on a tape-shaped insulating film 1. The insulating film 1 has transfer sprocket holes 2 on both sides in the width direction at regular intervals. Generally, electronic components are mounted while being transferred, and after the electronic components are mounted, the electronic component mounting substrate 10 is cut. Is done. In FIG. 1, two electronic component mounting substrates 10 are provided in the width direction of the insulating film 1.

【0039】電子部品実装用基板10は、実装される電
子部品の大きさにほぼ対応した大きさの絶縁基材11の
ほぼ全面に配線パターン12、デバイス側接続端子13
及び外部接続端子14が設けられており、デバイス側接
続端子13の間には、当該デバイス側接続端子13と裏
面側に実装される電子部品と接続するためのスリット1
5を具備する。
The electronic component mounting board 10 has a wiring pattern 12 and device-side connection terminals 13 on almost the entire surface of an insulating base material 11 having a size substantially corresponding to the size of the electronic component to be mounted.
And an external connection terminal 14. A slit 1 for connecting the device-side connection terminal 13 to an electronic component mounted on the back surface side is provided between the device-side connection terminals 13.
5 is provided.

【0040】デバイス側接続端子13及び外部接続端子
14を除く配線パターン12は、ソルダーレジスト層1
6により覆われ、外部接続端子14に対応するソルダー
レジスト層16には、端子ホール17が形成されてい
る。すなわち、外部接続端子14は、半田ボールパッド
となり、半田ボールを介して外部と接続される。
The wiring pattern 12 excluding the device-side connection terminals 13 and the external connection terminals 14 has a solder resist layer 1
6, a terminal hole 17 is formed in the solder resist layer 16 corresponding to the external connection terminal 14. That is, the external connection terminal 14 becomes a solder ball pad and is connected to the outside via the solder ball.

【0041】また、内側に配置された端子ホール17
と、デバイス側接続端子13との間には、端子ホール1
7側に対してデバイス側接続端子13が低くなる段差部
20が形成されている。ここで、段差部20のデバイス
側接続端子13側は溝21となっており、段差部20及
び溝21は、端子ホール17とデバイス側接続端子13
との間にスリット15の長手方向に亘って設けられてい
る。
Further, the terminal holes 17 arranged inside are provided.
And the device side connection terminal 13, the terminal hole 1
A step portion 20 in which the device-side connection terminal 13 is lower than the device side connection terminal 13 is formed. Here, the device side connection terminal 13 side of the stepped portion 20 is a groove 21, and the stepped portion 20 and the groove 21 are formed with the terminal hole 17 and the device side connection terminal 13.
Are provided in the longitudinal direction of the slit 15.

【0042】なお、絶縁基材11の裏面側には、一般的
には、電子部品を仮固定するための接着剤層19が設け
られている。但し、電子部品実装用基板としては、この
接着剤層19は必ずしも必要ではない。
Incidentally, an adhesive layer 19 for temporarily fixing electronic components is generally provided on the back surface side of the insulating base material 11. However, the adhesive layer 19 is not always necessary for the electronic component mounting substrate.

【0043】ここで、絶縁フィルム1(絶縁基材11)
としては、可撓性を有すると共に、耐薬品性及び耐熱性
を有する材料を用いることができる。かかる絶縁フィル
ム1の材料としては、ポリエステル、ポリアミド、ポリ
イミド等を挙げることができ、特に、ビフェニル骨格を
有する全芳香族ポリイミド(例えば、商品名:ユーピレ
ックス;宇部興産(株))が好ましい。なお、絶縁フィ
ルム1の厚さは、一般的には、25〜125μm、好ま
しくは、25〜75μmである。
Here, the insulating film 1 (insulating base material 11)
For example, a material having flexibility, chemical resistance, and heat resistance can be used. Examples of the material of the insulating film 1 include polyester, polyamide, and polyimide. Particularly, a wholly aromatic polyimide having a biphenyl skeleton (for example, trade name: Upilex; Ube Industries, Ltd.) is preferable. In addition, the thickness of the insulating film 1 is generally 25 to 125 μm, preferably 25 to 75 μm.

【0044】絶縁フィルム1の表面に設けられた配線パ
ターン12、デバイス側接続端子13及び外部接続端子
14は、一般的には、銅やアルミニウムからなる導電体
箔をパターニングすることにより形成される。このよう
な導電体箔は、絶縁フィルム1上に直接積層しても、接
着剤層を介して熱圧着等により形成してもよい。導電体
箔の厚さは、例えば、6〜70μm、好ましくは、8〜
35μmである。導電体箔としては、銅箔、特に、エッ
チング特性、操作性などを考慮すると、電解銅箔が好ま
しい。
The wiring patterns 12, device-side connection terminals 13, and external connection terminals 14 provided on the surface of the insulating film 1 are generally formed by patterning a conductive foil made of copper or aluminum. Such a conductive foil may be directly laminated on the insulating film 1 or may be formed by thermocompression bonding or the like via an adhesive layer. The thickness of the conductor foil is, for example, 6 to 70 μm, preferably 8 to 70 μm.
35 μm. As the conductor foil, a copper foil, particularly an electrolytic copper foil is preferable in consideration of etching characteristics, operability, and the like.

【0045】なお、絶縁フィルム1上に導電体箔を設け
るのではなく、導電体箔に、例えば、ポリイミド前駆体
を塗布し、焼成してポリイミドフィルムからなる絶縁フ
ィルム1とすることもできる。
Instead of providing a conductor foil on the insulating film 1, for example, a polyimide precursor may be applied to the conductor foil and baked to form the insulating film 1 made of a polyimide film.

【0046】また、絶縁フィルム1上に設けられた導電
体箔は、フォトリソグラフィー法により、配線パターン
12、デバイス側接続端子13及び外部接続端子14と
してパターニングされる。すなわち、フォトレジスト層
を塗布した後、フォトレジスト層をフォトマスクを介し
ての露光及び現像でパターニングし、パターニングされ
たフォトレジスト層をマスクとしてエッチング液で化学
的に溶解(エッチング処理)して除去し、さらに、フォ
トレジストをアルカリ液等にて溶解除去することにより
導電体箔をパターニングする。
The conductor foil provided on the insulating film 1 is patterned as a wiring pattern 12, device-side connection terminals 13 and external connection terminals 14 by photolithography. That is, after the photoresist layer is applied, the photoresist layer is patterned by exposure and development through a photomask, and the patterned photoresist layer is used as a mask to be chemically dissolved (etched) with an etchant and removed. Then, the conductor foil is patterned by dissolving and removing the photoresist with an alkali solution or the like.

【0047】次いで、このようにパターニングされた導
電体箔上にはソルダーレジスト材料塗布液が塗布され、
所定のパターニングにより、ソルダーレジスト層16が
形成される。
Next, a solder resist material coating solution is applied on the conductor foil thus patterned,
By a predetermined patterning, a solder resist layer 16 is formed.

【0048】さらに、ソルダーレジスト層16により覆
われていない配線パターン12、デバイス側接続端子1
3及び外部接続端子14には、一般的には、メッキが施
されている。かかるメッキとしては、スズメッキ、半田
メッキ、金メッキ、ニッケル−金メッキなどを挙げるこ
とができ、電子部品の実装方法等に応じて選択される。
例えば、ワイヤボンディングによる実装を行うために
は、ニッケル−金メッキが好ましい。 ここで、ソルダ
ーレジスト層16を形成する材料としては、フォトリソ
グラフィー法により段差部20等を形成する場合には、
フォトソルダーレジスト材料を用いる。
Further, the wiring pattern 12 not covered by the solder resist layer 16 and the device-side connection terminal 1
3 and the external connection terminals 14 are generally plated. Examples of such plating include tin plating, solder plating, gold plating, nickel-gold plating, and the like, and are selected according to the mounting method of the electronic component.
For example, nickel-gold plating is preferable for mounting by wire bonding. Here, as a material for forming the solder resist layer 16, when the step portion 20 or the like is formed by photolithography,
A photo solder resist material is used.

【0049】また、フォトソルダーレジスト材料として
は、ネガ型でもポジ型でもよく、一般的なフォトレジス
トの性質と、導電体箔の保護する性質とを備えたもので
あればよい。例えば、特に、エポキシアクリレート樹脂
などの感光性樹脂に光重合開始剤等を添加したものであ
る。エポキシアクリレート樹脂としては、ビスフェノー
ルA型エポキシアクリレート樹脂、ノボラック型エポキ
シアクリレート樹脂、ビスフェノールA型エポキシメタ
アクリレート樹脂、ノボラック型エポキシメタアクリレ
ート樹脂等を挙げることができる。
The photo solder resist material may be a negative type or a positive type, as long as it has the properties of a general photoresist and the property of protecting a conductive foil. For example, particularly, a photopolymerization initiator or the like is added to a photosensitive resin such as an epoxy acrylate resin. Examples of the epoxy acrylate resin include a bisphenol A type epoxy acrylate resin, a novolak type epoxy acrylate resin, a bisphenol A type epoxy methacrylate resin, and a novolak type epoxy methacrylate resin.

【0050】かかるフォトソルダーレジスト材料は、有
機溶剤に溶解又は分散されて塗布液として塗布される。
塗布液の中には、硬化促進剤、充填剤、添加剤、チキソ
剤等を添加することもできる。また、ソルダーレジスト
層16の可撓性等の特性を向上させるために、ゴム微粒
子のような弾性を有する微粒子を配合することもでき
る。
The photo solder resist material is dissolved or dispersed in an organic solvent and applied as a coating solution.
A curing accelerator, a filler, an additive, a thixotropic agent and the like can be added to the coating liquid. Further, in order to improve the properties such as flexibility of the solder resist layer 16, fine particles having elasticity such as rubber fine particles can be blended.

【0051】フォトソルダーレジスト材料塗布液の配合
の一例としては、アクリレート系樹脂35〜45%、ア
クリル酸エステルモノマー0.1〜5%、エポキシ硬化
剤0.1〜5%、着色顔料0.1〜5%、体質顔料10
〜20%、添加剤0.1〜5%、光重合開始剤1〜10
%、及び有機溶剤30〜40%の混合物を挙げることが
できる。このようなフォトソルダーレジスト材料塗布液
は、例えば、膜厚20〜50μm程度に塗布され、例え
ば、熱風、80℃程度で30分程度乾燥された後、露光
・現像される。また、現像後、必要に応じて、例えば、
150℃程度で60分程度熱処理され、熱硬化される。
As an example of the composition of the photo solder resist material coating solution, 35 to 45% of an acrylate resin, 0.1 to 5% of an acrylate monomer, 0.1 to 5% of an epoxy curing agent, and 0.1 of a coloring pigment ~ 5%, extender pigment 10
-20%, additive 0.1-5%, photopolymerization initiator 1-10
%, And a mixture of 30 to 40% of an organic solvent. Such a photo solder resist material coating solution is applied, for example, to a film thickness of about 20 to 50 μm, and dried and exposed to hot air at about 80 ° C. for about 30 minutes, for example, and then exposed and developed. After development, if necessary, for example,
It is heat-treated at about 150 ° C. for about 60 minutes and is thermally cured.

【0052】このように形成されたソルダーレジスト層
16の厚さは、例えば、20〜50μmとし、段差部2
0の相対的に膜厚が薄い部分は、1〜20μmの厚さと
するのが好ましい。この範囲より薄いと、下の配線パタ
ーン等を保護する効果の点で問題が生じる虞があり、ま
た、これより厚いと段差部としての封止樹脂のせき止め
作用が顕著ではなくなる虞があるからである。
The thickness of the solder resist layer 16 formed in this manner is, for example, 20 to 50 μm.
It is preferable that the relatively thin portion of 0 has a thickness of 1 to 20 μm. If the thickness is smaller than this range, a problem may occur in terms of the effect of protecting the lower wiring pattern and the like, and if the thickness is larger than this range, the damping action of the sealing resin as the step portion may not be remarkable. is there.

【0053】また、段差部20等をフォトリソグラフィ
ー法ではなく、レーザ加工により形成する場合には、ス
クリーン印刷技術により必要な領域のみに塗布されて熱
硬化される一般的なソルダーレジスト材料塗布液を用い
ることができる。
When the steps 20 and the like are formed by laser processing instead of photolithography, a general solder resist material coating solution that is applied only to a necessary area by a screen printing technique and thermally cured is used. Can be used.

【0054】かかるソルダーレジスト材料塗布液は、硬
化性樹脂を有機溶媒に溶解又は分散したものであり、硬
化性樹脂としては、エポキシ系樹脂、エポキシ系樹脂の
エラストマー変性物、ウレタン樹脂、ウレタン樹脂のエ
ラストマー変性物、ポリイミド樹脂、ポリイミド樹脂の
エラストマー変性物、アクリル樹脂等を挙げることがで
きる。塗布液の中には、硬化促進剤、充填剤、添加剤、
チキソ剤等を添加することもできる。また、ソルダーレ
ジスト層16の可撓性等の特性を向上させるために、ゴ
ム微粒子のような弾性を有する微粒子を配合することも
できる。なお、このようなソルダーレジスト材料塗布液
は、スクリーン印刷により、必要な領域のみに塗布さ
れ、熱硬化されてソルダーレジスト層16となる。な
お、スクリーン印刷に使用するソルダーレジスト材料塗
布液としては、フォトソルダーレジスト材料塗布液を用
いてもよい。
Such a solder resist material coating solution is obtained by dissolving or dispersing a curable resin in an organic solvent. Examples of the curable resin include an epoxy resin, an elastomer-modified epoxy resin, a urethane resin, and a urethane resin. Examples include modified elastomers, polyimide resins, modified elastomers of polyimide resins, and acrylic resins. In the coating liquid, curing accelerators, fillers, additives,
A thixotropic agent or the like can be added. Further, in order to improve the properties such as flexibility of the solder resist layer 16, fine particles having elasticity such as rubber fine particles can be blended. In addition, such a solder resist material coating liquid is applied only to a necessary region by screen printing, and is thermally cured to form the solder resist layer 16. In addition, as a solder resist material coating solution used for screen printing, a photo solder resist material coating solution may be used.

【0055】このように配線パターン12、デバイス側
接続端子13、外部接続端子14及びソルダーレジスト
層16が設けられた絶縁フィルム1の反対側の面(裏
面)には、実装する電子部品を仮固定するための接着剤
層19を形成後、スリット15を形成し、電子部品実装
用基板フィルムキャリアテープとされる。
Electronic components to be mounted are temporarily fixed on the surface (back surface) on the opposite side of the insulating film 1 on which the wiring pattern 12, the device-side connection terminals 13, the external connection terminals 14, and the solder resist layer 16 are provided. After the formation of the adhesive layer 19, the slits 15 are formed to obtain an electronic component mounting substrate film carrier tape.

【0056】ここで、接着剤層19としては、熱硬化性
で且つ弾性を有する接着剤を用いて形成するのが好まし
く、裏面に直接塗布することにより形成してもよいし、
接着剤テープを用いて形成してもよい。また、接着剤層
19は、電子部品を実装する領域全体に設ける必要はな
く、一部の領域に設けてもよい。
Here, the adhesive layer 19 is preferably formed using a thermosetting and elastic adhesive, and may be formed by directly applying to the back surface,
It may be formed using an adhesive tape. In addition, the adhesive layer 19 does not need to be provided in the entire region where the electronic component is mounted, but may be provided in a partial region.

【0057】このような電子部品実装用基板10は、図
3に示すように、電子部品としてIC30が実装され、
ワイヤボンディングによりデバイス側接続端子13とI
C30の電極とがボンディングワイヤ31を介して接続
され、ボンディングワイヤ31を含むスリット15及び
デバイス側接続端子13は、封止樹脂33によりモール
ドされる。
As shown in FIG. 3, the electronic component mounting board 10 has an IC 30 mounted thereon as an electronic component.
Device side connection terminals 13 and I
The electrode of C30 is connected via a bonding wire 31, and the slit 15 including the bonding wire 31 and the device-side connection terminal 13 are molded with a sealing resin 33.

【0058】ここで、封止樹脂33は、溝21及び段差
部20の作用により、端子ホール17まで流れ込むこと
がなく、外部接続端子14での接続不良等を防止するこ
とができる。
Here, the sealing resin 33 does not flow into the terminal hole 17 due to the action of the groove 21 and the stepped portion 20, so that a poor connection at the external connection terminal 14 can be prevented.

【0059】なお、電子部品実装用基板10は、フィル
ムキャリアテープのまま、電子部品が実装された後、そ
れぞれ切断される場合と、一つ一つに切断された後、電
子部品が実装される場合とがある。
The electronic component mounting substrate 10 is cut off after the electronic components are mounted on the film carrier tape as it is, and after the electronic components are cut one by one, the electronic components are mounted. There are cases.

【0060】図4〜図7には、本発明方法により製造さ
れる電子部品実装用基板の他の例及びその使用態様を示
す断面を示す。
FIGS. 4 to 7 show other examples of the electronic component mounting substrate manufactured by the method of the present invention and cross sections showing the manner of use thereof.

【0061】図4(a)に示すように、電子部品実装用
基板10Aは、段差部20Aの内側、すなわち、スリッ
ト15側が、デバイス側接続端子13近傍まで相対的に
膜厚が薄い薄膜部22Aとなっている以外は基本的には
上述した実施形態と同様である。
As shown in FIG. 4A, the electronic component mounting substrate 10A has a thin film portion 22A having a relatively thin film thickness inside the stepped portion 20A, that is, the slit 15 side is close to the device side connection terminal 13. The configuration is basically the same as that of the above-described embodiment except for the following.

【0062】このような構造によっても、図4(b)に
示すように、電子部品であるIC30を実装し、ワイヤ
ボンディングによりデバイス側接続端子13とIC30
の電極とをボンディングワイヤ31を介して接続し、ボ
ンディングワイヤ31を含むスリット15及びデバイス
側接続端子13を封止樹脂33によりモールドした場
合、封止樹脂33が段差部20Aによりせき止めされ、
端子ホール17までの流込みが防止される。
With such a structure, as shown in FIG. 4B, the IC 30 as an electronic component is mounted, and the device-side connection terminal 13 and the IC 30 are connected by wire bonding.
When the slit 15 including the bonding wire 31 and the device-side connection terminal 13 are molded with the sealing resin 33, the sealing resin 33 is dammed by the step portion 20A,
Inflow to the terminal hole 17 is prevented.

【0063】図5に示すように、電子部品実装用基板1
0Bは、段差部20B及び溝21Bを有する点では図2
の構造と同一であるが、溝21Bの幅方向両側の縁部が
厚膜部23Bとなっている。すなわち、他の領域の標準
的な膜厚より厚い厚膜部23B内に溝21Bを形成した
ものである。
As shown in FIG. 5, the electronic component mounting substrate 1
FIG. 2B shows a point having a step 20B and a groove 21B in FIG.
However, the edge portions on both sides in the width direction of the groove 21B are thick film portions 23B. That is, the groove 21B is formed in the thick film portion 23B thicker than the standard film thickness in the other region.

【0064】なお、厚膜部23Bは土手状に設けられて
おり、デバイス側接続端子13の近傍及び端子ホール1
7の近傍のソルダーレジスト層16を標準的な膜厚と
し、後工程のワイヤボンディングや半田ボールとの接合
に悪影響を与えないようにしている。
The thick film portion 23B is provided in a bank shape, and is provided near the device-side connection terminal 13 and the terminal hole 1B.
The solder resist layer 16 in the vicinity of 7 has a standard thickness so as not to adversely affect wire bonding and bonding with solder balls in a later step.

【0065】このような構造によっても、図5(b)に
示すように、電子部品であるIC30を実装し、ワイヤ
ボンディングによりデバイス側接続端子13とIC30
の電極とをボンディングワイヤ31を介して接続し、ボ
ンディングワイヤ31を含むスリット15及びデバイス
側接続端子13を封止樹脂33によりモールドした場
合、封止樹脂33が段差部20B及び溝21Bによりせ
き止めされ、端子ホール17までの流れ込みが防止され
る。
With such a structure, as shown in FIG. 5B, the IC 30 as an electronic component is mounted, and the device-side connection terminal 13 and the IC 30 are connected by wire bonding.
When the slit 15 including the bonding wire 31 and the device-side connection terminal 13 are molded with the sealing resin 33, the sealing resin 33 is dammed by the step portion 20B and the groove 21B. , To the terminal hole 17 is prevented.

【0066】図6に示すように、電子部品実装用基板1
0Cは、段差部20C及び溝21Cを有する点では図5
の構造と同一であるが、溝21Cの幅方向両側の縁部の
厚膜部23Cが土手状ではなく、もう少し広範囲に設け
られている以外は、図5の構造と同一である。
As shown in FIG. 6, the electronic component mounting substrate 1
5C in that it has a step 20C and a groove 21C.
The structure is the same as that of FIG. 5 except that the thick film portions 23C at the edges on both sides in the width direction of the groove 21C are not bank-shaped and are provided in a slightly wider area.

【0067】このような構造によっても、図6(b)に
示すように、電子部品であるIC30を実装し、ワイヤ
ボンディングによりデバイス側接続端子13とIC30
の電極とをボンディングワイヤ31を介して接続し、ボ
ンディングワイヤ31を含むスリット15及びデバイス
側接続端子13を封止樹脂33によりモールドした場
合、封止樹脂33が段差部20C及び溝21Cによりせ
き止めされ、端子ホール17までの流れ込みが防止され
る。
With such a structure, as shown in FIG. 6B, the IC 30 as an electronic component is mounted, and the device-side connection terminal 13 and the IC 30 are connected by wire bonding.
When the slit 15 including the bonding wire 31 and the device-side connection terminal 13 are molded with the sealing resin 33, the sealing resin 33 is dammed by the step portion 20C and the groove 21C. , To the terminal hole 17 is prevented.

【0068】なお、厚膜部23Cがデバイス側接続端子
13の近傍及び端子ホール17の近傍まで形成されてい
ても、後工程のワイヤボンディングや半田ボールとの接
合に悪影響を与えないことが前提となる。
It should be noted that even if the thick film portion 23C is formed up to the vicinity of the device side connection terminal 13 and the vicinity of the terminal hole 17, it is assumed that it does not adversely affect the wire bonding and the bonding with the solder ball in a later process. Become.

【0069】図7に示すように、電子部品実装用基板1
0Dは、段差部20Dを、土手状に形成した厚膜部23
Dにより形成したものである。このように、段差部は必
ずしも溝や薄膜部により形成する必要はなく、標準的な
膜厚より厚い厚膜部23Dを設けることにより形成する
ことができる。
As shown in FIG. 7, the electronic component mounting substrate 1
0D is a thick film portion 23 in which the step portion 20D is formed in a bank shape.
D. As described above, the step portion does not necessarily need to be formed by the groove or the thin film portion, but can be formed by providing the thick film portion 23D thicker than the standard film thickness.

【0070】このような構造によっても、図7(b)に
示すように、電子部品であるIC30を実装し、ワイヤ
ボンディングによりデバイス側接続端子13とIC30
の電極とをボンディングワイヤ31を介して接続し、ボ
ンディングワイヤ31を含むスリット15及びデバイス
側接続端子13を封止樹脂33によりモールドした場
合、封止樹脂33が段差部20Dによりせき止めされ、
端子ホール17までの流れ込みが防止される。
With such a structure, as shown in FIG. 7B, the IC 30 as an electronic component is mounted, and the device-side connection terminal 13 and the IC 30 are connected by wire bonding.
When the slit 15 including the bonding wire 31 and the device-side connection terminal 13 are molded with the sealing resin 33, the sealing resin 33 is dammed by the step portion 20D,
The flow to the terminal hole 17 is prevented.

【0071】なお、半田ボールとの接合に悪影響を与え
なければ、厚膜部23Dを端子ホール17の縁部まで設
けてもよい。
The thick film portion 23D may be provided up to the edge of the terminal hole 17 as long as it does not adversely affect the bonding with the solder ball.

【0072】以上、本発明方法により製造される電子部
品実装用基板の構造の変形例を説明したが、勿論これに
限定されるものではない。
Although the modified example of the structure of the electronic component mounting board manufactured by the method of the present invention has been described above, it is needless to say that the present invention is not limited to this.

【0073】以下、上述したような電子部品実装用基板
を製造する製造方法の実施形態を説明する。
An embodiment of a manufacturing method for manufacturing the electronic component mounting board as described above will be described below.

【0074】図8には実施形態1にかかる製造方法を示
す。この製造方法は、基本的には図2〜図4の構造の電
子部品実装用基板を製造するのに適しているが、図5〜
図7の構造の電子部品実装用基板の製造方法にも適用で
きる。
FIG. 8 shows a manufacturing method according to the first embodiment. This manufacturing method is basically suitable for manufacturing an electronic component mounting substrate having the structure shown in FIGS.
The present invention is also applicable to a method for manufacturing an electronic component mounting board having the structure shown in FIG.

【0075】この製造方法では、まず、(a)に示すよ
うに、絶縁基材11となる絶縁フィルム1に設けられた
導電体箔をフォトリソグラフィー法によりパターニング
し、配線パターン12、デバイス側接続端子13、外部
接続端子14を形成する(ここでは、配線パターン12
として図示する)。この工程は一般的に知られている方
法であるので、詳細は省略する。
In this manufacturing method, first, as shown in (a), a conductive foil provided on an insulating film 1 serving as an insulating base material 11 is patterned by photolithography to form a wiring pattern 12, a device-side connection terminal. 13, the external connection terminals 14 are formed (here, the wiring patterns 12
As illustrated). Since this step is a generally known method, the details are omitted.

【0076】次に、(b)に示すように、配線パターン
12を覆うようにフォトソルダーレジスト材料塗布層4
1を塗布する。
Next, as shown in (b), the photo solder resist material coating layer 4 is coated so as to cover the wiring pattern 12.
1 is applied.

【0077】次いで、(c)に示すように、フォトマス
ク50を介して露光し、さらに、現像し、(d)に示す
ようにパターニングされたソルダーレジスト層16を形
成する。
Next, as shown in (c), exposure is performed through a photomask 50, and further development is performed to form a patterned solder resist layer 16 as shown in (d).

【0078】ここで、フォトソルダーレジスト材料とし
てネガ型を用い、フォトマスク50は、光を遮断する光
遮断部51と、光を透過する透過部52と、略半分の光
を透過する半透過部53とを有するものを用いた。透過
部52に対向する領域ではフォトソルダーレジスト材料
塗布層41の厚さ全体が露光により硬化し、ソルダーレ
ジスト層16となる一方、光遮断部51に対向する領域
では全く露光されず、現像により除去され、これによ
り、端子ホール17が形成される。また、半透過部53
に対向する領域ではフォトソルダーレジスト材料塗布層
41の厚さの一部だけが露光により硬化し、厚さの一部
が現像により除去されるので、溝21が形成される。
Here, a negative type is used as the photo solder resist material, and the photo mask 50 includes a light blocking portion 51 for blocking light, a transmitting portion 52 for transmitting light, and a semi-transmitting portion for transmitting substantially half of the light. 53 was used. The entire thickness of the photo solder resist material coating layer 41 is hardened by exposure in the region facing the transmission portion 52 to become the solder resist layer 16, while the region facing the light blocking portion 51 is not exposed at all and is removed by development. As a result, a terminal hole 17 is formed. Also, the semi-transmissive part 53
In the region opposed to, only a part of the thickness of the photo solder resist material coating layer 41 is hardened by exposure and a part of the thickness is removed by development, so that the groove 21 is formed.

【0079】この後、(e)に示すように、絶縁フィル
ム1の裏面に接着剤層19が形成され、さらに、(f)
に示すように、スリット15が形成され、電子部品実装
用基板10が完成する。
Thereafter, as shown in (e), an adhesive layer 19 is formed on the back surface of the insulating film 1, and further (f)
As shown in (1), the slit 15 is formed, and the electronic component mounting substrate 10 is completed.

【0080】以上説明した製造方法では、光を遮断する
光遮断部51と、光を透過する透過部52と、略半分の
光を透過する半透過部53とを有する特殊なフォトマス
ク50を用いることにより、一回のフォトリソグラフィ
ー工程により、フォトソルダーレジスト材料塗布層41
を完全に除去した端子ホール17と、厚さの一部を残し
た溝21とを同時に形成することができる。
In the manufacturing method described above, a special photomask 50 having a light blocking portion 51 for blocking light, a transmitting portion 52 for transmitting light, and a semi-transmitting portion 53 for transmitting substantially half of the light is used. Thus, the photo solder resist material coating layer 41 can be formed by one photolithography process.
Can be formed at the same time as the terminal hole 17 from which is completely removed and the groove 21 with a part of the thickness left.

【0081】図9には実施形態2にかかる製造方法を示
す。この製造方法は、基本的には図5〜図7の構造の電
子部品実装用基板を製造するのに適している。
FIG. 9 shows a manufacturing method according to the second embodiment. This manufacturing method is basically suitable for manufacturing an electronic component mounting substrate having the structure shown in FIGS.

【0082】この製造方法でも、まず、(a)に示すよ
うに、絶縁基材11となる絶縁フィルム1に設けられた
導電体箔をフォトリソグラフィー法によりパターニング
し、配線パターン12、デバイス側接続端子13、外部
接続端子14を形成する(ここでは、配線パターン12
として図示する)。この工程は一般的に知られている方
法であるので、詳細は省略する。
Also in this manufacturing method, first, as shown in (a), the conductive foil provided on the insulating film 1 serving as the insulating base material 11 is patterned by photolithography to form the wiring pattern 12, the device-side connection terminals. 13, the external connection terminals 14 are formed (here, the wiring patterns 12
As illustrated). Since this step is a generally known method, the details are omitted.

【0083】次に、(b)に示すように、配線パターン
12を覆うように第1のフォトソルダーレジスト材料塗
布層43を塗布し、フォトマスク60を介して露光し、
さらに、現像し、(c)に示すようにパターニングされ
たソルダーレジスト層16Aを形成する。
Next, as shown in (b), a first photo solder resist material coating layer 43 is applied so as to cover the wiring pattern 12 and is exposed through a photo mask 60.
Further, development is performed to form a solder resist layer 16A patterned as shown in FIG.

【0084】ここで、フォトソルダーレジスト材料とし
てネガ型を用い、フォトマスク60は、光を遮断する光
遮断部61と、光を透過する透過部62とを有するもの
を用いた。透過部62に対向する領域ではフォトソルダ
ーレジスト材料塗布層43が露光により硬化し、ソルダ
ーレジスト層16Aとなる一方、光遮断部61に対向す
る領域では全く露光されず、現像により除去される。
Here, a negative type was used as a photo solder resist material, and a photo mask 60 having a light blocking portion 61 for blocking light and a transmitting portion 62 for transmitting light was used. In a region opposed to the transmission portion 62, the photo solder resist material coating layer 43 is cured by exposure to become a solder resist layer 16A, while in a region opposed to the light blocking portion 61, it is not exposed at all and is removed by development.

【0085】次いで、(d)に示すように、第2のフォ
トソルダーレジスト材料塗布層45を塗布する。このと
き、ソルダーレジスト層16Aに対応する部分が厚膜と
なる。続いて、これをフォトマスク60Aを介して露光
し、現像する。ここで、フォトマスク60Aは、光遮断
部61Aと、透過部62Aとを具備する。
Next, as shown in (d), a second photo solder resist material coating layer 45 is applied. At this time, a portion corresponding to the solder resist layer 16A becomes a thick film. Subsequently, this is exposed through a photomask 60A and developed. Here, the photomask 60A includes a light blocking unit 61A and a transmitting unit 62A.

【0086】これにより、(e)に示すようにパターニ
ングされ、端子ホール17及び溝21Bが形成され、溝
21Bの形成された部分が厚膜部23Bとなる。
As a result, patterning is performed as shown in (e), the terminal hole 17 and the groove 21B are formed, and the portion where the groove 21B is formed becomes the thick film portion 23B.

【0087】この後、(f)に示すように、絶縁フィル
ム1の裏面に接着剤層19が形成され、さらに、(g)
に示すように、スリット15が形成され、電子部品実装
用基板10Bが完成する。
Thereafter, as shown in (f), an adhesive layer 19 is formed on the back surface of the insulating film 1, and (g)
As shown in (1), the slit 15 is formed, and the electronic component mounting substrate 10B is completed.

【0088】以上説明した製造方法では、光を遮断する
光遮断部61,61Aと、光を透過する透過部62,6
2Aとを有する一般的なフォトマスク60,60Aを用
いているが、フォトリソグラフィー工程を二回繰り返
し、予め形成した厚膜部に溝を形成するようにすること
により、端子ホール17と共に、厚膜部23Bに溝21
Bを形成することができる。
In the manufacturing method described above, the light blocking portions 61 and 61A for blocking light and the transmitting portions 62 and 6 for transmitting light are provided.
Although the general photomasks 60 and 60A having a thickness of 2A are used, the photolithography process is repeated twice to form a groove in the thick film portion formed in advance, so that the thick film together with the terminal hole 17 is formed. Groove 21 in part 23B
B can be formed.

【0089】図10には実施形態3にかかる製造方法を
示す。この製造方法は、基本的には図5〜図7の構造の
電子部品実装用基板を製造するのに適している。
FIG. 10 shows a manufacturing method according to the third embodiment. This manufacturing method is basically suitable for manufacturing an electronic component mounting substrate having the structure shown in FIGS.

【0090】この製造方法は、図9(c)のソルダーレ
ジスト層16Aをスクリーン印刷法により形成する以外
は、実施形態2と同一であるので、同一の符号を付して
重複する説明は省略する。
This manufacturing method is the same as that of the second embodiment except that the solder resist layer 16A shown in FIG. 9C is formed by a screen printing method. .

【0091】本実施形態では、絶縁基板11上に配線パ
ターン12を形成した後、ソルダーレジスト層16Bを
スクリーン印刷法により形成する。すなわち、ソルダー
レジスト塗布部以外が乳剤によりマスキングされて所定
のパターンを有する、例えば180メッシュのスクリー
ンマスクを用い、このスクリーンマスクを配線パターン
12上に重ねてソルダーレジスト材料塗布液を塗布す
る。その後、熱硬化させることでソルダーレジスト層1
6Bを形成する。
In this embodiment, after the wiring pattern 12 is formed on the insulating substrate 11, the solder resist layer 16B is formed by a screen printing method. That is, using a screen mask of, for example, 180 mesh, which has a predetermined pattern formed by masking the area other than the solder resist coating portion with the emulsion, and superimposing the screen mask on the wiring pattern 12, applies a solder resist material coating liquid. Thereafter, the solder resist layer 1 is cured by heat.
6B is formed.

【0092】なお、ここで用いるソルダーレジスト材料
塗布液は、上述した感光性のない一般的なものである。
すなわち、硬化性樹脂を有機溶媒に溶解又は分散させた
ものであり、硬化性樹脂としては、エポキシ系樹脂、エ
ポキシ系樹脂のエラストマー変性物、ウレタン樹脂、ウ
レタン樹脂のエラストマー変性物、ポリイミド樹脂、ポ
リイミド樹脂のエラストマー変性物、アクリル樹脂等を
挙げることができる。この塗布液の中には、硬化促進
剤、充填剤、添加剤、チキソ剤等を添加することもでき
る。また、ソルダーレジスト層の可撓性等の特性を向上
させるために、ゴム微粒子のような弾性を有する微粒子
を配合することもできる。なお、スクリーン印刷に使用
するソルダーレジスト材料塗布液としてフォトソルダー
レジスト材料塗布液を用いてもよい。
The solder resist material coating solution used here is a general one having no photosensitivity as described above.
That is, a curable resin is dissolved or dispersed in an organic solvent.As the curable resin, epoxy resin, elastomer modified epoxy resin, urethane resin, elastomer modified urethane resin, polyimide resin, polyimide Examples of the modified resin include an elastomer modified product and an acrylic resin. A curing accelerator, a filler, an additive, a thixotropic agent, and the like can be added to the coating liquid. Further, in order to improve the properties such as flexibility of the solder resist layer, fine particles having elasticity such as rubber fine particles can be blended. In addition, you may use a photo solder resist material coating liquid as a solder resist material coating liquid used for screen printing.

【0093】以上説明した製造方法では、フォトリソグ
ラフィー工程より工程数の少ないスクリーン印刷法によ
りソルダーレジスト層16Bを形成できるので、実施形
態2と比較して、より簡便な工程で溝21Bを容易に形
成することができる。
In the manufacturing method described above, since the solder resist layer 16B can be formed by a screen printing method having a smaller number of steps than in the photolithography step, the groove 21B can be easily formed in a simpler step than in the second embodiment. can do.

【0094】図11にはさらに実施形態4にかかる製造
方法を示す。この製造方法は、図12に示すような特殊
なフォトマスク70を用い、フォトリソグラフィー工程
の絶縁フィルム1の送り量を半分とすることにより、フ
ォトソルダーレジスト材料塗布層41を完全に除去する
部分と、厚さの一部を残す部分とを同時に一工程で形成
することができるようにしたものであり、基本的には、
図2〜図4の電子部品実装用基板の製造に好適である。
FIG. 11 further shows a manufacturing method according to the fourth embodiment. This manufacturing method uses a special photomask 70 as shown in FIG. 12 and reduces the feed amount of the insulating film 1 in the photolithography process to half, thereby removing the portion where the photo solder resist material coating layer 41 is completely removed. , And a part that leaves a part of the thickness can be formed simultaneously in one step. Basically,
It is suitable for manufacturing the electronic component mounting board shown in FIGS.

【0095】なお、絶縁フィルム1は実際にはテープ状
となっており、後述するフォトリソグラフィー工程を連
続的に行うものであるが、図示及び説明においては、一
つの電子部品実装用基板についてのみ行う。また、実際
には、一枚のフォトマスクで複数の電子部品実装用基板
の露光を行うが、簡単のため、一つの電子部品実装用基
板に対応する透過部パターンのみを図示している。
The insulating film 1 is actually in the form of a tape, and the photolithography process described later is continuously performed. However, in the illustration and description, the process is performed only on one electronic component mounting substrate. . Further, in practice, exposure of a plurality of electronic component mounting substrates is performed with one photomask, but for simplicity, only the transmission portion pattern corresponding to one electronic component mounting substrate is illustrated.

【0096】図12に示すように、この製造方法で用い
るフォトマスク70は、被照射体である絶縁フィルム1
の送り方向に二分割して第1の領域70Aと、第2の領
域70Bとを有する。両方の領域には基本的には光遮断
部71及び透過部72からなる略同一パターンが形成さ
れており、被照射体の送り量を半分として同一の被照射
体を第1の領域70A及び第2の領域70Bを用いて二
回露光するようにする。したがって、ネガ型フォトソル
ダーレジストを用いた場合には、二回露光された部分だ
けが完全に硬化され、ソルダーレジスト層16として残
留する。また、何れか一方、この例では、第2の領域7
0Bのみに形成された光遮断部73を設け、この領域の
みを二回露光のうちの一回だけ露光されるようにする。
この光遮断部73はこの例では溝21に対向した領域に
形成されている。
As shown in FIG. 12, the photomask 70 used in this manufacturing method is an insulating film 1 which is an object to be irradiated.
And a first area 70A and a second area 70B. In both regions, basically the same pattern consisting of the light blocking portion 71 and the transmitting portion 72 is basically formed, and the same irradiation target is halved and the same irradiation target is divided into the first region 70A and the first irradiation region. Exposure is performed twice using the second region 70B. Therefore, when a negative-type photo solder resist is used, only the portion that has been exposed twice is completely cured and remains as the solder resist layer 16. In addition, in this example, the second region 7
A light blocking portion 73 formed only in the area 0B is provided, and only this area is exposed only once out of the two exposures.
The light blocking portion 73 is formed in a region facing the groove 21 in this example.

【0097】このようなフォトマスク70を用いての製
造方法では、図11(a)に示すようにまず、第1の領
域70Aを介しての露光を行い、(b)に示すように、
半分送りされた後、第2の領域70Bを介しての露光を
行う。その後、現像することにより、(c)のパターン
が形成される。
In the manufacturing method using such a photomask 70, first, as shown in FIG. 11A, exposure is performed through the first region 70A, and as shown in FIG.
After the half-feed, the exposure through the second area 70B is performed. Thereafter, the pattern (c) is formed by developing.

【0098】この場合、ネガ型のフォトソルダーレジス
ト材料を用いているので、フォトソルダーレジスト材料
塗布層41は、光遮断部71に対向した領域は全く硬化
されず、端子ホール17等となり、透過部72に対向し
た領域の内、二回共露光された領域は相対的に厚いソル
ダーレジスト層16が形成される。一方、一回目の露光
では透過部72に対向して露光されるが、二回目の露光
では光遮断部73に対向して露光されない領域は、一回
露光されて厚さの略半分だけが硬化し、相対的に厚さの
薄いソルダーレジスト層16として残留し、溝21とな
る。
In this case, since the negative type photo solder resist material is used, the region of the photo solder resist material coating layer 41 facing the light blocking portion 71 is not cured at all, and becomes the terminal hole 17 and the like, and the light transmitting portion is formed. A relatively thick solder resist layer 16 is formed in a region co-exposed twice in the region facing 72. On the other hand, in the first exposure, the region is exposed to the transmission portion 72, but in the second exposure, the region which is not exposed to the light blocking portion 73 is exposed once and only approximately half of the thickness is cured. Then, the solder resist layer 16 having a relatively small thickness remains and becomes a groove 21.

【0099】以上説明した製造方法では、二分割したフ
ォトマスク70を用いて且つ被照射体を半送りして二回
露光するようにしたので、フォトソルダーレジスト材料
塗布層41を完全に除去した端子ホール17と、厚さの
一部を残した溝21とを一回の工程で形成することがで
きる。なお、この製造方法では送り量を半分としている
が、フォトリソグラフィー工程を二回繰り返す方法より
は著しく効率的である。
In the manufacturing method described above, the exposure is performed twice by using the photomask 70 divided into two parts and by half-feeding the irradiation object, so that the terminal where the photo solder resist material coating layer 41 is completely removed is removed. The hole 17 and the groove 21 with a part of the thickness left can be formed in one process. Although the feed amount is reduced to half in this manufacturing method, it is significantly more efficient than a method in which the photolithography step is repeated twice.

【0100】以上の説明した製造方法では、基本的には
フォトリソグラフィー法により段差部20又は溝21を
形成しているが、レーザ加工等の物理的加工により、ソ
ルダーレジスト層16に段差部20や溝21を加工して
もよい。
In the manufacturing method described above, the step portion 20 or the groove 21 is basically formed by photolithography, but the step portion 20 or the groove 21 is formed on the solder resist layer 16 by physical processing such as laser processing. The groove 21 may be processed.

【0101】なお、この際のソルダーレジスト層16の
材料は、フォトソルダーレジスト層に限定されず、スク
リーン印刷法等により所定の領域に塗布され、熱硬化さ
れて形成されたソルダーレジスト層16であってもよ
い。
The material of the solder resist layer 16 at this time is not limited to the photo solder resist layer, but may be a solder resist layer 16 which is applied to a predetermined region by a screen printing method or the like and is cured by heat. You may.

【0102】[0102]

【発明の効果】以上説明したように、本発明の製造方法
によると、ソルダーレジスト層のモールドされる領域と
その周囲の領域との境界部に、当該樹脂封止される領域
側の膜厚が相対的に薄くなった段差部を有する電子部品
実装用基板が比較的容易に製造でき、これを用いると、
電子部品実装後、封止樹脂をモールドする際に、段差部
の作用により、封止樹脂がその周囲まで流れ出す虞がな
く、特に近接して形成されている端子ホールに流れ込む
ことがなく、外部接続端子での接続不良等を防止するこ
とができるという効果を奏する。
As described above, according to the manufacturing method of the present invention, the film thickness on the resin-sealed region side is formed at the boundary between the molded region of the solder resist layer and the surrounding region. An electronic component mounting substrate having a relatively thin step can be manufactured relatively easily, and by using this,
When the sealing resin is molded after mounting the electronic components, there is no possibility that the sealing resin flows out to the surroundings due to the action of the step portion, and particularly, it does not flow into the terminal hole formed close to the external connection. This has the effect of preventing poor connection at the terminals and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明方法により製造される電子部品実装用基
板の一例の概略構成を示す平面図である。
FIG. 1 is a plan view showing a schematic configuration of an example of an electronic component mounting substrate manufactured by a method of the present invention.

【図2】本発明方法により製造される電子部品実装用基
板の一例の断面図である。
FIG. 2 is a sectional view of an example of an electronic component mounting substrate manufactured by the method of the present invention.

【図3】本発明方法により製造される電子部品実装用基
板の一例の使用態様を示す断面図である。
FIG. 3 is a cross-sectional view showing an example of use of an example of an electronic component mounting substrate manufactured by the method of the present invention.

【図4】本発明方法により製造される電子部品実装用基
板の他の例の概略構成及び使用態様を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a schematic configuration and usage of another example of an electronic component mounting board manufactured by the method of the present invention.

【図5】本発明方法により製造される電子部品実装用基
板の他の例の概略構成及び使用態様を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a schematic configuration and usage of another example of an electronic component mounting board manufactured by the method of the present invention.

【図6】本発明方法により製造される電子部品実装用基
板の他の例の概略構成及び使用態様を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing a schematic configuration and usage of another example of an electronic component mounting substrate manufactured by the method of the present invention.

【図7】本発明方法により製造される電子部品実装用基
板の他の例の概略構成及び使用態様を示す断面図であ
る。
FIG. 7 is a cross-sectional view showing a schematic configuration and usage of another example of an electronic component mounting board manufactured by the method of the present invention.

【図8】本発明の実施形態1に係る電子部品実装用基板
の製造方法を説明する断面図である。
FIG. 8 is a sectional view illustrating the method for manufacturing the electronic component mounting board according to the first embodiment of the present invention.

【図9】本発明の実施形態2に係る電子部品実装用基板
の製造方法を説明する断面図である。
FIG. 9 is a cross-sectional view illustrating the method for manufacturing the electronic component mounting board according to the second embodiment of the present invention.

【図10】本発明の実施形態3に係る電子部品実装用基
板の製造方法を説明する断面図である。
FIG. 10 is a cross-sectional view illustrating a method for manufacturing an electronic component mounting board according to Embodiment 3 of the present invention.

【図11】本発明の実施形態4に係る電子部品実装用基
板の製造方法を説明する断面図である。
FIG. 11 is a cross-sectional view illustrating a method for manufacturing an electronic component mounting board according to Embodiment 4 of the present invention.

【図12】本発明の実施形態4に係る電子部品実装用基
板の製造方法で用いるフォトマスクの一例を示す平面図
である。
FIG. 12 is a plan view illustrating an example of a photomask used in the method for manufacturing an electronic component mounting board according to Embodiment 4 of the present invention.

【図13】従来技術に係る電子部品実装用基板の一例の
概略構成を示す平面図である。
FIG. 13 is a plan view illustrating a schematic configuration of an example of an electronic component mounting board according to the related art.

【図14】従来技術に係る電子部品実装用基板の一例の
断面図である。
FIG. 14 is a cross-sectional view of an example of an electronic component mounting board according to the related art.

【図15】従来技術に係る電子部品実装用基板の一例の
使用態様を示す断面図である。
FIG. 15 is a cross-sectional view illustrating a usage example of an example of an electronic component mounting board according to the related art.

【符号の説明】[Explanation of symbols]

10,10A,10B,10C,10D 電子部品実装
用基板 11 絶縁基材 12 配線パターン 13 デバイス側接続端子 14 外部接続端子 15 スリット 16,16A,16B ソルダーレジスト層 17 端子ホール 19 接着剤層 20,20A,20B,20C,20D 段差部 21,21B,21C 溝 22A 薄膜部 23B,23C,23D 厚膜部 30 IC(電子部品) 31 ボンディングワイヤ 33 封止樹脂
10, 10A, 10B, 10C, 10D Electronic component mounting substrate 11 Insulating base material 12 Wiring pattern 13 Device side connection terminal 14 External connection terminal 15 Slit 16, 16A, 16B Solder resist layer 17 Terminal hole 19 Adhesive layer 20, 20A , 20B, 20C, 20D Step portion 21, 21B, 21C Groove 22A Thin film portion 23B, 23C, 23D Thick film portion 30 IC (electronic component) 31 Bonding wire 33 Sealing resin

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E314 AA27 BB06 BB09 BB11 CC06 DD07 FF06 FF19 GG01 5F061 AA01 BA04 BA05 CA06 CA12 CB12  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E314 AA27 BB06 BB09 BB11 CC06 DD07 FF06 FF19 GG01 5F061 AA01 BA04 BA05 CA06 CA12 CB12

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基材と、この絶縁基材の一方面に形
成された配線パターンと、この配線パターンの端子部を
除く表面を被覆するソルダーレジスト層とを具備し、電
子部品が実装された後、電子部品との接合部が封止樹脂
によりモールドされる電子部品実装用基板の製造方法に
おいて、 前記ソルダーレジスト層となるフォトソルダーレジスト
材料の塗布層を形成する工程と、この塗布層に所定のパ
ターンを有するフォトマスクを介して露光する工程と、
露光したフォトソルダーレジスト材料の塗布層を現像し
て当該塗布層をパターニングすると共に、前記モールド
される領域とその周囲の領域との境界部に、当該樹脂封
止される領域側の膜厚が相対的に薄くなった段差部を少
なくとも一つ形成する工程とを具備することを特徴とす
る電子部品実装用基板の製造方法。
1. An electronic component comprising: an insulating base material; a wiring pattern formed on one surface of the insulating base material; and a solder resist layer covering a surface of the wiring pattern excluding a terminal portion. Then, in a method for manufacturing an electronic component mounting substrate in which a joint with an electronic component is molded with a sealing resin, a step of forming a coating layer of a photo solder resist material to be the solder resist layer, Exposing through a photomask having a predetermined pattern,
The exposed coating layer of the photo solder resist material is developed to pattern the coating layer, and the thickness of the resin-encapsulated region is relatively close to the boundary between the molded region and the surrounding region. Forming at least one stepped portion that has been made thinner.
【請求項2】 請求項1において、前記段差部の前記モ
ールドされる領域とは反対側の前記ソルダーレジスト層
に、外部接続用端子を露出する端子ホールを形成するこ
とを特徴とする電子部品実装用基板の製造方法。
2. The electronic component mounting according to claim 1, wherein a terminal hole for exposing an external connection terminal is formed in the solder resist layer on the opposite side of the stepped portion from the region to be molded. Method of manufacturing substrates.
【請求項3】 請求項1又は2において、前記段差部が
前記ソルダーレジスト層に設けられた溝により形成され
ていることを特徴とする電子部品実装用基板の製造方
法。
3. The method according to claim 1, wherein the step is formed by a groove provided in the solder resist layer.
【請求項4】 請求項1〜3の何れかにおいて、前記各
工程を二回繰り返し、一回目では前記段差部を形成する
領域に第1のソルダーレジスト層を形成すると共に、二
回目のフォトソルダーレジスト材料の第2の塗布層を形
成することにより、前記第1のソルダーレジスト層を形
成した部分に厚膜塗布部を形成し、その後、前記第2の
塗布層を露光・現像してパターニングすることにより、
前記厚膜塗布部に前記段差部を形成することを特徴とす
る電子部品実装用基板の製造方法。
4. The method according to claim 1, wherein each of the steps is repeated twice, and in the first time, a first solder resist layer is formed in a region where the step portion is to be formed, and a second photo soldering is performed. By forming a second coating layer of a resist material, a thick film coating portion is formed in a portion where the first solder resist layer is formed, and thereafter, the second coating layer is exposed and developed for patterning. By doing
A method for manufacturing a substrate for mounting electronic components, wherein the step portion is formed in the thick film application portion.
【請求項5】 請求項1〜3の何れかにおいて、前記段
差部を形成する領域にスクリーン印刷により第1のソル
ダーレジスト層を形成し、その後フォトソルダーレジス
ト材料の第2の塗布層を形成することにより、前記第1
のソルダーレジスト層を形成した部分に厚膜塗布部を形
成し、その後、前記第2の塗布層を露光・現像してパタ
ーニングすることにより、前記厚膜塗布部に前記段差部
を形成することを特徴とする電子部品実装用基板の製造
方法。
5. The method according to claim 1, wherein a first solder resist layer is formed by screen printing in a region where the step portion is formed, and then a second coating layer of a photo solder resist material is formed. By doing so, the first
Forming a thick film application portion on the portion where the solder resist layer is formed, and then exposing and developing the second coating layer to pattern the thick film application portion, thereby forming the step portion in the thick film application portion. A method of manufacturing a substrate for mounting electronic components, which is a feature of the present invention.
【請求項6】 請求項1〜3の何れかにおいて、前記フ
ォトマスクを介して露光する際に、完全照射領域と半照
射領域とを形成し、当該半照射領域を前記段差部の相対
的に膜厚が薄い部分とすることを特徴とする電子部品実
装用基板の製造方法。
6. The method according to claim 1, wherein a full irradiation area and a half irradiation area are formed at the time of exposure through the photomask, and the half irradiation area is relatively positioned with respect to the step portion. A method for manufacturing a substrate for mounting electronic components, characterized in that the film thickness is a thin portion.
【請求項7】 請求項6において、前記フォトマスク
に、前記完全照射領域に対応する透過部と、前記半照射
領域に対応する半透過部とを形成することを特徴とする
電子部品実装用基板の製造方法。
7. The electronic component mounting board according to claim 6, wherein a transparent portion corresponding to the completely illuminated region and a semi-transmissive portion corresponding to the semi-illuminated region are formed on the photomask. Manufacturing method.
【請求項8】 請求項6において、前記フォトマスクを
被照射体の送り方向に二分割して第1の領域と第2の領
域に基本的に同一パターンを形成すると共に被照射体の
送り量を半分として露光することにより、当該フォトマ
スクの第1の領域を介しての露光と第2の領域を介して
の露光とを続けて行い、フォトマスクの第1及び第2の
領域の両方に透過部を設けた領域を前記完全照射領域に
すると共に、第1及び第2の領域の何れか一方のみに透
過部を設けた領域を前記半照射領域とすることを特徴と
する電子部品実装用基板の製造方法。
8. The method according to claim 6, wherein the photomask is divided into two parts in the feed direction of the irradiation object to form basically the same pattern in the first region and the second region, and the feed amount of the irradiation object. By half, the exposure through the first area of the photomask and the exposure through the second area are performed successively, and the exposure is performed on both the first and second areas of the photomask. A region provided with a transmission portion is the complete irradiation region, and a region provided with a transmission portion in only one of the first and second regions is the semi-irradiation region. Substrate manufacturing method.
【請求項9】 絶縁基材と、この絶縁基材の一方面に形
成された配線パターンと、この配線パターンの端子部を
除く表面を被覆するソルダーレジスト層とを具備し、電
子部品が実装された後、電子部品との接合部が封止樹脂
によりモールドされる電子部品実装用基板の製造方法に
おいて、 所定の領域に前記ソルダーレジスト層を形成する工程
と、前記ソルダーレジスト層の前記モールドされる領域
とその周囲の領域との境界部に物理的加工により、膜厚
が相対的に薄くなった溝を少なくとも一つ形成する工程
とを具備することを特徴とする電子部品実装用基板の製
造方法。
9. An electronic component, comprising: an insulating base material; a wiring pattern formed on one surface of the insulating base material; and a solder resist layer covering a surface of the wiring pattern excluding terminals. Forming a solder resist layer in a predetermined area, wherein the solder resist layer is molded in a predetermined region. Forming at least one groove having a relatively thin film thickness at a boundary portion between the region and a peripheral region by physical processing. .
【請求項10】 請求項9において、前記物理的加工
が、レーザー加工であることを特徴とする電子部品実装
用基板の製造方法。
10. The method according to claim 9, wherein the physical processing is laser processing.
【請求項11】 請求項9又は10において、前記ソル
ダーレジスト層の形成が、フォトソルダーレジスト材料
の塗布層を形成する工程と、この塗布層に所定の透過部
パターンを有するフォトマスクを介して露光する工程
と、露光したソルダーレジスト材料の塗布層を現像して
当該塗布層をパターニングしてソルダーレジスト層を形
成する工程とにより行われることを特徴とする電子部品
実装用基板の製造方法。
11. The solder resist layer according to claim 9, wherein the solder resist layer is formed by forming a coating layer of a photo solder resist material and exposing the coating layer via a photomask having a predetermined transmission portion pattern. And a step of developing the exposed coating layer of the solder resist material and patterning the coating layer to form a solder resist layer.
【請求項12】 請求項9又は10において、前記ソル
ダーレジスト層の形成が、ソルダーレジスト材料の塗布
層をスクリーン印刷により所定の領域に形成する工程
と、この塗布層を硬化させて前記ソルダーレジスト層と
する工程とにより行われることを特徴とする電子部品実
装用基板の製造方法。
12. The solder resist layer according to claim 9, wherein the solder resist layer is formed by forming a coating layer of a solder resist material in a predetermined area by screen printing, and curing the coating layer. A method for manufacturing a substrate for mounting electronic components, characterized by the following steps:
JP2001101932A 2000-08-31 2001-03-30 Manufacturing method of electronic component mounting board Expired - Fee Related JP3932247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001101932A JP3932247B2 (en) 2000-08-31 2001-03-30 Manufacturing method of electronic component mounting board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-262396 2000-08-31
JP2000262396 2000-08-31
JP2001101932A JP3932247B2 (en) 2000-08-31 2001-03-30 Manufacturing method of electronic component mounting board

Publications (2)

Publication Number Publication Date
JP2002151833A true JP2002151833A (en) 2002-05-24
JP3932247B2 JP3932247B2 (en) 2007-06-20

Family

ID=26598896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001101932A Expired - Fee Related JP3932247B2 (en) 2000-08-31 2001-03-30 Manufacturing method of electronic component mounting board

Country Status (1)

Country Link
JP (1) JP3932247B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179576A (en) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd Wiring board and its manufacturing method
JP2010129873A (en) * 2008-11-28 2010-06-10 Brother Ind Ltd Method of connecting wiring member, method of manufacturing the same, and wiring member
JP2010165814A (en) * 2009-01-15 2010-07-29 Sony Corp Semiconductor device and method of fabricating the same
JP2010205361A (en) * 2009-03-05 2010-09-16 Nitto Denko Corp Suspension substrate with circuit and its manufacturing method
CN102054795A (en) * 2009-10-28 2011-05-11 三星电机株式会社 Flip chip package and method of manufacturing the same
JP2014033169A (en) * 2012-08-03 2014-02-20 Samsung Electro-Mechanics Co Ltd Manufacturing method of printed circuit board
JP2018006413A (en) * 2016-06-28 2018-01-11 株式会社デンソー Electronic device and manufacturing method for electronic device
JP2020505791A (en) * 2017-01-25 2020-02-20 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Method of mechanically connecting electronic components and electronic component assembly
JP2021022586A (en) * 2019-07-24 2021-02-18 株式会社デンソー Printed circuit board and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179576A (en) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd Wiring board and its manufacturing method
JP2010129873A (en) * 2008-11-28 2010-06-10 Brother Ind Ltd Method of connecting wiring member, method of manufacturing the same, and wiring member
US9041199B2 (en) 2009-01-15 2015-05-26 Sony Corporation Semiconductor device and method of fabricating the same
JP2010165814A (en) * 2009-01-15 2010-07-29 Sony Corp Semiconductor device and method of fabricating the same
JP2010205361A (en) * 2009-03-05 2010-09-16 Nitto Denko Corp Suspension substrate with circuit and its manufacturing method
US8450613B2 (en) 2009-03-05 2013-05-28 Nitto Denko Corporation Suspension board with circuit and production method thereof
US8927870B2 (en) 2009-03-05 2015-01-06 Nitto Denko Corporation Suspension board with circuit and producing method thereof
CN102054795A (en) * 2009-10-28 2011-05-11 三星电机株式会社 Flip chip package and method of manufacturing the same
JP2011097060A (en) * 2009-10-28 2011-05-12 Samsung Electro-Mechanics Co Ltd Flip-chip package and method of manufacturing the same
US8558360B2 (en) 2009-10-28 2013-10-15 Samsung Electro-Mechanics Co., Ltd. Flip chip package and method of manufacturing the same
US8809122B2 (en) 2009-10-28 2014-08-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing flip chip package
JP2014033169A (en) * 2012-08-03 2014-02-20 Samsung Electro-Mechanics Co Ltd Manufacturing method of printed circuit board
JP2018006413A (en) * 2016-06-28 2018-01-11 株式会社デンソー Electronic device and manufacturing method for electronic device
JP2020505791A (en) * 2017-01-25 2020-02-20 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Method of mechanically connecting electronic components and electronic component assembly
JP2021022586A (en) * 2019-07-24 2021-02-18 株式会社デンソー Printed circuit board and manufacturing method thereof
JP7263961B2 (en) 2019-07-24 2023-04-25 株式会社デンソー Printed circuit board and printed circuit board manufacturing method

Also Published As

Publication number Publication date
JP3932247B2 (en) 2007-06-20

Similar Documents

Publication Publication Date Title
JP3384775B2 (en) Printed circuit card and manufacturing method thereof
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
JP2002343902A (en) Tape carrier for semiconductor device and semiconductor device using the same
JPH1116933A (en) Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board
TW200522828A (en) Printed wiring board and semiconductor device
KR20030017392A (en) Substrate for mounting electronic component
JP3932247B2 (en) Manufacturing method of electronic component mounting board
JP3750113B2 (en) Film carrier tape for mounting electronic components and method for manufacturing the same
KR20020000012A (en) Method for manufacturing chip scale package having slits
JPH11191670A (en) Printed wiring board and manufacture thereof
KR20050061343A (en) Wiring circuit board
JP3821426B2 (en) Electronic component mounting board
JPH11260954A (en) Semiconductor device and manufacture thereof
JP2003051655A (en) Punching method and system of substrate for packaging electronic component
US6720127B2 (en) Printed circuit substrate with controlled placement covercoat layer
JP2002072446A (en) Photomask
JPS59148388A (en) Printed circuit board
JP2838538B2 (en) Printed wiring board
JPH1167849A (en) Carrier film and its manufacturing method
KR100516762B1 (en) Method for manufatureing c2bga printed circuit board using solder plating
JPH08139225A (en) Semiconductor package and its manufacture
JP7406955B2 (en) 2-layer single-sided flexible board and method for manufacturing a 2-layer single-sided flexible board
KR20030022703A (en) Substrate for mounting electronic component, and method of removing warpage from substrate for mounting electronic component
JPH09266369A (en) Printed circuit board and its processing
KR20000041060A (en) Flexible ball grid array substrate and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070312

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees