JP2002151676A - Image pickup device, its manufacturing method, alignment device, aligner, abberation measuring instrument, and method of manufacturing the device - Google Patents
Image pickup device, its manufacturing method, alignment device, aligner, abberation measuring instrument, and method of manufacturing the deviceInfo
- Publication number
- JP2002151676A JP2002151676A JP2001048804A JP2001048804A JP2002151676A JP 2002151676 A JP2002151676 A JP 2002151676A JP 2001048804 A JP2001048804 A JP 2001048804A JP 2001048804 A JP2001048804 A JP 2001048804A JP 2002151676 A JP2002151676 A JP 2002151676A
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- charge
- forming
- substrate
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Measurement Of Radiation (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、エネルギー線(可
視光、紫外線、軟X線、電子線など)を半導体の一方の
面側(第2面側)で受光し、光電変換された信号電荷を
他方の面側(第1面側)の電荷転送部に移送して読み出
す背面照射型の撮像装置に関する。また、本発明は、こ
の撮像装置の製造方法、並びにこの撮像装置を搭載した
位置合わせ装置、露光装置、および波面収差測定装置に
関する。さらに、本発明は、上記撮像装置のように両面
構造の位置合わせが必要なデバイスを製造する方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for receiving energy rays (visible light, ultraviolet rays, soft X-rays, electron beams, etc.) on one surface side (second surface side) of a semiconductor, and converting photoelectrically converted signal charges. Is transferred to the charge transfer section on the other surface side (first surface side) and read out. The present invention also relates to a method for manufacturing the imaging device, and a positioning device, an exposure device, and a wavefront aberration measurement device equipped with the imaging device. Further, the present invention relates to a method for manufacturing a device such as the above-described image pickup apparatus, which requires alignment of a double-sided structure.
【0002】[0002]
【従来の技術】図14は、背面照射型の撮像装置の従来
例を示す図である。図14において、P型の半導体基体
72は、10μm程度の薄さに設定される。この半導体
基体72の第1面側には、電荷転送のためにN型のCC
D拡散層73が長尺状に設けられる。このCCD拡散層
73の近傍には、ゲート酸化膜74を介して多層の転送
電極75が配置される。また、半導体基体72には、反
射防止膜79および支持基板81などが設けられる。2. Description of the Related Art FIG. 14 is a diagram showing a conventional example of a back-illuminated type imaging device. In FIG. 14, the P-type semiconductor substrate 72 is set to a thickness of about 10 μm. An N-type CC is provided on the first surface side of the semiconductor base 72 for charge transfer.
The D diffusion layer 73 is provided in a long shape. In the vicinity of the CCD diffusion layer 73, a multilayer transfer electrode 75 is arranged via a gate oxide film 74. The semiconductor substrate 72 is provided with an antireflection film 79, a support substrate 81, and the like.
【0003】このような構成の撮像装置71には、第2
面側からエネルギー線が照射される。このエネルギー線
によって半導体基体72の第2面側には、電子−ホール
対が発生する。この自由電子の一部は、半導体基体72
中を移動した後、CCD拡散層73のポテンシャル井戸
に到達し、信号電荷として蓄積される。このCCD拡散
層73の信号電荷は、転送電極75の印加電圧によって
転送され、外部へ順次読み出される。The imaging device 71 having such a configuration includes a second
Energy rays are irradiated from the surface side. An electron-hole pair is generated on the second surface side of the semiconductor substrate 72 by this energy ray. Some of these free electrons are transferred to the semiconductor substrate 72.
After moving inside, it reaches the potential well of the CCD diffusion layer 73 and is accumulated as signal charges. The signal charges in the CCD diffusion layer 73 are transferred by the voltage applied to the transfer electrode 75, and are sequentially read out.
【0004】[0004]
【発明が解決しようとする課題】ところで、このような
背面照射型の撮像装置71では、図14中の第2面側で
発生した自由電子が、半導体基体72中を移動する。そ
のため、電子がホールと再結合して消滅しやすく、エネ
ルギー線の検出効率が低くなるという問題点があった。By the way, in such a back-illuminated type imaging device 71, free electrons generated on the second surface side in FIG. For this reason, there is a problem that electrons are easily recombined with holes and disappear, and the efficiency of detecting energy rays is reduced.
【0005】また、移動中の自由電子が隣り合う画素間
で混合するため、スメアが発生しやすいという問題点が
あった。このようなスメア発生は、画素ピッチを狭めて
撮像装置を多画素化する上で大きな弊害であった。また
特に、紫外線などの短波長のエネルギー線は、第2面側
の極浅い領域で電子−ホール対を発生する。そのため、
短波長のエネルギー線の場合には、自由電子の移動距離
が特に長く、上記2つの問題が一段と顕著に生じてい
た。[0005] In addition, there is another problem that smears are liable to occur because the moving free electrons are mixed between adjacent pixels. The occurrence of such smear was a serious problem in narrowing the pixel pitch and increasing the number of pixels in the imaging device. In particular, short-wave energy rays such as ultraviolet rays generate electron-hole pairs in an extremely shallow region on the second surface side. for that reason,
In the case of an energy ray having a short wavelength, the moving distance of the free electrons is particularly long, and the above two problems have occurred more remarkably.
【0006】さらに、従来の撮像装置71では、信号電
荷の転送中も、第2面側から自由電子が混入するため、
第2面側を完全に遮光する必要があった。そのため、機
械的なシャッタなどの遮光機構が必須になるという問題
点があった。また、従来の撮像装置71では、(反射防
止膜79)−(半導体基体72)の境界面、(ゲート酸
化膜74)−(CCD拡散層73)の境界面で暗電流が
多数発生するという問題点があった。このような暗電流
により、撮像品質が低下したり、微弱光検出が不可能に
なるなどの弊害が生じていた。Further, in the conventional imaging device 71, even during the transfer of the signal charge, free electrons are mixed in from the second surface side.
It was necessary to completely shield the second surface from light. Therefore, there is a problem that a light-shielding mechanism such as a mechanical shutter is required. Further, in the conventional imaging device 71, there is a problem that a large number of dark currents are generated at the interface between (antireflection film 79) and (semiconductor substrate 72) and at the interface between (gate oxide film 74) and (CCD diffusion layer 73). There was a point. Such dark currents have caused adverse effects such as deterioration of imaging quality and inability to detect weak light.
【0007】さらに、従来の撮像装置71では、表面順
位やトラップされた電荷によって第2面の表面近傍にポ
テンシャル井戸(以下『バックサイドウエル』という)
が発生する。これらのバックサイドウエルは、電子を捕
捉し、エネルギー線の検出効率を下げてしまう。Further, in the conventional image pickup device 71, a potential well (hereinafter referred to as a "backside well") is provided near the surface of the second surface due to the surface order and trapped charges.
Occurs. These backside wells capture electrons and reduce the efficiency of detecting energy rays.
【0008】そこで、請求項1〜11に記載の発明で
は、上記問題点に鑑みて、エネルギー線の検出効率が高
く、かつスメア発生が少なく、かつ機械式シャッタが特
に必要ない、背面照射型の撮像装置を提供することを共
通の目的とする。その他、請求項1〜4に記載の発明で
は、第2面側からの暗電流を抑制可能な背面照射型の撮
像装置を提供することを目的とする。請求項5に記載の
発明では、第1面側からの暗電流を抑制可能な背面照射
型の撮像装置を提供することを目的とする。請求項6に
記載の発明では、第1面側からの暗電流を抑制可能な背
面照射型の撮像装置を提供することを目的とする。請求
項7に記載の発明では、ブルーミング現象を抑制可能な
背面照射型の撮像装置を提供することを目的とする。請
求項8に記載の発明では、電荷蓄積部の電荷を電荷転送
部へ確実に移送可能な背面照射型の撮像装置を提供する
ことを目的とする。請求項9に記載の発明では、電荷移
送の駆動速度を高めることが可能な背面照射型の撮像装
置を提供することを目的とする。請求項10に記載の発
明では、上記撮像装置の製造方法を提供することを目的
とする。請求項11に記載の発明では、上記撮像装置を
搭載した位置合わせ装置を提供することを目的とする。
請求項12に記載の発明では、上記撮像装置を搭載した
露光装置を提供することを目的とする。請求項21に記
載の発明では、上記撮像装置を搭載した波面収差測定装
置を提供することを目的とする。請求項22に記載の発
明では、上記波面収差測定装置を搭載した露光装置を提
供することを目的とする。In view of the above problems, the inventions according to the first to eleventh aspects are of a back-illuminated type in which energy beam detection efficiency is high, smear is small, and a mechanical shutter is not particularly required. It is a common object to provide an imaging device. Another object of the present invention is to provide a back-illuminated imaging device capable of suppressing dark current from the second surface side. It is an object of the present invention to provide a back-illuminated imaging device capable of suppressing dark current from the first surface side. It is an object of the present invention to provide a back-illuminated imaging device capable of suppressing dark current from the first surface side. It is an object of the present invention to provide a back-illuminated imaging device capable of suppressing the blooming phenomenon. It is another object of the present invention to provide a back-illuminated imaging device capable of reliably transferring the electric charge in the electric charge storage unit to the electric charge transfer unit. It is an object of the present invention to provide a back-illuminated imaging device capable of increasing the driving speed of charge transfer. It is another object of the present invention to provide a method of manufacturing the imaging device. It is an object of the present invention to provide a positioning device equipped with the imaging device.
It is an object of the invention according to claim 12 to provide an exposure apparatus equipped with the imaging device. It is an object of the present invention to provide a wavefront aberration measuring apparatus equipped with the imaging device. It is another object of the present invention to provide an exposure apparatus equipped with the wavefront aberration measuring device.
【0009】ところで、請求項1〜9に記載の撮像装置
を製造するには、撮像装置の両面構造を位置合わせしな
ければならない。従来、このように両面構造の位置合わ
せを行うには、両面アライナーまたは赤外線アライナー
が不可欠であった。すなわち、両面アライナーを使用す
る場合には、反対面側のアライメントマークで位置合わ
せを行いつつ、もう一方の面の構造を形成していた。ま
た、赤外線アライナーを使用する場合には、反対面側の
アライメントマークをもう一方の面から赤外線を使用し
て、透かしみるように撮像する。このアライメントマー
クの透かし画像を位置合わせの基準としつつ、もう一方
の面の構造を形成していた。Incidentally, in order to manufacture the image pickup device according to the first to ninth aspects, the two-sided structure of the image pickup device must be aligned. Heretofore, a double-sided aligner or an infrared aligner has been indispensable to perform such alignment of the double-sided structure. That is, when a double-sided aligner is used, the structure of the other surface is formed while performing alignment using the alignment mark on the opposite surface side. When an infrared aligner is used, the alignment mark on the opposite surface is imaged through the other surface using infrared light so as to be visible. The structure of the other surface is formed while using the watermark image of the alignment mark as a reference for positioning.
【0010】しかしながら、両面アライナーでは、±2
μmの位置合わせ誤差が発生する。赤外線アライナーに
おいても、±3μmの位置合わせ誤差が発生する。この
ような位置合わせ誤差は、反対面側のアライメントマー
クを間接的に使用する結果、生じるものであり、位置合
わせの精度を向上させることは原理的に非常に困難であ
った。そのため、どちらのアライナーを使用しても、両
面構造を精密に位置合わせできないという問題点があっ
た。そのため、請求項1〜8に記載の撮像装置をさらに
高解像度化(微細化)する場合、歩留まりなどの問題を
生じることが予想される。However, with a double-sided aligner, ± 2
An alignment error of μm occurs. Also in the infrared aligner, a positioning error of ± 3 μm occurs. Such an alignment error occurs as a result of indirectly using the alignment mark on the opposite surface side, and it has been extremely difficult in principle to improve the alignment accuracy. Therefore, no matter which aligner is used, there is a problem that the two-sided structure cannot be precisely positioned. Therefore, in the case where the resolution of the imaging device described in claims 1 to 8 is further increased (miniaturization), problems such as yield are expected to occur.
【0011】さらに、従来の製造方法では、両面アライ
ナーまたは赤外線アライナーを搭載した特殊な製造装置
がどうしても不可欠となる。そのため、一般的な製造装
置では、両面構造の位置合わせが必要なデバイスを製造
できないという問題点があった。Further, in the conventional manufacturing method, a special manufacturing apparatus equipped with a double-sided aligner or an infrared aligner is indispensable. Therefore, there is a problem that a device requiring alignment of the double-sided structure cannot be manufactured with a general manufacturing apparatus.
【0012】そこで、請求項13〜20に記載の発明で
は、請求項1〜9の撮像装置のように両面構造の位置合
わせが必要なデバイスを製造する際に、好適なデバイス
製造方法を提供することを目的とする。Therefore, the inventions of claims 13 to 20 provide a device manufacturing method suitable for manufacturing a device which requires alignment of the double-sided structure like the imaging apparatus of claims 1 to 9. The purpose is to:
【0013】[0013]
【課題を解決するための手段】《請求項1》請求項1に
記載の発明は、第1導電型の半導体基体と、半導体基体
の第1面側に形成され、該第1面側とは反対側の第2面
側から照射されるエネルギー線によって発生した信号電
荷を転送して読み出すための電荷転送部とを有する背面
照射型の撮像装置において、第1面側の電荷転送部に対
向して第2面側に複数形成され、エネルギー線によって
発生した信号電荷を画素単位に蓄積する、第1導電型と
異なる第2導電型の電荷蓄積部と、電荷蓄積部よりも第
2面側に設けられ、電荷蓄積部の周囲に広がる空乏化領
域が第2面に到達するのを阻止する空乏化阻止層と、電
荷蓄積部に蓄積された信号電荷を電荷転送部へ移送する
電荷移送手段とを備えたことを特徴とする。上記構成で
は、受光面である第2面と電荷転送部との間に、第2導
電型の領域を画素単位に形成し、電荷蓄積部とする。こ
の電荷蓄積部から電荷を電荷転送部などへ排出すること
でポテンシャル井戸が形成される。このポテンシャル井
戸(電荷蓄積部)は、第2面側で発生する信号電荷を画
素単位に収集する機能を有する。According to a first aspect of the present invention, a semiconductor substrate of a first conductivity type is formed on a first surface side of a semiconductor substrate. In a back-illuminated type imaging device having a charge transfer unit for transferring and reading signal charges generated by energy rays emitted from the opposite second surface side, in a back-illuminated imaging device, the charge transfer unit faces the charge transfer unit on the first surface side. A plurality of charge accumulation portions of a second conductivity type different from the first conductivity type, the signal accumulation portions being formed on the second surface side and accumulating signal charges generated by energy rays in pixel units; A depletion prevention layer provided to prevent a depletion region extending around the charge storage portion from reaching the second surface; and a charge transfer means for transferring signal charges stored in the charge storage portion to the charge transfer portion. It is characterized by having. In the above configuration, a region of the second conductivity type is formed for each pixel between the second surface, which is the light receiving surface, and the charge transfer portion, and is used as a charge storage portion. A potential well is formed by discharging charges from the charge storage unit to a charge transfer unit or the like. The potential well (charge storage unit) has a function of collecting signal charges generated on the second surface side for each pixel.
【0014】この画素蓄積部によるポテンシャル井戸の
幅だけ、第2面側における電荷の移動距離が短縮され
る。したがって、移動距離の短縮分だけ、電荷の再結合
が抑制され、エネルギー線の検出効率が高くなる。ま
た、この『移動距離の短縮作用』と『電荷蓄積部で画素
単位に信号電荷を一旦集める作用』との相乗効果によっ
て、隣接画素間で信号電荷の混合する機会が確実に減
り、スメア発生が抑制される。The moving distance of the electric charge on the second surface side is reduced by the width of the potential well by the pixel storage section. Therefore, the recombination of electric charges is suppressed by the shortened moving distance, and the efficiency of detecting energy rays is increased. Also, due to the synergistic effect of the action of shortening the moving distance and the action of once collecting signal charges in pixel units in the charge storage section, the chance of mixing signal charges between adjacent pixels is surely reduced, and smear is generated. Is suppressed.
【0015】さらに、上記構成では、電荷転送部よりも
第2面側に電荷蓄積部を配列したことにより、信号電荷
の自由な流れを遮ることが可能となる。したがって、電
荷転送部の信号電荷転送中、第2面側で新たに発生した
信号電荷は電荷蓄積部へ蓄積されるので、電荷転送部に
混入するおそれが少なく、機械式シャッタを省くことが
可能になる。Further, in the above configuration, the free flow of signal charges can be blocked by arranging the charge storage units on the second surface side of the charge transfer units. Accordingly, during the signal charge transfer of the charge transfer unit, the signal charge newly generated on the second surface side is stored in the charge storage unit, so that there is little risk of being mixed into the charge transfer unit, and the mechanical shutter can be omitted. become.
【0016】また特に、請求項1に記載の発明では、電
荷蓄積部の第2面側に、空乏化阻止層が設けられる。こ
の空乏化阻止層は、電荷蓄積部に生じる空乏化領域が第
2面の表面に到達するのを阻止する。そのため、第2面
の界面でランダムに発生する暗電流の大半は、電荷蓄積
部に到達する前に、空乏化阻止層で拡散・再結合して消
滅する。したがって、暗電流の少ない良好な画像を撮像
することが可能となる。In the invention according to the first aspect, the depletion preventing layer is provided on the second surface side of the charge storage portion. The depletion prevention layer prevents a depletion region generated in the charge storage portion from reaching the surface of the second surface. Therefore, most of the dark current randomly generated at the interface of the second surface is diffused and recombined in the depletion prevention layer before arriving at the charge accumulation portion, and disappears. Therefore, it is possible to capture a good image with a small dark current.
【0017】《請求項2》請求項2に記載の発明は、請
求項1に記載の撮像装置において、空乏化阻止層は、第
1導電型の層であることを特徴とする。上記構成の空乏
化阻止層は、第1導電型なので、上述したバックサイド
ウエルを埋めて、エネルギー線の検出効率を向上させる
上で特に有効である。[Claim 2] The invention according to claim 2 is the imaging device according to claim 1, wherein the depletion prevention layer is a first conductivity type layer. Since the depletion prevention layer having the above configuration is of the first conductivity type, it is particularly effective in filling the above-mentioned back side well and improving the efficiency of detecting energy rays.
【0018】《請求項3》請求項3に記載の発明は、請
求項1または請求項2に記載の撮像装置において、空乏
化阻止層は、エネルギー線が透過可能な不純物分布(不
純物プロファイル、具体的には濃度や層厚)で、かつ空
乏化領域が第2面に到達するのを阻止できる不純物濃度
をもつことを特徴とする。このような空乏化阻止層の設
定により、エネルギー線の大半は、空乏化阻止層を効率
良く透過して、電荷蓄積部の空乏化領域内で信号電荷を
発生する。したがって、エネルギー線の検出効率を確実
に高めることが可能となる。[Claim 3] According to a third aspect of the present invention, in the imaging device according to the first or second aspect, the depletion preventing layer is provided with an impurity distribution (impurity profile; (Concentration and layer thickness) and an impurity concentration that can prevent the depletion region from reaching the second surface. By setting such a depletion prevention layer, most of the energy rays efficiently pass through the depletion prevention layer, and generate signal charges in the depletion region of the charge storage portion. Therefore, it is possible to reliably increase the energy ray detection efficiency.
【0019】《請求項4》請求項4に記載の発明は、請
求項1ないし請求項3のいずれか1項に記載の撮像装置
において、電荷蓄積部が電荷移送完了時に完全空乏化さ
れていることを特徴とするこの完全空乏化により、残像
を大幅に低減することができる。なお、上述した空乏化
阻止層には、この完全空乏化を実現しやすくする作用が
ある。According to a fourth aspect of the present invention, in the imaging device according to any one of the first to third aspects, the charge storage section is completely depleted when the charge transfer is completed. With this complete depletion, afterimages can be significantly reduced. Note that the above-described depletion prevention layer has an effect of facilitating realization of the complete depletion.
【0020】《請求項5》請求項5に記載の発明は、第
1導電型の半導体基体と、半導体基体の第1面側に形成
され、該第1面側とは反対側の第2面側から照射される
エネルギー線によって発生した信号電荷を転送して読み
出すための電荷転送部とを有する背面照射型の撮像装置
において、第1面側の電荷転送部に対向して第2面側に
複数形成され、エネルギー線によって発生した信号電荷
を画素単位に蓄積する、第1導電型とは異なる第2導電
型の電荷蓄積部と、電荷蓄積部に蓄積された信号電荷を
電荷転送部へ移送する電荷移送手段と、電荷蓄積部によ
る信号電荷の蓄積期間中に、電荷転送部を駆動して無効
電荷を排出する無効電荷排出手段を備えたことを特徴と
する。上記構成では、電荷蓄積部が信号電荷を蓄積して
いる期間中に、無効電荷排出手段が、電荷転送部の無効
電荷を掃き出す。したがって、第1面側で発生した暗電
流が、電荷転送部に徒らに滞留するおそれがなく、暗電
流の小さな撮像装置が実現する。なお、無効電荷排出手
段が、電荷移送手段および電荷転送部を駆動して、電荷
蓄積部内の無効電荷を適当なタイミングで移送・排出し
てもよい。この場合、電荷蓄積部における信号電荷の蓄
積時間(すなわち露光時間)を調整することが可能とな
り、電子シャッタ機能が実現する。In a fifth aspect of the present invention, a semiconductor substrate of the first conductivity type and a second surface formed on the first surface side of the semiconductor substrate and opposite to the first surface side are provided. And a charge transfer unit for transferring and reading out signal charges generated by energy rays emitted from the side, the back surface-illuminated type imaging device includes a charge transfer unit on the second surface facing the charge transfer unit on the first surface. A plurality of charge accumulation units of a second conductivity type different from the first conductivity type, each of which accumulates a signal charge generated by an energy ray in a pixel unit, and transfers the signal charges accumulated in the charge accumulation unit to the charge transfer unit. And a charge transfer unit that drives the charge transfer unit to discharge the invalid charge during the accumulation period of the signal charge by the charge storage unit. In the above configuration, the invalid charge discharging unit sweeps out the invalid charges in the charge transfer unit during the period when the charge storage unit is storing the signal charges. Therefore, there is no possibility that the dark current generated on the first surface side stays in the charge transfer unit, and an imaging device with a small dark current is realized. The invalid charge discharging unit may drive the charge transfer unit and the charge transfer unit to transfer and discharge the invalid charge in the charge storage unit at an appropriate timing. In this case, it is possible to adjust the signal charge accumulation time (that is, the exposure time) in the charge accumulation unit, and the electronic shutter function is realized.
【0021】《請求項6》請求項6に記載の発明は、第
1導電型の半導体基体と、半導体基体の第1面側に形成
され、該第1面側とは反対側の第2面側から照射される
エネルギー線によって発生した信号電荷を転送して読み
出すための電荷転送部とを有する背面照射型の撮像装置
において、第1面側の電荷転送部に対向して第2面側に
複数形成され、エネルギー線によって発生した信号電荷
を画素単位に蓄積する、第1導電型とは異なる第2導電
型の電荷蓄積部と、電荷蓄積部に蓄積された信号電荷を
電荷転送部へ移送する電荷移送手段と、電荷蓄積部によ
る信号電荷の蓄積期間中の少なくとも所定期間は、電荷
転送部の第1面側のポテンシャルを基板電位に近づけ
て、第1面側からの暗電流の流入を抑制する暗電流抑制
手段を備えたことを特徴とする。上記構成では、暗電流
抑制手段が、電荷転送部の第1面側のポテンシャルを基
板電位に近づけるような電位操作を行う。このような電
位操作により第1面側の表面空乏化が回避され、第1面
側の暗電流が電荷転送部に混入するおそれが少なくな
る。[Claim 6] The invention according to claim 6 is directed to a semiconductor substrate of the first conductivity type and a second surface formed on the first surface side of the semiconductor substrate and opposite to the first surface side. And a charge transfer unit for transferring and reading out signal charges generated by energy rays emitted from the side, the back surface-illuminated type imaging device includes a charge transfer unit on the second surface facing the charge transfer unit on the first surface. A plurality of charge accumulation units of a second conductivity type different from the first conductivity type, each of which accumulates a signal charge generated by an energy ray in a pixel unit, and transfers the signal charges accumulated in the charge accumulation unit to the charge transfer unit. And at least a predetermined period during the signal charge accumulation period by the charge accumulation unit, the potential of the first surface side of the charge transfer unit is brought close to the substrate potential to prevent the inflow of dark current from the first surface side. Dark current suppression means And butterflies. In the above configuration, the dark current suppressing unit performs a potential operation such that the potential on the first surface side of the charge transfer unit approaches the substrate potential. By such potential operation, surface depletion on the first surface side is avoided, and the possibility that dark current on the first surface side is mixed into the charge transfer unit is reduced.
【0022】《請求項7》請求項7に記載の発明は、第
1導電型の半導体基体と、半導体基体の第1面側に形成
され、該第1面側とは反対側の第2面側から照射される
エネルギー線によって発生した信号電荷を転送して読み
出すための電荷転送部とを有する背面照射型の撮像装置
において、第1面側の電荷転送部に対向して第2面側に
複数形成され、エネルギー線によって発生した信号電荷
を画素単位に蓄積する、第1導電型とは異なる第2導電
型の電荷蓄積部と、電荷蓄積部に蓄積された信号電荷を
電荷転送部へ移送する電荷移送手段と、電荷蓄積部の飽
和電荷量を超えて発生した過剰電荷を、電荷転送部へオ
ーバーフローさせ、電荷転送部を駆動して過剰電荷を排
出する過剰電荷排出手段を備えたことを特徴とする。上
記構成では、過剰電荷排出手段が、電荷蓄積部から溢れ
た過剰電荷を、電荷転送部を介して排出する。したがっ
て、過剰電荷が隣接画素の電荷蓄積部にオーバーフロー
するおそれが少なくなり、ブルーミング現象を確実に抑
制することが可能となる。<Seventh Aspect> The invention according to the seventh aspect is directed to a semiconductor substrate of a first conductivity type and a second surface formed on the first surface side of the semiconductor substrate and opposite to the first surface side. And a charge transfer unit for transferring and reading out signal charges generated by energy rays emitted from the side, the back surface-illuminated type imaging device includes a charge transfer unit on the second surface facing the charge transfer unit on the first surface. A plurality of charge accumulation units of a second conductivity type different from the first conductivity type, each of which accumulates a signal charge generated by an energy ray in a pixel unit, and transfers the signal charges accumulated in the charge accumulation unit to the charge transfer unit. Charge transfer means, and excess charge discharging means for discharging excess charge by overflowing excess charge generated beyond the saturated charge amount of the charge storage section to the charge transfer section and driving the charge transfer section. Features. In the above configuration, the excess charge discharging unit discharges the excess charge overflowing from the charge storage unit via the charge transfer unit. Therefore, the possibility that the excess charge overflows to the charge storage portion of the adjacent pixel is reduced, and the blooming phenomenon can be reliably suppressed.
【0023】《請求項8》請求項8に記載の発明は、第
1導電型の半導体基体と、半導体基体の第1面側に形成
され、該第1面側とは反対側の第2面側から照射される
エネルギー線によって発生した信号電荷を転送して読み
出すための電荷転送部とを有する背面照射型の撮像装置
において、第1面側の電荷転送部に対向して第2面側に
複数形成され、エネルギー線によって発生した信号電荷
を画素単位に蓄積する、第1導電型とは異なる第2導電
型の電荷蓄積部と、電荷蓄積部に蓄積された信号電荷を
電荷転送部へ移送する電荷移送手段とを備え、電荷移送
手段は、半導体基体に電圧を印加して電荷蓄積部のポテ
ンシャルを制御することにより、電荷蓄積部の電荷を電
荷転送部へ移送する手段であることを特徴とする。上記
構成では、半導体基体の基板電位を直に操作して、信号
電荷を電荷蓄積部から電荷転送部へ移送する。したがっ
て、電荷蓄積部を完全空乏化させるなどの制御が容易と
なり、信号電荷の移送動作がより確実になる。その結
果、電荷蓄積部に信号電荷が残って残像現象を生じるな
どのおそれが少なく、飽和電荷量の大きな電荷蓄積部に
も十分対応することが可能となる。<Eighth Aspect> According to an eighth aspect of the present invention, there is provided a semiconductor substrate of a first conductivity type, and a second surface formed on the first surface side of the semiconductor substrate and opposite to the first surface side. And a charge transfer unit for transferring and reading out signal charges generated by energy rays emitted from the side, the back surface-illuminated type imaging device includes a charge transfer unit on the second surface facing the charge transfer unit on the first surface. A plurality of charge accumulation units of a second conductivity type different from the first conductivity type, each of which accumulates a signal charge generated by an energy ray in a pixel unit, and transfers the signal charges accumulated in the charge accumulation unit to the charge transfer unit. Charge transfer means for transferring the charge of the charge storage section to the charge transfer section by controlling the potential of the charge storage section by applying a voltage to the semiconductor substrate. And In the above configuration, the signal charge is transferred from the charge storage unit to the charge transfer unit by directly operating the substrate potential of the semiconductor substrate. Therefore, control such as complete depletion of the charge storage portion is facilitated, and the signal charge transfer operation becomes more reliable. As a result, there is little fear that signal charges remain in the charge storage portion and an afterimage phenomenon occurs, and it is possible to sufficiently cope with a charge storage portion having a large saturated charge amount.
【0024】《請求項9》請求項9に記載の発明は、請
求項8に記載の撮像装置において、半導体基体は、第2
導電型の半導体領域に囲まれたウエル構造であることを
特徴とする。上記構成では、半導体基体がウエル構造に
より周囲と電気的に隔離される。したがって、半導体基
体の寸法はさほど大きくならず、半導体基体の静電容量
を適宜に下げることが可能となる。したがって、半導体
基体の電圧印加にあたって基板電位を高速制御すること
が可能となり、電荷蓄積部から電荷転送部への移送動作
を一段とスピードアップさせることが可能となる。<Seventh Aspect> According to a ninth aspect of the present invention, in the imaging device according to the ninth aspect, the semiconductor substrate is a second semiconductor device.
It has a well structure surrounded by a conductive semiconductor region. In the above configuration, the semiconductor substrate is electrically isolated from the surroundings by the well structure. Therefore, the dimensions of the semiconductor substrate are not so large, and the capacitance of the semiconductor substrate can be appropriately reduced. Therefore, the substrate potential can be controlled at a high speed when applying a voltage to the semiconductor substrate, and the transfer operation from the charge storage unit to the charge transfer unit can be further speeded up.
【0025】《請求項10》請求項10に記載の発明
は、背面照射型の撮像装置を製造する製造方法であっ
て、第1導電型の半導体基体を薄膜化する薄膜化工程
と、薄膜化された半導体基体の一方の面側に、第1導電
型とは異なる第2導電型の電荷蓄積部を複数形成する蓄
積部形成工程と、薄膜化された半導体基体の一方の面側
に、電荷蓄積部による表面空乏化を防止するための第1
導電型の空乏化阻止層を形成する層形成工程とを有する
ことを特徴とする。上記の製造方法では、電荷蓄積部お
よび空乏化阻止層を第2面側から形成するので、電荷蓄
積部の表面深さを精度良くコントロールすることができ
る。したがって、電荷蓄積部の表面深さを極力浅く設定
して、短波長のエネルギー線の検出効率を高めるなどの
微妙な調整が一段と容易になる。また、第2面側から空
乏化阻止層を形成するので、空乏化阻止層の層厚や不純
物濃度が安定し、暗電流のより小さな背面照射型の撮像
装置を製造することが可能となる。[Claim 10] The invention according to claim 10 is a manufacturing method for manufacturing a back-illuminated imaging device, comprising: a thinning step of thinning a first conductive type semiconductor substrate; Forming a plurality of charge accumulation portions of a second conductivity type different from the first conductivity type on one surface side of the semiconductor substrate thus formed; and forming a charge accumulation portion on one surface side of the thinned semiconductor substrate. First to prevent surface depletion due to accumulation
Forming a conductive type depletion preventing layer. In the above manufacturing method, since the charge storage portion and the depletion prevention layer are formed from the second surface side, the surface depth of the charge storage portion can be accurately controlled. Therefore, fine adjustments such as setting the surface depth of the charge storage portion as shallow as possible to enhance the efficiency of detecting short-wavelength energy rays are further facilitated. Further, since the depletion prevention layer is formed from the second surface side, the thickness and impurity concentration of the depletion prevention layer are stabilized, and a back-illuminated imaging device with a smaller dark current can be manufactured.
【0026】《請求項11》請求項11に記載の発明
は、請求項1ないし請求項9のいずれか1項に記載の撮
像装置と、撮像装置を用いて物体または物体上に形成さ
れたマークを撮像し、撮像画像に基づいて、物体の位置
情報の検出を行う位置検出部と、位置情報に基づいて、
物体の位置決めを行う位置制御部とを備えたことを特徴
とする。請求項1〜9に記載の撮像装置を使用すること
により、位置情報の検出精度を向上させることが可能と
なる。したがって、物体の位置決め精度を一段と高める
ことが可能となる。<Eleventh aspect> According to an eleventh aspect of the present invention, there is provided the imaging apparatus according to any one of the first to ninth aspects, and an object or a mark formed on the object using the imaging apparatus. And a position detection unit that detects position information of the object based on the captured image, based on the position information,
A position control unit for positioning the object. By using the imaging device according to the first to ninth aspects, it is possible to improve the detection accuracy of the position information. Therefore, the positioning accuracy of the object can be further improved.
【0027】《請求項12》請求項12に記載の発明
は、請求項11に記載の位置合わせ装置と、位置合わせ
装置により位置合わせされた物体である基板に対して所
定パターンを露光する露光部とを備えたことを特徴とす
る。請求項11に記載の位置合わせ装置を使用すること
により、基板の位置決め精度を向上させることが可能と
なる。したがって、露光装置による基板の露光位置精度
を一段と高めることが可能となる。In a twelfth aspect of the present invention, there is provided the positioning device according to the eleventh aspect, and an exposure unit for exposing a predetermined pattern to a substrate which is an object positioned by the positioning device. And characterized in that: By using the positioning device according to the eleventh aspect, it is possible to improve the positioning accuracy of the substrate. Therefore, it is possible to further improve the exposure position accuracy of the substrate by the exposure apparatus.
【0028】《請求項13》請求項13に記載のデバイ
ス製造方法は、基板の第1面側に第1アライメントマー
クを形成するマーク形成工程と、その基板の第1面側に
デバイスの基台部分を形成する基台形成工程と、基台形
成工程において第1アライメントマークの凹または凸に
よって生じる『基台部分の第1面側の凹または凸』を位
置の基準として、基台部分の第1面側に、予め定められ
た構造を形成する第1面側処理工程と、基台部分の第1
面側とは反対側の第2面側から基板を除去する除去工程
と、除去工程により基台部分の第2面側に現れた第2ア
ライメントマーク(第1アライメントマークの反転マー
ク)を位置の基準として、基台部分の第2面側に、予め
定められた構造を形成する第2面側処理工程とを有する
ことを特徴とする。(13) A device manufacturing method according to the above (13), wherein a mark forming step of forming a first alignment mark on the first surface side of the substrate and a device base on the first surface side of the substrate are provided. A base forming step of forming a portion, and a “concave or convex portion on the first surface side of the base portion” generated by a concave or convex portion of the first alignment mark in the base forming step is referred to as a position reference. A first surface side processing step of forming a predetermined structure on one surface side;
A removing step of removing the substrate from the second surface side opposite to the surface side, and positioning a second alignment mark (a reversal mark of the first alignment mark) appearing on the second surface side of the base portion in the removing step. As a reference, a second surface side processing step of forming a predetermined structure is provided on the second surface side of the base portion.
【0029】上記のデバイス製造方法では、基板の第1
面側に第1アライメントマークを形成し、その上に重ね
てデバイスの基台部分を形成する。このとき、第1アラ
イメントマークの凹凸が、基台部分の第1面側に凹凸の
跡(以下『履歴』という)となって現れる。この履歴
は、第1アライメントマークと位置整合がとれている。
そこで、この履歴を位置の基準とすることにより、基台
部分の第1面側に、第1アライメントマークと位置整合
のとれたデバイス構造を形成することが可能となる。In the above device manufacturing method, the first substrate
A first alignment mark is formed on the surface side, and a base portion of the device is formed on the first alignment mark. At this time, the unevenness of the first alignment mark appears as a mark of the unevenness (hereinafter referred to as “history”) on the first surface side of the base portion. This history is aligned with the first alignment mark.
Therefore, by using this history as a position reference, it is possible to form a device structure that is aligned with the first alignment mark on the first surface side of the base portion.
【0030】続いて、基台部分の第2面側から基板を除
去する。このとき、基台部分の第2面側には、第1アラ
イメントマークの除去跡として、第2アライメントマー
クが現れる。この第2アライメントマークは、第1アラ
イメントマークと位置整合がとれている。そこで、この
第2アライメントマークを位置の基準とすることによ
り、基台部分の第2面側に、第1アライメントマークと
位置整合のとれたデバイス構造を形成することが可能と
なる。Subsequently, the substrate is removed from the second surface side of the base portion. At this time, a second alignment mark appears as a removal mark of the first alignment mark on the second surface side of the base portion. This second alignment mark is aligned with the first alignment mark. Therefore, by using the second alignment mark as a position reference, a device structure that is aligned with the first alignment mark can be formed on the second surface side of the base portion.
【0031】このように第1面側および第2面側のどち
らについても、第1アライメントマークと位置整合のと
れたデバイス構造が形成される。したがって、両面構造
の間で精密に位置整合をとったデバイスを製造すること
が可能となる。As described above, a device structure that is aligned with the first alignment mark is formed on both the first surface side and the second surface side. Therefore, it is possible to manufacture a device in which the position is precisely aligned between the two-sided structures.
【0032】さらに、上記のデバイス製造方法では、各
面のデバイス構造を、その面の位置基準(履歴,第2ア
ライメントマーク)に従って形成する。したがって、反
対面側のアライメントマークを位置の基準とする必要が
なく、従来の両面アライナーや赤外線アライナーを特に
必要としない。そのため、一般的な製造装置を使用し
て、両面構造の位置合わせが必要なデバイスを製造する
ことが可能となる。Further, in the above-described device manufacturing method, the device structure of each surface is formed according to the position reference (history, second alignment mark) of the surface. Therefore, it is not necessary to use the alignment mark on the opposite side as a position reference, and a conventional double-sided aligner or infrared aligner is not particularly required. Therefore, it is possible to manufacture a device that requires alignment of the double-sided structure using a general manufacturing apparatus.
【0033】なお、本願明細書中において『○○を(位
置の)基準として・・』という表現には、『○○の履歴
または打ち直しマークを(位置の)基準として・・』の
意味合いも含まれる。In the specification of the present application, the expression "○ as a reference (of position) .." also includes the meaning of "using the history of XX or a retouched mark as a reference (of position)." It is.
【0034】《請求項14》請求項14に記載のデバイ
ス製造方法は、基板の第1面側にデバイスの基台部分を
形成する基台形成工程と、基板まで届き、かつ選択的に
除去可能な除去予定領域を基台部分に形成する除去予定
領域形成工程と、除去予定領域の第1面側に第1アライ
メントマークを形成するマーク形成工程と、第1アライ
メントマークを位置の基準として、基台部分の第1面側
に、予め定められた構造を構成する第1面側処理工程
と、第1アライメントマークを少なくとも覆うように層
を形成する層形成工程と、基台部分の第1面側とは反対
側の第2面側から基板および除去予定領域を除去する除
去工程と、除去工程により第2面側に現れた第2アライ
メントマーク(第1アライメントマークの反転マーク)
を位置の基準として、基台部分の第2面側に、予め定め
られた構造を形成する第2面側処理工程とを有すること
を特徴とする。According to a fourteenth aspect of the present invention, in the device manufacturing method, a base forming step of forming a base part of the device on the first surface side of the substrate, and the device reaches the substrate and can be selectively removed. Forming an area to be removed in the base portion, forming a first alignment mark on the first surface side of the area to be removed, and using the first alignment mark as a position reference. A first surface side processing step of forming a predetermined structure on the first surface side of the base portion, a layer forming step of forming a layer so as to cover at least the first alignment mark, and a first surface of the base portion A removing step of removing the substrate and the area to be removed from the second surface side opposite to the side, and a second alignment mark (a reversal mark of the first alignment mark) appearing on the second surface side in the removing step
And a second surface side processing step of forming a predetermined structure on the second surface side of the base portion with reference to the position.
【0035】上記のデバイス製造方法では、基板の第1
面側にデバイスの基台部分を形成する。この形成工程中
または形成後の基台部分に、基板まで届く除去予定領域
を形成する。さらに、この除去予定領域の第1面側に、
第1アライメントマークを形成する。この第1アライメ
ントマークを位置の基準として基台部分の第1面側にデ
バイス構造を形成する。したがって、基台部分の第1面
側には、第1アライメントマークと位置整合のとれたデ
バイス構造が形成される。In the above device manufacturing method, the first substrate
A base portion of the device is formed on the surface side. An area to be removed reaching the substrate is formed in the base portion during or after the formation step. Further, on the first surface side of the area to be removed,
A first alignment mark is formed. The device structure is formed on the first surface side of the base portion using the first alignment mark as a position reference. Accordingly, a device structure that is aligned with the first alignment mark is formed on the first surface side of the base portion.
【0036】このような基台部分またはデバイス構造の
形成過程において、第1アライメントマークを覆うよう
に層が形成されれば、その工程が層形成工程となる。一
方、そのような層が特に形成されない場合は、別途、層
形成工程を行う。このように第1アライメントマークが
覆われた状態で、基台部分の第2面側から基板を除去す
る。このとき、除去予定領域が一緒に除去されることが
好ましい。しかしながら、除去予定領域が一緒に除去さ
れない場合は、別途、除去予定領域の除去を行う。In the process of forming such a base portion or device structure, if a layer is formed so as to cover the first alignment mark, the process becomes a layer forming process. On the other hand, when such a layer is not particularly formed, a layer forming step is separately performed. With the first alignment mark covered in this manner, the substrate is removed from the second surface side of the base portion. At this time, it is preferable that the region to be removed is removed together. However, if the removal scheduled area is not removed at the same time, the removal scheduled area is separately removed.
【0037】この除去予定領域の除去跡には、第1アラ
イメントマークの凹凸を反転した第2アライメントマー
クが現れる。この第2アライメントマークは、第1アラ
イメントマークと位置整合がとれている。そこで、この
第2アライメントマークを位置の基準とすることによ
り、基台部分の第2面側に、第1アライメントマークと
位置整合のとれたデバイス構造を形成することが可能と
なる。The second alignment mark in which the unevenness of the first alignment mark is inverted appears in the removal mark of the area to be removed. This second alignment mark is aligned with the first alignment mark. Therefore, by using the second alignment mark as a position reference, a device structure that is aligned with the first alignment mark can be formed on the second surface side of the base portion.
【0038】このように第1面側および第2面側のどち
らについても、第1アライメントマークと位置整合のと
れたデバイス構造が形成される。したがって、両面構造
の間で精密に位置整合をとったデバイスを製造すること
が可能となる。さらに、上記のデバイス製造方法では、
各面のデバイス構造を、その面の位置基準(第1アライ
メントマーク,第2アライメントマーク)に従って形成
する。したがって、反対面側のアライメントマークを位
置の基準とする必要がなく、従来の両面アライナーや赤
外線アライナーを特に必要としない。そのため、一般的
な製造装置を使用して、両面構造の位置合わせが必要な
デバイスを製造することが可能となる。As described above, a device structure that is aligned with the first alignment mark is formed on both the first surface side and the second surface side. Therefore, it is possible to manufacture a device in which the position is precisely aligned between the two-sided structures. Further, in the above device manufacturing method,
The device structure on each surface is formed according to the position reference (first alignment mark, second alignment mark) on that surface. Therefore, it is not necessary to use the alignment mark on the opposite side as a position reference, and a conventional double-sided aligner or infrared aligner is not particularly required. Therefore, it is possible to manufacture a device that requires alignment of the double-sided structure using a general manufacturing apparatus.
【0039】《請求項15》請求項15に記載のデバイ
ス製造方法は、基板の第1面側に第1アライメントマー
クを形成するマーク形成工程と、基板の第1面側にデバ
イスの基台部分を形成する基台形成工程と、基台形成工
程において第1アライメントマークの凹または凸によっ
て生じる基台部分の第1面側の凹または凸を位置の基準
として、基台部分の第1面側に第2アライメントマーク
(第1アライメントマークの打ち直しマーク)を形成す
る工程(打ち直し工程)と、第2アライメントマークを
位置の基準として、基台部分の第1面側に、予め定めら
れた構造を形成する処理工程とを有することを特徴とす
る。上記のデバイス製造方法では、基板の第1面側に第
1アライメントマークを形成し、その上に重ねてデバイ
スの基台部分を形成する。このとき、第1アライメント
マークの凹凸が、基台部分の第1面側に履歴となって現
れる。この履歴は、第1アライメントマークと位置整合
がとれている。そこで、この履歴を位置の基準として、
打ち直しマークを形成する。この打ち直しマークを位置
の基準とすることにより、基台部分の第1面側に、第1
アライメントマークと位置整合のとれたデバイス構造を
形成することが可能となる。(15) A device manufacturing method according to (15), wherein a mark forming step of forming a first alignment mark on the first surface side of the substrate, and a base portion of the device on the first surface side of the substrate Forming a base on the first surface side of the base portion with reference to the position of the recess or protrusion on the first surface side of the base portion caused by the recess or protrusion of the first alignment mark in the base forming step. Forming a second alignment mark (a re-alignment mark of the first alignment mark) (re-aligning step); and using a predetermined structure on the first surface side of the base portion using the second alignment mark as a position reference. And a forming process. In the above device manufacturing method, a first alignment mark is formed on the first surface side of the substrate, and a base portion of the device is formed on the first alignment mark. At this time, the unevenness of the first alignment mark appears as a history on the first surface side of the base portion. This history is aligned with the first alignment mark. Therefore, using this history as a position reference,
A rework mark is formed. By using the reworked mark as a reference for the position, the first surface side of the base portion is
It is possible to form a device structure that is aligned with the alignment mark.
【0040】《請求項16》請求項16に記載のデバイ
ス製造方法は、基板の第1面側に凹または凸からなる第
1アライメントマークを形成するマーク形成工程と、基
板の第1面側にデバイスの基台部分を形成する基台形成
工程と、基台部分の第1面側とは反対側の第2面側から
基板を除去して、基台部分の第2面側に第2アライメン
トマーク(第1アライメントマークの反転マーク)を出
現させる除去工程とを有し、第2アライメントマークを
位置の基準として、基台部分の第2面側に、予め定めら
れた構造を形成する処理工程とを有することを特徴とす
る。上記のデバイス製造方法では、基板の第1面側に第
1アライメントマークを形成し、その上に重ねてデバイ
スの基台部分を形成する。その後、基板を除去する。こ
の基板の除去により、基台部分の第2面側には、第1ア
ライメントマークの反転マークである第2アライメント
マークが現れる。この第2アライメントマークを位置の
基準として、基台部分にデバイス構造を形成する。この
ような製造方法により、第1アライメントマークに位置
整合のとれたデバイス構造を、基台部分の第2面側に形
成することが可能となる。[Claim 16] A device manufacturing method according to claim 16, wherein a mark forming step of forming a concave or convex first alignment mark on the first surface side of the substrate, and a mark forming step of forming a first alignment mark on the first surface side of the substrate A base forming step of forming a base portion of the device; and removing a substrate from a second surface side of the base portion opposite to the first surface side to form a second alignment on the second surface side of the base portion. Removing a mark (inversion mark of the first alignment mark) to appear, and forming a predetermined structure on the second surface side of the base portion using the second alignment mark as a position reference. And characterized in that: In the above device manufacturing method, a first alignment mark is formed on the first surface side of the substrate, and a base portion of the device is formed on the first alignment mark. After that, the substrate is removed. By the removal of the substrate, a second alignment mark, which is a reversal mark of the first alignment mark, appears on the second surface side of the base portion. A device structure is formed on the base portion using the second alignment mark as a position reference. According to such a manufacturing method, it is possible to form a device structure that is aligned with the first alignment mark on the second surface side of the base portion.
【0041】《請求項17》請求項17に記載のデバイ
ス製造方法は、基板の第1面側にデバイスの基台部分を
形成する基台形成工程と、基板まで届き、かつ選択的に
除去可能な除去予定領域を基台部分に形成する除去予定
領域形成工程と、第1アライメントマークを少なくとも
覆うように層を形成する層形成工程と、基台部分の第1
面側とは反対側の第2面側から基板および除去予定領域
を除去し、基台部分の第2面側に第2アライメントマー
ク(除去予定領域の除去跡)を出現させる除去工程と、
第2アライメントマークを位置の基準として、基台部分
の第2面側に、予め定められた構造を形成する処理工程
とを有することを特徴とする。[Claim 17] In the device manufacturing method according to claim 17, a base forming step of forming a base portion of the device on the first surface side of the substrate, and a step of reaching the substrate and being selectively removable. Forming a layer to cover at least the first alignment mark; forming a layer to cover at least the first alignment mark;
A removing step of removing the substrate and the area to be removed from the second surface side opposite to the surface side, and causing a second alignment mark (removal mark of the area to be removed) to appear on the second surface side of the base portion;
A step of forming a predetermined structure on the second surface side of the base portion using the second alignment mark as a position reference.
【0042】上記のデバイス製造方法では、基板の第1
面側にデバイスの基台部分を形成する。この形成工程中
または形成後の基台部分に対し、基板まで貫通する除去
予定領域をパターン形成する。この除去予定領域のパタ
ーンは、第1面側の位置基準に従って形成される。その
ため、除去予定領域のパターンは、この位置基準を同様
に使用する第1面側のデバイス構造と自ずと位置整合が
とれる。In the above device manufacturing method, the first substrate
A base portion of the device is formed on the surface side. During the formation step or after the formation, a region to be removed penetrating to the substrate is formed by patterning. The pattern of the region to be removed is formed according to the position reference on the first surface side. Therefore, the pattern of the region to be removed can be naturally aligned with the device structure on the first surface side that also uses this position reference.
【0043】このような基台部分の形成過程などにおい
て、除去予定領域を覆うように層が形成されれば、その
工程が層形成工程となる。一方、そのような層が特に形
成されない場合は、別途、層形成工程を行い、除去予定
領域を覆うように層を形成する。その後、基台部分の第
2面側から基板を除去する。このとき、除去予定領域が
一緒に除去されることが好ましい。しかしながら、除去
予定領域が一緒に除去されない場合は、別途、除去予定
領域の除去を行う。In the process of forming such a base portion, if a layer is formed so as to cover a region to be removed, the process is a layer forming process. On the other hand, when such a layer is not particularly formed, a layer forming step is separately performed to form a layer so as to cover the region to be removed. Thereafter, the substrate is removed from the second surface side of the base portion. At this time, it is preferable that the region to be removed is removed together. However, if the removal scheduled area is not removed at the same time, the removal scheduled area is separately removed.
【0044】この除去予定領域の除去により、基台部分
の第2面側に第2アライメントマークが現れる。この第
2アライメントマークは、第1面側から形成した除去予
定領域の除去跡であり、第1面側のデバイス構造と位置
整合がとれている。そこで、この第2アライメントマー
クを位置の基準とすることにより、基台部分の第2面側
に、第1面側のデバイス構造と位置整合のとれたデバイ
ス構造を形成することが可能となる。By removing the area to be removed, a second alignment mark appears on the second surface side of the base portion. The second alignment mark is a removal mark of an area to be removed formed from the first surface side, and is aligned with the device structure on the first surface side. Therefore, by using the second alignment mark as a reference for the position, it is possible to form a device structure on the second surface side of the base portion that is aligned with the device structure on the first surface side.
【0045】その結果、両面構造の間で精密に位置整合
をとったデバイスを製造することが可能となる。さら
に、上記のデバイス製造方法では、各面のデバイス構造
を、その面の位置基準(第1面側の位置基準,第2面側
のアライメントマーク)に従って形成する。したがっ
て、反対面側のアライメントマークを位置の基準とする
必要がなく、従来の両面アライナーや赤外線アライナー
を特に必要としない。そのため、一般的な製造装置を使
用して、両面構造の位置合わせが必要なデバイスを製造
することが可能となる。As a result, it is possible to manufacture a device in which the positional alignment between the two-sided structures is precisely adjusted. Further, in the above-described device manufacturing method, the device structure on each surface is formed according to the position reference of the surface (the position reference on the first surface, the alignment mark on the second surface). Therefore, it is not necessary to use the alignment mark on the opposite side as a position reference, and a conventional double-sided aligner or infrared aligner is not particularly required. Therefore, it is possible to manufacture a device that requires alignment of the double-sided structure using a general manufacturing apparatus.
【0046】なお、上記説明では、発明の作用をより一
般的に説明するため、第1面側にデバイス構造を形成す
るケースについて説明した。しかしながら、本発明の特
徴は、第1面側から除去予定領域を予め形成しておくこ
とにより、基板の除去に伴って第2面側に第2アライメ
ントマークを出現させる点にある。このような本発明の
特徴によって、第1面側から第2面側に製造工程を移行
する際に、アライメントマークを新たに形成する必要が
ないという顕著な作用効果が得られる。したがって、上
記説明における第1面側のデバイス構造を形成する動作
は、必須な工程ではなく、任意の工程である。In the above description, the case where a device structure is formed on the first surface side has been described in order to more generally explain the operation of the present invention. However, a feature of the present invention is that a region to be removed is formed in advance from the first surface side so that the second alignment mark appears on the second surface side as the substrate is removed. According to the features of the present invention, a remarkable operation and effect can be obtained in that it is not necessary to newly form an alignment mark when the manufacturing process is shifted from the first surface to the second surface. Therefore, the operation of forming the device structure on the first surface side in the above description is not an essential step but an arbitrary step.
【0047】《請求項18》請求項18に記載のデバイ
ス製造方法は、基板の第1面側にデバイスの基台部分を
形成する基台形成工程と、基台形成工程の途中または後
に、基台部分の開口予定箇所に、基板まで届き、かつ選
択的に除去可能な開口予定領域を形成する開口予定領域
形成工程と、基台部分の第1面側とは反対側の第2面側
から基板および開口予定領域を除去し、基台部分の第2
面側に開口穴(開口予定領域の除去跡)を出現させる除
去工程とを有したことを特徴とする。[Claim 18] A device manufacturing method according to claim 18, wherein a base forming step of forming a base portion of the device on the first surface side of the substrate; A step of forming a scheduled opening area that reaches the substrate and selectively removes the scheduled opening area at the scheduled opening of the base portion; and a second surface side of the base portion opposite to the first surface side. The substrate and the area to be opened are removed, and the second portion of the base portion is removed.
And a removing step of forming an opening hole (removal mark of the expected opening area) on the surface side.
【0048】上記のデバイス製造方法では、基板の第1
面側にデバイスの基台部分を形成する。この基台部分の
形成中または形成後において、基板まで貫通する開口予
定領域を、基台部分の開口予定箇所に形成する。その
後、基台部分の第2面側から基板を除去する。このと
き、開口予定領域が一緒に除去されることが好ましい。
しかしながら、開口予定領域が一緒に除去されない場合
は、別途、開口予定領域の除去を行う。この開口予定領
域の除去跡として、基台部分の第2面側に開口穴が現れ
る。この開口穴は、開口予定領域として第1面側から予
め埋め込むため、第1面側のデバイス構造と開口穴との
位置整合を容易にとることが可能となる。In the above device manufacturing method, the first substrate
A base portion of the device is formed on the surface side. During or after the formation of the base portion, a region to be opened which penetrates to the substrate is formed at a position where the base portion is to be opened. Thereafter, the substrate is removed from the second surface side of the base portion. At this time, it is preferable that the planned opening region is removed together.
However, if the planned opening area is not removed at the same time, the planned opening area is separately removed. An opening hole appears on the second surface side of the base portion as a trace of removal of the opening area. Since the opening hole is buried in advance from the first surface side as an expected opening region, it is possible to easily align the device structure on the first surface side with the opening hole.
【0049】《請求項19》請求項19に記載のデバイ
ス製造方法は、請求項13、請求項15、請求項16お
よび請求項17のいずれか1項に記載のデバイス製造方
法において、基板は、アンチモン(Sb)を含むことを
特徴とする。[Claim 19] In the device manufacturing method according to claim 19, in the device manufacturing method according to any one of claims 13, 15, 16, and 17, It contains antimony (Sb).
【0050】《請求項20》請求項20に記載のデバイ
ス製造方法は、請求項14および請求項17のいずれか
1項に記載のデバイス製造方法において、除去予定領域
形成工程は、アンチモン(Sb)を含む材料を用いて除
去予定領域を形成することを特徴とする。(Claim 20) In the device manufacturing method according to the twentieth aspect, in the device manufacturing method according to any one of the fourteenth and seventeenth aspects, the step of forming a region to be removed is performed using antimony (Sb). The region to be removed is formed using a material containing
【0051】《請求項21》請求項21に記載の収差測
定装置は、請求項1ないし請求項9のいずれか1項に記
載の撮像装置と、被検光学系に収差測定用の光束を射出
する収差測定光学系と、被検光学系を通過した光束を、
撮像装置の撮像面上に集光させる集光レンズと、撮像面
上に集光した光束の位置情報を検出する位置検出部と、
位置検出部による検出結果に基づいて、被検光学系の収
差を求める演算部とを有することを特徴とする。A twenty-first aspect of the present invention provides an aberration measuring device, wherein the imaging device according to any one of the first to ninth aspects and a light beam for aberration measurement is emitted to an optical system to be measured. Aberration measurement optical system, and the light beam that has passed through the test optical system,
A condensing lens that condenses light on the imaging surface of the imaging device, and a position detection unit that detects position information of the light beam condensed on the imaging surface,
A calculating unit for obtaining the aberration of the optical system to be detected based on the detection result by the position detecting unit.
【0052】《請求項22》請求項22に記載の露光装
置は、請求項21に記載の収差測定装置と、収差測定装
置による収差測定の対象となる投影光学系とを有するこ
とを特徴とする。[Claim 22] An exposure apparatus according to claim 22 has the aberration measuring apparatus according to claim 21 and a projection optical system to be subjected to aberration measurement by the aberration measuring apparatus. .
【0053】[0053]
【発明の実施の形態】以下、図面に基づいて本発明にお
ける実施の形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0054】《第1の実施形態》第1の実施形態は、請
求項1〜7、10,17,19,20に記載の発明に対
応する実施形態である。<< First Embodiment >> The first embodiment is an embodiment corresponding to the invention described in claims 1 to 7, 10, 17, 19, and 20.
【0055】[撮像装置11の構成]図1は、撮像装置
11を第2面側から見た概略図である。図2は、撮像装
置11のA−A′断面図である。以下、図1および図2
を用いて、撮像装置11の構成を説明する。まず、撮像
装置11には、P型の半導体基体12が設けられる。こ
の半導体基体12の第1面側には、N型のCCD拡散層
13が画素列の単位に埋め込まれる。このCCD拡散層
13の近傍には、ゲート酸化膜14を介して多層の転送
電極15が配置される。これら転送電極15の電圧は、
垂直転送部16によって制御される。また、CCD拡散
層13の出力端には、水平CCD部24が配置される。
一方、このCCD拡散層13に対向して、半導体基体1
2の第2面側にはN型の電荷蓄積部17が画素単位に埋
め込まれる。これらの電荷蓄積部17は、P+型の埋め
込みチャネルストップ17aを介して電気的に分離され
る。この電荷蓄積部17のさらに第2面側には、P型の
空乏化阻止層18が設けられる。この空乏化阻止層18
は、検出対象のエネルギー線が十分に透過可能な薄さ
で、かつ電荷蓄積部17の表面空乏化を阻止する程度の
不純物濃度に設定される。その他、撮像装置11には、
反射防止膜19、ALパッド20および支持基板21な
どが設けられる。[Configuration of Imaging Apparatus 11] FIG. 1 is a schematic view of the imaging apparatus 11 as viewed from the second surface side. FIG. 2 is a cross-sectional view of the imaging device 11 taken along the line AA ′. Hereinafter, FIGS. 1 and 2
The configuration of the imaging device 11 will be described with reference to FIG. First, the imaging device 11 is provided with a P-type semiconductor substrate 12. On the first surface side of the semiconductor substrate 12, an N-type CCD diffusion layer 13 is embedded in units of pixel columns. In the vicinity of the CCD diffusion layer 13, a multilayer transfer electrode 15 is arranged via a gate oxide film 14. The voltage of these transfer electrodes 15 is
It is controlled by the vertical transfer unit 16. At the output end of the CCD diffusion layer 13, a horizontal CCD unit 24 is disposed.
On the other hand, the semiconductor substrate 1 faces the CCD diffusion layer 13.
An N-type charge storage portion 17 is embedded in a pixel unit on the second surface side 2. These charge accumulating portions 17 are electrically separated via a P + type buried channel stop 17a. Further on the second surface side of the charge storage section 17, a P-type depletion prevention layer 18 is provided. This depletion prevention layer 18
Is set to a thickness that allows the energy beam to be detected to sufficiently pass therethrough, and that the impurity concentration is such that the surface depletion of the charge storage portion 17 is prevented. In addition, the imaging device 11 includes:
An antireflection film 19, an AL pad 20, a support substrate 21, and the like are provided.
【0056】[本発明と第1の実施形態との対応関係]
以下、本発明と第1の実施形態との対応関係について説
明する。請求項1〜4に記載の発明と第1の実施形態と
の対応関係については、半導体基体は半導体基体12に
対応し、電荷転送部はCCD拡散層13、ゲート酸化膜
14および転送電極15に対応し、電荷蓄積部は電荷蓄
積部17に対応し、空乏化阻止層は空乏化阻止層18に
対応し、電荷移送手段は垂直転送部16による『転送電
極15の電圧制御により電荷蓄積部17の信号電荷をC
CD拡散層13に移送する機能』に対応する。請求項5
に記載の発明と第1の実施形態との対応関係について
は、上記の対応関係に加えて、無効電荷排出手段が、垂
直転送部16による『無効電荷をCCD拡散層13を介
して排出する機能』に対応する。請求項6に記載の発明
と第1の実施形態との対応関係については、上記の対応
関係に加えて、暗電流抑制手段が、垂直転送部16によ
る『CCD拡散層13の第1面側ポテンシャルを基板電
位に近づけて、暗電流の流入を抑制する機能』に対応す
る。請求項7に記載の発明と第1の実施形態との対応関
係については、上記の対応関係に加えて、過剰電荷排出
手段は、垂直転送部16による『電荷蓄積部17からオ
ーバーフローした過剰電荷をCCD拡散層13を介して
排出する機能』に対応する。[Correspondence between the present invention and the first embodiment]
Hereinafter, the correspondence between the present invention and the first embodiment will be described. Regarding the correspondence between the inventions described in claims 1 to 4 and the first embodiment, the semiconductor substrate corresponds to the semiconductor substrate 12, and the charge transfer portion corresponds to the CCD diffusion layer 13, the gate oxide film 14 and the transfer electrode 15. The charge storage section corresponds to the charge storage section 17, the depletion prevention layer corresponds to the depletion prevention layer 18, and the charge transfer means operates by the vertical transfer section 16 “by controlling the voltage of the transfer electrode 15. Signal charge of C
Transfer Function to CD Diffusion Layer 13 ". Claim 5
As for the correspondence between the invention described in (1) and the first embodiment, in addition to the correspondence described above, the invalid charge discharging means is provided with a function of “discharge of invalid charge through the CCD diffusion layer 13 by the vertical transfer unit 16. Corresponding to. As for the correspondence between the invention described in claim 6 and the first embodiment, in addition to the correspondence described above, the dark current suppressing means may be configured such that the vertical transfer unit 16 uses the “potential on the first surface side of the CCD diffusion layer 13. To bring the dark current closer to the substrate potential to suppress the inflow of dark current. Regarding the correspondence between the invention described in claim 7 and the first embodiment, in addition to the above-mentioned correspondence, the excess charge discharging means may be configured to perform “the excess charge overflowing from the charge accumulation unit 17 by the vertical transfer unit 16. Discharge function via the CCD diffusion layer 13 ".
【0057】[第1の製造方法]図3および図4は、撮
像装置11の第1の製造方法を説明する図である。以
下、図3および図4を用いて、撮像装置11の第1の製
造方法を説明する。なお、ここでは、フォトリソ工程そ
の他の公知の工程については、説明を省略する。[First Manufacturing Method] FIGS. 3 and 4 are views for explaining a first manufacturing method of the imaging device 11. Hereinafter, a first manufacturing method of the imaging device 11 will be described with reference to FIGS. Here, the description of the photolithography step and other known steps will be omitted.
【0058】まず、濃度1E18/cm3程度のP+型
基板30に対して、濃度1E15/cm3、厚さ4μm
程度のP型エピタキシャル層31を気相成長させる。な
お、このP型エピタキシャル層31の表面の一部に段差
(ドライエッチングや酸化レート差による)を形成し、
アライメントマーク(図示せず)として使用する。こ
の、P型エピタキシャル層31に対してプロテクト酸化
膜を形成した上で、加速電圧180KeV,ドーズ量7
E11/cm2の条件でAsイオンを注入し、電荷蓄積
部17となる領域を形成する。さらに、加速電圧60K
eV、ドーズ量1E13/cm2の条件でBイオンを注
入し、チャネルストップ17aとなる領域を形成する。
その後、アニール処理を施し、プロテクト酸化膜を除去
して、図3aに示す状態を得る。First, for a P + type substrate 30 having a concentration of about 1E18 / cm 3 , a concentration of 1E15 / cm 3 and a thickness of 4 μm
About P-type epitaxial layer 31 is vapor-phase grown. Note that a step (due to dry etching or a difference in oxidation rate) is formed on a part of the surface of the P-type epitaxial layer 31,
Used as an alignment mark (not shown). After a protection oxide film is formed on the P-type epitaxial layer 31, an acceleration voltage of 180 KeV and a dose of 7
As ions are implanted under the condition of E11 / cm 2 to form a region to be the charge storage portion 17. Furthermore, an acceleration voltage of 60K
B ions are implanted under the conditions of eV and a dose of 1E13 / cm 2 to form a region serving as a channel stop 17a.
Thereafter, an annealing process is performed to remove the protection oxide film, thereby obtaining the state shown in FIG. 3A.
【0059】次に、P型エピタキシャル層31の表面
に、濃度1E15/cm3、厚さ4μm程度のP型エピ
タキシャル層32を気相成長させる。なお、このP型エ
ピタキシャル層32の濃度と膜厚は、CCD拡散層13
の転送動作に際してCCD拡散層13と電荷蓄積部17
とが電気的に分離されるという条件を満足するように決
定する。そのため、P型エピタキシャル層32の厚さを
例えば6μm程度にした場合、濃度条件は5E14/c
m3程度が好適となる。Next, a P-type epitaxial layer 32 having a concentration of 1E15 / cm 3 and a thickness of about 4 μm is vapor-phase grown on the surface of the P-type epitaxial layer 31. Note that the concentration and thickness of the P-type epitaxial layer 32
During the transfer operation, the CCD diffusion layer 13 and the charge storage section 17
Are determined so as to satisfy the condition that they are electrically separated from each other. Therefore, when the thickness of the P-type epitaxial layer 32 is, for example, about 6 μm, the concentration condition is 5E14 / c.
About m 3 is preferable.
【0060】次に、P型エピタキシャル層31のアライ
メントマークをうち変えた上で、CCD拡散層13、ゲ
ート酸化膜14および転送電極15などを、フレームト
ランスファ型CCDと同様の手順で形成する。その後、
平坦化工程、AL配線、パッシベーション膜等の形成処
理を経て、図3bに示す半導体基板を得る。次に、この
半導体基板にSOG(Spin On Glass)処理などを施
し、エピタキシャル層から上を10μm程度の厚さで平
坦化する。なお、必要であれば、CMP(Chemical Mec
hanical Polishing)や機械研磨などの平坦化処理を行
う。その後、支持基板21となる低濃度のシリコン基板
を張り合わせて、図3cに示す状態を得る。Next, after changing the alignment mark of the P-type epitaxial layer 31, the CCD diffusion layer 13, the gate oxide film 14, the transfer electrode 15 and the like are formed in the same procedure as that of the frame transfer type CCD. afterwards,
The semiconductor substrate shown in FIG. 3B is obtained through a planarization process, a process for forming an AL wiring, a passivation film, and the like. Next, the semiconductor substrate is subjected to SOG (Spin On Glass) processing or the like, and the upper surface from the epitaxial layer is flattened to a thickness of about 10 μm. If necessary, CMP (Chemical Mec.
hanical Polishing) or flattening processing such as mechanical polishing. Thereafter, a low-concentration silicon substrate serving as the support substrate 21 is attached to obtain a state shown in FIG. 3C.
【0061】次に、フッ酸1:硝酸3:酢酸8の溶液中で
エッチングを実施し、P+型基板30を除去する。ここ
では、P+シリコンのエッチングレートがP−シリコン
に比べて早いことを利用してエッチングを制御する。こ
のとき、エッチングレートの遅くなる1E17/cm3
程度の層領域がP型エピタキシャル層31の界面に残存
し、空乏化阻止層18となる。ここまでの状態を図4d
に示す。Next, etching is performed in a solution of hydrofluoric acid 1: nitric acid 3: acetic acid 8 to remove the P + type substrate 30. Here, the etching is controlled using the fact that the etching rate of P + silicon is faster than that of P- silicon. At this time, 1E17 / cm 3 at which the etching rate becomes slower
A certain layer region remains at the interface of the P-type epitaxial layer 31 and becomes the depletion prevention layer 18. FIG. 4D shows the state up to this point.
Shown in
【0062】次に、スパッタ法により反射防止膜19を
形成し、図4eに示す状態を得る。その後、ドライエッ
チングなどによりパッド部のシリコンを開口し、ダイシ
ング・パッケージング等の工程を経て、撮像装置11が
完成する。Next, the antireflection film 19 is formed by the sputtering method, and the state shown in FIG. 4E is obtained. Thereafter, the silicon in the pad portion is opened by dry etching or the like, and the image pickup device 11 is completed through processes such as dicing and packaging.
【0063】なお、本発明者は、更なる実験により、好
適な別の条件を見い出した。以下、この別の条件につい
て説明する。The present inventor has found another suitable condition through further experiments. Hereinafter, another condition will be described.
【0064】まず、濃度1E18/cm3程度のP+型
基板30に対して、濃度3E15/cm3、厚さ4μm
程度のP型エピタキシャル層31を気相成長させる。な
お、このP型エピタキシャル層31の表面の一部に段差
(ドライエッチングや酸化レート差による)を形成し、
アライメントマーク(図示せず)として使用する。こ
の、P型エピタキシャル層31に対してプロテクト酸化
膜を形成した上で、加速電圧180KeV,ドーズ量6
E12/cm2の条件でAsイオンを注入し、電荷蓄積
部17となる領域を形成する。さらに、加速電圧60K
eV、ドーズ量1E13/cm2の条件でBイオンを注
入し、チャネルストップ17aとなる領域を形成する。
その後、アニール処理を施し、プロテクト酸化膜を除去
して、図3aに示す状態を得る。[0064] First, the concentration of 1E18 / cm 3 order of P + -type substrate 30, concentration 3E15 / cm 3, a thickness of 4μm
About P-type epitaxial layer 31 is vapor-phase grown. Note that a step (due to dry etching or a difference in oxidation rate) is formed on a part of the surface of the P-type epitaxial layer 31,
Used as an alignment mark (not shown). After forming a protective oxide film on the P-type epitaxial layer 31, an acceleration voltage of 180 KeV and a dose of 6
As ions are implanted under the condition of E12 / cm 2 to form a region to be the charge storage portion 17. Furthermore, an acceleration voltage of 60K
B ions are implanted under the conditions of eV and a dose of 1E13 / cm 2 to form a region serving as a channel stop 17a.
Thereafter, an annealing process is performed to remove the protection oxide film, thereby obtaining the state shown in FIG. 3A.
【0065】次に、P型エピタキシャル層31の表面
に、濃度3E15/cm3、厚さ3μm程度のP型エピ
タキシャル層32を気相成長させる。なお、このP型エ
ピタキシャル層32の濃度と膜厚は、CCD拡散層13
の転送動作に際してCCD拡散層13と電荷蓄積部17
とが電気的に分離されるという条件を満足するように決
定する。そのため、P型エピタキシャル層32の厚さを
例えば6μm程度にした場合、濃度条件は5E14/c
m3程度が好適となる。なお、以降の処理(CCD拡散
層13の形成処理など)は、上記と同様に行う。Next, a P-type epitaxial layer 32 having a concentration of 3E15 / cm 3 and a thickness of about 3 μm is vapor-phase grown on the surface of the P-type epitaxial layer 31. Note that the concentration and thickness of the P-type epitaxial layer 32
During the transfer operation, the CCD diffusion layer 13 and the charge storage section 17
Are determined so as to satisfy the condition that they are electrically separated from each other. Therefore, when the thickness of the P-type epitaxial layer 32 is, for example, about 6 μm, the concentration condition is 5E14 / c.
About m 3 is preferable. The subsequent processing (such as the processing for forming the CCD diffusion layer 13) is performed in the same manner as described above.
【0066】[第2の製造方法]図5および図6は、撮
像装置11の第2の製造方法を説明する図である。以
下、図5および図6を用いて、第2の製造方法を説明す
る。まず、濃度1E18/cm3程度のP+型基板40
に対して、濃度5E14/cm3、厚さ4μm程度のP
型エピタキシャル層41を気相成長させる(請求項17
の基台形成工程に対応する)。[Second Manufacturing Method] FIGS. 5 and 6 are views for explaining a second manufacturing method of the imaging device 11. Hereinafter, the second manufacturing method will be described with reference to FIGS. First, a P + type substrate 40 having a concentration of about 1E18 / cm 3
With a concentration of 5E14 / cm 3 and a thickness of about 4 μm
Type epitaxial layer 41 is grown by vapor phase.
).
【0067】ここで、P型エピタキシャル層41の一部
に、P+型不純物領域42をイオン注入または熱拡散に
より形成する(請求項17に記載の除去予定領域形成工
程に対応する)。ここまでの状態を図5aに示す。Here, a P + -type impurity region 42 is formed in a part of the P-type epitaxial layer 41 by ion implantation or thermal diffusion (corresponding to a step of forming a region to be removed according to claim 17). FIG. 5A shows the state up to this point.
【0068】なお、不純物領域42は、高濃度の不純物
領域であればよく、N+型不純物領域でもよい。例え
ば、この不純物領域42のN型不純物としては、Sb
(アンチモン)が好ましい。さらに、このSbの濃度と
しては、1E18/cm3以上が好ましい。ここで、S
bが好ましい理由は、後工程(P型エピタキシャル層4
3の気相成長)において、オートドーピング(基板内の
不純物が高温により雰囲気に飛び出して成長層に再ドー
プする現象)を抑制できるからである。このオートドー
ピングは、不純物領域42の形状に多大な影響を及ぼ
す。その結果、後述するアライメントマーク44の形状
が大きく崩れ、マークとしての機能を果たさない場合も
ある。しかしながら、上述したSbは、このオートドー
ピングが生じにくい性質を有する。したがって、不純物
領域42の不純物にSbを選択することにより、アライ
メントマーク44を良好な形状に形成することが可能に
なる。The impurity region 42 may be a high-concentration impurity region, and may be an N + type impurity region. For example, the N-type impurity of the impurity region 42 is Sb
(Antimony) is preferred. Further, the concentration of Sb is preferably 1E18 / cm 3 or more. Where S
The reason why b is preferable is that the post-process (P-type epitaxial layer 4
This is because, in the vapor phase growth of No. 3, auto-doping (phenomenon in which impurities in the substrate jump out into the atmosphere due to high temperature and are re-doped into the grown layer) can be suppressed. This auto-doping greatly affects the shape of the impurity region 42. As a result, the shape of an alignment mark 44 to be described later may be significantly deformed, and may not function as a mark. However, the above-described Sb has a property that this auto-doping hardly occurs. Therefore, by selecting Sb as the impurity of the impurity region 42, it becomes possible to form the alignment mark 44 in a good shape.
【0069】次に、P型エピタキシャル層41の上に、
濃度5E14/cm3、厚さ4μm程度のP型エピタキ
シャル層43をさらに気相成長させる(請求項17の基
台形成工程および層形成工程に対応する)。このP型エ
ピタキシャル層43に対して、CCD拡散層13、ゲー
ト酸化膜14および転送電極15などを、フレームトラ
ンスファ型CCDと同様の手順で形成する。その後、平
坦化工程、AL配線、パッシベーション膜等の形成処理
を行い、図5bに示す半導体基板を得る。Next, on the P-type epitaxial layer 41,
A P-type epitaxial layer 43 having a concentration of 5E14 / cm 3 and a thickness of about 4 μm is further vapor-phase grown (corresponding to the base forming step and the layer forming step of claim 17). On the P-type epitaxial layer 43, the CCD diffusion layer 13, the gate oxide film 14, the transfer electrode 15, and the like are formed in the same procedure as that of the frame transfer type CCD. After that, a flattening step, a process of forming an AL wiring, a passivation film, and the like are performed to obtain a semiconductor substrate shown in FIG. 5B.
【0070】次に、この半導体基板にSOG(Spin On
Glass)などの平坦化処理を施し、エピタキシャル層か
ら上を10μm程度の厚さに調整する。なお、必要であ
れば、CMP(Chemical Mechanical Polishing)や機
械研磨などの平坦化処理を行う。その後、支持基板21
となる低濃度のシリコン基板を張り合わせて、図5cに
示す状態を得る。Next, SOG (Spin On
A flattening process such as glass is performed to adjust the thickness from the epitaxial layer to about 10 μm. If necessary, a flattening process such as CMP (Chemical Mechanical Polishing) or mechanical polishing is performed. Then, the supporting substrate 21
Then, a low-concentration silicon substrate is bonded to obtain a state shown in FIG. 5C.
【0071】次に、フッ酸1:硝酸3:酢酸8の溶液中で
エッチングを実施し、P+型基板40を除去する(請求
項10に記載の薄膜化工程に対応する)。このとき、高
濃度のP+型不純物領域42も除去されて、アライメン
トマーク44が形成される(請求項17に記載の除去工
程に対応する)。このアライメントマーク44は、下記
の第2面側の加工工程(請求項17に記載の処理工程に
対応する)、すなわち電荷蓄積部17、チャネルストッ
プ17a、空乏化阻止層18などを成形する際の位置合
わせ工程において使用される。Next, etching is performed in a solution of hydrofluoric acid 1: nitric acid 3: acetic acid 8 to remove the P + type substrate 40 (corresponding to a thinning step according to claim 10). At this time, the high-concentration P + type impurity region 42 is also removed, and an alignment mark 44 is formed (corresponding to the removing step according to claim 17). The alignment mark 44 is used in the following processing step on the second surface side (corresponding to the processing step described in claim 17), that is, in forming the charge storage portion 17, the channel stop 17a, the depletion prevention layer 18, and the like. Used in the alignment process.
【0072】まず、P型エピタキシャル層41の第2面
側にプロテクト酸化膜を形成した上で、加速電圧180
KeV,ドーズ量3E12/cm2の条件でAsイオン
を注入し、電荷蓄積部17となる領域を形成する(請求
項10に記載の蓄積部形成工程に対応する)。さらに、
加速電圧150KeV、ドーズ量1E13/cm2の条
件でBイオンを注入し、チャネルストップ17aとなる
領域を形成する。First, after forming a protection oxide film on the second surface side of the P-type epitaxial layer 41, the acceleration voltage 180
As ions are implanted under the conditions of KeV and a dose of 3E12 / cm 2 to form a region to be the charge storage portion 17 (corresponding to the storage portion forming step according to claim 10). further,
B ions are implanted under the conditions of an acceleration voltage of 150 KeV and a dose of 1E13 / cm 2 to form a region serving as a channel stop 17a.
【0073】さらに、加速電圧120KeV、ドーズ量
3E13/cm2の条件でフッ化ボロンをイオン注入
し、空乏化阻止層18となる領域を形成する(請求項1
0に記載の層形成工程に対応する)。このように形成さ
れた不純物領域を、AL配線などが高温にさらされない
ように、レーザーなどで局所アニールを施す。ここまで
の状態を図6dに示す。次に、スパッタ法により反射防
止膜19を形成し、第2面側からパッド開口を行い、図
6eの状態を得る。その後、ダイシング・パッケージン
グ等の工程を経て、撮像装置11が完成する。Further, boron fluoride is ion-implanted under the conditions of an acceleration voltage of 120 KeV and a dose of 3E13 / cm 2 to form a region serving as a depletion prevention layer 18.
0). The impurity region thus formed is locally annealed with a laser or the like so that the AL wiring and the like are not exposed to a high temperature. The state so far is shown in FIG. 6d. Next, an antireflection film 19 is formed by a sputtering method, and a pad opening is made from the second surface side to obtain a state of FIG. 6E. After that, through processes such as dicing and packaging, the imaging device 11 is completed.
【0074】[撮像装置11の動作説明]図7〜10
は、撮像装置11の動作を説明するためのポテンシャル
図である。以下、これらのポテンシャル図を用いて、撮
像装置11の動作を説明する。まず、図7に示すよう
に、エネルギー線の大部分は、空乏化阻止層18を透過
して、電荷蓄積部17の空乏化領域に到達し、電子−ホ
ール対を生成する。このとき生成された自由電子は、電
荷蓄積部17のポテンシャル井戸へ吸引されて蓄積さ
れ、信号電荷となる。一方、反射防止膜19とシリコン
との界面が空乏化されると、多数の暗電流が発生する。
しかし、本発明では、この界面に空乏化阻止層が存在す
る。そのため、暗電流が電荷蓄積部に混入することを抑
止(防止)できる。[Description of Operation of Imaging Apparatus 11] FIGS.
6 is a potential diagram for explaining the operation of the imaging device 11. FIG. Hereinafter, the operation of the imaging device 11 will be described with reference to these potential diagrams. First, as shown in FIG. 7, most of the energy rays penetrate the depletion prevention layer 18 and reach the depletion region of the charge storage unit 17 to generate electron-hole pairs. The free electrons generated at this time are attracted and stored in the potential well of the charge storage unit 17 and become signal charges. On the other hand, when the interface between the antireflection film 19 and silicon is depleted, a large number of dark currents are generated.
However, in the present invention, a depletion preventing layer exists at this interface. Therefore, it is possible to suppress (prevent) the dark current from being mixed into the charge storage portion.
【0075】なお、このような抑止効果の理由として
は、例えば、表面電位が基板電位に固定されるため、
暗電流が発生しづらくなる。暗電流が、空乏化阻止層
18内を拡散移動する間に、再結合して消滅する。など
が想定される。The reason for such a deterrent effect is, for example, that the surface potential is fixed at the substrate potential,
Dark current hardly occurs. While the dark current diffuses and moves in the depletion preventing layer 18, it recombines and disappears. And so on.
【0076】なお、微弱光の検出にあたって電荷蓄積時
間が延長されると、CCD拡散層13で蓄積される暗電
流も無視できなくなる。そこで、垂直転送部16は、こ
の電荷蓄積期間中に、転送電極15に転送電圧を順次印
加してCCD拡散層13中の無効電荷を排出し、暗電流
を極力抑制する。If the charge accumulation time is extended in detecting weak light, the dark current accumulated in the CCD diffusion layer 13 cannot be ignored. Therefore, during the charge accumulation period, the vertical transfer section 16 sequentially applies a transfer voltage to the transfer electrode 15 to discharge invalid charges in the CCD diffusion layer 13 and suppress dark current as much as possible.
【0077】また、無効電荷を排出した画素に対し、垂
直転送部16は、転送電極15を負電圧に順次に固定し
て、CCD拡散層13の表面ポテンシャルを基板電位に
近づける。このような操作により、CCD拡散層13の
表面付近にはホールが集まり、CCD拡散層13の表面
空乏化が阻止される。その結果、図8に示すように、負
電圧印加の期間中、CCD拡散層13に混入する暗電流
を大幅に抑制することが可能となる。Further, the vertical transfer section 16 fixes the transfer electrodes 15 to a negative voltage sequentially with respect to the pixels from which the invalid charges have been discharged, and brings the surface potential of the CCD diffusion layer 13 closer to the substrate potential. By such an operation, holes gather around the surface of the CCD diffusion layer 13 and the surface depletion of the CCD diffusion layer 13 is prevented. As a result, as shown in FIG. 8, it is possible to greatly suppress the dark current mixed in the CCD diffusion layer 13 during the period of applying the negative voltage.
【0078】これら両方またはいずれかの効果により、
微弱光の長時間蓄積に際しても、暗電流を無視できるレ
ベルまで抑制することが可能となる。一方、強い光が照
射された場合、電荷蓄積部17のポテンシャル井戸は飽
和して過剰な電荷が溢れ出す。従来の背面照射型撮像装
置は、過剰電荷がCCD拡散層のポテンシャル井戸から
溢れて撮像画像がにじむ現象(いわゆるブルーミング)
を避けるため、横型オーバーフロードレインを設けてい
た。そのため、従来は、横型オーバーフロードレインの
面積分だけ、撮像装置の開口率を犠牲にしなければなら
なかった。[0078] By either or both of these effects,
Even when the weak light is accumulated for a long time, the dark current can be suppressed to a negligible level. On the other hand, when strong light is applied, the potential well of the charge storage unit 17 is saturated and excess charge overflows. In a conventional back-illuminated imaging device, a phenomenon in which an excess charge overflows from a potential well of a CCD diffusion layer to blur a captured image (so-called blooming)
In order to avoid this, a horizontal overflow drain is provided. Therefore, conventionally, the aperture ratio of the imaging device has to be sacrificed by the area of the horizontal overflow drain.
【0079】ところが、本発明の撮像装置11では、図
9に示すように、転送電極15に印可する電圧を調整
し、電荷蓄積部17を溢れ出た過剰電荷をCCD拡散層
13へオーバーフローさせる。この過剰電荷は、上述し
た暗電流と一緒に外部へ排出される。したがって、撮像
装置の開口率を犠牲にすることなく、ブルーミング現象
を改善することができる。However, in the image pickup device 11 of the present invention, as shown in FIG. 9, the voltage applied to the transfer electrode 15 is adjusted, and the excess charge overflowing the charge storage section 17 overflows to the CCD diffusion layer 13. This excess charge is discharged to the outside together with the dark current described above. Therefore, the blooming phenomenon can be improved without sacrificing the aperture ratio of the imaging device.
【0080】以上のようにして、電荷蓄積時間が終了す
ると、垂直転送部16は転送電極15に15V程度の電
圧を印加する。この電圧印加により、図10に示すよう
に、電荷蓄積部17内の信号電荷は引き寄せられ、CC
D拡散層13の各ポテンシャル井戸へ画素単位に移送さ
れる。このとき、電荷蓄積部17は、完全に空乏化され
た状態になる。続いて、垂直転送部16は、図10に示
すように、転送電極15に±5V程度の転送電圧を順次
印加し、CCD拡散層13内の信号電荷を順次に読み出
す。As described above, when the charge accumulation time ends, the vertical transfer section 16 applies a voltage of about 15 V to the transfer electrode 15. By this voltage application, as shown in FIG. 10, the signal charges in the charge storage unit 17 are drawn, and
It is transferred to each potential well of the D diffusion layer 13 in pixel units. At this time, the charge storage section 17 is completely depleted. Subsequently, as shown in FIG. 10, the vertical transfer unit 16 sequentially applies a transfer voltage of about ± 5 V to the transfer electrode 15 and sequentially reads out signal charges in the CCD diffusion layer 13.
【0081】[第1の実施形態の効果など]上述した第
1の実施形態では、CCD拡散層13に対向して第2面
側に、電荷蓄積部17を設ける。したがって、第2面側
における信号電荷の移動距離を実質的に短縮することが
可能となる。その結果、エネルギー線の検出効率とスメ
ア発生を改善することが可能となる。特に、移動距離の
長くなる場合(紫外線入射時のように第2面の極浅い領
域で信号電荷を生成する場合)に、上記の改善効果は顕
著に表れる。[Effects of First Embodiment, etc.] In the first embodiment described above, the charge accumulation section 17 is provided on the second surface side opposite to the CCD diffusion layer 13. Therefore, it is possible to substantially reduce the moving distance of the signal charge on the second surface side. As a result, it is possible to improve the energy ray detection efficiency and the smear generation. In particular, when the moving distance is long (when signal charges are generated in an extremely shallow region of the second surface such as when ultraviolet rays are incident), the above-described improvement effect is remarkably exhibited.
【0082】また、第1の実施形態では、空乏化阻止層
18、暗電流の排出、およびCCD拡散層13の表面空
乏化阻止などの相乗効果により、暗電流を大幅に抑制す
る。したがって、微弱光の検出などの厳しい条件下にあ
っても、比較的良好な撮像品質を得ることが可能とな
る。In the first embodiment, the dark current is largely suppressed by the synergistic effects of the depletion prevention layer 18, the discharge of the dark current, and the prevention of the surface depletion of the CCD diffusion layer 13. Therefore, even under severe conditions such as detection of weak light, relatively good imaging quality can be obtained.
【0083】さらに、第1の実施形態では、空乏化阻止
層18を設けることにより、第2面側のバックサイドウ
エルを除去することが可能となる。したがって、バック
サイドウエルに信号電荷が捕捉されるおそれが少なく、
エネルギー線の検出効率をさらに向上させることが可能
となる。Further, in the first embodiment, the provision of the depletion prevention layer 18 makes it possible to remove the back side well on the second surface side. Therefore, there is little possibility that signal charges are trapped in the back side well,
Energy beam detection efficiency can be further improved.
【0084】また、第1の実施形態では、電荷蓄積部1
7を溢れた過剰電荷を、CCD拡散層13を介して排出
する。したがって、過剰電荷によるブルーミング現象を
確実に抑制することが可能となる。In the first embodiment, the charge storage unit 1
Excess charges overflowing from the gate 7 are discharged through the CCD diffusion layer 13. Therefore, it is possible to reliably suppress the blooming phenomenon due to the excess charge.
【0085】さらに、第1の実施形態では、第2面側に
配列された電荷蓄積部17で信号電荷の自由な流れを遮
るので、電荷転送中のCCD拡散層13に電荷が混入す
るおそれが少ない。したがって、電荷転送中に第2面側
を遮光する必要がなく、機械的シャッタを省くことが可
能となる。特に、紫外線入射時のように第2面の極浅い
領域で信号電荷を生成するケースにおいて、高い遮蔽効
果を得ることが可能となる。Furthermore, in the first embodiment, since the free flow of signal charges is blocked by the charge storage units 17 arranged on the second surface side, charges may be mixed into the CCD diffusion layer 13 during charge transfer. Few. Therefore, there is no need to shield the second surface from light during charge transfer, and a mechanical shutter can be omitted. In particular, a high shielding effect can be obtained in a case where signal charges are generated in an extremely shallow region of the second surface, such as when ultraviolet rays are incident.
【0086】また、上述した第2の製造方法では、第2
面側から電荷蓄積部17および空乏化阻止層18を形成
するので、空乏化阻止層18の表面深さなどを精密にコ
ントロールすることが可能となる。In the second manufacturing method described above, the second
Since the charge storage portion 17 and the depletion prevention layer 18 are formed from the surface side, it is possible to precisely control the surface depth of the depletion prevention layer 18 and the like.
【0087】さらに、上述した第2の製造方法では、撮
像装置11の第1面側の加工時にP+型不純物領域42
を埋め込んでおく。その後、このP+型不純物領域42
を第2面側から除去することにより、撮像装置11の第
2面側にアライメントマーク44を形成する。このアラ
イメントマーク44を位置の基準とすることにより、撮
像装置11の第2面側に、第1面側の加工時と位置整合
のとれたデバイス構造を形成することが可能となる。次
に、別の実施形態について説明する。Further, in the above-described second manufacturing method, the P + type impurity region 42 is formed at the time of processing the first surface side of the imaging device 11.
Is embedded. Thereafter, the P + type impurity region 42
Is removed from the second surface side to form an alignment mark 44 on the second surface side of the imaging device 11. By using the alignment mark 44 as a reference for the position, it is possible to form a device structure on the second surface side of the imaging device 11 that is in alignment with the processing on the first surface side. Next, another embodiment will be described.
【0088】《第2の実施形態》第2の実施形態は、請
求項1〜10に記載の発明に対応する実施形態である。
図11は、第2の実施形態における撮像装置51の断面
図である。なお、第1の実施形態(図2)と共通する構
成については、図11に同一符号を付与して示し、ここ
での説明を省略する。<< Second Embodiment >> A second embodiment is an embodiment corresponding to the first to tenth aspects of the present invention.
FIG. 11 is a cross-sectional view of an imaging device 51 according to the second embodiment. In addition, about the structure common to 1st Embodiment (FIG. 2), the same code | symbol is attached | subjected to FIG. 11 and the description here is abbreviate | omitted.
【0089】撮像装置51の構成上の特徴は、半導体基
体12をN型領域52(請求項9に記載の半導体領域に
対応)で囲うことにより、半導体基体12をウエル構造
としている点である。なお、このウエル構造は、半導体
基体12に対してN+型の不純物領域をアイソレーショ
ンとして形成することにより、製造してもよい。また、
N型半導体の一部にP型の半導体基体12をウエル状に
形成することにより、製造してもよい。A characteristic feature of the structure of the imaging device 51 is that the semiconductor substrate 12 is surrounded by an N-type region 52 (corresponding to the semiconductor region according to claim 9) so that the semiconductor substrate 12 has a well structure. The well structure may be manufactured by forming an N + type impurity region in the semiconductor substrate 12 as an isolation. Also,
It may be manufactured by forming a P-type semiconductor substrate 12 in a part of an N-type semiconductor in a well shape.
【0090】図12は、第2の実施形態の動作を説明す
るためのポテンシャル図である。第2の実施形態では、
図12に示すように、半導体基体12の基板電位の端子
に−15V程度の負電圧を印加することにより、電荷蓄
積部17からCCD拡散層13への電荷移送を実現する
(請求項8に記載の電荷移送手段に対応)。このような
電荷移送では、電荷蓄積部17のポテンシャルを直に制
御するので電荷移送が確実となり、電荷蓄積部17の飽
和電荷量を大きく確保することも可能となる。また、ウ
エル構造の半導体基体12は、寸法が小さいため、静電
容量が小さい。したがって、半導体基体12の基板電位
を小さな電流で高速駆動することが可能となり、電荷移
送動作を一段とスピードアップさせることが可能とな
る。次に、別の実施形態について説明する。FIG. 12 is a potential diagram for explaining the operation of the second embodiment. In the second embodiment,
As shown in FIG. 12, by applying a negative voltage of about −15 V to the terminal of the substrate potential of the semiconductor substrate 12, charge transfer from the charge storage unit 17 to the CCD diffusion layer 13 is realized. Charge transfer means). In such charge transfer, since the potential of the charge storage unit 17 is directly controlled, the charge transfer is ensured, and a large saturated charge amount of the charge storage unit 17 can be secured. Further, the semiconductor substrate 12 having the well structure has a small capacitance because of its small size. Therefore, the substrate potential of the semiconductor substrate 12 can be driven at a high speed with a small current, and the charge transfer operation can be further speeded up. Next, another embodiment will be described.
【0091】《第3の実施形態》第3の実施形態は、請
求項11、12に記載の発明に対応した露光装置(位置
合わせ装置を含む)の実施形態である。図13は、露光
装置60を示す図である。図13において、ウェハステ
ージ61の上には、露光対象の基板として半導体ウェハ
62が配置される。この半導体ウェハ62の上方には、
露光部63の投影光学系を介して、レチクル63aおよ
びレチクルステージ63bが配置される。この投影光学
系およびレチクル63aを介して、レチクル63a上の
マークとウェハステージ61側のアライメントマークと
を撮像する位置に、いわゆるTTR(スルー・ザ・レチ
クル)タイプの撮像装置64a〜bが配置される。ま
た、投影光学系を介して、ウェハステージ61側のアラ
イメントマークを撮像する位置に、いわゆるTTL(ス
ルー・ザ・レンズ)タイプの撮像装置64c〜dが配置
される。さらに、投影光学系を介さずにウェハステージ
61側のアライメントマークを直に撮像する位置に、オ
フ・アクシスタイプの撮像装置64e〜fが配置され
る。なお、このような撮像装置の配置位置については、
例えば特開平6−97031号公報において公知であ
る。これらの撮像装置64a〜fで撮像された画像情報
は、位置検出部65に与えられる。この位置検出部65
は、画像情報に基づいて半導体ウェハ62や基準マーク
板(図示せず)の位置検出を行う。位置制御部66は、
この位置検出結果に基づいてウェハステージ61を位置
制御し、半導体ウェハ62の位置決めを行う。このよう
にして位置決めされた半導体ウェハ62に対して、露光
部63は、レチクル63aを介して所定の半導体回路パ
ターンを投影する。<< Third Embodiment >> A third embodiment is an embodiment of an exposure apparatus (including a positioning apparatus) according to the eleventh and twelfth aspects of the present invention. FIG. 13 is a diagram illustrating the exposure apparatus 60. In FIG. 13, a semiconductor wafer 62 is arranged on a wafer stage 61 as a substrate to be exposed. Above this semiconductor wafer 62,
A reticle 63a and a reticle stage 63b are arranged via a projection optical system of the exposure section 63. Through the projection optical system and the reticle 63a, so-called TTR (through-the-reticle) type imaging devices 64a and 64b are arranged at positions where the marks on the reticle 63a and the alignment marks on the wafer stage 61 side are imaged. You. In addition, so-called TTL (through-the-lens) type imaging devices 64c to 64d are arranged at positions where the alignment marks on the wafer stage 61 are imaged via the projection optical system. Further, off-axis type imaging devices 64e to 64f are arranged at positions where the alignment marks on the wafer stage 61 side are directly imaged without the intervention of the projection optical system. In addition, regarding the arrangement position of such an imaging device,
For example, it is known in JP-A-6-97031. Image information captured by these imaging devices 64a to 64f is provided to the position detection unit 65. This position detector 65
Performs position detection of the semiconductor wafer 62 and a reference mark plate (not shown) based on image information. The position control unit 66
The position of the wafer stage 61 is controlled based on the position detection result, and the semiconductor wafer 62 is positioned. The exposure section 63 projects a predetermined semiconductor circuit pattern via the reticle 63a onto the semiconductor wafer 62 thus positioned.
【0092】このような露光装置60は、撮像装置64
a〜fとして、請求項1〜9のいずれか1項に記載の撮
像装置を搭載する。したがって、撮影用の照明光の短波
長化なども容易となり、微細なアライメントマークを高
い撮像品質で撮像することが可能となる。その結果、露
光装置60の位置決め精度を一段と向上させることが可
能となる。[0092] Such an exposure device 60 includes an image pickup device 64
The image pickup device according to any one of claims 1 to 9 is mounted as a to f. Therefore, it is easy to shorten the wavelength of illumination light for photographing, and it is possible to image a fine alignment mark with high image quality. As a result, the positioning accuracy of the exposure apparatus 60 can be further improved.
【0093】《第4の実施形態》第4の実施形態は、上
述した撮像装置11、51(CCDなど)を、被検光学
系(本例では投影光学系PL(63))の光学特性(例
えばコマ収差、非点収差、球面収差などの波面収差情
報)の測定に適用する例を示すものである。なお、本実
施形態では、露光装置70に搭載されている投影光学系
PLの収差情報を測定する場合について説明するが、本
発明はこれに限らず、各種の検査装置や測定装置などに
搭載されている光学系を被検光学系としてその光学特性
を測定する際に撮像装置11、51を使用しても良いこ
とはもちろんである。<< Fourth Embodiment >> In a fourth embodiment, the above-described imaging devices 11 and 51 (such as a CCD) are connected to the optical characteristics (in this example, the projection optical system PL (63)) of the test optical system. For example, the present invention is applied to measurement of wavefront aberration information such as coma, astigmatism, and spherical aberration. In the present embodiment, a case will be described in which aberration information of the projection optical system PL mounted on the exposure apparatus 70 is measured. However, the present invention is not limited to this, and may be mounted on various inspection apparatuses and measurement apparatuses. It is a matter of course that the imaging devices 11 and 51 may be used when measuring the optical characteristics of the optical system to be measured as the optical system to be tested.
【0094】以下、図19に基づき第4の実施形態を説
明する。図19は、投影露光装置70の概要を示す図で
ある。光源1から発生した露光光は、ミラー9、コンデ
ンサレンズ10を経て、レチクル(マスク)Rを照明す
る。レチクルRはレチクルステージ10a上に載置され
ており、レチクルステージ10aは、レチクルステージ
制御部6により制御される。ウェハステージ3(XYス
テージ3aと、Z及びレベリングステージ3b)上には
ウェハホルダ4が設けられており、ウェハW(不図示)
は、ウェハホルダ4上にチャックされるようになってい
る。ウェハステージ3はウェハステージ制御部5により
駆動制御、及び位置制御される。主制御部2は、光源
1、レチクルステージ制御部6、ウェハステージ制御部
5と電気的に接続しており、これらを統括的に制御する
よう構成されている。また、主制御部2は、投影光学系
PLを調整するためのレンズ制御部LC(後述)、及び
後述の収差測定ユニットUTによる計測結果に基づき光
学系の収差を算出する演算処理部PC(後述)にも電気
的に接続しており、これらをも統括制御する。Hereinafter, a fourth embodiment will be described with reference to FIG. FIG. 19 is a diagram showing an outline of the projection exposure apparatus 70. Exposure light generated from the light source 1 illuminates a reticle (mask) R via a mirror 9 and a condenser lens 10. Reticle R is mounted on reticle stage 10a, and reticle stage 10a is controlled by reticle stage control unit 6. A wafer holder 4 is provided on the wafer stage 3 (XY stage 3a, Z and leveling stage 3b), and a wafer W (not shown)
Are chucked on the wafer holder 4. The drive and position of the wafer stage 3 are controlled by the wafer stage controller 5. The main control unit 2 is electrically connected to the light source 1, the reticle stage control unit 6, and the wafer stage control unit 5, and is configured to control them collectively. The main control unit 2 includes a lens control unit LC (to be described later) for adjusting the projection optical system PL and an arithmetic processing unit PC (to be described later) that calculates the aberration of the optical system based on the measurement result by the aberration measurement unit UT described below. ) Are also electrically connected, and these are also collectively controlled.
【0095】ウェハステージ3の側面には、収差測定ユ
ニットUTが着脱機構Dを介して着脱自在となってい
る。収差測定ユニットUTには、コリメータレンズCL
と、複数のレンズ素子Lを2次元配列した2次元レンズ
アレイと、集光位置検出部DETとが設けられている。
集光位置検出部DETの内部には、上述した撮像装置1
1、51が設けられており、複数のレンズ素子Lを通過
した光束は、撮像装置11、51の撮像面IP上に集光
される。なお、収差測定ユニットUTが着脱機構Dを介
して露光装置70(ステージ3の側面)に機械的に接続
されると、収差ユニットUTは、演算処理部PCとも電
気的に接続されることになり、両者間(収差測定ユニッ
トと露光装置との間)で通信可能な状態となる。An aberration measuring unit UT is detachably attached to the side surface of the wafer stage 3 via an attaching / detaching mechanism D. The aberration measurement unit UT has a collimator lens CL
, A two-dimensional lens array in which a plurality of lens elements L are two-dimensionally arranged, and a condensing position detection unit DET.
The image pickup device 1 described above is provided inside the light condensing position detection unit DET.
1 and 51 are provided, and the light flux that has passed through the plurality of lens elements L is condensed on the imaging surface IP of the imaging devices 11 and 51. When the aberration measurement unit UT is mechanically connected to the exposure device 70 (side surface of the stage 3) via the attachment / detachment mechanism D, the aberration unit UT is also electrically connected to the arithmetic processing unit PC. Then, communication becomes possible between the two (between the aberration measurement unit and the exposure apparatus).
【0096】なお本実施形態では、演算処理部PCを露
光装置70側に設ける構成としたが、これ限られず、演
算処理部PCを収差測定ユニットUT内に設け、ユニッ
トUTが露光装置に接続されると、演算処理部PCが露
光装置側と通信可能な状態となるような構成としても良
い。In this embodiment, the arithmetic processing unit PC is provided on the exposure apparatus 70 side. However, the present invention is not limited to this. The arithmetic processing unit PC is provided in the aberration measurement unit UT, and the unit UT is connected to the exposure apparatus. Then, the configuration may be such that the arithmetic processing unit PC can communicate with the exposure apparatus.
【0097】次に、投影光学系(投影レンズ)PLの波
面収差測定を行う手順について説明する。投影レンズP
Lの波面を測定する際には、波面収差測定用の光束とし
て、波面が球面波の光を投影レンズPLに入射させる。
この球面波の光は、レチクルが配置される位置に、ピン
ホールパターンPHを備えるレチクルR(図19)を配
置し、これを光源1からの光で照明することにより、ピ
ンホールパターンPHから発生させることができる。な
お、これ(ピンホールパターンレチクル)に限らず、レ
チクルステージ10a上にピンホールを形成しておいて
それを照明するようにしても良く、或いは点光源を使用
しても良い。あるいはレチクルR上、またはレチクルス
テージ10a上に、光源1からの光を拡散して透過させ
る領域(いわゆるレモンスキン状態)を設けておき、こ
のレモンスキン領域を透過した光を波面収差測定用の光
源としても良い。Next, the procedure for measuring the wavefront aberration of the projection optical system (projection lens) PL will be described. Projection lens P
When measuring the wavefront of L, light having a wavefront of a spherical wave is incident on the projection lens PL as a light beam for measuring the wavefront aberration.
This spherical wave light is generated from the pinhole pattern PH by arranging a reticle R (FIG. 19) having a pinhole pattern PH at a position where the reticle is arranged, and illuminating the reticle R with light from the light source 1. Can be done. The present invention is not limited to this (pinhole pattern reticle), and a pinhole may be formed on the reticle stage 10a to illuminate it, or a point light source may be used. Alternatively, a region (a so-called lemon skin state) for diffusing and transmitting light from the light source 1 is provided on the reticle R or the reticle stage 10a, and the light transmitted through the lemon skin region is used as a light source for wavefront aberration measurement. It is good.
【0098】レチクルステージ10a、及びレチクルR
が、上述したピンホールとレモンスキン領域とのいずれ
か一方を有していることが望ましい。更に好ましくは、
大きさの異なる複数のピンホールを備えており、測定目
的に応じて適宜ピンホールを選択できることが望まし
い。なお、波面収差測定用の光を、レチクルRを用いて
発生させる場合には、このレチクルRが収差測定光学系
を構成し、レチクルステージ10aを用いて発生させる
場合にはレチクルステージ10aが収差測定光学系を構
成することになる。Reticle stage 10a and reticle R
However, it is desirable to have one of the pinhole and the lemon skin region described above. More preferably,
A plurality of pinholes having different sizes are provided, and it is desirable that the pinhole can be appropriately selected according to the purpose of measurement. When the light for wavefront aberration measurement is generated using the reticle R, the reticle R constitutes an aberration measurement optical system, and when the light is generated using the reticle stage 10a, the reticle stage 10a is used for measuring the aberration. This constitutes an optical system.
【0099】上述のように形成された球面波の光を投影
レンズPLに照射する。ウェハステージ制御部5は、ス
テージ3の側面に着脱機構Dを介して着脱自在に設けら
れた収差測定ユニットUTに投影レンズPLからの透過
波面が入射するように、ウェハステージ3を駆動制御す
る。投影光学系PLを透過した光は、コリメータレンズ
CLにて平行光に変換される。そして、微小なレンズL
を2次元に配列した2次元レンズアレイに入射される。
入射した光の被検波面が理想的な波面、即ち投影レンズ
に収差が無い場合の波面から偏差を有していると、該偏
差は集光位置検出部DET上で理想的な波面の集光位置
に対し被検波面の集光位置が位置ずれとして現れる。演
算処理部PCは、2次元レンズアレイの個々のレンズL
の集光点の位置ずれに基づいて、投影レンズPLの波面
収差を算出する。The projection lens PL is irradiated with the light of the spherical wave formed as described above. The wafer stage control unit 5 drives and controls the wafer stage 3 so that the transmitted wavefront from the projection lens PL is incident on the aberration measurement unit UT which is detachably provided on the side surface of the stage 3 via the attachment / detachment mechanism D. The light transmitted through the projection optical system PL is converted into parallel light by the collimator lens CL. And the minute lens L
Are two-dimensionally arranged.
If the test wavefront of the incident light has a deviation from the ideal wavefront, that is, the wavefront when the projection lens has no aberration, the deviation is reflected on the light-converging position detection unit DET by the ideal wavefront. The condensing position of the wavefront to be detected appears as a position shift with respect to the position. The arithmetic processing unit PC includes individual lenses L of a two-dimensional lens array.
The wavefront aberration of the projection lens PL is calculated based on the positional shift of the converging point.
【0100】このように、投影レンズPLによる結像面
のうち、一点において、理想波面の各集光点に対する被
検波面の各測定点の位置ずれを測定することにより、投
影レンズPLの収差として、球面収差や非点隔差を求め
ることができる。また、ユニットUTが投影レンズPL
による結像面の複数点に移動するようにステージ制御部
5でステージ3を駆動する。そして、投影レンズPLの
結像面内における複数点のそれぞれにおいて、理想波面
の各集光点に対する被検波面の各測定点の位置ずれを測
定し、それら各測定結果から、投影レンズPLの収差と
して、コマ収差、像面湾曲、ディストーション、非点収
差を求めることができる。As described above, at one point on the image plane formed by the projection lens PL, the displacement of each measurement point of the test wavefront with respect to each converging point of the ideal wavefront is measured, so that the aberration of the projection lens PL is obtained. , Spherical aberration and astigmatic difference can be obtained. Also, the unit UT is the projection lens PL
The stage 3 is driven by the stage control unit 5 so as to move to a plurality of points on the image forming plane. Then, at each of a plurality of points in the image plane of the projection lens PL, the position deviation of each measurement point of the test wavefront with respect to each of the converging points of the ideal wavefront is measured, and the aberration of the projection lens PL is calculated from the measurement results. Can be obtained as coma aberration, curvature of field, distortion, and astigmatism.
【0101】そして、得られた投影レンズPLのコマ収
差、像面湾曲、ディストーション、非点収差等の波面収
差情報をレンズ制御部LCへフィードバックする。レン
ズ制御部LCは、この波面収差情報に基づいて投影レン
ズPLを構成する各レンズ素子の間隔や、その間隔の空
気の圧力を調整することで投影レンズPLを透過した波
面の収差量を所定範囲内に抑える。Then, the obtained wavefront aberration information such as coma, curvature of field, distortion, and astigmatism of the projection lens PL is fed back to the lens controller LC. The lens control unit LC adjusts the distance between the lens elements constituting the projection lens PL based on the wavefront aberration information and the pressure of the air at the distance to set the amount of aberration of the wavefront transmitted through the projection lens PL within a predetermined range. Keep within.
【0102】なお、ユニットUTは、ウェハホルダ4又
はステージ3上に着脱自在に設けられていても良く、又
はステージ3に組み込まれている構成、さらにはステー
ジ3近傍に設けられている構成でもよい。また、集光位
置検出部DETの測定分解能と、ウェハステージ3の位
置制御精度を高くすることで、投影レンズPLの収差測
定精度を向上させることができる。例えば、集光位置検
出部DETの検出分解能が10〜20μmの場合は、5
mm×5mmの領域を露光する投影露光装置ではウェハ
ステージ13を1mmピッチで制御すれば十分である。The unit UT may be detachably provided on the wafer holder 4 or the stage 3, may be incorporated in the stage 3, or may be provided near the stage 3. Further, by increasing the measurement resolution of the condensing position detection unit DET and the position control accuracy of the wafer stage 3, the aberration measurement accuracy of the projection lens PL can be improved. For example, when the detection resolution of the condensing position detection unit DET is 10 to 20 μm, 5
In a projection exposure apparatus that exposes an area of 5 mm × 5 mm, it is sufficient to control the wafer stage 13 at a pitch of 1 mm.
【0103】なお、本実施形態では、波面収差測定装置
UTをステージ3に着脱自在に構成したが、この着脱機
構としては、ステージ3に切欠き部を設け、その切欠き
部に係合する係合部を測定装置に設けて着脱可能として
もよい。さらに、測定装置UTをステージ3に着脱可能
とする際、測定装置UT全体の代わりにその一部、例え
ばコリメータレンズCL、レンズLを着脱可能とし、検
出部DETをステージ3に固定しても良い。また、逆に
例えばコリメータレンズCL、レンズLをステージ3に
固定し、検出部DETを着脱自在にしてもよい。あるい
は、コリメータレンズCL、レンズL、検出部DETの
全てをステージ3に固定するようにしても良い。In the present embodiment, the wavefront aberration measuring device UT is configured to be detachable from the stage 3. However, as the attachment / detachment mechanism, a notch is provided in the stage 3, and the notch engages with the notch. The joint may be provided in the measuring device so as to be detachable. Further, when making the measuring device UT detachable from the stage 3, a part thereof, for example, the collimator lens CL and the lens L may be made detachable instead of the entire measuring device UT, and the detection unit DET may be fixed to the stage 3. . Conversely, for example, the collimator lens CL and the lens L may be fixed to the stage 3 and the detection unit DET may be detachable. Alternatively, all of the collimator lens CL, the lens L, and the detection unit DET may be fixed to the stage 3.
【0104】本実施形態では、投影レンズPLの波面収
差を露光装置に組込んだ状態で測定したが、露光装置に
組み込む前に測定しても良い。波面収差を測定するタイ
ミングとしては、ウェハ交換毎、レチクル交換毎、また
は予め設定した所定時間毎のいずれでもよく、これら以
外のタイミングであってもよい。その際の測定精度を選
択できることは、上述した通りである。また、本実施形
態では、収差を測定する光源として、露光光源を使用し
たが、別の光源を用いても良い。露光光源としては、g
線(436nm)、i線(365nm)、KrFエキシ
マレーザ(248nm)、ArFエキシマレーザ(19
3nm)、F2レーザー(157nm)や、金属蒸気レ
ーザやYAGレーザの高調波を用いてもよい。In the present embodiment, the wavefront aberration of the projection lens PL is measured in a state where the wavefront aberration is incorporated in the exposure apparatus. However, it may be measured before the projection lens PL is incorporated in the exposure apparatus. The timing of measuring the wavefront aberration may be any time of wafer exchange, every reticle exchange, or every predetermined time, or any other timing. The measurement accuracy at that time can be selected as described above. Further, in the present embodiment, an exposure light source is used as a light source for measuring aberration, but another light source may be used. As the exposure light source, g
Line (436 nm), i-line (365 nm), KrF excimer laser (248 nm), ArF excimer laser (19
3 nm), an F 2 laser (157 nm), or a higher harmonic of a metal vapor laser or a YAG laser may be used.
【0105】《第5の実施形態》第5の実施形態は、請
求項13,15,16,19に記載の発明に対応した撮
像装置11の製造方法である。図15および図16は、
この製造方法の工程を示した図である。以下、図15お
よび図16を用いて、本製造方法の各工程について説明
する。<< Fifth Embodiment >> A fifth embodiment is a method for manufacturing the image pickup apparatus 11 according to the inventions of claims 13, 15, 16, and 19. FIG. 15 and FIG.
It is a figure showing a process of this manufacturing method. Hereinafter, each step of the present manufacturing method will be described with reference to FIGS.
【0106】まず、濃度lE18/cm3程度のP+型
基板30の第1面側に、第1アライメントマーク102
を形成する(請求項13,15,16のマーク形成工程
に対応する)。この第1アライメントマーク102は、
エッチングなどによってシリコンに凹状の段差を形成し
たものである。ここまでの状態を図15aに示す。な
お、第1アライメントマークとしては、凸状のものでも
よく、例えば、P+型基板30に厚めの酸化膜を形成
し、その酸化膜を部分的に除去して凸状の段差を残せば
よい。First, a first alignment mark 102 is formed on the first surface side of the P + type substrate 30 having a concentration of about lE18 / cm 3.
(Corresponding to the mark forming steps of claims 13, 15, and 16). This first alignment mark 102
A concave step is formed in silicon by etching or the like. The state so far is shown in FIG. The first alignment mark may have a convex shape. For example, a thick oxide film may be formed on the P + type substrate 30, and the oxide film may be partially removed to leave a convex step.
【0107】なお、基板30(シリコン基板)は、高濃
度の不純物基板であればよく、N+型基板でもよい。例
えば、この基板30のN型不純物としては、Sb(アン
チモン)が好ましい。さらに、このSbの濃度として
は、1E18/cm3以上が好ましい。ここで、Sbが
好ましい理由は、後工程(P型エピタキシャル層103
の気相成長)において、オートドーピングを抑制できる
からである。このオートドーピングは、第1アライメン
トマーク102(後述する履歴104)の形状に多大な
影響を及ぼす。条件によっては、第1アライメントマー
ク102(履歴104)の形状が大きく崩れ、マークと
しての機能を果たさない場合もある。しかしながら、上
述したSbは、オートドーピングが生じにくい性質を有
する。したがって、基板30の不純物にSbを選択する
ことにより、第1アライメントマーク102(履歴10
4)を良好な形状に保つことが可能になる。Note that the substrate 30 (silicon substrate) may be a high-concentration impurity substrate, and may be an N + type substrate. For example, as the N-type impurity of the substrate 30, Sb (antimony) is preferable. Further, the concentration of Sb is preferably 1E18 / cm 3 or more. Here, the reason why Sb is preferable is that the latter process (the P-type epitaxial layer 103)
This is because auto-doping can be suppressed in the vapor phase growth of This auto-doping greatly affects the shape of the first alignment mark 102 (history 104 described later). Depending on the conditions, the shape of the first alignment mark 102 (history 104) may be significantly distorted, and may not function as a mark. However, the above-mentioned Sb has a property that auto-doping hardly occurs. Therefore, by selecting Sb as an impurity of the substrate 30, the first alignment mark 102 (history 10
4) can be kept in a good shape.
【0108】次に、P+型基板30の第1面側に、濃度
1E15/cm3でP型エピタキシャル層103を約1
0μmの厚さに形成する(請求項13,15,16の基
台形成工程に対応する)。このP型エピタキシャル層1
03が、デバイスの基台部分となる。このとき、P型エ
ピタキシャル層103の第1面側には、第1アライメン
トマーク102の段差が、履歴104となって現れる。
この履歴104を位置の基準としてマークの打ち直しを
行い、P型エピタキシャル層103の第1面側に打ち直
しマーク105を新たに形成する(請求項15の打ち直
し工程に対応する)。ここまでの状態を図15bに示
す。[0108] Next, the first surface side of the P + -type substrate 30, a P-type epitaxial layer 103 at a concentration 1E15 / cm 3 to about 1
It is formed to a thickness of 0 μm (corresponding to the base forming steps of claims 13, 15, and 16). This P-type epitaxial layer 1
03 is the base portion of the device. At this time, a step of the first alignment mark 102 appears as a history 104 on the first surface side of the P-type epitaxial layer 103.
The re-marking is performed by using the history 104 as a position reference, and a re-marking mark 105 is newly formed on the first surface side of the P-type epitaxial layer 103 (corresponding to the re-marking step of claim 15). FIG. 15B shows the state up to this point.
【0109】続いて、打ち直しマーク105を位置の基
準として、P型エピタキシャル層103の第1面側に、
チャネル分離、拡散領域、CCD拡散層13、ゲート酸
化膜14、転送電極15、画素読出し用のゲート電極、
AL配線、ALパッド(ボンディングパッド)20、パ
ッシベーション膜などのデバイス構造を形成する(請求
項13の第1面側処理工程、および請求項15の処理工
程に対応する)。ここまでの状態を図15cに示す。Subsequently, on the first surface side of the P-type epitaxial layer 103, using the re-cut mark 105 as a position reference,
Channel separation, diffusion region, CCD diffusion layer 13, gate oxide film 14, transfer electrode 15, gate electrode for pixel reading,
A device structure such as an AL wiring, an AL pad (bonding pad) 20, and a passivation film is formed (corresponding to the first surface side processing step of claim 13 and the processing step of claim 15). The state so far is shown in FIG. 15c.
【0110】次に、第1面側をSOG(Spin On Glas
s)等で平坦化する。必要であればCMP(Chemical Me
chanical Polishing)や機械研磨等を行って薄膜化す
る。その後、第1面側に支持基板21となる低濃度のシ
リコン基板をシリコン系の接着剤等で張り合わせる。こ
こまでの状態を図16dに示す。ここで、フッ酸(50
%):硝酸:酢酸を1:3:8で配合した溶液中で、P
+型基板30をエッチング除去する。この種の溶液は、
P+型のエッチングレートがP−型のエッチングレート
に比べて早い。このエッチングレートの違いを利用し
て、エッチングを停止させる。このとき、P型エピタキ
シャル層103の第2面側に、第1アライメントマーク
の反転マークである第2アライメントマーク111が現
れる(請求項13,16の除去工程に対応する)。な
お、エッチング時間の短縮を図るため、P+型基板30
の第2面側を予め研磨などによって薄くしておいてもよ
い。ここまでの状態を図16eに示す。Next, the first surface side is SOG (Spin On Glas).
s) and flatten. If necessary, CMP (Chemical Me
The thickness is reduced by performing mechanical polishing or mechanical polishing. Thereafter, a low-concentration silicon substrate serving as the support substrate 21 is attached to the first surface with a silicon-based adhesive or the like. The state so far is shown in FIG. 16d. Here, hydrofluoric acid (50
%): Nitric acid: acetic acid in a solution of 1: 3: 8,
The + type substrate 30 is removed by etching. This kind of solution is
The P + type etching rate is faster than the P− type etching rate. The etching is stopped by utilizing the difference in the etching rates. At this time, a second alignment mark 111, which is a reversal mark of the first alignment mark, appears on the second surface side of the P-type epitaxial layer 103 (corresponding to the removing steps of claims 13 and 16). In order to reduce the etching time, the P + type substrate 30
May be thinned beforehand by polishing or the like. FIG. 16e shows the state up to this point.
【0111】次に、第2アライメントマーク111を位
置の基準として、P型エピタキシャル層103の第2面
側に、電荷蓄積部17などのデバイス構造を形成し、図
2に示すような撮像装置11を完成する(請求項13の
第2面側処理工程、および請求項16の処理工程に対応
する)。ちなみに、図16eに示す状態において、第2
アライメントマーク111を位置の基準として背面処理
層やパッド開口部などを形成することにより、図14に
示すような従来の背面照射型撮像装置を形成することも
可能となる。Next, a device structure such as the charge storage section 17 is formed on the second surface side of the P-type epitaxial layer 103 with reference to the position of the second alignment mark 111, and the imaging device 11 shown in FIG. Is completed (corresponding to the second surface side processing step of claim 13 and the processing step of claim 16). By the way, in the state shown in FIG.
By forming a back processing layer, a pad opening, and the like using the alignment mark 111 as a position reference, a conventional back-illuminated imaging device as shown in FIG. 14 can also be formed.
【0112】以上説明したように、第5の実施形態の製
造方法では、各面の位置基準(打ち直しマーク105,
第2アライメントマーク111)を、いずれも第1アラ
イメントマーク102に基づいて形成する。したがっ
て、両面構造の間で精密な位置整合が可能となり、図2
中に示す電荷蓄積部17,CCD拡散層13,転送電極
15,ALパッド20の開口穴などを精密に位置合わせ
することが可能となる。その結果、高性能な撮像装置1
1を製造することが可能となる。また、撮像装置11の
高解像度化(または微細化)において、製造歩留まりが
顕著に改善される。As described above, in the manufacturing method of the fifth embodiment, the position reference of each surface (the re-strike mark 105,
Each of the second alignment marks 111) is formed based on the first alignment mark 102. Therefore, precise positional alignment between the two-sided structures becomes possible, and FIG.
It is possible to precisely position the charge accumulation portion 17, the CCD diffusion layer 13, the transfer electrode 15, the opening of the AL pad 20, and the like shown therein. As a result, the high-performance imaging device 1
1 can be manufactured. In addition, when the resolution of the imaging device 11 is increased (or miniaturized), the manufacturing yield is significantly improved.
【0113】特に、この製造方法では、反対面側のアラ
イメントマークで位置合わせを行いながら、もう一方の
面のデバイス構造を形成するなどの工程が一切無い。し
たがって、従来の両面アライナーや赤外線アライナーを
使用せずに、撮像装置11を製造することが可能とな
る。次に、別の実施形態について説明する。In particular, in this manufacturing method, there is no step of forming a device structure on the other surface while performing alignment using the alignment mark on the opposite surface. Therefore, the imaging device 11 can be manufactured without using a conventional double-sided aligner or infrared aligner. Next, another embodiment will be described.
【0114】《第6の実施形態》第6の実施形態は、請
求項14,20に記載の発明に対応した撮像装置11の
製造方法である。図17は、この製造方法の工程を示し
た図である。以下、図17を用いて、本製造方法を説明
する。まず、P+型基板30の第1面側に、濃度1E1
5/cm3でP型エピタキシャル層103を約10μm
の厚さに形成する(請求項14の基台形成工程に対応す
る)。<< Sixth Embodiment >> A sixth embodiment is a method of manufacturing the imaging device 11 according to the invention. FIG. 17 is a diagram showing the steps of this manufacturing method. Hereinafter, the present manufacturing method will be described with reference to FIG. First, on the first surface side of the P + type substrate 30, the concentration 1E1
5 / cm 3 of P-type epitaxial layer 103 of about 10 μm
(Corresponding to the base forming step of claim 14).
【0115】このP型エピタキシャル層103の形成工
程の途中または形成後に、P型エピタキシャル層103
の一部領域に、P+型基板まで届く高濃度のP+型領域
をイオン注入法や熱拡散法などによって形成し、除去予
定領域201とする(請求項14の除去予定領域形成工
程に対応する)。この除去予定領域201の第1面側
に、第1アライメントマーク202を形成する(請求項
14のマーク形成工程に対応する)。ここまでの状態を
図17aに示す。During or after the step of forming the P-type epitaxial layer 103, the P-type epitaxial layer 103 is formed.
A high-concentration P + type region reaching the P + type substrate is formed in a part of the region by ion implantation, thermal diffusion, or the like to form a region 201 to be removed (corresponding to the step of forming a region to be removed according to claim 14). . A first alignment mark 202 is formed on the first surface side of the area 201 to be removed (corresponding to a mark forming step of claim 14). FIG. 17A shows the state up to this point.
【0116】なお、除去予定領域201は、高濃度の不
純物領域であればよく、N+型領域でもよい。特に、第
1アライメントマーク202の形成後にP型エピタキシ
ャル層103の気相成長を継続するようなケースでは、
この除去予定領域201のN型不純物として、Sb(ア
ンチモン)を選択することが好ましい。この場合、Sb
の濃度としては、1E18/cm3以上が好ましい。こ
こで、Sbが好ましい理由は、P型エピタキシャル層1
03の気相成長において、オートドーピングを抑制でき
るからである。このオートドーピングは、第1アライメ
ントマーク202の形状に多大な影響を及ぼす。条件に
よっては、第1アライメントマーク202の形状が大き
く崩れ、マークとしての機能を果たさない場合もある。
しかしながら、上述したSbは、オートドーピングが生
じにくい性質を有する。したがって、除去予定領域20
1の不純物にSbを選択することにより、第1アライメ
ントマーク202を良好な形状に保つことが可能にな
る。その結果、後述する第2アライメントマーク203
についても、良好な形状に形成することが可能になる。Note that the region to be removed 201 may be a high-concentration impurity region, and may be an N + type region. In particular, in a case where the vapor phase growth of the P-type epitaxial layer 103 is continued after the formation of the first alignment mark 202,
It is preferable to select Sb (antimony) as the N-type impurity in the region 201 to be removed. In this case, Sb
Is preferably 1E18 / cm 3 or more. Here, Sb is preferable because the P-type epitaxial layer 1
This is because auto-doping can be suppressed in the vapor phase growth of 03. This auto-doping greatly affects the shape of the first alignment mark 202. Depending on conditions, the shape of the first alignment mark 202 may be significantly distorted, and may not function as a mark.
However, the above-mentioned Sb has a property that auto-doping hardly occurs. Therefore, the area to be removed 20
By selecting Sb as one impurity, the first alignment mark 202 can be kept in a good shape. As a result, a second alignment mark 203 to be described later
Can also be formed in a good shape.
【0117】この第1アライメントマーク202を位置
の基準にして、撮像装置11の第1面側の構造を形成す
る(請求項14の第1面側処理工程に対応する)。上述
した過程において、第1アライメントマークの上に、反
転マークを形成するに十分な層が形成される(請求項1
4の層形成工程に対応する)。ここまでの状態を図17
bに示す。The structure on the first surface side of the image pickup device 11 is formed with reference to the position of the first alignment mark 202 (corresponding to the first surface processing step of claim 14). In the above-described process, a layer sufficient to form a reversal mark is formed on the first alignment mark.
4). FIG. 17 shows the state up to this point.
b.
【0118】次に、第1面側を平坦化して、支持基板2
1を張り付ける。この状態で、P+型基板30および除
去予定領域201をエッチング除去する。このとき、除
去予定領域201の除去跡に、第1アライメントマーク
202の反転マークである第2アライメントマーク20
3が現れる(請求項14の除去工程に対応する)。ここ
までの状態を図17cに示す。Next, the first surface side is flattened and the supporting substrate 2
Attach 1. In this state, the P + type substrate 30 and the region to be removed 201 are removed by etching. At this time, the second alignment mark 20, which is a reversal mark of the first alignment mark 202, is formed on the removal mark of the removal target area 201.
3 appears (corresponding to the removing step of claim 14). The state so far is shown in FIG. 17c.
【0119】次に、第2アライメントマーク203を位
置の基準として、P型エピタキシャル層103の第2面
側にデバイス構造を形成し、図2に示すような撮像装置
11を完成する(請求項14の第2面側処理工程に対応
する)。ちなみに、図17cに示す状態において、第2
アライメントマーク203を位置の基準として背面処理
層やパッド開口部などを形成することにより、図14に
示すような従来の背面照射型撮像装置を形成することも
可能となる。Next, a device structure is formed on the second surface side of the P-type epitaxial layer 103 with reference to the position of the second alignment mark 203 to complete the imaging device 11 as shown in FIG. Corresponding to the second surface side processing step). By the way, in the state shown in FIG.
By forming a back processing layer, a pad opening, and the like using the alignment mark 203 as a position reference, it is also possible to form a conventional back-illuminated imaging device as shown in FIG.
【0120】以上説明したように、第6の実施形態の製
造方法では、第2面側の第2アライメントマーク203
が、第1面側の第1アライメントマーク202を型抜き
するように形成される。したがって、両アライメントマ
ークが精密に位置整合するので、図2中に示す電荷蓄積
部17,CCD拡散層13,転送電極15、ALパッド
20の開口穴などを精密に位置合わせすることが可能と
なる。その結果、高性能な撮像装置11を製造すること
が可能となる。また、撮像装置11の高解像度化(また
は微細化)において、製造歩留まりが顕著に改善され
る。As described above, in the manufacturing method of the sixth embodiment, the second alignment mark 203 on the second surface side is used.
Are formed so as to die-cut the first alignment mark 202 on the first surface side. Therefore, since the two alignment marks are precisely aligned, it is possible to precisely align the charge accumulation portion 17, the CCD diffusion layer 13, the transfer electrode 15, the opening of the AL pad 20, and the like shown in FIG. . As a result, it is possible to manufacture the high-performance imaging device 11. In addition, when the resolution of the imaging device 11 is increased (or miniaturized), the manufacturing yield is significantly improved.
【0121】特に、この製造方法では、反対面側のアラ
イメントマークで位置合わせを行いながら、もう一方の
面のデバイス構造を形成するなどの工程が一切無い。し
たがって、従来の両面アライナーや赤外線アライナーを
使用せずに、撮像装置11を製造することが可能とな
る。次に、別の実施形態について説明する。In particular, in this manufacturing method, there is no step of forming a device structure on the other surface while performing alignment using the alignment mark on the opposite surface. Therefore, the imaging device 11 can be manufactured without using a conventional double-sided aligner or infrared aligner. Next, another embodiment will be described.
【0122】《第7の実施形態》第7の実施形態は、請
求項18に記載の発明に対応した撮像装置11の製造方
法である。図18は、この製造方法の工程を示した図で
ある。まず、P+型基板30の第1面側に、P型エピタ
キシャル層103を形成する(請求項18の基台形成工
程に対応する)。<< Seventh Embodiment >> A seventh embodiment is a method of manufacturing the imaging device 11 according to the eighteenth aspect. FIG. 18 is a diagram showing the steps of this manufacturing method. First, the P-type epitaxial layer 103 is formed on the first surface side of the P + -type substrate 30 (corresponding to the base forming step of claim 18).
【0123】次に、P型エピタキシャル層103の第1
面側からイオン注入や熱拡散などを行って、ALパッド
20等の開口予定箇所に、P+型基板まで届く高濃度の
P+型領域を形成する。このP+型領域が開口予定領域
301となる(請求項18の開口予定領域形成工程に対
応する)。ここまでの状態を図18aに示す。上述した
実施形態と同様に、第1面側の構造を形成した後、第1
面側を平坦化して、支持基板21を張り付ける。ここま
での状態を図18bに示す。Next, the first of the P-type epitaxial layers 103
By performing ion implantation, thermal diffusion, or the like from the surface side, a high-concentration P + type region reaching the P + type substrate is formed in the planned opening of the AL pad 20 or the like. This P + type region becomes the planned opening region 301 (corresponding to the step of forming a planned opening region of claim 18). FIG. 18A shows the state up to this point. After the structure on the first surface side is formed, the first
The surface side is flattened, and the support substrate 21 is attached. The state so far is shown in FIG.
【0124】次に、P+型基板30および開口予定領域
301をエッチング除去する。このとき、開口予定領域
301の除去跡として、パット開口部302等が現れ
る。(請求項18の除去工程に対応する)。ここまでの
状態を図17cに示す。次に、第2面側に構造を形成し
て、図2に示すような撮像装置11を完成する以上説明
したように、第7の実施形態の製造方法では、第2面側
の開口予定箇所を、第1面側から位置決めする。したが
って、第1面側の構造(例えばALパット20)と位置
整合のとれた開口穴を第2面側に形成することが可能と
なる。Next, the P + type substrate 30 and the planned opening area 301 are removed by etching. At this time, a pad opening 302 or the like appears as a removal mark of the opening scheduled area 301. (Corresponding to the removing step of claim 18). The state so far is shown in FIG. 17c. Next, a structure is formed on the second surface side to complete the imaging device 11 as shown in FIG. 2. As described above, in the manufacturing method of the seventh embodiment, the planned opening portion on the second surface side Are positioned from the first surface side. Therefore, it is possible to form an opening on the second surface side that is aligned with the structure on the first surface side (for example, the AL pad 20).
【0125】《実施形態の補足事項》なお、上述した実
施形態において、電荷蓄積の開始にあたって、垂直転送
部16(無効電荷排出手段)が、電荷蓄積部17内の不
要な電荷(露光時間前に蓄積してしまった残像や暗電
流)を、CCD拡散層13を介して一掃してもよい。こ
のような動作により、撮像品質をさらに高めることが可
能となる。また、このようにして蓄積時間の長さを調整
することにより、電子シャッタ機能を実現することも可
能となる。<< Supplementary Information of the Embodiment >> In the above-described embodiment, at the start of charge accumulation, the vertical transfer unit 16 (ineffective charge discharging means) uses unnecessary charges in the charge accumulation unit 17 (before the exposure time). The accumulated afterimage and dark current) may be wiped out via the CCD diffusion layer 13. By such an operation, it is possible to further improve the imaging quality. Further, by adjusting the length of the accumulation time in this way, it is also possible to realize an electronic shutter function.
【0126】また、上述した実施形態では、転送電極1
5の電圧調整により、電荷蓄積部17のオーバーフロー
を調整しているが、これに限定されるものではない。例
えば、半導体基体12の不純物濃度を調整して、電荷蓄
積部17をオーバーフローした過剰電荷が、チャネルス
トップ17aを越える前に、CCD拡散層13側へ流れ
るようにしてもよい。In the above-described embodiment, the transfer electrode 1
Although the overflow of the charge storage unit 17 is adjusted by the voltage adjustment of No. 5, the present invention is not limited to this. For example, the impurity concentration of the semiconductor substrate 12 may be adjusted so that the excess charge that has overflowed the charge storage section 17 flows toward the CCD diffusion layer 13 before passing over the channel stop 17a.
【0127】また、上述した実施形態において、転送電
極15および基板電位の両方を制御して、電荷蓄積部1
7の電荷をCCD拡散層13に移送してもよい。このよ
うな動作により、飽和電荷量の大きな電荷蓄積部17に
対しても確実な電荷移送を行うことが可能となる。さら
に、上述した実施形態では、半導体基板に支持基板21
を張り合わせた上で、全面をケミカルエッチングしてい
るが、これに限定されるものではない。例えば、エッチ
ング時にチップ周辺部を残してもよい。この場合、チッ
プの機械的強度をさらに高めることが可能となる。Further, in the above-described embodiment, both the transfer electrode 15 and the substrate potential are controlled to
7 may be transferred to the CCD diffusion layer 13. By such an operation, it is possible to reliably transfer charges to the charge storage section 17 having a large saturated charge amount. Further, in the above-described embodiment, the support substrate 21 is provided on the semiconductor substrate.
Then, the whole surface is chemically etched, but the present invention is not limited to this. For example, a chip peripheral portion may be left during etching. In this case, it is possible to further increase the mechanical strength of the chip.
【0128】また、上述した実施形態では、ケミカルエ
ッチングにより半導体基体を薄膜化しているが、これに
限定されるものではない。例えば、機械研磨や異方性エ
ッチングなどの方法により薄膜化を行ってもよい。さら
に、上述した実施形態では、P型を第1導電型とし、N
型を第2導電型としているが、これに限定されるもので
はない。N型を第1導電型とし、P型を第2導電型とし
てももちろんかまわない。In the above-described embodiment, the semiconductor substrate is thinned by chemical etching. However, the present invention is not limited to this. For example, thinning may be performed by a method such as mechanical polishing or anisotropic etching. Further, in the embodiment described above, the P type is the first conductivity type, and the N type is
The type is the second conductivity type, but is not limited to this. The N-type may be the first conductivity type and the P-type may be the second conductivity type.
【0129】なお、第3または第4の実施形態の露光装
置として、レチクルと基板とを同期移動してレチクルの
パターンを露光する走査型の露光装置(USP5473
410)にも適用することができる。また、第3の実施
形態の露光装置として、レチクルと基板とを静止した状
態でレチクルのパターンを露光し、基板を順次ステップ
移動させるステップ・アンド・リピート型の露光装置に
も適用することができる。As an exposure apparatus according to the third or fourth embodiment, a scanning exposure apparatus (US Pat. No. 5,473,973) for exposing a reticle pattern by synchronously moving a reticle and a substrate.
410) can also be applied. The exposure apparatus according to the third embodiment can be applied to a step-and-repeat exposure apparatus that exposes a reticle pattern while the reticle and the substrate are stationary and sequentially moves the substrate. .
【0130】なお、第3の実施形態の露光装置として、
投影光学系を用いることなくレチクルと基板とを密接さ
せてレチクルのパターンを露光するプロキシミティ露光
装置にも適用することができる。また、露光装置の用途
としては半導体製造用の露光装置に限定されることな
く、例えば、角型のガラスプレートに液晶表示素子パタ
ーンを露光する液晶用の露光装置や、薄膜磁気ヘッドを
製造するための露光装置にも広く適当できる。Incidentally, as the exposure apparatus of the third embodiment,
The present invention can also be applied to a proximity exposure apparatus that exposes a reticle pattern by bringing a reticle and a substrate into close contact without using a projection optical system. Further, the application of the exposure apparatus is not limited to an exposure apparatus for manufacturing a semiconductor. For example, an exposure apparatus for a liquid crystal that exposes a liquid crystal display element pattern to a square glass plate, or a thin film magnetic head is manufactured. Widely applicable to the exposure apparatus.
【0131】なお、第3の実施形態の露光装置の光源
は、g線(436nm)、i線(365nm)、KrF
エキシマレーザ(248nm)、ArFエキシマレーザ
(193nm)、F2レーザ(157nm)のみなら
ず、X線や電子線などの荷電粒子線を用いることができ
る。例えば、電子線を用いる場合には電子銃として、熱
電子放射型のランタンヘキサボライト(LaB6)、タ
ンタル(Ta)を用いることができる。The light source of the exposure apparatus according to the third embodiment includes g-line (436 nm), i-line (365 nm), KrF
Not only an excimer laser (248 nm), an ArF excimer laser (193 nm), and an F 2 laser (157 nm) but also a charged particle beam such as an X-ray or an electron beam can be used. For example, when an electron beam is used, a thermionic emission type lanthanum hexaborite (LaB 6 ) or tantalum (Ta) can be used as an electron gun.
【0132】また、投影光学系の倍率は縮小系のみなら
ず等倍および拡大系のいずれでもよい。なお、投影光学
系としては、エキシマレーザなどの遠紫外線を用いる場
合は硝材として石英や蛍石などの遠紫外線を透過する材
料を用い、F2レーザやX線を用いる場合は反射屈折系
または屈折系の光学系にし(レチクルも反射型タイプの
ものを用いる)、また、電子線を用いる場合には光学系
として電子レンズおよび偏向器からなる電子光学系を用
いればよい。なお、電子線が通過する光路は真空状態に
することはいうまでもない。The magnification of the projection optical system may be not only a reduction system but also an equal magnification or an enlargement system. As the projection optical system, using a material which transmits far ultraviolet rays such as quartz and fluorite as the glass material when using a far ultraviolet rays such as an excimer laser, when using the F 2 laser or X-ray catadioptric or refractive The optical system may be a reflection type reticle. In the case where an electron beam is used, an electron optical system including an electron lens and a deflector may be used as the optical system. It goes without saying that the optical path through which the electron beam passes is in a vacuum state.
【0133】また、ウェハステージやレチクルステージ
にリニアモータ(USP5623853またはUSP5
528118参照)を用いる場合は、エアベアリングを
用いたエア浮上型およびローレンツ力またはりアクタン
ス力を用いた磁気浮上型のどちらを用いてもよい。ま
た、ステージは、ガイドに沿って移動するタイプでもい
いし、ガイドを設けないガイドレスタイプでもよい。Further, a linear motor (US Pat. No. 5,623,853 or US Pat.
528118), either an air levitation type using an air bearing or a magnetic levitation type using Lorentz force or reactance force may be used. The stage may be of a type that moves along a guide or a guideless type that does not have a guide.
【0134】なお、ステージの駆動装置としては、2次
元に磁石を配置した磁石ユニットと、2次元にコイルを
配置した電機子ユニットとを対向させ電磁力によりステ
ージを駆動する平面モータを用いてもよい。この場合、
磁石ユニットと電機子ユニットとのいずれか一方をステ
ージに接続し、磁石ユニットと電機子ユニットとの他方
をステージの移動面側に設ければよい。As the stage driving device, a planar motor that drives a stage by electromagnetic force with a magnet unit having two-dimensionally arranged magnets and an armature unit having two-dimensionally arranged coils opposed to each other may be used. Good. in this case,
One of the magnet unit and the armature unit may be connected to the stage, and the other of the magnet unit and the armature unit may be provided on the moving surface side of the stage.
【0135】また、ウェハステージの移動により発生す
る反力は、特開平8−166475号公報(USP55
28118)に記載されているように、フレーム部材を
用いて機械的に床(大地)に逃がしてもよい。なお、レ
チクルステージの移動により発生する反力は、特開平8
−330224号公報(US S/N 08/416558)に記載さ
れているように、フレーム部材を用いて機械的に床(大
地)に逃がしてもよい。The reaction force generated by the movement of the wafer stage is disclosed in Japanese Patent Application Laid-Open No. 8-166475 (US Pat.
28118), a frame member may be used to mechanically escape to the floor (ground). Note that the reaction force generated by the movement of the reticle stage is disclosed in
As described in US Pat. No. 3,330,224 (US S / N 08/416558), a frame member may be used to mechanically escape to the floor (ground).
【0136】また、複数のレンズから構成される照明光
学系、投影光学系を露光装置本体に組み込み、光学調整
をするとともに、多数の機械部品からなるレチクルステ
ージやウェハステージを露光装置本体に取り付けて配線
や配管を接続し、更に総合調整(電気調整、動作確認
等)をすることにより、本実施形態の露光装置を製造す
ることができる。なお、露光装置の製造は温度およびク
リーン度等が管理されたクリーンルームで行うことが望
ましい。Further, an illumination optical system and a projection optical system composed of a plurality of lenses are incorporated in the main body of the exposure apparatus, and optical adjustment is performed. The exposure apparatus of the present embodiment can be manufactured by connecting wires and pipes and performing overall adjustment (electrical adjustment, operation confirmation, and the like). It is desirable that the manufacture of the exposure apparatus be performed in a clean room in which the temperature, cleanliness, and the like are controlled.
【0137】なお、半導体デバイスなどのマイクロデバ
イスは、デバイスの機能・性能設計を行うステップ、こ
の設計ステップに基づいたレチクルを制作するステッ
プ、シリコン材料からウェハを制作するステップ、前述
した実施形態の露光装置によりレチクルのパターンをウ
ェハに露光するステップ、デバイス組み立てステップ
(ダイシング工程、ボンディング工程、パッケージ工程
を含む)、検査ステップ等を経て製造される。In the case of a microdevice such as a semiconductor device, a step of designing the function and performance of the device, a step of producing a reticle based on the design step, a step of producing a wafer from a silicon material, It is manufactured through a step of exposing a reticle pattern on a wafer by an apparatus, a step of assembling a device (including a dicing step, a bonding step, and a package step), an inspection step, and the like.
【0138】また、本発明の撮像装置は、露光装置の用
途に限らず、撮像装置を備えたシステム全般に適用可能
である。なお、上述した第5〜7の実施形態では、撮像
装置11を製造する場合について説明した。しかしなが
ら、本発明のデバイス製造方法は、撮像装置11の製造
に限定されるものではない。本発明のデバイス製造方法
は、デバイス全般の製造方法に適用可能である。例え
ば、液晶表示デバイス、半導体装置全般に適用可能であ
る。また特に、本発明のデバイス製造方法は、上述した
作用効果から、デバイス構造を両面に形成する用途に適
している。Further, the imaging apparatus of the present invention is not limited to the use of the exposure apparatus, but is applicable to all systems including the imaging apparatus. In the fifth to seventh embodiments, the case where the imaging device 11 is manufactured has been described. However, the device manufacturing method of the present invention is not limited to manufacturing the imaging device 11. The device manufacturing method of the present invention is applicable to a general device manufacturing method. For example, the present invention is applicable to liquid crystal display devices and semiconductor devices in general. In particular, the device manufacturing method of the present invention is suitable for an application in which a device structure is formed on both sides due to the above-described effects.
【0139】[0139]
【発明の効果】以上説明したように、本発明に記載の撮
像装置では、第2面側に電荷蓄積部を形成することによ
り、第2面側における信号電荷の移動距離を実質的に短
縮する。このような移動距離の短縮作用により、エネル
ギー線の検出効率とスメア発生を改善することが可能と
なる。また、本発明に記載の撮像装置では、電荷蓄積部
で信号電荷を遮るので、従来必要であった機械式シャッ
タを省くことが可能となる。特に、請求項1に記載の発
明では、空乏化阻止層を設けるので、第2面側からの暗
電流の混入を確実に抑制することが可能となる。As described above, in the image pickup apparatus according to the present invention, the moving distance of the signal charges on the second surface side is substantially reduced by forming the charge accumulation portion on the second surface side. . By such an action of shortening the moving distance, it is possible to improve the energy beam detection efficiency and the generation of smear. Further, in the imaging device according to the present invention, since the signal charge is blocked by the charge storage unit, it is possible to omit the mechanical shutter which is conventionally required. In particular, according to the first aspect of the present invention, since the depletion preventing layer is provided, it is possible to reliably suppress the mixing of dark current from the second surface side.
【0140】請求項2に記載の発明では、空乏化阻止層
を第1導電型に設定するので、バックサイドウエルを潰
して、エネルギー線の検出効率をさらに高めることが可
能となる。According to the second aspect of the present invention, since the depletion preventing layer is set to the first conductivity type, it is possible to crush the backside well and to further improve the efficiency of detecting energy rays.
【0141】請求項3に記載の発明では、空乏化阻止層
を検出対象のエネルギー線を透過可能な程度の不純物分
布に設定するので、エネルギー線の検出効率が高めるこ
とが可能となる。According to the third aspect of the present invention, since the depletion preventing layer is set to have an impurity distribution that can transmit the energy beam to be detected, the efficiency of detecting the energy beam can be improved.
【0142】請求項4に記載の発明では、電荷移送完了
時に電荷蓄積部が完全空乏化される。この完全空乏化に
より、残像を大幅に低減することができる。なお、上述
した空乏化阻止層には、この完全空乏化を実現しやすく
する作用がある。According to the fourth aspect of the present invention, the charge storage portion is completely depleted when the charge transfer is completed. This complete depletion can significantly reduce the afterimage. Note that the above-described depletion prevention layer has an effect of facilitating realization of the complete depletion.
【0143】請求項5に記載の発明では、電荷蓄積部が
信号電荷を蓄積している期間中に、電荷転送部の無効電
荷を排出するので、第1面側で発生した暗電流が、電荷
転送部に徒らに滞留するおそれがなく、良好な画像を撮
像することが可能となる。According to the fifth aspect of the present invention, while the charge accumulating portion is accumulating the signal charges, the ineffective charges of the charge transfer portion are discharged. Therefore, the dark current generated on the first surface side is reduced by the electric charges. It is possible to capture a good image without the possibility of staying in the transfer unit.
【0144】請求項6に記載の発明では、電荷転送部の
第1面側のポテンシャルを基板電位に近づけるような電
位操作を行う。その結果、第1面側の表面空乏化が回避
され、第1面側の暗電流を抑制した良好な画像を撮像す
ることが可能となる。In the present invention, a potential operation is performed such that the potential on the first surface side of the charge transfer section approaches the substrate potential. As a result, surface depletion on the first surface side is avoided, and a good image in which dark current on the first surface side is suppressed can be captured.
【0145】請求項7に記載の発明では、電荷蓄積部か
ら溢れた過剰電荷を、電荷転送部を介して排出する。し
たがって、過剰電荷が隣接画素の電荷蓄積部にオーバー
フローするおそれが少なく、ブルーミング現象を確実に
抑制することが可能となる。According to the seventh aspect of the present invention, excess charges overflowing from the charge storage section are discharged through the charge transfer section. Therefore, there is little possibility that the excess charge overflows to the charge storage portion of the adjacent pixel, and the blooming phenomenon can be reliably suppressed.
【0146】請求項8に記載の発明では、半導体基体の
基板電位を操作して、信号電荷を電荷蓄積部から電荷転
送部へ移送する。その結果、信号電荷の移送が確実かつ
容易となり、電荷蓄積部の飽和電荷量をさらに大きく確
保することが可能となる。According to the eighth aspect of the present invention, the signal charge is transferred from the charge storage section to the charge transfer section by controlling the substrate potential of the semiconductor substrate. As a result, the transfer of the signal charge becomes reliable and easy, and the saturated charge amount of the charge storage portion can be further secured.
【0147】請求項9に記載の発明では、半導体基体を
ウエル構造とするので、半導体基体の静電容量が小さ
く、半導体基体の電位を高速制御することが可能とな
る。したがって、電荷蓄積部から電荷転送部への電荷移
送動作を一段とスピードアップすることが可能となる。According to the ninth aspect of the present invention, since the semiconductor substrate has a well structure, the capacitance of the semiconductor substrate is small, and the potential of the semiconductor substrate can be controlled at high speed. Therefore, the speed of the charge transfer operation from the charge storage unit to the charge transfer unit can be further increased.
【0148】請求項10に記載の製造方法により、請求
項1に記載の撮像装置を製造することが可能となる。According to the manufacturing method of the tenth aspect, it is possible to manufacture the imaging device of the first aspect.
【0149】請求項11に記載の位置合わせ装置では、
上述したような請求項1〜9に記載の撮像装置を使用す
るので、撮像品質が向上して高い位置決め精度を得るこ
とが可能となる。In the positioning device according to the eleventh aspect,
Since the above-described imaging apparatus according to the first to ninth aspects is used, it is possible to improve imaging quality and obtain high positioning accuracy.
【0150】請求項12に記載の露光装置では、上述し
たような請求項11に記載の位置合わせ装置を搭載する
ので、基板の露光位置精度を向上させることが可能とな
る。In the exposure apparatus according to the twelfth aspect, since the positioning apparatus according to the eleventh aspect is mounted, it is possible to improve the exposure position accuracy of the substrate.
【0151】請求項13に記載のデバイス製造方法で
は、第1アライメントマークの履歴を位置の基準とし
て、第1面側のデバイス構造を形成する。また、この第
1アライメントマークの反転マーク(第2アライメント
マーク)を位置の基準として、第2面側のデバイス構造
を形成する。したがって、基台部分の第1面側および第
2面側の双方で位置整合のとれたデバイス構造を確実か
つ容易に形成することが可能となる。また、このように
片面ずつ製造する過程で両面構造の位置整合が自然にと
れるため、従来の両面アライナーや赤外線アライナーが
不要となる。したがって、一般的な製造装置を使用し
て、両面構造の位置合わせが必要なデバイスを製造する
ことが可能となる。In the device manufacturing method according to the thirteenth aspect, the device structure on the first surface side is formed using the history of the first alignment mark as a position reference. Further, a device structure on the second surface side is formed using the inversion mark (second alignment mark) of the first alignment mark as a position reference. Therefore, it is possible to reliably and easily form a device structure that is aligned on both the first surface side and the second surface side of the base portion. In addition, since the alignment of the two-sided structure can be naturally achieved in the process of manufacturing one side at a time, the conventional double-sided aligner and infrared aligner become unnecessary. Therefore, it is possible to manufacture a device that requires alignment of the double-sided structure using a general manufacturing apparatus.
【0152】請求項14に記載のデバイス製造方法で
は、第1アライメントマークを位置の基準として、第1
面側のデバイス構造を形成する。また、この第1アライ
メントマークの反転マーク(第2アライメントマーク)
を位置の基準として、第2面側のデバイス構造を形成す
る。したがって、基台部分の第1面側および第2面側の
双方で位置整合のとれたデバイス構造を確実かつ容易に
形成することが可能となる。また、このように片面ずつ
製造する過程で両面構造の位置整合が自然にとれるた
め、従来の両面アライナーや赤外線アライナーが不要と
なる。したがって、一般的な製造装置を使用して、両面
構造の位置合わせが必要なデバイスを製造することが可
能となる。According to a fourteenth aspect of the device manufacturing method, the first alignment mark is used as a position reference and the first
The device structure on the surface side is formed. A reversal mark of the first alignment mark (second alignment mark)
Is used as a position reference to form a device structure on the second surface side. Therefore, it is possible to reliably and easily form a device structure that is aligned on both the first surface side and the second surface side of the base portion. In addition, since the alignment of the two-sided structure can be naturally achieved in the process of manufacturing one side at a time, the conventional double-sided aligner and infrared aligner become unnecessary. Therefore, it is possible to manufacture a device that requires alignment of the double-sided structure using a general manufacturing apparatus.
【0153】請求項15に記載のデバイス製造方法で
は、基板の第1アライメントマークの上にデバイスの基
台部分を形成して、基台部分に履歴を生じさせる。この
履歴の打ち直しマークを位置の基準とすることにより、
基板上の第1アライメントマークに位置整合のとれたデ
バイス構造を基台部分の第1面側に形成することが可能
となる。In the device manufacturing method according to the fifteenth aspect, a base portion of the device is formed on the first alignment mark of the substrate, and a history is generated in the base portion. By using the reworked mark of this history as a reference for the position,
It is possible to form a device structure that is aligned with the first alignment mark on the substrate on the first surface side of the base portion.
【0154】請求項16に記載のデバイス製造方法で
は、基板の第1アライメントマークの上にデバイスの基
台部分を形成し、その後に基板を除去する。その結果、
基台部分に第1アライメントマークの反転マークである
第2アライメントマークが現れる。この第2アライメン
トマークを位置の基準とすることにより、基板上の第1
アライメントマークに位置整合のとれたデバイス構造を
基台部分の第2面側に形成することが可能となる。In the device manufacturing method according to the sixteenth aspect, a base portion of the device is formed on the first alignment mark of the substrate, and thereafter, the substrate is removed. as a result,
A second alignment mark, which is a reversal mark of the first alignment mark, appears on the base portion. By using this second alignment mark as a position reference, the first alignment mark
It is possible to form a device structure that is aligned with the alignment mark on the second surface side of the base portion.
【0155】請求項17に記載のデバイス製造方法で
は、基台部分の第1面側の加工時に除去予定領域をパタ
ーン形成しておく。この除去予定領域を第2面側から除
去することにより、基台部分の第2面側にアライメント
マークを出現させる。そのため、第1面側から第2面側
に製造工程を移行する際に、アライメントマークを新た
に形成する必要がない。また、このアライメントマーク
を位置の基準とすることにより、基台部分の第2面側
に、第1面側の加工時と位置整合のとれたデバイス構造
を形成することが可能となる。In the device manufacturing method according to the seventeenth aspect, the region to be removed is formed in a pattern at the time of processing the first surface side of the base portion. By removing the area to be removed from the second surface side, an alignment mark appears on the second surface side of the base portion. Therefore, it is not necessary to newly form an alignment mark when shifting the manufacturing process from the first surface side to the second surface side. Also, by using this alignment mark as a reference for the position, it is possible to form a device structure on the second surface side of the base portion that is aligned with the processing on the first surface side.
【0156】請求項18に記載のデバイス製造方法で
は、基台部分の第1面側の加工に際して、第2面側の開
口予定箇所に開口予定領域を形成しておく。この開口予
定領域を第2面側から除去することにより、基台部分の
第2面側に開口穴を形成する。この開口穴は、開口予定
領域として第1面側から予め埋め込むため、第1面側の
デバイス構造と開口穴との位置整合を容易にとることが
可能となる。In the device manufacturing method according to the eighteenth aspect, when the base portion is processed on the first surface side, an expected opening area is formed at the expected opening portion on the second surface side. By removing the opening area from the second surface side, an opening hole is formed on the second surface side of the base portion. Since the opening hole is buried in advance from the first surface side as an expected opening region, it is possible to easily align the device structure on the first surface side with the opening hole.
【0157】請求項19に記載のデバイス製造方法で
は、アンチモンを含む基板を使用する。したがって、基
台形成工程における基板のオートドーピングを抑制し、
アライメントマークの形状を良好に形成もしくは保つこ
とが可能になる。その結果、高い位置精度でデバイス構
造を製造することが可能になる。In the device manufacturing method according to the nineteenth aspect, a substrate containing antimony is used. Therefore, the auto-doping of the substrate in the base forming process is suppressed,
It is possible to favorably form or maintain the shape of the alignment mark. As a result, a device structure can be manufactured with high positional accuracy.
【0158】請求項20に記載のデバイス製造方法で
は、アンチモンを含む除去予定領域を形成する。したが
って、基台形成工程における除去予定領域のオートドー
ピングを抑制し、アライメントマークの形状を良好に形
成もしくは保つことが可能になる。その結果、高い位置
精度でデバイス構造を製造することが可能になる。In the device manufacturing method according to the twentieth aspect, the region to be removed containing antimony is formed. Therefore, it is possible to suppress the auto doping of the region to be removed in the base forming step, and to form or maintain the shape of the alignment mark satisfactorily. As a result, a device structure can be manufactured with high positional accuracy.
【0159】請求項21に記載の波面収差測定装置で
は、上述したような請求項1〜9に記載の撮像装置を使
用するので、撮像品質が向上して、高い波面収差の測定
精度を得ることが可能となる。In the wavefront aberration measuring apparatus according to the twenty-first aspect, since the above-described imaging apparatus according to the first to ninth aspects is used, the imaging quality is improved, and high measurement accuracy of the wavefront aberration is obtained. Becomes possible.
【0160】請求項22に記載の露光装置では、上述し
たような請求項21の波面収差測定装置を搭載するの
で、投影光学系などの波面収差を高精度に検出すること
が可能となる。In the exposure apparatus according to the twenty-second aspect, the wavefront aberration measuring apparatus according to the twenty-first aspect is mounted, so that the wavefront aberration of the projection optical system or the like can be detected with high accuracy.
【図1】第1の実施形態における撮像装置11を第2面
側から見た図である。FIG. 1 is a view of an imaging device 11 according to a first embodiment as viewed from a second surface side.
【図2】撮像装置11のA−A′断面図である。FIG. 2 is a sectional view taken along line AA ′ of the imaging device 11.
【図3】撮像装置11の第1の製造方法を説明する図で
ある。FIG. 3 is a diagram illustrating a first method of manufacturing the imaging device 11.
【図4】撮像装置11の第1の製造方法を説明する図で
ある。FIG. 4 is a diagram illustrating a first manufacturing method of the imaging device 11.
【図5】撮像装置11の第2の製造方法を説明する図で
ある。FIG. 5 is a diagram illustrating a second method of manufacturing the imaging device 11.
【図6】撮像装置11の第2の製造方法を説明する図で
ある。FIG. 6 is a diagram illustrating a second method of manufacturing the imaging device 11.
【図7】電荷蓄積動作および電荷移送動作を説明する図
である。FIG. 7 is a diagram illustrating a charge storage operation and a charge transfer operation.
【図8】第1面側の暗電流抑制動作を説明する図であ
る。FIG. 8 is a diagram illustrating a dark current suppression operation on the first surface side.
【図9】過剰電荷の排出動作を説明する図である。FIG. 9 is a diagram illustrating an operation of discharging excess charges.
【図10】電荷読出し動作を説明する図である。FIG. 10 is a diagram illustrating a charge reading operation.
【図11】第2の実施形態における撮像装置51の断面
図である。FIG. 11 is a sectional view of an imaging device 51 according to a second embodiment.
【図12】第2の実施形態における電荷移送動作を説明
する図である。FIG. 12 is a diagram illustrating a charge transfer operation according to the second embodiment.
【図13】露光装置60を示す図である。FIG. 13 is a view showing an exposure apparatus 60.
【図14】背面照射型の撮像装置71の従来例を示す図
である。FIG. 14 is a diagram showing a conventional example of a back-illuminated imaging device 71.
【図15】第5の実施形態の製造工程を示す図(1/
2)である。FIG. 15 is a view (1/1/2) showing a manufacturing process of the fifth embodiment;
2).
【図16】第5の実施形態の製造工程を示す図(2/
2)である。。FIG. 16 is a view showing a manufacturing process of the fifth embodiment (2 /
2). .
【図17】第6の実施形態の製造工程を示す図である。FIG. 17 is a diagram illustrating a manufacturing process according to the sixth embodiment;
【図18】第7の実施形態の製造工程を示す図である。FIG. 18 is a diagram illustrating a manufacturing process according to the seventh embodiment.
【図19】第4の実施形態の装置構成を示す図である。FIG. 19 is a diagram illustrating an apparatus configuration according to a fourth embodiment.
11 撮像装置 12 半導体基体 13 CCD拡散層 14 ゲート酸化膜 15 転送電極 16 垂直転送部 17 電荷蓄積部 18 空乏化阻止層 19 反射防止膜 20 ALパッド 30、40 P+型基板 31、32、41、43、103 P型エピタキシャル
層 42 P+型不純物領域 52 N型領域 60 露光装置 61 ウェハステージ 62 半導体ウェハ 63 露光部(投影光学系PL) 65 位置検出部 102、202 第1アライメントマーク 104 第1アライメントマーク102の凹凸の履歴 105 履歴を打ち直した打ち直しマーク 111、203 第2アライメントマーク 201 除去予定領域 301 開口予定領域 302 パッド開口部DESCRIPTION OF SYMBOLS 11 Image pickup device 12 Semiconductor base 13 CCD diffusion layer 14 Gate oxide film 15 Transfer electrode 16 Vertical transfer part 17 Charge accumulation part 18 Depletion prevention layer 19 Antireflection film 20 AL pad 30, 40 P + type substrate 31, 32, 41, 43 , 103 P-type epitaxial layer 42 P + -type impurity region 52 N-type region 60 Exposure device 61 Wafer stage 62 Semiconductor wafer 63 Exposure unit (projection optical system PL) 65 Position detection unit 102, 202 First alignment mark 104 First alignment mark 102 History of unevenness 105 of reworked reworked marks 111, 203 second alignment mark 201 area to be removed 301 area to be opened 302 pad opening
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/027 H04N 5/335 U 27/14 H01L 27/14 B H04N 5/335 21/30 502M 516A 525N 27/14 Z Fターム(参考) 2G088 EE01 EE30 FF02 FF10 FF14 GG21 JJ05 JJ09 JJ37 LL12 LL15 4M118 AA05 AB01 BA12 DA03 EA01 FA06 FA21 FA26 FA32 FA38 GA02 GA10 HA30 5C024 AX01 AX11 AX16 CX12 CX13 CX32 CX41 CY47 GX24 GY01 5F046 AA20 AA25 BA03 CB12 CB17 CB25 DA13 DA27 DB01 DC12 EA12 EA13 EA15 EA16 EA17 EA22 EA23 EB01 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H01L 21/027 H04N 5/335 U 27/14 H01L 27/14 B H04N 5/335 21/30 502M 516A 525N 27/14 ZF term (for reference) 2G088 EE01 EE30 FF02 FF10 FF14 GG21 JJ05 JJ09 JJ37 LL12 LL15 4M118 AA05 AB01 BA12 DA03 EA01 FA06 FA21 FA26 FA32 FA38 GA02 GA10 HA30 5C024 AX01 AX11 AX16 CX12 CX12 CX12 CXA CX12 CXA CX12 CXA CX12 CX12 A DA13 DA27 DB01 DC12 EA12 EA13 EA15 EA16 EA17 EA22 EA23 EB01
Claims (22)
反対側の第2面側から照射されるエネルギー線によって
発生した信号電荷を転送して読み出すための電荷転送部
とを有する背面照射型の撮像装置において、 前記第1面側の前記電荷転送部に対向して前記第2面側
に複数形成され、前記エネルギー線によって発生した信
号電荷を画素単位に蓄積する、前記第1導電型と異なる
第2導電型の電荷蓄積部と、 前記電荷蓄積部よりも前記第2面側に設けられ、前記電
荷蓄積部の周囲に広がる空乏化領域が前記第2面に到達
するのを阻止する空乏化阻止層と、 前記電荷蓄積部に蓄積された信号電荷を前記電荷転送部
へ移送する電荷移送手段とを備えたことを特徴とする撮
像装置。1. A semiconductor substrate of a first conductivity type, and a signal generated by an energy beam formed on a first surface side of the semiconductor substrate and irradiated from a second surface side opposite to the first surface side. A back-illuminated imaging device having a charge transfer unit for transferring and reading out a charge, a plurality of charge transfer units being formed on the second surface side facing the charge transfer unit on the first surface side, and A charge accumulation unit of a second conductivity type different from the first conductivity type, which accumulates generated signal charges in pixel units; and a charge accumulation unit provided on the second surface side of the charge accumulation unit, around the charge accumulation unit. A depletion prevention layer for preventing the expanding depletion region from reaching the second surface; and charge transfer means for transferring the signal charges stored in the charge storage unit to the charge transfer unit. Imaging device.
特徴とする撮像装置。2. The imaging device according to claim 1, wherein the depletion prevention layer is a layer of the first conductivity type.
置において、 前記空乏化阻止層は、前記エネルギー線が透過可能な不
純物分布で、かつ前記空乏化領域が前記第2面に到達す
るのを阻止できる不純物濃度であることを特徴とする撮
像装置。3. The imaging device according to claim 1, wherein the depletion prevention layer has an impurity distribution through which the energy rays can pass, and the depletion region reaches the second surface. An image pickup device having an impurity concentration capable of preventing the occurrence of the image.
に記載の撮像装置において、 前記電荷蓄積部は、電荷移送完了時に完全空乏化されて
いることを特徴とする撮像装置。4. The imaging device according to claim 1, wherein the charge storage unit is completely depleted when the charge transfer is completed.
反対側の第2面側から照射されるエネルギー線によって
発生した信号電荷を転送して読み出すための電荷転送部
とを有する背面照射型の撮像装置において、 前記第1面側の前記電荷転送部に対向して前記第2面側
に複数形成され、前記エネルギー線によって発生した信
号電荷を画素単位に蓄積する、前記第1導電型とは異な
る第2導電型の電荷蓄積部と、 前記電荷蓄積部に蓄積された信号電荷を前記電荷転送部
へ移送する電荷移送手段と、 前記電荷蓄積部による信号電荷の蓄積期間中に、前記電
荷転送部を駆動して無効電荷を排出する無効電荷排出手
段を備えたことを特徴とする撮像装置。5. A signal generated by a semiconductor substrate of a first conductivity type and an energy beam formed on a first surface side of the semiconductor substrate and irradiated from a second surface side opposite to the first surface side. A back-illuminated imaging device having a charge transfer unit for transferring and reading out a charge, a plurality of charge transfer units being formed on the second surface side facing the charge transfer unit on the first surface side, and A charge accumulation unit of a second conductivity type different from the first conductivity type for accumulating the generated signal charges in pixel units, and a charge transfer unit for transferring the signal charges accumulated in the charge accumulation unit to the charge transfer unit An image capturing apparatus comprising: an invalid charge discharging unit that drives the charge transfer unit to discharge invalid charges during a period in which the charge storage unit stores signal charges.
反対側の第2面側から照射されるエネルギー線によって
発生した信号電荷を転送して読み出すための電荷転送部
とを有する背面照射型の撮像装置において、 前記第1面側の前記電荷転送部に対向して前記第2面側
に複数形成され、前記エネルギー線によって発生した信
号電荷を画素単位に蓄積する、前記第1導電型とは異な
る第2導電型の電荷蓄積部と、 前記電荷蓄積部に蓄積された信号電荷を前記電荷転送部
へ移送する電荷移送手段と、 前記電荷蓄積部による信号電荷の蓄積期間中の少なくと
も所定期間は、前記電荷転送部の前記第1面側のポテン
シャルを基板電位に近づけて、前記第1面側からの暗電
流の流入を抑制する暗電流抑制手段を備えたことを特徴
とする撮像装置。6. A signal generated by a semiconductor substrate of a first conductivity type and an energy beam formed on a first surface side of the semiconductor substrate and irradiated from a second surface side opposite to the first surface side. A back-illuminated imaging device having a charge transfer unit for transferring and reading out a charge, a plurality of charge transfer units being formed on the second surface side facing the charge transfer unit on the first surface side, and A charge accumulation unit of a second conductivity type different from the first conductivity type for accumulating the generated signal charges in pixel units, and a charge transfer unit for transferring the signal charges accumulated in the charge accumulation unit to the charge transfer unit For at least a predetermined period during the signal charge accumulation period by the charge accumulation unit, the potential of the charge transfer unit on the first surface side is brought close to the substrate potential, and the inflow of dark current from the first surface side is reduced. Dark current suppression Imaging apparatus characterized by comprising a.
反対側の第2面側から照射されるエネルギー線によって
発生した信号電荷を転送して読み出すための電荷転送部
とを有する背面照射型の撮像装置において、 前記第1面側の前記電荷転送部に対向して前記第2面側
に複数形成され、前記エネルギー線によって発生した信
号電荷を画素単位に蓄積する、前記第1導電型とは異な
る第2導電型の電荷蓄積部と、 前記電荷蓄積部に蓄積された信号電荷を前記電荷転送部
へ移送する電荷移送手段と、 前記電荷蓄積部の飽和電荷量を超えて発生した過剰電荷
を、前記電荷転送部へオーバーフローさせ、前記電荷転
送部を駆動して前記過剰電荷を排出する過剰電荷排出手
段を備えたことを特徴とする撮像装置。7. A signal generated by a semiconductor substrate of a first conductivity type and an energy beam formed on a first surface side of the semiconductor substrate and irradiated from a second surface side opposite to the first surface side. A back-illuminated imaging device having a charge transfer unit for transferring and reading out a charge, a plurality of charge transfer units being formed on the second surface side facing the charge transfer unit on the first surface side, and A charge accumulation unit of a second conductivity type different from the first conductivity type for accumulating the generated signal charges in pixel units, and a charge transfer unit for transferring the signal charges accumulated in the charge accumulation unit to the charge transfer unit And an excess charge discharging means for overflowing excess charge generated in excess of the saturated charge amount of the charge storage unit to the charge transfer unit, driving the charge transfer unit and discharging the excess charge. Featured imaging Location.
反対側の第2面側から照射されるエネルギー線によって
発生した信号電荷を転送して読み出すための電荷転送部
とを有する背面照射型の撮像装置において、 前記第1面側の前記電荷転送部に対向して前記第2面側
に複数形成され、前記エネルギー線によって発生した信
号電荷を画素単位に蓄積する、前記第1導電型とは異な
る第2導電型の電荷蓄積部と、 前記電荷蓄積部に蓄積された信号電荷を前記電荷転送部
へ移送する電荷移送手段とを備え、 前記電荷移送手段は、前記半導体基体に電圧を印加して
前記電荷蓄積部のポテンシャルを制御することにより、
前記電荷蓄積部の電荷を前記電荷転送部へ移送する手段
であることを特徴とする撮像装置。8. A signal generated by a semiconductor substrate of a first conductivity type and an energy beam formed on a first surface side of the semiconductor substrate and irradiated from a second surface side opposite to the first surface side. A back-illuminated imaging device having a charge transfer unit for transferring and reading out a charge, a plurality of charge transfer units being formed on the second surface side facing the charge transfer unit on the first surface side, and A charge accumulation unit of a second conductivity type different from the first conductivity type for accumulating the generated signal charges in pixel units, and a charge transfer unit for transferring the signal charges accumulated in the charge accumulation unit to the charge transfer unit The charge transfer unit controls the potential of the charge storage unit by applying a voltage to the semiconductor substrate,
An imaging device, which is means for transferring the electric charge of the electric charge storage unit to the electric charge transfer unit.
れたウエル構造であることを特徴とする撮像装置。9. The imaging device according to claim 8, wherein the semiconductor base has a well structure surrounded by the semiconductor region of the second conductivity type.
方法であって、 第1導電型の半導体基体を薄膜化する薄膜化工程と、 薄膜化された前記半導体基体の一方の面側に、前記第1
導電型とは異なる第2導電型の電荷蓄積部を複数形成す
る蓄積部形成工程と、 薄膜化された前記半導体基体の前記一方の面側に、前記
電荷蓄積部による表面空乏化を防止するための前記第1
導電型の空乏化阻止層を形成する層形成工程とを有する
ことを特徴とする撮像装置の製造方法。10. A method for manufacturing a back-illuminated imaging device, comprising: a thinning step of thinning a semiconductor substrate of a first conductivity type; and one surface side of the thinned semiconductor substrate. The first
An accumulating portion forming step of forming a plurality of charge accumulating portions of a second conductivity type different from the conductivity type; and preventing the surface depletion by the charge accumulating portions on the one surface side of the thinned semiconductor substrate. The first of
Forming a conductive type depletion preventing layer.
項に記載の撮像装置と、 前記撮像装置を用いて物体または前記物体上に形成され
たマークを撮像し、撮像画像に基づいて、前記物体の位
置情報の検出を行う位置検出部と、 前記位置情報に基づいて、前記物体の位置決めを行う位
置制御部とを備えたことを特徴とする位置合わせ装置。11. The method according to claim 1, wherein
An image capturing apparatus according to claim 1, an image capturing apparatus that captures an object or a mark formed on the object using the image capturing apparatus, and detects position information of the object based on a captured image. A position control unit for positioning the object based on the information.
と、 前記位置合わせ装置により位置合わせされた物体である
基板に対し、所定パターンを露光する露光部とを備えた
ことを特徴とする露光装置。12. An exposure apparatus comprising: the alignment apparatus according to claim 11; and an exposure unit configured to expose a predetermined pattern to a substrate, which is an object aligned by the alignment apparatus. .
ークを形成するマーク形成工程と、 前記基板の前記第1面側にデバイスの基台部分を形成す
る基台形成工程と、 前記基台形成工程において形成される前記基台部分の前
記第1面側の凹または凸を基準として、前記基台部分の
前記第1面側に、第1の構造を形成する第1面側処理工
程と、 前記基台部分の前記第1面側とは反対側の第2面側から
前記基板を除去する除去工程と、 前記除去工程により前記基台部分の前記第2面側に現れ
た第2アライメントマークを基準として、前記基台部分
の前記第2面側に、前記第1の構造とは異なる第2の構
造を形成する第2面側処理工程とを有することを特徴と
するデバイス製造方法。13. A mark forming step of forming a first alignment mark on a first surface side of a substrate; a base forming step of forming a base portion of a device on the first surface side of the substrate; A first surface side processing step of forming a first structure on the first surface side of the base portion with reference to a concave or convex on the first surface side of the base portion formed in the forming step; A removing step of removing the substrate from a second surface side of the base portion opposite to the first surface side; and a second alignment appearing on the second surface side of the base portion in the removing step. A second surface side processing step of forming a second structure different from the first structure on the second surface side of the base portion with reference to a mark.
を形成する基台形成工程と、 前記基台部分に、前記基板まで届き、かつ選択的に除去
可能な除去予定領域を形成する除去予定領域形成工程
と、 前記除去予定領域の前記第1面側に第1アライメントマ
ークを形成するマーク形成工程と、 前記第1アライメントマークを基準として、前記基台部
分の前記第1面側に、第1の構造を構成する第1面側処
理工程と、 少なくとも前記第1アライメントマークを覆うように層
を形成する層形成工程と、 前記基台部分の前記第1面側とは反対側の第2面側から
前記基板および前記除去予定領域を除去する除去工程
と、 前記除去工程により前記第2面側に現れた第2アライメ
ントマークを基準として、前記基台部分の前記第2面側
に、前記第1の構造とは異なる第2の構造を形成する第
2面側処理工程とを有することを特徴とするデバイス製
造方法。14. A pedestal forming step of forming a pedestal portion of a device on the first surface side of the substrate, and forming a to-be-removed region which reaches the substrate and can be selectively removed in the pedestal portion. A step of forming an area to be removed; a mark forming step of forming a first alignment mark on the first surface side of the area to be removed; and a step of forming a first alignment mark on the first surface side of the base portion with reference to the first alignment mark. A first surface side processing step of forming a first structure, a layer forming step of forming a layer so as to cover at least the first alignment mark, and an opposite side of the base portion to the first surface side. A removing step of removing the substrate and the area to be removed from the second surface side; and a second alignment mark appearing on the second surface side in the removing step as a reference. , The first structure A second surface side processing step of forming a second structure different from the first structure.
ークを形成するマーク形成工程と、 前記基板の前記第1面側にデバイスの基台部分を形成す
る基台形成工程と、 前記基台形成工程において前記第1アライメントマーク
の凹または凸によって生じる前記基台部分の前記第1面
側の凹または凸を基準として、前記基台部分の前記第1
面側に第2アライメントマークを形成する工程と、 前記第2アライメントマークを基準として、前記基台部
分の前記第1面側に、所定の構造を形成する処理工程と
を有することを特徴とするデバイス製造方法。15. A mark forming step of forming a first alignment mark on a first surface side of a substrate; a base forming step of forming a base portion of a device on the first surface side of the substrate; In the forming step, the first portion of the base portion is defined on the basis of the recess or protrusion on the first surface side of the base portion caused by the recess or protrusion of the first alignment mark.
Forming a second alignment mark on a surface side; and a processing step of forming a predetermined structure on the first surface side of the base portion with reference to the second alignment mark. Device manufacturing method.
第1アライメントマークを形成するマーク形成工程と、 前記基板の前記第1面側にデバイスの基台部分を形成す
る基台形成工程と、 前記基台部分の前記第1面側とは反対側の第2面側から
前記基板を除去して、前記基台部分の前記第2面側に第
2アライメントマークを出現させる除去工程とを有し、 前記第2アライメントマークを基準として、前記基台部
分の前記第2面側に、所定の構造を形成する処理工程と
を有することを特徴とするデバイス製造方法。16. A mark forming step of forming a concave or convex first alignment mark on a first surface side of a substrate, and a base forming step of forming a device base portion on the first surface side of the substrate. Removing the substrate from a second surface side of the base portion opposite to the first surface side, so that a second alignment mark appears on the second surface side of the base portion; A process of forming a predetermined structure on the second surface side of the base with reference to the second alignment mark.
成されている第1面側にデバイスの基台部分を形成する
基台形成工程と、 前記基台部分に、前記基板まで届き、かつ選択的に除去
可能な除去予定領域を形成する除去予定領域形成工程
と、 前記第1アライメントマークを少なくとも覆うように層
を形成する層形成工程と、 前記基台部分の前記第1面側とは反対側の第2面側から
前記基板および前記除去予定領域を除去し、前記基台部
分の前記第2面側に第2アライメントマークを出現させ
る除去工程と、 前記第2アライメントマークを基準として、前記基台部
分の前記第2面側に、所定の構造を形成する処理工程と
を有することを特徴とするデバイス製造方法。17. A pedestal forming step of forming a pedestal portion of a device on a first surface side of a substrate on which a first alignment mark is formed; and selectively arriving at the pedestal portion to reach the substrate. Forming a layer to be removed to form a layer to be removed, and forming a layer so as to cover at least the first alignment mark; and a side opposite to the first surface of the base portion. Removing the substrate and the area to be removed from the second surface side of the base plate, and causing a second alignment mark to appear on the second surface side of the base portion; and removing the base with reference to the second alignment mark. A process of forming a predetermined structure on the second surface side of the base portion.
を形成する基台形成工程と、 前記基台形成工程の途中または後に、基台部分の開口予
定箇所に、前記基板まで届き、かつ選択的に除去可能な
開口予定領域を形成する開口予定領域形成工程と、 前記基台部分の前記第1面側とは反対側の第2面側から
前記基板および前記開口予定領域を除去し、前記基台部
分の前記第2面側に開口穴(前記開口予定領域の除去
跡)を出現させる除去工程とを有したことを特徴とする
デバイス製造方法。18. A base forming step of forming a base portion of the device on the first surface side of the substrate; and during or after the base forming step, reaching the substrate at an expected opening of the base portion; Forming a scheduled opening region that can be selectively removed, and removing the substrate and the scheduled opening region from a second surface of the base portion opposite to the first surface. A removing step of forming an opening hole (removal mark of the planned opening area) on the second surface side of the base portion.
および請求項17のいずれか1項に記載のデバイス製造
方法において、 前記基板は、アンチモン(Sb)を含むことを特徴とす
るデバイス製造方法。19. The method of claim 13, claim 15, or claim 16.
18. The device manufacturing method according to claim 17, wherein the substrate contains antimony (Sb).
か1項に記載のデバイス製造方法において、 前記除去予定領域形成工程は、アンチモン(Sb)を含
む材料を用いて前記除去予定領域を形成することを特徴
とするデバイス製造方法。20. The device manufacturing method according to claim 14, wherein in the step of forming a region to be removed, the region to be removed is formed using a material containing antimony (Sb). A device manufacturing method characterized by the above-mentioned.
項に記載の撮像装置と、 被検光学系に収差測定用の光束を射出する収差測定光学
系と、 前記被検光学系を通過した前記光束を、前記撮像装置の
撮像面上に集光させる集光レンズと、 前記撮像面上に集光した光束の位置情報を検出する位置
検出部と、 前記位置検出部による検出結果に基づいて、前記被検光
学系の収差を求める演算部とを有することを特徴とする
収差測定装置。21. Any one of claims 1 to 9
Item; an aberration measurement optical system that emits a light beam for aberration measurement to a test optical system; and the light beam that has passed through the test optical system is condensed on an imaging surface of the image pickup device. A condensing lens, a position detection unit that detects position information of the light beam condensed on the imaging surface, and a calculation unit that calculates aberration of the test optical system based on a detection result by the position detection unit. An aberration measuring device, characterized in that:
系とを有することを特徴とする露光装置。22. An exposure apparatus, comprising: the aberration measurement apparatus according to claim 21; and a projection optical system to be subjected to aberration measurement by the aberration measurement apparatus.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001048804A JP2002151676A (en) | 2000-03-17 | 2001-02-23 | Image pickup device, its manufacturing method, alignment device, aligner, abberation measuring instrument, and method of manufacturing the device |
KR1020010013547A KR20010090448A (en) | 2000-03-17 | 2001-03-16 | Image pickup apparatus, method of manufacturing the same, exposure apparatus using image pickup apparatus, measuring apparatus, alignment apparatus, and astigmatism measuring apparatus |
TW090106166A TW503467B (en) | 2000-03-17 | 2001-03-16 | Camera and the manufacturing method thereof, exposure device using the same, measurement device, alignment device and aberration measurement device |
US09/810,227 US20010032987A1 (en) | 2000-03-17 | 2001-03-16 | Image sensor, method of fabricating the same, and exposure apparatus, measuring device, alignment device, and aberration measuring device using the image sensor |
US09/908,181 US20010054723A1 (en) | 2000-03-17 | 2001-07-18 | Image sensor, method of fabricating the same, and exposure apparatus, measuring device, alignment device, and aberration measuring device using the image sensor |
US10/618,374 US7132702B2 (en) | 2000-03-17 | 2003-07-11 | Image sensor |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000076424 | 2000-03-17 | ||
JP2000259349 | 2000-08-29 | ||
JP2000-76424 | 2000-08-29 | ||
JP2000-259349 | 2000-08-29 | ||
JP2001048804A JP2002151676A (en) | 2000-03-17 | 2001-02-23 | Image pickup device, its manufacturing method, alignment device, aligner, abberation measuring instrument, and method of manufacturing the device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002151676A true JP2002151676A (en) | 2002-05-24 |
Family
ID=27342711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001048804A Pending JP2002151676A (en) | 2000-03-17 | 2001-02-23 | Image pickup device, its manufacturing method, alignment device, aligner, abberation measuring instrument, and method of manufacturing the device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002151676A (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165042A (en) * | 2004-12-02 | 2006-06-22 | Sony Corp | Transfer apparatus, transfer method, and inspection device |
JP2007150283A (en) * | 2005-11-23 | 2007-06-14 | Taiwan Semiconductor Manufacturing Co Ltd | Back-illuminated image sensor, and method for providing same with extended metal part |
JP2008300614A (en) * | 2007-05-31 | 2008-12-11 | Fujifilm Corp | Imaging element, manufacturing method of imaging element, and semiconductor substrate for imaging element |
JP2009290229A (en) * | 2009-08-28 | 2009-12-10 | Sony Corp | Backside illuminated solid-state imaging device and method for manufacturing backside illuminated solid-state imaging device |
US7825001B2 (en) | 2007-02-19 | 2010-11-02 | Fujifilm Corporation | Electronic device, method for manufacturing the same, and silicon substrate for electronic device |
US8030608B2 (en) | 2006-09-20 | 2011-10-04 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
JP2012079982A (en) * | 2010-10-04 | 2012-04-19 | Canon Inc | Solid-state imaging device and method of manufacturing the same |
KR101142471B1 (en) | 2004-03-29 | 2012-05-15 | 소니 주식회사 | Solid-state image pickup device and manufacturing method thereof and semiconductor integrated circuit device and manufacturing method thereof |
JP2012142623A (en) * | 2012-04-13 | 2012-07-26 | Sony Corp | Manufacturing method of solid-state imaging element and solid-state imaging element |
US8436443B2 (en) | 2006-09-29 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside depletion for backside illuminated image sensors |
JP2013149712A (en) * | 2012-01-18 | 2013-08-01 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2013201446A (en) * | 2013-05-20 | 2013-10-03 | Sony Corp | Method for manufacturing solid-state imaging element |
US8638381B2 (en) | 2009-02-17 | 2014-01-28 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US9443897B2 (en) | 2001-07-11 | 2016-09-13 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5769980A (en) * | 1980-10-20 | 1982-04-30 | Matsushita Electric Ind Co Ltd | Solid-state image sensor |
JPS63294080A (en) * | 1987-05-26 | 1988-11-30 | Matsushita Electric Ind Co Ltd | Solid-state image pickup device |
JPS6486553A (en) * | 1987-09-29 | 1989-03-31 | Toshiba Corp | Solid-state image sensing device |
JPH0513470A (en) * | 1991-06-28 | 1993-01-22 | Nec Corp | Charge coupled device |
JPH05190828A (en) * | 1992-01-10 | 1993-07-30 | Sharp Corp | Solid-state image-sensing element |
JPH0697031A (en) * | 1992-09-14 | 1994-04-08 | Nikon Corp | Positioning method for projection aligner |
JPH06326293A (en) * | 1993-05-12 | 1994-11-25 | Hamamatsu Photonics Kk | Photodetector |
JPH09307817A (en) * | 1995-05-23 | 1997-11-28 | Sharp Corp | Driver circuit |
JPH11297615A (en) * | 1998-04-09 | 1999-10-29 | Nikon Corp | Projection aligner and manufacture of semiconductor device using the aligner |
-
2001
- 2001-02-23 JP JP2001048804A patent/JP2002151676A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5769980A (en) * | 1980-10-20 | 1982-04-30 | Matsushita Electric Ind Co Ltd | Solid-state image sensor |
JPS63294080A (en) * | 1987-05-26 | 1988-11-30 | Matsushita Electric Ind Co Ltd | Solid-state image pickup device |
JPS6486553A (en) * | 1987-09-29 | 1989-03-31 | Toshiba Corp | Solid-state image sensing device |
JPH0513470A (en) * | 1991-06-28 | 1993-01-22 | Nec Corp | Charge coupled device |
JPH05190828A (en) * | 1992-01-10 | 1993-07-30 | Sharp Corp | Solid-state image-sensing element |
JPH0697031A (en) * | 1992-09-14 | 1994-04-08 | Nikon Corp | Positioning method for projection aligner |
JPH06326293A (en) * | 1993-05-12 | 1994-11-25 | Hamamatsu Photonics Kk | Photodetector |
JPH09307817A (en) * | 1995-05-23 | 1997-11-28 | Sharp Corp | Driver circuit |
JPH11297615A (en) * | 1998-04-09 | 1999-10-29 | Nikon Corp | Projection aligner and manufacture of semiconductor device using the aligner |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9455293B2 (en) | 2001-07-11 | 2016-09-27 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
US9443897B2 (en) | 2001-07-11 | 2016-09-13 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
KR101142471B1 (en) | 2004-03-29 | 2012-05-15 | 소니 주식회사 | Solid-state image pickup device and manufacturing method thereof and semiconductor integrated circuit device and manufacturing method thereof |
JP2006165042A (en) * | 2004-12-02 | 2006-06-22 | Sony Corp | Transfer apparatus, transfer method, and inspection device |
JP2007150283A (en) * | 2005-11-23 | 2007-06-14 | Taiwan Semiconductor Manufacturing Co Ltd | Back-illuminated image sensor, and method for providing same with extended metal part |
US7973380B2 (en) | 2005-11-23 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for providing metal extension in backside illuminated sensor for wafer level testing |
US8030608B2 (en) | 2006-09-20 | 2011-10-04 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
US8759141B2 (en) | 2006-09-29 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside depletion for backside illuminated image sensors |
US8436443B2 (en) | 2006-09-29 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside depletion for backside illuminated image sensors |
US7825001B2 (en) | 2007-02-19 | 2010-11-02 | Fujifilm Corporation | Electronic device, method for manufacturing the same, and silicon substrate for electronic device |
JP2008300614A (en) * | 2007-05-31 | 2008-12-11 | Fujifilm Corp | Imaging element, manufacturing method of imaging element, and semiconductor substrate for imaging element |
US9609248B2 (en) | 2009-02-17 | 2017-03-28 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US10382713B2 (en) | 2009-02-17 | 2019-08-13 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US8638381B2 (en) | 2009-02-17 | 2014-01-28 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US11910118B2 (en) | 2009-02-17 | 2024-02-20 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US9036074B2 (en) | 2009-02-17 | 2015-05-19 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US9258500B2 (en) | 2009-02-17 | 2016-02-09 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US11632511B2 (en) | 2009-02-17 | 2023-04-18 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US11272131B2 (en) | 2009-02-17 | 2022-03-08 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US10924699B2 (en) | 2009-02-17 | 2021-02-16 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
US9894305B2 (en) | 2009-02-17 | 2018-02-13 | Nikon Corporation | Backside illumination image sensor, manufacturing method thereof and image-capturing device |
JP2009290229A (en) * | 2009-08-28 | 2009-12-10 | Sony Corp | Backside illuminated solid-state imaging device and method for manufacturing backside illuminated solid-state imaging device |
JP2012079982A (en) * | 2010-10-04 | 2012-04-19 | Canon Inc | Solid-state imaging device and method of manufacturing the same |
JP2013149712A (en) * | 2012-01-18 | 2013-08-01 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2012142623A (en) * | 2012-04-13 | 2012-07-26 | Sony Corp | Manufacturing method of solid-state imaging element and solid-state imaging element |
JP2013201446A (en) * | 2013-05-20 | 2013-10-03 | Sony Corp | Method for manufacturing solid-state imaging element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7132702B2 (en) | Image sensor | |
JP2002151676A (en) | Image pickup device, its manufacturing method, alignment device, aligner, abberation measuring instrument, and method of manufacturing the device | |
US8017426B2 (en) | Color filter array alignment mark formation in backside illuminated image sensors | |
KR101595623B1 (en) | A bonding pad on a back side illuminated image sensor | |
JP4501130B2 (en) | Imaging device and manufacturing method thereof | |
US9054002B2 (en) | Method for manufacturing photoelectric conversion device | |
TWI488499B (en) | Method and apparatus for lens alignment for optically sensitive devices and systems implementing same | |
TWI618986B (en) | Radiation detector, method of manufacturing a radiation detector and lithographic apparatus comprising a radiation detector | |
TW503467B (en) | Camera and the manufacturing method thereof, exposure device using the same, measurement device, alignment device and aberration measurement device | |
TW201921663A (en) | Image sensor, method of fabricating image sensor, and inspection system | |
JP2009507392A (en) | Backside thinned image sensor with integrated lens stack | |
JP2006261249A (en) | Solid state imaging device | |
US8048768B2 (en) | Joined wafer, fabrication method thereof, and fabrication method of semiconductor devices | |
TW201620125A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2002231930A (en) | Backlight image pickup device and method of manufacturing the same, measuring equipment, and aligner | |
US7378199B2 (en) | Micro-lenses and method for increasing area coverage and controlling shape of micro lenses | |
JP2003204057A (en) | Back radiation type imaging equipment, apparatus for measuring aberration, apparatus for measuring position, projection exposure unit, method for manufacturing back radiation type imaging equipment and method for manufacturing device thereof | |
JP2004055903A (en) | Photosensitive device, measuring apparatus, aligner and device manufacturing method | |
KR20210076922A (en) | Radiation filter for radiation sensor | |
JP3867312B2 (en) | Ion implantation method | |
JP2001274056A (en) | Aligner and device manufacturing device | |
TW200847414A (en) | Image sensor with three sets of microlenses | |
JPH09260269A (en) | Method of projection exposure and production method of device using it | |
JP3566318B2 (en) | Scanning exposure apparatus and device manufacturing method | |
JP2000077647A (en) | Solid-state image pickup device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |