JP2002151402A - １９３ｎｍリソグラフィ用窒化ケイ素抗反射コーティング - Google Patents

１９３ｎｍリソグラフィ用窒化ケイ素抗反射コーティング

Info

Publication number
JP2002151402A
JP2002151402A JP2001169892A JP2001169892A JP2002151402A JP 2002151402 A JP2002151402 A JP 2002151402A JP 2001169892 A JP2001169892 A JP 2001169892A JP 2001169892 A JP2001169892 A JP 2001169892A JP 2002151402 A JP2002151402 A JP 2002151402A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride layer
silicon
containing compound
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001169892A
Other languages
English (en)
Inventor
Joe Feng
フェン ジョー
Anjana M Patel
エム． パテル アンジャナ
Mei Yee Shek
イー シェック メイ
Judy H Huang
エイチ． フアン ジュディー
Christopher S Ngai
エス． ガイ クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002151402A publication Critical patent/JP2002151402A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6924—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H10P76/2043—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/086—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving buried masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6902—Inorganic materials composed of carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H10P14/6905—Inorganic materials containing silicon being a silicon carbide or silicon carbonitride and not containing oxygen, e.g. SiC or SiC:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

(57)【要約】 【課題】 窒化ケイ素抗反射コーティング（ＡＲＣ）を
用いた集積回路を形成する方法を提供する。 【解決手段】 シリコン含有化合物と窒素含有化合物と
を反応させることにより窒化ケイ素層２０４を形成す
る。窒化ケイ素層は、集積回路製造プロセスに適合す
る。集積回路製造プロセスにおいては、窒化ケイ素ＡＲ
Ｃ２０４はハードマスクとして用いられる。他の集積回
路製造プロセスにおいては、窒化ケイ素ＡＲＣは、ダマ
シーン構造に組込まれる。

Description

【発明の詳細な説明】
【０００１】
【開示の背景】
【１．発明の分野】本発明は、一般的には、抗反射コー
ティング（ＡＲＣｓ）に関する。更に詳細には、本発明
は、遠紫外（ＤＵＶ）波長に用いられる抗反射コーティ
ングに関する。
【０００２】
【２．背景技術の説明】集積回路は、１つのチップ上に
何百万というトランジスタやキャパシタやレジスタを含
み得る複雑なデバイスへ発展した。チップデザインの発
展には、回路網が速いことと回路密度が大きいことが絶
えず必要とされる。回路網が速いことと回路密度が大き
いことが必要とされることによって、集積回路製造に用
いられるプロセスシーケンスにも対応する要求が課せら
れている。
【０００３】特に、集積回路について回路密度を大きく
することが要求されることにより、小さなパターン寸法
（例えば、サブミクロン寸法）が必要となった。パター
ン寸法が小さくなるにつれて、遠紫外（ＤＵＶ）イメー
ジング波長（例えば、250ナノメートル（nm）未満の波
長）をもつリソグラフィ・イメージングツールがホトレ
ジストパターンをつくるために用いられている。ＤＵＶ
イメージング波長は、回折作用（例えば、ビーム拡散）
がこれらの短い波長で減少し、形成されたホトレジスト
パターンの解像度が向上することから望ましい。しかし
ながら、多くの下にある物質（例えば、ポリシリコン、
金属、又は金属ケイ化物）はＤＵＶ波長の光を反射し得
る。そのような反射光は、入射イメージング波長と弱め
合って干渉する可能性があり、結果として生じるホトレ
ジストパターンの線幅にばらつきをもたらす。
【０００４】下にある物質層からの反射をできるだけ少
なくするために提案された手法は、抗反射コーティング
（ＡＲＣ）を用いることである。ＡＲＣは、レジストパ
ターン形成に先立って反射物質層上に形成される。ＡＲ
Ｃは、ホトレジストイメージング中に下にある物質層か
らの反射を抑え、ホトレジスト層に正確なパターンを複
写する。
【０００５】ホトレジスト材料と組合わせて用いられる
ＡＲＣとして、多くの物質、例えば、窒化チタンが提示
されてきた。しかしながら、窒化チタンは、イメージン
グ波長が248 nmより小さくなると反射を増し、これは、
窒化チタンがＤＵＶ放射に対して高反射率をもつととも
にＤＵＶ波長に対して有効な抗反射コーティングでない
ことを意味する。
【０００６】ホトレジスト材料と共に用いられるＡＲＣ
として提示される他の物質に、オキシ窒化ケイ素があ
る。しかしながら、オキシ窒化ケイ素膜は、集積回路基
板から除去することが難しく、後続の集積回路製造ステ
ップを潜在的に妨害する残渣を後に残す傾向がある。
【０００７】従って、ＤＵＶ波長においてＡＲＣとな
る、集積回路製造に有効な物質層が当該技術において求
められている。
【０００８】
【発明の概要】本発明は、一般的には、窒化ケイ素抗反
射コーティング（ＡＲＣ）を用いて集積回路（ＩＣ）を
製造する方法を提供する。窒化ケイ素ＡＲＣは、シリコ
ン含有化合物と窒素含有化合物を含むガス混合気の反応
から基板上に形成される。添加ガスを含んでいてもよい
ガス混合気は、基板に密接に接近したシリコン含有化合
物と窒素含有化合物の反応により基板表面上に窒化ケイ
素層を堆積するプロセスチャンバへ導入される。
【０００９】窒化ケイ素層は、種々の集積回路製造プロ
セスと適合する。ある集積回路製造プロセスにおいて
は、窒化ケイ素層は、ＤＵＶリソグラフィの抗反射コー
ティング（ＡＲＣ）として用いられる。その実施例の場
合、好ましいプロセスシーケンスには基板上に窒化ケイ
素層を形成するステップが含まれている。窒化ケイ素層
の屈折率（n）は約2.0〜約2.7の範囲内であり、吸収係
数（k）は約250 nm未満の波長において約0.05〜約1.0の
範囲内である。窒化ケイ素層の屈折率と吸収係数は、層
形成中に用いられるプロセスパラメーターの関数として
所望の範囲内で変化し得るという点で可変である。窒化
ケイ素層が基板上に形成された後、エネルギーに対して
敏感なレジスト材料層がその上に形成される。パターン
は、約250nm未満の波長においてエネルギーに対して敏
感なレジストで画成される。その後、エネルギーに対し
て敏感なレジストで画成されたパターンが窒化ケイ素層
に転写される。窒化ケイ素層をパターン形成した後、ハ
ードマスクとして窒化ケイ素層を用いてそのパターンを
基板に転写してもよい。
【００１０】他の集積回路製造プロセスにおいては、窒
化ケイ素層がダマシーン構造に組込まれる。そのような
実施例の場合、好ましいプロセスシーケンスは、基板上
に第１誘電層を堆積するステップを含んでいる。次に、
窒化ケイ素層が第１誘電層上に形成される。その後、窒
化ケイ素層をパターン形成及びエッチングしてコンタク
ト/バイアを形成する。窒化ケイ素層をパターン形成及
びエッチングした後、第２誘電層をその上に堆積する。
次に、第２誘電層をパターン形成及びエッチングして相
互接続部を画成する。第２誘電層内に形成された相互接
続部は、窒化ケイ素層内に形成されたコンタクト/バイ
ア上に位置している。相互接続部が形成された後、窒化
ケイ素層内に画成されたコンタクト/バイアは、第１誘
電層を貫通して基板表面までエッチングされる。その
後、相互接続部とコンタクト/バイアを導電材料で充填
することによりダマシーン構造が完成する。
【００１１】本発明の教示は、下記の詳細な説明を添付
の図面と共に考慮することにより容易に理解され得る。
【００１２】
【詳細な説明】本発明は、窒化ケイ素抗反射コーティン
グ（ＡＲＣ）を用いる集積回路を形成する方法を提供す
る。窒化ケイ素ＡＲＣは、シリコン含有化合物と窒素含
有化合物を含むガス混合気の反応から基板上に形成され
る。添加ガスが含まれていてもよいガス混合気は、基板
に密接に接近したシリコン含有化合物と窒素含有化合物
との反応により基板表面上に窒化ケイ素層を堆積するプ
ロセスチャンバへ導入される。窒化ケイ素層は種々の集
積回路製造プロセスに適合しており、以下にその実例を
述べる。
【００１３】図１は、本発明に従って窒化ケイ素層を形
成するのに使用可能なウエハ処理装置１０を示す概略図
である。この装置は、典型的には、プロセスチャンバ１
００、ガスパネル１３０、制御装置１１０を、電源や真
空ポンプのような他のハードウェア部品と共に含んでい
る。適切な堆積チャンバの例としては、Applied Materi
als, Inc.、カリフォルニア州サンタクララから市販さ
れているＰＲＯＤＵＣＥＲTMチャンバ、ＤＸＺTMチャン
バ、又はＵＬＴＩＭＡTMチャンバが挙げられる。
【００１４】本発明に用いられる装置１０の詳細は、
『高温化学気相成長チャンバ』と称する1998年12月14日
出願の一般に譲渡された米国特許出願第09/211,998号に
記載されており、本明細書に援用される。この装置１０
の特徴を簡単に述べる。
【００１５】プロセスチャンバ１００は、一般的には、
半導体ウエハ１９０のような基板を支持するために用い
られる支持ペデスタル１５０を収容している。このペデ
スタル１５０は、典型的には、転位メカニズム（図示せ
ず）を用いてチャンバ１００の内部で縦向きに移動可能
である。個々のプロセスによっては、層堆積の前にウエ
ハ１９０を所望の温度に加熱してよい。例えば、ウエハ
支持ペデスタル１５０を埋め込みヒータ要素１７０で加
熱する。ＡＣ電源１０６からの電流をヒータ要素１７０
に加えることによりペデスタルを抵抗加熱することがで
きる。また、ウエハ１９０をペデスタル１５０で加熱す
る。ペデスタル１５０の温度を慣用の方法でモニタする
ためにウエハ支持ペデスタル１５０内に熱電対のような
温度センサ１７２が埋め込まれる。測定した温度は、加
熱要素１７０のＡＣ電源１０６を制御するためにフィー
ドバックループ内で用いられ、ウエハ温度が具体的なプ
ロセス応用に適した所望の温度で維持又は制御され得
る。ペデスタル１５０は、放射熱（図示せず）を用いて
加熱されてもよい。
【００１６】プロセスチャンバ１００を真空にするとと
もにチャンバ１００内部での適切なガスフローと圧力を
維持するために真空ポンプ１０２が用いられる。プロセ
スガスをチャンバ１００へ導入するシャワヘッド１２０
は、ウエハ支持ペデスタル１５０の上に置かれる。シャ
ワヘッド１２０はガスパネル１３０に接続され、プロセ
スシーケンスのいろいろなステップで用いられる種々の
ガスを制御かつ供給する。
【００１７】シャワヘッド１２０とウエハ支持ペデスタ
ル１５０は、一組の隔置された電極をなしている。これ
らの電極間に電界が生じた際に、チャンバ１００へ導入
されたプロセスガスが点火されてプラズマになる。典型
的には、ウエハ支持ペデスタル１５０を整合ネットワー
ク（図示せず）を介して高周波（ＲＦ）電源（図示せ
ず）に接続することにより電界が生じる。また、ＲＦ電
源と整合ネットワークは、シャワヘッド１２０に結合し
てよく、シャワヘッド１２０とウエハ支持ペデスタル１
５０双方に結合してもよい。
【００１８】プラズマ増強化学気相成長（ＰＥＣＶＤ）
技術は、電界を基板表面近傍の反応ゾーンに加えること
により反応ガスの励起及び/又は分解を促進し、反応性
化学種のプラズマを生成させる。プラズマ中の化学種の
反応性は、行われる化学反応に必要とされるエネルギー
を減少させる。要するに、そのＰＥＣＶＤプロセスに必
要とされる温度を下げる。
【００１９】少なくとも１実施例においては、シリコン
含有化合物と窒素含有化合物とのプラズマ増強反応によ
り窒化ケイ素（Ｓi2Ｎ3）層堆積が行われる。シリコン
含有化合物と窒素含有化合物は共に、流量が調節された
ガスとしてガスパネル１３０の制御下でプロセスチャン
バ１００へ導入される。
【００２０】ガスパネル１３０によるガスフローの適切
な制御と調節は、マスフローコントローラ（図示せず）
と、コンピュータといったコントローラユニット（図示
せず）によって行われる。シャワヘッド１２０は、ガス
パネル１３０からのプロセスガスをプロセスチャンバ１
００内に均一に導入及び配分する。実例として、制御装
置１１０は、中央処理装置（ＣＰＵ）と、支持回路１１
４と、関連した制御ソフトウェア１１６を含むメモリと
を含んでいる。この制御装置は、ウエハ処理に必要とさ
れる多くのステップの自動制御に関与し、その例として
は、ウエハ搬送、ガスフロー制御、温度制御、又はチャ
ンバ排気が含まれる。制御装置１１０と装置１０の各部
品間の双方向連絡は、総称してシグナルバス１１８と呼
ばれる多くのシグナルケーブルによって処理されてお
り、一部を図１に示す。
【００２１】加熱したペデスタル１５０は、典型的には
アルミニウムからつくられ、ペデスタル１５０のウエハ
支持面１５１より下に少し離れて埋め込まれた加熱要素
１７０を含んでいる。加熱要素１７０は、インケロイ
（Incaloy）シース・チューブ内に封入されたニッケル-
クロムワイヤから製造できる。加熱要素１７０に供給さ
れる電流を適当に調節することにより、膜堆積中にウエ
ハ１９０とペデスタル１５０を比較的一定の温度に維持
できる。これは、フィードバック制御ループによって達
成され、ペデスタル１５０の温度はペデスタル１５０内
に埋め込まれた熱電対１７２によって連続してモニタさ
れている。この情報は、シグナルバス１１８によって制
御装置１１０に伝達され、制御装置１１０はヒータ電源
に必要なシグナルを送ることにより応答する。続いて、
ペデスタル１５０を望ましい温度（即ち、個々のプロセ
ス応用に適切な温度）で維持及び制御するために電源１
０６の調整が行われる。プロセスガス混合気がシャワヘ
ッド１２０を出た際に、シリコン含有化合物と窒素含有
化合物とのプラズマ増強反応が加熱したウエハ１９０の
表面１９１で起こり、ウエハ１９０上に窒化ケイ素層を
堆積することになる。
【００２２】
【窒化ケイ素層形成】実施例においては、窒化ケイ素層
は、シリコン含有化合物と窒素含有化合物のガス混合気
から形成される。シリコン含有化合物は、一般式ＳixＨ
y（式中、xは１〜４の範囲であり、yは１〜10の範囲で
ある）を有する。例えば、シラン（ＳiＨ4）、ジシラン
（Ｓi2Ｈ6）、トリシラン（Ｓi3Ｈ8）、テトラシラン
（Ｓi4Ｈ1 0）、又はその組合わせは、シリコン含有化合
物に用いてよい。また、ジクロロシラン（ＳiＣl2Ｈ2）
のようなシラン誘導体も、シリコン含有化合物に用いて
よい。
【００２３】窒素含有化合物は、アンモニア（Ｎ
Ｈ3）、窒素（Ｎ2）、又はその組合わせを含んでよい。
更に、とりわけ、窒素（Ｎ2）、アルゴン（Ａr）、ヘリ
ウム（Ｈe）、又はその組合わせのような種々のキャリ
ヤガスをガス混合気に添加してよい。
【００２４】一般的には、下記の堆積プロセスパラメー
ターが窒化ケイ素層を形成するのに使用できる。プロセ
スパラメーターの範囲は、ウエハ温度が約200℃〜約600
℃、チャンバ圧が約１トル〜約20トル、シリコン含有化
合物ガス流量が約50 sccm〜約500 sccm、窒素含有化合
物ガス流量が約10 sccm〜約300 sccm、キャリヤガス流
量が約1000 sccm〜約5000 sccm、高周波電力が約100ワ
ット〜約1000ワット、および電極間隔が約300ミル〜約8
00ミルである。Applied Materials, Inc. から入手しう
る堆積チャンバ内で200 mm（ミリメートル）基板により
実施した場合、上記プロセスパラメーターから、約1000
オングストローム/分〜約10,000オングストローム/分の
範囲内の窒化ケイ素層の堆積速度が得られる。
【００２５】他の堆積チャンバも本発明の範囲内であ
り、上記パラメーターは窒化ケイ素層を形成するために
用いられる具体的な堆積チャンバに従って変化させるこ
とができる。例えば、他の堆積チャンバの容量は大きく
ても（即ち、300 mmの基板を収容するように形成されて
いる）小さくてもよく、Applied Materials, Inc. から
入手できる堆積チャンバに挙げられるものより大きいか
又は小さいガス流量が必要とされる。
【００２６】堆積直後の窒化ケイ素層の光吸収係数
（k）は約0.05〜約1.0間で変化可能であり、屈折率は約
250 nm以下の波長において約2.0〜2.7間で変化可能であ
り、これは、ＤＵＶ波長における抗反射コーティングと
しての使用に適する。吸収係数と屈折率は共に、層内の
シリコン含量の関数として変化しうる。特に、シリコン
含量が増加するにつれて、堆積直後の層の吸収係数と屈
折率も高くなる。
【００２７】窒化ケイ素層の吸収係数と屈折率は、層形
成中に用いられるプロセスパラメーターの関数として変
化し得る。例えば、チャンバ圧が高くなるにつれて、堆
積直後の窒化ケイ素層の吸収係数も屈折率も低下する。
また、電極間隔が狭くなるにつれて、吸収係数も屈折率
も大きくなる。
【００２８】
【集積回路製造プロセス】
【Ａ．窒化ケイ素抗反射コーティング（ＡＲＣ）】図２
ａ−図２ｅは、ＤＵＶ波長の抗反射コーティング（ＡＲ
Ｃ）として窒化ケイ素層を組込んでいる集積回路製造シ
ーケンスのいろいろなステップにおける基板２００を示
す略断面図である。一般に、基板２００は、膜処理が行
われる加工物を意味し、基板構造体２５０は、基板２０
０上に形成された他の物質層と共に基板２００を一般的
に示すために用いられている。個々の処理ステップによ
っては、基板２００は、基板上に形成されたシリコン基
板又は他の物質層に相当してもよい。図２ａは、例え
ば、慣用的に形成された物質層２０２を有する基板構造
体２５０を示す断面図である。物質層２０２は、金属
（例えば、アルミニウム）であってもよい。一般に、基
板構造体２５０は、シリコン層、ケイ化物層、酸化物
層、又は他の物質層を含んでもよい。図２ａは、基板２
００が、上にポリシリコン層が形成されたシリコンであ
る一実施例を示す図である。
【００２９】図２ｂは、図２ａの基板構造体２５０上に
形成された窒化ケイ素層２０４を示す図である。窒化ケ
イ素層２０４は、上記プロセスパラメーターに従って物
質層２０２上に形成される。窒化ケイ素層の屈折率
（n）は約2.0〜約2.7の範囲内であり、吸収係数（k）は
約２５０ nm未満の波長において約0.05〜約1.0の範囲内
である。窒化ケイ素層の屈折率（n）と吸収係数（k）
は、層形成中のガス混合気のプロセスパラメーター及び
/又はシリコン含量の関数として所望の範囲内で変動し
得るという点で可変である。
【００３０】窒化ケイ素層の厚さは、個々の処理ステッ
プによって可変である。典型的には、窒化ケイ素層を約
50オングストローム〜約5000オングストロームの厚さに
堆積する。
【００３１】エネルギーに対して敏感なレジスト材料層
２０８は、窒化ケイ素層２０４上に形成される。エネル
ギーに対して敏感なレジスト材料層２０８は、約4000オ
ングストローム〜約7000オングストロームの範囲内の厚
さまで基板構造体２５０上にスピンコートできる。エネ
ルギーに対して敏感なレジスト材料は、波長が約250nm
未満であるＤＵＶ放射に敏感である。
【００３２】製造シーケンスに用いられる、エネルギー
に対して敏感なレジスト材料の種類によっては、中間層
２０６は窒化ケイ素層２０４上に形成される。一部のエ
ネルギーに対して敏感なレジスト材料（例えば、Shiple
y ＵＶ５遠紫外レジスト、ＪＳＲ Ｍ20Ｇ遠紫外レジス
ト）は水分と反応して、窒化物系ＡＲＣ材料上にレジス
ト材料の『フッティング(footing)』（即ち、現像され
たレジスト形状が底で拡大すること）を引き起こすと思
われるアミノ塩基性基（ＮＨ2 -）を形成する。中間層２
０６は、アミノ塩基性基（ＮＨ2 -）の形成を抑えるため
に窒化ケイ素層のキャップ層として機能し、それによっ
て製造シーケンスに用いられるレジスト材料の『フッテ
ィング(footing)』が取り除かれる。
【００３３】中間層２０６は、慣用的には窒化ケイ素層
２０４上に形成される。中間層２０６は、ＤＵＶ波長に
おいて反射率が小さい物質（例えば、二酸化ケイ素）で
なければならない。典型的には、約50オングストローム
〜約200オングストロームの厚さまで中間層２０６を堆
積する。
【００３４】また、中間層２０６を、酸化反応を用いて
窒化ケイ素層２０４上に形成することができる。酸素
（Ｏ2）や亜酸化窒素（Ｎ2Ｏ）のような酸化ガスは、酸
化物を形成するために用いることができる。一般に、そ
のような酸化反応のプロセスパラメーターの範囲は、ウ
エハ温度が約200℃〜約600℃、チャンバ圧が約１トル〜
約20トル、酸化ガス流量が約1000 sccm〜約5000 sccm、
高周波（ＲＦ）電力が約100ワット〜約1000ワット、及
びプレート間隔が約300ミル〜約800ミルである。
【００３５】エネルギーに対して敏感なレジスト材料２
０８をマスク２１０を介してＤＵＶ放射に曝露すること
により、パターン像がエネルギーに対して敏感なレジス
ト材料２０８層に導入される。エネルギーに対して敏感
なレジスト材料２０８層に導入されたパターン像を適切
な現像液で現像してパターンを該層に画成する。その
後、図２ｃを参照すると、エネルギーに対して敏感なレ
ジスト材料２０８に画成されたパターンが図２ｄに示さ
れるように窒化ケイ素層２０４まで転写される。パター
ンは、エネルギーに対して敏感なレジスト材料２０８を
マスクとして用いて、窒化ケイ素層２０４まで転写され
る。
【００３６】パターンは、適切な化学エッチング剤を用
いてエッチングすることにより窒化ケイ素層２０４まで
転写される。トリフルオロメタン（ＣＨＦ3）、四フッ
化炭素（ＣＦ4）、クロロトリフルオロメタン（ＣＦ3Ｃ
l）、フルオロエテン（Ｃ2Ｆ 4）、フルオロエタン（Ｃ2
Ｆ6）、又はその組合わせといったフルオロカーボン化
合物は、特に、エネルギーに対して敏感なレジスト材料
に画成されたパターンを窒化ケイ素層まで転写するのに
用いてよい。
【００３７】また、中間層２０６が存在する場合、エネ
ルギーに対して敏感なレジスト材料に画成されたパター
ンが、まず、エネルギーに対して敏感なレジスト材料を
マスクとして用いて中間層２０６まで転写される。その
後、中間層２０６をマスクとして用いて、窒化ケイ素層
２０４までパターンが転写される。パターンは、適切な
化学エッチング剤を用いて中間層２０６と窒化ケイ素層
２０４双方まで転写される。
【００３８】図２ｅは、窒化ケイ素層２０４をハードマ
スクとして用いて、ポリシリコン層２０２まで窒化ケイ
素層２０４に画成されたパターンを転写することによる
集積回路シーケンスの完了を示す図である。パターン
は、適切な化学エッチング剤（例えば、臭化水素（ＨＢ
r））でエッチングすることによりポリシリコン層２０
２まで転写される。下にある物質層２０２のハードマス
クとして窒化ケイ素ＡＲＣ層２０４を用いると、別個の
物質層が、典型的には、ＡＲＣプロセスシーケンスとハ
ードマスクプロセスシーケンスに用いられるので製造シ
ーケンスが単純になる。
【００３９】ポリシリコン層２０２がパターン形成され
た後、適切な化学エッチング剤（例えば、フッ化水素酸
（ＨＦ）や緩衝化したＨＦといった酸化物エッチング
酸）でエッチングすることにより窒化ケイ素層２０４が
基板２００から除去されてもよい。例えば、後続の製造
シーケンスがゲート製造シーケンスである場合、ゲート
形成前にＡＲＣ層は完全に除去されなければならない。
【００４０】
【Ｂ．窒化ケイ素層を組込んでいるダマシーン構造】図
３ａ−図３ｄは、窒化ケイ素層ＡＲＣを組込んでいるダ
マシーン構造の製造シーケンスのいろいろなステップに
おける基板３００を示す略断面図である。ダマシーン構
造は、典型的には、集積回路上に金属相互接続部を形成
するために用いられる。個々の処理ステップによって
は、基板３００は、シリコン基板、又は基板３００上に
形成された他の物質層に相当してもよい。図３ａは、例
えば、第１誘電層３０２が形成された基板３００を示す
断面図である。第１誘電層３０２は、酸化物であってよ
い（例えば、二酸化ケイ素、フルオロケイ酸塩ガラ
ス）。一般に、基板３００は、シリコン、ケイ化物、金
属、又は他の材料の層を含んでよい。
【００４１】図３ａは、基板３００が、上にフルオロケ
イ酸塩ガラス層が形成されているシリコンである実施例
を示す図である。第１誘電層３０２の厚さは、約5000オ
ングストローム〜約10,000オングストロームであり、製
造される構造のサイズに左右される。
【００４２】窒化ケイ素層３０４は、第1誘電層３０２
上に形成される。窒化ケイ素層３０４は、上記プロセス
パラメーターに従って第１誘電層３０２上に形成され
る。窒化ケイ素層３０４の屈折率（n）は、約2.0〜約2.
7の範囲内であり、吸収係数（k）は約250 nm未満の波長
において約0.05〜約1.0の範囲内である。窒化ケイ素層
の屈折率（n）と吸収係数（k）は、層形成中にガス混合
気のプロセスパラメーター及び/又はシリコン含量の関
数として所望の範囲内で変動し得るという点で可変であ
る。
【００４３】窒化ケイ素層は、優れたパッシベーション
物質であり、ダマシーン構造内に形成される金属相互接
続部間の容量結合をできるだけ少なくするのに適してい
る。また、窒化ケイ素層は優れたバリヤ物質であり、金
属相互接続物質（例えば、銅）の移動を防止する。
【００４４】窒化ケイ素層３０４の厚さは、個々の処理
ステップによって可変である。典型的には、窒化ケイ素
層３０４の厚さは、約50オングストローム〜約1000オン
グストロームである。
【００４５】図３ｂについて説明する。窒化ケイ素層３
０４をパターン形成及びエッチングしてコンタクト/バ
イア開口３０６を画成するとともに第１誘電層３０２を
曝露し、その領域にコンタクト/バイアが形成される。
通常のリソグラフィを用いて窒化ケイ素層がパターン形
成される。更に詳しくは、エネルギーに対して敏感なレ
ジスト材料層を用いて窒化ケイ素層がパターン形成され
る。エネルギーに対して敏感なレジスト材料層（図示せ
ず）は、約4000オングストローム〜約6000オングストロ
ームの範囲内の厚さまで窒化ケイ素層上にスピンコート
される。エネルギーに対して敏感なレジスト材料は、波
長が約250 nm未満のＤＵＶ放射に敏感である。
【００４６】パターン像は、マスク（図示せず）を通し
てＤＵＶ放射に曝露することによりエネルギーに対して
敏感なレジスト材料層に導入される。エネルギーに対し
て敏感なレジスト材料層に導入されたパターン像は、適
切な現像液で現像されてその層までパターンを画成す
る。その後、エネルギーに対して敏感なレジスト材料で
画成されたパターンは、窒化ケイ素層まで転写される。
パターンは、エネルギーに対して敏感なレジスト材料を
マスクとして用いて窒化ケイ素層まで転写される。パタ
ーンは、適切なエッチング剤でエッチングすることによ
り窒化ケイ素層まで転写される。トリフルオロメタン
（ＣＨＦ3）、四フッ化炭素（ＣＦ4）、クロロトリフル
オロメタン（ＣＦ3Ｃl）、フルオロエテン（Ｃ2Ｆ4）、
フルオロエタン（Ｃ2Ｆ6）、又はその組合わせといった
フルオロカーボン化合物は、特に、エネルギーに対して
敏感なレジスト材料に画成されたパターンを窒化ケイ素
層まで転写するのに用いてよい。
【００４７】図３ｂについて説明する。窒化ケイ素層が
パターン形成された後、第２誘電層３０８が、窒化ケイ
素層３０４上に堆積される。第２誘電層３０８は、酸化
物であってよい（例えば、二酸化ケイ素、フルオロケイ
酸塩ガラス）。第２誘電層３０８の厚さは、約5,000オ
ングストローム〜約10,000オングストロームである。
【００４８】次に、第２誘電層３０８をパターン形成し
て、上記コンタクト/バイアのように、好ましくは慣用
のリソグラフィプロセスを用いて、図３ｃに示されるよ
うに相互接続ライン３１０を画成する。第２誘電層３０
８内に形成された相互接続部３１０は、窒化ケイ素層３
０４内のコンタクト/バイア開口３０６上に位置する。
その後、コンタクト/バイア３０６は、反応性イオンエ
ッチング又は他の異方性エッチング技術を用いてエッチ
ングされる。
【００４９】相互接続部３１０とコンタクト/バイア３
０６は、銅、アルミニウム、タングステン、又はその組
合わせといった導電材料３１４で充填する。典型的に
は、低い抵抗率に起因して、銅が相互接続部３１０とコ
ンタクト/バイア３０６を充填するのに用いられる（抵
抗率約1.7μΩ-cm）。化学気相成長、物理気相成長、電
気めっき、又はその組合わせを用いて導電材料３１４を
堆積してダマシーン構造を形成する。好ましくは、タン
タル、窒化タンタル、又は他の適切なバリヤ材料といっ
たバリヤ層３１２を、まず、相互接続部３１０及びコン
タクト/バイア３０６の側壁上に適合するように堆積し
て、周囲の誘電層３０２、３０８への金属移動を防止す
る。
【００５０】本発明の教示を組込んでいる好適実施例を
図示し詳述してきたが、当業者は、これらの教示をなお
組み込んでいる他の多くの種々の実施例を容易に講じ得
るであろう。
【図面の簡単な説明】
【図１】本発明の実施に使用可能な装置を示す概略図で
ある。
【図２ａ】遠紫外（ＤＵＶ）波長の高反射コーティング
（ＡＲＣ）として窒化ケイ素層を組込んでいる集積回路
製造のいろいろなステップにおける基板構造を示す略断
面図である。
【図２ｂ】遠紫外（ＤＵＶ）波長の高反射コーティング
（ＡＲＣ）として窒化ケイ素層を組込んでいる集積回路
製造のいろいろなステップにおける基板構造を示す略断
面図である。
【図２ｃ】遠紫外（ＤＵＶ）波長の高反射コーティング
（ＡＲＣ）として窒化ケイ素層を組込んでいる集積回路
製造のいろいろなステップにおける基板構造を示す略断
面図である。
【図２ｄ】遠紫外（ＤＵＶ）波長の高反射コーティング
（ＡＲＣ）として窒化ケイ素層を組込んでいる集積回路
製造のいろいろなステップにおける基板構造を示す略断
面図である。
【図２ｅ】遠紫外（ＤＵＶ）波長の高反射コーティング
（ＡＲＣ）として窒化ケイ素層を組込んでいる集積回路
製造のいろいろなステップにおける基板構造を示す略断
面図である。
【図３ａ】ダマシーン構造に窒化ケイ素層を組込んでい
る集積回路製造のいろいろなステップにおけるダマシー
ン構造を示す略断面図である。
【図３ｂ】ダマシーン構造に窒化ケイ素層を組込んでい
る集積回路製造のいろいろなステップにおけるダマシー
ン構造を示す略断面図である。
【図３ｃ】ダマシーン構造に窒化ケイ素層を組込んでい
る集積回路製造のいろいろなステップにおけるダマシー
ン構造を示す略断面図である。
【図３ｄ】ダマシーン構造に窒化ケイ素層を組込んでい
る集積回路製造のいろいろなステップにおけるダマシー
ン構造を示す略断面図である。
【符号の説明】
１０…ウエハ処理装置、１００…プロセスチャンバ、１
０２…真空ポンプ、１０６…ＡＣ電源、１１０…制御装
置、１１３…中央処理装置（ＣＰＵ）、１１４…支持回
路網、１１６…メモリ、１１８…シグナルバス、１２０
…シャワヘッド、１３０…ガスパネル、１５０…支持ペ
デスタル、１５１…ウエハ支持面、１７０…加熱要素、
１７２…温度センサ、１９０…半導体ウエハ、１９１…
表面、２００…基板、２０２…ポリシリコン層、２０４
…窒化ケイ素層、２０６…中間層、２０８…エネルギー
に対して敏感なレジスト材料、２５０…基板構造体、３
００…基板、３０２…第１誘電層、３０４…窒化ケイ素
層、３０６…コンタクト/バイア開口、３０８…第２誘
電層、３１０…相互接続部、３１２…バリヤ層、３１４
…導電材料。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョー フェン アメリカ合衆国， カリフォルニア州， クパティノ， デンプスター アヴェニュ ー 10364 (72)発明者 アンジャナ エム． パテル アメリカ合衆国， カリフォルニア州， サン ノゼ， シャドウ リッジ ウェイ 2178 (72)発明者 メイ イー シェック アメリカ合衆国， カリフォルニア州， バーリンゲーム， スタンレイ ロード 33 (72)発明者 ジュディー エイチ． フアン アメリカ合衆国， カリフォルニア州， ロス ガトス， リーロイ アヴェニュー 16788 (72)発明者 クリストファー エス． ガイ アメリカ合衆国， カリフォルニア州， バーリンゲーム， サミット ドライヴ 2606 Ｆターム(参考） 2H025 AA02 AA03 AA18 AB16 DA34 5F004 DA00 DA01 DA02 DA07 DA16 DB07 EA22 EB01 EB03 5F046 PA04

Claims (46)

    【特許請求の範囲】
  1. 【請求項１】 デバイスの形成方法であって：基板上に
    窒化ケイ素層を形成するステップと；該窒化ケイ素層の
    少なくとも１つの領域内にパターンを画成するステップ
    と、を含み、波長が約250 nm未満であるパターン形成放
    射を用いて該パターンを該窒化ケイ素層の少なくとも１
    つの該領域内に画成する、前記方法。
  2. 【請求項２】 該窒化ケイ素層をマスクとして用いて該
    窒化ケイ素層の少なくとも１つの該領域内に画成された
    該パターンを該基板へ転写するステップを更に含んでい
    る、請求項１記載の方法。
  3. 【請求項３】 該パターンが該基板へ転写された後に該
    基板から該窒化ケイ素層を除去するステップを含んでい
    る、請求項２記載の方法。
  4. 【請求項４】 フッ素系化合物でエッチングすることに
    より該窒化ケイ素層を該基板から除去する、請求項３記
    載の方法。
  5. 【請求項５】 該フッ素系化合物が、フッ化水素酸（Ｈ
    Ｆ）及び緩衝化したＨＦより選ばれる、請求項４記載の
    方法。
  6. 【請求項６】 該基板上に１つ以上の物質層が形成され
    ている、請求項１記載の方法。
  7. 【請求項７】 該基板上に形成される１つ以上の該物質
    層が、ポリシリコン、アルミニウム（Ａl）、タングス
    テン（Ｗ）、銅（Ｃu）、チタン（Ｔi）、窒化チタン
    （ＴiＮ）、二酸化ケイ素（ＳiＯ2）、フルオロケイ酸
    塩ガラス（ＦＳＧ）、炭素ドープガラス、ホウ素ドープ
    ガラス、リンドープガラス、ケイ化タングステン（ＷＳ
    ix）、及びその組合わせから成る群より選ばれる、請求
    項６記載の方法。
  8. 【請求項８】 該窒化ケイ素層の少なくとも１つの該領
    域内の該パターンの画成が：該窒化ケイ素層上にエネル
    ギーに対して敏感なレジスト材料層を形成するステップ
    と；該エネルギーに対して敏感なレジスト材料をパター
    ン形成放射に曝露することにより該パターンの像を該エ
    ネルギーに対して敏感なレジスト材料層に導入するステ
    ップと；該エネルギーに対して敏感なレジスト材料層に
    導入された該パターンの該像を現像するステップと；該
    エネルギーに対して敏感なレジスト材料層をマスクとし
    て用いて、該エネルギーに対して敏感なレジスト材料層
    内に現像された該パターンを該窒化ケイ素層まで転写す
    るステップと、を含んでいる、請求項１記載の方法。
  9. 【請求項９】 フルオロカーボン化合物を用いてエッチ
    ングすることにより該パターンが該窒化ケイ素層まで転
    写される、請求項８記載の方法。
  10. 【請求項１０】 該フルオロカーボン化合物が、トリフ
    ルオロメタン（ＣＨＦ3）、四フッ化炭素（ＣＦ4）、ク
    ロロトリフルオロメタン（ＣＣlＦ3）、フルオロエテン
    （Ｃ2Ｆ4）、フルオロエタン（Ｃ2Ｆ6）、又はその組合
    わせより選ばれる、請求項９記載の方法。
  11. 【請求項１１】 該エネルギーに対して敏感なレジスト
    材料層を形成する前に該窒化ケイ素層上に中間層を形成
    するステップを更に含んでいる、請求項８記載の方法。
  12. 【請求項１２】 該中間層が酸化物である、請求項１１
    記載の方法。
  13. 【請求項１３】 該酸化物が二酸化ケイ素である、請求
    項１２記載の方法。
  14. 【請求項１４】 該基板を堆積チャンバ内に配置するス
    テップと；ガス混合気を該堆積チャンバへ供給するステ
    ップであって、該ガス混合気がシリコン含有化合物と窒
    素含有化合物とを含んでいる、供給ステップと；該ガス
    混合気を該堆積チャンバ内で反応させて該基板上に該窒
    化ケイ素層を形成するステップと、により、該基板上に
    該窒化ケイ素層を形成する、請求項１記載の方法。
  15. 【請求項１５】 該シリコン含有化合物が一般式ＳixＨ
    y（式中、xは１〜４の範囲であり、yは１〜10の範囲で
    ある）を有する、請求項１４記載の方法。
  16. 【請求項１６】 該シリコン含有化合物が、シラン（Ｓ
    iＨ4）、ジシラン（Ｓi2Ｈ6）、トリシラン（Ｓi
    3Ｈ8）、テトラシラン（Ｓi4Ｈ10）、ジクロロシラン
    （ＳiＣl2Ｈ2）、又はその組合わせの群より選ばれる、
    請求項１５記載の方法。
  17. 【請求項１７】 該窒素含有化合物が、窒素（Ｎ2）、
    アンモニア（ＮＨ3）、又はその組合わせの群より選ば
    れる、請求項１４記載の方法。
  18. 【請求項１８】 該ガス混合気が添加ガスを更に含んで
    いる、請求項１４記載の方法。
  19. 【請求項１９】 該添加ガスが、アルゴン（Ａr）、窒
    素（Ｎ2）、ヘリウム（Ｈe）、又はその組合わせから成
    る群より選ばれる、請求項１８記載の方法。
  20. 【請求項２０】 該堆積チャンバが約200℃〜約600℃の
    温度で維持される、請求項１４記載の方法。
  21. 【請求項２１】 該堆積チャンバが約１トル〜約20トル
    の範囲内の圧力で維持される、請求項１４記載の方法。
  22. 【請求項２２】 該シリコン含有化合物が約50 sccm〜
    約500 sccmの範囲内の流量で該堆積チャンバに供給され
    る、請求項１４記載の方法。
  23. 【請求項２３】 該窒素含有化合物が約10 sccm〜約300
    sccmの範囲内の流量で該堆積チャンバに供給される、
    請求項１４記載の方法。
  24. 【請求項２４】 該添加ガスが約1000 sccm〜約5000 sc
    cmの流量で該堆積チャンバに供給される、請求項１８記
    載の方法。
  25. 【請求項２５】 該シリコン含有化合物が電界の存在下
    で該窒素含有化合物と反応する、請求項１４記載の方
    法。
  26. 【請求項２６】 該電界が高周波（ＲＦ）電力である、
    請求項２５記載の方法。
  27. 【請求項２７】 該ＲＦ電力が約100ワット〜約1000ワ
    ットの範囲内である、請求項２６記載の方法。
  28. 【請求項２８】 該窒化ケイ素層の吸収係数が約250 nm
    未満の波長において約0.05〜約1.0の範囲内である、請
    求項１４記載の方法。
  29. 【請求項２９】 ダマシーン構造の製造方法であって：
    基板上に第１誘電層を形成するステップと；該第１誘電
    層上に窒化ケイ素層を形成するステップと；該窒化ケイ
    素層をパターン形成してコンタクト/バイアを画成する
    ステップであって、波長が約250 nm未満の放射を用いて
    該窒化ケイ素層をパターン形成する、ステップと；該バ
    ターン形成された窒化ケイ素層上に第２誘電層を形成す
    るステップと；該第２誘電層をパターン形成して相互接
    続部を画成するステップであって、該相互接続部が該窒
    化ケイ素層内に画成された該コンタクト/バイア上に位
    置している、ステップと；該第１誘電層をエッチングし
    てコンタクト/バイアを形成するステップと；該コンタ
    クト/バイアと該相互接続部を導電材料で充填するステ
    ップと、を含む、前記方法。
  30. 【請求項３０】 該第１誘電層と該第２誘電層がそれぞ
    れ、アモルファス炭素、フッ化アモルファス炭素、パリ
    レン、フッ化ケイ酸塩ガラス（ＦＳＧ）、ＡＦ4、ＢＣ
    Ｂ、炭化ケイ素、オキシ窒化物、及びその組合わせから
    成る群より選ばれる、請求項２９記載の方法。
  31. 【請求項３１】 該コンタクト/バイアと相互接続部を
    充填する該導電材料が、銅、アルミニウム、タングステ
    ン、及びその組合わせから成る群より選ばれる、請求項
    ２９記載の方法。
  32. 【請求項３２】 堆積チャンバ内に該基板を配置するス
    テップと；該堆積チャンバにガス混合気を供給するステ
    ップであって、該ガス混合気がシリコン含有化合物と窒
    素含有化合物とを含んでいる、供給ステップと；該堆積
    チャンバ内で該ガス混合気を反応させて該基板上に該窒
    化ケイ素層を形成するステップと、により、該窒化ケイ
    素層を該基板上に形成する、請求項２９記載の方法。
  33. 【請求項３３】 該シリコン含有化合物が一般式ＳixＨ
    y（式中、xは１〜４の範囲であり、yは１〜10の範囲で
    ある）を有する、請求項３２記載の方法。
  34. 【請求項３４】 該シリコン含有化合物が、シラン（Ｓ
    iＨ4）、ジシラン（Ｓi2Ｈ6）、トリシラン（Ｓi
    3Ｈ8）、テトラシラン（Ｓi4Ｈ10）、ジクロロシラン
    （ＳiＣl2Ｈ2）、又はその組合わせから成る群より選ば
    れる、請求項３３記載の方法。
  35. 【請求項３５】 該窒素含有化合物が、窒素（Ｎ2）、
    アンモニア（ＮＨ3）、又はその組合わせの群より選ば
    れる、請求項３２記載の方法。
  36. 【請求項３６】 該ガス混合気が添加ガスを更に含んで
    いる、請求項３２記載の方法。
  37. 【請求項３７】 該添加ガスが、アルゴン（Ａr）、窒
    素（Ｎ2）、ヘリウム（Ｈe）、又はその組合わせから成
    る群より選ばれる、請求項３６記載の方法。
  38. 【請求項３８】 該堆積チャンバが約200℃〜約600℃の
    温度で維持される、請求項３２記載の方法。
  39. 【請求項３９】 該堆積チャンバが約１トル〜約20トル
    の範囲内の圧力で維持される、請求項３２記載の方法。
  40. 【請求項４０】 該シリコン含有化合物が約50 sccm〜
    約500 sccmの範囲内の流量で該堆積チャンバに供給され
    る、請求項３２記載の方法。
  41. 【請求項４１】 該窒素含有化合物が約10 sccm〜約300
    sccmの範囲内の流量で該堆積チャンバに供給される、
    請求項３２記載の方法。
  42. 【請求項４２】 該添加ガスが約1000 sccm〜約5000 sc
    cmの流量で該堆積チャンバに供給される、請求項３６記
    載の方法。
  43. 【請求項４３】 該シリコン含有化合物が電界の存在下
    で該窒素含有化合物と反応する、請求項３２記載の方
    法。
  44. 【請求項４４】 該電界が高周波（ＲＦ）電力である、
    請求項４３記載の方法。
  45. 【請求項４５】 該ＲＦ電力が約100ワット〜約1000ワ
    ットの範囲内である、請求項４４記載の方法。
  46. 【請求項４６】 該窒化ケイ素層の吸収係数が約250 nm
    未満の波長において約0.05〜約1.0の範囲内である、請
    求項３２記載の方法。
JP2001169892A 2000-06-05 2001-06-05 １９３ｎｍリソグラフィ用窒化ケイ素抗反射コーティング Withdrawn JP2002151402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58735500A 2000-06-05 2000-06-05
US09/587355 2000-06-05

Publications (1)

Publication Number Publication Date
JP2002151402A true JP2002151402A (ja) 2002-05-24

Family

ID=24349458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001169892A Withdrawn JP2002151402A (ja) 2000-06-05 2001-06-05 １９３ｎｍリソグラフィ用窒化ケイ素抗反射コーティング

Country Status (3)

Country Link
EP (1) EP1174911A3 (ja)
JP (1) JP2002151402A (ja)
KR (1) KR20010110210A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040087153A1 (en) 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
US7501355B2 (en) * 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
CN103151216B (zh) * 2013-02-01 2015-04-29 中国科学院电工研究所 配有外置吸附设备的氟碳混合气体绝缘灭弧开关装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
EP0758797A1 (en) * 1995-08-11 1997-02-19 AT&T Corp. Method of etching silicon nitride
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
JP2988455B2 (ja) * 1997-10-15 1999-12-13 日本電気株式会社 プラズマエッチング方法
JP3827839B2 (ja) * 1997-11-27 2006-09-27 富士通株式会社 半導体装置の製造方法
TW383463B (en) * 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1174911A2 (en) 2002-01-23
KR20010110210A (ko) 2001-12-12
EP1174911A3 (en) 2003-09-10

Similar Documents

Publication Publication Date Title
JP5027360B2 (ja) 誘電体フィルムの堆積方法
JP5116197B2 (ja) 炭化ケイ素層を利用してデバイスを形成する方法
US7223526B2 (en) Method of depositing an amorphous carbon layer
US6537733B2 (en) Method of depositing low dielectric constant silicon carbide layers
US6777171B2 (en) Fluorine-containing layers for damascene structures
JP4709450B2 (ja) オルガノシリケート層の堆積方法
US6967072B2 (en) Photolithography scheme using a silicon containing resist
JP5121090B2 (ja) アモルファスカーボン層の堆積方法
US6573196B1 (en) Method of depositing organosilicate layers
JP2002151402A (ja) １９３ｎｍリソグラフィ用窒化ケイ素抗反射コーティング

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805