JP2002132262A - 電子楽器 - Google Patents

Abstract

(57)【要約】 【課題】 どの程度エラーが発生し易い状態になってい
るかをユーザに報知でき、しかもＣＰＵ負荷率を適正に
保つよう自律的に制御する電子楽器を実現する。 【解決手段】 負荷状況に応じてリングバッファを巡回
歩進する速度が変化する書き込みアドレスＷＡＤおよび
警告アドレスＫＡＤと、サンプリング周期毎にリングバ
ッファを巡回歩進する読み出しアドレスＲＡＤとの関係
をモニタし、読み出しアドレスＲＡＤが書き込みアドレ
スＷＡＤと警告アドレスＫＡＤとの間に入り込む毎に警
告回数を計数し、一定期間中に計数された警告回数を表
示部３に表示したり、その警告回数に応じて発音チャン
ネル数を減らしたり、実行指定されているエフェクトの
種類を減らす他、実行中のノーマルエフェクトを、ＣＰ
Ｕ４の負荷を軽減するライトエフェクトに変更する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵ負荷増加に
応じてどの程度エラーが発生し易い状態になっているか
をユーザに報知したり、ＣＰＵ負荷率を適正に保つよう
自律的に制御する電子楽器に関する。

【０００２】

【従来の技術】従来より、楽音形成に必要な波形演算プ
ログラムをＣＰＵ（あるいはＤＳＰ）にロードして実行
させることにより所望の音源方式で楽音波形を発生させ
たり、あるいは生成した楽音波形に所望の効果を付与す
るようにした電子楽器が知られている。このようにソフ
トウェア処理にて楽器機能を具現する電子楽器では、時
分割動作する波形演算プログラムの数が多いほどＣＰＵ
（あるいはＤＳＰ）の負荷が増大し、１サンプリング周
期以内に楽音波形を算出し終えないと、発音遅れ、音切
れあるいはノイズ発生等のエラーを招致する要因となり
得る。

【０００３】その為、従来では、ＣＰＵ（あるいはＤＳ
Ｐ）が生成した楽音波形サンプルを一定時間分貯めてお
く出力バッファを設けておき、ＣＰＵ（あるいはＤＳ
Ｐ）の突発的な負荷増加が生じた場合に、この出力バッ
ファに既に書き込んでおいた楽音波形サンプルを読み出
すことで上述したエラーの発生を回避している。つま
り、具体的には出力バッファの書き込みアドレスＷＡＤ
を読み出しアドレスＲＡＤより所定サンプリング周期分
先行させ、その先行した所定サンプリング周期分の期間
がマージンとなってＣＰＵ（あるいはＤＳＰ）の突発的
な負荷増加による処理遅延を吸収するようになってい
る。

【０００４】

【発明が解決しようとする課題】ところで、突発的な負
荷増加による処理遅延は、上述したように出力バッファ
の書き込みアドレスＷＡＤを読み出しアドレスＲＡＤよ
り所定サンプリング周期分先行させて生じるマージンで
吸収できるものの、過負荷が継続する状況、例えば複数
種のエフェクト（効果）を同時付与する場合などには対
処できない。このような場合には、例えば付与するエフ
ェクトの種類を減らす等、時分割動作する波形演算プロ
グラムの数を減らして、実行中にある全ての波形演算プ
ログラムの処理が１サンプリング周期以内に収まるよう
にしなければならない。

【０００５】しかしながら、従来の電子楽器では、時分
割動作する波形演算プログラムの数をどの程度削減すれ
ばエラー発生を防げるか、換言すれば、どの程度エラー
が発生し易い状態になっているかを把握することがユー
ザには判らない、という問題がある。また、従来の電子
楽器にあっては、過負荷が継続するような状況におい
て、ＣＰＵ負荷率を適正に保つよう自律的に制御するこ
とも出来ない、という問題もある。そこで本発明は、こ
のような事情に鑑みてなされたもので、発音遅れ、音切
れあるいはノイズ発生等のエラーを事前に回避する上、
どの程度エラーが発生し易い状態になっているかをユー
ザに報知でき、しかもＣＰＵ負荷率を適正に保つよう自
律的に制御することができる電子楽器を提供することを
目的としている。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、楽音波形を発生する楽
音発生手段と、この楽音発生手段が発生した楽音波形を
所定サンプル数分一時記憶するバッファ手段と、前記バ
ッファ手段を巡回歩進する速度が前記楽音発生手段の負
荷状況に応じて変化する書き込みアドレスおよび警告ア
ドレスと、サンプリング周期毎に前記バッファ手段を巡
回歩進する読み出しアドレスとの関係をモニタし、読み
出しアドレスが書き込みアドレスと警告アドレスとの間
に入り込む毎に警告回数を計数する計数手段と、この計
数手段が一定期間中に計数した警告回数を表示する表示
手段とを具備することを特徴とする。

【０００７】請求項２に記載の発明では、楽音波形を発
生する複数の発音チャンネルを備えた楽音発生手段と、
この楽音発生手段が発生した楽音波形を所定サンプル数
分一時記憶するバッファ手段と、前記バッファ手段を巡
回歩進する速度が前記楽音発生手段の負荷状況に応じて
変化する書き込みアドレスおよび警告アドレスと、サン
プリング周期毎に前記バッファ手段を巡回歩進する読み
出しアドレスとの関係をモニタし、読み出しアドレスが
書き込みアドレスと警告アドレスとの間に入り込む毎に
警告回数を計数する計数手段と、この計数手段が一定期
間中に計数した警告回数に応じて、前記楽音発生手段で
稼働する発音チャンネル数を減らす負荷制御手段と、こ
の負荷制御手段によって減らされた発音チャンネル数を
表示する表示手段とを具備することを特徴とする。

【０００８】請求項３に記載の発明では、楽音波形を発
生する一方、発生した楽音波形に複数種のエフェクトを
付与する楽音発生手段と、この楽音発生手段が発生した
楽音波形を所定サンプル数分一時記憶するバッファ手段
と、前記バッファ手段を巡回歩進する速度が前記楽音発
生手段の負荷状況に応じて変化する書き込みアドレスお
よび警告アドレスと、サンプリング周期毎に前記バッフ
ァ手段を巡回歩進する読み出しアドレスとの関係をモニ
タし、読み出しアドレスが書き込みアドレスと警告アド
レスとの間に入り込む毎に警告回数を計数する計数手段
と、この計数手段が一定期間中に計数した警告回数に応
じて、前記楽音発生手段で稼働するエフェクト数を減ら
す負荷制御手段と、この負荷制御手段によって減らされ
たエフェクト数を表示する表示手段とを具備することを
特徴とする。

【０００９】請求項４に記載の発明では、楽音波形を発
生する一方、発生した楽音波形に第１のエフェクトもし
くは第１のエフェクトより負荷軽減し得る第２のエフェ
クトのいずれかを付与する楽音発生手段と、この楽音発
生手段が発生した楽音波形を所定サンプル数分一時記憶
するバッファ手段と、前記バッファ手段を巡回歩進する
速度が前記楽音発生手段の負荷状況に応じて変化する書
き込みアドレスおよび警告アドレスと、サンプリング周
期毎に前記バッファ手段を巡回歩進する読み出しアドレ
スとの関係をモニタし、読み出しアドレスが書き込みア
ドレスと警告アドレスとの間に入り込む毎に警告回数を
計数する計数手段と、この計数手段が一定期間中に計数
した警告回数に応じて、前記楽音発生手段で複数が稼働
中にある前記第１のエフェクトの内、いずれかを前記第
２のエフェクトに変更する負荷制御手段と、この負荷制
御手段によって変更されたエフェクト種類を表示する表
示手段とを具備することを特徴とする。

【００１０】請求項５に記載の発明では、複数の発音チ
ャンネルを備えて楽音波形を発生する一方、発生した楽
音波形に第１のエフェクトを付与したり、第１のエフェ
クトより負荷軽減し得る第２のエフェクトを付与する楽
音発生手段と、この楽音発生手段が発生した楽音波形を
所定サンプル数分一時記憶するバッファ手段と、前記バ
ッファ手段を巡回歩進する速度が前記楽音発生手段の負
荷状況に応じて変化する書き込みアドレスおよび警告ア
ドレスと、サンプリング周期毎に前記バッファ手段を巡
回歩進する読み出しアドレスとの関係をモニタし、読み
出しアドレスが書き込みアドレスと警告アドレスとの間
に入り込む毎に警告回数を計数する計数手段と、この計
数手段が一定期間中に計数した警告回数を表示する表示
手段と、前記計数手段が一定期間中に計数した警告回数
に応じて、前記楽音発生手段で稼働する発音チャンネル
数やエフェクト数を減らす他、稼働中の第１のエフェク
トを第２のエフェクトに変更する負荷軽減策のいずれか
を自律的に実行する負荷制御手段を具備することを特徴
とする。

【００１１】本発明では、負荷状況に応じてバッファ手
段を巡回歩進する速度が変化する書き込みアドレスおよ
び警告アドレスと、サンプリング周期毎にバッファ手段
を巡回歩進する読み出しアドレスとの関係をモニタし、
読み出しアドレスが書き込みアドレスと警告アドレスと
の間に入り込む毎に警告回数を計数し、一定期間中に計
数された警告回数を表示したり、一定期間中に計数され
た警告回数に応じて発音チャンネル数やエフェクト数を
減らす他、稼働中の第１のエフェクトを第２のエフェク
トに変更するので、発音遅れ、音切れあるいはノイズ発
生等のエラーを事前に回避する上、どの程度エラーが発
生し易い状態になっているかをユーザに報知でき、しか
も負荷率を適正に保つよう自律的に制御することが可能
になっている。

【００１２】

【発明の実施の形態】以下、本発明の実施の一形態によ
る電子楽器を実施例として図面を参照して説明する。 Ａ．第１実施例 （１）構成 図１は、第１実施例による電子楽器の構成を示すブロッ
ク図である。この図において、１は押離鍵操作に応じた
キーオン／キーオフイベント、ノートナンバおよび押鍵
速度（強度）に対応したベロシティ等の演奏情報を発生
する鍵盤である。２は電源スイッチや発生楽音の音色を
指定する音色スイッチの他、エフェクト（効果）を設定
する際に操作される効果設定スイッチあるいはこの効果
設定スイッチのオン操作後に、付与するエフェクトの種
類を指定する効果指定スイッチ等、楽器パネル（不図
示）に配設される各種スイッチを備えるパネルスイッチ
であり、各スイッチ操作に対応した各種スイッチイベン
トを発生する。３はＬＣＤパネルおよびドライバから構
成される表示部であり、後述するＣＰＵ４から供給され
る表示制御信号に従って各種の設定値、動作モードある
いは後述する警告回数等を表示する。

【００１３】ＣＰＵ４は、パネルスイッチ２から供給さ
れるスイッチイベントに応じて楽器各部を制御する一
方、音源やエフェクタとして動作する。すなわち、鍵盤
１から供給される演奏情報に応じて生成した楽音パラメ
ータに基づき、後述するＲＡＭ６の波形メモリ領域から
読み出した指定音色の波形データを上記楽音パラメータ
に基づき修飾して楽音波形Ｗを生成すると共に、その生
成した楽音波形Ｗに設定された種類のエフェクトを付与
してサウンドシテム７に出力する。５はＣＰＵ４にロー
ドされる各種の制御プログラムおよび波形処理プログラ
ムを記憶するＲＯＭである。なお、ここで言う各種の制
御プログラムおよび波形処理プログラムとは、ＣＰＵ４
の音源機能やエフェクタ機能を具現するものを指す。

【００１４】ＲＡＭ６はワーク領域、波形メモリ領域お
よびリングバッファ領域とから構成される。ワーク領域
はＣＰＵ４の作業領域として用いられ、各種のレジスタ
やフラグデータが一時記憶される。波形メモリ領域に
は、各種音色の波形データが記憶される。リングバッフ
ァ領域は、ＣＰＵ４の出力バッファとして用いられる領
域であり、当該ＣＰＵ４が生成した楽音波形Ｗを一時記
憶する一方、ここから読み出される楽音波形Ｗを次段の
サウンドシテム７に出力する。サウンドシテム７は、Ｃ
ＰＵ４から出力される楽音波形ＷをＤ／Ａ変換した後、
ノイズ除去を目的としたフィルタリングを施してスピー
カＳＰから放音する。

【００１５】（２）動作 次に、図２〜図１３を参照して上記構成による第１実施
例の動作について説明する。以下では、最初に動作概要
としてメインルーチンの動作について述べた後、このメ
インルーチンからコールされる各種処理の詳細を順番に
説明する。 （ａ）メインルーチンの動作 上記構成による第１実施例に電源が投入されると、ＣＰ
Ｕ４は図２に示すメインルーチンを実行し、ステップＳ
ａ１に処理を進め、各種レジスタやフラグデータをゼロ
リセットしたり、初期値セットするイニシャライズ処理
を行う。イニシャライズ処理が完了すると、次のステッ
プＳａ２に進み、パネルスイッチ２が発生するスイッチ
イベントに応じた処理、例えば、効果設定スイッチが操
作された場合には、効果指定スイッチの操作に対応した
種類のエフェクトを付与する。

【００１６】次いで、ステップＳａ３に進むと、ＣＰＵ
４は鍵盤１の押離鍵操作に応じて発音指示あるいは消音
指示を発生する鍵盤処理を実行する。続いて、ステップ
Ｓａ４では、上記鍵盤処理にて発音指示された楽音波形
を生成すると共に、生成した楽音波形に対し、上記ステ
ップＳａ２にて設定されたエフェクトを付与する生成処
理を実行する。そして、ステップＳａ５では、上記ステ
ップＳａ４の生成処理にて発生する楽音波形（波形サン
プル）を、ＲＡＭ６に設けられたリングバッファに書き
込むバッファ書込み処理を行う。なお、リングバッファ
に書き込まれた楽音波形（波形サンプル）は、後述する
第１インタラプト処理にてサンプリング周期毎に読み出
されて楽音波形Ｗとしてサウンドシステム７に供給され
る。

【００１７】次に、ステップＳａ６では、リングバッフ
ァに対する書き込み／読み出し状態をモニタし、後述す
る警告条件を満たした場合にＣＰＵ４が過負荷状態に陥
った警告回数をカウントする警告検出処理を実行する。
続いて、ステップＳａ７では、上記ステップＳａ６にて
カウントされた警告回数を表示する一方、現在実行中の
エフェクト種類を表示する表示処理を行う。次いで、ス
テップＳａ８では、例えば押離鍵操作に応じて発生する
演奏情報をＭＩＤＩ出力する等の、その他の処理を実行
してから上述したステップＳａ２に処理を戻す。これ以
後、電源スイッチがオフされる迄、ステップＳａ２〜Ｓ
ａ８を繰り返し実行する。

【００１８】（ｂ）イニシャライズ処理の動作 次に、図３を参照してイニシャライズ処理の動作につい
て説明する。上述したメインルーチンのステップＳａ１
を介してイニシャライズ処理が実行されると、ＣＰＵ４
は図３のステップＳｂ１に処理を進め、レジスタＷＡＤ
にリングバッファの書き込み開始アドレスとして「α」
をセットする。続いてステップＳｂ２では、レジスタＲ
ＡＤにリングバッファの読み出し開始アドレスとして
「０」をセットする。次いで、ステップＳｂ３では、レ
ジスタＫＡＤに警告アドレス値として「β」をセットす
る。

【００１９】なお、以後の説明において、レジスタＷＡ
Ｄの値を書き込みアドレスＷＡＤ、レジスタＲＡＤの値
を読み出しアドレスＲＡＤ、レジスタＫＡＤの値を警告
アドレスＫＡＤと記す。また、初期設定された書き込み
アドレスＷＡＤと警告アドレスＫＡＤとはα＞βの関係
にある。ＣＰＵ４の負荷増大により書き込みアドレスＷ
ＡＤの歩進が遅滞し、これにより読み出しアドレスＲＡ
Ｄが警告アドレスＫＡＤを超えた場合に、後述する警告
検出処理および第２インタラプタ処理にてその回数がカ
ウントされる。

【００２０】さて、こうしてリングバッファの書き込み
アドレスＷＡＤ、読み出しアドレスＲＡＤおよび警告ア
ドレスＫＡＤが初期設定されると、ＣＰＵ４はステップ
Ｓｂ４に処理を進め、レジスタＷをゼロリセットする。
このレジスタＷとは、上述したように、読み出しアドレ
スＲＡＤが警告アドレスＫＡＤを超えた場合にカウント
される警告回数を保持するレジスタ（カウンタ）であ
る。次いで、ステップＳｂ５ではレジスタＮに最大チャ
ンネル数（同時発音可能な発音チャンネル数）をストア
し、続くステップＳｂ６ではレジスタＭに同時に付与可
能な最大エフェクト数をストアする。そして、ステップ
Ｓｂ７ではレジスタＷＨをゼロリセットし、この後に本
ルーチンを完了する。なお、レジスタＷＨとは、一定期
間内に検出した警告回数を保持するレジスタである。

【００２１】（ｃ）スイッチ処理の動作（効果設定スイ
ッチ処理） 次に、図４〜図５を参照してスイッチ処理の動作につい
て説明する。上述したメインルーチンのステップＳａ２
を介してスイッチ処理が実行されると、ＣＰＵ４は図４
のステップＳｃ１〜Ｓｃ２にて効果設定スイッチ処理や
その他のスイッチ処理を実行する。ステップＳｃ１を介
して効果設定スイッチ処理が実行されると、ＣＰＵ４は
図５に示すステップＳｃ３に進み、効果設定スイッチが
オン操作されたか否かを判断する。効果設定スイッチが
オン操作された場合には判断結果が「ＹＥＳ」となり、
ステップＳｃ４に処理を進め、スイッチフラグＳＦの値
を反転する。スイッチフラグＳＦは「１」の時にオン状
態を表し、「０」の時にオフ状態を表す。つまり、効果
設定スイッチはオン操作される毎に、交互にオン状態も
しくはオフ状態に設定される所謂トグルスイッチなの
で、オン操作毎にスイッチフラグＳＦの値を反転する。

【００２２】次いで、ステップＳｃ５では、スイッチフ
ラグＳＦの値が「１」、すなわち、効果設定スイッチが
オン状態に設定されているかどうかを判断する。ここ
で、スイッチフラグＳＦの値が「０」であれば、オフ状
態に設定されているので、判断結果は「ＮＯ」となり、
何も処理せずに本ルーチンを完了させるが、スイッチフ
ラグＳＦの値が「１」となるオン状態に設定されている
場合には、判断結果が「ＹＥＳ」となり、次のステップ
Ｓｃ６に処理を進め、効果指定スイッチがオン操作され
たか否かを判断する。

【００２３】効果設定スイッチのオン操作に続いて、付
与するエフェクトの種類を指定すべく効果指定スイッチ
がオン操作されると、ここでの判断結果は「ＹＥＳ」と
なり、指定されたエフェクトの種類を表す効果番号をレ
ジスタｍ（以後、効果番号ｍと記す）にストアする。そ
して、ステップＳｃ８では、指定された効果番号ｍに対
応するエフェクトフラグＥＦ（ｍ）を反転する。このエ
フェクトフラグＥＦとは、各エフェクトの種類に対応し
て設けられ、その値が「１」の場合に指定状態を、
「０」の場合に非指定状態を表す。従って、上記ステッ
プＳｂ６〜Ｓｂ７では、効果指定スイッチがオン操作さ
れたエフェクトについて、対応するエフェクトフラグＥ
Ｆ（ｍ）が「１」にセットされるようになっている。

【００２４】（ｄ）鍵盤処理の動作 次に、図６を参照して鍵盤処理の動作について説明す
る。上述したメインルーチンのステップＳａ３を介して
鍵盤処理が実行されると、ＣＰＵ４は図６のステップＳ
ｄ１に処理を進め、鍵盤１における鍵変化の有無を判断
する。ここで、押離鍵操作がなされず、鍵変化が生じな
い場合には何も処理せずに本ルーチンを完了させるが、
押鍵に応じてオンイベントが発生した場合にはステップ
Ｓｄ２〜Ｓｄ７を実行し、一方、離鍵に応じてオフイベ
ントが発生した場合にはステップＳｄ８〜Ｓｄ１３を実
行する。以下、押鍵された場合と離鍵された場合とに分
けて動作説明を進める。

【００２５】押鍵された場合 押鍵操作に応じてオンイベントが発生すると、ステップ
Ｓｄ２に処理を進め、発音チャンネル番号ｎをゼロリセ
ットする。次いで、ステップＳｄ３では、発音チャンネ
ル番号ｎに対応した発音フラグＣＨ（ｎ）が「１」、つ
まり、発音中であるか否かを判断する。発音中であれ
ば、判断結果が「ＹＥＳ」となり、次のステップＳｄ４
に進み、発音されていない空きチャンネルを探すべく発
音チャンネル番号ｎを１インクリメントして歩進させ
る。そして、ステップＳｄ５では、歩進した発音チャン
ネル番号ｎがレジスタＮに格納される最大チャンネル数
を超えたか、つまり、全発音チャンネルについて空きチ
ャンネルを探し終えたかどうかを判断する。

【００２６】空きチャンネルを探している最中であれ
ば、判断結果は「ＮＯ」となり、再びステップＳｄ３に
処理を戻し、歩進した発音チャンネル番号ｎが空きチャ
ンネルであるかどうかを判断する。そして、発音フラグ
ＣＨ（ｎ）が「０」となる空きチャンネルを見つける
と、ここでの判断結果が「ＮＯ」となり、ステップＳｄ
６に処理を進め、押鍵操作された鍵の楽音をその空きチ
ャンネルにアサインすべく発音フラグＣＨ（ｎ）を
「１」にセットし、続くステップＳｄ７では押鍵操作さ
れた鍵のノートナンバをレジスタＮＯＴＥ（ｎ）にスト
アする。これにより、押鍵された鍵の楽音が空きチャン
ネルに発音割り当てされる。なお、本実施例の場合、説
明の簡略化を図る為、空きチャンネルが見つからなけれ
ばステップＳｄ５の判断結果が「ＹＥＳ」となり、この
ルーチンを完了させるようにしているが、実際には周知
のトランケート処理にて発音割り当てするようになって
いる。

【００２７】離鍵された場合 離鍵操作に応じてオフイベントが発生すると、ステップ
Ｓｄ８に処理を進め、発音チャンネル番号ｎをゼロリセ
ットする。次いで、ステップＳｄ９では、発音チャンネ
ル番号ｎに対応した発音フラグＣＨ（ｎ）が「１」、つ
まり、発音中であるか否かを判断する。ここで、消音状
態であると、判断結果は「ＮＯ」となり、ステップＳｄ
１２に進み、発音チャンネル番号ｎを１インクリメント
して歩進させ、続くステップＳｄ１３では歩進した発音
チャンネル番号ｎが最大チャンネル数Ｎを超えたか、つ
まり、全発音チャンネルについて消音すべき発音チャン
ネルを探し終えたかどうかを判断する。

【００２８】そして、消音すべき発音チャンネルを探し
ている最中であれば、判断結果は「ＮＯ」となり、上述
したステップＳｄ９に処理を戻し、歩進した発音チャン
ネル番号ｎについて発音中であるかどうかを判断する。
そして、発音中であると、判断結果が「ＹＥＳ」とな
り、ステップＳｄ１０に進む。ステップＳｄ１０では、
レジスタＮＯＴＥ（ｎ）に格納されるノートナンバと離
鍵された鍵のノートナンバとが一致するか、つまり、離
鍵された鍵の楽音であるか否かを判断する。離鍵された
鍵の楽音でなければ、判断結果が「ＮＯ」となり、上述
のステップＳｄ１２に進むが、離鍵された鍵の楽音であ
ると、判断結果は「ＹＥＳ」となり、ステップＳｄ１１
に進み、該当する発音フラグＣＨ（ｎ）を「０」にセッ
トして消音させる。

【００２９】（ｅ）生成処理の動作 次に、図７を参照して生成処理の動作について説明す
る。前述したメインルーチンのステップＳａ４（図２参
照）を介して生成処理が実行されると、ＣＰＵ４は図７
のステップＳｅ１，Ｓｅ２にてレジスタＷＡＶＥおよび
発音チャンネル番号ｎをゼロリセットする。なお、レジ
スタＷＡＶＥとは、楽音波形サンプルを保持するレジス
タである。こうして、レジスタＷＡＶＥおよび発音チャ
ンネル番号ｎがゼロリセットされると、ＣＰＵ４はステ
ップＳｄ３〜Ｓｅ６の処理にて各発音チャンネル毎の楽
音波形サンプルを累算した楽音波形Ｗを発生する。

【００３０】すなわち、ステップＳｅ３では、ＲＡＭ６
の波形メモリ領域から読み出した波形データを演奏情報
に応じて修飾してなる楽音波形サンプルを、発音チャン
ネル番号（ｎ）に対応したレジスタＷＡＶＥ（ｎ）にス
トアする。次いで、ステップＳｅ４では、レジスタＷＡ
ＶＥ（ｎ）の内容を累算し、続くステップＳｅ５では発
音チャンネル番号ｎを歩進する。そして、ステップＳｅ
６では歩進した発音チャンネル番号ｎが最大チャンネル
数Ｎを超えたかどうか、つまり、各発音チャンネル毎に
生成される楽音波形サンプルを累算し終えたかどうかを
判断する。波形累算の途中であれば、判断結果は「Ｎ
Ｏ」となり、再びステップＳｅ３に処理を戻すが、波形
累算が完了して楽音波形Ｗが生成されると、判断結果は
「ＹＥＳ」となり、ステップＳｅ７に進む。

【００３１】この後、ＣＰＵ４はステップＳｅ７〜Ｓｅ
１１を経て、前述した効果設定スイッチ処理（図５参
照）にて実行指定されたエフェクトを楽音波形Ｗに付与
する。すなわち、まずステップＳｅ７では効果番号ｍを
ゼロリセットし、続くステップＳｅ８では、効果番号ｍ
に対応するエフェクトフラグＥＦ（ｍ）の値が「１」、
つまり実行指定されているエフェクトであるかどうかを
判断する。実行指定されていないエフェクトであれば、
判断結果は「ＮＯ」となり、後述するステップＳｅ１０
に進むが、実行指定されているエフェクトであると、判
断結果が「ＹＥＳ」となり、次のステップＳｅ９に処理
を進め、効果番号ｍに対応した種類のエフェクトを楽音
波形Ｗに付与する。

【００３２】次いで、ステップＳｅ１０では効果番号ｍ
を１インクリメントして歩進させ、続くステップＳｅ１
１では歩進した効果番号ｍが最大エフェクト数Ｍを超え
たか、つまり、実行指定されている全てのエフェクトを
付与し終えたかどうかを判断する。付与し終えていなけ
れば、判断結果は「ＮＯ」となり、再びステップＳｅ８
に処理を戻す。一方、付与し終えると、判断結果が「Ｙ
ＥＳ」となり、本ルーチンを完了させて前述したメイン
ルーチンに処理を戻す。

【００３３】（ｆ）バッファ書込み処理の動作 次に、図８を参照してバッファ書込み処理の動作につい
て説明する。前述したメインルーチンのステップＳａ５
（図２参照）を介してバッファ書込み処理が実行される
と、ＣＰＵ４は図８のステップＳｆ１に進み、書き込み
アドレスＷＡＤを１インクリメントして歩進させる。次
に、ステップＳｆ２では、歩進した書き込みアドレスＷ
ＡＤがバッファ終端に達したかどうかを判断する。バッ
ファ終端に達していなければ、判断結果は「ＮＯ」とな
り、ステップＳｆ４に進むが、バッファ終端に達してい
ると、判断結果が「ＹＥＳ」となり、ステップＳｆ３に
て書き込みアドレスＷＡＤをバッファ始端に戻すべくゼ
ロリセットしてからステップＳｆ４に進む。

【００３４】そして、ステップＳｆ４では、レジスタＷ
ＡＶＥに格納される楽音波形Ｗを、この書き込みアドレ
スＷＡＤに従ってリングバッファの格納エリアＯＵＴ
（ＷＡＤ）にストアする。次いで、ステップＳｆ５に進
むと、リングバッファへの波形書き込みに応じて、警告
アドレスＫＡＤを１インクリメントして歩進させる。続
いて、ステップＳｆ６では、歩進した警告アドレスＫＡ
Ｄがバッファ終端に達したかどうかを判断する。バッフ
ァ終端に達していなければ、判断結果は「ＮＯ」とな
り、本ルーチンを完了させる。一方、バッファ終端に達
していれば、判断結果が「ＹＥＳ」となり、ステップＳ
ｆ７に進み、警告アドレスＫＡＤをバッファ始端に戻す
べくゼロリセットしてから本ルーチンを完了させる。

【００３５】（ｇ）第１インタラプト処理の動作 次に、図９を参照して第１インタラプト処理の動作につ
いて説明する。サンプリング周期毎に第１インタラプト
処理が割込み実行されると、ＣＰＵ４は図９に示すステ
ップＳｇ１に処理を進め、読み出しアドレスＲＡＤを１
インクリメントして歩進させる。続いて、ステップＳｇ
２では、歩進した読み出しアドレスＲＡＤがバッファ終
端に達したかどうかを判断する。バッファ終端に達して
いなければ、判断結果は「ＮＯ」となり、後述するステ
ップＳｇ４に処理を進めるが、バッファ終端に達してい
れば、判断結果が「ＹＥＳ」となり、ステップＳｆ３に
進み、読み出しアドレスＲＡＤをバッファ始端に戻すべ
くゼロリセットしてからステップＳｇ４に処理を進め
る。そして、ステップＳｇ４では、読み出しアドレスＲ
ＡＤに応じてリングバッファの格納エリアＯＵＴ（ＲＡ
Ｄ）から楽音波形Ｗを読み出してサウンドシステム７に
出力する。

【００３６】（ｈ）警告検出処理の動作 次に、図１０を参照して警告検出処理の動作について説
明する。前述したメインルーチンのステップＳａ６（図
２参照）を介して警告検出処理が実行されると、ＣＰＵ
４は図１０のステップＳｈ１に進み、警告アドレスＫＡ
Ｄが読み出しアドレスＲＡＤより大きいか否かを判断す
る。警告アドレスＫＡＤが読み出しアドレスＲＡＤより
大きいと、判断結果は「ＹＥＳ」となり、次のステップ
Ｓｈ２に処理を進め、警告アドレスＫＡＤ、読み出しア
ドレスＲＡＤおよび書き込みアドレスＷＡＤが、ＫＡＤ
＞ＷＡＤであって、しかもＷＡＤ＞ＲＡＤの関係にある
かどうかを判断する。

【００３７】つまり、書き込みアドレスＷＡＤがバッフ
ァ始端側に、警告アドレスＫＡＤがバッファ終端側にそ
れぞれアドレッシングされている時に、読み出しアドレ
スＲＡＤが書き込みアドレスＷＡＤと警告アドレスＫＡ
Ｄとの間に入り込み、ＫＡＤ＞ＷＡＤ＞ＲＡＤの関係に
あるかどうかを判断する。そして、このＫＡＤ＞ＷＡＤ
＞ＲＡＤの関係になければ、判断結果は「ＮＯ」とな
り、本ルーチンを完了させるが、上記関係にあると、判
断結果が「ＹＥＳ」となり、ステップＳｈ３に進む。ス
テップＳｈ３では、読み出しアドレスＲＡＤが警告アド
レスＫＡＤを超えたのに対応して警告回数をカウントす
るレジスタＷの値を１インクリメントして歩進した後、
本ルーチンを完了させる。

【００３８】一方、上述したステップＳｈ１の判断結果
が「ＮＯ」の場合、すなわち、読み出しアドレスＲＡＤ
が警告アドレスＫＡＤより大きいと、ステップＳｈ４に
進み、ＷＡＤ＞ＲＡＤもしくはＫＡＤ＞ＷＡＤの関係に
あるか否かを判断する。つまり、読み出しアドレスＲＡ
Ｄが警告アドレスＫＡＤを超える、ＲＡＤ＞ＫＡＤ＞Ｗ
ＡＤあるいはＷＡＤ＞ＲＡＤ＞ＫＡＤのいずれかの関係
にあるかどうかを判断する。そして、いずれの関係にも
合致しなければ、判断結果は「ＮＯ」となり、本ルーチ
ンを完了させるが、いずれかの関係にあると、判断結果
が「ＹＥＳ」となり、ステップＳｈ３に進み、警告回数
をカウントするレジスタＷの値を１インクリメントして
歩進した後、本ルーチンを完了させる。

【００３９】このように、警告検出処理では、ＣＰＵ４
の負荷状況に応じて巡回歩進する速度が変化する書き込
みアドレスＷＡＤおよび警告アドレスＫＡＤと、サンプ
リング周期毎に巡回歩進する読み出しアドレスＲＡＤと
の関係をモニタしており、読み出しアドレスＲＡＤが書
き込みアドレスＷＡＤと警告アドレスＫＡＤとの間に入
り込む毎に警告回数をカウントするようになっている。

【００４０】（ｉ）第２インタラプト処理の動作 次に、図１１を参照し、タイマ割込みにて実行される第
２インタラプト処理の動作について説明する。タイマク
ロックが発生すると、ＣＰＵ４は図１１に示すステップ
Ｓｉ１に処理を進め、タイマクロックをカウントするレ
ジスタＴを歩進し、続くステップＳｉ２ではレジスタＴ
に格納されるタイマクロック累算値がリセット値Ｒに達
したか否かを判断する。リセット値Ｒに達していなけれ
ば、判断結果が「ＮＯ」となり、本ルーチンを完了させ
る。

【００４１】一方、タイマクロック累算値がリセット値
Ｒに達すると、判断結果は「ＹＥＳ」となり、ステップ
Ｓｉ３に進む。ステップＳｉ３では、レジスタＷに格納
される警告回数をレジスタＷＨにストアする。次いで、
ステップＳｉ４では、レジスタＴ，Ｗをそれぞれゼロリ
セットして本ルーチンを完了する。このように、第２イ
ンタラプト処理では、タイマクロック累算値がリセット
値Ｒに達するまでの所定期間内に、前述した警告検出処
理にてカウントした警告回数をレジスタＷＨにストアす
るようになっている。

【００４２】（ｊ）表示処理の動作 次に、図１２を参照して表示処理の動作について説明す
る。前述したメインルーチンのステップＳａ７（図２参
照）を介して表示処理が実行されると、ＣＰＵ４は図１
２に示すステップＳｊ１に進み、上述した第２インタラ
プト処理にてレジスタＷＨにストアされた警告回数を表
示部３に表示する。これにより、ユーザはどの程度エラ
ーが発生し易い状態になっているかを把握し得るように
なる訳である。こうして、ＣＰＵ４の負荷状態に対応し
た警告回数が表示されると、ＣＰＵ４はステップＳｊ２
〜Ｓｊ８にて現在実行中のエフェクト種類を表示部３に
表示する。

【００４３】すなわち、ステップＳｊ２では、効果番号
ｍをゼロリセットし、続くステップＳｊ３では、効果番
号ｍに対応するエフェクトフラグＥＦ（ｍ）の値が
「１」、つまり実行指定されているエフェクトであるか
どうかを判断する。実行指定されていないエフェクトで
あると、判断結果は「ＮＯ」となり、ステップＳｊ４に
進み、効果番号ｍに対応した種類のエフェクト名を消灯
（非表示）した後、ステップＳｊ６に処理を進める。

【００４４】一方、実行指定されているエフェクトであ
れば、判断結果が「ＹＥＳ」となり、ステップＳｊ５に
処理を進め、効果番号ｍに対応した種類のエフェクト名
を表示する。次いで、ステップＳｊ６では、効果番号ｍ
を１インクリメントして歩進させ、続くステップＳｊ７
では歩進した効果番号ｍが最大エフェクト数Ｍを超えた
か否かを判断する。効果番号ｍが最大エフェクト数Ｍを
超える迄、ここでの判断結果は「ＮＯ」となり、ステッ
プＳｊ３〜Ｓｊ７を繰り返し、効果番号ｍが最大エフェ
クト数Ｍを超えた時に判断結果が「ＹＥＳ」となり、本
ルーチンを完了させる。

【００４５】以上のように、第１実施例によれば、ＣＰ
Ｕ４の負荷状況に応じてリングバッファを巡回歩進する
速度が変化する書き込みアドレスＷＡＤおよび警告アド
レスＫＡＤと、サンプリング周期毎にリングバッファを
巡回歩進する読み出しアドレスＲＡＤとの関係をモニタ
し、読み出しアドレスＲＡＤが書き込みアドレスＷＡＤ
と警告アドレスＫＡＤとの間に入り込む毎に警告回数を
カウントし、一定期間中にカウントされた警告回数を表
示部３に表示してユーザに報知するようにしたので、ど
の程度エラーが発生し易い状態になっているかを把握す
ることが可能になっている。

【００４６】Ｂ．第２実施例 第２実施例の構成は、上述した第１実施例と同一なの
で、その説明については省略する。第２実施例が上述し
た第１実施例と相違する点は、第１実施例では一定期間
中にカウントされた警告回数を表示するのに対し、第２
実施例では一定期間中にカウントされた警告回数に応じ
て発音チャンネル数Ｎを減らしてＣＰＵ４の負荷を下げ
るようにしたことにある。したがって、以下では、そう
した動作を具現する第２実施例による「イニシャライズ
処理」、「第２インタラプタ処理」および「表示処理」
について説明する。なお、これ以外の処理は上述した第
１実施例と共通する為、その説明を省略する。

【００４７】（ａ）イニシャライズ処理の動作 図１３を参照して第２実施例によるイニシャライズ処理
の動作について説明する。第１実施例と同様に、メイン
ルーチンのステップＳａ１を介してイニシャライズ処理
が実行されると、ＣＰＵ４は図１３のステップＳｋ１〜
Ｓｋ３を経てリングバッファの書き込み開始アドレスＷ
ＡＤを「α」、読み出し開始アドレスＲＡＤを「０」、
警告アドレスＫＡＤを「β」にセットする。こうしてリ
ングバッファの書き込みアドレスＷＡＤ、読み出しアド
レスＲＡＤおよび警告アドレスＫＡＤが初期設定される
と、ＣＰＵ４はステップＳｋ４に処理を進め、レジスタ
Ｗをゼロリセットする。次いで、ステップＳｋ５ではレ
ジスタＮに最大チャンネル数（同時発音可能な発音チャ
ンネル数）をストアし、続くステップＳｋ６ではレジス
タＭに同時に付与可能な最大エフェクト数をストアす
る。

【００４８】（ｂ）第２インタラプタ処理の動作 次に、図１４を参照して第２実施例による第２インタラ
プト処理の動作について説明する。タイマクロックが発
生すると、ＣＰＵ４は図１４に示すステップＳｍ１に処
理を進め、タイマクロックをカウントするレジスタＴを
歩進し、続くステップＳｍ２ではレジスタＴに格納され
るタイマクロック累算値がリセット値Ｒに達したか否か
を判断する。リセット値Ｒに達していなければ、判断結
果が「ＮＯ」となり、本ルーチンを完了させる。

【００４９】一方、タイマクロック累算値がリセット値
Ｒに達すると、判断結果は「ＹＥＳ」となり、ステップ
Ｓｍ３に進む。ステップＳｍ３では、予め警告回数に対
応したＣＰＵ負荷率が記憶されたデータテーブルＴＡＢ
ＬＥからレジスタＷに格納される警告回数に対応する負
荷率ＴＡＢＬＥ（Ｗ）を読み出し、これを最大チャンネ
ル数Ｎに乗算することによって、ＣＰＵ負荷率を適正に
保つ発音チャンネル数Ｎを算出する。この後、ステップ
Ｓｍ４に進み、レジスタＴ，Ｗをそれぞれゼロリセット
して本ルーチンを完了する。このように、第２実施例に
よる第２インタラプト処理では、タイマクロック累算値
がリセット値Ｒに達するまでの所定期間内にカウントさ
れた警告回数に基づきＣＰＵ負荷率を適正に保つ発音チ
ャンネル数Ｎを算出するようになっている。

【００５０】（ｃ）表示処理の動作 次に、図１５を参照して第２実施例による表示処理の動
作について説明する。前述した第１の実施形態と同様、
メインルーチンのステップＳａ７（図２参照）を介して
表示処理が実行されると、ＣＰＵ４は図１５に示すステ
ップＳｎ１に進み、上述した第２実施例による第２イン
タラプト処理にてレジスタＮにストアされたＣＰＵ負荷
率を適正に保つ発音チャンネル数を表示部３に表示す
る。これにより、ユーザはどの程度エラーが発生し易い
状態になっているかを把握し得る。こうして、ＣＰＵ負
荷率を適正に保つ発音チャンネル数Ｎが表示されると、
さらにＣＰＵ４はステップＳｎ２〜Ｓｎ８にて現在実行
中のエフェクト種類を表示部３に表示する。

【００５１】すなわち、ステップＳｎ２では、効果番号
ｍをゼロリセットし、続くステップＳｎ３では、効果番
号ｍに対応するエフェクトフラグＥＦ（ｍ）の値が
「１」、つまり実行指定されているエフェクトであるか
どうかを判断する。実行指定されていないエフェクトで
あると、判断結果は「ＮＯ」となり、ステップＳｎ４に
進み、効果番号ｍに対応した種類のエフェクト名を消去
した後、ステップＳｎ６に処理を進める。

【００５２】一方、実行指定されているエフェクトであ
れば、判断結果が「ＹＥＳ」となり、ステップＳｎ５に
処理を進め、効果番号ｍに対応した種類のエフェクト名
を表示する。次いで、ステップＳｎ６では、効果番号ｍ
を１インクリメントして歩進させ、続くステップＳｎ７
では歩進した効果番号ｍが最大エフェクト数Ｍを超えた
か否かを判断する。そして、効果番号ｍが最大エフェク
ト数Ｍを超える迄、ここでの判断結果は「ＮＯ」とな
り、ステップＳｎ３〜Ｓｎ７を繰り返し、効果番号ｍが
最大エフェクト数Ｍを超えた時に判断結果が「ＹＥＳ」
となり、本ルーチンを完了させる。

【００５３】以上のように、第２実施例によれば、ＣＰ
Ｕ４の負荷状況に応じてリングバッファを巡回歩進する
速度が変化する書き込みアドレスＷＡＤおよび警告アド
レスＫＡＤと、サンプリング周期毎にリングバッファを
巡回歩進する読み出しアドレスＲＡＤとの関係をモニタ
し、読み出しアドレスＲＡＤが書き込みアドレスＷＡＤ
と警告アドレスＫＡＤとの間に入り込む毎に警告回数を
カウントし、一定期間中にカウントされた警告回数に応
じて減らされた発音チャンネル数Ｎを表示部３に表示す
るので、ＣＰＵ負荷率を適正に保つことが出来るうえ、
どの程度エラーが発生し易い状態になっているかをユー
ザに報知することが可能になる。

【００５４】Ｃ．第３実施例 次に、第３実施例について説明する。第３実施例が上述
した第２実施例と相違する点は、第２実施例では一定期
間中にカウントされた警告回数に応じて発音チャンネル
数Ｎを減らしてＣＰＵ４の負荷を下げるようにしたのに
対し、第３実施例では一定期間中にカウントされた警告
回数に応じてエフェクト数Ｍを減らしてＣＰＵ４の負荷
を下げるようにしたことにある。以下では、そうした動
作を具現する第３実施例による「第２インタラプタ処
理」について説明する。なお、これ以外の処理は上述し
た第１および第２実施例と共通するので、その説明を省
略する。

【００５５】第３実施例による第２インタラプト処理で
は、タイマクロックの発生に応じてＣＰＵ４が図１６に
示すステップＳｏ１に処理を進め、タイマクロックをカ
ウントするレジスタＴを歩進し、続くステップＳｏ２で
はレジスタＴに格納されるタイマクロック累算値がリセ
ット値Ｒに達したか否かを判断する。リセット値Ｒに達
していなければ、判断結果が「ＮＯ」となり、本ルーチ
ンを完了させる。一方、タイマクロック累算値がリセッ
ト値Ｒに達すると、判断結果は「ＹＥＳ」となり、ステ
ップＳｏ３に進む。ステップＳｏ３では、予め警告回数
に対応したＣＰＵ負荷率が記憶されたデータテーブルＴ
ＡＢＬＥからレジスタＷに格納される警告回数に対応す
る負荷率ＴＡＢＬＥ（Ｗ）を読み出し、これを最大エフ
ェクト数Ｍに乗算することによって、ＣＰＵ負荷率を適
正に保つエフェクト数Ｍを算出する。この後、ステップ
Ｓｏ４に進み、レジスタＴ，Ｗをそれぞれゼロリセット
して本ルーチンを完了する。

【００５６】このように、第３実施例による第２インタ
ラプト処理では、タイマクロック累算値がリセット値Ｒ
に達するまでの所定期間内にカウントされた警告回数に
基づきＣＰＵ負荷率を適正に保つエフェクト数Ｍを算出
するようになっている。そして、算出されたエフェクト
数Ｍは前述した第２実施例と同様、表示処理によって表
示部３に表示される。

【００５７】したがって、第３実施例によれば、ＣＰＵ
４の負荷状況に応じてリングバッファを巡回歩進する速
度が変化する書き込みアドレスＷＡＤおよび警告アドレ
スＫＡＤと、サンプリング周期毎にリングバッファを巡
回歩進する読み出しアドレスＲＡＤとの関係をモニタ
し、読み出しアドレスＲＡＤが書き込みアドレスＷＡＤ
と警告アドレスＫＡＤとの間に入り込む毎に警告回数を
カウントし、一定期間中にカウントされた警告回数に応
じて減らされたエフェクト数Ｍを表示部３に表示するの
で、ＣＰＵ負荷率を適正に保つことが出来、しかもどの
程度エラーが発生し易い状態になっているかをユーザに
報知することが可能になっている。

【００５８】Ｄ．第４実施例 次に、第４実施例について説明する。第４実施例の構成
は、前述した第１の実施形態と同一なので、その説明に
ついては省略する。第４実施例が前述した第１実施例と
相違する点は、第１実施例では一定期間中にカウントさ
れた警告回数を表示するようにしたのに対し、第４実施
例では一定期間中にカウントされた警告回数に応じて、
実行中にあるエフェクト（後述のノーマルエフェクト）
を、ＣＰＵ４の負荷を軽減するライトエフェクト（後述
する）に変更することにある。以下では、そうした動作
を具現する第４実施例による「イニシャライズ処理」、
「第２インタラプタ処理」、「生成処理」および「表示
処理」について説明する。なお、これ以外の処理は第１
実施例と共通する為、その説明を省略する。

【００５９】（ａ）イニシャライズ処理の動作 図１７を参照して第４実施例によるイニシャライズ処理
の動作について説明する。第１実施例と同様、メインル
ーチンのステップＳａ１を介してイニシャライズ処理が
実行されると、ＣＰＵ４は図１７のステップＳｐ１〜Ｓ
ｐ３を経てリングバッファの書き込み開始アドレスＷＡ
Ｄを「α」、読み出し開始アドレスＲＡＤを「０」、警
告アドレスＫＡＤを「β」にセットする。こうしてリン
グバッファの書き込みアドレスＷＡＤ、読み出しアドレ
スＲＡＤおよび警告アドレスＫＡＤが初期設定される
と、ＣＰＵ４はステップＳｐ４に処理を進め、レジスタ
Ｗをゼロリセットする。次いで、ステップＳｐ５〜Ｓｐ
７では、レジスタＮ，ＭおよびＮＭにそれぞれ最大チャ
ンネル数（同時発音可能な発音チャンネル数）、最大エ
フェクト数およびノーマルエフェクト数をストアする。

【００６０】なお、レジスタＭにストアされる最大エフ
ェクト数とは、同時付与可能なノーマルエフェクトの数
とライトエフェクトの数との総和を指す。また、ここで
言うノーマルエフェクトとライトエフェクトとは、例え
ばリバーブの場合、遅延段数が通常段数のものをノーマ
ルエフェクト、通常段数より少ないものをライトエフェ
クトと称している。つまり、ライトエフェクトはＣＰＵ
４に与える負荷がノーマルエフェクトより小さいものを
指している。

【００６１】（ｂ）生成処理の動作 次に、図１８〜図１９を参照して第４実施例による生成
処理の動作について説明する。前述したメインルーチン
のステップＳａ４（図２参照）を介して生成処理が実行
されると、ＣＰＵ４は図１８のステップＳｑ１〜Ｓｑ２
にてレジスタＷＡＶＥおよび発音チャンネル番号ｎをゼ
ロリセットする。なお、レジスタＷＡＶＥとは、楽音波
形サンプルを保持するレジスタである。こうして、レジ
スタＷＡＶＥおよび発音チャンネル番号ｎがゼロリセッ
トされると、ＣＰＵ４はステップＳｑ３〜Ｓｑ６の処理
にて各発音チャンネル毎の楽音波形サンプルを累算した
楽音波形Ｗを発生する。

【００６２】すなわち、ステップＳｑ３では、ＲＡＭ６
の波形メモリ領域から読み出した波形データを演奏情報
に応じて修飾してなる楽音波形サンプルを、発音チャン
ネル番号（ｎ）に対応したレジスタＷＡＶＥ（ｎ）にス
トアする。次いで、ステップＳｑ４では、レジスタＷＡ
ＶＥ（ｎ）の内容を累算し、続くステップＳｑ５では発
音チャンネル番号ｎを歩進する。そして、ステップＳｑ
６では歩進した発音チャンネル番号ｎが最大チャンネル
数Ｎを超えたかどうか、つまり、各発音チャンネル毎に
生成される楽音波形サンプルを累算し終えたかどうかを
判断する。波形累算の途中であれば、判断結果は「Ｎ
Ｏ」となり、再びステップＳｑ３に処理を戻すが、波形
累算が完了して楽音波形Ｗが生成されると、判断結果は
「ＹＥＳ」となり、ステップＳｑ７に進む。

【００６３】この後、ＣＰＵ４はステップＳｑ７〜Ｓｑ
１６を経て、前述した効果設定スイッチ処理（図５参
照）にて実行指定されたエフェクトを、ノーマルエフェ
クトあるいはライトエフェクトとして楽音波形Ｗに付与
する。すなわち、ステップＳｑ７では効果番号ｍをゼロ
リセットし、続くステップＳｑ８では、効果番号ｍに対
応するエフェクトフラグＥＦ（ｍ）の値が「１」、つま
り実行指定されているエフェクトであるかどうかを判断
する。実行指定されていないエフェクトであれば、判断
結果は「ＮＯ」となり、後述するステップＳｑ１２（図
１９参照）に進むが、実行指定されているエフェクトで
あると、判断結果が「ＹＥＳ」となり、次のステップＳ
ｑ９に処理を進める。

【００６４】ステップＳｑ９では、フラグＮＥＦが
「０」、つまり、ノーマルエフェクトを付与するのかを
どうかを判断する。ここで、フラグＮＥＦが「０」であ
ると、ノーマルエフェクトを付与する旨を表すので、判
断結果が「ＹＥＳ」となり、ステップＳｑ１０に進み、
効果番号ｍに対応した種類のエフェクトをノーマルエフ
ェクトとして楽音波形Ｗに付与する。一方、フラグＮＥ
Ｆが「１」であれば、上記ステップＳｑ９の判断結果は
「ＮＯ」となり、ステップＳｑ１１に進み、効果番号ｍ
に対応した種類のエフェクトをライトエフェクトとして
楽音波形Ｗに付与する。

【００６５】そして、図１９に図示するステップＳｑ１
２に進み、効果番号ｍを１インクリメントして歩進さ
せ、続くステップＳｑ１３では歩進した効果番号ｍがノ
ーマルエフェクト数ＮＭを超えたかどうかを判断する。
ここで、歩進した効果番号ｍがノーマルエフェクト数Ｎ
Ｍを超えていなければ、判断結果は「ＮＯ」となり、後
述するステップＳｑ１５に処理を進めるが、ノーマルエ
フェクト数ＮＭを超えた場合には判断結果が「ＹＥＳ」
となり、ステップＳｑ１４に進み、フラグＮＥＦを
「１」にセットする。次いで、ステップＳｑ１５に進む
と、効果番号ｍが最大エフェクト数Ｍを超えたか否か、
つまり、実行指定されている全てのエフェクトを付与し
終えたかどうかを判断する。付与し終えていなければ、
判断結果は「ＮＯ」となり、再び図１８のステップＳｑ
８に処理を戻す。

【００６６】このように、ステップＳｑ８〜Ｓｑ１５で
は、効果設定スイッチ処理（図５参照）にて実行指定さ
れたエフェクトの内、ノーマルエフェクト数ＮＭ分には
ノーマルエフェクトを付与し、その数ＮＭを超えて最大
エフェクト数Ｍ分のものについてはライトエフェクトを
付与するようになっている。こうして楽音波形Ｗにノー
マルエフェクトおよびライトエフェクトを付与し終える
と、上述したステップＳｑ１５の判断結果が「ＹＥＳ」
となり、ステップＳｑ１６に進み、フラグＮＥＦをゼロ
リセットしてから本ルーチンを完了する。

【００６７】（ｃ）第２インタラプタ処理の動作 次に、図２０を参照して第４実施例による第２インタラ
プト処理の動作について説明する。タイマクロックが発
生すると、ＣＰＵ４は図２０に示すステップＳｒ１に処
理を進め、タイマクロックをカウントするレジスタＴを
歩進し、続くステップＳｒ２ではレジスタＴに格納され
るタイマクロック累算値がリセット値Ｒに達したか否か
を判断する。リセット値Ｒに達していなければ、判断結
果が「ＮＯ」となり、本ルーチンを完了させる。

【００６８】一方、タイマクロック累算値がリセット値
Ｒに達すると、判断結果は「ＹＥＳ」となり、ステップ
Ｓｒ３に進む。ステップＳｒ３では、予め警告回数に対
応したＣＰＵ負荷率が記憶されたデータテーブルＴＡＢ
ＬＥからレジスタＷに格納される警告回数に対応する負
荷率ＴＡＢＬＥ（Ｗ）を読み出し、これを最大エフェク
ト数Ｍに乗算することによって、ＣＰＵ負荷率を適正に
保つノーマルエフェクト数ＮＭを算出する。この後、ス
テップＳｒ４に進み、レジスタＴ，Ｗをそれぞれゼロリ
セットして本ルーチンを完了する。

【００６９】このように、第４実施例による第２インタ
ラプト処理では、タイマクロック累算値がリセット値Ｒ
に達するまでの所定期間内にカウントされた警告回数に
基づきＣＰＵ負荷率を適正に保つノーマルエフェクト数
ＮＭを算出するようになっている。つまり、換言する
と、実行中にあるノーマルエフェクトを、ＣＰＵ４の負
荷を軽減するライトエフェクトに変更している。

【００７０】（ｄ）表示処理の動作 次に、図２１を参照して第４実施例による表示処理の動
作について説明する。前述した第１実施例と同様、メイ
ンルーチンのステップＳａ７（図２参照）を介して表示
処理が実行されると、ＣＰＵ４は図２１に示すステップ
Ｓｓ１に進み、効果番号ｍをゼロリセットする。続い
て、ステップＳｓ２では、効果番号ｍが最大エフェクト
数Ｍ以下であるか否かを判断する。効果番号ｍが最大エ
フェクト数Ｍ以下であると、判断結果は「ＹＥＳ」とな
り、次のステップＳｓ３に処理を進め、効果番号ｍに対
応するエフェクトフラグＥＦ（ｍ）の値が「１」、つま
り実行指定されているエフェクトであるかどうかを判断
する。

【００７１】実行指定されているエフェクトであると、
その判断結果は「ＹＥＳ」となり、ステップＳｓ４に処
理を進め、効果番号ｍがノーマルエフェクト数ＮＭ以下
であるか否かを判断する。効果番号ｍがノーマルエフェ
クト数ＮＭ以下であると、判断結果は「ＹＥＳ」とな
り、ステップＳｓ５に処理を進め、効果番号ｍに対応し
た種類のエフェクト名を通常の形態で表示し、これによ
り効果番号ｍのエフェクトがノーマルエフェクトとして
動作中であることをユーザに報知する。

【００７２】一方、効果番号ｍがノーマルエフェクト数
ＮＭを超えた場合には、判断結果が「ＮＯ」となり、ス
テップＳｓ６に処理を進め、効果番号ｍに対応した種類
のエフェクト名を通常とは異なる別形態（例えば、表示
色を異ならせたり点滅表示する等）で表示し、これによ
り効果番号ｍのエフェクトがライトエフェクトとして動
作中であることをユーザに報知する。

【００７３】次いで、ステップＳｓ７では、効果番号ｍ
を１インクリメントして歩進させ、続くステップＳｓ８
では歩進した効果番号ｍが最大エフェクト数Ｍを超えた
か否かを判断する。効果番号ｍが最大エフェクト数Ｍを
超えていなければ、判断結果は「ＮＯ」となり、再びス
テップＳｓ２に処理を戻し、上述した過程を繰り返す。
そして、その過程で歩進された効果番号ｍが最大エフェ
クト数Ｍを超えた場合、もしくは歩進された効果番号ｍ
に対応するエフェクトが実行指定されていない場合に
は、上述したステップＳｓ２もしくはステップＳｓ３の
判断結果が「ＮＯ」となり、ステップＳｓ９に進み、効
果番号ｍに対応した種類のエフェクト名を消灯（非表
示）する。この後、ステップＳｓ７に進み、効果番号Ｍ
を歩進し、この歩進した効果番号ｍが最大エフェクト数
Ｍを超えると、ステップＳｓ８の判断結果が「ＹＥＳ」
となり、本ルーチンを完了させる。

【００７４】このように、第４実施例によれば、ＣＰＵ
４の負荷状況に応じてリングバッファを巡回歩進する速
度が変化する書き込みアドレスＷＡＤおよび警告アドレ
スＫＡＤと、サンプリング周期毎にリングバッファを巡
回歩進する読み出しアドレスＲＡＤとの関係をモニタ
し、読み出しアドレスＲＡＤが書き込みアドレスＷＡＤ
と警告アドレスＫＡＤとの間に入り込む毎に警告回数を
カウントし、一定期間中にカウントされた警告回数に応
じて、実行中のノーマルエフェクトを、ＣＰＵ４の負荷
を軽減するライトエフェクトに変更すると共に、その状
況を表示部３に表示するので、ＣＰＵ負荷率を適正に保
つことが出来、しかもどの程度エラーが発生し易い状態
になっているかをユーザに報知することが可能になって
いる。

【００７５】以上説明したように、本発明の第１〜第４
実施例では、ＣＰＵ４の負荷状況に応じてリングバッフ
ァを巡回歩進する速度が変化する書き込みアドレスＷＡ
Ｄおよび警告アドレスＫＡＤと、サンプリング周期毎に
リングバッファを巡回歩進する読み出しアドレスＲＡＤ
との関係をモニタし、読み出しアドレスＲＡＤが書き込
みアドレスＷＡＤと警告アドレスＫＡＤとの間に入り込
む毎に警告回数をカウントし、一定期間中にカウントさ
れた警告回数を表示部３に表示したり、一定期間中にカ
ウントされた警告回数に応じて発音チャンネル数を減ら
したり、実行指定されているエフェクトの種類を減らす
他、実行中のノーマルエフェクトを、ＣＰＵ４の負荷を
軽減するライトエフェクトに変更するので、発音遅れ、
音切れあるいはノイズ発生等のエラーを事前に回避でき
るうえ、どの程度エラーが発生し易い状態になっている
かをユーザに報知することが可能になっている。

【００７６】なお、上述した第１〜第４実施例を組合せ
ることも可能である。すなわち、一定期間中にカウント
された警告回数を表示部３に表示しながら、その警告回
数に応じて発音チャンネル数や実行指定されているエフ
ェクトの種類を減らしたり、実行中のノーマルエフェク
トをライトエフェクトに変更する。こうした制御を行う
際には、予め警告回数に対応させた負荷軽減策の優先順
位を定め、その優先順位に従って、例えば警告回数がそ
れほど多くない場合には単に実行中のノーマルエフェク
トをライトエフェクトに変更させるだけにとどめ、警告
回数が増えるに連れて発音チャンネル数を減らしたり、
発音チャンネル数およびエフェクト数の両者を減らすよ
うにすれば、自律的にＣＰＵ４の負荷を軽減させること
が可能になる。

【００７７】

【発明の効果】請求項１に記載の発明によれば、負荷状
況に応じてバッファ手段を巡回歩進する速度が変化する
書き込みアドレスおよび警告アドレスと、サンプリング
周期毎にバッファ手段を巡回歩進する読み出しアドレス
との関係をモニタし、読み出しアドレスが書き込みアド
レスと警告アドレスとの間に入り込む毎に警告回数を計
数し、一定期間中に計数された警告回数を表示するの
で、どの程度エラーが発生し易い状態になっているかを
ユーザに報知することができ、このようにすることで発
音遅れ、音切れあるいはノイズ発生等のエラーを事前に
回避することができる。請求項２に記載の発明では、負
荷状況に応じてバッファ手段を巡回歩進する速度が変化
する書き込みアドレスおよび警告アドレスと、サンプリ
ング周期毎にバッファ手段を巡回歩進する読み出しアド
レスとの関係をモニタし、読み出しアドレスが書き込み
アドレスと警告アドレスとの間に入り込む毎に警告回数
を計数し、一定期間中に計数された警告回数に応じて、
楽音発生手段で稼働する発音チャンネル数を減らすと共
に、減らされた発音チャンネル数を表示するので、発音
遅れ、音切れあるいはノイズ発生等のエラーを事前に回
避する上、どの程度エラーが発生し易い状態になってい
るかをユーザに報知でき、しかも負荷率を適正に保つよ
う自律的に制御することができる。請求項３に記載の発
明によれば、負荷状況に応じてバッファ手段を巡回歩進
する速度が変化する書き込みアドレスおよび警告アドレ
スと、サンプリング周期毎にバッファ手段を巡回歩進す
る読み出しアドレスとの関係をモニタし、読み出しアド
レスが書き込みアドレスと警告アドレスとの間に入り込
む毎に警告回数を計数し、一定期間中に計数された警告
回数に応じて、楽音発生手段で稼働するエフェクト数を
減らすと共に、減らされたエフェクト数を表示するの
で、発音遅れ、音切れあるいはノイズ発生等のエラーを
事前に回避する上、どの程度エラーが発生し易い状態に
なっているかをユーザに報知でき、しかも負荷率を適正
に保つよう自律的に制御することができる。請求項４に
記載の発明によれば、負荷状況に応じてバッファ手段を
巡回歩進する速度が変化する書き込みアドレスおよび警
告アドレスと、サンプリング周期毎にバッファ手段を巡
回歩進する読み出しアドレスとの関係をモニタし、読み
出しアドレスが書き込みアドレスと警告アドレスとの間
に入り込む毎に警告回数を計数し、一定期間中に計数さ
れた警告回数に応じて、楽音発生手段で複数が稼働中に
ある第１のエフェクトの内、いずれかを負荷軽減し得る
第２のエフェクトに変更し、変更されたエフェクト種類
を表示するので、発音遅れ、音切れあるいはノイズ発生
等のエラーを事前に回避する上、どの程度エラーが発生
し易い状態になっているかをユーザに報知でき、しかも
負荷率を適正に保つよう自律的に制御することができ
る。請求項５に記載の発明によれば、負荷状況に応じて
バッファ手段を巡回歩進する速度が変化する書き込みア
ドレスおよび警告アドレスと、サンプリング周期毎にバ
ッファ手段を巡回歩進する読み出しアドレスとの関係を
モニタし、読み出しアドレスが書き込みアドレスと警告
アドレスとの間に入り込む毎に警告回数を計数し、一定
期間中に計数された警告回数を表示すると共に、その警
告回数に応じて、楽音発生手段で稼働する発音チャンネ
ル数やエフェクト数を減らす他、稼働中の第１のエフェ
クトを第２のエフェクトに変更する負荷軽減策のいずれ
かを自律的に実行するので、発音遅れ、音切れあるいは
ノイズ発生等のエラーを事前に回避する上、どの程度エ
ラーが発生し易い状態になっているかをユーザに報知で
き、しかも負荷率を適正に保つよう自律的に制御するこ
とができる。

【図面の簡単な説明】

【図１】第１実施例の構成を示すブロック図である。

【図２】第１実施例によるメインルーチンの動作を示す
フローチャートである。

【図３】第１実施例によるイニシャライズ処理の動作を
示すフローチャートである。

【図４】第１実施例によるスイッチ処理の動作を示すフ
ローチャートである。

【図５】第１実施例による効果設定スイッチ処理の動作
を示すフローチャートである。

【図６】第１実施例による鍵盤処理の動作を示すフロー
チャートである。

【図７】第１実施例による生成処理の動作を示すフロー
チャートである。

【図８】第１実施例によるバッファ書込み処理の動作を
示すフローチャートである。

【図９】第１実施例による第１インタラプタ処理の動作
を示すフローチャートである。

【図１０】第１実施例による警告検出処理の動作を示す
フローチャートである。

【図１１】第１実施例による第２インタラプタ処理の動
作を示すフローチャートである。

【図１２】第１実施例による表示処理の動作を示すフロ
ーチャートである。

【図１３】第２実施例によるイニシャライズ処理の動作
を示すフローチャートである。

【図１４】第２実施例による第２インタラプタ処理の動
作を示すフローチャートである。

【図１５】第２実施例による表示処理の動作を示すフロ
ーチャートである。

【図１６】第３実施例による第２インタラプタ処理の動
作を示すフローチャートである。

【図１７】第４実施例によるイニシャライズ処理の動作
を示すフローチャートである。

【図１８】第４実施例による生成処理の動作を示すフロ
ーチャートである。

【図１９】第４実施例による生成処理の動作を示すフロ
ーチャートである。

【図２０】第４実施例による第２インタラプタ処理の動
作を示すフローチャートである。

【図２１】第４実施例による表示処理の動作を示すフロ
ーチャートである。

【符号の説明】

１ 鍵盤 ２ パネルスイッチ ３ 表示部 ４ ＣＰＵ ５ ＲＯＭ ６ ＲＡＭ ７ サウンドシテム

Claims (5)

【特許請求の範囲】
1. 【請求項１】 楽音波形を発生する楽音発生手段と、 この楽音発生手段が発生した楽音波形を所定サンプル数
   分一時記憶するバッファ手段と、 前記バッファ手段を巡回歩進する速度が前記楽音発生手
   段の負荷状況に応じて変化する書き込みアドレスおよび
   警告アドレスと、サンプリング周期毎に前記バッファ手
   段を巡回歩進する読み出しアドレスとの関係をモニタ
   し、読み出しアドレスが書き込みアドレスと警告アドレ
   スとの間に入り込む毎に警告回数を計数する計数手段
   と、 この計数手段が一定期間中に計数した警告回数を表示す
   る表示手段とを具備することを特徴とする電子楽器。
2. 【請求項２】 楽音波形を発生する複数の発音チャンネ
   ルを備えた楽音発生手段と、 この楽音発生手段が発生した楽音波形を所定サンプル数
   分一時記憶するバッファ手段と、 前記バッファ手段を巡回歩進する速度が前記楽音発生手
   段の負荷状況に応じて変化する書き込みアドレスおよび
   警告アドレスと、サンプリング周期毎に前記バッファ手
   段を巡回歩進する読み出しアドレスとの関係をモニタ
   し、読み出しアドレスが書き込みアドレスと警告アドレ
   スとの間に入り込む毎に警告回数を計数する計数手段
   と、 この計数手段が一定期間中に計数した警告回数に応じ
   て、前記楽音発生手段で稼働する発音チャンネル数を減
   らす負荷制御手段と、 この負荷制御手段によって減らされた発音チャンネル数
   を表示する表示手段とを具備することを特徴とする電子
   楽器。
3. 【請求項３】 楽音波形を発生する一方、発生した楽音
   波形に複数種のエフェクトを付与する楽音発生手段と、 この楽音発生手段が発生した楽音波形を所定サンプル数
   分一時記憶するバッファ手段と、 前記バッファ手段を巡回歩進する速度が前記楽音発生手
   段の負荷状況に応じて変化する書き込みアドレスおよび
   警告アドレスと、サンプリング周期毎に前記バッファ手
   段を巡回歩進する読み出しアドレスとの関係をモニタ
   し、読み出しアドレスが書き込みアドレスと警告アドレ
   スとの間に入り込む毎に警告回数を計数する計数手段
   と、 この計数手段が一定期間中に計数した警告回数に応じ
   て、前記楽音発生手段で稼働するエフェクト数を減らす
   負荷制御手段と、 この負荷制御手段によって減らされたエフェクト数を表
   示する表示手段とを具備することを特徴とする電子楽
   器。
4. 【請求項４】 楽音波形を発生する一方、発生した楽音
   波形に第１のエフェクトもしくは第１のエフェクトより
   負荷軽減し得る第２のエフェクトのいずれかを付与する
   楽音発生手段と、 この楽音発生手段が発生した楽音波形を所定サンプル数
   分一時記憶するバッファ手段と、 前記バッファ手段を巡回歩進する速度が前記楽音発生手
   段の負荷状況に応じて変化する書き込みアドレスおよび
   警告アドレスと、サンプリング周期毎に前記バッファ手
   段を巡回歩進する読み出しアドレスとの関係をモニタ
   し、読み出しアドレスが書き込みアドレスと警告アドレ
   スとの間に入り込む毎に警告回数を計数する計数手段
   と、 この計数手段が一定期間中に計数した警告回数に応じ
   て、前記楽音発生手段で複数が稼働中にある前記第１の
   エフェクトの内、いずれかを前記第２のエフェクトに変
   更する負荷制御手段と、 この負荷制御手段によって変更されたエフェクト種類を
   表示する表示手段とを具備することを特徴とする電子楽
   器。
5. 【請求項５】 複数の発音チャンネルを備えて楽音波形
   を発生する一方、発生した楽音波形に第１のエフェクト
   を付与したり、第１のエフェクトより負荷軽減し得る第
   ２のエフェクトを付与する楽音発生手段と、 この楽音発生手段が発生した楽音波形を所定サンプル数
   分一時記憶するバッファ手段と、 前記バッファ手段を巡回歩進する速度が前記楽音発生手
   段の負荷状況に応じて変化する書き込みアドレスおよび
   警告アドレスと、サンプリング周期毎に前記バッファ手
   段を巡回歩進する読み出しアドレスとの関係をモニタ
   し、読み出しアドレスが書き込みアドレスと警告アドレ
   スとの間に入り込む毎に警告回数を計数する計数手段
   と、 この計数手段が一定期間中に計数した警告回数を表示す
   る表示手段と、 前記計数手段が一定期間中に計数した警告回数に応じ
   て、前記楽音発生手段で稼働する発音チャンネル数やエ
   フェクト数を減らす他、稼働中の第１のエフェクトを第
   ２のエフェクトに変更する負荷軽減策のいずれかを自律
   的に実行する負荷制御手段とを具備することを特徴とす
   る電子楽器。