JP2002131059A

JP2002131059A - ジャイロ装置

Info

Publication number: JP2002131059A
Application number: JP2000323809A
Authority: JP
Inventors: Kaneo Yachi; 兼雄矢地; Shiyougo Yoshino; 彰悟吉野; Tomoyasu Hasegawa; 友保長谷川; Yoshitaka Kato; 良隆加藤
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2000-10-24
Filing date: 2000-10-24
Publication date: 2002-05-09

Abstract

(57)【要約】【課題】ジャイロ装置の容量電圧変換回路を高抵抗を
用いて構成すると、回路ブロック全体を半導体基板に集
積して構成することが難しくなる。【解決手段】角速度検出素子１は、コリオリ力に基づ
く振動体２の振動を静電容量の変化として検出する検出
電極部５，６を有する。検出電極部５，６に於ける容量
変化を、容量電圧変換回路８，９を用いて電圧変化に変
換する。この場合、容量電圧変換回路８，９は、高入力
インピーダンス増幅回路６０，８０と、この増幅回路６
０，８０の入力側に基準電圧源７０から基準電圧を印可
するダイオード６４，７４，８４，８５とから構成し、
角速度検出素子１と共に回路ブロック全体を１枚の半導
体基板に集積化して形成可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ジャイロ装置、特
に、半導体加工技術を用いて構成した振動型のジャイロ
装置に関するものである。

【０００２】

【従来の技術】近年、カメラの手ぶれ防止装置、カーナ
ビゲーション装置、自動車の転倒検出装置、自動車の姿
勢制御装置等のセンサとしてジャイロ装置が使用されて
いる。これら諸装置に使用されるジャイロ装置は、接地
空間が極めて狭いことから、体積の少ない小型のジャイ
ロ装置が要求される。このため、ジャイロ装置は、角速
度検出素子を半導体基板、例えば、シリコン基板を加工
して作り、また、角速度検出素子の駆動回路や出力信号
処理回路を可能な限り半導体基板に集積化して回路基板
の使用を極力小さく構成することが望まれる。

【０００３】このような要求に応えるため、従来、図９
に示すようなジャイロ装置の回路ブロックが提案されて
いる。図９に於いて、角速度検出素子１は、振動体２
と、この振動体２を静電力で駆動する駆動電極部３，４
と、コリオリ力が加わったときの振動体２の振動を静電
的に検出する検出電極部５，６とから構成されている。
検出電極部５，６は、それぞれ容量電圧変換回路８，９
の入力側に接続されている。また、振動体２は接地され
ている。

【０００４】容量電圧変換回路８，９は、検出電極部
５，６が検出したコリオリ力による容量変化を、電圧変
化に変換し電圧信号として出力する。容量電圧変換回路
８，９から出力された電圧信号は、増幅器１０，１１で
増幅されて差動増幅器１２に入力される。差動増幅器１
２の出力は、同期検波回路１３を通して感度調整増幅器
１４に入力される。この感度調整増幅器１４は、オフセ
ット調整回路１５からのオフセット信号を受けてオフセ
ット電圧を調整した角速度信号を出力する。

【０００５】また、上述の増幅器１０，１１の出力は、
加算増幅器１７に入力される。この加算増幅器１７の出
力は、振動体２の振動状態を示す振動振幅信号として、
駆動信号形成回路１８に入力される。駆動信号形成回路
１８から出力された駆動信号は、駆動電極部４に直接印
加されると共に反転増幅器１９を介して駆動電極部３に
印加される。

【０００６】上述の回路ブロックに於いて、容量電圧変
換回路８，９は、同じ回路構成であり、接合型電界効果
トランジスタ（以下「ＪＦＥＴ」という）２０を用いた
ソースホロア回路として構成され、ゲート２１が入力側
となり、ソース２２が出力側となっている。ＪＦＥＴの
ゲート２１は、ゲート抵抗２４を介してソース２２に接
続されている。また、ＪＦＥＴ２０のソース２２は、ソ
ース抵抗２６を介して接地されると共に、ＪＦＥＴ２０
のドレインは直流電源、例えば、５Ｖ電源の直流電源端
子２７に接続されている。

【０００７】上述の回路ブロックの動作について説明す
る。駆動信号形成回路１８は、三角波形成回路と振幅調
整回路から構成され、一定の周波数及び一定の振幅を有
する三角波の駆動信号を出力する。この駆動信号は角速
度検出素子１の駆動電極部３，４に供給される。これに
より、振動体２は、相互に１８０度位相の異なる駆動信
号による静電駆動力で付勢され、駆動電極部３，４の配
置方向（図面の上下方向）に、一定の振幅で且つ固有の
機械共振周波数で振動する。駆動信号の周波数は、通
常、振動体２の固有の機械共振周波数に一致する周波
数、例えば、１０ＫＨｚ程度に定められる。

【０００８】角速度検出素子１の振動体２が一定の振幅
で振動している状態に於いて、振動体２の中心を垂直に
貫く（図面に対する垂直方向の）回転軸の周りに角速度
が加わると、振動体２は、検出電極部５，６の配置方向
のコリオリ力を受け、コリオリ力と静電駆動力を合成し
た振動ベクトル方向に振動する。

【０００９】角速度検出素子１の検出電極部５，６に
は、互いに１８０度位相の異なる容量変化が現れ、容量
電圧変換回路８，９を構成するＪＦＥＴ２０のゲート２
１に伝達される。この容量変化（容量信号）は、振動体
２の振動周波数を持ち、駆動信号の位相に対して９０度
遅れの位相となっている。また、振動体２が上述の振動
ベクトル方向に振動していることに起因して、容量信号
には、振動振幅信号成分とコリオリ力による角速度信号
成分が含まれている。

【００１０】容量電圧変換回路８，９は、検出電極部
５，６の検出した容量信号を電圧信号に変換して出力す
る。容量電圧変換回路８，９は、上述の如く、ＪＦＥＴ
２０で構成されており、ゲート２１は高い入力インピー
ダンスとなっている。また、ゲート抵抗２４は、高い抵
抗値に設定されているため、ＪＦＥＴ２０のゲート２１
の電位は、ソース２２とほぼ同電位になる。

【００１１】この構成により、検出電極部５，６に蓄積
された電荷を放電する時定数が大きくなり、角速度検出
素子１の検出電極部５，６に於ける微少な容量変化を減
衰することなく効率よく電圧変化に変換することができ
る。

【００１２】容量電圧変換回路５，６から出力された電
圧信号は、交流増幅器１０，１１で増幅されて加算増幅
器１７に入力され、振動振幅信号成分が抽出される。こ
の振動振幅信号は、駆動信号形成回路１８に帰還され
る。この帰還回路は自励発振回路を構成しており、角速
度検出素子１の励振駆動が継続される。

【００１３】また、交流増幅器１０，１１の出力は、差
動増幅器１２に入力される。この差動増幅器１２では、
上述した振動振幅信号成分が除かれ、角速度信号成分が
抽出される。差動増幅器１２から出力された角速度信号
成分は、同期検波回路１３により駆動信号を参照信号と
して同期検波され、感度調整増幅器１４に入力される。
感度調整増幅器１４は、オフセット調整回路１５からの
調整信号により、オフセット電圧を調整した角速度信号
を出力する。

【００１４】上述したジャイロ装置に用いる角速度検出
素子１の一例を図１０を用いて説明する。図１０では、
角速度検出素子１のみを図示しているが、シリコン基板
をエッチング加工して構成されるものであり、シリコン
基板には、上述した回路ブロックに於ける角速度検出素
子１の駆動回路や出力信号処理回路を形成する領域が設
けられている。

【００１５】図１０に於いて、支持枠３０の内側には、
振動体２を構成する外振動枠３１及び内振動枠３２が設
けられている。即ち、外振動枠３１は、支持枠３０の内
側に対向して設けた支持部３３，３４の外梁３５，３６
により支持され、支持部３３，３４の配置方向（図面の
左右方向）に振動可能となっている。また、内振動枠３
２は、外振動枠３１の内側に配置され、外振動枠３１の
内側に対向して設けた突出部３７，３８に取付けた内梁
３９，４０により図面の上下方向に振動可能である。

【００１６】外振動枠３１の外側には、内振動枠３２の
振動方向に駆動電極部３，４が設けられている。この駆
動電極部３，４は、板状の可動駆動櫛歯電極４１，４２
と固定駆動櫛歯電極４３，４４が微少空間を介して対向
配置されており、可動駆動櫛歯電極４１，４２は外振動
枠３１の外側面に固定され、固定駆動櫛歯電極４３，４
４は駆動固定電極４５，４６により支持されている。

【００１７】また、内振動枠３２の内側には、支持部３
３と３４を結ぶ方向に延びた質量部５０が設けられ、振
動体２の重量を大きくしている。質量部５０の両側に於
ける内振動枠３２の内側空間には、検出電極部５，６が
設けられている。この検出電極部５，６も、上述同様
に、板状の可動検出櫛歯電極５１，５２と固定検出櫛歯
電極５３，５４が微少空間を介して多数対向配置されて
おり、可動検出櫛歯電極５１，５２は質量部５０の両側
面に固定され、固定検出櫛歯電極５３，５４は検出固定
電極５５，５６により支持されている。

【００１８】上述した構成の角速度検出素子１は、支持
枠３０が接地されており、駆動固定電極４５，４６に駆
動信号を印加すると、可動駆動櫛歯電極４１，４２と固
定駆動櫛歯電極４３，４４間に静電力が働き、振動体２
全体を図面の左右方向に一定の振幅で駆動振動させる。

【００１９】振動体２の振動状態に於いて、振動体２の
中心を通る回転軸の回りに角速度が加わると、振動体２
には図面の上下方向にコリオリ力が働き、内振動枠３２
のみが図面の上下方向にコリオリ力の大きさに応じて変
位する。これにより、検出固定電極５５，５６には、駆
動振動とコリオリ力による変位の大きさを含んだ容量変
化が現れる。この容量変化には、角速度信号成分と振動
振幅信号成分が含まれている。

【００２０】上述の如く、角速度検出素子１の検出電極
部５，６には、容量変化が現れるが、容量変化前の静電
容量Ｃｓ及び容量変化に伴う静電容量の変化分ΔＣ共に
極めて小さく、容量電圧変換回路８，９に於けるＪＦＥ
Ｔ２０のゲート電位をＶｇとしたときのゲート電位の変
化分ΔＶは、ΔＶ＝ΔＣ・Ｖｇ／Ｃｓで与えられる。

【００２１】即ち、容量電圧変換回路８，９に於いて、
検出電極部５，６に出現した容量変化を電圧変化に変換
したときの電圧変化分ΔＶは、ゲート電位Ｖｇの大きさ
に比例する。このため、容量電圧変換回路８，９では、
図９に示したように、ＪＦＥＴ２０のゲート２１とソー
ス２２との間に高抵抗値のゲート抵抗２４を接続してゲ
ート電位Ｖｇを所定の電位に保持している。

【００２２】また、容量電圧変換回路８，９の入力側は
高インピーダンスとなっているため、ゲート抵抗２４
は、検出電極部５，６に蓄えられた電荷の放電路となる
が、ゲート抵抗２４の高い抵抗値により時定数が大きく
なる。このため、容量変化前後の電荷は近似的に等しく
なるので、容量電圧変換感度（ΔＶ／ΔＣ）は安定した
値となると共に、ゲート抵抗２４の抵抗値を容量電圧変
換回路８，９毎に設定してＪＦＥＴ２０のゲート電位を
調整すれば、ＪＦＥＴ２０のバラ付き吸収して容量電圧
変換回路８，９の容量電圧変換感度を揃え、出力信号の
絶対値を等しくすることができる。

【００２３】

【発明が解決しようとする課題】しかしながら、角速度
検出素子１は、半導体基板を加工して作られているの
で、ジャイロ装置の回路ブロック全体を半導体基板に集
積して構成することが考察されているが、高抵抗値のゲ
ート抵抗２４を半導体基板の狭い面積上に構成すること
は極めて困難であり、実現には高額な費用の投資が必要
になり、容量電圧変換回路２０を半導体基板とは別に回
路基板に実装すると、ジャイロ装置全体が大きくなる等
の課題がある。

【００２４】本発明は上記課題を解決するために成され
たものであり、その目的は、回路ブロック全体を半導体
基板に集積して構成することの可能なジャイロ装置を提
供することにある。

【００２５】

【課題を解決するための手段】上記目的を達成するため
に、この発明は次に示す構成をもって課題を解決する手
段としている。すなわち、第１の発明のジャイロ装置
は、振動体と、この振動体を振動可能に支持する支持部
と、振動体を静電力で振動させる駆動電極部と、コリオ
リ力に基づく振動体の振動を静電容量の変化として検出
する検出電極部とを含む角速度検出素子を備え、検出電
極部に於ける容量変化を電圧変化に変換する容量電圧変
換回路を有するものであり、その特徴として、容量電圧
変換回路は、高入力インピーダンス増幅回路と、この増
幅回路の入力側に基準電圧源から基準電圧を印加するダ
イオードとから構成することである。

【００２６】この発明に於いて、高入力インピーダンス
増幅回路の入力側には、等価的に微少静電容量Ｃｓのコ
ンデンサが接続されていると考えることができ、ダイオ
ードを通って基準電圧源から電流は殆ど流れないが、高
入力インピーダンス増幅回路の入力側は、基準電圧源の
基準電位Ｖｇに維持される。従って、コリオリ力により
検出電極部の静電容量Ｃｓが変化したときには、基準電
圧源の基準電圧Ｖｇに比例した電圧変化分ΔＶが得ら
れ、容量電圧変換回路の出力側から基準電圧Ｖｇに電圧
変化分ΔＶが重畳した電圧信号が出力される。

【００２７】基準電圧源の基準電圧Ｖｇは、高入力イン
ピーダンス増幅回路を動作させる直流電源の電圧Ｖｃｃ
よりも低く、接地電位と直流電源の電位Ｖｃｃとの間の
電位（Ｖｃｃ>Ｖｇ>０）に定められる。通常、基準電圧
Ｖｇは、直流電源の直流電圧Ｖｃｃのほぼ２分の１に定
められる。

【００２８】また、ダイオードは、半導体基板を用いて
構成できるため、角速度検出素子と共にジャイロ装置の
回路ブロック全体が１枚の半導体基板に集積化して形成
される。

【００２９】第２の発明のジャイロ装置では、上述の発
明に於いて、高入力インピーダンス増幅回路は、電界効
果トランジスタを用いると共に、ダイオードは、その一
端を電界効果トランジスタのゲートに接続して構成した
ことを特徴としている。

【００３０】電界効果トランジスタのゲートは、高い入
力インピーダンスとなっており、ゲート電位はダイオー
ドにより基準電位に維持される。このことから、コリオ
リ力に基づく検出電極部に於ける静電容量の変化分ΔＣ
は、ゲート電位の変化分ΔＶとして与えられる。

【００３１】第３の発明のジャイロ装置は、第１の発明
に於いて、高入力インピーダンス増幅回路は、演算増幅
器を用いた高入力インピーダンスの回路で構成すると共
に、ダイオードは、その一端を演算増幅器の信号入力側
に接続して構成したことを特徴としている。

【００３２】演算増幅器を用いた回路では、信号入力側
が高入力インピーダンスに構成されており、信号入力側
はダイオードを介して基準電位に維持される。このこと
から、基準電位に比例した電圧信号が得られる。

【００３３】第４の発明のジャイロ装置は、上述の何れ
かの発明に於いて、振動体の振動状態を検出するモニタ
電極部と、このモニタ電極部に於ける容量変化を電圧変
化に変換する第２の容量電圧変換回路とを備え、容量電
圧変換回路は、高入力インピーダンス増幅回路と、高入
力インピーダンス増増幅回路の入力側を基準電圧源の基
準電位に維持するダイオードとから構成することを特徴
としている。

【００３４】この発明に於いて、モニタ電極部は、振動
体の駆動振動に於ける振動周波数、位相及び振幅を含む
静電容量の変化分ΔＣを振動振幅信号成分として直接的
に検出する。この静電容量変化分ΔＣは、高入力インピ
ーダンス増増幅回路を用いて電圧信号ΔＶに変換され
る。この変換に際して、高入力インピーダンス増増幅回
路の入力側はダイオードにより基準電位に維持されてい
るから、安定した容量電圧変換が行われる。高入力イン
ピーダンス増増幅回路の出力側から出力される振動振幅
信号成分は、自励発振の帰還信号となり、また、他励発
振の振幅、位相を制御する帰還信号となる。

【００３５】

【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基いて説明する。なお、ジャイロ装置の回路
ブロックは、容量電圧変換回路を除き、図９に示した回
路ブロックと同じであるため、回路ブロックの重複説明
を省略し、容量電圧変換回路の実施形態例についてのみ
詳述する。

【００３６】図１に於いて、第１実施形態例の容量電圧
変換回路８，９は、ＪＦＥＴ６０を用いてソースホロワ
回路として構成されている。ＪＦＥＴ６０のドレイン６
３は、直流電源、例えば、５Ｖ電源の直流電源端子６７
に接続され、ソース６２は、ソース抵抗６６を介して接
地されると共に出力端子６８に接続されている。この出
力端子６８は、容量電圧変換回路８，９の出力側とな
る。

【００３７】また、ＪＦＥＴ６０のゲート６１は、容量
電圧変換回路８，９の入力側となる入力端子６９に接続
されており、ゲート６１と基準電源７０の基準電圧端子
６５の間には、ダイオード６４がカソードをゲート６１
に接続してゲート６１に向けて順方向となる如く接続さ
れている。この場合、ゲート６１から見た基準電源７０
は、高インピーダンスとなる。基準電源７０は、２．５
Ｖの直流電源である。また、容量電圧変換回路８，９の
入力端子６９は、角速度検出素子１の静電容量Ｃｓを等
価的に示す可変コンデンサ７１を介して接地されてい
る。

【００３８】上述の容量電圧変換回路８，９に於いて、
ＪＦＥＴ６０のゲート６１は高い入力インピーダンスで
あり、また、可変コンデンサ７１は、板状の櫛歯電極を
微少空間を介して対向配置して形成した微少な静電容量
Ｃｓを有するため、高インピーダンスとなる。従って、
基準電源７０からダイオード６４を通って電流は殆ど流
れないが、ＪＦＥＴ６０のゲート６１は、基準電源７０
の基準電位（２．５Ｖ）となり、ゲート電位は一定電位
になる。

【００３９】これにより、ＪＦＥＴ６０のドレイン６３
とソース６２間が導通される。このとき、角速度検出素
子１から検出する静電容量Ｃｓが振動体２の振動周波数
で変化すると、入力端子６９には容量変化分ΔＣに応じ
た電圧変化ΔＶが発生し、出力端子６８には、振動体２
の振動周波数で変化する電圧信号が現れる。このときの
容量電圧変換感度（ΔＶ／ΔＣ）は、ＪＦＥＴ６０のゲ
ート電位を一定電位（２．５Ｖ）に維持したことにより
安定したものとなる。

【００４０】図２を用いて第２実施形態例を説明する。
なお、第１実施形態例と同一構成部分には同一符号を付
し、その共通部分の重複説明は省略する。第１実施形態
例とはダイオードの向きを逆に接続した点で相違する。
即ち、ダイオード７４のアノードがＪＦＥＴ６０のゲー
ト６１に接続され、カソードが基準電源端子６５に接続
されている。

【００４１】この回路に於いても、上述同様に、ＪＦＥ
Ｔ６０のゲート６１は高い入力インピーダンスであり、
また、入力端子６９に接続されている可変コンデンサ７
１のインピーダンスは大きい。このため、ダイオード７
４は、電圧に対する電流特性に於いて、殆ど電流の流れ
ない領域での使用となる。このことから、ダイオード７
４の両端は、ほぼ等電位となるから、ＪＦＥＴ６０のゲ
ート６１は基準電圧となる。ここに効率よく容量電圧変
換を行うことができる。

【００４２】第３実施形態例を図３を用いて説明する。
なお、第１実施形態例と同一構成部分には同一符号を付
し、その共通部分の重複説明は省略する。第１実施形態
例との相違点は、ＪＦＥＴ６０をソースホロワ回路とし
て構成するのではなく、ＪＦＥＴ６０のドレイン６３と
直流電源端子６７の間にドレイン抵抗７５を接続すると
共に、ドレイン６３に出力端子６８を設けることであ
る。

【００４３】この回路の場合にも、上述同様に、ＪＦＥ
Ｔ６０のゲート６１は高い入力インピーダンスとなり、
動作は図１に示す第１実施形態例と同じである。

【００４４】第４実施形態例を図４を用いて説明する。
なお、第１実施形態例と同一構成部分には同一符号を付
し、その共通部分の重複説明は省略する。この実施形態
例は、ソースホロワ回路を採用しない点で図２に示す第
２実施形態例と相違する。ＪＦＥＴ６０のドレイン６３
には、図３と同様に、ドレイン抵抗７５が接続され、ま
た、出力端子６８が設けられている。

【００４５】この回路の場合にも、上述同様に、ＪＦＥ
Ｔ６０のゲート電位は、基準電位に維持され、好ましい
容量電圧変換感度が得られる。

【００４６】図５に示す第５実施形態例は、容量電圧変
換回路８，９を演算増幅器８０を用いた非反転増幅回路
として構成している。演算増幅器８０の反転入力端子は
入力抵抗８１を介して接地されると共に帰還抵抗８２を
介して出力端子８８に接続されている。そして、演算増
幅器８０の非反転入力端子８９は、ダイオード８４を介
して基準電圧端子６５に接続されている。ダイオード８
４は、そのカソードを非反転入力端子８９に接続され、
非反転入力端子８９に向けて順方向接続となっている。
また、図示していないが、非反転入力端子８９には、図
１の第１実施形態例で説明した可変コンデンサ７１が接
続されている。

【００４７】この回路では、演算増幅器８０の非反転入
力端子８９は、高い入力インピーダンスとなり、非反転
入力端子８９は、ダイオード８４を介して基準電位に維
持される。このとき、可変コンデンサ７１の容量変化
は、非反転入力端子８９に於いて電圧変化に変換され、
演算増幅器８０の入力抵抗８１の抵抗値Ｒｉと帰還抵抗
８２の抵抗値Ｒｆで決まる増幅度で増幅されて出力端子
８８から出力される。

【００４８】図６に示す第６実施形態例は、ダイオード
８５の向きが逆接続である点で第５実施形態例と相違す
る。この場合にも、非反転入力端子８９は、図示しない
可変コンデンサを介して接地されているので、非反転入
力端子８９は、基準電位に維持される。

【００４９】図７に示す第７実施形態例は、容量電圧変
換回路８，９を演算増幅器８０を用いたボルテージホロ
ワ回路として構成している。演算増幅器８０の出力端子
は直接的に反転入力端子に接続されている。演算増幅器
８０の非反転入力端子８９には、図５で示す第５実施形
態例と同様に、基準電圧端子６５との間にダイオード８
４が接続されている。

【００５０】この回路の場合も、演算増幅器８０の非反
転入力端子８９側に於ける入力インピーダンスは高く、
可変コンデンサの容量変化分ΔＣに応じて基準電圧Ｖｇ
に比例した電圧変化分ΔＶが得られる。そして、この電
圧変化分ΔＶと同じ電圧変化分を出力端子８８から電圧
信号として得ることができる。

【００５１】図８に示す第８実施形態例は、ダイオード
８５の向きが図７に示すダイオード８４とは逆向きであ
る点で第７実施形態例と相違する。この回路でも、増幅
器８０の非反転入力側は高インピーダンスとなり、非反
転入力端子８９は基準電位となる。非反転入力側に現れ
た電圧変化分ΔＶは、増幅されることなく出力端子８８
に出力される。

【００５２】なお、容量電圧変換回路８，９は、上述の
実施形態例に限られるものではなく、入力側が高インピ
ーダンスに構成できる回路であれば、種々の回路で構成
することができる。

【００５３】また、本発明の更に他の実施形態例を示
す。角速度検出素子１には、駆動電極部３，４に隣接し
て駆動振動方向にモニタ電極部を設ける。このモニタ電
極部で検出した振動振幅信号成分は、上述した各実施形
態例で示した何れかの容量電圧変換回路で電圧信号に変
換する。この電圧信号を増幅して駆動信号形成回路１８
に帰還することにより、ジャイロ装置の駆動回路系を自
励発振回路に構成する。この場合でも、上述の各実施形
態例と同様に、角速度検出素子１と共に回路ブロック全
体を１枚の半導体基板上に構成することができる。

【００５４】

【発明の効果】第１の発明のジャイロ装置によれば、高
入力インピーダンス増幅回路の入力側をダイオードを用
いて安定した基準電位に維持するから、容量電圧変換回
路の容量電圧変換感度を揃えることができると共に、従
来の高抵抗値の抵抗器を用いた場合とは異なり、ダイオ
ードは半導体基板に構成できるため、角速度検出素子を
含めたジャイロ装置の回路ブロック全体を１枚の半導体
基板に集積化でき、ジャイロ装置を安価に且つ小型に作
製することができる。

【００５５】第２の発明のジャイロ装置によれば、高入
力インピーダンス増幅回路として電界効果トランジスタ
が用いられるから、入力側は高インピーダンスとなり、
ダイオードにより安定したゲート電圧を得ることができ
る。また、ダイオードは、電界効果トランジスタと一緒
に半導体基板に形成することができるので、容量電圧変
換回路を角速度検出素子と共に同じ半導体基板に構成す
ることができる。

【００５６】第３の発明のジャイロ装置によれば、汎用
の演算増幅器を用いた場合であっても信号の入力側を高
インピーダンスの回路に構成すれば、容量電圧変換回路
として用いることができ、しかも、入力側をダイオード
で基準電位に維持することにより、変換効率の良い容量
電圧変換回路を得ることができる。

【００５７】また、演算増幅器及びダイオードは、半導
体基板に集積化が可能であることから、従来のような高
抵抗値の抵抗器を実装する広い回路基板は必要がなく、
低コスト且つ小型化したジャイロ装置を実現することが
できる。

【００５８】第４の発明のジャイロ装置によれば、モニ
タ電極部で直接的に検出した振動振幅信号成分を高入力
インピーダンス増幅回路で電圧変換して、角速度検出素
子を自励発振駆動又は他励発振駆動する帰還信号として
利用できる。この場合でも、高入力インピーダンス増幅
回路の入力側は、ダイオードにより基準電圧源の基準電
位に維持されるから、安定した容量電圧変換感度が得ら
れる。

【００５９】高入力インピーダンス増幅回路とダイオー
ドからなる第２の容量電圧変換回路は、上述同様に、半
導体基板に構成することができるから、１枚の半導体基
板を用いて角速度検出素子を加工すると共に、角速度検
出素子の周囲にジャイロ装置の回路ブロック全体を集積
化して形成し、微少なジャイロ装置とすることができ
る。

【図面の簡単な説明】

【図１】本発明に係るジャイロ装置の回路ブロックで用
いる容量電圧変換回路のＪＦＥＴを使用した結線図であ
る。

【図２】本発明に係るジャイロ装置に於いて用いる容量
電圧変換回路のＪＦＥＴを使用した他の構成を示す結線
図である。

【図３】本発明に係るジャイロ装置に於いて用いる容量
電圧変換回路のＪＦＥＴを使用した更に他の構成を示す
結線図である。

【図４】本発明に係るジャイロ装置に於いて用いる容量
電圧変換回路のＪＦＥＴを使用した更に他の構成を示す
結線図である。

【図５】本発明に係るジャイロ装置に於いて用いる容量
電圧変換回路の演算増幅器を使用した結線図である。

【図６】本発明に係るジャイロ装置に於いて用いる容量
電圧変換回路の演算増幅器を使用した他の構成を示す結
線図である。

【図７】本発明に係るジャイロ装置に於いて用いる容量
電圧変換回路の演算増幅器を使用した更に他の構成を示
す結線図である。

【図８】本発明に係るジャイロ装置に於いて用いる容量
電圧変換回路の演算増幅器を使用した更に他の構成を示
す結線図である。

【図９】従来のジャイロ装置の回路ブロックである。

【図１０】従来のジャイロ装置で用いる角速度検出素子
の平面図である。

【符号の説明】

６０ＪＦＥＴ６１ゲート６２ソース６３ドレイン６４，７４，８４，８５ダイオード６５基準電圧端子６６ソース抵抗６７直流電源端子６８，８８出力端子６９入力端子７０基準電圧源７１可変コンデンサ７５ドレイン抵抗８０演算増幅器８１入力抵抗８２帰還抵抗８９非反転入力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者長谷川友保京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者加藤良隆京都府長岡京市天神二丁目26番10号株式会社村田製作所内Ｆターム(参考） 2F105 AA02 AA08 BB13 BB15 CD03 CD05 CD11 CD13 4M112 AA02 BA07 CA24 CA26 CA32 GA03

Claims

【特許請求の範囲】

【請求項１】振動体と、該振動体を振動可能に支持す
る支持部と、前記振動体を静電力で振動させる駆動電極
部と、コリオリ力に基づく前記振動体の振動を静電容量
の変化として検出する検出電極部とを含む角速度検出素
子を備え、前記検出電極部に於ける容量変化を電圧変化
に変換する容量電圧変換回路を有するジャイロ装置に於
いて、前記容量電圧変換回路は、高入力インピーダンス
増幅回路と、該増幅回路の入力側に基準電圧源から基準
電圧を印加するダイオードとから構成することを特徴と
するジャイロ装置。
【請求項２】前記高入力インピーダンス増幅回路は、
電界効果トランジスタを用いると共に、前記ダイオード
は、その一端を前記電界効果トランジスタのゲートに接
続して構成したことを特徴とする請求項１に記載のジャ
イロ装置。
【請求項３】前記高入力インピーダンス増幅回路は、
演算増幅器を用いた高入力インピーダンスの回路で構成
すると共に、前記ダイオードは、その一端を前記演算増
幅器の信号入力側に接続して構成したことを特徴とする
請求項１に記載のジャイロ装置。
【請求項４】前記振動体の振動状態を検出するモニタ
電極部と、該モニタ電極部に於ける容量変化を電圧変化
に変換する第２の容量電圧変換回路とを備え、該容量電
圧変換回路は、高入力インピーダンス増幅回路と、該増
幅回路の入力側を基準電圧源の基準電位に維持するダイ
オードとから構成することを特徴とする請求項１又は請
求項２又は請求項３に記載のジャイロ装置。