JP2002123224A

JP2002123224A - 情報処理装置

Info

Publication number: JP2002123224A
Application number: JP2000315711A
Authority: JP
Inventors: Hironori Miyagawa; 広紀宮川; Makoto Hasegawa; 誠長谷川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-10-16
Filing date: 2000-10-16
Publication date: 2002-04-26
Anticipated expiration: 2020-10-16
Also published as: JP3680724B2

Abstract

(57)【要約】【課題】異常な電源オフ時にも液晶表示パネルに残像
を生じさせない。【解決手段】電源ｏｆｆ信号（Ａ）を制御部２のカウ
ンタ部３で設定された遅延時間ｔだけ遅延させて電源ｏ
ｆｆ信号（Ｂ）としてＶＧＡ５に出力する。また、制御
部２はカウンタ部３を通さずに制御部２をスルーさせた
電源ｏｆｆ信号（Ａ）を白書込信号として出力する。白
書込信号と、ＬＣＤ制御信号（Ｅ）との論理積をとるＡ
ＮＤ回路７は、演算結果として白書込信号（Ｆ）（Ｌｏ
ｗ）を白書込回路９に出力する。これにより、ＬＣＤ６
の全画面に白表示がなされる。一方、制御部２から遅延
時間ｔだけ遅延して出力された電源ｏｆｆ信号（Ｂ）が
入力されたＶＧＡ５は、遅延時間ｔだけ遅延した電源ｏ
ｆｆ信号（Ｃ）をトランジスタＴｒ４に出力する。これ
によりＬＣＤ電源１０からＬＣＤ６へのＬＣＤ駆動電力
の供給は遅延時間ｔだけ遅延して遮断される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に関
するものであり、特に、液晶表示パネルに電源オフ後に
残像を認識させないようにした情報処理装置に関する。
なお、本明細書における「白色」「白表示」等は、電源
オフ時のノーマリーホワイトの液晶表示パネル自身の色
を指し、また、「黒色」「黒表示」等は、電源オフ時の
ノーマリーブラックの液晶表示パネル自身の色を指すも
のである。

【０００２】

【従来の技術】情報処理装置に用いられる反射型の液晶
表示装置（ＬＣＤ）は、外部からの入射光をＬＣＤ内部
に位置する反射板により反射させ、この反射光を表示光
源として利用することでバックライトが不要となり、バ
ックライトを必要とする透過型ＬＣＤよりも、低消費電
力化、薄型化、軽量化を達成できる利点を有するため、
携帯端末用の表示装置等に多用されている。

【０００３】反射型ＬＣＤの基本構造は、ＴＮ（ツイス
テッドネマテッィク）方式、一枚偏光板方式、ＳＴＮ
（スーパーツイステッドネマテッィク）方式、ＧＨ（ゲ
ストホスト）方式、ＰＤＬＣ（高分子分散）方式、コレ
ステリック方式、ＴＦＴ方式等を用いた液晶と、これを
スイッチングするための素子と、液晶セル内部あるいは
外部に設けた反射板とから構成される構造である。

【０００４】

【発明が解決しようとする課題】しかしながら、一般
に、このようなパネルを駆動する駆動回路からの出力
は、電源遮断と同時に中断されるため、電源を遮断して
画面上の表示を消去しようとしても、画面上に残像が、
一定時間の間、見えることがある。このような残像が生
じる原因は、液晶容量及び補助容量からなる負荷容量に
保持された電荷によるものである。

【０００５】透過型ＬＣＤの場合、電源遮断時にバック
ライトが消灯することでこの残像が見えなくなるが、反
射型ＬＣＤの場合、電源遮断後からその電荷が自然に放
電されるまでの間、透過型ＬＣＤに比べ長い期間残像と
して画面上に見えてしまう。この反射光によって見える
残像の程度は、ＴＦＴ型ＬＣＤの開口率が向上するにし
たがって大きくなってきているため、表示画面の品質の
観点から問題となるなるだけでなく、ユーザに不安感を
与えてしまう。

【０００６】このような課題を解決するために、特開平
１０−２２２１３４号公報には、コンピュータ本体側か
ら送出されたクロック信号あるいは水平同期信号が長時
間停止したことを検出することにより、液晶表示装置の
電源がこの後暫くしてからオフになることを検知し、こ
の電源がオフになる前に、特定の表示色を表示させるこ
とで残像を認識させない液晶表示装置および情報処理装
置が開示されている。

【０００７】しかしながら、特開平１０−２２２１３４
号公報に開示されているような、電源オフ後にＬＣＤに
特定の表示色を表示をさせる方式の場合、情報処理装置
の本体側からのＬＣＤに対しての制御信号の送出が中止
されるため、残像を認識させないようにする間、専用に
ＬＣＤに対しての制御信号を生成する回路が必要にな
る。また、制御信号の送出が中止された後、直ちに液晶
表示装置に対する電源電圧の供給が中止する場合は液晶
表示装置に対して別途、専用の電源電圧を供給する必要
がある。こうした構成は設計の複雑化やコスト増大を招
く場合がある。

【０００８】また、例えば、図１２に示すように、液晶
表示装置の制御信号であるＬＣＤ制御信号をトリガー
に、特定の表示色をＬＣＤに書き込む書込信号（ｓｉｇ
ｎａｌ）をＬＣＤに対して出力した後、電源ｏｆｆ信号
によりＬＣＤがオフされるといった、通常の電源オフシ
ーケンスが実行された場合には残像をなくすことができ
るが、強制電源オフ時や、一部のＯＳの終了時には、図
１３に示すように、書込信号（ｓｉｇｎａｌ）のトリガ
ーであるＬＣＤ制御信号と、ＬＣＤの電源をオフする電
源ｏｆｆ信号とが同時にオフするといった、通常でない
電源オフのシーケンスが実行されると残像を生じてしま
う場合が考えられる。

【０００９】そこで、本発明は、残像を認識させないた
めの制御信号を生成する回路や内部電源のどちらかもし
くは両方を必要としない、表示画面の品質の向上した液
晶表示パネルを有する情報処理装置を提供することを目
的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
本発明の情報処理装置は、画像表示回路からの画像信号
に基づく画像を表示する液晶表示パネルを含む表示部
と、前記液晶表示パネルのパネル用電源をオフするため
のパネル電源オフ信号を出力するシステム制御部を含む
本体部と、前記システム制御部が前記パネル電源オフ信
号を出力してから、前記液晶表示パネルの前記パネル用
電源のオフ後の残像を認識させないための残像処理が実
行されるまでの間、前記本体部の本体部用電源はオフさ
れないようにする残像処理手段とを有する。

【００１１】上記の通り構成された本発明の情報処理装
置は、液晶表示パネルのパネル用電源のオフ後、本体部
の本体部用電源がオフされる、いわゆる通常の電源オフ
シーケンスが実行された場合、残像処理手段により、液
晶表示パネルのパネル用電源のオフ後の残像を認識させ
ないための残像処理が実行されるまでの間、本体部の本
体部用電源はオフされないようにしている。このため、
本体部用電源がオフされる前に、必ず残像処理が行われ
るので電源オフ後の液晶表示パネルの画面に残像が生じ
るといったことはない。

【００１２】残像処理手段は、画像表示回路の出力に応
答して残像処理を液晶パネルに実行し、しかる後にパネ
ル用電源をオフさせるものであってもよい。

【００１３】また、本発明の情報処理装置は、パネル用
電源のオフ後に、本体部用電源がオフするものであって
もよい。

【００１４】残像処理手段は、残像処理を実行する残像
処理実行回路と、残像処理実行回路を作動させるための
作動信号を残像処理実行回路に対して出力する残像処理
制御回路とを有するものであってもよい。

【００１５】残像処理制御回路は、システム制御部から
出力された、本体部用電源をオフするための本体部電源
オフ信号と、画像表示回路からの信号とが入力される論
理演算回路を有し、演算結果のうちの少なくとも１つを
残像処理実行回路に作動信号として入力するものであっ
てもよく、この場合、論理演算回路は、本体部電源オフ
信号が第１のレベルで、画像表示回路からの信号が第２
のレベルのときの演算結果を作動信号として残像処理実
行回路に入力するものであってもよい。

【００１６】また、残像処理手段は、画像表示回路の出
力と残像処理実行回路の出力とを切り替える切り替え回
路を有するものであってもよい。

【００１７】残像処理制御回路は、システム制御部から
出力された、本体部用電源をオフするための本体部電源
オフ信号と、画像表示回路からの信号とが入力される論
理演算回路を有し、演算結果のうちの少なくとも１つを
切り替え回路に、画像表示回路からの出力を残像処理実
行回路からの出力に切り替える切り替え信号として入力
するものであってもよく、この場合、論理演算回路は、
本体部電源オフ信号が第１のレベルで、画像表示回路か
らの信号が第２のレベルのときの演算結果を書込信号と
して切り替え回路に入力するものであってもよい。

【００１８】残像処理実行回路は、パネル用電源がオフ
された状態での液晶表示パネル自身の色である電源オフ
時表示色を液晶表示パネルに書き込むものであってもよ
い。

【００１９】また、本発明の情報処理装置は、表示部側
に残像処理実行回路が設けられており、本体部側に残像
処理制御回路が設けられているものであってもよいし、
残像処理手段が、本体部側に設けられているものであっ
てもよいし、あるいは、残像処理手段は、表示部側に設
けられているものであってもよい。

【００２０】本発明の情報処理装置は、画像表示回路か
らの画像信号に基づく画像を表示する液晶表示パネルを
含む表示部と、本体部に含まれる、前記本体部の本体部
用電源をオフするための本体部電源オフ信号を出力する
システム制御部と、前記システム制御部からの前記本体
部電源オフ信号を遅延させて遅延電源オフ信号として出
力する遅延部と、前記遅延部が前記遅延電源オフ信号を
出力するまでの間に、遅延残像処理として、前記液晶表
示パネルのパネル用電源のオフ後の残像を認識させない
ための残像処理を行う残像処理手段とを有する。

【００２１】上記の通り構成された本発明の情報処理装
置は、遅延部がシステム制御部からの本体部電源オフ信
号を遅延させて遅延電源オフ信号として出力するまでの
間に、残像処理手段により、液晶表示パネルのパネル用
電源のオフ後の残像を認識させないための残像処理を行
う。すなわち、遅延部により本体部用電源のオフを遅延
させ、その遅延した間に残像処理を行うので、本体部用
電源がオフされる前に必ず残像処理が行われることとな
り、電源オフ後の液晶表示パネルの画面に残像が生じる
といったことはない。

【００２２】また、本発明の情報処理装置は、液晶表示
パネルのパネル用電源と、本体部用電源とが略同時にオ
フされる場合、もしくはシステム制御部がパネル用電源
をオフするためのパネル電源オフ信号を出力して残像処
理が終了する前に本体部用電源がオフされる場合に、遅
延残像処理を行うものであってもよい。この場合、強制
電源オフ時等、通常でない電源オフがなされた場合で
も、遅延部により本体部用電源のオフを遅延させるた
め、本体部用電源がオフされる前に必ず残像処理が行わ
れることとなり、電源オフ後の液晶表示パネルの画面に
残像が生じるといったことはない。

【００２３】また、本発明の情報処理装置は、パネル用
電源のオフ後に、本体部用電源がオフするものであって
もよい。

【００２４】残像処理手段は、残像処理を実行する残像
処理実行回路と、残像処理実行回路を作動させるための
作動信号を残像処理実行回路に対して出力する残像処理
制御回路とを有するものであってもよい。

【００２５】残像処理制御回路は、本体部電源オフ信号
と、画像表示回路からの信号とが入力される論理演算回
路を有し、演算結果のうちの少なくとも１つを残像処理
実行回路に作動信号として入力するものであってもよ
く、この場合、論理演算回路は、本体部電源オフ信号が
一方のレベルで、画像表示回路からの信号が他方のレベ
ルのときの演算結果を作動信号として残像処理実行回路
に入力するものであってもよい。

【００２６】残像処理手段は、画像表示回路の出力と残
像処理実行回路の出力とを切り替える切り替え回路を有
するものであってもよい。

【００２７】残像処理制御回路は、本体部電源オフ信号
と、画像表示回路からの信号とが入力される論理演算回
路を有し、演算結果のうちの少なくとも１つを切り替え
回路に、画像表示回路からの出力を残像処理実行回路か
らの出力に切り替える切り替え信号として入力するもの
であってもよく、この場合、論理演算回路は、本体部電
源オフ信号が一方のレベルで、画像表示回路からの信号
が他方のレベルのときの演算結果を書込信号として切り
替え回路に入力するものであってもよい。

【００２８】残像処理実行回路は、パネル用電源がオフ
された状態での液晶表示パネル自身の色である電源オフ
時表示色を液晶表示パネルに書き込むものであってもよ
い。

【００２９】また、本発明の情報処理装置は、表示部側
に残像処理実行回路が設けられており、本体部側に残像
処理制御回路が設けられているものであってもよいし、
残像処理手段は、本体部側に設けられているものであっ
てもよいし、あるいは、残像処理手段は、表示部側に設
けられているものであってもよい。

【００３０】本発明の情報処理装置は、画像表示回路か
らの画像信号に基づく画像を表示する液晶表示パネルを
含む表示部と、本体部に含まれる、前記液晶表示パネル
のパネル用電源をオフするためのパネル電源オフ信号、
および前記本体部の本体部用電源をオフするための本体
部電源オフ信号を出力するシステム制御部と、前記シス
テム制御部からの前記本体部電源オフ信号を遅延させて
遅延電源オフ信号として出力する遅延部と、前記システ
ム制御部が前記パネル電源オフ信号を出力してから、前
記液晶表示パネルの前記パネル用電源のオフ後の残像を
認識させないための残像処理が実行されるまでの間、前
記本体部の本体部用電源はオフされないようにする第１
の電源オフ処理、および、前記パネル用電源と、前記本
体部用電源とが略同時にオフされる場合、もしくは前記
システム制御部がパネル電源オフ信号を出力して前記残
像処理が終了する前に前記本体部用電源がオフされる場
合に、前記残像処理手段は、前記遅延部が前記遅延電源
オフ信号を出力するまでの間に、遅延残像処理として前
記残像処理を行う第２の電源オフ処理のいずれかを行う
残像処理手段とを有する。

【００３１】上記の通り構成された本発明の情報処理装
置は、残像処理手段が、液晶表示パネルのパネル用電源
のオフ後、本体部の本体部用電源がオフされる、いわゆ
る通常の電源オフシーケンスが実行された場合には、残
像処理が実行されるまでの間、本体部の本体部用電源は
オフされないようにする第１の電源オフ処理を行い、一
方、パネル用電源と本体部用電源とが同時にオフされる
といった強制電源オフ時等の通常でない電源オフがなさ
れた場合には、遅延部により本体部用電源のオフを遅延
させて、その遅延した間に残像処理をする第２の電源オ
フ処理を行う。このため、通常の電源オフ、あるいは通
常でない電源オフのいずれの場合においても、本体部用
電源がオフされる前に、必ず残像処理が行われるので、
電源オフ後の液晶表示パネルの画面に残像が生じるとい
ったことはない。

【００３２】残像処理手段は、第１の電源オフ処理が実
行される際、残像処理がなされている間、画像表示回路
から出力される画像信号を保持し、残像処理の終了後に
パネル用電源をオフさせるものであってもよい。

【００３３】また、本発明の情報処理装置は、パネル用
電源のオフ後に、本体部用電源がオフするものであって
もよい。

【００３４】残像処理手段は、残像処理を実行する残像
処理実行回路と、残像処理実行回路を作動させるための
作動信号を残像処理実行回路に対して出力する残像処理
制御回路とを有するものであってもよい。

【００３５】残像処理制御回路は、システム制御部から
出力された、本体部用電源をオフするための本体部電源
オフ信号と、画像表示回路からの信号とが入力される論
理演算回路を有し、演算結果のうちの少なくとも１つを
残像処理実行回路に作動信号として入力するものであっ
てもよい。この場合、論理演算回路は、第１の電源オフ
処理が実行される際、本体部電源オフ信号が第１のレベ
ルで、画像表示回路からの信号が第２のレベルのときの
演算結果を作動信号として残像処理実行回路に入力する
ものであってもよいし、また、論理演算回路は、第２の
電源オフ処理が実行される際、本体部電源オフ信号が一
方のレベルで、画像表示回路からの信号が他方のレベル
のときの演算結果を作動信号として残像処理実行回路に
入力するものであってもよい。

【００３６】残像処理手段は、画像表示回路の出力と残
像処理実行回路の出力とを切り替える切り替え回路を有
するものであってもよい。

【００３７】残像処理制御回路は、システム制御部から
出力された、本体部用電源をオフするための本体部電源
オフ信号と、画像表示回路からの信号とが入力される論
理演算回路を有し、演算結果のうちの少なくとも１つを
切り替え回路に、画像表示回路からの出力を残像処理実
行回路からの出力に切り替える切り替え信号として入力
するものであってもよい。この場合、論理演算回路は、
第１の電源オフ処理が実行される際、本体部電源オフ信
号が第１のレベルで、画像表示回路からの信号が第２の
レベルのときの演算結果を書込信号として切り替え回路
に入力するものであってもよいし、また、論理演算回路
は、第２の電源オフ処理が実行される際、本体部電源オ
フ信号が一方のレベルで、画像表示回路からの信号が他
方のレベルのときの演算結果を書込信号として切り替え
回路に入力するものであってもよい。

【００３８】残像処理実行回路は、パネル用電源がオフ
された状態での液晶表示パネル自身の色である電源オフ
時表示色を液晶表示パネルに書き込むものであってもよ
い。

【００３９】また、本発明の情報処理装置は、表示部側
に残像処理実行回路が設けられており、本体部側に残像
処理制御回路が設けられているものであってもよいし、
残像処理手段は、本体部側に設けられているものであっ
てもよいし、あるいは、残像処理手段は、表示部側に設
けられているものであってもよい。

【００４０】本発明の情報処理装置は、画像表示回路か
らの画像信号に基づく画像を表示する液晶表示パネルを
含む表示部と、情報処理のために使用されるデバイスを
含む本体部と、前記液晶表示パネルのパネル用電源のオ
フ後の残像を認識させないため、前記パネル用電源をオ
フする信号がシステム制御部から出力された後、残像を
認識させないための残像処理を行う残像処理手段とを有
し、前記残像処理手段は前記本体部で使用される電源に
よって駆動される。

【００４１】上記の通り構成された本発明の情報処理装
置は、残像処理手段を作動させるための専用の電源を持
たないため、情報処理装置の設計を簡略化することがで
きる。

【００４２】本発明の情報処理装置は、画像表示回路か
らの画像信号に基づく画像を表示する液晶表示パネルを
含む表示部と、情報処理のために使用されるデバイスを
含む本体部とを有し、前記液晶表示パネルのパネル用電
源のオフ後の残像を認識させないための残像処理を実行
する残像処理実行回路が前記表示部に設けられており、
前記残像処理実行回路を作動させるための作動信号を前
記残像処理実行回路に対して出力する残像処理制御回路
が前記本体部に設けられている。

【００４３】上記の通り構成された本発明の情報処理装
置は、本体部に設けられている残像処理制御回路から表
示部に設けられている残像処理実行回路に対して作動信
号を出力する。そして、この作動信号が入力された残像
処理実行回路が液晶表示パネルのパネル用電源のオフ後
の残像を認識させないための残像処理を実行するため、
パネル用電源オフ後に液晶表示パネル上に残像が残らな
い。

【００４４】また、本発明の情報処理装置の液晶表示パ
ネルは反射型の表示パネルであってもよい。

【００４５】ノーマリーホワイト方式の液晶表示パネル
は、パネル用電源がオフされた状態での液晶表示パネル
自身の色である電源オフ時表示色として液晶表示パネル
における白色を表示するものであってもよく、この場
合、白色は、Ｐｕｌｌｕｐ回路からの出力に基づくもの
であってもよい。

【００４６】ノーマリーブラック方式の液晶表示パネル
は、パネル用電源がオフされた状態での液晶表示パネル
自身の色である電源オフ時表示色として液晶表示パネル
における黒色を表示するものであってもよく、この場
合、黒色は、Ｐｕｌｌｄｏｗｎ回路からの出力に基づく
ものであってもよい。

【００４７】また、本発明の情報処理装置は、表示部お
よびシステム制御部の動作用の電力を供給する二次電池
ユニットを有し、二次電池ユニットは、表示部内で、少
なくとも１つの電池セルが露出された状態で液晶表示パ
ネルの背面側に配置されている少なくとも１つの電池セ
ルを有するものであってもよい。

【００４８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。（第１の実施形態）図１に、本実施形態の情報処理装置
の液晶表示パネルの電源オフ時の制御ブロック図を、ま
た、図２に、図１に示した制御ブロックによる通常の電
源オフの際のタイミングチャートを、図３に、通常でな
い電源オフの際のタイミングチャートをそれぞれ示す。

【００４９】本実施形態の情報処理装置は、ノーマリー
ホワイト方式の反射型液晶表示パネルであるＬＣＤ６に
関係する信号を出力する、グラフィックアクセラレータ
等の画像表示回路であるＶＧＡ５と、カウンタ用のクロ
ックを生成するクロック生成部１と、ＬＣＤ６の全画面
を白表示させるための白書込回路９と、Ｂａｎｉｓｔｅ
ｒ等からなるシステムコントローラ８から出力された、
電源ｏｆｆ信号を遅延させて出力するカウンタ部３を有
する制御部２と、ＶＧＡ５から出力されたＬＣＤ制御信
号と制御部２から出力された白書込信号とが入力される
ＡＮＤ回路７とを有する制御ブロックにより、まず、電
源ｏｆｆ信号を遅延させ、その遅延した間にＬＣＤ６に
白表示をさせた後に、遅延した電源ｏｆｆ信号によりＬ
ＣＤ６の電源をオフするものである。

【００５０】ＶＧＡ５は、ＬＣＤ６に対して、ＬＣＤク
ロック（ドットクロック）、ＨＳＹＮＣ、ＶＳＹＮＣ、
ＤＥ（ＤｉｓｐｌａｙＥｎａｂｌｅ）、およびデータ
などを出力する。

【００５１】なお、クロック生成部１により生成される
カウンタ用クロックとしては、ＨＳＹＮＣ（水平同期信
号）、ＬＣＤクロック（ドットクロック）、ＶＳＹＮＣ
（垂直同期信号）、３２Ｋクロックが用いられる。カウ
ンタ用クロックがＨＳＹＮＣ、ＬＣＤクロック（ドット
クロック）あるいはＶＳＹＮＣの場合、これらはＶＧＡ
５から出力されているため、このＶＧＡ５をクロック生
成部１とすることができる。また、３２Ｋクロックをカ
ウンタ用クロックとする場合は、オシレータをクロック
生成部１とする。なお、カウンタ用クロックは、電源オ
フとともに消滅するクロックではなく、しばらく動作す
るクロックが使用されることが好適であるため、特に、
ＨＳＹＮＣや、オシレータから出力されるクロック信号
が好ましい。

【００５２】以下に、上述した本実施形態の情報処理装
置の制御ブロックによる、電源オフ時の制御の詳細を図
１および図２を用いて説明する。この通常の電源オフに
は、例えば、本実施形態の情報処理装置に、さらにＣＲ
Ｔが接続されており、ＬＣＤ６表示からＣＲＴ表示に切
り替えてＬＣＤ６が消える際等が該当し、また、サスペ
ンドやハイバネーション等が該当する場合もある。

【００５３】なお、以下の説明における、電源ｏｆｆ信
号（ａ）とは、システムコントローラ８内のＢＩＯＳが
直接ＶＧＡ５に対して出力する、ＬＣＤ６の電源をオフ
させるための信号であり、電源ｏｆｆ信号（Ａ）とは、
情報処理装置本体の電源をオフさせるための信号であ
り、また、本実施形態の制御ブロック用に特別に生成さ
れた信号ではなく、後述する通常でない電源オフがなさ
れた場合には、情報処理装置本体の別のデバイスである
ＨＤＤ等に送られる信号が電源ｏｆｆ信号（Ａ）として
流用されるものである。

【００５４】まず、液晶表示パネルの電源をオフする
際、後述する情報処理装置の本体２０１内（図８参照）
に設けられているシステムコントローラ８から電源ｏｆ
ｆ信号（ａ）が直接ＶＧＡ５に対して時間ｔ₁に出力さ
れる（図２の時間ｔ₁で電源ｏｆｆ信号（ａ）はＨｉｇ
ｈ→Ｌｏｗ）。そして、システムコントローラ８から電
源ｏｆｆ信号（ａ）が入力されたＶＧＡ５からは、時間
ｔ₁において、ＬＣＤ制御信号（Ｅ）（Ｌｏｗ）が、制
御部２から出力された白書込信号と、ＶＧＡ５からのＬ
ＣＤ制御信号（Ｅ）とが入力されるＡＮＤ回路７に対し
て出力される。

【００５５】また、白書込信号（Ｈｉｇｈ）が制御部２
をスルーしてＡＮＤ回路７に入力される。

【００５６】ＬＣＤ制御信号（Ｅ）（Ｌｏｗ）と、白書
込信号（Ｈｉｇｈ）とが入力されたＡＮＤ回路７は、演
算結果として、時間ｔ₁以降、白書込信号（Ｆ）（Ｌｏ
ｗ）をＬＣＤ６の白書込回路９に対して出力する。この
白書込回路９は白書込信号（Ｆ）（Ｌｏｗ）が入力され
ることでＬＣＤ６の全画面を白表示させるため、ＬＣＤ
６は、時間ｔ₁以降、全画面を白表示することとなる。

【００５７】このようにＬＣＤ６の全画面が白表示され
た後、ＶＧＡ５からのｓｉｇｎａｌは時間ｔ₂までａｃ
ｔｉｖｅに保持され、時間ｔ₂でＶＧＡ５からのｓｉｇ
ｎａｌがａｃｔｉｖｅからＬｏｗに、次いで、ＶＧＡ５
は時間ｔ₃で電源ｏｆｆ信号（Ｃ）（Ｌｏｗ）を、ＬＣ
Ｄ電源１０とＬＣＤ６との間に設けられたトランジスタ
Ｔｒ４に対して出力する。トランジスタＴｒ４に電源ｏ
ｆｆ信号（Ｃ）（Ｌｏｗ）が入力されたことにより、Ｌ
ＣＤ電源１０からＬＣＤ６へのＬＣＤ駆動電力の供給
は、時間ｔ₃において遮断される。

【００５８】その後、システムコントローラ８は、電源
ｏｆｆ信号（Ａ）を出力し、これにより、情報処理装置
本体の電源がオフされる。

【００５９】以上の通常の電源オフ時の制御を要約する
と、（１）システムコントローラ８内のＢＩＯＳが、ＬＣＤ
６の電源をオフさせる信号である電源ｏｆｆ信号（ａ）
を直接ＶＧＡ５に対して出力する（２）これにより、ＬＣＤ制御信号（Ｅ）（Ｈｉｇｈ→
Ｌｏｗ） → ｓｉｇｎａｌ（ａｃｔｉｖｅ→Ｌｏｗ）
→ 電源ｏｆｆ信号（Ｃ）（Ｈｉｇｈ→Ｌｏｗ）のシ
ーケンスが実行される（３）その後、システムコントローラ８は、情報処理装
置本体の電源をオフするための電源ｏｆｆ信号（Ａ）を
出力する（４）情報処理装置本体の電源がオフされるとなる。こ
のように、通常の電源オフ時には、（１）〜（４）のシ
ーケンスが実行されることで、システムコントローラ８
が電源ｏｆｆ信号（ａ）を出力してから、ＬＣＤ６の全
画面を白表示させるまで情報処理装置本体の電源はオフ
されずに、まず残像をユーザに認識させないためＬＣＤ
６の白表示させ、白表示終了後、次いで、ＬＣＤ６の電
源供給を遮断し、最後に情報処理装置本体の電源オフを
行う。

【００６０】次に、通常でない電源オフ時の制御に関し
て図１および図３を用いて説明する。なお、この通常で
ない電源オフは、上述の（１）、（２）のシーケンスが
実行されずに、いきなり（３）、（４）が実行され、Ｂ
ＩＯＳから電源ｏｆｆ信号（ａ）が出力されずに電源オ
フがなされる強制電源オフ時、電源ｏｆｆ信号（ａ）が
出力され、残像を認識させないための白表示が終了する
前に情報処理装置本体の電源がオフされる場合、あるい
は一部のＯＳの終了時等が該当する。

【００６１】まず、液晶表示パネルの電源をオフする
際、システムコントローラ８から電源ｏｆｆ信号（Ａ）
が制御部２に対して出力される（図３の時間ｔ₄で電源
ｏｆｆ信号（Ａ）はＨｉｇｈ→Ｌｏｗ）。

【００６２】次に、この電源ｏｆｆ信号（Ａ）を遅延さ
せる。すなわち、電源ｏｆｆ信号（Ａ）を、制御部２の
カウンタ部３で設定された遅延時間ｔだけ遅延させて時
間ｔ ₅で電源ｏｆｆ信号（Ｂ）としてＶＧＡ５に対して
出力する（時間ｔ₅で電源ｏｆｆ信号（Ｂ）はＨｉｇｈ
→Ｌｏｗ）。この遅延時間ｔは、図３においては、クロ
ック（Ｄ）の３カウント分として示されている。なお、
このクロック（Ｄ）のカウント数は、これに限定される
ものではない。

【００６３】また、制御部２は、カウンタ部３を通さず
に制御部２をスルーさせた電源ｏｆｆ信号（Ａ）を、白
書込信号として出力する。すなわち、白書込信号である
電源ｏｆｆ信号（Ａ）は遅延せずに制御部２から出力さ
れる（時間ｔ₄でＨｉｇｈ→Ｌｏｗ）。

【００６４】遅延することなく制御部２から出力された
白書込信号と、ＶＧＡ５からのＬＣＤ制御信号（Ｅ）と
が入力されるＡＮＤ回路７は、時間ｔ₄までは、白書込
信号とＬＣＤ制御信号（Ｅ）との両方がＨｉｇｈである
ため、演算結果として白書込信号（Ｆ）（Ｈｉｇｈ）を
白書込回路９に対して出力する。この白書込回路９は白
書込信号（Ｆ）（Ｌｏｗ）が入力されることでＬＣＤ６
の全画面を白表示させるため、時間ｔ₄までは、白表示
はなされない。

【００６５】時間ｔ₄をすぎると、ＡＮＤ回路７には、
制御部２から白書込信号である電源ｏｆｆ信号（Ａ）
（Ｌｏｗ）が入力される。すなわち、ＡＮＤ回路７には
ＬＣＤ制御信号（Ｅ）（Ｈｉｇｈ）と、白書込信号（Ｌ
ｏｗ）とが入力されるので、ＡＮＤ回路７からは白書込
信号（Ｆ）（Ｌｏｗ）が演算結果として白書込回路９に
対して出力されることとなる。これにより、時間ｔ₄以
降は、ＬＣＤ６の全画面に白表示がなされることとな
る。

【００６６】一方、制御部２から遅延時間ｔだけ遅延し
て出力された電源ｏｆｆ信号（Ｂ）は、ＶＧＡ５へと入
力される。そして、ＶＧＡ５は、遅延時間ｔだけ遅延し
た電源ｏｆｆ信号（Ｃ）を、ＬＣＤ電源１０とＬＣＤ６
との間に設けられたトランジスタＴｒ４に対して出力す
る。これによりＬＣＤ電源１０からＬＣＤ６へのＬＣＤ
駆動電力の供給は、遅延時間ｔだけ遅延した時間ｔ₅で
遮断される。また、ＶＧＡ５からＬＣＤ６への各信号
も、遅延時間ｔだけ遅延した時間ｔ₅で出力停止され
る。

【００６７】そして、図示しないが、情報処理装置本
体、およびＨＤＤ等の他のデバイスも、電源ｏｆｆ信号
（Ｂ）がＨｉｇｈ→Ｌｏｗとなる、遅延時間ｔ’だけ遅
延した時間ｔ₅で電源がオフされる。

【００６８】以上のように、本実施形態の情報処理装置
は、通常でない電源オフ時がなされる際、まず、電源ｏ
ｆｆ信号を遅延させ、その間に遅延することなく出力さ
れた白書込信号（Ｆ）によりＬＣＤ６に白表示をさせた
後に、遅延した電源ｏｆｆ信号によりＬＣＤ６の電源を
オフし、その後、情報処理装置本体の電源がオフする。

【００６９】以上説明したように、本実施形態の情報処
理装置は、異常な電源オフがなされた場合、必ず、電源
オフを遅延させて、その遅延した間にＬＣＤ６の白表示
を行い、その後にＬＣＤ６の電源がオフし、さらにその
後、情報処理装置本体の電源がオフするため、正常な電
源オフシーケンスの実行時と同じく、電源オフ後のＬＣ
Ｄ６の画面に残像が生じるといったことはない。また、
本実施形態の情報処理装置は、白表示専用の電源や、Ｌ
ＣＤの制御信号を生成する専用回路を要する、電源オフ
後にＬＣＤ６に白表示をさせる方式ではなく、制御部２
のカウンタ部３で電源ｏｆｆ信号を遅延させることで電
源オフ前にＬＣＤ６に白表示をさせる方式であるため、
専用の回路や電源を設ける必要がない。（第２の実施形態）上述の第１の実施形態では、ＬＣＤ
６に白書込回路９が設けられている場合の、電源オフ時
の制御ブロックおよび電源オフシーケンスに関して説明
した。これに対し、本実施形態は、白書込回路が設けら
れていない場合の、電源オフ時の制御ブロックおよび電
源オフシーケンスに関して説明する。

【００７０】本実施形態の情報処理装置は、画像表示回
路であるＶＧＡ１０５と、クロック生成部１０１と、白
信号を出力するＰｕｌｌｕｐ回路１１２と、ＶＧＡ１０
５からのビデオ信号とＰｕｌｌｕｐ回路１１２からの白
信号とのいずれかを出力するスイッチ部１１１と、シス
テムコントローラ１０８から出力された、電源ｏｆｆ信
号を遅延させて出力するカウンタ部１０３を有する制御
部１０２と、スイッチ制御信号をスイッチ部１１１に対
して出力するＡＮＤ回路１０７とを有する制御ブロック
により、まず、電源ｏｆｆ信号を遅延させ、その間にＬ
ＣＤ６に白表示をさせた後に、上述の遅延した電源ｏｆ
ｆ信号によりＬＣＤ１０６の電源をオフするものであ
る。

【００７１】以下に、本実施形態の制御ブロックによ
る、電源オフ時の制御の詳細を説明する。

【００７２】まず、通常の電源オフ時の制御に関して図
４および図５を用いて説明する。

【００７３】液晶表示パネルの電源をオフする際、後述
する情報処理装置の本体２０１内（図８参照）に設けら
れているシステムコントローラ１０８から電源ｏｆｆ信
号（ａ’）が直接ＶＧＡ１０５に対して時間ｔ₆に出力
される（図５の時間ｔ₆で電源ｏｆｆ信号（ａ’）はＨ
ｉｇｈ→Ｌｏｗ）。そして、システムコントローラ１０
８から電源ｏｆｆ信号（ａ’）が入力されたＶＧＡ１０
５からは、時間ｔ₆において、ＬＣＤ制御信号（Ｅ’）
（Ｌｏｗ）がＡＮＤ回路１０７に対して出力される。ま
た、電源ｏｆｆ信号（Ａ’）（Ｈｉｇｈ）が制御部１０
２をスルーしてＡＮＤ回路１０７に入力される。

【００７４】ＡＮＤ回路１０７は、制御部１０２をスル
ーした電源ｏｆｆ信号（Ａ’）（Ｈｉｇｈ）と、ＬＣＤ
制御信号（Ｅ’）（Ｌｏｗ）との論理積をとり、演算結
果として、時間ｔ₆以降、スイッチ制御信号（Ｆ’）
（Ｌｏｗ）をスイッチ部１１１に対して出力する。この
スイッチ部１１１はスイッチ制御信号（Ｆ’）（Ｌｏ
ｗ）が入力されることで時間ｔ₆以降は、ＶＧＡ１０５
からのビデオ信号（Ｇ’）が、ｐｕｌｌｕｐ回路１１２
からの、ＬＣＤ１０６を白表示するビデオ信号（白）
（Ｉ’）に変更されてＬＣＤ１０６へ入力されるため、
ＬＣＤ１０６の全画面に白表示がなされることとなる。

【００７５】このようにＬＣＤ１０６の全画面が白表示
された後、時間ｔ₇でＶＧＡ１０５からのｓｉｇｎａｌ
がａｃｔｉｖｅからＬｏｗに、次いで、ＶＧＡ１０５は
時間ｔ₈で電源ｏｆｆ信号（Ｃ’）（Ｌｏｗ）を、ＬＣ
Ｄ電源１１０とＬＣＤ１０６との間に設けられたトラン
ジスタＴｒ１０４に対して出力する。トランジスタＴｒ
１０４に電源ｏｆｆ信号（Ｃ’）（Ｌｏｗ）が入力され
たことにより、ＬＣＤ電源１１０からＬＣＤ１０６への
ＬＣＤ駆動電力の供給は、時間ｔ₈において遮断され
る。

【００７６】以上のようにして、通常の電源オフ時にお
いて、ＬＣＤ１０６の全画面を白表示させた後、ＬＣＤ
１０６の電源供給が遮断されることとなる。

【００７７】その後、システムコントローラ１０８は、
電源ｏｆｆ信号（Ａ）を出力し、これにより、情報処理
装置本体の電源がオフされる。

【００７８】次に、通常でない電源オフ時の制御に関し
て、本実施形態の情報処理装置における液晶表示パネル
の電源オフ時の制御ブロック図である図４および図４に
示した制御ブロックによる、通常でない電源オフの際の
タイミングチャートである図６を用いて説明する。

【００７９】まず、液晶表示パネルの電源をオフする
際、システムコントローラ１０８から電源ｏｆｆ信号
（Ａ’）が制御部１０２に対して出力される（図６の時
間ｔ₉で電源ｏｆｆ信号（Ａ’）はＨｉｇｈ→Ｌｏ
ｗ）。

【００８０】次に、この電源ｏｆｆ信号（Ａ’）を遅延
させる。すなわち、電源ｏｆｆ信号（Ａ’）を、制御部
１０２のカウンタ部１０３で設定された遅延時間ｔ’だ
け遅延させて時間ｔ₁₀で電源ｏｆｆ信号（Ｂ’）として
ＶＧＡ１０５に対して出力する（時間ｔ₁₀で電源ｏｆｆ
信号（Ｂ’）はＨｉｇｈ→Ｌｏｗ）。

【００８１】また、制御部１０２は、ＡＮＤ回路１０７
に対しても、カウンタ部１０３を通さずにスルーさせた
電源ｏｆｆ信号（Ａ’）を出力する。なお、この遅延時
間ｔは、図６においては、クロック（Ｄ’）の３カウン
ト分として示されているが、これに限定されるものでは
ない。

【００８２】次に、ＶＧＡ１０５から出力されたＬＣＤ
制御信号（Ｅ’）（Ｈｉｇｈ）と、遅延せずに時間ｔ₉
で入力された電源ｏｆｆ信号（Ａ’）（Ｌｏｗ）とが入
力されたＡＮＤ回路１０７からは、スイッチ部１１１に
対して、ＬＣＤ１０６への入力を、ＶＧＡ１０５からの
ビデオ信号（Ｇ’）をＰｕｌｌｕｐ回路１１２からの白
信号（Ｈ’）に切り替えるための信号であるスイッチ制
御信号（Ｆ’）が時間ｔ₉で出力される。

【００８３】スイッチ制御信号（Ｆ’）が時間ｔ₉でス
イッチ部１１１に入力（Ｈｉｇｈ→Ｌｏｗ）されること
で、時間ｔ₉以降は、ビデオ信号（Ｇ’）が、ＬＣＤ１
０６を白表示するビデオ信号（白）（Ｉ’）に変更され
てＬＣＤ１０６へ入力されるため、ＬＣＤ１０６の全画
面に白表示がなされることとなる。

【００８４】一方、制御部１０２から遅延時間ｔ’だけ
遅延して出力された電源ｏｆｆ信号（Ｂ’）は、ＶＧＡ
１０５へと入力される。そして、ＶＧＡ１０５は、遅延
時間ｔ’だけ遅延した電源ｏｆｆ信号（Ｃ’）を、ＬＣ
Ｄ電源１１０とＬＣＤ１０６との間に設けられたトラン
ジスタＴｒ１０４に対して出力する。これによりＬＣＤ
電源１１０からＬＣＤ１０６へのＬＣＤ駆動電力の供給
は、遅延時間ｔ’だけ遅延した時間ｔ₁₀で遮断される。

【００８５】そして、図示しないが、情報処理装置本
体、およびＨＤＤ等の他のデバイスも、電源ｏｆｆ信号
（Ｂ’）がＨｉｇｈ→Ｌｏｗとなる、遅延時間ｔ’だけ
遅延した時間ｔ₁₀で電源がオフされる。

【００８６】以上説明したように、白書込回路を持たな
い本実施形態の情報処理装置は、液晶表示パネルの電源
をオフする際、まず、電源ｏｆｆ信号を遅延させ、その
間に遅延することなくビデオ信号（白）（Ｉ’）がＬＣ
Ｄ１０６に入力されてＬＣＤ１０６を白表示させた後
に、遅延した電源ｏｆｆ信号によりＬＣＤ１０６の電源
をオフし、その後、情報処理装置本体の電源がオフす
る。

【００８７】よって、本実施形態の情報処理装置も、第
１の実施形態と同様に、異常な電源オフがなされた場
合、必ず、電源オフを遅延させて、その遅延した間にＬ
ＣＤ１０６の白表示を行い、その後にＬＣＤ１０６の電
源がオフし、さらに、その後、情報処理装置本体の電源
がオフするため、正常な電源オフシーケンスの実行時と
同じく、電源オフ後のＬＣＤ１０６の画面に残像が生じ
るといったことはない。また、本実施形態の情報処理装
置も、白表示専用の電源や、ＬＣＤの制御信号を生成す
る専用回路を要する、電源オフ後にＬＣＤ１０６に白表
示をさせる方式ではなく、第１の実施形態と同様に、制
御部１０２のカウンタ部１０３で電源ｏｆｆ信号を遅延
させることで電源オフ前にＬＣＤ１０６に白表示をさせ
る方式であるため、専用の回路や電源を設ける必要がな
い。

【００８８】なお、上述の各実施形態では、ノーマリー
ホワイト方式の反射型ＬＣＤを例として説明したが、こ
れに限定されるものではなく、例えば、ノーマリーブラ
ック方式の場合は、電源オフ前にＬＣＤ６の全画面に黒
表示をさせることとなり、特に、第２の実施形態では、
Ｐｕｌｌｕｐ回路１１２の代わりにｐｕｌｌｄｏｗｎ回
路を用いることとなる。すなわち、電源オフ前にＬＣＤ
６の全画面の表示色を、電源オフ後のＬＣＤ６の全画面
の表示色にしてから、電源をオフすることで残像を認識
させないようするものであってもよいし、ＬＣＤ６の略
全画面に任意の単色を表示させるものであってもよい。

【００８９】また、例えば、第１の実施形態の図１で
は、白書込回路９はＬＣＤ６側に設けられ、また、カウ
ンタ部３を含む制御部２、ＡＮＤ回路７、およびＶＧＡ
５は本体側に設けられているように図示したが、これに
限定されるものではない。すなわち、上述の各実施形態
において、ＬＣＤに白色を書き込む回路、およびこの書
込回路を制御する制御回路は、両方が、ＬＣＤと本体と
のいずれか一方にまとめて設けられている構成であって
もよい。

【００９０】次に、第１および第２の実施形態で説明し
た情報処理装置の外観を示す斜視図の一例を図７に示
す。また、図８は、図７に示す情報処理装置の構成を示
すブロック図である。なお、以下の説明には、第１の実
施形態で用いた符号を用いることとする。

【００９１】図７に示すように情報処理装置は、出力デ
バイスであるＬＣＤ６を備えた表示部２０４が、入力デ
バイスであるキーボード２０２を備えた本体２０１に、
その背面側端においてヒンジ部２０３によって開閉可能
すなわち折り畳み可能に支持されている携帯型のパーソ
ナルコンピュータである。

【００９２】本発明の情報処理装置の概略の構成につい
て図８を参照して説明する。図８に示すように、本体２
０１には、上述したキーボード２０２の他に、記憶デバ
イスとしてＨＤＤユニット２０８が内蔵されている。ま
た、表示部２０４には、上述したＬＣＤ６の他に、この
情報処理装置の内蔵電源であるポリマ二次電池ユニット
２０７が内蔵されている。そして、これらＬＣＤ６の制
御、ＨＤＤユニット２０８の制御、ポリマ二次電池ユニ
ット２０７の充放電の制御、およびこの情報処理装置全
体の動作制御を行うシステムコントローラ８が本体２０
１に設けられている。この情報処理装置が実行するプロ
グラムは、ＨＤＤユニット２０８、およびシステムコン
トローラ８に設けられたメモリの少なくとも一方に記録
されている。システムコントローラ８による、各デバイ
スの制御は、ＨＤＤユニット２０８またはメモリに記録
されたプログラムに基づいて行われる。

【００９３】また、この情報処理装置は、ＡＣアダプタ
２１０からの電力供給によっても動作可能である。つま
り、本発明の情報処理装置は、ＡＣアダプタ２１０と、
ポリマ二次電池ユニット２０７の２種類の電源を利用可
能である。各デバイスへの電力の供給は図８に太線で示
しているように、システムコントローラ８を経由して行
われる。

【００９４】システムコントローラ８では、ＡＣアダプ
タ２１０が接続されているときには、ポリマ二次電池ユ
ニット２０７からの電力供給を遮断してＡＣアダプタ２
１０からの電力を利用し、ＡＣアダプタ２１０が接続さ
れていないときにのみ、ポリマ二次電池ユニット２０７
からの電力を利用するように、電源供給ラインを制御し
ている。また、システムコントローラ８は、ＡＣアダプ
タ２１０からの電力を利用して、ポリマ二次電池ユニッ
ト２０７への充電も行わせる。

【００９５】以下に、ポリマ二次電池ユニット２０７に
ついて詳細に説明する。

【００９６】上述のように、本発明の情報処理装置はポ
リマ二次電池ユニット２０７を内蔵しており、ポリマ二
次電池でも動作可能である。ポリマ二次電池ユニット２
０７は、表示部２０４の内部でＬＣＤ６の背面に設置さ
れている。

【００９７】ここで、表示部２０４の内部の構造につい
て図９を参照して説明する。図９は、図７に示す情報処
理装置の表示部を、内部の構造が見えるようにカバーを
切断して示す図である。ＬＣＤ６は、前カバー２４２お
よび後カバー２４１で構成される筐体の内部に設けられ
る。前カバー２４２には、ＬＣＤ６のための開口部が形
成されており、ＬＣＤ６はその表示面を前カバー２４２
に向けて設置される。ＬＣＤ６の裏面（表示面と反対側
の面）には金属製のパネル押さえフレーム２４３が両面
テープによって固定されており、このパネル押さえフレ
ーム２４３を、ＬＣＤ６との固定部位とは異なる位置で
後カバー２４１にねじ止めすることで、ＬＣＤ６が表示
部２０４内に固定されている。ポリマ二次電池ユニット
２０７は、後カバー２４１とパネル押さえフレーム２４
３との間のスペースに配置されている。

【００９８】このように、パネル押さえフレーム２４３
を介してＬＣＤ６を後カバー２４１に固定することで、
ポリマ二次電池ユニット２０７を配置するのに必要なス
ペースを確保しつつ、ポリマ二次電池ユニット２０７を
後カバー２４１に確実に固定することができる。また、
後カバー２４１とＬＣＤ６との間にパネル押さえフレー
ム２４３が介在しているため、表示部２０４を閉じた状
態などに後カバー２４１に衝撃が加わったような場合で
も、パネル押さえフレーム２４３が一種のダンパとして
働き、衝撃がＬＣＤ６に直接作用するのを防止すること
ができる。パネル押さえフレーム２４３によるダンパ効
果は、パネル押さえフレーム２４３とＬＣＤ６との固
定、およびパネル押さえフレーム２４３を後カバー２４
２との固定を、互いに異なる位置で行うことにより、よ
り効果的に発揮される。

【００９９】次に、ポリマ二次電池ユニット２０７の構
成について図１０を参照して説明する。図１０は、図９
に示すポリマ二次電池ユニットの構成を示す平面図であ
る。図１０に示すように、ポリマ二次電池ユニット２０
７は、１２個の電池セル２４５と、これら電池セル２４
５に配線２４７によって接続されたポリマ二次電池制御
回路基板２４６とを有する。ポリマ二次電池制御回路基
板２４６には、電池セル２４５の状態を監視し、監視結
果に基づくシステムコントローラ８（図８参照）からの
指令や電池セル２４５自身の状態に応じて電池セル２４
５の充放電等を制御する二次電池制御回路が設けられて
いる。電池セル２４５には、薄型のもの、例えば、現
在、携帯電話用の電池として一般的に用いられているタ
イプの電池セルが用いられる。この種の電池セルは、概
ね厚みが５ｍｍ以下である。

【０１００】１２個の電池セル２４５は、４行×３列の
マトリックス状に配列されており、同列に配列された４
つが配線２４７により並列接続され、さらに、４つが並
列接続されたもので構成される３つの組が、ポリマ二次
電池制御回路基板２４６に形成された配線（不図示）に
より直列接続されている。このように、複数個の電池セ
ル２４５をマトリックス配列することで、ＬＣＤ６の背
面側の面積を有効に活用することができる。さらに、マ
トリックス配列された電池セル２４５を、並列接続と直
列接続とを組み合わせて接続することで、電池セル２４
５による厚みを最小限に抑えつつ、この情報処理装置の
各デバイスの動作に必要な電圧を確保するとともに、長
時間動作も可能な容量を確保することができる。また、
各電池セル２４５とポリマ二次電池制御回路基板２４６
との間の配線構造を単純化するため、各電池セル２４５
は、外部端子が全て同じ方向を向くように配置されてい
る。

【０１０１】各電池セル２４５およびポリマ二次電池制
御回路基板２４６は、少なくとも１つの電池セル２４５
が露出された状態でベース板２４８上に設置されてい
る。したがって、図９にも示したように、ポリマ二次電
池ユニット２０７とＬＣＤ６あるいはパネル押さえフレ
ーム２４３との間での短絡を防止するために、ポリマ二
次電池ユニット２０７とパネル押さえフレーム２４３と
の間に絶縁シート２４４を介在させている。このよう
に、各電池セル２４５を剥き出しの状態で設置すること
で、電池セル２４５をパッケージングするための種々の
要素が不要となり、その分だけ、表示部２０４ひいては
情報処理装置の薄型化および軽量化が達成できる。絶縁
シート２４４を介在させても、その厚み分は殆ど無視で
きる。また、前述したように、ＬＣＤ６は、反射型の表
示パネルでありバックライトを必要としない。このこと
も、表示部２０４の薄型化および軽量化に有利である。

【０１０２】ところで、前述したように、ポリマ二次電
池ユニット２０７はポリマ二次電池制御回路基板２４６
を有しているが、この基板はプリント回路基板であり、
この基板上に、ポリマ二次電池制御回路を構成する種々
の電気部品および電子部品が実装されている。そのた
め、プリント回路基板自身の厚みおよび実装部品の高さ
により、ポリマ二次電池制御回路基板２４６は、ある程
度の厚みを有する。

【０１０３】ＬＣＤ６にも、システムコントローラ８
（図８参照）からの信号に応じて各画素を駆動表示パネ
ル駆動回路が設けられている。この駆動回路も、ポリマ
二次電池制御回路と同様に、プリント回路基板上に種々
の電気部品および電子部品を実装することで構成されて
おり、この駆動回路が形成された表示パネル駆動回路基
板も、プリント回路基板自身の厚みおよび実装部品の高
さを含めると、ある程度の厚みを有する。

【０１０４】そこで、図１１に示すように、ポリマ二次
電池制御回路基板２４６と表示パネル駆動回路基板２０
５ａとを、表示部２０４の厚み方向について互いに重な
らない位置に配置することで、ＬＣＤ６の背面にポリマ
二次電池ユニット２０７を配置することによる、表示部
２０４の厚みの増加を最小限に抑えることができる。図
１１では、表示パネル駆動回路基板２０５ａとポリマ二
次電池制御回路基板２４６との位置関係を分かり易くす
るため、両者を向きの異なる斜線で表している。

【０１０５】前述した二次電池制御回路による充放電の
制御について簡単に説明する。二次電池制御回路では、
一定の時間間隔で、電池セル全体の電圧をチェックし、
その電圧が、この情報処理装置のハイバネーション処理
時の動作を除いて実質的にこの情報処理装置の各デバイ
スを動作させることのできない電圧である終了電圧以下
でなければ、特に処理は行わない。電池セル全体の電圧
が終了電圧以下であれば、本体２０１のシステムコント
ローラ８へ、電池残量がない旨の信号を通信する。シス
テムコントローラ８は、この信号に基づいて、ハイバネ
ーション処理を実行する。

【０１０６】ここで、ポリマ二次電池の電力をより効率
よく使用するために、二次電池制御回路内にコンデンサ
を設け、このコンデンサに、ハイバネーション処理用の
電力を予め蓄えておくようにしてもよい。

【０１０７】

【発明の効果】以上説明したように本発明は、残像処理
手段が、通常の電源オフシーケンスが実行された場合に
は、残像処理が実行されるまでの間、本体部の本体部用
電源はオフされないようにし、一方、強制電源オフ時等
の通常でない電源オフがなされた場合には、遅延部によ
り本体部用電源のオフを遅延させて、その遅延した間に
残像処理を行う。このため、通常の電源オフ、あるいは
通常でない電源オフのいずれの場合においても、本体部
用電源がオフされる前に、必ず残像処理が行われるの
で、電源オフ後の液晶表示パネルの画面に残像が生じる
ことがなく、よって、ユーザに不安感を与えることもな
く、表示画面の品質を向上させることができる。

【０１０８】また、本発明の情報処理装置は、液晶表示
パネルの残像を認識させないための制御信号を生成する
回路や内部電源のどちらかもしくは両方を必要としない
ため、設計が複雑化せず、構造も簡単となり、よって、
コストを低減させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における情報処理装置
の液晶表示パネルの、電源オフ時の制御ブロック図であ
る。

【図２】図１に示した制御ブロックによる、通常の電源
オフの際のタイミングチャートである。

【図３】図１に示した制御ブロックによる、通常でない
電源オフの際のタイミングチャートである。

【図４】本発明の第２の実施形態における情報処理装置
の液晶表示パネルの、電源オフ時の制御ブロック図であ
る。

【図５】図４に示した制御ブロックによる、通常の電源
オフの際のタイミングチャートである。

【図６】図４に示した制御ブロックによる、通常でない
電源オフの際のタイミングチャートである。

【図７】本発明の情報処理装置の一例の外観を示す斜視
図である。

【図８】図７に示す情報処理装置の構成を示すブロック
図である。

【図９】図７に示す情報処理装置の表示部を、内部の構
造が見えるようにカバーを切断して示す図である。

【図１０】図９に示すポリマ二次電池ユニットの構成を
示す平面図である。

【図１１】図７に示す情報処理装置の表示部内での、ポ
リマ二次電池制御回路基板と表示パネル制御回路基板と
の位置関係を示す図である。

【図１２】従来の情報処理装置における、通常の電源オ
フがなされた場合の、電源オフの際のタイミングチャー
トである。

【図１３】従来の情報処理装置における、通常でない電
源オフがなされた場合の、電源オフの際のタイミングチ
ャートである。

【符号の説明】

１、１０１クロック生成部２、１０２制御部３、１０３カウンタ部４、１０４Ｔｒ（トランジスタ）５、１０５ＶＧＡ６、１０６ＬＣＤ７、１０７ＡＮＤ回路８、１０８システムコントローラ９白書込回路１０、１１０ＬＣＤ電源１１１スイッチ部１１２Ｐｕｌｌｕｐ回路２０１本体２０２キーボード２０３ヒンジ部２０４表示部２０５ａ表示パネル駆動回路基板２０６乾電池パック２０７ポリマ二次電池ユニット２０８ＨＤＤユニット２１０ＡＣアダプタ２４１後カバー２４２前カバー２４３パネル押さえプレート２４４絶縁シート２４５電池セル２４６ポリマ二次電池制御回路基板２４７配線

フロントページの続きＦターム(参考） 2H093 NC01 NC59 NC65 NC90 ND02 NE07 NE10 5C006 AF51 AF53 AF64 AF67 BB11 BB28 BF07 BF22 BF26 BF31 BF45 FA22 FA34 5C080 AA10 BB05 DD05 DD21 DD29 JJ02 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】画像表示回路からの画像信号に基づく画
像を表示する液晶表示パネルを含む表示部と、前記液晶表示パネルのパネル用電源をオフするためのパ
ネル電源オフ信号を出力するシステム制御部を含む本体
部と、前記システム制御部が前記パネル電源オフ信号を出力し
てから、前記液晶表示パネルの前記パネル用電源のオフ
後の残像を認識させないための残像処理が実行されるま
での間、前記本体部の本体部用電源はオフされないよう
にする残像処理手段とを有する情報処理装置。
【請求項２】前記残像処理手段は、前記画像表示回路
の出力に応答して前記残像処理を前記液晶パネルに実行
し、しかる後に前記パネル用電源をオフさせる請求項１
に記載の情報処理装置。
【請求項３】前記パネル用電源のオフ後に、前記本体
部用電源がオフする請求項２に記載の情報処理装置。
【請求項４】前記残像処理手段は、前記残像処理を実
行する残像処理実行回路と、前記残像処理実行回路を作
動させるための作動信号を前記残像処理実行回路に対し
て出力する残像処理制御回路とを有する請求項３に記載
の情報処理装置。
【請求項５】前記残像処理制御回路は、前記システム
制御部から出力された、前記本体部用電源をオフするた
めの本体部電源オフ信号と、前記画像表示回路からの信
号とが入力される論理演算回路を有し、演算結果のうち
の少なくとも１つを前記残像処理実行回路に前記作動信
号として入力する請求項４に記載の情報処理装置。
【請求項６】前記論理演算回路は、前記本体部電源オ
フ信号が第１のレベルで、前記画像表示回路からの信号
が第２のレベルのときの前記演算結果を前記作動信号と
して前記残像処理実行回路に入力する請求項５に記載の
情報処理装置。
【請求項７】前記残像処理手段は、前記画像表示回路
の出力と前記残像処理実行回路の出力とを切り替える切
り替え回路を有する請求項４に記載の情報処理装置。
【請求項８】前記残像処理制御回路は、前記システム
制御部から出力された、前記本体部用電源をオフするた
めの本体部電源オフ信号と、前記画像表示回路からの信
号とが入力される論理演算回路を有し、演算結果のうち
の少なくとも１つを前記切り替え回路に、前記画像表示
回路からの出力を前記残像処理実行回路からの出力に切
り替える切り替え信号として入力する請求項７に記載の
情報処理装置。
【請求項９】前記論理演算回路は、前記本体部電源オ
フ信号が第１のレベルで、前記画像表示回路からの信号
が第２のレベルのときの前記演算結果を前記書込信号と
して前記切り替え回路に入力する請求項８に記載の情報
処理装置。
【請求項１０】前記残像処理実行回路は、前記パネル
用電源がオフされた状態での前記液晶表示パネル自身の
色である電源オフ時表示色を前記液晶表示パネルに書き
込む請求項４ないし９のいずれか１項に記載の情報処理
装置。
【請求項１１】前記表示部側に前記残像処理実行回路
が設けられており、前記本体部側に前記残像処理制御回
路が設けられている請求項４ないし１０のいずれか１項
に記載の情報処理装置。
【請求項１２】前記残像処理手段は、前記本体部側に
設けられている請求項１ないし１０のいずれか１項に記
載の情報処理装置。
【請求項１３】前記残像処理手段は、前記表示部側に
設けられている請求項１ないし１０のいずれか１項に記
載の情報処理装置。
【請求項１４】画像表示回路からの画像信号に基づく
画像を表示する液晶表示パネルを含む表示部と、本体部に含まれる、前記本体部の本体部用電源をオフす
るための本体部電源オフ信号を出力するシステム制御部
と、前記システム制御部からの前記本体部電源オフ信号を遅
延させて遅延電源オフ信号として出力する遅延部と、前記遅延部が前記遅延電源オフ信号を出力するまでの間
に、遅延残像処理として、前記液晶表示パネルのパネル
用電源のオフ後の残像を認識させないための残像処理を
行う残像処理手段とを有する情報処理装置。
【請求項１５】前記液晶表示パネルのパネル用電源
と、前記本体部用電源とが略同時にオフされる場合、も
しくは前記システム制御部が前記パネル用電源をオフす
るためのパネル電源オフ信号を出力して前記残像処理が
終了する前に前記本体部用電源がオフされる場合に、前
記遅延残像処理を行う請求項１４に記載の情報処理装
置。
【請求項１６】前記パネル用電源のオフ後に、前記本
体部用電源がオフする請求項１５に記載の情報処理装
置。
【請求項１７】前記残像処理手段は、前記残像処理を
実行する残像処理実行回路と、前記残像処理実行回路を
作動させるための作動信号を前記残像処理実行回路に対
して出力する残像処理制御回路とを有する請求項１６に
記載の情報処理装置。
【請求項１８】前記残像処理制御回路は、前記本体部
電源オフ信号と、前記画像表示回路からの信号とが入力
される論理演算回路を有し、演算結果のうちの少なくと
も１つを前記残像処理実行回路に前記作動信号として入
力する請求項１７に記載の情報処理装置。
【請求項１９】前記論理演算回路は、前記本体部電源
オフ信号が一方のレベルで、前記画像表示回路からの信
号が他方のレベルのときの前記演算結果を前記作動信号
として前記残像処理実行回路に入力する請求項１８に記
載の情報処理装置。
【請求項２０】前記残像処理手段は、前記画像表示回
路の出力と前記残像処理実行回路の出力とを切り替える
切り替え回路を有する請求項１７に記載の情報処理装
置。
【請求項２１】前記残像処理制御回路は、前記本体部
電源オフ信号と、前記画像表示回路からの信号とが入力
される論理演算回路を有し、演算結果のうちの少なくと
も１つを前記切り替え回路に、前記画像表示回路からの
出力を前記残像処理実行回路からの出力に切り替える切
り替え信号として入力する請求項２０に記載の情報処理
装置。
【請求項２２】前記論理演算回路は、前記本体部電源
オフ信号が一方のレベルで、前記画像表示回路からの信
号が他方のレベルのときの前記演算結果を前記書込信号
として前記切り替え回路に入力する請求項２１に記載の
情報処理装置。
【請求項２３】前記残像処理実行回路は、前記パネル
用電源がオフされた状態での前記液晶表示パネル自身の
色である電源オフ時表示色を前記液晶表示パネルに書き
込む請求項１７ないし２２のいずれか１項に記載の情報
処理装置。
【請求項２４】前記表示部側に前記残像処理実行回路
が設けられており、前記本体部側に前記残像処理制御回
路が設けられている請求項１７ないし２３のいずれか１
項に記載の情報処理装置。
【請求項２５】前記残像処理手段は、前記本体部側に
設けられている請求項１４ないし２３のいずれか１項に
記載の情報処理装置。
【請求項２６】前記残像処理手段は、前記表示部側に
設けられている請求項１４ないし２３のいずれか１項に
記載の情報処理装置。
【請求項２７】画像表示回路からの画像信号に基づく
画像を表示する液晶表示パネルを含む表示部と、本体部に含まれる、前記液晶表示パネルのパネル用電源
をオフするためのパネル電源オフ信号、および前記本体
部の本体部用電源をオフするための本体部電源オフ信号
を出力するシステム制御部と、前記システム制御部からの前記本体部電源オフ信号を遅
延させて遅延電源オフ信号として出力する遅延部と、前記システム制御部が前記パネル電源オフ信号を出力し
てから、前記液晶表示パネルの前記パネル用電源のオフ
後の残像を認識させないための残像処理が実行されるま
での間、前記本体部の本体部用電源はオフされないよう
にする第１の電源オフ処理、および、前記パネル用電源
と、前記本体部用電源とが略同時にオフされる場合、も
しくは前記システム制御部がパネル電源オフ信号を出力
して前記残像処理が終了する前に前記本体部用電源がオ
フされる場合に、前記残像処理手段は、前記遅延部が前
記遅延電源オフ信号を出力するまでの間に、遅延残像処
理として前記残像処理を行う第２の電源オフ処理のいず
れかを行う残像処理手段とを有する情報処理装置。
【請求項２８】前記残像処理手段は、前記第１の電源
オフ処理が実行される際、前記残像処理がなされている
間、前記画像表示回路から出力される前記画像信号を保
持し、前記残像処理の終了後に前記パネル用電源をオフ
させる請求項２７に記載の情報処理装置。
【請求項２９】前記パネル用電源のオフ後に、前記本
体部用電源がオフする請求項２７または２８に記載の情
報処理装置。
【請求項３０】前記残像処理手段は、前記残像処理を
実行する残像処理実行回路と、前記残像処理実行回路を
作動させるための作動信号を前記残像処理実行回路に対
して出力する残像処理制御回路とを有する請求項２９に
記載の情報処理装置。
【請求項３１】前記残像処理制御回路は、前記システ
ム制御部から出力された、前記本体部用電源をオフする
ための本体部電源オフ信号と、前記画像表示回路からの
信号とが入力される論理演算回路を有し、演算結果のう
ちの少なくとも１つを前記残像処理実行回路に前記作動
信号として入力する請求項３０に記載の情報処理装置。
【請求項３２】前記論理演算回路は、前記第１の電源
オフ処理が実行される際、前記本体部電源オフ信号が第
１のレベルで、前記画像表示回路からの信号が第２のレ
ベルのときの前記演算結果を前記作動信号として前記残
像処理実行回路に入力する請求項３１に記載の情報処理
装置。
【請求項３３】前記論理演算回路は、前記第２の電源
オフ処理が実行される際、前記本体部電源オフ信号が一
方のレベルで、前記画像表示回路からの信号が他方のレ
ベルのときの前記演算結果を前記作動信号として前記残
像処理実行回路に入力する請求項３１に記載の情報処理
装置。
【請求項３４】前記残像処理手段は、前記画像表示回
路の出力と前記残像処理実行回路の出力とを切り替える
切り替え回路を有する請求項３０に記載の情報処理装
置。
【請求項３５】前記残像処理制御回路は、前記システ
ム制御部から出力された、前記本体部用電源をオフする
ための本体部電源オフ信号と、前記画像表示回路からの
信号とが入力される論理演算回路を有し、演算結果のう
ちの少なくとも１つを前記切り替え回路に、前記画像表
示回路からの出力を前記残像処理実行回路からの出力に
切り替える切り替え信号として入力する請求項３４に記
載の情報処理装置。
【請求項３６】前記論理演算回路は、前記第１の電源
オフ処理が実行される際、前記本体部電源オフ信号が第
１のレベルで、前記画像表示回路からの信号が第２のレ
ベルのときの前記演算結果を前記書込信号として前記切
り替え回路に入力する請求項３５に記載の情報処理装
置。
【請求項３７】前記論理演算回路は、前記第２の電源
オフ処理が実行される際、前記本体部電源オフ信号が一
方のレベルで、前記画像表示回路からの信号が他方のレ
ベルのときの前記演算結果を前記書込信号として前記切
り替え回路に入力する請求項３５に記載の情報処理装
置。
【請求項３８】前記残像処理実行回路は、前記パネル
用電源がオフされた状態での前記液晶表示パネル自身の
色である電源オフ時表示色を前記液晶表示パネルに書き
込む請求項３０ないし３７のいずれか１項に記載の情報
処理装置。
【請求項３９】前記表示部側に前記残像処理実行回路
が設けられており、前記本体部側に前記残像処理制御回
路が設けられている請求項３０ないし３８のいずれか１
項に記載の情報処理装置。
【請求項４０】前記残像処理手段は、前記本体部側に
設けられている請求項２７ないし３９のいずれか１項に
記載の情報処理装置。
【請求項４１】前記残像処理手段は、前記表示部側に
設けられている請求項２７ないし３９のいずれか１項に
記載の情報処理装置。
【請求項４２】画像表示回路からの画像信号に基づく
画像を表示する液晶表示パネルを含む表示部と、情報処理のために使用されるデバイスを含む本体部と、前記液晶表示パネルのパネル用電源のオフ後の残像を認
識させないため、前記パネル用電源をオフする信号がシ
ステム制御部から出力された後、残像を認識させないた
めの残像処理を行う残像処理手段とを有し、前記残像処理手段は前記本体部で使用される電源によっ
て駆動される情報処理装置。
【請求項４３】前記残像処理手段は前記本体部で使用
される電源によって駆動される請求項１ないし４１のい
ずれか１項に記載の情報処理装置。
【請求項４４】画像表示回路からの画像信号に基づく
画像を表示する液晶表示パネルを含む表示部と、情報処理のために使用されるデバイスを含む本体部とを
有し、前記液晶表示パネルのパネル用電源のオフ後の残像を認
識させないための残像処理を実行する残像処理実行回路
が前記表示部に設けられており、前記残像処理実行回路
を作動させるための作動信号を前記残像処理実行回路に
対して出力する残像処理制御回路が前記本体部に設けら
れている情報処理装置。
【請求項４５】前記液晶表示パネルは反射型の表示パ
ネルである請求項１ないし４４のいずれか１項に記載の
情報処理装置。
【請求項４６】ノーマリーホワイト方式の前記液晶表
示パネルは、前記パネル用電源がオフされた状態での前
記液晶表示パネル自身の色である電源オフ時表示色とし
て白色を表示する請求項１ないし４５のいずれか１項に
記載の情報処理装置。
【請求項４７】前記白色は、Ｐｕｌｌｕｐ回路からの
出力に基づく請求項４６に記載の情報処理装置。
【請求項４８】ノーマリーブラック方式の前記液晶表
示パネルは、前記パネル用電源がオフされた状態での前
記液晶表示パネル自身の色である電源オフ時表示色とし
て前記液晶表示パネルにおける黒色を表示する請求項１
ないし４５のいずれか１項に記載の情報処理装置。
【請求項４９】前記黒色は、Ｐｕｌｌｄｏｗｎ回路か
らの出力に基づく請求項４８に記載の情報処理装置。
【請求項５０】前記表示部および前記システム制御部
の動作用の電力を供給する二次電池ユニットを有し、前記二次電池ユニットは、前記表示部内で、少なくとも
１つの電池セルが露出された状態で前記液晶表示パネル
の背面側に配置されている少なくとも１つの電池セルを
有する請求項１ないし４９のいずれか１項に記載の情報
処理装置。