JP2002111489A - 周波数逓倍回路及び周波数−電圧変換回路 - Google Patents
周波数逓倍回路及び周波数−電圧変換回路Info
- Publication number
- JP2002111489A JP2002111489A JP2000304339A JP2000304339A JP2002111489A JP 2002111489 A JP2002111489 A JP 2002111489A JP 2000304339 A JP2000304339 A JP 2000304339A JP 2000304339 A JP2000304339 A JP 2000304339A JP 2002111489 A JP2002111489 A JP 2002111489A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- circuit
- terminal
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 基準信号と比較信号の周波数が一致するまで
の時間を短縮する。 【解決手段】 発振回路Ｃは基準信号を出力する。コン
パレータＡは＋端子と−端子との電位差に応じてハイレ
ベルまたはローレベルの電圧を出力する。周波数−電圧
変換回路ＦＶ２は基準信号周波数を電圧に変換し、コン
パレータＡの＋端子に入力する。周波数−電圧変換回路
ＦＶ１は分周回路Ｄの出力信号の周波数を電圧に変換
し、コンパレータＡの−端子に入力する。トランジスタ
Ｔｒ１，Ｔｒ２はローパスフィルタＬＦに含まれるコン
デンサを充電するためのチャージポンプを構成し、コン
パレータＡの出力により差動する。ローパスフィルタＬ
Ｆはチャージポンプ出力を直流電圧に変換する。電圧制
御発振回路ＶＣＯはローパスフィルタの出力電圧に応じ
て出力信号の周波数を制御する。分周回路Ｄは電圧制御
発振回路の出力を分周する。
の時間を短縮する。 【解決手段】 発振回路Ｃは基準信号を出力する。コン
パレータＡは＋端子と−端子との電位差に応じてハイレ
ベルまたはローレベルの電圧を出力する。周波数−電圧
変換回路ＦＶ２は基準信号周波数を電圧に変換し、コン
パレータＡの＋端子に入力する。周波数−電圧変換回路
ＦＶ１は分周回路Ｄの出力信号の周波数を電圧に変換
し、コンパレータＡの−端子に入力する。トランジスタ
Ｔｒ１，Ｔｒ２はローパスフィルタＬＦに含まれるコン
デンサを充電するためのチャージポンプを構成し、コン
パレータＡの出力により差動する。ローパスフィルタＬ
Ｆはチャージポンプ出力を直流電圧に変換する。電圧制
御発振回路ＶＣＯはローパスフィルタの出力電圧に応じ
て出力信号の周波数を制御する。分周回路Ｄは電圧制御
発振回路の出力を分周する。
Description
【０００１】
【発明の属する技術分野】本発明は、周波数逓倍回路及
び周波数−電圧変換回路に関し、特に、逓倍されるべき
基準信号の周波数を認識する部分に比較回路を使用する
周波数逓倍回路及び周波数−電圧変換回路に関する。
び周波数−電圧変換回路に関し、特に、逓倍されるべき
基準信号の周波数を認識する部分に比較回路を使用する
周波数逓倍回路及び周波数−電圧変換回路に関する。
【０００２】
【従来の技術】従来、電気信号等の周波数を逓倍するた
めの回路として、ＰＬＬ（Phase Locked Loop ）回路が
使用されている。また、このＰＬＬ回路では、比較信号
と基準信号との周波数の比較を行う回路に、エッジ検出
型の位相比較器が用いられてきた。
めの回路として、ＰＬＬ（Phase Locked Loop ）回路が
使用されている。また、このＰＬＬ回路では、比較信号
と基準信号との周波数の比較を行う回路に、エッジ検出
型の位相比較器が用いられてきた。
【０００３】
【発明が解決しようとする課題】ところで、従来の周波
数逓倍回路に含まれるエッジ検出型の位相比較器では、
比較信号のエッジと基準信号のエッジとの位相差の分だ
けロー（ＬＯＷ）レベルまたはハイ（ＨＩＧＨ）レベル
の信号を出力し、この出力信号により、ローパスフィル
タの充電と放電を行っている。
数逓倍回路に含まれるエッジ検出型の位相比較器では、
比較信号のエッジと基準信号のエッジとの位相差の分だ
けロー（ＬＯＷ）レベルまたはハイ（ＨＩＧＨ）レベル
の信号を出力し、この出力信号により、ローパスフィル
タの充電と放電を行っている。
【０００４】しかし、比較信号のエッジと基準信号のエ
ッジとの位相差の切り変わり周期は非常に速いため、ロ
ーパスフィルタのコンデンサは、断続的に短時間内での
充電と放電を繰り返すことになり、継続的に充電と放電
を行う場合と比較して、コンデンサの電圧が安定するま
で（即ち、基準信号と比較信号の周波数が一致するま
で）に長時間を要するといった問題点があった。
ッジとの位相差の切り変わり周期は非常に速いため、ロ
ーパスフィルタのコンデンサは、断続的に短時間内での
充電と放電を繰り返すことになり、継続的に充電と放電
を行う場合と比較して、コンデンサの電圧が安定するま
で（即ち、基準信号と比較信号の周波数が一致するま
で）に長時間を要するといった問題点があった。
【０００５】本発明は、以上のような従来の周波数逓倍
回路における問題点に鑑みてなされたものであり、周波
数比較回路の基準信号と比較信号の周波数が一致するま
での時間を短縮することができる周波数逓倍回路を提供
することを目的とする。
回路における問題点に鑑みてなされたものであり、周波
数比較回路の基準信号と比較信号の周波数が一致するま
での時間を短縮することができる周波数逓倍回路を提供
することを目的とする。
【０００６】本発明の第２の目的は、周波数逓倍回路に
使用する周波数比較回路の基準信号と比較信号の周波数
が一致するまでの時間を短縮することができる周波数−
電圧変換回路を提供することにある。
使用する周波数比較回路の基準信号と比較信号の周波数
が一致するまでの時間を短縮することができる周波数−
電圧変換回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明では、上記の課題
を解決するために、基準信号の周波数を整数比で逓倍す
るための周波数逓倍回路において、前記基準信号を出力
する発振回路と、第１の端子と第２の端子との電位差に
応じてハイレベルまたはローレベルの電圧を出力するコ
ンパレータと、前記基準信号周波数を電圧に変換し、前
記コンパレータの第１の端子に入力する第１の周波数−
電圧変換回路と、分周回路の出力信号の周波数を電圧に
変換し、前記コンパレータの第２の端子に入力する第２
の周波数−電圧変換回路と、ローパスフィルタに含まれ
るコンデンサを充電するためのチャージポンプを構成
し、前記コンパレータの出力により差動する複数のトラ
ンジスタと、前記チャージポンプ出力を直流電圧に変換
する前記コンデンサを含む前記ローパスフィルタと、前
記ローパスフィルタの出力電圧に応じて出力信号の周波
数を制御する電圧制御発振回路と、前記電圧制御発振回
路の出力を分周する分周回路とを備えたことを特徴とす
る周波数逓倍回路が提供される。
を解決するために、基準信号の周波数を整数比で逓倍す
るための周波数逓倍回路において、前記基準信号を出力
する発振回路と、第１の端子と第２の端子との電位差に
応じてハイレベルまたはローレベルの電圧を出力するコ
ンパレータと、前記基準信号周波数を電圧に変換し、前
記コンパレータの第１の端子に入力する第１の周波数−
電圧変換回路と、分周回路の出力信号の周波数を電圧に
変換し、前記コンパレータの第２の端子に入力する第２
の周波数−電圧変換回路と、ローパスフィルタに含まれ
るコンデンサを充電するためのチャージポンプを構成
し、前記コンパレータの出力により差動する複数のトラ
ンジスタと、前記チャージポンプ出力を直流電圧に変換
する前記コンデンサを含む前記ローパスフィルタと、前
記ローパスフィルタの出力電圧に応じて出力信号の周波
数を制御する電圧制御発振回路と、前記電圧制御発振回
路の出力を分周する分周回路とを備えたことを特徴とす
る周波数逓倍回路が提供される。
【０００８】また、入力信号の周波数に応じた電圧を出
力する周波数−電圧変換回路において、複数のトランジ
スタにより構成されたスイッチング回路と、ピークホー
ルド回路を備え、入力信号の周波数が低い時には高い電
圧を出力し、入力信号の周波数が高い時には低い電圧を
出力することを特徴とする周波数−電圧変換回路が提供
される。
力する周波数−電圧変換回路において、複数のトランジ
スタにより構成されたスイッチング回路と、ピークホー
ルド回路を備え、入力信号の周波数が低い時には高い電
圧を出力し、入力信号の周波数が高い時には低い電圧を
出力することを特徴とする周波数−電圧変換回路が提供
される。
【０００９】即ち、本発明では、従来の周波数逓倍回路
で使用されていた位相比較回路に代わる回路として、基
準信号と比較信号との周波数を一致させる周波数比較回
路を備えることで、電圧制御発振回路への入力電圧を出
力するローパスフィルタの充電と放電が継続的になされ
るようにし、これにより、基準信号と比較信号の周波数
が一致するまでの所要時間の短縮を実現している。
で使用されていた位相比較回路に代わる回路として、基
準信号と比較信号との周波数を一致させる周波数比較回
路を備えることで、電圧制御発振回路への入力電圧を出
力するローパスフィルタの充電と放電が継続的になされ
るようにし、これにより、基準信号と比較信号の周波数
が一致するまでの所要時間の短縮を実現している。
【００１０】また、より具体的な手段として、入力信号
の１サイクル毎に、周波数に応じた直流電圧として、周
波数が高い場合は低い直流電流を、周波数が低い場合は
高い直流電圧を出力する本発明に係る周波数−電圧変換
回路を使用することにより、ローパスフィルタの充電と
放電が継続的になされるようにしている。
の１サイクル毎に、周波数に応じた直流電圧として、周
波数が高い場合は低い直流電流を、周波数が低い場合は
高い直流電圧を出力する本発明に係る周波数−電圧変換
回路を使用することにより、ローパスフィルタの充電と
放電が継続的になされるようにしている。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の実施の形態に係
る周波数逓倍回路の回路構成を示す回路図である。
を参照して説明する。図１は、本発明の実施の形態に係
る周波数逓倍回路の回路構成を示す回路図である。
【００１２】本実施の形態に係る周波数逓倍回路は、基
準信号Ｓ２を出力する発振回路Ｃと、両極端子の電位に
応じてハイレベルまたはローレベルの電圧を出力するコ
ンパレータＡと、基準信号Ｓ２の周波数を電圧に変換
し、コンパレータＡの＋側端子に入力する周波数−電圧
変換回路ＦＶ２と、後述する分周回路Ｄの出力信号Ｓ１
（周波数）を電圧に変換し、コンパレータＡの−側端子
に入力する周波数−電圧変換回路ＦＶ１と、後述するロ
ーパスフィルタＬＦに含まれるコンデンサを充電するた
めのチャージポンプを構成し、コンパレータＡの出力に
より差動するトランジスタＴｒ１，Ｔｒ２と、コンデン
サを含み上記チャージポンプ出力を直流電圧に変換する
ローパスフィルタＬＦと、ローパスフィルタＬＦの出力
電圧に応じて出力信号の周波数を制御する電圧制御発振
回路ＶＣＯと、電圧制御発振回路ＶＣＯの出力を分周す
る分周回路Ｄを備える。
準信号Ｓ２を出力する発振回路Ｃと、両極端子の電位に
応じてハイレベルまたはローレベルの電圧を出力するコ
ンパレータＡと、基準信号Ｓ２の周波数を電圧に変換
し、コンパレータＡの＋側端子に入力する周波数−電圧
変換回路ＦＶ２と、後述する分周回路Ｄの出力信号Ｓ１
（周波数）を電圧に変換し、コンパレータＡの−側端子
に入力する周波数−電圧変換回路ＦＶ１と、後述するロ
ーパスフィルタＬＦに含まれるコンデンサを充電するた
めのチャージポンプを構成し、コンパレータＡの出力に
より差動するトランジスタＴｒ１，Ｔｒ２と、コンデン
サを含み上記チャージポンプ出力を直流電圧に変換する
ローパスフィルタＬＦと、ローパスフィルタＬＦの出力
電圧に応じて出力信号の周波数を制御する電圧制御発振
回路ＶＣＯと、電圧制御発振回路ＶＣＯの出力を分周す
る分周回路Ｄを備える。
【００１３】図１に示す周波数逓倍回路は、発振回路Ｃ
が発振する発振周波数の整数倍の周波数を有する信号を
電圧制御発振回路ＶＣＯから出力する。この倍率は、分
周回路Ｄの分周率と等しい。
が発振する発振周波数の整数倍の周波数を有する信号を
電圧制御発振回路ＶＣＯから出力する。この倍率は、分
周回路Ｄの分周率と等しい。
【００１４】以下、図１を参照して、本実施の形態に係
る周波数逓倍回路の機能を構成要素別に説明する。発振
回路Ｃは、基準信号Ｓ２を発振する。この基準信号は、
逓倍する際の基準になる信号である。
る周波数逓倍回路の機能を構成要素別に説明する。発振
回路Ｃは、基準信号Ｓ２を発振する。この基準信号は、
逓倍する際の基準になる信号である。
【００１５】なお、本実施の形態では、分周回路Ｄの分
周率をＮとすると、この基準信号Ｓ２の周波数のＮ倍の
周波数を有する信号を出力することができる。周波数−
電圧変換回路ＦＶ２は、発振回路Ｃの発振周波数を電圧
に変換してコンパレータＡの＋側端子に入力し、周波数
−電圧変換回路ＦＶ１は、分周回路Ｄの出力信号の周波
数を電圧に変換してコンパレータＡの−側端子に入力す
る。
周率をＮとすると、この基準信号Ｓ２の周波数のＮ倍の
周波数を有する信号を出力することができる。周波数−
電圧変換回路ＦＶ２は、発振回路Ｃの発振周波数を電圧
に変換してコンパレータＡの＋側端子に入力し、周波数
−電圧変換回路ＦＶ１は、分周回路Ｄの出力信号の周波
数を電圧に変換してコンパレータＡの−側端子に入力す
る。
【００１６】なお、周波数−電圧変換回路ＦＶ１，ＦＶ
２の回路構成及び機能については、後述の図３で説明す
るが、いずれも、入力信号の周波数が低い時には高い電
圧を出力し、入力信号の周波数が高い時には低い電圧を
出力する。
２の回路構成及び機能については、後述の図３で説明す
るが、いずれも、入力信号の周波数が低い時には高い電
圧を出力し、入力信号の周波数が高い時には低い電圧を
出力する。
【００１７】コンパレータＡは、＋側端子の電位が−側
端子の電位よりも高い場合にはハイレベルの電圧を出力
し、逆に、＋側端子の電位が−側端子の電位よりも低い
場合にはローレベルの電圧を出力する。
端子の電位よりも高い場合にはハイレベルの電圧を出力
し、逆に、＋側端子の電位が−側端子の電位よりも低い
場合にはローレベルの電圧を出力する。
【００１８】コンデンサ充電用のチャージポンプ、即
ち、トランジスタＴｒ１，Ｔｒ２が構成する部分回路
は、後段のローパスフィルタＬＦに含まれるコンデンサ
（図示は省略）を充放電する。このコンデンサは、コン
パレータＡの出力電圧がハイレベルの時は放電し、ロー
レベルの時は充電する。
ち、トランジスタＴｒ１，Ｔｒ２が構成する部分回路
は、後段のローパスフィルタＬＦに含まれるコンデンサ
（図示は省略）を充放電する。このコンデンサは、コン
パレータＡの出力電圧がハイレベルの時は放電し、ロー
レベルの時は充電する。
【００１９】上記のコンデンサを含むローパスフィルタ
ＬＦは、上記チャージポンプ出力を直流電圧に変換す
る。即ち、上記チャージポンプの出力電圧は、ハイレベ
ルとローレベルが交互に繰り返す（但し、周期は一定で
はない）ので、そのまま後段の電圧制御発振回路ＶＣＯ
に接続すると、電圧制御発振回路ＶＣＯの出力信号が安
定しないので、ローパスフィルタＬＦにより上記チャー
ジポンプの出力電圧を直流電圧に変換する。
ＬＦは、上記チャージポンプ出力を直流電圧に変換す
る。即ち、上記チャージポンプの出力電圧は、ハイレベ
ルとローレベルが交互に繰り返す（但し、周期は一定で
はない）ので、そのまま後段の電圧制御発振回路ＶＣＯ
に接続すると、電圧制御発振回路ＶＣＯの出力信号が安
定しないので、ローパスフィルタＬＦにより上記チャー
ジポンプの出力電圧を直流電圧に変換する。
【００２０】電圧制御発振回路ＶＣＯは、入力電圧に対
応して出力信号の周波数を変化させて出力する。本実施
の形態では、入力電圧が高くなると出力信号の周波数が
高くなり、入力電圧が低くなると出力信号の周波数が低
くなる。
応して出力信号の周波数を変化させて出力する。本実施
の形態では、入力電圧が高くなると出力信号の周波数が
高くなり、入力電圧が低くなると出力信号の周波数が低
くなる。
【００２１】分周回路Ｄは、電圧制御発振回路ＶＣＯの
出力信号を分周する。分周回路Ｄの出力周波数（即ち、
比較信号Ｓ１の周波数）が発振回路Ｃの出力周波数と等
しくなった時点で、電圧制御発振回路ＶＣＯの出力周波
数は、分周回路Ｄの分周率倍の周波数となる。
出力信号を分周する。分周回路Ｄの出力周波数（即ち、
比較信号Ｓ１の周波数）が発振回路Ｃの出力周波数と等
しくなった時点で、電圧制御発振回路ＶＣＯの出力周波
数は、分周回路Ｄの分周率倍の周波数となる。
【００２２】以下、図１を参照して、本実施の形態に係
る周波数逓倍回路の動作を説明する。比較信号Ｓ１の周
波数が基準信号Ｓ２の周波数よりも高くなった場合、周
波数−電圧変換回路ＦＶ１の出力電圧は、周波数−電圧
変換回路ＦＶ２の出力電圧よりも低くなり、前述の機能
によりコンパレータＡは、ハイレベルの電圧を出力する
ため、チャージポンプを構成するトランジスタＴｒ１は
ＯＦＦ（非導通）となり、トランジスタＴｒ２はＯＮ
（導通）となる。これにより、ローパスフィルタＬＦ内
のコンデンサは放電し、電圧制御発振回路ＶＣＯの入力
電圧は低下し、出力周波数は低下する。従って、電圧制
御発振回路ＶＣＯの出力周波数を分周した信号である比
較信号Ｓ１の周波数も低下し、基準信号Ｓ２の周波数に
近づく。
る周波数逓倍回路の動作を説明する。比較信号Ｓ１の周
波数が基準信号Ｓ２の周波数よりも高くなった場合、周
波数−電圧変換回路ＦＶ１の出力電圧は、周波数−電圧
変換回路ＦＶ２の出力電圧よりも低くなり、前述の機能
によりコンパレータＡは、ハイレベルの電圧を出力する
ため、チャージポンプを構成するトランジスタＴｒ１は
ＯＦＦ（非導通）となり、トランジスタＴｒ２はＯＮ
（導通）となる。これにより、ローパスフィルタＬＦ内
のコンデンサは放電し、電圧制御発振回路ＶＣＯの入力
電圧は低下し、出力周波数は低下する。従って、電圧制
御発振回路ＶＣＯの出力周波数を分周した信号である比
較信号Ｓ１の周波数も低下し、基準信号Ｓ２の周波数に
近づく。
【００２３】また、比較信号Ｓ１の周波数が基準信号Ｓ
２の周波数よりも低くなった場合、周波数−電圧変換回
路ＦＶ１の出力電圧は、周波数−電圧変換回路ＦＶ２よ
りも高くなり、前述の機能によりコンパレータＡは、ロ
ーレベルの電圧を出力するため、チャージポンプを構成
するトランジスタＴｒ１はＯＮ（導通）となり、トラン
ジスタＴｒ２はＯＦＦ（非導通）となる。これにより、
ローパスフィルタＬＦ内のコンデンサは充電され、電圧
制御発振回路ＶＣＯの入力電圧は上昇し、出力周波数は
上昇する。従って、電圧制御発振回路ＶＣＯの出力周波
数を分周した信号である比較信号Ｓ１の周波数も上昇
し、基準信号Ｓ２の周波数に近づく。
２の周波数よりも低くなった場合、周波数−電圧変換回
路ＦＶ１の出力電圧は、周波数−電圧変換回路ＦＶ２よ
りも高くなり、前述の機能によりコンパレータＡは、ロ
ーレベルの電圧を出力するため、チャージポンプを構成
するトランジスタＴｒ１はＯＮ（導通）となり、トラン
ジスタＴｒ２はＯＦＦ（非導通）となる。これにより、
ローパスフィルタＬＦ内のコンデンサは充電され、電圧
制御発振回路ＶＣＯの入力電圧は上昇し、出力周波数は
上昇する。従って、電圧制御発振回路ＶＣＯの出力周波
数を分周した信号である比較信号Ｓ１の周波数も上昇
し、基準信号Ｓ２の周波数に近づく。
【００２４】このように比較信号Ｓ１の周波数が基準信
号Ｓ２の周波数よりも高くなった場合にも、または、そ
の逆の場合にも、比較信号Ｓ１の周波数が基準信号Ｓ２
の周波数と等しくなるように動作する。
号Ｓ２の周波数よりも高くなった場合にも、または、そ
の逆の場合にも、比較信号Ｓ１の周波数が基準信号Ｓ２
の周波数と等しくなるように動作する。
【００２５】また、比較信号Ｓ１の周波数が基準信号Ｓ
２の周波数と近い場合は、コンパレータＡの出力電圧
は、ハイレベルとローレベルを小刻みに繰り返すため、
ローパスフィルタＬＦは安定した直流電圧を出力し、よ
って、電圧制御発振回路ＶＣＯの出力周波数は安定す
る。
２の周波数と近い場合は、コンパレータＡの出力電圧
は、ハイレベルとローレベルを小刻みに繰り返すため、
ローパスフィルタＬＦは安定した直流電圧を出力し、よ
って、電圧制御発振回路ＶＣＯの出力周波数は安定す
る。
【００２６】図２は、本発明の実施の形態に係る周波数
逓倍回路の動作を示すタイミングチャートである。図２
に示すとおり、比較信号Ｓ１の周波数が基準信号Ｓ２の
周波数と大きく異なる区間（図２ではタイミングチャー
ト前半の比較信号Ｓ１の周波数が低くなっている区
間）、コンパレータＡの出力電圧Ｖ４は、長く継続した
ハイレベルまたはローレベル（図２ではローレベル）と
なるため、ローパスフィルタＬＦ内のコンデンサは充電
されて、比較信号Ｓ１の周波数が基準信号Ｓ２の周波数
と急速に等しくなる。
逓倍回路の動作を示すタイミングチャートである。図２
に示すとおり、比較信号Ｓ１の周波数が基準信号Ｓ２の
周波数と大きく異なる区間（図２ではタイミングチャー
ト前半の比較信号Ｓ１の周波数が低くなっている区
間）、コンパレータＡの出力電圧Ｖ４は、長く継続した
ハイレベルまたはローレベル（図２ではローレベル）と
なるため、ローパスフィルタＬＦ内のコンデンサは充電
されて、比較信号Ｓ１の周波数が基準信号Ｓ２の周波数
と急速に等しくなる。
【００２７】また、比較信号Ｓ１の周波数が基準信号Ｓ
２の周波数に接近した区間（図２ではタイミングチャー
ト後半の比較信号Ｓ１の周波数が上昇して安定した区
間）、コンパレータＡの出力電圧Ｖ４は、ハイレベルと
ローレベルを小刻みに繰り返すので、電圧制御発振回路
ＶＣＯの出力周波数を安定させることができる。
２の周波数に接近した区間（図２ではタイミングチャー
ト後半の比較信号Ｓ１の周波数が上昇して安定した区
間）、コンパレータＡの出力電圧Ｖ４は、ハイレベルと
ローレベルを小刻みに繰り返すので、電圧制御発振回路
ＶＣＯの出力周波数を安定させることができる。
【００２８】図３は、本発明の実施の形態に係る周波数
−電圧変換回路の回路構成を示す回路図である。本実施
の形態に係る周波数−電圧変換回路は、ピークホールド
回路ＰＨＣと、ピークホールド回路ＰＨＣの入力電圧を
作るコンデンサＣ１と、コンデンサＣ１を充電する時の
時定数を作る抵抗Ｒ１と、コンデンサＣ１が放電する時
の時定数を作る抵抗Ｒ２と、コンデンサＣ１を充電する
ためのトランジスタＴｒ３と、コンデンサＣ１を放電さ
せるためのトランジスタＴｒ４を備える。
−電圧変換回路の回路構成を示す回路図である。本実施
の形態に係る周波数−電圧変換回路は、ピークホールド
回路ＰＨＣと、ピークホールド回路ＰＨＣの入力電圧を
作るコンデンサＣ１と、コンデンサＣ１を充電する時の
時定数を作る抵抗Ｒ１と、コンデンサＣ１が放電する時
の時定数を作る抵抗Ｒ２と、コンデンサＣ１を充電する
ためのトランジスタＴｒ３と、コンデンサＣ１を放電さ
せるためのトランジスタＴｒ４を備える。
【００２９】以下、本実施の形態に係る周波数−電圧変
換回路の動作を説明する。入力信号Ｓｉｎがローレベル
の時に、トランジスタＴｒ３がＯＮ、トランジスタＴｒ
４がＯＦＦとなり、抵抗Ｒ１を通じてコンデンサＣ１を
充電する。
換回路の動作を説明する。入力信号Ｓｉｎがローレベル
の時に、トランジスタＴｒ３がＯＮ、トランジスタＴｒ
４がＯＦＦとなり、抵抗Ｒ１を通じてコンデンサＣ１を
充電する。
【００３０】入力信号Ｓｉｎがハイレベルになると、ト
ランジスタＴｒ３がＯＦＦ、トランジスタＴｒ４がＯＮ
となり、抵抗Ｒ２を通じてコンデンサＣ１が放電する。
図４は、本発明の実施の形態に係る周波数−電圧変換回
路の動作を示すタイミングチャートである。
ランジスタＴｒ３がＯＦＦ、トランジスタＴｒ４がＯＮ
となり、抵抗Ｒ２を通じてコンデンサＣ１が放電する。
図４は、本発明の実施の形態に係る周波数−電圧変換回
路の動作を示すタイミングチャートである。
【００３１】図３に示す回路で、抵抗Ｒ１の抵抗値が抵
抗Ｒ２の抵抗値と等しい場合は、充放電の時定数が等し
くなるため、コンデンサＣ１の端子間の電圧の波形は、
図４の符号Ｖｃ１で示す波形となる。
抗Ｒ２の抵抗値と等しい場合は、充放電の時定数が等し
くなるため、コンデンサＣ１の端子間の電圧の波形は、
図４の符号Ｖｃ１で示す波形となる。
【００３２】但し、入力信号Ｓｉｎの周波数が低い時
は、充放電のサイクルが長くなり、コンデンサＣ１の端
子間電圧Ｖｃ１のピーク値は高くなるが、入力信号Ｓｉ
ｎの周波数が高くなる程、充放電のサイクルが短くな
り、コンデンサＣ１の端子間電圧Ｖｃ１のピーク値は低
くなる。
は、充放電のサイクルが長くなり、コンデンサＣ１の端
子間電圧Ｖｃ１のピーク値は高くなるが、入力信号Ｓｉ
ｎの周波数が高くなる程、充放電のサイクルが短くな
り、コンデンサＣ１の端子間電圧Ｖｃ１のピーク値は低
くなる。
【００３３】ここで、入力信号Ｓｉｎのデューティ比は
５０％であることを前提とする。符号Ｖｏｕｔは、この
ようなコンデンサＣ１の端子間電圧Ｖｃ１をピークホー
ルド回路ＰＨＣに入力した場合の出力電圧を示す。これ
で見ると、出力電圧Ｖｏｕｔは、入力信号Ｓｉｎの１サ
イクル毎に、入力信号Ｓｉｎの周波数に応じた直流電圧
を出力し、即ち、この直流電圧は、入力信号Ｓｉｎの周
波数が低い時は高くなり、入力信号Ｓｉｎの周波数が高
い時は低くなっている。
５０％であることを前提とする。符号Ｖｏｕｔは、この
ようなコンデンサＣ１の端子間電圧Ｖｃ１をピークホー
ルド回路ＰＨＣに入力した場合の出力電圧を示す。これ
で見ると、出力電圧Ｖｏｕｔは、入力信号Ｓｉｎの１サ
イクル毎に、入力信号Ｓｉｎの周波数に応じた直流電圧
を出力し、即ち、この直流電圧は、入力信号Ｓｉｎの周
波数が低い時は高くなり、入力信号Ｓｉｎの周波数が高
い時は低くなっている。
【００３４】なお、本実施の形態では、入力信号の周波
数が低い時には高い電圧を出力し、入力信号の周波数が
高い時には低い電圧を出力する周波数−電圧変換回路を
使用してたが、コンパレータとして本実施の形態と逆の
動作をするものを使用することにより、これと逆の動作
をする周波数−電圧変換回路を使用することも容易に可
能である。
数が低い時には高い電圧を出力し、入力信号の周波数が
高い時には低い電圧を出力する周波数−電圧変換回路を
使用してたが、コンパレータとして本実施の形態と逆の
動作をするものを使用することにより、これと逆の動作
をする周波数−電圧変換回路を使用することも容易に可
能である。
【００３５】また、基準信号を発振する発振回路は、外
部回路であってもよい。
部回路であってもよい。
【００３６】
【発明の効果】以上に説明したとおり、本発明では、従
来の周波数逓倍回路で使用されていた位相比較回路に代
わる回路として、基準信号と比較信号との周波数を一致
させる周波数比較回路を備えることで、電圧制御発振回
路への入力電圧を出力するローパスフィルタの充電と放
電が継続的になされるので、基準信号と比較信号の周波
数が一致するまでの所要時間を短縮化することができ
る。
来の周波数逓倍回路で使用されていた位相比較回路に代
わる回路として、基準信号と比較信号との周波数を一致
させる周波数比較回路を備えることで、電圧制御発振回
路への入力電圧を出力するローパスフィルタの充電と放
電が継続的になされるので、基準信号と比較信号の周波
数が一致するまでの所要時間を短縮化することができ
る。
【図１】本発明の実施の形態に係る周波数逓倍回路の回
路構成を示す回路図である。
路構成を示す回路図である。
【図２】本発明の実施の形態に係る周波数逓倍回路の動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図３】本発明の実施の形態に係る周波数−電圧変換回
路の回路構成を示す回路図である。
路の回路構成を示す回路図である。
【図４】本発明の実施の形態に係る周波数−電圧変換回
路の動作を示すタイミングチャートである。
路の動作を示すタイミングチャートである。
１……周波数比較回路、Ａ……コンパレータ、Ｃ……発
振回路、Ｃ１……コンデンサ、Ｄ……分周回路、ＦＶ
１，ＦＶ２……周波数−電圧変換回路、ＬＦ……ローパ
スフィルタ、ＰＨＣ……ピークホールド回路、Ｒ１，Ｒ
２……抵抗、Ｔｒ１〜４……トランジスタ、ＶＣＯ……
電圧制御発振回路、Ｓｉｎ……入力信号、Ｓｏｕｔ……
出力電圧、Ｓ１……比較信号、Ｓ２……基準信号
振回路、Ｃ１……コンデンサ、Ｄ……分周回路、ＦＶ
１，ＦＶ２……周波数−電圧変換回路、ＬＦ……ローパ
スフィルタ、ＰＨＣ……ピークホールド回路、Ｒ１，Ｒ
２……抵抗、Ｔｒ１〜４……トランジスタ、ＶＣＯ……
電圧制御発振回路、Ｓｉｎ……入力信号、Ｓｏｕｔ……
出力電圧、Ｓ１……比較信号、Ｓ２……基準信号
Claims (6)
- 【請求項１】 基準信号の周波数を整数比で逓倍するた
めの周波数逓倍回路において、 前記基準信号を出力する発振回路と、 第１の端子と第２の端子との電位差に応じてハイレベル
またはローレベルの電圧を出力するコンパレータと、 前記基準信号周波数を電圧に変換し、前記コンパレータ
の第１の端子に入力する第１の周波数−電圧変換回路
と、 分周回路の出力信号の周波数を電圧に変換し、前記コン
パレータの第２の端子に入力する第２の周波数−電圧変
換回路と、 ローパスフィルタに含まれるコンデンサを充電するため
のチャージポンプを構成し、前記コンパレータの出力に
より差動する複数のトランジスタと、 前記チャージポンプ出力を直流電圧に変換する前記コン
デンサを含む前記ローパスフィルタと、 前記ローパスフィルタの出力電圧に応じて出力信号の周
波数を制御する電圧制御発振回路と、 前記電圧制御発振回路の出力を分周する分周回路と、 を備えたことを特徴とする周波数逓倍回路。 - 【請求項２】 前記第１の端子の電位が前記第２の端子
の電位よりも高い場合にはハイレベルの電圧を出力し、
逆に、前記第１の端子の電位が前記第２の端子の電位よ
りも低い場合にはローレベルの電圧を出力する前記コン
パレータを備えたことを特徴とする請求項１記載の周波
数逓倍回路。 - 【請求項３】 入力信号の周波数が低い時には高い電圧
を出力し、入力信号の周波数が高い時には低い電圧を出
力する前記第１及び第２の周波数−電圧変換回路を備え
たことを特徴とする請求項１記載の周波数逓倍回路。 - 【請求項４】 前記コンパレータがローレベルの電圧を
出力している時に前記ローパスフィルタに含まれるコン
デンサを充電し、前記コンパレータがハイレベルの電圧
を出力している時に前記ローパスフィルタに含まれるコ
ンデンサを放電させる前記チャージポンプを備えたこと
を特徴とする請求項１記載の周波数逓倍回路。 - 【請求項５】 入力信号の周波数に応じた電圧を出力す
る周波数−電圧変換回路において、 複数のトランジスタにより構成されたスイッチング回路
と、所定の時定数を作り出す回路と、ピークホールド回
路を備え、入力信号の周波数が低い時には高い電圧を出
力し、入力信号の周波数が高い時には低い電圧を出力す
ることを特徴とする周波数−電圧変換回路。 - 【請求項６】 ゲートに前記入力信号を入力し、かつド
レインに電源を接続し、かつソースに第１の抵抗の一方
の端子を接続した第１のトランジスタと、前記第１の抵
抗の他方の端子の出力を入力とするピークホールド回路
と、前記第１の抵抗の前記他方の端子と接地間に接続し
たコンデンサと、前記第１の抵抗の前記他方の端子に一
方の端子を接続した第２の抵抗と、ゲートに前記入力信
号を入力し、かつドレインを接地し、かつソースを前記
第２の抵抗の他方の端子に接続した第２のトランジスタ
とを備えたことを特徴とする請求項１記載の周波数−電
圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000304339A JP2002111489A (ja) | 2000-10-04 | 2000-10-04 | 周波数逓倍回路及び周波数−電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000304339A JP2002111489A (ja) | 2000-10-04 | 2000-10-04 | 周波数逓倍回路及び周波数−電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111489A true JP2002111489A (ja) | 2002-04-12 |
Family
ID=18785402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000304339A Pending JP2002111489A (ja) | 2000-10-04 | 2000-10-04 | 周波数逓倍回路及び周波数−電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111489A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117741238A (zh) * | 2024-02-20 | 2024-03-22 | 成都工业学院 | 一种信号数字成形方法及系统 |
-
2000
- 2000-10-04 JP JP2000304339A patent/JP2002111489A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117741238A (zh) * | 2024-02-20 | 2024-03-22 | 成都工业学院 | 一种信号数字成形方法及系统 |
| CN117741238B (zh) * | 2024-02-20 | 2024-05-28 | 成都工业学院 | 一种信号数字成形方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268525B2 (en) | Buck-boost converter | |
| US7528673B2 (en) | Oscillator circuit and semiconductor device having oscillator circuit | |
| JP6044269B2 (ja) | 自励発振型ｄ級アンプおよび自励発振型ｄ級アンプの自励発振周波数制御方法 | |
| US7443254B2 (en) | Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency | |
| JPH0556636A (ja) | 電圧変換装置 | |
| JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| US20200227101A1 (en) | Clock generation circuit, switching power supply device, and semiconductor device | |
| JPH0476539B2 (ja) | ||
| US12015406B2 (en) | PWM signal generator circuit and related integrated circuit | |
| US5757632A (en) | Switched capacitance voltage multiplier | |
| JP3721360B2 (ja) | 周期的な信号を生成するための電気回路 | |
| US20100148840A1 (en) | Pulse modulated charge pump circuit | |
| JP2002111489A (ja) | 周波数逓倍回路及び周波数−電圧変換回路 | |
| JP2001178122A (ja) | 電源装置 | |
| JP2003188693A (ja) | 発振回路 | |
| JP2005176570A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3446425B2 (ja) | 周波数同期回路 | |
| CN113452367B (zh) | 振荡电路及自启动控制电路 | |
| KR960012923B1 (ko) | 위상 고정 루프 | |
| KR100572308B1 (ko) | 주파수 체배기_ | |
| JP3673037B2 (ja) | 波形整形回路 | |
| KR100680476B1 (ko) | 차동 주파수 전류 변환기를 구비한 위상고정루프 | |
| JP3812141B2 (ja) | 分周器及びそれを用いたｐｌｌ回路 | |
| US6680633B2 (en) | Small-sized analog generator producing clock signals | |
| JPH0740666B2 (ja) | Ｐｌｌ回路 |