JP2002110855A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2002110855A
JP2002110855A JP2000300728A JP2000300728A JP2002110855A JP 2002110855 A JP2002110855 A JP 2002110855A JP 2000300728 A JP2000300728 A JP 2000300728A JP 2000300728 A JP2000300728 A JP 2000300728A JP 2002110855 A JP2002110855 A JP 2002110855A
Authority
JP
Japan
Prior art keywords
layer
opening
wafer
resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000300728A
Other languages
Japanese (ja)
Other versions
JP4513196B2 (en
Inventor
Hitoshi Kawaguchi
均 川口
Hiroyuki Sawai
宏之 沢井
Toyomasa Takahashi
高橋  豊誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2000300728A priority Critical patent/JP4513196B2/en
Publication of JP2002110855A publication Critical patent/JP2002110855A/en
Application granted granted Critical
Publication of JP4513196B2 publication Critical patent/JP4513196B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To achieve a manufacturing method of a semiconductor device that lumps a semiconductor wafer together on a wafer before the semiconductor wafers are divided into chips, forms a circuit for rewiring, carries out wire bonding, performs dicing, and divides each chip into pieces to reduce the costs of a wafer level package. SOLUTION: On a light-sensitive insulating resin layer formed on the entire surface of the semiconductor wafer, a bonding pad for mounting a soldering ball, a bonding finger for connecting to the chip, and a circuit (circuit for rewiring) for connecting the bonding pad to bonding finger are formed repeatedly corresponding to each chip on the wafer. After that, an opening for the wire bonding is provided in the insulating resin layer. Through the opening, the pad on the chip and the bonding finger are collectively subjected to wire bonding and dicing for dividing each chip into pieces.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の小型
化及び低コスト化に寄与する、ウェハーレベルのパッケ
ージの製造方法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing a wafer-level package which contributes to miniaturization and cost reduction of a semiconductor device.

【0002】[0002]

【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできている。これらの電子機器に使
用される半導体パッケージは、小型化かつ多ピン化して
きており、また、半導体パッケージを含めた電子部品を
実装する、実装用基板も小型化してきている。さらには
電子機器への収納性を高めるため、リジット基板とフレ
キシブル基板を積層し一体化して、折り曲げを可能とし
たリジットフレックス基板が、実装用基板として使われ
るようになってきている。
2. Description of the Related Art In recent years, with the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and high-density mounting of electronic components have been progressing. Semiconductor packages used in these electronic devices have become smaller and have more pins, and mounting substrates for mounting electronic components including the semiconductor packages have also become smaller. Furthermore, in order to enhance the storage in electronic devices, a rigid flex board, which is formed by laminating and integrating a rigid board and a flexible board, and which can be bent, has been used as a mounting board.

【0003】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは、小型化に限界がきているため、最近では回路基
板上にチップを実装したものとして、BGA(Ball
Grid Array)や、CSP(Chip Sc
ale Package)と言った、エリア実装型の新
しいパッケージ方式が提案されている。これらの半導体
パッケージにおいて、半導体チップの電極と従来型半導
体パッケージのリードフレームの機能を有する、半導体
パッケージ用基板と呼ばれる、プラスチックやセラミッ
クス等各種材料を使って構成される、サブストレートの
端子との電気的接続方法として、ワイヤーボンディング
方式やTAB(Tape Automated Bon
ding)方式、さらにはFC(Frip Chip)
方式などが知られているが、最近では、半導体パッケー
ジの小型化に有利なFC接続方式を用いた、BGAやC
SPの構造が盛んに提案されている。しかし、これらの
パッケージは半導体チップを個片化した後に、1つ1つ
パッケージング及びテストを実施しなくてはならず、コ
ストを押し上げる要因となっていた。
[0003] With the miniaturization of semiconductor packages,
In a conventional package using a lead frame, the miniaturization has reached its limit. Recently, a BGA (Ball) has been used as a package mounted on a circuit board.
Grid Array), CSP (Chip Sc)
ALE Package) has been proposed. In these semiconductor packages, the electrical connection between the electrodes of the semiconductor chip and the terminals of the substrate made of various materials such as plastics and ceramics, which are called semiconductor package substrates and have the function of the lead frame of the conventional semiconductor package. As a typical connection method, a wire bonding method or TAB (Tape Automated Bon
ding) method, and furthermore, FC (Flip Chip)
Although there are known methods such as BGA and C using an FC connection method which is advantageous for miniaturization of a semiconductor package,
The structure of the SP has been actively proposed. However, these packages have to be individually packaged and tested after singulating the semiconductor chips, which has been a factor that increases the cost.

【0004】このため、半導体チップを個片化する前
に、一括してパッケージング及びテストする方法が各社
より提案されている。その中でも、ウェハー上に応力緩
和機能を持つ絶縁層を樹脂により形成し、その上に設け
たパッドとの間を、従来からある接合技術であるワイヤ
ーボンディングを用いて接合する方法が、最も高い次元
で信頼性とコストを両立させ得る手法であるとして注目
を集めている。
[0004] For this reason, various companies have proposed a method of packaging and testing all at once before singulating a semiconductor chip. Among them, a method of forming an insulating layer having a stress relaxation function on a wafer with a resin and bonding between the pad and a pad provided on the insulating layer using wire bonding, which is a conventional bonding technique, is the highest dimension. It has attracted attention as a method that can balance reliability and cost.

【0005】[0005]

【発明が解決しようとする課題】従来より提案されてい
る様な、接着剤付き樹脂フィルム上に、半田ボールを搭
載するためのパッド、チップとの接続のためのボンドフ
ィンガー、および両者をつなぐための回路を、ウェハー
上の各チップに対応して反復して形成し、チップと該回
路との接続のためのワイヤーボンディング用の開口部を
形成し、これをウェハーに貼り付ける方法では、上記構
造を有する半導体装置を作ることは可能であるが、コス
トダウンのために有用なウェハーの大径化には、貼り付
け位置精度の問題があり、歩留まり低下が予測されてい
る。
A pad for mounting a solder ball on a resin film with an adhesive, a bond finger for connection to a chip, and a connection between the two, as conventionally proposed. Is repeatedly formed corresponding to each chip on the wafer, an opening for wire bonding for connection between the chip and the circuit is formed, and the method for attaching the opening to the wafer has the above structure. Although it is possible to fabricate a semiconductor device having the above, there is a problem of the positional accuracy of the bonding to increase the diameter of a wafer useful for cost reduction, and it is predicted that the yield will decrease.

【0006】また、ルーター加工は加工コストが高く、
プレス加工の場合は、チップデザインによりワイヤボン
ディングパッドの配置が変更された場合、その度に開口
部形成用の打ち抜き金型を新調する必要があり、コスト
を押し上げる要因になると予測されている。
[0006] In addition, router processing is expensive,
In the case of press working, when the arrangement of the wire bonding pads is changed due to the chip design, it is necessary to renew the punching die for forming the opening every time, which is expected to be a factor that increases the cost.

【0007】また発明者らは、種々検討の結果、半導体
ウェハー表面に直接、半田ボールを搭載するためのパッ
ド、チップとの接続のためボンドフィンガー、および両
者をつなぐための回路を、ウェハー上の各チップに対応
して反復して形成し、ワイヤーボンディング用開口部も
同様に、ウェハー上の各チップにあわせてネガ型もしく
はポジ型感光システムを用いて、アルカリもしくは溶剤
などの所定の現像液により、ウェハー上で形成すること
により、歩留まり良く、所定位置に所定の開口部及び再
配線用回路が形成でき、ウェハーが大径化した際にも対
応が可能であり、チップデザインの変更による開口部形
状の変更にも、簡単に対応することができる半導体装置
の製造方法(特願2000−187937号)を提案し
たが、α線遮蔽や実装信頼性向上のために樹脂層厚を厚
くする必要のある場合には、絶縁樹脂層の減膜が発生し
やすいなどの問題点を有していた。
As a result of various studies, the inventors have found that a pad for mounting a solder ball directly on the surface of a semiconductor wafer, a bond finger for connection to a chip, and a circuit for connecting the two are formed on the wafer. It is formed repeatedly for each chip, and the opening for wire bonding is similarly made using a negative or positive photosensitive system according to each chip on the wafer, using a predetermined developer such as an alkali or a solvent. By forming on the wafer, a predetermined opening and a circuit for rewiring can be formed at a predetermined position with a good yield, and even when the diameter of the wafer is increased, the opening due to a change in the chip design can be achieved. A method of manufacturing a semiconductor device (Japanese Patent Application No. 2000-187937) has been proposed which can easily cope with a change in shape. When it is necessary to increase the thickness of the resin layer for the instrumentation improved reliability, reduced film of the insulating resin layer has a problem such as prone.

【0008】そこで、本発明ではさらに検討を進めて、
半導体ウェハー表面に直接2層の絶縁樹脂層を形成し、
その上に再配線用回路を、ウェハー上の各チップに対応
して反復して形成し、ワイヤーボンディング用開口部も
同様に、ウェハー上の各チップに合わせて、ウェハーに
接している第1層はスクリーン印刷により、第2層はネ
ガ型もしくはポジ型感光システムを用いて、アルカリも
しくは溶剤などの所定の現像液により、ウェハー上で形
成することにより、歩留まり良く、所定位置に所定の開
口部及び再配線用回路が形成でき、ウェハーが大径化し
た際にも対応が可能であり、チップデザインの変更によ
る開口部形状の変更にも、簡単に対応することができ、
さらに容易に絶縁層厚みを厚くすることができる半導体
装置の製造方法を提供することを目指した。
Therefore, the present invention has been studied further,
Forming two insulating resin layers directly on the semiconductor wafer surface,
A circuit for rewiring is formed thereon repeatedly corresponding to each chip on the wafer, and a wire bonding opening is also formed on the first layer in contact with the wafer in accordance with each chip on the wafer. Is formed by screen printing, the second layer is formed on a wafer by a predetermined developing solution such as an alkali or a solvent using a negative-type or positive-type photosensitive system, with a good yield, a predetermined opening at a predetermined position and A circuit for rewiring can be formed, and it is possible to cope with an increase in the diameter of the wafer, and it can easily cope with a change in the shape of the opening due to a change in the chip design.
The present invention aims to provide a method for manufacturing a semiconductor device that can easily increase the thickness of an insulating layer.

【0009】[0009]

【課題を解決するための手段】即ち本発明は、半導体チ
ップの集合体である半導体ウェハー表面全体に形成され
た絶縁樹脂層上に、半田ボールを搭載するためのボンデ
ィングパッド、チップとの接続のためのボンドフィンガ
ー、および両者をつなぐための回路(再配線用回路)
を、ウェハー上の各チップに対応して反復して形成した
後、絶縁樹脂層にワイヤーボンディング用の開口部を設
け、この開口部を通して、チップ上の前記パッドとボン
ドフィンガーとを一括してワイヤボンドした後、ダイシ
ングして、各チップを個片化することを特徴とし、さら
には、絶縁樹脂層が、スクリーン印刷により形成され
た、ウェハーに接する側の樹脂層(第1層)と、第1層
の上に形成され感光性樹脂からなる、ウェハーに接して
いない側の樹脂層(第2層)の、2つの樹脂層からなる
と共に、第1層にはスクリーン印刷時に、また第2層に
は、再配線用回路を形成した後に、フォトリソグラフィ
ー法により感光性樹脂を露光現像して、2つの層を貫通
するワイヤーボンディング用の開口部を設けることを特
徴とする半導体装置の製造方法である。
That is, the present invention provides a bonding pad for mounting solder balls and a connection for connection with a chip on an insulating resin layer formed on the entire surface of a semiconductor wafer which is an aggregate of semiconductor chips. Finger for connection and circuit to connect both (circuit for rewiring)
Are repeatedly formed corresponding to each chip on the wafer, and then an opening for wire bonding is provided in the insulating resin layer, and the pad and the bond finger on the chip are collectively wired through this opening. After bonding, dicing is performed to singulate each chip. Further, an insulating resin layer is formed by screen printing, and a resin layer (first layer) on the side in contact with the wafer is formed. A resin layer (second layer) on a side not in contact with the wafer, which is formed on one layer and is made of a photosensitive resin, and is formed of two resin layers. Forming a rewiring circuit, exposing and developing a photosensitive resin by photolithography, and providing an opening for wire bonding penetrating the two layers. It is a manufacturing method.

【0010】本発明の製造方法は、まず、半導体ウェハ
ー表面に、スクリーン印刷により第1の絶縁樹脂層を形
成するが、この時にワイヤーボンディング用の開口部に
は、樹脂を印刷しないようにスクリーンを形成してお
く。さらにその上に、感光性絶縁樹脂層を形成するが、
前述の第1層の開口部を埋め込むか、覆うように形成す
る。その後、再配線用回路(半田ボールを搭載するため
のボンディングパッド、チップとの接続のためのボンド
フィンガー、および両者をつなぐための回路)を形成
し、次に、感光性樹脂からなる第2の絶縁樹脂層に、フ
ォトリソグラフィー法により露光・現像して、ワイヤー
ボンディング用の開口部を設け、この開口部を通して一
括してワイヤボンドした後、ダイシングして、各チップ
を個片化することを主旨とする。
According to the manufacturing method of the present invention, first, a first insulating resin layer is formed on a surface of a semiconductor wafer by screen printing. At this time, a screen is formed on an opening for wire bonding so as not to print the resin. It is formed. Furthermore, a photosensitive insulating resin layer is formed thereon,
The opening of the first layer is buried or covered. Thereafter, a circuit for rewiring (bonding pads for mounting solder balls, bond fingers for connection to a chip, and a circuit for connecting the two) is formed, and then a second layer made of a photosensitive resin is formed. The main purpose is to expose and develop the insulating resin layer by photolithography, provide an opening for wire bonding, wire-bond all at once through this opening, and dice to separate each chip. And

【0011】再配線用回路の形成方法として、具体的に
は、スクリーン印刷によって形成された第1の絶縁樹脂
層に、感光性絶縁樹脂付き銅箔を銅箔面を外側にして貼
付けるか、または、感光性絶縁樹脂からなるドライフィ
ルムを貼付け、もしくは液状の感光性絶縁樹脂を塗布、
乾燥して絶縁樹脂層を形成し、その上に銅箔を貼付け、
もしくは無電解メッキによって銅箔層を形成させた後、
その銅箔を用いて、サブトラクティブ法もしくはセミア
ディティブ法により回路を形成する。また、ドライフィ
ルムもしくは液状の感光性絶縁樹脂を用いて形成した絶
縁樹脂層上に、アディティブ法により回路を形成する方
法でも良い。
[0011] As a method of forming a circuit for rewiring, specifically, a copper foil with a photosensitive insulating resin is attached to a first insulating resin layer formed by screen printing, with the copper foil surface facing outside. Or, paste a dry film made of photosensitive insulating resin, or apply liquid photosensitive insulating resin,
Dry to form an insulating resin layer, paste copper foil on it,
Or after forming a copper foil layer by electroless plating,
Using the copper foil, a circuit is formed by a subtractive method or a semi-additive method. Alternatively, a circuit may be formed by an additive method on an insulating resin layer formed using a dry film or a liquid photosensitive insulating resin.

【0012】[0012]

【発明の実施の形態】第1の絶縁樹脂層は、スクリーン
印刷可能な樹脂なら何でも適用でき、スクリーン印刷さ
れた後は、光や熱により硬化される。また、第2の絶縁
樹脂層は感光性絶縁樹脂層であり、これをを形成するた
めの樹脂は、紫外線などの特定の波長の光線により反応
する成分と、熱により反応する成分を主成分として含有
し、ネガ型もしくはポジ型の露光現像システムに適した
組成となっている。また、形成された第1・第2絶縁樹
脂層の合計厚みは、半導体装置となった後の信頼性とパ
ッケージ容積を考慮して、30〜200μm、好ましく
は45〜150μmであることが望ましい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The first insulating resin layer can be applied to any resin capable of being screen-printed, and is cured by light or heat after being screen-printed. The second insulating resin layer is a photosensitive insulating resin layer, and a resin for forming the second resin layer mainly includes a component that reacts with a light beam having a specific wavelength such as ultraviolet light and a component that reacts with heat. It has a composition suitable for a negative or positive type exposure and development system. Further, the total thickness of the formed first and second insulating resin layers is desirably 30 to 200 μm, preferably 45 to 150 μm, in consideration of the reliability and the package volume after the semiconductor device is formed.

【0013】第2の絶縁樹脂層を形成するための感光性
絶縁樹脂は、感光性絶縁樹脂付き銅箔(RCC)、ドラ
イフィルム、あるいは液状樹脂の形態で供給されてお
り、生産設備の種類によって供給形態を選択することが
可能である。RCCおよびドライフィルムの場合は、ロ
ールラミネーター、プレス等の手段を用いて、ウェハー
表面に感光性絶縁樹脂を貼付ける。一方、液状樹脂の場
合は、スピンコーター、スクリーン印刷機、カーテンコ
ーターなどの手段を用いて、ウェハー表面に樹脂を塗
布、乾燥し、絶縁樹脂層を形成させる。このとき第1層
の開口部は上記樹脂により再度覆われ、第2層が形成さ
れた後は、ウェハーが露出しない状態になっている。ま
た、ドライフィルムおよび液状樹脂を用いた場合は、必
要に応じて、絶縁樹脂層の上にさらに銅箔を張付ける。
The photosensitive insulating resin for forming the second insulating resin layer is supplied in the form of a copper foil (RCC) with a photosensitive insulating resin, a dry film, or a liquid resin. It is possible to select the supply mode. In the case of RCC and dry film, a photosensitive insulating resin is attached to the wafer surface using a means such as a roll laminator or a press. On the other hand, in the case of a liquid resin, the resin is applied to the surface of the wafer using a means such as a spin coater, a screen printing machine, and a curtain coater and dried to form an insulating resin layer. At this time, the opening of the first layer is covered again with the resin, and after the second layer is formed, the wafer is not exposed. When a dry film and a liquid resin are used, a copper foil is further attached on the insulating resin layer as necessary.

【0014】このようにして形成された絶縁樹脂層上に
は、半導体ウェハーのデザインに見合った位置に合わせ
て、再配線用回路が形成されるが、一般的に知られてい
る回路形成法である、サブトラクティブ法、セミアディ
ティブ法、アディティブ法のいずれでも適用可能であ
る。RCCを用いた場合は、それを構成する銅箔をその
まま用いて、サブトラクティブ法、あるいは、銅箔の厚
みによってはセミアディティブ法を選択できるし、銅箔
を全てエッチングして除去すれば、フルアディティブ
法、銅箔をエッチング除去した面にスパッタリングなど
の手法によって給電層を形成すれば、セミアディティブ
法を選択できる。また、ドライフィルムもしくは液状樹
脂を用いた場合は、感光性絶縁樹脂表面に、そのままフ
ルアディティブ法、スパッタリング、もしくは2〜8μ
m厚みの極薄銅箔を貼付けすることにより、給電層を形
成すれば、セミアディティブ法が適用できる。さらに、
通常の厚みの銅箔を貼付れば、サブトラクティブ法を選
択することも可能である。
On the insulating resin layer thus formed, a rewiring circuit is formed at a position corresponding to the design of the semiconductor wafer, but by a generally known circuit forming method. Any of the subtractive method, the semi-additive method, and the additive method can be applied. When the RCC is used, the subtractive method or the semi-additive method can be selected depending on the thickness of the copper foil by using the copper foil constituting the same as it is. The semi-additive method can be selected by forming the power supply layer by a method such as an additive method or sputtering on the surface from which the copper foil is removed by etching. When a dry film or a liquid resin is used, the surface of the photosensitive insulating resin is directly subjected to a full additive method, sputtering, or 2 to 8 μm.
The semi-additive method can be applied if the power supply layer is formed by attaching an ultrathin copper foil having a thickness of m. further,
If a copper foil having a normal thickness is attached, a subtractive method can be selected.

【0015】これら回路形成の際に必要となるアライメ
ントマークは、それをあらかじめウェハー上に形成して
おくことにより、所定の位置に非常に精度良く回路を形
成することが可能となる。
By forming the alignment marks required for forming these circuits on the wafer in advance, it becomes possible to form the circuits at predetermined positions with high accuracy.

【0016】このようにして調製された、表面に再配線
用回路を持つ感光性絶縁樹脂層は、フォトリソグラフィ
ーの手法により、その下にある第1層の開口部の上で、
ウェハーのワイヤーボンディングパッド部を露出せしめ
るよう露光される。ポジ型の場合は開口部が露光するよ
うに、ネガ型の場合は開口部を遮光するように、あらか
じめ準備したフォトマスクを使用する。
The photosensitive insulating resin layer having the rewiring circuit on the surface prepared as described above is formed on the opening of the underlying first layer by a photolithography technique.
Exposure is performed to expose the wire bonding pad portion of the wafer. In the case of the positive type, a photomask prepared in advance is used so that the opening is exposed, and in the case of the negative type, the opening is shielded from light.

【0017】次に、上記の露光済み感光性絶縁樹脂を所
定の現像液により現像し、その下にあるワイヤーボンデ
ィングパッド部を露出せしめる。このための現像液とし
ては、一般的に知られている炭酸ナトリウム、水酸化ナ
トリウム、テトラメチルアンモニウムハイドライド(T
MAH)、有機溶剤などを、使用した感光性樹脂の組成
に応じて選択し、適切な濃度に調製して用いる。続い
て、加熱して第2の絶縁樹脂層である感光性絶縁樹脂を
反応硬化せしめ、ソルダーレジスト層を形成し、ワイヤ
ーボンディング、半田ボールマウントなどの後工程に供
する。
Next, the exposed photosensitive insulating resin is developed with a predetermined developing solution to expose a wire bonding pad portion thereunder. As a developing solution for this purpose, generally known sodium carbonate, sodium hydroxide, tetramethylammonium hydride (T
MAH), an organic solvent and the like are selected according to the composition of the photosensitive resin used, and are adjusted to an appropriate concentration before use. Subsequently, the photosensitive insulating resin serving as the second insulating resin layer is reacted and cured by heating to form a solder resist layer, which is subjected to a post-process such as wire bonding and solder ball mounting.

【0018】ワイヤーボンディングのためには、再配線
用回路のワイヤーボンディング時にステッチングされる
部位を、ボンディングし易いように表面処理を施す必要
があるが、具体的には、回路形成後に、電解メッキもし
くは無電解メッキによって、ニッケルを被覆した後、金
メッキする方法や、回路形成前に、あらかじめ回路形成
部位全体もしくは必要な部位を、電解メッキもしくは無
電解メッキによって、ニッケルを被覆した後、金メッキ
する方法を採ることができる。回路形成後に電解メッキ
する方法を採った場合は、あらかじめ給電用リードを形
成しておき、メッキ工程の後、リード部をエッチング手
法などにより除去する必要がある。さらに、回路形成前
に回路形成する部位全体を処理する手法をとった場合
は、これをエッチングマスクとして、サブトラクティブ
手法により回路形成することも可能である。また、半田
ボールが搭載される部位にも、同様の処理を行うことに
より高い接続信頼性が得られる。
For wire bonding, it is necessary to apply a surface treatment to a portion to be stitched at the time of wire bonding of the rewiring circuit so that bonding can be easily performed. Alternatively, a method of gold plating after coating nickel with electroless plating, or a method of gold plating after coating nickel with electrolytic plating or electroless plating on the entire circuit formation site or a necessary portion before forming a circuit. Can be adopted. When the electrolytic plating method is used after forming the circuit, it is necessary to form a power supply lead in advance, and to remove the lead portion by an etching method or the like after the plating step. Further, when a method of processing the entire portion of the circuit to be formed before the circuit is formed, the circuit can be formed by a subtractive method using this as an etching mask. In addition, high connection reliability can be obtained by performing the same processing on a portion where a solder ball is mounted.

【0019】[0019]

【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれによって何ら限定されるものではな
い。
EXAMPLES The present invention will be described below in detail with reference to examples, but the present invention is not limited thereto.

【0020】(実施例1)半導体ウェハー表面に、スク
リーン印刷によりフェノールノボラック、エポキシ樹脂
を主成分とする光硬化形樹脂を、各チップのワイヤーボ
ンディングパットが露出するように印刷して、紫外線を
2J照射することにより光硬化させ、膜厚70μmの第
1の絶縁樹脂層を形成した。この上に、ノボラック系ポ
ジ型感光性樹脂のMEK溶液を、スピンコーターにより
30μm厚に塗工し、70℃で20分間乾燥した後、そ
の上にさらに、厚さ18μmの電解銅箔をロールラミネ
ーターにより貼付けて、構造物を得た。
Example 1 A photocurable resin mainly composed of phenol novolak and epoxy resin is printed on the surface of a semiconductor wafer by screen printing so that a wire bonding pad of each chip is exposed, and ultraviolet rays are applied for 2 J. Irradiation resulted in photo-curing to form a 70 μm-thick first insulating resin layer. An MEK solution of a novolak-based positive photosensitive resin was applied thereon by a spin coater to a thickness of 30 μm and dried at 70 ° C. for 20 minutes, and then an electrolytic copper foil having a thickness of 18 μm was further coated on the roll laminator. To obtain a structure.

【0021】次に、この構造物上に、スピンコーターに
より液状メッキレジストを塗工・乾燥し、ワイヤーボン
ドフィンガー、半田ボールパッド、およびそれらをつな
ぐための回路となるべき部位を、フォトリソグラフィー
手法により開口した後、ここに5μm厚のニッケル層お
よび1μm厚の金層を、電解メッキにより形成した。こ
の後、メッキレジストを3%水酸化ナトリウム水溶液で
剥離除去した後、金メッキ層をレジストとして、銅箔を
アルカリエッチャントによりエッチングし、金メッキ層
直下に導体回路を形成した。
Next, a liquid plating resist is applied on the structure by a spin coater and dried, and a wire bond finger, a solder ball pad, and a portion to be a circuit for connecting them are formed by photolithography. After the opening, a nickel layer having a thickness of 5 μm and a gold layer having a thickness of 1 μm were formed by electrolytic plating. Thereafter, the plating resist was peeled off with a 3% aqueous solution of sodium hydroxide, and then the copper foil was etched with an alkaline etchant using the gold plating layer as a resist, thereby forming a conductor circuit immediately below the gold plating layer.

【0022】さらに、エッチングにより銅箔を除去され
た構造物の樹脂表面を、樹脂層の下にあるウェハーに形
成された、ワイヤーボンドパッド上の部位を現像、開口
できるように、ステッパーを用いて露光し、2.38%
TMAH水溶液にて所定位置の樹脂を溶解除去し、その
表面に紫外線を500mJ照射した後、150℃1時間
加熱することにより、ウェハー上に、ワイヤーボンディ
ング用の樹脂開口部、および金メッキで表面を被覆され
たワイヤーボンドフィンガー、半田ボールパッド、およ
びこれらをつなぐ回路を持つ、完全硬化した総厚92μ
mの構造物を得た。
Further, the resin surface of the structure from which the copper foil has been removed by etching is developed using a stepper so that a portion on a wire bond pad formed on a wafer below the resin layer can be developed and opened. 2.38% exposed
The resin at a predetermined position is dissolved and removed with an aqueous solution of TMAH, and the surface is irradiated with ultraviolet rays at 500 mJ, and then heated at 150 ° C. for 1 hour, thereby covering the surface of the wafer with a resin opening for wire bonding and gold plating. Fully cured total thickness of 92μ with wire bond fingers, solder ball pads and circuits connecting them
m structures were obtained.

【0023】このようにして得られた構造物は、絶縁樹
脂およびその上に設けられた回路上にソルダーレジスト
を設け、樹脂開口部を経由して金線によりチップと絶縁
樹脂上回路が接合された後、樹脂開口部およびワイヤー
ボンドフィンガー周辺が、印刷封止樹脂により封止され
た。更に、所定の位置に半田ボールが搭載され、半導体
装置としての動作に支障のないことが確認された。
In the structure obtained in this manner, a solder resist is provided on the insulating resin and the circuit provided thereon, and the chip and the circuit on the insulating resin are joined by a gold wire through the resin opening. After that, the resin opening and the periphery of the wire bond finger were sealed with a printing sealing resin. Furthermore, it was confirmed that the solder ball was mounted at a predetermined position and did not hinder the operation as a semiconductor device.

【0024】(実施例2)半導体ウェハー表面に、エポ
キシ樹脂を主成分とする熱硬化型樹脂を、各チップのワ
イヤーボンディングパットが露出するように印刷して、
150℃で2時間加熱することにより硬化させ、膜厚9
0μmの第1の絶縁樹脂層を得た。さらに、18μm厚
の電解銅箔上に、ノボラック系ネガ型感光性樹脂のME
K溶液を、バーコーターにより流延塗布し、60℃で1
0分間、80℃で10分間乾燥することにより、厚さ1
10μmのノボラック型ネガ型感光性樹脂と銅箔からな
るRCCを得た。このRCCを、第1の絶縁樹脂層にロ
ールラミネーターにより貼付けして、構造物を得た。次
に、この構造物の上に、ロールラミネーターによりドラ
イフィルムエッチングレジストを貼付けて、エッチング
レジスト層を形成し、ワイヤーボンドフィンガー、半田
ボールパッド、およびそれらをつなぐための回路となる
べき部位以外を、フォトリソグラフィー手法により開口
した後、不要な銅箔を塩化第2鉄水溶液を主成分とする
エッチング液により除去し、導体回路を形成した。
(Example 2) A thermosetting resin mainly composed of an epoxy resin is printed on the surface of a semiconductor wafer so that a wire bonding pad of each chip is exposed.
It is cured by heating at 150 ° C. for 2 hours and has a thickness of 9
A first insulating resin layer of 0 μm was obtained. Further, a novolak-type negative photosensitive resin ME was formed on an electrolytic copper foil having a thickness of 18 μm.
The K solution was applied by casting with a bar coater,
By drying for 10 minutes at 80 ° C. for 0 minutes, a thickness of 1
An RCC made of a 10 μm novolak type negative photosensitive resin and a copper foil was obtained. This RCC was attached to the first insulating resin layer by a roll laminator to obtain a structure. Next, on this structure, dry film etching resist is stuck by a roll laminator to form an etching resist layer, and except for the parts that should be a circuit for connecting wire bond fingers, solder ball pads, and them, After opening by photolithography, unnecessary copper foil was removed by an etching solution containing a ferric chloride aqueous solution as a main component to form a conductor circuit.

【0025】さらに、エッチングにより銅箔を除去され
た樹脂表面を、ワイヤーボンドパッド上の部位を現像、
開口できるように、平行光露光機を用いて露光し、2.
38%TMAH水溶液にて所定位置の樹脂を溶解除去
し、その表面に紫外線を500mJ照射した後、150
℃1時間加熱することにより、ウェハー上に、ワイヤー
ボンディング用の樹脂開口部、および金メッキで表面を
被覆されたワイヤーボンドフィンガー、半田ボールパッ
ド、およびこれらをつなぐ回路を持つ、完全硬化した厚
み層厚190μmの2層の絶縁樹脂層からなる絶縁樹脂
層を得た。
Further, the surface of the resin from which the copper foil has been removed by etching is developed on a portion on the wire bond pad.
Exposure using a parallel light exposure machine so that the aperture can be opened; 2.
The resin at a predetermined position is dissolved and removed with a 38% TMAH aqueous solution, and the surface is irradiated with ultraviolet rays at 500 mJ.
By heating at 1 ° C for 1 hour, a fully cured thick layer thickness with a resin opening for wire bonding, a wire bond finger whose surface is coated with gold plating, a solder ball pad, and a circuit connecting these, on the wafer An insulating resin layer composed of two insulating resin layers of 190 μm was obtained.

【0026】このようにして得られた絶縁層付きチップ
は、絶縁樹脂およびその上に設けられた回路上にソルダ
ーレジストを設け、ソルダーレジスト開口部に存在する
導体回路上に、電解メッキにより5μm厚のニッケル
層、その上に0.5μm厚の金層を形成した。その後、
樹脂開口部を経由して金線によりチップと絶縁樹脂上回
路が接合された後、樹脂開口部及びワイヤーボンドフィ
ンガー周辺が、印刷封止樹脂により封止された。更に、
所定の位置に半田ボールが搭載され、半導体装置として
の動作に支障のないことが確認された。
The thus obtained chip with an insulating layer is provided with a solder resist on an insulating resin and a circuit provided thereon, and a 5 μm-thick electrolytic plating on a conductor circuit present in the opening of the solder resist. And a 0.5 μm thick gold layer was formed thereon. afterwards,
After the chip and the circuit on the insulating resin were joined by the gold wire via the resin opening, the resin opening and the periphery of the wire bond finger were sealed with the printing sealing resin. Furthermore,
Solder balls were mounted at predetermined positions, and it was confirmed that operation of the semiconductor device was not hindered.

【0027】(実施例3)半導体ウェハー表面に、スク
リーン印刷によりフェノールノボラック、エポキシ樹脂
を主成分とする光硬化型樹脂を、各チップのワイヤーボ
ンディングパットが露出するように印刷して、紫外線を
2J照射することにより光硬化させ、膜厚105μmの
第1の絶縁樹脂層を得た。さらに、25μm厚のPET
フィルム上に、ノボラック系ネガ型感光性樹脂のMEK
溶液を、バーコーターにより流延塗布し、60℃で10
分間、80℃で10分間乾燥することにより、厚さ25
μmのノボラック型ネガ型感光性樹脂とPETフィルム
からなるドライフィルムを得た。このドライフィルム
を、第1の絶縁樹脂層にロールラミネーターにより貼付
けし、構造物を得た。
Example 3 A photocurable resin mainly composed of phenol novolak and epoxy resin was printed on the surface of a semiconductor wafer by screen printing so that the wire bonding pads of each chip were exposed. Irradiation resulted in photo-curing to obtain a first insulating resin layer having a thickness of 105 μm. Furthermore, PET of 25 μm thickness
MEK of novolak type negative photosensitive resin on film
The solution was cast and applied with a bar coater, and 10
For 10 minutes at 80 ° C.
A dry film composed of a novolak type negative photosensitive resin having a thickness of μm and a PET film was obtained. This dry film was attached to the first insulating resin layer by a roll laminator to obtain a structure.

【0028】次に、この構造物の表面全面に、スパッタ
リングにより給電層を設け、さらにその上にスピンコー
ターにより液状メッキレジストを塗工し、ワイヤーボン
ドフィンガー、半田ボールパッド、およびそれらをつな
ぐための回路となるべき部位を、フォトリソグラフィー
手法により開口した後、そこに電解メッキにより5μm
厚みの銅層、その上に6μm厚のニッケル層、更にその
上に厚さ1μmの金層を形成した。その後、メッキレジ
ストを除去し、ニッケル−金層をレジストとして、過水
硫酸によりフラッシュエッチングし導体回路を形成し
た。
Next, a power supply layer is provided on the entire surface of the structure by sputtering, and a liquid plating resist is applied thereon by a spin coater to form a wire bond finger, a solder ball pad, and the like for connecting them. After opening a part to be a circuit by photolithography, there is 5 μm
A copper layer having a thickness of 6 μm, a nickel layer having a thickness of 6 μm thereon, and a gold layer having a thickness of 1 μm were further formed thereon. After that, the plating resist was removed, and the nickel-gold layer was used as a resist, and flash etching was performed using perhydrogen sulfuric acid to form a conductor circuit.

【0029】さらに、エッチングにより銅箔を除去され
た樹脂表面を、ワイヤーボンドパッド上の部位が現像、
開口できるように、平行光露光機を用いて露光し、2.
38%TMAH水溶液にて所定位置の樹脂を溶解除去
し、その表面に紫外線を500mJ照射した後、150
℃1時間加熱することにより、ウェハー上に、ワイヤー
ボンディング用の樹脂開口部、および金メッキで表面を
被覆されたワイヤーボンドフィンガー、半田ボールパッ
ド、およびこれらをつなぐ回路を持つ、完全硬化した厚
み層厚123μmの絶縁樹脂層を得た。
Further, the surface of the resin from which the copper foil has been removed by etching is developed on a portion on the wire bond pad.
Exposure using a parallel light exposure machine so that the aperture can be opened; 2.
The resin at a predetermined position is dissolved and removed with a 38% TMAH aqueous solution, and the surface is irradiated with ultraviolet rays at 500 mJ.
By heating at 1 ° C for 1 hour, a fully cured thick layer thickness with a resin opening for wire bonding, a wire bond finger whose surface is coated with gold plating, a solder ball pad, and a circuit connecting these, on the wafer A 123 μm insulating resin layer was obtained.

【0030】このようにして得られた絶縁層付きチップ
は、絶縁樹脂およびその上に設けられた回路上にソルダ
ーレジストを設け、樹脂開口部を経由して金線によりチ
ップと絶縁樹脂上回路が接合された後、樹脂開口部およ
びワイヤーボンドフィンガー周辺が印刷封止樹脂により
封止された。更に、所定の位置に半田ボールが搭載さ
れ、半導体装置としての動作に支障のないことが確認さ
れた。
In the thus obtained chip with an insulating layer, a solder resist is provided on the insulating resin and the circuit provided thereon, and the chip and the circuit on the insulating resin are connected by a gold wire through the resin opening. After joining, the resin opening and the periphery of the wire bond finger were sealed with a printing sealing resin. Furthermore, it was confirmed that the solder ball was mounted at a predetermined position and did not hinder the operation as a semiconductor device.

【0031】(実施例4)半導体ウェハー表面に、スク
リーン印刷によりフェノールノボラック、エポキシ樹脂
を主成分とする光硬化型樹脂を、各チップのワイヤーボ
ンディングパットが露出するように印刷して、紫外線を
2J照射することにより光硬化させ、膜厚97μmの第
1の絶縁樹脂層を得た。さらに、スクリーン印刷によ
り、フェノールノボラック系ネガ型感光性樹脂を主成分
とする印刷インクを、スクリーン印刷機を用いて第1層
の開口部を含むウェハー全面に印刷し、60℃で10分
間、80℃で10分間乾燥することにより、厚さ70μ
mの第2の樹脂層を得た。
Example 4 A photocurable resin mainly composed of phenol novolak and epoxy resin is printed on the surface of a semiconductor wafer by screen printing so that a wire bonding pad of each chip is exposed, and ultraviolet rays are irradiated for 2 J. Irradiation was performed to cure the photo-resist, thereby obtaining a first insulating resin layer having a thickness of 97 μm. Further, by screen printing, a printing ink containing a phenol novolak negative photosensitive resin as a main component is printed on the entire surface of the wafer including the opening of the first layer by using a screen printing machine, and the printing is performed at 60 ° C. for 10 minutes. By drying at ℃ for 10 minutes, the thickness of 70μ
m of the second resin layer was obtained.

【0032】次に、この構造物の表面全面に、無電界メ
ッキにより給電層を設け、さらにその上にスピンコータ
ーにより液状メッキレジストを塗工し、ワイヤーボンド
フィンガー、半田ボールパッド、およびそれらをつなぐ
ための回路となるべき部位を、フォトリソグラフィー手
法により開口した後、そこに電解メッキにより5μm厚
みの銅層、その上に6μm厚のニッケル層、更にその上
に厚さ1μmの金層を形成した。その後、メッキレジス
トを除去し、ニッケル−金層をレジストとして、過水硫
酸によりフラッシュエッチングし導体回路を形成した。
Next, a power supply layer is provided on the entire surface of the structure by electroless plating, and a liquid plating resist is applied thereon by a spin coater, and wire bond fingers, solder ball pads, and the like are connected. After forming a part to be a circuit for photolithography, a 5 μm thick copper layer was formed thereon by electrolytic plating, a 6 μm thick nickel layer was formed thereon, and a 1 μm thick gold layer was formed thereon. . After that, the plating resist was removed, and the nickel-gold layer was used as a resist, and flash etching was performed using perhydrogen sulfuric acid to form a conductor circuit.

【0033】さらに、エッチングにより銅箔を除去され
た樹脂表面を、ワイヤーボンドパッド上の部位が現像、
開口できるように、平行光露光機を用いて露光し、2.
38%TMAH水溶液にて所定位置の樹脂を溶解除去
し、その表面に紫外線を500mJ照射した後、150
℃1時間加熱することにより、ウェハー上に、ワイヤー
ボンディング用の樹脂開口部、および金メッキで表面を
被覆されたワイヤーボンドフィンガー、半田ボールパッ
ド、およびこれらをつなぐ回路を持つ、完全硬化した厚
み層厚155μmの絶縁樹脂層を得た。
Further, the surface of the resin from which the copper foil has been removed by etching is developed on a portion on the wire bond pad.
Exposure using a parallel light exposure machine so that the aperture can be opened; 2.
The resin at a predetermined position is dissolved and removed with a 38% TMAH aqueous solution, and the surface is irradiated with ultraviolet rays at 500 mJ.
By heating at 1 ° C for 1 hour, a fully cured thick layer thickness with a resin opening for wire bonding, a wire bond finger whose surface is coated with gold plating, a solder ball pad, and a circuit connecting these, on the wafer A 155 μm insulating resin layer was obtained.

【0034】このようにして得られた絶縁層付きチップ
は、絶縁樹脂およびその上に設けられた回路上にソルダ
ーレジストを設け、樹脂開口部を経由して金線によりチ
ップと絶縁樹脂上回路が接合された後、樹脂開口部およ
びワイヤーボンドフィンガー周辺が、印刷封止樹脂によ
り封止された。更に、所定の位置に半田ボールが搭載さ
れ、半導体装置としての動作に支障のないことが確認さ
れた。
In the chip with the insulating layer obtained in this way, a solder resist is provided on the insulating resin and the circuit provided thereon, and the chip and the circuit on the insulating resin are connected by a gold wire through the resin opening. After joining, the resin opening and the periphery of the wire bond finger were sealed with a printing sealing resin. Furthermore, it was confirmed that the solder ball was mounted at a predetermined position and did not hinder the operation as a semiconductor device.

【0035】(実施例5)半導体ウェハー表面に、スク
リーン印刷によりフェノールノボラック、エポキシ樹脂
を主成分とする光硬化型樹脂を、各チップのワイヤーボ
ンディングパットが露出するように印刷して、紫外線を
2J照射することにより光硬化させ、膜厚105μmの
第1の絶縁樹脂層を得た。さらに、25μm厚のPET
フィルム上に、ノボラック系ネガ型感光性樹脂のMEK
溶液を、バーコーターにより流延塗布し、60℃で10
分間、80℃で10分間乾燥することにより、厚さ25
μmのノボラック型ネガ型感光性樹脂とPETフィルム
からなるドライフィルムを得た。このドライフィルム
を、第1の絶縁樹脂層にロールラミネーターにより貼付
けし、構造物を得た。
Example 5 A photocurable resin mainly composed of phenol novolak and epoxy resin was printed on the surface of a semiconductor wafer by screen printing so that the wire bonding pads of each chip were exposed, and ultraviolet rays were applied for 2 J. Irradiation resulted in photo-curing to obtain a first insulating resin layer having a thickness of 105 μm. Furthermore, PET of 25 μm thickness
MEK of novolak type negative photosensitive resin on film
The solution was cast and applied with a bar coater, and 10
For 10 minutes at 80 ° C.
A dry film composed of a novolak type negative photosensitive resin having a thickness of μm and a PET film was obtained. This dry film was attached to the first insulating resin layer by a roll laminator to obtain a structure.

【0036】次に、この構造物の表面全面に、スパッタ
リングにより給電層を設け、さらにこの上にスピンコー
ターにより液状メッキレジストを塗工し、ワイヤーボン
ドフィンガー、半田ボールパッド、およびそれらをつな
ぐための回路となるべき部位を、フォトリソグラフィー
手法により開口した後、そこに電解メッキにより5μm
厚みの銅層、その上に6μm厚のニッケル層、更にその
上に厚さ1μmの金層を形成した。その後、メッキレジ
ストを除去し、ニッケル−金層をレジストとし過水硫酸
によりフラッシュエッチングし導体回路を形成した。
Next, a power supply layer is provided on the entire surface of the structure by sputtering, and a liquid plating resist is applied thereon by a spin coater to form a wire bond finger, a solder ball pad, and a connection for connecting them. After opening a part to be a circuit by photolithography, there is 5 μm
A copper layer having a thickness of 6 μm, a nickel layer having a thickness of 6 μm thereon, and a gold layer having a thickness of 1 μm were further formed thereon. After that, the plating resist was removed, and the nickel-gold layer was used as a resist, and flash etching was performed using perhydrogen sulfuric acid to form a conductor circuit.

【0037】さらに、エッチングにより銅箔を除去され
た樹脂表面を、ワイヤーボンドパッド上の部位が現像、
開口できるように、平行光露光機を用いて露光し、2.
38%TMAH水溶液にて所定位置の樹脂を溶解除去
し、その表面に紫外線を500mJ照射した後、150
℃1時間加熱することにより、ウェハー上に、ワイヤー
ボンディング用の樹脂開口部、および金メッキで表面を
被覆されたワイヤーボンドフィンガー、半田ボールパッ
ド、およびこれらをつなぐ回路を持つ、完全硬化した厚
み層厚123μmの絶縁樹脂層を得た。
Further, the surface of the resin from which the copper foil has been removed by etching is developed on a portion on the wire bond pad.
Exposure using a parallel light exposure machine so that the aperture can be opened; 2.
The resin at a predetermined position is dissolved and removed with a 38% TMAH aqueous solution, and the surface is irradiated with ultraviolet rays at 500 mJ.
By heating at 1 ° C for 1 hour, a fully cured thick layer thickness with a resin opening for wire bonding, a wire bond finger whose surface is coated with gold plating, a solder ball pad, and a circuit connecting these, on the wafer A 123 μm insulating resin layer was obtained.

【0038】このようにして得られた絶縁層付きチップ
は、絶縁樹脂およびその上に設けられた回路上にソルダ
ーレジストを設け、樹脂開口部を経由して金線によりチ
ップと絶縁樹脂上回路が接合された後、樹脂開口部およ
びワイヤーボンドフィンガー周辺が、印刷封止樹脂によ
り封止された。更に、所定の位置に半田ボールが搭載さ
れ、半導体装置としての動作に支障のないことが確認さ
れた。
The chip with the insulating layer obtained in this manner is provided with a solder resist on the insulating resin and the circuit provided thereon, and the chip and the circuit on the insulating resin are connected by a gold wire through the resin opening. After joining, the resin opening and the periphery of the wire bond finger were sealed with a printing sealing resin. Furthermore, it was confirmed that the solder ball was mounted at a predetermined position and did not hinder the operation as a semiconductor device.

【0039】[0039]

【発明の効果】本発明によれば、半導体チップの集合体
である半導体ウェハー上で容易に、ワイヤーボンディン
グ用の開口部を有した絶縁樹脂層を、一括して形成する
ことができ、ウェハーレベルパッケージの低コスト化が
可能になる。
According to the present invention, an insulating resin layer having an opening for wire bonding can be easily formed on a semiconductor wafer, which is an aggregate of semiconductor chips, at a wafer level. The cost of the package can be reduced.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの集合体である半導体ウェ
ハー表面全体に形成された絶縁樹脂層上に、半田ボール
を搭載するためのボンディングパッド、チップとの接続
のためのボンドフィンガー、および両者をつなぐための
回路(再配線用回路)を、ウェハー上の各チップに対応
して反復して形成した後、絶縁樹脂層にワイヤーボンデ
ィング用の開口部を設け、この開口部を通して、チップ
上の前記パッドとボンドフィンガーとを一括してワイヤ
ボンドした後、ダイシングして、各チップを個片化する
ことを特徴とする半導体装置の製造方法。
1. A bonding pad for mounting a solder ball, a bonding finger for connecting to a chip, and a connection between the both, on an insulating resin layer formed on the entire surface of a semiconductor wafer which is an aggregate of semiconductor chips. Circuit (rewiring circuit) is repeatedly formed corresponding to each chip on the wafer, an opening for wire bonding is provided in the insulating resin layer, and the pad on the chip is passed through the opening. A method for manufacturing a semiconductor device, comprising: performing wire bonding on a chip and a bond finger at a time, and then dicing the semiconductor chip into individual chips.
【請求項2】 絶縁樹脂層が2つの樹脂層からなり、ウ
ェハーに接する側の樹脂層(第1層)が、スクリーン印
刷により形成されることを特徴とする、請求項1記載の
半導体装置の製造方法。
2. The semiconductor device according to claim 1, wherein the insulating resin layer comprises two resin layers, and the resin layer (first layer) on the side in contact with the wafer is formed by screen printing. Production method.
【請求項3】 第1層をスクリーン印刷により形成する
際に、ワイヤーボンディング用の開口部となる部分を、
ウェハーが露出するように開口させて印刷することを特
徴とする、請求項2記載の半導体装置の製造方法。
3. When forming the first layer by screen printing, a portion to be an opening for wire bonding is formed by:
3. The method of manufacturing a semiconductor device according to claim 2, wherein printing is performed by opening the wafer so that the wafer is exposed.
【請求項4】 2つの樹脂層からなる絶縁樹脂層の、ウ
ェハーに接していない側の樹脂層(第2層)が、感光性
樹脂からなることを特徴とする、請求項2記載の半導体
装置の製造方法。
4. The semiconductor device according to claim 2, wherein the resin layer (second layer) on the side of the insulating resin layer made of two resin layers that is not in contact with the wafer is made of a photosensitive resin. Manufacturing method.
【請求項5】 第1層の上に、その開口部(ウェハー露
出部)も覆うように、スクリーン印刷により第2層を形
成し、該第2層上に再配線用回路を形成した後、第1層
の開口部と同一部位に、フォトリソグラフの手法により
第2層に開口部を設け、第1層と第2層を貫通する開口
部を形成することを特徴とする、請求項3もしくは請求
項4に記載の半導体装置の製造方法。
5. A second layer is formed on the first layer by screen printing so as to cover the opening (wafer exposed part), and after forming a rewiring circuit on the second layer, 4. The method according to claim 3, wherein an opening is provided in the second layer by a photolithographic method at the same position as the opening of the first layer, and an opening penetrating the first and second layers is formed. A method for manufacturing a semiconductor device according to claim 4.
【請求項6】 第1層の上に、その開口部(ウェハー露
出部)も覆うように、液状樹脂をスピンコーターにて塗
工することにより第2層を形成し、該第2層上に再配線
用回路を形成した後、第1層の開口部と同一部位に、フ
ォトリソグラフの手法により第2層に開口部を設け、第
1層と第2層を貫通する開口部を形成することを特徴と
する、請求項3もしくは請求項4に記載の半導体装置の
製造方法。
6. A second layer is formed on the first layer by applying a liquid resin using a spin coater so as to cover the opening (wafer exposed portion), and the second layer is formed on the second layer. After the rewiring circuit is formed, an opening is provided in the second layer at the same position as the opening in the first layer by a photolithographic method, and an opening penetrating the first and second layers is formed. The method for manufacturing a semiconductor device according to claim 3, wherein:
【請求項7】 第1層の上に、その開口部(ウェハー露
出部)も覆うように、銅箔もしくは樹脂フィルム上に塗
工された形態で供給された第2層を貼りつけ、該第2層
上に再配線用回路を形成した後、第1層の開口部と同一
部位に、フォトリソグラフの手法により第2層に開口部
を設け、第1層と第2層を貫通する開口部を形成するこ
とを特徴とする、請求項3もしくは請求項4に記載の半
導体装置の製造方法。
7. A second layer supplied in a form coated on a copper foil or a resin film is pasted on the first layer so as to cover the opening (exposed portion of the wafer). After the rewiring circuit is formed on the two layers, an opening is provided in the second layer at the same position as the opening of the first layer by a photolithographic method, and the opening penetrating the first and second layers is provided. The method of manufacturing a semiconductor device according to claim 3, wherein:
JP2000300728A 2000-09-29 2000-09-29 Semiconductor device manufacturing method and semiconductor device Expired - Fee Related JP4513196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000300728A JP4513196B2 (en) 2000-09-29 2000-09-29 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300728A JP4513196B2 (en) 2000-09-29 2000-09-29 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JP2002110855A true JP2002110855A (en) 2002-04-12
JP4513196B2 JP4513196B2 (en) 2010-07-28

Family

ID=18782365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300728A Expired - Fee Related JP4513196B2 (en) 2000-09-29 2000-09-29 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP4513196B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036723A (en) * 2017-08-10 2019-03-07 三星電子株式会社Samsung Electronics Co.,Ltd. Semiconductor package and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164761A (en) * 1998-11-27 2000-06-16 Nec Corp Semiconductor device and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164761A (en) * 1998-11-27 2000-06-16 Nec Corp Semiconductor device and manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036723A (en) * 2017-08-10 2019-03-07 三星電子株式会社Samsung Electronics Co.,Ltd. Semiconductor package and manufacturing method thereof
JP7204371B2 (en) 2017-08-10 2023-01-16 三星電子株式会社 Semiconductor package and its manufacturing method

Also Published As

Publication number Publication date
JP4513196B2 (en) 2010-07-28

Similar Documents

Publication Publication Date Title
JP5005603B2 (en) Semiconductor device and manufacturing method thereof
KR100792352B1 (en) Bottom substrate of pop and manufacturing method thereof
JP4880006B2 (en) Method for manufacturing printed circuit board with flow prevention dam
JP5249173B2 (en) Semiconductor device mounting wiring board and method for manufacturing the same
TWI715734B (en) Manufacturing method of semiconductor device, manufacturing method of flip chip semiconductor device, semiconductor device, and flip chip semiconductor device
US20110221069A1 (en) Semiconductor device and method of manufacturing the same
US20110147911A1 (en) Stackable circuit structures and methods of fabrication thereof
JP5207896B2 (en) Semiconductor device and manufacturing method thereof
US6767761B2 (en) Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
CN110176432B (en) Semiconductor device, laminated semiconductor device, and sealed laminated semiconductor device
US7473586B1 (en) Method of forming flip-chip bump carrier type package
US8176628B1 (en) Protruding post substrate package structure and method
US6306752B1 (en) Connection component and method of making same
US20050287700A1 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
WO2010106779A1 (en) Method for manufacturing substrate for semiconductor element, and semiconductor device
JP3893303B2 (en) Manufacturing method of semiconductor package
JP4513196B2 (en) Semiconductor device manufacturing method and semiconductor device
TWI630665B (en) Method of making chip package structure
JP2004158747A (en) Manufacture of semiconductor device
JP2002009195A (en) Manufacturing method of semiconductor device and semiconductor device
JP4461628B2 (en) Manufacturing method of semiconductor package
JP2004047725A (en) Semiconductor device and its manufacturing method
JP2001135662A (en) Semiconductor element and method for manufacturing semiconductor device
JP2002170845A (en) Manufacturing method of semiconductor device and semiconductor device
JP2002170902A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070517

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Effective date: 20090709

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Effective date: 20091005

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20091104

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Effective date: 20100330

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100420

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees