JP2002110796A

JP2002110796A - 半導体集積回路

Info

Publication number: JP2002110796A
Application number: JP2000295900A
Authority: JP
Inventors: Shinichi Kubota; 新一久保田
Original assignee: Renesas Micro Systems Co Ltd
Current assignee: Renesas Micro Systems Co Ltd
Priority date: 2000-09-28
Filing date: 2000-09-28
Publication date: 2002-04-12

Abstract

(57)【要約】【課題】ＬＳＩ開発時の変更・修正の工数を削減し、Ｌ
ＳＩ開発を短期間で行う。【解決手段】半導体集積回路に作り込まれるステートマ
シンが、従来の遷移条件入力以外に、現在の状態が如何
なる状態にあっても特定の状態へ選択的な活性レベル入
力によりそれぞれ優先的に遷移させる遷移条件予備入力
を備えることを特徴とし、次の状態を入力および保持し
現在の状態を出力する状態レジスタと、現在の状態，遷
移条件入力および遷移条件予備入力を基にして次の状態
を生成する次状態生成組合せ回路とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路に関
し、特に、ステートマシンを備える半導体集積回路に関
する。

【０００２】

【従来の技術】ＬＳＩなどの半導体集積回路には、開発
時の回路設計により、顧客の要求に対応した種々の機能
が作り込まれ、同時に、これら種々の機能を作り込むた
めに、遷移条件入力に対応して内部の状態を遷移させ出
力するステートマシンが作り込まれることが多い。

【０００３】図１１は、このＬＳＩ開発における回路設
計工程を示す流れ図である。図１１に示すように、仕様
設計を行い、ＲＴＬ（レジスタ転送レベル）設計と呼ば
れる機能設計をハードウェア記述言語（以降、ＨＤＬと
云う）を用いて行い、その後、論理合成ツールを用いて
目的のデジタル回路への変換を行い、例えば、回路の接
続情報や使用している論理ゲートの情報が書かれている
ネットリストという形で回路情報を得て、ＬＳＩ開発の
次工程へ移行する回路設計手法が現在主流となってい
る。

【０００４】図１２は、従来のステートマシンの内部構
成を示すブロック図である。この従来のステートマシン
は、次の状態を入力および保持し現在の状態を出力する
状態レジスタと、現在の状態および遷移条件入力を基に
して次の状態を生成する次状態生成組合せ回路とを備え
る。このステートマシンは、リセット入力によって初期
化され、現在の状態および遷移条件入力に対応して次の
状態が次状態生成組合せ回路から生成され、クロック入
力に同期して動作する状態レジスタから状態の出力を行
う。

【０００５】次に、ＬＳＩの中に作り込む機能のうち、
特に、このステートマシンに着目して、図１１に示す回
路設計工程を具体的に説明する。

【０００６】このステートマシンの仕様設計では、図１
３に示すような状態遷移図を用いて、実現したい機能を
設計する。この状態遷移図は、図１２のステートマシン
の動作を記述する一つの手段であり、その基本型とし
て、管理する状態を同数の円で記述し、各円を遷移条件
付きの矢印で結ぶことで、条件成立したとき矢印に従っ
て状態遷移が行われることを示し、また、五角形の記号
および円を遷移条件付きの矢印で結ぶことで、現在の状
態が如何なる状態であっても条件成立したとき矢印に従
って状態遷移が行われることを示す。

【０００７】たとえば、状態Ｓ０から状態Ｓ１へ遷移条
件Ｂ＝１の矢印で結ぶ記述は、「状態Ｓ０において、遷
移条件入力Ｂが“１”になったとき、状態Ｓ１へ遷移す
る」ことを意味し、五角形から状態Ｓ０へ遷移条件“Ａ
＝１”の矢印で結ぶ記述は、「現在の状態が如何なる状
態であっても、遷移条件入力Ａが“１”になったとき、
状態Ｓ０へ遷移する」ことを意味する。

【０００８】この状態遷移図以外に、現在の状態と状態
遷移条件入力の組合せに対応した次の状態をまとめた一
覧表も用いることができるが、以降の説明では、状態遷
移図を用いてステートマシンの仕様設計が行われるとし
て説明する。

【０００９】次に、この状態遷移図を基に、ＲＴＬ設計
が行われる。このＲＴＬ設計では、ＬＳＩ内に作り込む
論理ゲートを用いた書き方ではなく、ＨＤＬの種類によ
り異なるが、比較的抽象度の高い記述で行うことが多
い。たとえば、図１２に示される次状態生成組合せ回路
を「条件論理式」で書き、状態レジスタも単なる「代
入」という書き方を用い、ＨＤＬ記述ファイルを生成す
る。現在では、仕様設計で設計された状態遷移図などを
用いて自動でＨＤＬを生成してくれる設計ツールも存在
する。この設計ツールを用いることで、仕様設計からＲ
ＴＬ設計への変換を効率よく行うこともできる。この場
合でも、次の工程である論理合成に用いるＨＤＬ記述フ
ァイルを生成することに変わりはない。

【００１０】次に、このＨＤＬ記述ファイルを基に、論
理合成が行われる。論理合成というのは、ＨＤＬ記述フ
ァイルに書かれた抽象度の高い記述から目的のＬＳＩに
作り込む論理ゲートを用いた形式に変換すると共に、動
作スピードや回路規模などのＬＳＩの設計条件を満足す
るように、ＬＳＩに作り込む論理ゲートの最適化を行う
工程である。この論理合成には、論理合成ツールとい
う、コンピュータ上で動作するソフトウェアが用いら
れ、前述のような工程を行った後の回路情報がネットリ
ストとして得られる。

【００１１】この論理合成ツールの現状として、ＨＤＬ
記述ファイルから回路を合成すると、合理的な最適化
（論理の圧縮等）を行ってくれる反面、設計者でも理解
に時間のかかる複雑な回路が合成されることがある。特
に、ステートマシンにおいて、複雑な制御や遷移条件の
多い回路を高速に動作させる必要がある場合では、顕著
に複雑な回路が合成される傾向がある。また、開発中に
何らかの理由でＨＤＬを修正し、再び論理合成して得ら
れる回路は、ＨＤＬ修正を加える前に論理合成で得た回
路を変更するわけではないので、使用される論理ゲート
の種類が変わってしまう場合がある。さらに、この論理
合成に要する時間は、回路の規模や動作スピードなどの
条件が厳しいほど、多大な時間を要する。

【００１２】このため、この回路設計工程において、仕
様設計が求める仕様の全てを網羅でき且つ仕様の全てを
満足する回路を設計できた後、回路の配置配線を決定す
るレイアウト工程および製造工程へ進めるというＬＳＩ
開発手法が用いられる。

【００１３】しかし、実際のＬＳＩ開発では、顧客の開
発形態や要求に合わせて、ＬＳＩをできるだけ早く顧客
に納入するために、求める仕様のうち基本的な仕様設計
が終了した時点において、あるいは、全仕様を満足する
であろう回路の設計が終了しているものの全仕様を満足
することが保証できない時点において、すなわち、ＬＳ
Ｉの機能検証のうち、未検証の部分あるいは機能があっ
ても、基本動作が正常に動作することの確認が終了した
時点において、ＬＳＩ開発の次の工程であるレイアウト
およびＬＳＩ製造を先行させる場合もある。これは、先
行して製造したＬＳＩが最終的な製品にならないという
可能性があっても、市場への早い対応と、ＬＳＩが搭載
される実際の製品の開発を早めることの方が重視される
場合もあるためである。

【００１４】このようなＬＳＩ開発手法を用いて製造さ
れたＬＳＩでは、顧客が評価して期待通り動作すること
が確認できたが、仕様を追加・変更する必要があること
が分かったり、未検証の部分・機能が期待通りに動かな
かったりすることがある。このような場合、変更・修正
も最小の時間で納めたい。これを満足するために、可能
な限り先行して製造したＬＳＩの回路を流用することが
重要である。

【００１５】これに備えて、現状のＬＳＩ開発では、レ
イアウト工程のときに、予備の未配線の論理ゲート（以
降、ダミーゲートと言う）を作り込んでおく処置を行
い、加えて、必要とするＬＳＩの全製造数のうち、一部
はＬＳＩとして製造するが、残りは、ＬＳＩの製造工程
のうち、アルミなどの金属による論理ゲート間の配線を
作る手前で中断し未配線状態にしておく処置を行ってい
る。

【００１６】仮に、仕様変更または不具合修正が必要に
なったとき、時間に余裕があれば、再び論理合成を行っ
て変更回路または修正回路を得ることが一般的である。
しかし、回路に予め内蔵してあるダミーゲートを含む既
形成の論理ゲートの接続配線のみの変更で回路修正でき
る場合には、論理合成からやり直すのではなく、レイア
ウト工程の処理も配線情報のみ変更することにより、短
期間で実行できる。加えて、既に製造されている未配線
状態のＬＳＩに対して、前回の配線情報を差し替えて以
降の製造工程を進めることことにより、未配線状態まで
の工程を省略でき、始めからＬＳＩを製造するよりも短
期間で、回路修正が完了したＬＳＩを製造できる。

【００１７】

【発明が解決しようとする課題】しかし、再論理合成後
に得られた回路には、未配線状態のＬＳＩに内蔵されて
いない論理ゲート、即ち、ダミーゲートを含む既形成の
論理ゲート以外の論理ゲートを含んでいる危険性があ
り、上述した、未配線状態のＬＳＩに対して配線だけ変
更・修正する手法を適用できない。

【００１８】また、再論理合成で得られた回路では、論
理ゲートを識別する名前（インスタンス名と呼ぶ）の関
係が変わってしまい、配線修正だけでは修正を行うこと
が出来なくなってしまう。例えば、前回製造したＬＳＩ
に内蔵された、あるＡＮＤゲートには、ＩＮＳＴ＿Ａと
いうインスタンス名が付けられていたとする。しかし、
再論理合成後に得られた回路では、ＩＮＳＴ＿Ａという
論理ゲートがＡＮＤゲートからＯＲゲートに変更されて
しまうことがある。これでは、前回製造した回路構成に
おいて配線だけでなく論理ゲートそのものも置き換わっ
てしまう。このため、未配線状態のＬＳＩに対して修正
を加える場合、前回の回路情報のうち、配線情報だけが
変更されていなければならないため、回路情報（例え
ば、ネットリスト）を手作業で修正する必要がある。

【００１９】更に、もう一つ問題となるのが、論理合成
で得られたステートマシンの回路が複雑ということであ
る。このため、現状では、複雑な回路に修正を加えるた
め、修正工数の増大、加えて、間違いを作り込んでしま
うことで、本来必要としない手戻りに要する工数が発生
し、顧客（市場）の要求通りに短期間で開発を完了しＬ
ＳＩを提供することができないという問題が発生してい
る。

【００２０】したがって、本発明の目的は、ＬＳＩ開発
時の変更・修正の工数を削減し、ＬＳＩ開発を短期間で
行うことにある。

【００２１】

【課題を解決するための手段】そのため、本発明は、遷
移条件入力に対応して内部の状態を遷移させ出力するス
テートマシンを備える半導体集積回路において、前記ス
テートマシンが、特定の状態へ活性レベル入力により優
先的に遷移させ且つ不活性レベルに初期接続された遷移
条件予備入力を備えている。

【００２２】また、前記ステートマシンが、次の状態を
入力および保持し現在の状態を出力する状態レジスタ
と、現在の状態、前記遷移条件入力および前記遷移条件
予備入力の組合せから次の状態を生成し前記状態レジス
タに出力する次状態生成組合せ回路とを備えている。

【００２３】また、前記ステートマシンが、通常動作で
使用されない予備の状態へ活性レベル入力により優先的
に遷移させ且つ不活性レベルに初期接続された遷移条件
予備入力を備えている。

【００２４】また、前記ステートマシンが、前記予備の
状態から前記特定の状態へ活性レベル入力により遷移さ
せ且つ不活性レベルに初期接続された遷移条件予備入力
を備えている。

【００２５】また、未配線のダミーゲートを予め配置し
ている。

【００２６】また、仕様変更時または不具合修正時に前
記遷移条件予備入力の配線情報を変更している。

【００２７】また、仕様変更時または不具合修正時に、
前記ダミーゲートを含む既形成の論理ゲートの出力を前
記遷移条件予備入力に接続している。

【００２８】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明の半導体集積回路に作り
込まれるステートマシンの内部構成を示すブロック図で
ある。図１を参照すると、本発明の半導体集積回路に作
り込まれるステートマシンは、図１２に示す従来のステ
ートマシンと比較すると、従来の遷移条件入力以外に、
現在の状態が如何なる状態にあっても特定の状態へ選択
的な活性レベル入力によりそれぞれ優先的に遷移させる
遷移条件予備入力を備えることを特徴とし、次の状態を
入力および保持し現在の状態を出力する状態レジスタ
と、現在の状態，遷移条件入力および遷移条件予備入力
を基にして次の状態を生成する次状態生成組合せ回路と
を備える。

【００２９】図２は、本発明の半導体集積回路の実施形
態１におけるステートマシンの状態遷移を示す状態遷移
図である。このステートマシンの状態遷移図は、図１３
に示す従来のステートマシンの状態遷移図と同様の記述
方法で作成され、従来のステートマシンの状態遷移図と
比較すると、各状態Ｓ０〜Ｓ６に対し五角形の記号から
遷移条件付き矢印で結ぶ記述が新たに追加されている。
すなわち、「各遷移条件予備入力Ｙ０〜Ｙ６が選択的に
活性レベル“１”になったとき、現在の状態が如何なる
状態にあっても特定の状態Ｓ０〜Ｓ６にそれぞれ優先的
に遷移する」動作が追加されている。

【００３０】たとえば、状態Ｓ６に対し五角形の記号か
ら遷移条件“Ｙ６＝１”の矢印で結ぶ記述が新たに追加
され、「現在の状態が如何なる状態であっても、遷移条
件予備入力Ｙ６が“１”になったとき、状態Ｓ０へ優先
的に遷移する」動作が追加されている。

【００３１】図３は、本実施形態の半導体集積回路にお
けるステートマシンの初期接続を示すブロック図であ
る。本実施形態の半導体集積回路では、上述したステー
トマシン１１の各遷移条件予備入力Ｙ０〜Ｙ６は、ＬＳ
Ｉ開発初期の回路設計において、不活性レベルである接
地に初期接続されている。

【００３２】次に、上述した本実施形態の半導体集積回
路の回路設計、ＬＳＩ製造および変更・修正の手順につ
いて、図１１を参照し簡単に説明する。

【００３３】まず、仕様設計の段階で、ステートマシン
１１に遷移条件予備入力Ｙ０〜Ｙ６を設け特定の状態Ｓ
０〜Ｓ６へそれぞれ優先的に遷移する設計を行い、この
仕様に基づきＲＴＬ設計を行い、生成されたＨＤＬ記述
ファイルに基づき論理合成を行い、遷移条件予備入力Ｙ
０〜Ｙ６を備える実際の回路に変換される。

【００３４】次に、図３に示すように、遷移条件予備入
力Ｙ０〜Ｙ６を不活性レベルである接地に固定し、実際
の回路の通常動作に影響しないようにし、ダミーゲート
を内蔵しつつ、以降のＬＳＩ開発工程を進め、ＬＳＩが
製造される。その際、従来と同様に、未配線状態のＬＳ
Ｉを残しておく。

【００３５】次に、仮に、このＬＳＩに対して、仕様変
更または不具合が発覚し、ステートマシン１１におい
て、たとえば、「状態Ｓ４において遷移条件入力Ｆが
“１”になったとき状態Ｓ６へ遷移する」動作が必要と
なり、回路修正を行うとする。

【００３６】図４は、本実施形態の半導体集積回路にお
けるステートマシンの回路修正後の接続例を示すブロッ
ク図である。ＬＳＩ開発の初期設計で、図３に示すよう
に、ステートマシン１１の遷移条件予備入力Ｙ６が接地
に固定されていたが、回路修正後は、追加条件検出ゲー
ト２１の出力が接続されている。

【００３７】この追加条件検出ゲート２１は、内蔵され
ていたダミーゲートを利用して構成され、ステートマシ
ン１１の状態出力の３ビット［２：０］と遷移条件入力
Ｆとを入力する論理ゲートであり、状態出力の３ビット
［２：０］の値が“４”であり遷移条件入力Ｆが“１”
であるとき遷移条件予備入力Ｙ６へ活性レベル“１”を
出力する。これにより、ステートマシン１１は、「状態
Ｓ４において遷移条件入力Ｆが“１”になったとき状態
Ｓ６へ優先的に遷移する」動作を行う。

【００３８】このように、状態遷移順を変更すること
が、回路設計で、複雑なステートマシン１１内部の回路
を手修正するのではなく、ステートマシン１１外部で修
正を行うことが可能となる。このため、レイアウト工程
の処理で配線情報のみ変更し、既に製造されている未配
線状態のＬＳＩに対して後続の製造工程を進め、始めか
らＬＳＩを製造するよりも短期間で、回路修正が完了し
たＬＳＩを製造できる。

【００３９】また、実際に、従来のステートマシンと本
実施形態のステートマシンとをそれぞれ論理合成して回
路規模を比較した結果、従来のステートマシンと本実施
形態のステートマシンとの回路面積比が１５５：２１７
になる結果を得た。この回路面積の増加量は、等価的に
２入力ＮＡＮＤゲート２１個分に相当し、膨大なゲート
数を集積する現状のＬＳＩ開発では、問題にならない大
きさである。

【００４０】上述した実施形態１の半導体集積回路で
は、特定の状態へ活性レベル入力により優先的に遷移さ
せる遷移条件予備入力を備えるステートマシンを予め作
り込むことを説明したが、本発明の半導体集積回路の実
施形態２として、通常動作で使用されない予備の状態へ
活性レベル入力により優先的に遷移させる遷移条件予備
入力を備えるステートマシンを予め作り込むこともでき
る。

【００４１】図５は、本発明の半導体集積回路の実施形
態２におけるステートマシンの状態遷移を示す状態遷移
図である。このステートマシンの状態遷移図は、図２に
示す実施形態１におけるステートマシンの状態遷移図と
比較すると、通常動作で使用されない予備の状態Ｓ７が
新たに追加され、この予備の状態Ｓ７に対し五角形の記
号から遷移条件“Ｙ７＝１”付き矢印で結ぶ記述が新た
に追加されている。すなわち、「遷移条件予備入力Ｙ７
が活性レベル“１”になったとき、現在の状態が如何な
る状態にあっても予備の状態Ｓ７に優先的に遷移する」
動作が追加されている。

【００４２】図６は、本実施形態の半導体集積回路にお
けるステートマシンの初期接続を示すブロック図であ
る。本実施形態の半導体集積回路では、上述したステー
トマシン１２の遷移条件予備入力Ｙ０〜Ｙ７は、ＬＳＩ
開発初期の回路設計において、不活性レベルである接地
に初期接続されている。

【００４３】次に、上述した本実施形態の半導体集積回
路の回路設計、ＬＳＩ製造および変更・修正の手順につ
いて、簡単に説明する。

【００４４】まず、仕様設計の段階で、ステートマシン
１２に遷移条件予備入力Ｙ０〜Ｙ６およびＹ７を設け特
定の状態Ｓ０〜Ｓ６または予備の状態Ｓ７へそれぞれ優
先的に遷移する設計を行い、この仕様に基づきＲＴＬ設
計を行い、生成されたＨＤＬ記述ファイルに基づき論理
合成を行い、遷移条件予備入力Ｙ０〜Ｙ６およびＹ７を
備える実際の回路に変換される。

【００４５】次に、図６に示すように、遷移条件予備入
力Ｙ０〜Ｙ６およびＹ７を不活性レベルである接地に固
定し、実際の回路の通常動作に影響しないようにし、ダ
ミーゲートを内蔵しつつ、以降のＬＳＩ開発工程を進
め、ＬＳＩが製造される。その際、従来と同様に、未配
線状態のＬＳＩを残しておく。

【００４６】次に、仮に、このＬＳＩに対して、仕様変
更または不具合が発覚し、ステートマシン１２におい
て、たとえば、「状態Ｓ１において新たな遷移条件入力
Ｇが１になったとき予備の状態Ｓ７に遷移し、さらに、
状態Ｓ７において遷移条件入力Ｆが“１”になったとき
状態Ｓ１へ遷移する」動作が必要となり、回路修正を行
うとする。

【００４７】図７は、本実施形態の半導体集積回路にお
けるステートマシンの回路修正後の接続例を示すブロッ
ク図である。ＬＳＩ開発の初期設計で、図６に示すよう
に、ステートマシン１２の遷移条件予備入力Ｙ７，Ｙ０
が接地に固定されていたが、回路修正後は、追加条件検
出ゲート２２，２３の出力がそれぞれ接続されている。

【００４８】追加条件検出ゲート２２は、内蔵されてい
たダミーゲートを利用して構成され、ステートマシン１
２の状態出力の３ビット［２：０］と遷移条件入力Ｇと
を入力する論理ゲートであり、状態出力の３ビット
［２：０］の値が“１”であり遷移条件入力Ｇが“１”
であるとき遷移条件予備入力Ｙ７へ活性レベル“１”を
出力する。

【００４９】追加条件検出ゲート２３は、内蔵されてい
たダミーゲートを利用して構成され、ステートマシン１
２の状態出力の３ビット［２：０］と遷移条件入力Ｆと
を入力する論理ゲートであり、状態出力の３ビット
［２：０］の値が“７”であり遷移条件入力Ｆが“１”
であるとき遷移条件予備入力Ｙ０へ活性レベル“１”を
出力する。

【００５０】これら追加条件検出ゲート２２，２３によ
り、ステートマシン１２は、「状態Ｓ１において新たな
遷移条件入力Ｇが“１”になったとき予備の状態Ｓ７に
優先的に遷移し、さらに、状態Ｓ７において遷移条件入
力Ｆが“１”になったとき状態Ｓ１へ遷移する」動作を
行う。

【００５１】このように、状態遷移順を変更し新しい状
態を追加することが、回路設計で、複雑なステートマシ
ン１２内部の回路を手修正するのではなく、ステートマ
シン１２外部で修正を行うことが可能となる。このた
め、レイアウト工程の処理で配線情報のみ変更し、既に
製造されている未配線状態のＬＳＩに対して後続の製造
工程を進め、始めからＬＳＩを製造するよりも短期間
で、回路修正が完了したＬＳＩを製造できる。

【００５２】また、上述した実施形態２の半導体集積回
路では、回路修正時に、内蔵されていたダミーゲートを
利用して、予備の状態から特定の状態へ遷移させる遷移
条件をステートマシン外部で生成し、ステートマシンに
与えることを説明したが、本発明の半導体集積回路の実
施形態３として、予備の状態から特定の状態へそれぞれ
遷移させる遷移条件予備入力を新たに備えるステートマ
シンを予め作り込むこともできる。

【００５３】図８は、本発明の半導体集積回路の実施形
態３におけるステートマシンの状態遷移を示す状態遷移
図である。このステートマシンの状態遷移図は、図５に
示す実施形態２におけるステートマシンの状態遷移図と
比較すると、予備の状態Ｓ７から特定の状態Ｓ０〜Ｓ６
へそれぞれ遷移させる遷移条件Ｔ０〜Ｔ６＝１付き矢印
で結ぶ記述が新たに追加されている。すなわち、「遷移
条件予備入力Ｔ０〜Ｔ６が選択的に活性レベル“１”に
なったとき、予備の状態Ｓ７から特定の状態Ｓ０〜Ｓ６
へそれぞれ遷移する」動作が追加されている。

【００５４】図９は、本実施形態の半導体集積回路にお
けるステートマシンの初期接続を示すブロック図であ
る。本実施形態の半導体集積回路では、上述したステー
トマシン１３の遷移条件予備入力Ｙ０〜Ｙ６，Ｙ７およ
びＴ０〜Ｔ６は、ＬＳＩ開発初期の回路設計において、
不活性レベルである接地に初期接続されている。

【００５５】次に、上述した本実施形態の半導体集積回
路の回路設計、ＬＳＩ製造および変更・修正の手順につ
いて、簡単に説明する。

【００５６】まず、仕様設計の段階で、ステートマシン
１３に遷移条件予備入力Ｙ０〜Ｙ６，Ｙ７およびＴ０〜
Ｔ６を設け特定の状態Ｓ０〜Ｓ６または予備の状態Ｓ７
へそれぞれ優先的に遷移し予備の状態Ｓ７から特定の状
態Ｓ０〜Ｓ６へそれぞれ遷移する設計を行い、この仕様
に基づきＲＴＬ設計を行い、生成されたＨＤＬ記述ファ
イルに基づき論理合成を行い、遷移条件予備入力Ｙ０〜
Ｙ６，Ｙ７およびＴ０〜Ｔ６を備える実際の回路に変換
される。

【００５７】次に、図９に示すように、遷移条件予備入
力Ｙ０〜Ｙ６，Ｙ７およびＴ０〜Ｔ６を不活性レベルで
ある接地に固定し、実際の回路の通常動作に影響しない
ようにし、ダミーゲートを内蔵しつつ、以降のＬＳＩ開
発工程を進め、ＬＳＩが製造される。その際、従来と同
様に、未配線状態のＬＳＩを残しておく。

【００５８】次に、仮に、このＬＳＩに対して、仕様変
更または不具合が発覚し、ステートマシン１３におい
て、たとえば、実施形態２で説明した「状態Ｓ１におい
て新たな遷移条件入力Ｇが“１”になったとき予備の状
態Ｓ７に遷移し、さらに、状態Ｓ７において遷移条件入
力Ｆが“１”になったとき状態Ｓ１へ遷移する」動作が
必要となり、回路修正を行うとする。

【００５９】図１０は、本実施形態の半導体集積回路に
おけるステートマシンの回路修正後の接続例を示すブロ
ック図である。ＬＳＩ開発の初期設計で、図９に示すよ
うに、ステートマシン１３の遷移条件予備入力Ｙ７，Ｔ
０が接地に固定されていたが、回路修正後は、追加条件
検出ゲート２２の出力，遷移条件予備入力Ｆがそれぞれ
接続されている。ここで、追加条件検出ゲート２２は、
ダミーゲートを利用して構成され、実施形態２で説明し
た論理ゲートと同一である。これらの接続により、ステ
ートマシン１３は、実施形態２で説明した「状態Ｓ１に
おいて新たな遷移条件入力Ｇが“１”になったとき予備
の状態Ｓ７に優先的に遷移し、さらに、状態Ｓ７におい
て遷移条件入力Ｆが“１”になったとき状態Ｓ１へ遷移
する」動作を行う。

【００６０】このように、状態遷移順を変更し新しい状
態を追加することが、回路設計で、複雑なステートマシ
ン１３内部の回路を手修正するのではなく、ステートマ
シン１３外部で修正を行うことが更に容易になる。

【００６１】

【発明の効果】以上説明したように、本発明による半導
体集積回路は、仕様変更または不具合修正が必要になっ
たとき、ステートマシン内部の回路を一切変更する必要
が無く、回路修正が容易であり、間違いが作り込まれ難
く、修正作業の品質が向上し、ＬＳＩ開発時の変更・修
正の工数が削減され、ＬＳＩ開発を短期間で行え、さら
には、ＬＳＩ開発コストを削減できるなどの効果があ
る。

【００６２】その理由は、ステートマシンが、特定の状
態または予備の状態へ活性レベル入力により優先的に遷
移させる遷移条件予備入力を備え、この遷移条件予備入
力が、ＬＳＩ開発初期に、予め不活性レベルに入力接続
されるためである。また、ステートマシンが遷移条件予
備入力を備えることによる回路面積の増加が実際の集積
規模に比較して問題にならない大きさであるためであ
る。

【図面の簡単な説明】

【図１】本発明の半導体集積回路に作り込まれるステー
トマシンの内部構成を示すブロック図である。

【図２】本発明の半導体集積回路の実施形態１における
ステートマシンの状態遷移を示す状態遷移図である。

【図３】実施形態１の半導体集積回路におけるステート
マシンの初期接続を示すブロック図である。

【図４】実施形態１の半導体集積回路におけるステート
マシンの回路修正後の接続例を示すブロック図である。

【図５】本発明の半導体集積回路の実施形態２における
ステートマシンの状態遷移を示す状態遷移図である。

【図６】実施形態２の半導体集積回路におけるステート
マシンの初期接続を示すブロック図である。

【図７】実施形態２の半導体集積回路におけるステート
マシンの回路修正後の接続例を示すブロック図である。

【図８】本発明の半導体集積回路の実施形態３における
ステートマシンの状態遷移を示す状態遷移図である。

【図９】実施形態３の半導体集積回路におけるステート
マシンの初期接続を示すブロック図である。

【図１０】実施形態３の半導体集積回路におけるステー
トマシンの回路修正後の接続例を示すブロック図であ
る。

【図１１】ＬＳＩ開発における回路設計工程を示す流れ
図である。

【図１２】従来のステートマシンの内部構成を示すブロ
ック図である。

【図１３】従来のステートマシンの状態遷移を示す状態
遷移図である。

【符号の説明】

１１，１２，１３ステートマシン２１，２２，２３追加条件検出ゲート

Claims

【特許請求の範囲】

【請求項１】遷移条件入力に対応して内部の状態を遷
移させ出力するステートマシンを備える半導体集積回路
において、前記ステートマシンが、特定の状態へ活性レ
ベル入力により優先的に遷移させ且つ不活性レベルに初
期接続された遷移条件予備入力を備えることを特徴とす
る半導体集積回路。
【請求項２】前記ステートマシンが、次の状態を入力
および保持し現在の状態を出力する状態レジスタと、現
在の状態、前記遷移条件入力および前記遷移条件予備入
力の組合せから次の状態を生成し前記状態レジスタに出
力する次状態生成組合せ回路とを備える、請求項１記載
の半導体集積回路。
【請求項３】前記ステートマシンが、通常動作で使用
されない予備の状態へ活性レベル入力により優先的に遷
移させ且つ不活性レベルに初期接続された遷移条件予備
入力を備える、請求項１または２記載の半導体集積回
路。
【請求項４】前記ステートマシンが、前記予備の状態
から前記特定の状態へ活性レベル入力により遷移させ且
つ不活性レベルに初期接続された遷移条件予備入力を備
える、請求項３記載の半導体集積回路。
【請求項５】未配線のダミーゲートを予め配置する、
請求項１，２，３または４記載の半導体集積回路。
【請求項６】仕様変更時または不具合修正時に前記遷
移条件予備入力の配線情報を変更する、請求項１，２，
３，４または５記載の半導体集積回路。
【請求項７】仕様変更時または不具合修正時に、前記
ダミーゲートを含む既形成の論理ゲートの出力を前記遷
移条件予備入力に接続する、請求項１，２，３，４，５
または６記載の半導体集積回路。