JP2002110795A - 半導体素子のプラグ形成方法 - Google Patents

半導体素子のプラグ形成方法

Info

Publication number
JP2002110795A
JP2002110795A JP2001009243A JP2001009243A JP2002110795A JP 2002110795 A JP2002110795 A JP 2002110795A JP 2001009243 A JP2001009243 A JP 2001009243A JP 2001009243 A JP2001009243 A JP 2001009243A JP 2002110795 A JP2002110795 A JP 2002110795A
Authority
JP
Japan
Prior art keywords
conductive layer
forming
plug
mechanical polishing
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001009243A
Other languages
English (en)
Other versions
JP4203706B2 (ja
Inventor
Dae-Won Suh
大 源 徐
Nae-Hak Park
來 鶴 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002110795A publication Critical patent/JP2002110795A/ja
Application granted granted Critical
Publication of JP4203706B2 publication Critical patent/JP4203706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】化学的機械研磨工程後に施行する洗浄工程の効
率を向上し、半導体基板の表面傷付けを低減し得る半導
体素子のプラグ形成方法を提供する。 【解決手段】基板上の絶縁膜１０２を選択的にエッチン
グしてコンタクトホール１０３を形成し、前記コンタク
トホール１０３の内部及び前記絶縁膜１０２の上面に導
電層１０４を形成し、前記絶縁膜１０２の上面が露出さ
れるように前記導電層１０４に化学的機械研磨を施し
て、前記コンタクトホール１０３の内部に導電層プラグ
１０４ａを形成した後、ＳＣ−１化学溶液を用いて表面
洗浄を施して、該導電層プラグ１０４ａの上面に酸化膜
１０５を形成し、前記導電層プラグ１０４ａ及び絶縁膜
１０２の表面を洗浄する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子のプラ
グ形成方法に関するもので、詳しくは、半導体素子の製
造時に発生する半導体基板の表面傷付けを減らし得るプ
ラグ形成方法に関するものである。
【０００２】
【従来の技術】近年の半導体素子の高集積度に伴い、デ
ザインルールが減少し、コンタクトホール又はビアホー
ルの縦横比が増大されて、層間接触の信頼性を向上する
ために、一般に、コンタクトホール又はビアホールにプ
ラグを形成している。そして、このような半導体素子の
プラグ形成方法として、絶縁層をエッチングしてコンタ
クトホール又はビアホールを形成する工程と、前記絶縁
層の上面及び前記コンタクトホール又はビアホールの内
部に電導性物質層を形成する工程と、前記絶縁層の上面
が露出されるまで前記電導性物質層を化学的機械研磨す
る工程と、前記化学的機械研磨工程中に発生した残留汚
染物を除去する洗浄工程と、を順次行うようになってい
た。
【０００３】
【発明が解決しようとする課題】然るに、このような従
来の半導体素子のプラグ形成方法においては、化学的機
械研磨工程が終了した後、半導体基板を洗浄装置にロー
ディングするまでの相当な時間の間、半導体基板が大気
中に露出されるようになるため、該半導体基板の上面に
大気中の汚染物が強く吸着する現象が生じて、前記洗浄
工程の効率が低下し、半導体基板の表面傷付けが非常に
多く発生するという問題点があった。
【０００４】即ち、化学的機械研磨工程が終了した後、
半導体基板の上面は絶縁層及び導電性物質層、例えば、
ポリシリコン層の表面が大気中に露出される状態とな
る。このとき、前記ポリシリコン層の表面は、疎水性状
態となって急速な乾燥現象が発生し、化学的機械研磨工
程中に発生された残留汚染物及び大気中の汚染物が半導
体基板の表面に強く吸着される。このようになると、前
記洗浄工程を施しても汚染物を除去することが難しく、
洗浄工程の効率が低下して、半導体基板の表面傷付けが
増大される。
【０００５】そこで、本発明は、このような従来の課題
に鑑みてなされたもので、化学的機械研磨工程と洗浄工
程との間に、半導体基板の表面を親水性状態に変化させ
る工程を追加して行い、洗浄工程の効率を向上して、半
導体基板の表面傷付けを低減し得る半導体素子のプラグ
形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る半導体素子のプラグ形成方法にお
いては、半導体基板の上面に形成された絶縁膜を選択的
にエッチングしてコンタクトホールを形成する工程と、
前記コンタクトホールの内部及び前記絶縁膜の上面に導
電層を形成する工程と、前記絶縁膜の上面が露出される
ように前記導電層に化学的機械研磨を施して、前記コン
タクトホールの内部に導電層プラグを形成する工程と、
前記導電層プラグの上面に酸化膜を形成する工程と、前
記導電層プラグ及び絶縁膜の表面を洗浄する工程と、を
順次行う。
【０００７】ここで、前記導電層は、ポリシリコンから
形成される。そして、前記酸化膜の形成工程では、前記
導電層プラグの上面に対してＳＣ−１化学溶液を用いて
洗浄を施すこととする。即ち、前記酸化膜の形成工程で
は、前記導電層プラグの表面を疎水性状態から親水性状
態に変化させるものである。
【０００８】また、前記導電層プラグの形成工程と、前
記導電層プラグの上面に酸化膜を形成する工程が同時に
行われることとする。このとき、前記導電層プラグの形
成工程では、化学的機械研磨工程用添加剤としてＳＣ−
１化学溶液が添加されたスラリーを利用して前記化学的
機械研磨工程を施すこととする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。まず、本発明の第１実施形態
においては、図１（Ａ）に示したように、第１導電層１
０１を有する半導体基板１００を準備する。前記第１導
電層１０１は、半導体基板１００の内部に形成された不
純物領域又は半導体基板１００の上面に形成された導電
膜であっても良い。
【００１０】その後、前記導電層１０１及び前記半導体
基板１００の上面に絶縁層１０２を形成する。次に、図
１（Ｂ）に示したように、前記第１導電層１０１の上面
が露出されるように、前記絶縁層１０２を選択的にエッ
チングして、コンタクトホール１０３を形成する。
【００１１】その後、図１（Ｃ）に示したように、前記
コンタクトホール１０３が完全に埋められるように、前
記コンタクトホール１０３の内部及び前記絶縁層１０２
の上面に、ポリシリコン等からなる第２導電層１０４を
形成する。その後、図１（Ｄ）に示したように、前記絶
縁層１０２の上面が露出されるように、前記第２導電層
１０４に対して化学的機械研磨工程を施し、前記コンタ
クトホール１０３の内部に前記第２導電層１０４からな
る導電層プラグ１０４ａを形成する。
【００１２】その後、図１（Ｅ）に示したように、図１
（Ｄ）に示した半導体基板１００の上面全体に対し、Ｓ
Ｃ−１（Standard Cleaning−1）化学溶液を用いて表面
洗浄を施して、導電層プラグ１０４ａの上面に酸化膜１
０５を形成する。前記ＳＣ−１化学溶液は、ＲＣＡ社に
より開発された湿式洗浄液であり、ＮＨ 4ＯＨ：Ｈ
2Ｏ2：Ｈ2Ｏが１：１：５〜１：２：７の比率で混合さ
れた７０〜８０℃の化学溶液であって、強い酸化性を有
するので、有機汚染物及びパーティクルを効率的に除去
することができる。
【００１３】これにより、前記半導体基板１００の導電
層プラグ１０４ａの上面を、疎水性状態から親水性状態
に変化させて、前記半導体基板１００が大気に露出され
る際、汚染物が導電層プラグ１０４ａの上面に強く吸着
する現象を防止することが可能となる。この後、従来と
同様に、導電層プラグ及び絶縁膜の表面に発生した残留
汚染物を除去する洗浄工程を行う。
【００１４】このように、第１実施形態の原理において
は、前記化学的機械研磨工程と洗浄工程間に、ＳＣ−１
化学溶液を用いて表面処理を施す工程を追加して行い、
ウェーハ表面を酸化させる。これにより、半導体基板１
００の表面が疎水性状態から親水性状態に変化されて、
半導体基板表面の急激な乾燥化を防止することが可能と
なって、半導体基板の表面に粒子（パーティクル）が強
く吸着される現象を防止することができ、洗浄工程時
に、半導体基板の表面の汚染物が容易に除去されて洗浄
工程の効率が高くなり、傷付けの発生を最小限に抑制す
ることができる。
【００１５】次に、本発明に係る半導体素子のプラグ形
成方法の第２実施形態について説明する。本発明に係る
第２実施形態においては、図１（Ｄ）に示した化学的機
械研磨工程時に、化学的機械研磨工程用スラリーにＳＣ
−１化学溶液を少量添加して化学的機械研磨を施すと同
時に、半導体基板１００の表面を酸化して親水性状態に
させる。
【００１６】これにより、第１実施形態のように、別の
ＳＣ−１化学溶液を用いる表面処理を省いて、簡便に洗
浄工程の効率を向上させることができる。尚、前記化学
的機械研磨工程では、シリカなどの超微粒子研磨剤を用
いて被研磨膜を機械的に研磨すると共に、化学物質を利
用して化学反応を起こして被研磨膜を除去する。
【００１７】また、前記化学的機械研磨工程時に利用さ
れるスラリーは、ＳｉＯ2などの微粒子をＫＯＨ、ＮＨ4
ＯＨなどの化学溶液に懸濁させて利用する。現在広く用
いられているポリシリコン層の化学的機械研磨工程用ス
ラリーは、ＫＯＨを安定剤として使用し、数〜数百nmの
粒子を有するシリカを懸濁させて利用している。さら
に、前記スラリーには、スラリー内の粒子の分散性を促
進させる分散剤、化学溶液を均一に混合させる懸濁液、
化学的機械研磨工程中に発生する気泡を抑制し除去する
消泡剤、ｐＨ変動を防止するバッファー溶液及びその他
の特殊な目的で添加される添加剤などが含まれる。
【００１８】なお、前記第２実施形態では、前記添加剤
として、ＳＣ−１化学溶液を少量添加しながらも、第１
実施形態と同様な効果を得た。
【００１９】
【発明の効果】以上説明したように、本発明に係る半導
体素子のプラグ形成方法においては、化学的機械研磨工
程中又は工程終了後に、半導体基板の表面に酸化膜を形
成することにより、洗浄工程の効率を向上し、半導体基
板の表面傷付けを減らし得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る半導体素子のプラグ形成方法の各
工程を示す断面図である。
【符号の説明】
１００：半導体基板 １０１：第1導電層 １０２：絶縁膜 １０３：コンタクトホール １０４：第４導電層 １０４ａ：導電層プラグ １０５：酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/304 ６２２ Ｈ０１Ｌ 21/90 Ａ 21/3205 21/88 Ｐ Ｆターム(参考） 4M104 AA01 BB01 CC01 DD75 DD77 FF21 HH20 5F033 JJ04 KK01 QQ09 QQ37 QQ48 QQ50 QQ89 QQ91 XX00

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の上面に形成された絶縁膜を選
    択的にエッチングしてコンタクトホールを形成する工程
    と、 前記コンタクトホールの内部及び前記絶縁膜の上面に導
    電層を形成する工程と、 前記絶縁膜の上面が露出されるように前記導電層に化学
    的機械研磨を施して、前記コンタクトホールの内部に導
    電層プラグを形成する工程と、 前記導電層プラグの上面に酸化膜を形成する工程と、 前記導電層プラグ及び絶縁膜の表面を洗浄する工程と、
    を順次行うことを特徴とする半導体素子のプラグ形成方
    法。
  2. 【請求項２】前記導電層は、ポリシリコンから形成され
    ることを特徴とする請求項１に記載の半導体素子のプラ
    グ形成方法。
  3. 【請求項３】前記酸化膜の形成工程では、前記導電層プ
    ラグの上面に対してＳＣ−１化学溶液を用いて洗浄を施
    すことを特徴とする請求項１又は２に記載の半導体素子
    のプラグ形成方法。
  4. 【請求項４】前記酸化膜の形成工程では、前記導電層プ
    ラグの表面を疎水性状態から親水性状態に変化させるこ
    とを特徴とする請求項１に記載の半導体素子のプラグ形
    成方法。
  5. 【請求項５】前記導電層プラグの形成工程と、前記導電
    層プラグの上面に酸化膜を形成する工程が同時に行われ
    ることを特徴とする請求項１に記載の半導体素子のプラ
    グ形成方法。
  6. 【請求項６】前記導電層プラグの形成工程では、化学的
    機械研磨工程用添加剤としてＳＣ−１化学溶液が添加さ
    れたスラリーを利用して前記化学的機械研磨工程を施す
    ことを特徴とする請求項１又は５に記載の半導体素子の
    プラグ形成方法。
JP2001009243A 2000-09-22 2001-01-17 半導体素子のプラグ形成方法 Expired - Fee Related JP4203706B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR55802/2000 2000-09-22
KR10-2000-0055802A KR100386083B1 (ko) 2000-09-22 2000-09-22 반도체 기판의 표면결함을 줄이는 방법

Publications (2)

Publication Number Publication Date
JP2002110795A true JP2002110795A (ja) 2002-04-12
JP4203706B2 JP4203706B2 (ja) 2009-01-07

Family

ID=19689980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001009243A Expired - Fee Related JP4203706B2 (ja) 2000-09-22 2001-01-17 半導体素子のプラグ形成方法

Country Status (3)

Country Link
US (1) US6573174B2 (ja)
JP (1) JP4203706B2 (ja)
KR (1) KR100386083B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927082B1 (en) * 2004-03-10 2005-08-09 Intel Corporation Method of evaluating the quality of a contact plug fill
US7566974B2 (en) * 2004-09-29 2009-07-28 Sandisk 3D, Llc Doped polysilicon via connecting polysilicon layers
WO2008088199A1 (en) * 2007-01-18 2008-07-24 Terasemicon Corporation. Method for fabricating semiconductor device
US8486834B2 (en) * 2011-05-24 2013-07-16 Nanya Technology Corporation Method for manufacturing memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US5516730A (en) * 1994-08-26 1996-05-14 Memc Electronic Materials, Inc. Pre-thermal treatment cleaning process of wafers
US5932022A (en) * 1998-04-21 1999-08-03 Harris Corporation SC-2 based pre-thermal treatment wafer cleaning process
TW406040B (en) * 1998-06-26 2000-09-21 United Microelectronics Corp The method of removing WCMP slurry residue
KR20000008433A (ko) * 1998-07-13 2000-02-07 김영환 반도체 소자의 텅스텐 플러그 형성방법
JP3003684B1 (ja) * 1998-09-07 2000-01-31 日本電気株式会社 基板洗浄方法および基板洗浄液
KR100296127B1 (ko) * 1998-12-22 2001-08-07 박종섭 반도체소자의 콘택플러그 형성방법
US6153526A (en) * 1999-05-27 2000-11-28 Taiwan Semiconductor Manufacturing Company Method to remove residue in wolfram CMP
US6380087B1 (en) * 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process

Also Published As

Publication number Publication date
KR100386083B1 (ko) 2003-06-02
JP4203706B2 (ja) 2009-01-07
US6573174B2 (en) 2003-06-03
KR20020023051A (ko) 2002-03-28
US20020036351A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
JP5855310B2 (ja) 基板処理装置、基板処理方法及び基板処理液
US8461055B2 (en) Process for preparing cleaned surfaces of strained silicon
Meuris et al. Implementation of the IMEC-cleaning in advanced CMOS manufacturing
JP4203706B2 (ja) 半導体素子のプラグ形成方法
KR100554517B1 (ko) 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
CN113690131A (zh) 一种湿法清洗工艺
JP2004039902A (ja) 半導体装置およびその製造方法
CN101627460B (zh) 被破坏低k介电膜层去除的方法
KR100611008B1 (ko) 반도체 공정에서 웨이퍼 세정방법
KR100939770B1 (ko) 웨이퍼 세정 방법
TW404852B (en) Method for cleaning semiconductor wafer
KR100445057B1 (ko) 반도체 제조공정중 후공정에서의 웨이퍼 세정방법
KR940002738B1 (ko) 반도체기판의 표면세정방법
KR20020048647A (ko) 반도체소자의 세정 방법
JP2005051141A (ja) 半導体装置の製造方法、及び半導体製造装置
KR100219071B1 (ko) 반도체 웨이퍼 세정 방법
JPH07201791A (ja) ポリッシング後のウェーハ表面洗浄方法
KR19990009950A (ko) 반도체용 습식 세정장치 및 이를 이용한 반도체 소자 제조방법
KR20020048646A (ko) 반도체소자의 세정 방법
JPH10125643A (ja) 半導体装置の製造方法および半導体装置
KR20010057677A (ko) 웨이퍼 세정 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees