JP2002110730A - Bonding pad and semiconductor device - Google Patents

Bonding pad and semiconductor device

Info

Publication number
JP2002110730A
JP2002110730A JP2000293503A JP2000293503A JP2002110730A JP 2002110730 A JP2002110730 A JP 2002110730A JP 2000293503 A JP2000293503 A JP 2000293503A JP 2000293503 A JP2000293503 A JP 2000293503A JP 2002110730 A JP2002110730 A JP 2002110730A
Authority
JP
Japan
Prior art keywords
bonding pad
metal layer
opening
probe needle
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000293503A
Other languages
Japanese (ja)
Inventor
Motoko Ikura
素子 伊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000293503A priority Critical patent/JP2002110730A/en
Publication of JP2002110730A publication Critical patent/JP2002110730A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]

Abstract

PROBLEM TO BE SOLVED: To remove particles stuck to the tip of a probe needle, and also to suppress electrical continuity failure. SOLUTION: A polysilicon layer 6 connected to a gate electrode is formed on a silicon substrate 7, an interlayer insulating film 5 is formed thereupon, and further the bonding pad where a metal layer 2, 3, 4, having a three-layer structure, is contacted directly and laminated, is formed thereupon. By forming an opening 22 through the third metal layer 2 and a barrier metal layer 1, 1 above and below the metal layer, the convexoconcave surface is formed on this bonding pad surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置で外部と
電気的信号を入出力する端子であるボンディングパッド
と、半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bonding pad which is a terminal for inputting / outputting an electric signal from / to the outside of a semiconductor device, and a semiconductor device.

【0002】[0002]

【従来の技術】ウエハプロセスを経て製造された半導体
装置は、実装される前に検査工程において電気的特性が
検査される。その検査工程では、テスターのプローブカ
ードが用いられる。プローブカードには基板上に複数の
プローブ針が植設されており、各針が半導体装置のボン
ディングパッドに接触させられることにより電気的特性
が調べられる。その際、プローブ針は図6に示されるよ
うに押し当てられる。
2. Description of the Related Art Electrical characteristics of a semiconductor device manufactured through a wafer process are inspected in an inspection step before being mounted. In the inspection process, a probe card of a tester is used. In the probe card, a plurality of probe needles are implanted on a substrate, and each needle is brought into contact with a bonding pad of a semiconductor device, and electrical characteristics are examined. At that time, the probe needle is pressed as shown in FIG.

【0003】図6は半導体装置のボンディングパッド部
分を示しており、10はシリコン基板、12は保護膜
で、保護膜12の開口部にボンディングパッド14が露
出している。16はプローブカードのプローブ針であ
る。プローブカードにはその基板面に多数のプローブ針
16が斜め方向に植設されており、プローブカードが半
導体装置方向に押しつけられることにより、プローブ針
16の先端がボンディングパッド14の表面に沿って押
しつけられながら滑り出し、検査位置ではプローブカー
ドの押しつけが停止することにより反動で少し戻りなが
ら検査用の最終位置にて静止する。
FIG. 6 shows a bonding pad portion of a semiconductor device, in which 10 is a silicon substrate, 12 is a protective film, and a bonding pad 14 is exposed in an opening of the protective film 12. 16 is a probe needle of the probe card. A large number of probe needles 16 are obliquely implanted on the substrate surface of the probe card, and the tip of the probe needle 16 is pressed along the surface of the bonding pad 14 when the probe card is pressed toward the semiconductor device. At the inspection position, the probe card stops pressing at the inspection position, and returns to the final position for inspection while returning slightly by reaction.

【0004】この時、ボンディングパッド上でプローブ
針16の先端が摺動することによる摩擦運動により、ボ
ンディングパッド14の表面層を僅かに破り、安定した
電気的接触を得るのである。プローブ針16がこのよう
な動きを繰り返すことにより、削りとられたボンディン
グパッド表面層の金属がプローブ針16の先端に付着す
る。その結果、ボンディングパッドとの接触抵抗が大き
くなり正確な電気的特性が測定できなくなる。
At this time, the surface layer of the bonding pad 14 is slightly broken by frictional movement caused by sliding of the tip of the probe needle 16 on the bonding pad, and stable electric contact is obtained. When the probe needle 16 repeats such a movement, the metal of the bonding pad surface layer that has been cut off adheres to the tip of the probe needle 16. As a result, the contact resistance with the bonding pad increases, and accurate electrical characteristics cannot be measured.

【0005】そこで、このような不都合を解決する1つ
の方法として、プローブ針を研磨材を含んだシートに擦
り当てて、プローブ針の先端に付着した異物を削り取る
ことが行われている。しかし、その方法はプローブカー
ドに余計な動きを要求し、検査工程が複雑になる。
Therefore, as one method of solving such inconvenience, a probe needle is rubbed against a sheet containing an abrasive to scrape off foreign matter attached to the tip of the probe needle. However, that method requires extra movement of the probe card, which complicates the inspection process.

【0006】他の方法として、ボンディングパッド表面
の金属がプローブ針に付着しにくくするように、ボンデ
ィングパッドの上層にレニウム層を形成することが提案
されている(特開平11−111753号公報参照)。
また、ボンディングパッドとプローブ針との接触の問題
に関するものではないが、ボンディング作業時の衝撃に
より下層の熱酸化膜にクラックが発生するのを防止する
のを目的として、ボンディングパッド部で層間絶縁膜に
より複数の開口部を設けて凹部を作成することが提案さ
れている(特開平6−5653号公報参照)。
As another method, it has been proposed to form a rhenium layer on the bonding pad so that the metal on the surface of the bonding pad hardly adheres to the probe needle (see Japanese Patent Application Laid-Open No. H11-111753). .
Although it does not relate to the problem of contact between the bonding pad and the probe needle, an interlayer insulating film is formed at the bonding pad part to prevent cracks from occurring in the underlying thermal oxide film due to the impact during the bonding operation. It has been proposed to provide a plurality of openings to form a recess (see Japanese Patent Application Laid-Open No. 6-5653).

【0007】[0007]

【発明が解決しようとする課題】プローブ針の先端に異
物が付着しにくくするためにボンディングパッドの表面
層の材質を異ならせる提案の方法では、配線層に通常の
金属以外の金属を堆積するため、半導体製造プロセスを
大幅に変更しなければならなくなる。
In the proposed method in which the material of the surface layer of the bonding pad is made different in order to make it difficult for foreign matter to adhere to the tip of the probe needle, a metal other than a normal metal is deposited on the wiring layer. In addition, the semiconductor manufacturing process has to be drastically changed.

【0008】また、ボンディング時の衝撃を柔らげるた
めに層間絶縁膜によってボンディングパッドに凹凸を形
成する方法では、ボンディングパッドの表面メタル層の
下に層間絶縁膜の凸部が存在しており、その層間絶縁膜
の凸部上ではメタル膜が薄くなっている。そのため、検
査時にプローブ針を押し当て摺動させたときに、層間絶
縁膜上のメタル層が剥がれてしまい、その部分では後の
ボンディング時に導通不良を起こす虞れがある。
In the method of forming unevenness on a bonding pad with an interlayer insulating film in order to soften an impact at the time of bonding, a projection of the interlayer insulating film exists below a surface metal layer of the bonding pad. The metal film is thin on the protrusion of the interlayer insulating film. For this reason, when the probe needle is pressed and slid during the inspection, the metal layer on the interlayer insulating film is peeled off, and there is a possibility that a conduction failure may occur at a subsequent portion in bonding.

【0009】本発明はプローブ針の先端に付着した異物
を別の研磨材などを用いることなく除去できるような構
造をもち、導通不良も起こりにくいボンディングパッド
と、そのようなボンディングパッドを備えた半導体装置
を提供することを目的とするものである。
According to the present invention, there is provided a bonding pad having a structure capable of removing foreign substances adhering to the tip of a probe needle without using another abrasive, and having a poor conduction failure, and a semiconductor provided with such a bonding pad. It is intended to provide a device.

【0010】[0010]

【課題を解決するための手段】本発明のボンディングパ
ッドは、1層もしくは直接接触した複数層のメタル層に
より構成され、表面に凹凸が形成されたものである。メ
タル層の上又は下にはバリアメタル層が形成されること
がある。本発明でメタル層が直接接触しているというの
は、メタル層間にバリア層のような導電性の層が介在し
ている場合も含んでおり、絶縁層が介在していない状態
を指している。
The bonding pad of the present invention comprises one or a plurality of metal layers in direct contact with each other, and has a surface with irregularities. A barrier metal layer may be formed above or below the metal layer. In the present invention, the direct contact of the metal layer includes a case where a conductive layer such as a barrier layer is interposed between the metal layers, and indicates a state where the insulating layer is not interposed. .

【0011】ボンディングパッド表面の金属が剥がれて
プローブ針の先端に付着しても、ボンディングパッド表
面には凹凸が形成されているので、その付着物がプロー
ブ針から除去される。そのため、プローブ針を研磨する
などのメンテナンスが不要であり、作業負担もコストも
減少させることができる。しかも、1層もしくは直接接
触した複数層のメタル層によりボンディングパッドが構
成されているので、提案されたボンディングパッドのよ
うに内部に層間絶縁膜の凸部が埋め込まれている構造と
は異なり、メタル膜が極端に薄くなった部分がないた
め、プローブ針に擦られて電気的導通が不良になること
もない。
Even if the metal on the surface of the bonding pad is peeled off and adheres to the tip of the probe needle, the adhesion is removed from the probe needle because the bonding pad surface has irregularities. Therefore, maintenance such as polishing of the probe needle is unnecessary, and the work load and cost can be reduced. In addition, since the bonding pad is constituted by one layer or a plurality of metal layers which are in direct contact, unlike the proposed bonding pad in which the protrusion of the interlayer insulating film is embedded inside, Since there is no extremely thin portion of the film, there is no possibility that the electrical continuity is deteriorated due to the rubbing of the probe needle.

【0012】[0012]

【発明の実施の形態】ボンディングパッド表面に凹凸を
形成する方法は幾つかある。凹凸は最上層のメタル層に
複数の開口を設けることにより形成することができる。
また、凹凸は最上層よりも下層のメタル層に複数の開口
を設けることにより形成し、最上層メタル層は連続した
堆積膜とすることもできる。その凹凸を形成する開口
は、開口が形成されたメタル層の膜厚に対応した深さを
もったものとすることができる。この場合は、その開口
は他の配線部の形成と同時に形成することができ、工程
数の増加を招かない。また、その凹凸を形成する開口は
開口が形成されたメタル層の膜厚よりも浅い深さをもっ
たものとすることができる。その場合はプローブ針との
摩擦を調製することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS There are several methods for forming irregularities on the surface of a bonding pad. The unevenness can be formed by providing a plurality of openings in the uppermost metal layer.
Further, the unevenness can be formed by providing a plurality of openings in a metal layer below the uppermost layer, and the uppermost metal layer can be a continuous deposited film. The opening for forming the unevenness can have a depth corresponding to the thickness of the metal layer in which the opening is formed. In this case, the opening can be formed at the same time as the formation of another wiring portion, and the number of steps does not increase. In addition, the opening for forming the unevenness may have a depth smaller than the thickness of the metal layer in which the opening is formed. In that case, friction with the probe needle can be adjusted.

【0013】[0013]

【実施例】図1は一実施例のボンディングパッドの平面
図である。ボンディングパッド20内には複数の開口2
2が形成されている。開口22の開口幅、及び開口22
により形成される凸部の幅は、図6に示したプローブ針
16の先端幅よりも小さく、またプローブ針16の先端
部の幅よりも小さい。そのため、プローブ針16は検査
のためにプローブカードが半導体装置が押しつけられた
時と、検査終了後プローブカードを半導体装置から離す
時に、ボンディングパッド表面を摺動しつつ少なくとも
1個の段差を跨ぐことにより、プローブ針16の先端に
異物が付着していてもそのときに除去される。
FIG. 1 is a plan view of a bonding pad according to one embodiment. A plurality of openings 2 are formed in the bonding pad 20.
2 are formed. Opening width of opening 22 and opening 22
The width of the protrusion formed by the above is smaller than the width of the tip of the probe needle 16 shown in FIG. For this reason, the probe needle 16 must cross over at least one step while sliding on the bonding pad surface when the probe card is pressed against the semiconductor device for inspection and when the probe card is separated from the semiconductor device after the inspection is completed. Accordingly, even if foreign matter is attached to the tip of the probe needle 16, it is removed at that time.

【0014】図2は一実施例のボンディングパッドの断
面を表わしたものであり、図1における8−8’線位置
での断面図を表わしている。一般には半導体装置は複数
の配線層を備えており、本発明のボンディングパッドで
は配線層の間に層間絶縁膜を介在させずに直接接触する
ように積層されて構成される。図2には3層メタル構造
の配線によりボンディングパッドが形成された例を示し
ている。下から順に、シリコン基板7上にゲート電極に
つながる多結晶シリコン層6が形成され、その上に層間
絶縁膜5を介して1層目のメタル層4が形成されてい
る。さらにその上にバリアメタル層1を介して2層目の
メタル層3が形成されている。更にその上にバリアメタ
ル層1を介して3層目のメタル層2が形成され、3層目
のメタル層2上にもバリアメタル層1が形成されてい
る。
FIG. 2 shows a cross section of the bonding pad of one embodiment, and shows a cross section taken along line 8-8 'in FIG. Generally, a semiconductor device includes a plurality of wiring layers, and the bonding pad of the present invention is formed by being stacked so as to be in direct contact with each other without interposing an interlayer insulating film between the wiring layers. FIG. 2 shows an example in which bonding pads are formed by wiring having a three-layer metal structure. A polycrystalline silicon layer 6 connected to a gate electrode is formed on a silicon substrate 7 in order from the bottom, and a first metal layer 4 is formed thereon via an interlayer insulating film 5. Further, a second metal layer 3 is formed thereon via a barrier metal layer 1. Further, a third metal layer 2 is formed thereover via a barrier metal layer 1, and the barrier metal layer 1 is also formed on the third metal layer 2.

【0015】3層のメタル層2,3,4は膜厚500〜
1200nmのアルミニウム、銅又はそれらの合金から
なり、バリアメタル層1は膜厚100nm以下のチタン
やチタンナイトライドからなる。3層目のメタル層2と
その上下のバリアメタル層1,1に開口22が形成され
ることにより、このボンディングパッド表面に凹凸が形
成されている。
The three metal layers 2, 3, and 4 have a thickness of 500 to
The barrier metal layer 1 is made of 1200 nm of aluminum, copper or an alloy thereof, and is made of titanium or titanium nitride having a thickness of 100 nm or less. By forming openings 22 in the third metal layer 2 and the upper and lower barrier metal layers 1 and 1, irregularities are formed on the surface of the bonding pad.

【0016】この実施例では3層メタル層のうち、最上
層のメタル層2により開口が形成され、残った凸部が下
層のメタル層3と直接接続していることにより、ボンデ
ィングパッド内に電気的に孤立した配線部分が存在しな
い。これにより、ボンディング時の導通に支障をきたす
ことはない。
In this embodiment, an opening is formed by the uppermost metal layer 2 of the three metal layers, and the remaining protrusions are directly connected to the lower metal layer 3, so that the electrical connection is formed in the bonding pad. There is no electrically isolated wiring portion. This does not hinder conduction during bonding.

【0017】また、この実施例の開口22は、最上層の
メタル層2を他の配線部分でパターン化するのと同時に
パターン化することにより形成できるので、工程数は増
加しない。図1の実施例のボンディングパッドでは開口
22がそれぞれ孤立した矩形に形成されることにより、
凸部がメッシュ状になっているが、凹凸はこのような形
状に限らず、ストライプ状の凸部となるような開口によ
り凹凸を形成してもよい。
The opening 22 in this embodiment can be formed by patterning the uppermost metal layer 2 at the same time as patterning the other wiring portions, so that the number of steps does not increase. In the bonding pad of the embodiment shown in FIG. 1, the openings 22 are formed in isolated rectangles, respectively.
Although the convex portions are in a mesh shape, the concave and convex portions are not limited to such a shape, and the concave and convex portions may be formed by an opening that becomes a stripe-shaped convex portion.

【0018】図3は第2の実施例の断面形状を表わした
ものである。この実施例では、開口22は最上層のメタ
ル層2がその膜厚よりも浅くエッチングされていること
により形成されている。メタル層1層の膜厚よりも浅い
開口22を形成するためには、他の配線部分のパターン
化のための写真製版とエッチング工程とは別に、このボ
ンディングパッドの開口22を形成するための写真製版
とエッチング工程が必要となる。しかし、このような浅
い凹凸はプローブ針の先端に付着した異物を除去しつ
つ、プローブ針の先端との摩擦の大きさを調製するの好
都合である。
FIG. 3 shows a sectional shape of the second embodiment. In this embodiment, the opening 22 is formed by etching the uppermost metal layer 2 to a depth smaller than its thickness. In order to form the opening 22 which is shallower than the thickness of one metal layer, a photograph for forming the opening 22 of the bonding pad is formed separately from the photolithography and etching steps for patterning other wiring portions. Plate making and etching steps are required. However, such a shallow unevenness is advantageous for adjusting the magnitude of friction with the tip of the probe needle while removing foreign substances adhering to the tip of the probe needle.

【0019】図4は第3の実施例を表わしたものであ
る。ここでは、開口22は最上層のメタル層2をパター
ン化することによってではなく、その下層のメタル層3
をパターン化することによって形成されており、最上層
のメタル層2はCVD(Chemical Vapor Deposition)
法により堆積された連続膜となっている。この実施例で
は、最上層のメタル膜2が連続しているため、プローブ
針の先端に付着した異物を除去しつつ、プローブ針の先
端との摩擦を適度に緩和できる。
FIG. 4 shows a third embodiment. Here, the opening 22 is not formed by patterning the uppermost metal layer 2, but by forming the lower metal layer 3.
And the uppermost metal layer 2 is formed by CVD (Chemical Vapor Deposition).
It is a continuous film deposited by the method. In this embodiment, since the uppermost metal film 2 is continuous, the friction with the tip of the probe needle can be moderately reduced while removing the foreign matter attached to the tip of the probe needle.

【0020】図4の実施例ではメタル層3を他の配線部
分でパターン化するのと同時にパターン化することによ
り開口を形成できるので、工程数は増加しない。しか
し、図4の実施例においても、メタル層3に形成する開
口の深さを、図3の実施例のようにメタル層3の膜厚よ
りも浅く形成してもよい。開口を形成するメタル層は、
実施例に示した層に限らず、他のメタル層であってもよ
い。また、積層する層の数と膜の厚みは実施例に示した
ものに限られるものではない。また、表面に凹凸が形成
された1層のメタル配線によりボンディングパッドを形
成してもよい。
In the embodiment shown in FIG. 4, since the opening can be formed by patterning the metal layer 3 at the same time as patterning the other wiring portions, the number of steps does not increase. However, also in the embodiment of FIG. 4, the depth of the opening formed in the metal layer 3 may be smaller than the thickness of the metal layer 3 as in the embodiment of FIG. The metal layer forming the opening is
The metal layer is not limited to the layer shown in the embodiment, and may be another metal layer. Further, the number of layers to be stacked and the thickness of the film are not limited to those shown in the embodiments. Alternatively, the bonding pad may be formed by a single-layer metal wiring having unevenness on the surface.

【0021】図5は本発明のボンディングパッドを備え
た半導体装置チップを示したものである。そのチップ3
2には図1に示したようなボンディングパッド20が必
要な数だけ配置されている。このボンディングパッドを
備えたことにより、検査工程か容易になり、しかもボン
ディングパッドの導通が損なわれることもなく信頼性が
高くなる。
FIG. 5 shows a semiconductor device chip having a bonding pad according to the present invention. That chip 3
2, a required number of bonding pads 20 as shown in FIG. 1 are arranged. By providing the bonding pad, the inspection process is facilitated, and the reliability of the bonding pad is improved without impairing the conduction of the bonding pad.

【0022】[0022]

【発明の効果】本発明のボンディングパッドは、1層も
しくは直接接触した複数層のメタル層により構成され、
表面に凹凸をもっているので、プローブ針の先端に付着
した異物を除去できるとともに、ボンディングパッドの
電気的導通に対する信頼性を維持することができる。い
ずれのメタル層により開口を形成するにしても、その開
口がメタル層のパターン化によるものとすれば、そのパ
ターン化は他の配線部分のパターン化と同時に形成する
ことができるため、工程数の増加を招かない。また、開
口を開口を形成するメタル層の膜厚よりも浅くすれば、
プローブ針の先端との摩擦を調製することができる。こ
のようなボンディングパッド備えた半導体装置は、電気
的信頼性を維持しつつ、検査工程を容易にすることがで
きる。
The bonding pad of the present invention is composed of one or a plurality of metal layers in direct contact with each other.
Since the surface has irregularities, foreign substances adhering to the tip of the probe needle can be removed, and the reliability of electrical conduction of the bonding pad can be maintained. Regardless of which metal layer is used to form the opening, if the opening is formed by patterning the metal layer, the patterning can be formed simultaneously with the patterning of other wiring portions. Does not lead to an increase. Also, if the opening is made shallower than the thickness of the metal layer forming the opening,
The friction with the tip of the probe needle can be adjusted. The semiconductor device having such a bonding pad can facilitate an inspection process while maintaining electrical reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一実施例のボンディングパッドを示す平面図で
ある。
FIG. 1 is a plan view showing a bonding pad of one embodiment.

【図2】同実施例のボンディングパッドの一部を示す断
面図である。
FIG. 2 is a sectional view showing a part of the bonding pad of the embodiment.

【図3】第2の実施例のボンディングパッドの一部を示
す断面図である。
FIG. 3 is a sectional view showing a part of a bonding pad according to a second embodiment.

【図4】第3の実施例のボンディングパッドの一部を示
す断面図である。
FIG. 4 is a sectional view showing a part of a bonding pad according to a third embodiment.

【図5】半導体装置チップの一実施例を示す平面図であ
る。
FIG. 5 is a plan view showing one embodiment of a semiconductor device chip.

【図6】半導体装置のボンディングパッド部分とプロー
ブ針を示す概略断面正面図である。
FIG. 6 is a schematic sectional front view showing a bonding pad portion and a probe needle of the semiconductor device.

【符号の説明】[Explanation of symbols]

1 バリアメタル層 2,3,4 メタル層 5 層間絶縁膜 7 シリコン基板 16 プローブ針 20 ボンディングパッド 22 開口 32 半導体装置チップ Reference Signs List 1 barrier metal layer 2, 3, 4 metal layer 5 interlayer insulating film 7 silicon substrate 16 probe needle 20 bonding pad 22 opening 32 semiconductor device chip

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 1層もしくは直接接触した複数層のメタ
ル層により構成され、表面に凹凸が形成されていること
を特徴とするボンディングパッド。
1. A bonding pad comprising one or a plurality of metal layers which are in direct contact with each other, and having irregularities on the surface.
【請求項2】 前記凹凸は最上層のメタル層に複数の開
口を設けることにより形成されている請求項1に記載の
ボンディングパッド。
2. The bonding pad according to claim 1, wherein the unevenness is formed by providing a plurality of openings in an uppermost metal layer.
【請求項3】 前記凹凸は最上層よりも下層のメタル層
に複数の開口を設けることにより形成され、最上層メタ
ル層は連続した堆積膜となっている請求項1に記載のボ
ンディングパッド。
3. The bonding pad according to claim 1, wherein the unevenness is formed by providing a plurality of openings in a metal layer below the uppermost layer, and the uppermost metal layer is a continuous deposited film.
【請求項4】 前記開口は開口が形成されたメタル層の
膜厚に対応した深さをもっている請求項2又は3に記載
のボンディングパッド。
4. The bonding pad according to claim 2, wherein the opening has a depth corresponding to the thickness of the metal layer in which the opening is formed.
【請求項5】 前記開口は開口が形成されたメタル層の
膜厚よりも浅い深さをもっている請求項2又は3に記載
のボンディングパッド。
5. The bonding pad according to claim 2, wherein the opening has a depth smaller than the thickness of the metal layer in which the opening is formed.
【請求項6】 請求項1〜5のボンディングパッドをも
つ半導体装置。
6. A semiconductor device having the bonding pad according to claim 1.
JP2000293503A 2000-09-27 2000-09-27 Bonding pad and semiconductor device Pending JP2002110730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000293503A JP2002110730A (en) 2000-09-27 2000-09-27 Bonding pad and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293503A JP2002110730A (en) 2000-09-27 2000-09-27 Bonding pad and semiconductor device

Publications (1)

Publication Number Publication Date
JP2002110730A true JP2002110730A (en) 2002-04-12

Family

ID=18776279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000293503A Pending JP2002110730A (en) 2000-09-27 2000-09-27 Bonding pad and semiconductor device

Country Status (1)

Country Link
JP (1) JP2002110730A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088736A1 (en) * 2003-04-03 2004-10-14 International Business Machines Corporation Internally reinforced bond pads
JP2008205238A (en) * 2007-02-21 2008-09-04 Fujitsu Ltd Semiconductor device, semiconductor wafer structure, and semiconductor device manufacturing method
JP2012084561A (en) * 2010-10-06 2012-04-26 Fujitsu Semiconductor Ltd Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088736A1 (en) * 2003-04-03 2004-10-14 International Business Machines Corporation Internally reinforced bond pads
CN100373569C (en) * 2003-04-03 2008-03-05 国际商业机器公司 Internally reinforced bond pads
JP2008205238A (en) * 2007-02-21 2008-09-04 Fujitsu Ltd Semiconductor device, semiconductor wafer structure, and semiconductor device manufacturing method
JP2012084561A (en) * 2010-10-06 2012-04-26 Fujitsu Semiconductor Ltd Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TWI336920B (en) Pad structure and forming method of the same
JP3980387B2 (en) Capacitance detection type sensor and manufacturing method thereof
US7301231B2 (en) Reinforced bond pad for a semiconductor device
KR100388590B1 (en) Semiconductor device
US20010051426A1 (en) Method for forming a semiconductor device having a mechanically robust pad interface.
JPS63283040A (en) Semiconductor device
JP2002520841A (en) Semiconductor element with passivation
JP4372785B2 (en) Manufacturing method of semiconductor integrated circuit device
US6255586B1 (en) Interlocked bonding pad structures and methods of fabrication therefor
JP3468188B2 (en) Semiconductor device and its manufacturing method.
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
JP3952260B2 (en) Bonding pads for integrated circuits
JP2002110730A (en) Bonding pad and semiconductor device
US6194318B1 (en) Manufacturing multiple layered structures of large scale integrated semiconductor devices
JPH04192333A (en) Semiconductor device
JP2002222811A (en) Semiconductor device and manufacturing method therefor
JPH118264A (en) Semiconductor device and its manufacture
JP3544464B2 (en) Semiconductor device and manufacturing method thereof
JP2007173419A (en) Semiconductor device
JP3638085B2 (en) Semiconductor device
KR20100070633A (en) Structure for bonding pad and manufacturing method used the same
TW201133735A (en) Connection pad structure for an electronic component
US8330190B2 (en) Semiconductor device
JP3988690B2 (en) Semiconductor device and its manufacturing method
JP2006179916A (en) Semiconductor element having passivation layer