JP2002100880A - Multilayer circuit board - Google Patents

Multilayer circuit board

Info

Publication number
JP2002100880A
JP2002100880A JP2000289770A JP2000289770A JP2002100880A JP 2002100880 A JP2002100880 A JP 2002100880A JP 2000289770 A JP2000289770 A JP 2000289770A JP 2000289770 A JP2000289770 A JP 2000289770A JP 2002100880 A JP2002100880 A JP 2002100880A
Authority
JP
Japan
Prior art keywords
ground conductor
circuit board
multilayer circuit
conductor
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000289770A
Other languages
Japanese (ja)
Inventor
Koichi Iguchi
巧一 井口
Yoshiyuki Wasada
佳之 和佐田
Masaya Shimamura
雅哉 島村
Hideji Mugitani
英児 麦谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2000289770A priority Critical patent/JP2002100880A/en
Publication of JP2002100880A publication Critical patent/JP2002100880A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent deflection of a multilayer circuit board due to distortion by suppressing a thermal stress of the multilayer circuit board which occurs during heating/cooling in a solder reflow process and the like. SOLUTION: The multilayer circuit board comprises, at least one of, insulating built-up layers 3 and 4 formed on both surfaces of an insulating core layer 1, an internal wiring conductor 2 formed between the core layer 1 and the built-up layers 3 and 4, external wiring conductors 5 and 6 formed on the surface-side built-up layer 3, a circuit part 7 soldered and mounted on a part of the external wiring conductor 6, and a ground conductor 8 comprising a conductor film which is coated on the backside built-up layer 4. The ground conductor 8 comprises an intermittent part where the conductor film intermittently exists.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁性のコア層の
両面に形成された少なくとも1層以上の絶縁性のビルト
アップ層と、これらコア層及びビルトアップ層の層間に
形成された内部配線導体とを有する多層回路基板であっ
て、表面側のビルトアップ層上に形成された外部配線導
体に回路部品が搭載され、裏面側のビルトアップ層上に
導体膜からなるグランド導体が被着された多層回路基板
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to at least one or more insulating built-up layers formed on both sides of an insulating core layer, and an internal wiring formed between the core layer and the built-up layer. A multi-layer circuit board having a conductor, wherein a circuit component is mounted on an external wiring conductor formed on a front-side build-up layer, and a ground conductor made of a conductive film is applied on the back-side build-up layer. To a multilayer circuit board.

【0002】[0002]

【従来の技術】この種の多層回路基板は、次のような構
造を有する。ガラス−エポキシ樹脂等からなる絶縁性の
コア層の両面に導体膜により所定のパターンで内部配線
導体が形成される。内部配線導体が形成されたコア層の
両面に樹脂等を塗布して硬化させる手段等により、絶縁
性のビルトアップ層が形成される。このビルトアップ層
が複数層の場合、下地となるビルトアップ層の上に導体
膜により所定のパターンでさらに内部配線導体が形成さ
れ、このようにして適当な層数のビルトアップ層が形成
される。最後に多層回路基板の表面側と裏面側となる最
も外側のビルトアップ層が形成される。さらに、表面側
のビルトアップ層の上には、導体膜により所定のパター
ンで外部配線導体が形成される。また、裏面側のビルト
アップ層の上には、一様に銅箔等の導体膜を形成するこ
とにより、グランド導体が形成される。
2. Description of the Related Art This type of multilayer circuit board has the following structure. Internal wiring conductors are formed on both surfaces of an insulating core layer made of glass-epoxy resin or the like in a predetermined pattern by a conductor film. An insulating built-up layer is formed by applying a resin or the like to both surfaces of the core layer on which the internal wiring conductor is formed and curing the resin. When the built-up layer has a plurality of layers, internal wiring conductors are further formed in a predetermined pattern by a conductor film on the underlying build-up layer, and thus an appropriate number of built-up layers are formed. . Finally, the outermost build-up layers on the front and back sides of the multilayer circuit board are formed. Further, an external wiring conductor is formed on the built-up layer on the front surface in a predetermined pattern by a conductor film. Further, a ground conductor is formed by uniformly forming a conductor film such as a copper foil on the built-up layer on the back surface side.

【0003】この多層回路基板の表面側の外部配線導体
の一部は、回路部品を搭載するためのランド電極となっ
ている。このランド電極上に半田ペーストが塗布され、
その後、この多層回路基板上に回路部品が搭載され、こ
の回路部品の端子がランド電極上に載せられる。その
後、回路部品を搭載した多層回路基板をリフロー炉に導
き、加熱して前記の半田ペーストをリフローする。さら
に、多層回路基板をリフロー炉から導出し、同基板を常
温に冷却することにより、回路部品の端子がランド電極
に半田付けされ、回路部品が実装される。
A part of the external wiring conductor on the front side of the multilayer circuit board serves as a land electrode for mounting a circuit component. Solder paste is applied on this land electrode,
Thereafter, circuit components are mounted on the multilayer circuit board, and terminals of the circuit components are mounted on land electrodes. Thereafter, the multilayer circuit board on which the circuit components are mounted is guided to a reflow furnace, and heated to reflow the solder paste. Furthermore, the multilayer circuit board is drawn out of the reflow furnace, and the board is cooled to room temperature, so that the terminals of the circuit components are soldered to the land electrodes, and the circuit components are mounted.

【0004】[0004]

【発明が解決しようとしている課題】前記のような多層
回路基板では、その裏面全体またはその大半の面積にわ
たって銅箔等の導体膜からなるグランド導体が形成さ
れ、このグランド導体が多層回路基板のビルトアップ層
上にいわゆるベタ付けされる。このような多層回路基板
では、前述のようにして回路部品を実装する際の半田リ
フロー工程において、反りが生じることがある。これ
は、半田リフロー工程における加熱と冷却の過程で、ガ
ラスエポキシ樹脂等からなるコア層やビルトアップ層と
銅箔等からなるグランド導体との熱膨張率の違いによ
り、熱応力が生じ、多層回路基板に歪が生じることによ
る。
In the above-described multilayer circuit board, a ground conductor made of a conductive film such as a copper foil is formed over the entire back surface or the most area thereof, and this ground conductor is built in the multilayer circuit board. It is so-called solid on the up layer. In such a multilayer circuit board, warpage may occur in the solder reflow step when mounting circuit components as described above. This is because during the heating and cooling processes in the solder reflow process, thermal stress is generated due to the difference in the coefficient of thermal expansion between the core layer or built-up layer made of glass epoxy resin and the ground conductor made of copper foil etc. This is due to distortion of the substrate.

【0005】本発明は、このような従来の多層回路基板
における課題に鑑み、半田リフロー工程等における加
熱、冷却の過程で生じる多層回路基板の熱応力の発生を
抑え、歪による多層回路基板の反りの発生を防止するこ
とを目的とするものである。
The present invention has been made in view of the above-mentioned problems in the conventional multilayer circuit board, and suppresses the generation of thermal stress in the multilayer circuit board during the heating and cooling processes in a solder reflow process and the like, and warps the multilayer circuit board due to distortion. It is intended to prevent the occurrence of the above.

【0006】[0006]

【課題を解決するための手段】本発明では、前記の目的
を達成するため、導体膜からなるグランド導体8に、導
体膜が部分的に存在しない不連続部分を形成したもので
ある。或いは、導体膜が部分的に切れている不連続部分
を形成したものである。これらの何れの場合も、多層回
路基板を加熱、冷却するときの熱応力が緩和され、多層
回路基板の反り等の歪みが無くなる。
According to the present invention, in order to achieve the above object, a discontinuous portion in which a conductor film does not partially exist is formed in a ground conductor 8 made of a conductor film. Alternatively, a discontinuous portion in which the conductive film is partially cut is formed. In any of these cases, thermal stress when heating and cooling the multilayer circuit board is reduced, and distortion such as warpage of the multilayer circuit board is eliminated.

【0007】より具体的に本発明による多層回路基板の
構成を説明すると、この多層回路基板は、絶縁性のコア
層1の両面に形成された少なくとも1層以上の絶縁性の
ビルトアップ層3、4と、これらコア層1及びビルトア
ップ層3、4の層間に形成された内部配線導体2と、表
面側のビルトアップ層3上に形成された外部配線導体
5、6と、この外部配線導体6の一部に半田付けされて
搭載された回路部品7と、裏面側のビルトアップ層4上
に被着された導体膜からなるグランド導体8とを有す
る。そしてこの多層回路基板において、前記グランド導
体8に導体膜が部分的に存在しない不連続部分を有す
る。
More specifically, the structure of the multilayer circuit board according to the present invention will be described. This multilayer circuit board comprises at least one or more insulating built-up layers 3 formed on both sides of an insulating core layer 1. 4, the internal wiring conductor 2 formed between the core layer 1 and the built-up layers 3 and 4, the external wiring conductors 5 and 6 formed on the front-side built-up layer 3, and the external wiring conductor. 6 has a circuit component 7 mounted by soldering, and a ground conductor 8 made of a conductive film adhered on the built-up layer 4 on the back surface side. In this multilayer circuit board, the ground conductor 8 has a discontinuous portion in which a conductor film does not partially exist.

【0008】前記のグランド導体8の導体膜が部分的に
存在しない不連続部分は、例えば、グランド導体8に設
けられた複数の孔9、10、11である。このような多
層回路基板では、加熱、冷却により、多層回路基板を構
成するコア層1やビルトアップ層3、4やグランド導体
8が熱膨張し或いは収縮しようとするとき、グランド導
体8の歪みが孔9、10、11側に吸収される。また、
孔9、10、11の面積だけ、グランド導体8のビルド
アップ層4に密着する面積が減少する。このため、絶縁
材料であるコア層1やビルトアップ層3、4と金属材料
であるグランド導体8との熱応力が緩和され、多層回路
基板の熱応力による反りが発生しにくくなる。
The discontinuous portions of the ground conductor 8 where the conductor film does not partially exist are, for example, a plurality of holes 9, 10, 11 provided in the ground conductor 8. In such a multilayer circuit board, when the core layer 1, the built-up layers 3, 4 and the ground conductor 8 constituting the multilayer circuit board are thermally expanded or contracted by heating and cooling, the distortion of the ground conductor 8 is reduced. It is absorbed in the holes 9, 10, 11 side. Also,
The area of the ground conductor 8 in close contact with the build-up layer 4 is reduced by the area of the holes 9, 10, and 11. For this reason, the thermal stress between the core layer 1 and the built-up layers 3 and 4 as the insulating material and the ground conductor 8 as the metal material is reduced, and the multilayer circuit board is less likely to warp due to the thermal stress.

【0009】この場合において、グランド導体8に設け
た複数の孔11を多角形とし、隣接する多角形の孔11
の間の導体膜の幅を何れも一定とすると、グランド導体
8の熱膨張による歪みが全体として均一に吸収される。
しかも、グランド導体8の電気抵抗が全体として均一に
なることから、インピーダンスも良好となる。
In this case, the plurality of holes 11 provided in the ground conductor 8 are polygonal, and the adjacent polygonal holes 11
If the width of the conductor film between them is constant, distortion due to thermal expansion of the ground conductor 8 is uniformly absorbed as a whole.
Moreover, since the electric resistance of the ground conductor 8 becomes uniform as a whole, the impedance is also improved.

【0010】さらに本発明による多層回路基板の他の形
態は、前記グランド導体8に導体膜が部分的に切れた不
連続部分を有するものである。グランド導体8の導体膜
が部分的に切れた不連続部分は、例えばグランド導体8
に設けられたスリット12である。このような多層回路
基板においても、前述のものと同様に、スリット12に
よって、加熱、冷却時のグランド導体8の熱応力による
歪みが許容され、多層回路基板に大きな熱応力が生じな
い。
In another embodiment of the multilayer circuit board according to the present invention, the ground conductor 8 has a discontinuous portion in which a conductor film is partially cut. The discontinuous portion where the conductor film of the ground conductor 8 is partially cut is, for example, the ground conductor 8
Are provided in the slit 12. Also in such a multilayer circuit board, as in the above-described case, the slit 12 allows distortion due to the thermal stress of the ground conductor 8 during heating and cooling, and does not generate a large thermal stress in the multilayer circuit board.

【0011】このような多層回路基板において、隣接す
るスリット12が90゜の角度をなすように配置されて
いると、グランド導体8の熱膨張による歪みが縦横に吸
収、分散される。また、スリット12が互いに交差する
ことなく配置されていると、グランド導体8はその全体
が電気的に連なっていることから、グランド導体8の電
気抵抗が部分的に高くなることがなく、インピーダンス
も良好となる。さらに、隣接するスリット12の間隔を
何れも等しくすることにより、全てのスリット12の間
の電気抵抗が均一になり、さらにインピーダンスが良好
となる。
In such a multilayer circuit board, if the adjacent slits 12 are arranged at an angle of 90 °, the distortion due to the thermal expansion of the ground conductor 8 is absorbed and dispersed vertically and horizontally. When the slits 12 are arranged without crossing each other, the ground conductor 8 is entirely electrically connected, so that the electrical resistance of the ground conductor 8 does not partially increase and the impedance is also reduced. It will be good. Further, by making the intervals between the adjacent slits 12 equal, the electric resistance between all the slits 12 becomes uniform, and the impedance is further improved.

【0012】[0012]

【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について、具体的且つ詳細に説明する。
図1は、完成した多層回路基板の表面側にチップ状の回
路部品7を搭載し、多層回路基板の表面上の外部配線
5、6のうち、ランド電極となる外部配線6、6に前記
回路部品7の両端の端子を半田付けした例を示す。本発
明による多層回路基板では、チップ状の回路部品7以外
に、多数の端子を有するパッケージ部品等も搭載され
る。
Embodiments of the present invention will now be described specifically and in detail with reference to the drawings.
FIG. 1 shows a state in which a chip-shaped circuit component 7 is mounted on the front side of a completed multilayer circuit board, and among the external wirings 5 and 6 on the surface of the multilayer circuit board, the external wirings 6 and 6 serving as land electrodes are connected to the circuit. An example in which terminals at both ends of a component 7 are soldered is shown. In the multilayer circuit board according to the present invention, besides the chip-shaped circuit component 7, a package component having a large number of terminals is mounted.

【0013】このような多層回路基板の構成を、その製
法に従って説明する。まず、ガラス−エポキシ樹脂等か
らなる絶縁性のコア層1を用意し、このコア層1の両面
に銅等の導体箔を圧着するか、或いはメッキをすること
により導体箔を形成する。次に、このコア層1の両面の
導体箔に所定のパターンでレジスト膜を印刷し、レジス
ト膜に覆われていない部分を選択的にエッチングするこ
とにより、導体箔をパターニングする。その後、レジス
ト膜を洗浄、除去することにより、コア層1の両面に所
定のパターンでパターニングされた導体膜からなる内部
配線導体2、2が形成される。
The structure of such a multilayer circuit board will be described according to its manufacturing method. First, an insulating core layer 1 made of glass-epoxy resin or the like is prepared, and a conductive foil such as copper is crimped or plated on both surfaces of the core layer 1 to form a conductive foil. Next, a resist film is printed in a predetermined pattern on the conductor foils on both surfaces of the core layer 1, and portions not covered with the resist film are selectively etched to pattern the conductor foil. Thereafter, the resist film is washed and removed, thereby forming the internal wiring conductors 2 and 2 made of a conductor film patterned in a predetermined pattern on both surfaces of the core layer 1.

【0014】次に、この内部配線導体2、2を形成した
コア層1の両面に樹脂シートを圧着するかまたは樹脂ペ
ーストを塗布して硬化させる手段等により、絶縁性のビ
ルトアップ層3、4を形成する。図1の例では、コア層
1の両面にそれぞれ1層ずつのビルトアップ層3、4を
形成しているが、さらにビルトアップ層3、4を複数層
ずつ形成するときは、下地となるビルトアップ層2、2
の上に、コア層1に形成したのと同様にして、内部配線
導体となる回路配線パターンを形成する。またこのビル
トアップ層3、4には、その上にある内部配線導体を別
の層にある内部配線導体2、2と接続するため、ビアホ
ールを穿孔し、そのビアホールにメッキを施してビアホ
ール導体を形成する。
Next, a resin sheet is pressure-bonded to both surfaces of the core layer 1 on which the internal wiring conductors 2 and 2 are formed, or a resin paste is applied and cured to form an insulating built-up layer 3 or 4. To form In the example of FIG. 1, one built-up layer 3 and 4 are formed on both surfaces of the core layer 1 respectively. However, when a plurality of built-up layers 3 and 4 are further formed, a built-in Up layer 2, 2
A circuit wiring pattern serving as an internal wiring conductor is formed thereon in the same manner as that formed on the core layer 1. In order to connect the internal wiring conductors on the built-up layers 3 and 4 to the internal wiring conductors 2 and 2 on another layer, via holes are drilled, and the via holes are plated to form via hole conductors. Form.

【0015】このようにして適当な層数のビルトアップ
層3、4を形成した後、最後に形成した表面側のビルト
アップ層3の上に銅箔等の導体箔を圧着するか、或いは
メッキを施し、導体箔を形成した後、前述のコア層1の
両面に内部配線導体2、2を形成したのと同じ手段でこ
の導体箔をパターニングし、外部配線導体5、6を形成
する。他方、最後に形成した裏面側のビルトアップ層4
の上にも同様にして導体箔を形成し、これを同様の手段
でパターニングに、グランド導体8を形成する。この最
も外側のビルトアップ層3、4にも、その上にある外部
配線導体5、6やグランド導体8を内部配線導体2、2
と接続するため、ビアホールを穿孔し、そのビアホール
にメッキを施してビアホール導体(図示せず)を形成す
る。これにより、図1に示すような多層回路基板が完成
する。
After the appropriate number of built-up layers 3 and 4 are formed in this way, a conductive foil such as a copper foil is crimped or plated on the last built-up layer 3 on the front side. After forming a conductor foil, the conductor foil is patterned by the same means as that for forming the internal wiring conductors 2 and 2 on both surfaces of the core layer 1 to form external wiring conductors 5 and 6. On the other hand, the last built-up layer 4 on the back side
Similarly, a conductor foil is formed thereon, and is patterned by the same means to form a ground conductor 8. The outer wiring conductors 5 and 6 and the ground conductor 8 on the outermost built-up layers 3 and 4 are also connected to the inner wiring conductors 2 and 2.
In order to connect to the via hole, a via hole is formed, and the via hole is plated to form a via hole conductor (not shown). Thus, a multilayer circuit board as shown in FIG. 1 is completed.

【0016】図2は、グランド導体8のパターンの例を
示している。この図2に示すグランド導体8では、導体
箔をパターニングし、縦横に等間隔で円形の孔9を設
け、グランド導体8に部分的に導体膜が存在しない不連
続部分を設けている。こうすることにより、通常の多層
回路基板よりグランド導体8の面積を少なくすることが
できる。例えば、通常の多層回路基板では、表面の外部
配線導体5、6が占める面積と裏面のグランド導体8が
占める面積との比が2前後あるのに対し、この比を1.
4前後とすることができる。
FIG. 2 shows an example of a pattern of the ground conductor 8. In the ground conductor 8 shown in FIG. 2, the conductor foil is patterned, circular holes 9 are provided at equal intervals in the vertical and horizontal directions, and the ground conductor 8 is partially provided with a discontinuous portion where no conductive film exists. By doing so, the area of the ground conductor 8 can be smaller than that of a normal multilayer circuit board. For example, in a typical multilayer circuit board, the ratio of the area occupied by the external wiring conductors 5 and 6 on the front surface to the area occupied by the ground conductor 8 on the rear surface is about 2, whereas the ratio is 1.
It can be around 4.

【0017】このようにして作られた多層回路基板にお
いては、そのコア層1やビルトアップ層2、2の層間の
内部配線導体2、表面の外部配線導体5、6及び裏面の
グランド導体8は回路配線としてつながっており、図示
してないビアホール導体で接続されている。このうちグ
ランド導体8は、アースとして機能する。
In the multilayer circuit board thus manufactured, the internal wiring conductor 2 between the core layer 1 and the built-up layers 2 and 2, the external wiring conductors 5 and 6 on the front surface, and the ground conductor 8 on the back surface are formed. They are connected as circuit wiring and are connected by via-hole conductors (not shown). The ground conductor 8 functions as a ground.

【0018】多層回路基板の表面側の外部配線導体5、
6の一部の外部電極6は、回路部品7を搭載するための
ランド電極であり、このランド電極である外部電極6上
に半田ペーストを塗布する。その後、この多層回路基板
上に回路部品7を搭載し、この回路部品7の両端の端子
をランド電極である外部配線導体6、6の上に載せる。
その後、回路部品7を搭載した多層回路基板をリフロー
炉に導き、加熱して前記の半田ペーストをリフローす
る。さらに、多層回路基板をリフロー炉から導出し、同
基板を常温に冷却することにより、回路部品7の端子が
外部配線導体6、6に半田付けされる。
The external wiring conductor 5 on the front side of the multilayer circuit board,
Some of the external electrodes 6 are land electrodes for mounting the circuit components 7, and a solder paste is applied on the external electrodes 6 which are the land electrodes. Thereafter, the circuit component 7 is mounted on the multilayer circuit board, and terminals at both ends of the circuit component 7 are mounted on the external wiring conductors 6, which are land electrodes.
Thereafter, the multilayer circuit board on which the circuit components 7 are mounted is guided to a reflow furnace and heated to reflow the solder paste. Further, the terminals of the circuit component 7 are soldered to the external wiring conductors 6 by drawing the multilayer circuit board out of the reflow furnace and cooling the board to room temperature.

【0019】この半田付け工程に当たっては、多層回路
基板の加熱、冷却により、その裏面のグランド導体8が
熱膨張しようとするとき、グランド導体8の歪みが孔9
により吸収される。また、孔9の面積だけ、グランド導
体8のビルドアップ層4に密着する面積が減少し、裏面
のグランド導体8と表面の外部配線導体5、6との面積
比を小さくすることができる。このため、半田付け工程
での多層回路基板の熱応力が緩和され、多層回路基板に
反りが発生しにくくなる。
In this soldering step, when the ground conductor 8 on the back surface of the multilayer circuit board is about to thermally expand due to heating and cooling of the multilayer circuit board, the distortion of the ground conductor 8 is caused by the hole 9.
Is absorbed by In addition, the area of the ground conductor 8 in close contact with the build-up layer 4 is reduced by the area of the hole 9, and the area ratio between the ground conductor 8 on the back surface and the external wiring conductors 5 and 6 on the front surface can be reduced. For this reason, the thermal stress of the multilayer circuit board in the soldering step is reduced, and the multilayer circuit board is less likely to warp.

【0020】図3は、グランド導体8のパターンの他の
例を示す。このグランド導体8では、図2により前述し
たグランド導体8の孔9に加え、それら孔9の間により
径の小さな小孔10を配置したものである。このような
大きな径の孔9と小さな径の孔10との組み合わせによ
り、多層回路基板を加熱、冷却したときのグランド導体
8の熱応力による歪みをより均一に分散できる。
FIG. 3 shows another example of the pattern of the ground conductor 8. In this ground conductor 8, small holes 10 having a smaller diameter are arranged between the holes 9 in addition to the holes 9 of the ground conductor 8 described above with reference to FIG. With such a combination of the large-diameter holes 9 and the small-diameter holes 10, distortion due to thermal stress of the ground conductor 8 when the multilayer circuit board is heated and cooled can be more uniformly dispersed.

【0021】図4は、グランド導体8のパターンの他の
例を示す。このグランド導体8では、図2により前述し
たグランド導体8の円形の孔9に代えて、六角形の孔1
1を設けたものである。この六角形の孔11の対向する
頂点を結ぶ一つの対角線は、何れも同じ方向に向いてい
る。すなわち、図4では一対の対向する頂点が上下の方
向に向いている。さらに、隣接する孔11は、前記の対
角線に対して±45゜の方向に一定の間隔で配置されて
おり、これにより、孔11の間の導体膜の幅は、全ての
孔11の間において均一である。このため、多層回路基
板を加熱、冷却したときのグランド導体8の熱応力によ
る歪みが均一に分散される。しかも、全ての孔11の間
の導体膜の幅が同じであることから、それらの電気抵抗
が均一になり、インピーダンスも良好となる。
FIG. 4 shows another example of the pattern of the ground conductor 8. In this ground conductor 8, instead of the circular hole 9 of the ground conductor 8 described above with reference to FIG.
1 is provided. One diagonal line connecting the opposing vertices of the hexagonal hole 11 faces in the same direction. That is, in FIG. 4, the pair of opposing vertices are oriented in the up-down direction. Further, the adjacent holes 11 are arranged at regular intervals in the direction of ± 45 ° with respect to the diagonal line, whereby the width of the conductor film between the holes 11 is reduced between all the holes 11. It is uniform. Therefore, the distortion due to the thermal stress of the ground conductor 8 when the multilayer circuit board is heated and cooled is uniformly dispersed. Moreover, since the width of the conductor film between all the holes 11 is the same, their electric resistance becomes uniform and the impedance becomes good.

【0022】図5は、グランド導体8のパターンの他の
例を示す。このグランド導体8では、図2から図4によ
り前述したグランド導体8のような孔ではなく、グラン
ド導体8の導体膜が部分的に切れたスリット12を設け
たものである。図5に示すように、隣接するスリット1
2は、互いに交差することなく、90゜の角度をなすよ
う配列されており、しかもそれら隣接するスリット12
の間隔は何れも等しい。このため、多層回路基板を加
熱、冷却したときのグランド導体8の熱応力による歪み
が縦横に均一に分散される。しかも、隣接するスリット
12の間隔が全て等しいことから、それらスリット12
の間の電気抵抗が均一になり、インピーダンスも良好と
なる。
FIG. 5 shows another example of the pattern of the ground conductor 8. The ground conductor 8 has a slit 12 in which the conductor film of the ground conductor 8 is partially cut, instead of the hole as in the ground conductor 8 described above with reference to FIGS. As shown in FIG.
2 are arranged at an angle of 90 ° without intersecting with each other, and the slits 12 adjacent to each other are arranged.
Are equal. For this reason, the distortion due to the thermal stress of the ground conductor 8 when the multilayer circuit board is heated and cooled is uniformly dispersed in the vertical and horizontal directions. Moreover, since the intervals between the adjacent slits 12 are all equal, these slits 12
, The electrical resistance between them becomes uniform, and the impedance becomes good.

【0023】なお、図示の例では、グランド導体8の最
も外側のスリット12で、グランド導体8の各辺と90
゜の角度をなすスリット12は、何れも他のスリット1
2より長く、グランド導体8の各辺に達している。他
方、このグランド導体8の最も外側のスリット12で、
グランド導体8の各辺と90゜の角度をなすスリット1
2も、他のスリット12と同じ長さとすることは、もち
ろん可能である。
In the illustrated example, the outermost slit 12 of the ground conductor 8 is connected to each side of the ground conductor 8 by 90 degrees.
Each of the slits 12 forming an angle of ゜ is the other slit 1
2 and reaches each side of the ground conductor 8. On the other hand, in the outermost slit 12 of the ground conductor 8,
Slit 1 at an angle of 90 ° with each side of ground conductor 8
Of course, it is also possible that 2 has the same length as the other slits 12.

【0024】図6は、グランド導体8のパターンの他の
例を示す。このグランド導体8では、図5により前述し
たグランド導体8のパターンにおいて、それらのスリッ
ト12の間に孔9を設けたものである。このグランド導
体8のパターンでは、前記のスリット12と孔9との双
方の熱応力の緩和作用が併用されるため、多層回路基板
を加熱、冷却したときのグランド導体8の熱応力による
歪みが分散されやすくなる。
FIG. 6 shows another example of the pattern of the ground conductor 8. In this ground conductor 8, holes 9 are provided between the slits 12 in the pattern of the ground conductor 8 described above with reference to FIG. In the pattern of the ground conductor 8, the effect of reducing the thermal stress of both the slit 12 and the hole 9 is used together, so that the distortion due to the thermal stress of the ground conductor 8 when the multilayer circuit board is heated and cooled is dispersed. It is easy to be.

【0025】[0025]

【発明の効果】以上説明した通り、本発明による多層回
路基板では、加熱、冷却により、多層回路基板が熱膨張
し或いは収縮しようとするとき、絶縁材料であるコア層
1やビルトアップ層3、4と金属材料であるグランド導
体8との熱応力が緩和され、多層回路基板の熱応力によ
る反りが発生しにくくなる。
As described above, in the multilayer circuit board according to the present invention, when the multilayer circuit board is about to expand or contract due to heating or cooling, the core layer 1 or the built-up layer 3, which is an insulating material, The thermal stress between the metal substrate 4 and the ground conductor 8, which is a metal material, is reduced, and the multilayer circuit board is less likely to be warped due to the thermal stress.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である多層回路基板の例を
示す部分縦断側面図である。
FIG. 1 is a partial vertical sectional side view showing an example of a multilayer circuit board according to an embodiment of the present invention.

【図2】本発明の一実施形態である多層回路基板のグラ
ンド導体のパターンの例を示す裏面図である。
FIG. 2 is a rear view showing an example of a ground conductor pattern of the multilayer circuit board according to one embodiment of the present invention.

【図3】グランド導体のパターンの他の例を示す裏面図
である。
FIG. 3 is a back view showing another example of the pattern of the ground conductor.

【図4】グランド導体のパターンの他の例を示す裏面図
である。
FIG. 4 is a back view showing another example of the pattern of the ground conductor.

【図5】グランド導体のパターンの他の例を示す裏面図
である。
FIG. 5 is a back view showing another example of the pattern of the ground conductor.

【図6】グランド導体のパターンの他の例を示す裏面図
である。
FIG. 6 is a rear view showing another example of the pattern of the ground conductor.

【符号の説明】[Explanation of symbols]

1 コア層 3 ビルトアップ層 4 ビルトアップ層 2 内部配線導体 5 外部配線導体 6 外部配線導体 7 回路部品 8 グランド導体 9 グランド導体の孔 10 グランド導体の孔 11 グランド導体の孔 12 グランド導体のスリット Reference Signs List 1 core layer 3 build-up layer 4 build-up layer 2 internal wiring conductor 5 external wiring conductor 6 external wiring conductor 7 circuit component 8 ground conductor 9 ground conductor hole 10 ground conductor hole 11 ground conductor hole 12 ground conductor slit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 島村 雅哉 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 麦谷 英児 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 Fターム(参考) 5E346 AA45 CC04 CC09 EE31 FF45 GG15 GG25 GG28 HH31  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Masaya Shimamura, Inventor Taiyo Electric Power Co., Inc. 6-16-20 Ueno, Taito-ku, Tokyo (72) Inventor Hideji Mugitani 6-16-20, Ueno, Taito-ku, Tokyo Taiyo F Term (in reference) 5E346 AA45 CC04 CC09 EE31 FF45 GG15 GG25 GG28 HH31

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性のコア層(1)の両面に形成され
た少なくとも1層以上の絶縁性のビルトアップ層
(3)、(4)と、これらコア層(1)及びビルトアッ
プ層(3)、(4)の層間に形成された内部配線導体
(2)と、表面側のビルトアップ層(3)上に形成され
た外部配線導体(5)、(6)と、この外部配線導体
(6)の一部に半田付けされて搭載された回路部品
(7)と、裏面側のビルトアップ層(4)上に被着され
た導体膜からなるグランド導体(8)とを有する多層回
路基板において、前記グランド導体(8)に導体膜が部
分的に存在しない不連続部分を有することを特徴とする
多層回路基板。
1. At least one or more insulating built-up layers (3) and (4) formed on both sides of an insulating core layer (1), and these core layers (1) and built-up layers (3). Internal wiring conductors (2) formed between the layers 3) and (4), external wiring conductors (5) and (6) formed on the built-up layer (3) on the front side, and the external wiring conductors A multilayer circuit having a circuit component (7) mounted on a part of (6) by soldering, and a ground conductor (8) made of a conductive film applied on a built-up layer (4) on the back side. A multilayer circuit board, characterized in that the board has a discontinuous portion where the conductor film does not partially exist in the ground conductor (8).
【請求項2】 グランド導体(8)の導体膜が部分的に
存在しない不連続部分が、グランド導体(8)に設けら
れた複数の孔(9)、(10)、(11)であることを
特徴とする請求項1に記載の多層回路基板。
2. The plurality of holes (9), (10), and (11) provided in the ground conductor (8) are discontinuous portions where the conductor film of the ground conductor (8) is partially absent. The multilayer circuit board according to claim 1, wherein:
【請求項3】 グランド導体(8)の導体膜が部分的に
存在しない不連続部分が、グランド導体(8)に設けら
れた多角形の複数の孔(11)であり、隣接する多角形
の孔(11)の間の導体膜の幅は、何れも一定であるこ
とを特徴とする請求項1または2に記載の多層回路基
板。
3. The discontinuous portion of the ground conductor (8) where the conductor film does not partially exist is a plurality of polygonal holes (11) provided in the ground conductor (8). 3. The multilayer circuit board according to claim 1, wherein the width of the conductor film between the holes is constant. 4.
【請求項4】 絶縁性のコア層(1)の両面に形成され
た少なくとも1層以上の絶縁性のビルトアップ層
(3)、(4)と、これらコア層(1)及びビルトアッ
プ層(3)、(4)の層間に形成された内部配線導体
(2)と、表面側のビルトアップ層(3)上に形成され
た外部配線導体(5)、(6)と、この外部配線導体
(6)の一部に半田付けされて搭載された回路部品
(7)と、裏面側のビルトアップ層(4)上に被着され
た導体膜からなるグランド導体(8)とを有する多層回
路基板において、前記グランド導体(8)に導体膜が部
分的に切れた不連続部分を有することを特徴とする多層
回路基板。
4. At least one or more insulating built-up layers (3) and (4) formed on both surfaces of the insulating core layer (1), and the core layer (1) and the built-up layer (4). Internal wiring conductors (2) formed between the layers 3) and (4), external wiring conductors (5) and (6) formed on the built-up layer (3) on the front side, and the external wiring conductors A multilayer circuit having a circuit component (7) mounted on a part of (6) by soldering, and a ground conductor (8) made of a conductive film applied on a built-up layer (4) on the back side. A multilayer circuit board, wherein the ground conductor (8) has a discontinuous portion in which a conductor film is partially cut off.
【請求項5】 グランド導体(8)の導体膜が部分的に
切れた不連続部分が、グランド導体(8)に設けられた
スリット(12)であることを特徴とする請求項4に記
載の多層回路基板。
5. The ground conductor (8) according to claim 4, wherein the discontinuous portion in which the conductor film of the ground conductor (8) is partially cut is a slit (12) provided in the ground conductor (8). Multilayer circuit board.
【請求項6】 隣接するスリット(12)が、互いに交
差することなく90゜の角度をなすように縦横に向けて
配置されていることを特徴とする請求項5に記載の多層
回路基板。
6. The multilayer circuit board according to claim 5, wherein the adjacent slits (12) are arranged vertically and horizontally so as to form an angle of 90 ° without intersecting with each other.
【請求項7】 隣接スリット12が、それらの間隔が何
れも互いに等しくなるよう配列されていることを特徴と
する請求項5または6に記載の多層回路基板。
7. The multilayer circuit board according to claim 5, wherein the adjacent slits 12 are arranged so that their intervals are equal to each other.
JP2000289770A 2000-09-25 2000-09-25 Multilayer circuit board Withdrawn JP2002100880A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000289770A JP2002100880A (en) 2000-09-25 2000-09-25 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000289770A JP2002100880A (en) 2000-09-25 2000-09-25 Multilayer circuit board

Publications (1)

Publication Number Publication Date
JP2002100880A true JP2002100880A (en) 2002-04-05

Family

ID=18773108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000289770A Withdrawn JP2002100880A (en) 2000-09-25 2000-09-25 Multilayer circuit board

Country Status (1)

Country Link
JP (1) JP2002100880A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004631A (en) * 2006-06-20 2008-01-10 Sharp Corp Substrate base and manufacturing method of flexible printed wiring board
US7368819B2 (en) 2004-05-27 2008-05-06 Canon Kabushiki Kaisha Multilayer printed wiring board and multilayer printed circuit board
JP5236826B1 (en) * 2012-08-15 2013-07-17 太陽誘電株式会社 Electronic component built-in board
JP2015103779A (en) * 2013-11-28 2015-06-04 京セラサーキットソリューションズ株式会社 Wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368819B2 (en) 2004-05-27 2008-05-06 Canon Kabushiki Kaisha Multilayer printed wiring board and multilayer printed circuit board
JP2008004631A (en) * 2006-06-20 2008-01-10 Sharp Corp Substrate base and manufacturing method of flexible printed wiring board
JP5236826B1 (en) * 2012-08-15 2013-07-17 太陽誘電株式会社 Electronic component built-in board
CN103402312A (en) * 2012-08-15 2013-11-20 太阳诱电株式会社 A substrate with built-in electronic components
CN103402312B (en) * 2012-08-15 2014-09-03 太阳诱电株式会社 A substrate with built-in electronic components
KR101445548B1 (en) * 2012-08-15 2014-09-29 다이요 유덴 가부시키가이샤 Substrate with built-in electronic component
US9078370B2 (en) 2012-08-15 2015-07-07 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
JP2015103779A (en) * 2013-11-28 2015-06-04 京セラサーキットソリューションズ株式会社 Wiring board

Similar Documents

Publication Publication Date Title
JP2010199216A (en) Component mounting structure and component mounting method
JP2799472B2 (en) Substrate for mounting electronic components
JP2006310421A (en) Printed wiring board with built-in components and its manufacturing method
US6459585B1 (en) Method of producing printed circuit boards and a heat sink arrangement produced in accordance with the method
JP3289858B2 (en) Method of manufacturing multi-chip module and method of mounting on printed wiring board
JP2006339545A (en) Metal core circuit board
JP2002100880A (en) Multilayer circuit board
JP2001077228A (en) Printed wiring board for semiconductor package and manufacture thereof
JPH07336030A (en) Solder land structure for printed circuit board
JP2000261152A (en) Printed wiring board assembly
JP2002100841A (en) Multilayer circuit board
JP2000261109A (en) Wiring board
JPH0621628A (en) Printed wiring board
JP2009130147A (en) Electronic chip component, and mounting method for electronic chip component
JPH1051094A (en) Printed wiring board, and its manufacture
JP7279781B2 (en) Resin multilayer substrates and electronic components
JP2000165045A (en) Printed wiring board
KR20020069675A (en) Junction method for a flexible printed circuit board
JP7184933B2 (en) power converter
US11058008B2 (en) PCB panel, PCB, and manufacturing method
JP2007221014A (en) Multi-layer wiring substrate structure
JP2006041238A (en) Wiring board and manufacturing method thereof
JPH10135629A (en) Printed wiring board
JPH08162765A (en) Multilayer printed wiring board
JP2917537B2 (en) Mounting method of IC package for surface mounting

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204