JP2002100127A - エラー訂正コード・システム及び方法 - Google Patents

エラー訂正コード・システム及び方法

Info

Publication number
JP2002100127A
JP2002100127A JP2001206336A JP2001206336A JP2002100127A JP 2002100127 A JP2002100127 A JP 2002100127A JP 2001206336 A JP2001206336 A JP 2001206336A JP 2001206336 A JP2001206336 A JP 2001206336A JP 2002100127 A JP2002100127 A JP 2002100127A
Authority
JP
Japan
Prior art keywords
byte
decoder
reliability
error
erasure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001206336A
Other languages
English (en)
Inventor
Oleriano Hasun Martin
マーティン・オーレリアーノ・ハスン
Michael H Ne Richard
リチャード・マイケル・エイチ・ネ
Moteibuhai Peito Arubindo
アルビンド・モティブハイ・ペイト
Tetsuya Tamura
テツヤ・タムラ
Marshall Toreiji Barry
バリー・マーシャル・トレイジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002100127A publication Critical patent/JP2002100127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H03M13/453—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding
    • H03M13/455—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding using a set of erasure patterns or successive erasure decoding, e.g. generalized minimum distance [GMD] decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 性能に大きく影響することなく、ビット信頼
度情報を失うことなく、最尤デコーディング手法の複雑
度及び結果の待ち時間を低減するデコーディング方法及
びシステムを提供する。 【解決手段】 ソフト・エラー訂正代数デコーダ及び関
連方法が、消去信頼度数を用いて、エラー位置及び値を
導出する。詳細には、エラー消去率が最大化されるよう
に、最尤（ＭＬ）デコーダからの記号信頼度数と、内部
変調コード記号からのパリティ・チェック成功／失敗と
が、リード・ソロモン・デコーダにより反復的に組み合
わされる。ソフト・エラー訂正（ＥＣＣ）代数デコーダ
及び関連方法が、バイナリ・コード及び検出器側の情報
を用いて、リード・ソロモン符号をデコードする。リー
ド・ソロモン符号は消去チャネル上での使用のために最
適化される。しきい値調整アルゴリズムが、検出器エラ
ー・フィルタ出力及び変調コード制約成功／失敗情報に
もとづき、消去候補を修飾する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ記憶装置の分
野に関し、特に、ソフト・エラー訂正代数デコーダを使
用するシステム及び方法に関する。より詳細には、本発
明によれば、要求チェック・バイト数を最小化する目的
で、最尤（ＭＬ）デコーダからのバイト信頼度数と、内
部変調コード記号からのパリティ・チェック成功／失敗
とが、エラー消去率を最大化するように、リード・ソロ
モン・デコーダにより反復的に組み合わされる。
【０００２】
【従来の技術】記憶装置へのデータの記憶に関連する、
巡回（サイクリック）エラー訂正コードの使用は、十分
に確立されており、一般に記憶システムにおける信頼度
要求事項として認識されている。一般に、エラー訂正プ
ロセスは、各エラーの位置及び値を決定するためのシン
ドローム・バイトの処理を含む。非ゼロのシンドローム
・バイトは、データが記憶媒体に書込まれるときに生成
される、エラー文字の排他的論理和から生成される。
【０００３】使用されるエラー訂正コード（ＥＣＣ）チ
ェック文字の数は、コードの所望のパワーに依存する。
例として、記憶装置への８ビット・バイトの記憶に関連
して使用される、今日の多くのＥＣＣシステムでは、最
大でも２５５バイト位置の長さを有するコードワード内
において訂正される各エラーに対して、２チェック・バ
イトが使用される。従って、例えば２４９データ・バイ
ト及び６チェック・バイトを有するデータ・ブロック内
の３つまでのエラーを訂正するためには、６チェック・
バイトが要求される。従って、こうしたシステムでは、
６つの特殊なシンドローム・バイトが生成される。記憶
装置から読出される２５５バイトのデータ・ワード内
に、エラーが存在しない場合には、６シンドローム・バ
イトはオールゼロ・パターンである。こうした条件の下
では、シンドローム処理は要求されず、データ・ワード
が中央処理ユニットに送信される。しかしながら、１つ
以上のシンドローム・バイトが非ゼロの場合、シンドロ
ーム処理はエラーのバイトの位置を識別し、更に各エラ
ー位置のエラー・パターンを識別するプロセスを含む。
【０００４】通常のシンドローム処理操作に関する基礎
的な数学上の概念及び演算が、様々な刊行物で述べられ
ている。これらの演算及び数学的な説明では、一般に最
初に"エラー・ロケータ多項式"と呼ばれるものの使用に
より、エラーの位置を識別する。エラー・ロケータ多項
式の使用に関する数学の全般的な目的は、システムにお
いて生成されるシンドローム・バイトだけを使用するこ
とにより、エラーのバイト位置を定義することである。
【０００５】従来、シンドロームの観点からエラー位置
を表す解析学の開始として、エラー・ロケータ多項式が
使用されてきた。従って、バイナリ論理を用いてシンド
ローム・バイトをデコードし、最初にエラー位置を識別
することにより、関連ハードウェアが各位置でのエラー
・パターンを識別することを可能にする。更に、記憶シ
ステムまたは通信システムにおいて使用される、オンザ
フライ式ＥＣＣでのエラー位置は、エラー・ロケータ多
項式の根として計算される。
【０００６】デコード性能を向上させるために、幾つか
のデコーディング手法が使用されてきた。１つのこうし
た手法は最小距離デコーディングであり、そのエラー訂
正能力はコードの代数的冗長性に依存する。しかしなが
ら、最小距離デコーディングは、コードの代数特性にも
とづいて、受信ワードに最も近いコードワードを決定
し、受信ワードの各桁のエラー確率はデコーディングに
帰属しない。すなわち、それぞれの桁のエラー確率は全
てが等しいとみなされ、エラー・ビットの数が、コード
距離に依存するエラー訂正能力により許可された値を超
えるとき、デコーディングが誤りとなる。
【０００７】別のより効果的なデコーディング手法は、
最尤デコーディングであり、それによれば、送信された
とみなされるコードワードの確率が、各ビットのエラー
確率を用いて計算され、最大確率を有するコードワード
が、デコーディングの結果として転送される。この最尤
デコーディングは、数において、エラー訂正能力を超え
るエラーの訂正を可能にする。しかしながら、最尤デコ
ーディング手法は極めて複雑であり、実現するのにかな
りの資源を必要とする。更に、最尤デコーディング手法
は、一般に、ビット信頼度情報などの貴重なデータを無
視する。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
デコーディング手法では、所与の信頼度／パリティ情報
に対して最大消去数を生成するように、リード・ソロモ
ン符号が最適化されない。これは主に、こうした情報が
大方、リード・ソロモン・デコーダにとって使用不能で
あることによる。更に、従来のデコーダにおいて実現さ
れるキー方程式解法（equation solver）機構は、加重
有理補間問題を解決するように設計されていない。
【０００９】従って、性能に大きく影響することなく、
且つビット信頼度情報をを失うことなく、最尤デコーデ
ィング手法の複雑度及び結果の待ち時間を低減するデコ
ーディング方法が待望される。
【００１０】デコーディング・プロセスをより効率的に
するための試みが、提案されている。例えば、N. Kamiy
aによる"On Acceptance Criterion for Efficient Succ
essive Errors-and-Erasures Decoding of Reed-Solomo
n and BCH Codes"、IEEE Transactions on Information
Theory、Vol. 43、No. 5、September 1997、pages 147
7-1488を参照されたい。しかしながら、こうした試みは
一般に、エラー・ロケータ及びエバリュエータ多項式を
計算するために複数の再帰を要求し、それにより貴重な
記憶空間内に冗長度を必要とする。更に、こうした試み
は一般に、機能的に有限域計算に制限されるキー方程式
解法機構を含み、従って、有限精度実計算を実行するた
めの別のモジュールを必要とするため、デコーディング
・プロセスのコストを増加させることになる。
【００１１】従って、全ての候補エラー・ロケータ多項
式の根を突き止めることなく、汎用最小距離（ＧＭＤ：
generalized Minimum Distance）デコーディング・アル
ゴリズムにより生成された消去候補のセットから、最も
起こり得る消去及びエラー・ロケータ多項式を提供し、
記憶空間の最小の冗長性により実現可能な、より効率的
なデコーディング・アルゴリズムが、依然待望されてい
る。
【００１２】
【課題を解決するための手段】本発明によれば、ソフト
・エラー訂正代数デコーダ及び関連方法が、消去信頼度
数を用いて、エラー位置及び値を導出する。より詳細に
は、エラー消去率が最大化されるように、最尤（ＭＬ）
デコーダからの記号信頼度数と、内部変調コード記号か
らのパリティ・チェック成功／失敗とが、リード・ソロ
モン・デコーダにより反復的に組み合わされる。
【００１３】本発明の１フィーチャによれば、デコーダ
がエラー・ロケータ及びエバリュエータ多項式計算する
ために、１度の再帰を要求し、これらの両方の多項式を
順次計算する。それにより、記憶空間の冗長性を最小化
する
【００１４】本発明の前述の及び他のフィーチャは、バ
イナリ・コード及び検出器側の情報を用いて、リード・
ソロモン符号をデコードする、ソフト・エラー訂正（Ｅ
ＣＣ）代数デコーダ及び関連方法により実現される。リ
ード・ソロモン符号は、消去チャネル上での使用のため
に最適化される。本発明の１フィーチャは、有限域計算
及び有限精度実計算の両方を実行可能なキー方程式解法
機構を使用することにより、デコーディング・プロセス
のコストを低減することである。
【００１５】本発明の１フィーチャによれば、しきい値
調整アルゴリズムが、検出器エラー・フィルタ出力及び
変調コード制約成功／失敗情報にもとづき、消去候補を
修飾する。特に、ディスク・ドライブ・アプリケーショ
ンにおいて、現変調コードがパリティ・チェックを使用
する場合、前記情報はパリティ・チェックまたは失敗に
相当する。このアルゴリズムは、リード・ソロモン・デ
コーダへの固定消去入力を生成する。
【００１６】本発明の相補ソフト・デコーディング・ア
ルゴリズムは、検出器側情報により重みを与えられる加
重有理補間問題の解としてのエラー・パターンを計算す
る、キー方程式解法機構アルゴリズムの使用を教示す
る。
【００１７】
【発明の実施の形態】図１は、ヘッド・スタック・アセ
ンブリ１２、及び間隔をあけられたマグネットのスタッ
ク、及び共通シャフト１６の回りを回転する光学式すな
わちＭＯデータ記憶ディスクまたは媒体１４を含むディ
スク・ドライブ１０を示す。ヘッド・スタック・アセン
ブリ１２は、ディスク１４間の空間に伸びる複数のアク
チュエータ・アーム２０を含み、図１では簡略化のため
に、１つのディスク１４及び１つのアクチュエータ・ア
ーム２０だけが示されている。ディスク・ドライブ１０
は更に前置増幅器４４、バイト信頼度発生器４９を含む
読取り／書込みチャネル４８、及び本発明のソフト・エ
ラー訂正代数デコーダ２００を含むハード・ディスク制
御装置５０を含む。
【００１８】ヘッド・スタック・アセンブリ１２はま
た、Ｅ型ブロック２４、及びＥブロック２４にアクチュ
エータ・アーム２０と対向して取り付けられる磁気ロー
タ２６を含む。ロータ２６はステータ（図示せず）と協
働し、アクチュエータ・アーム２０を実質的に半径方向
に、矢印Ａで示される円弧状に回転させる。ロータ２６
のコイルをある極性のまたは逆の極性の直流により活動
化すると、アクチュエータ・アーム２０を含むヘッド・
スタック・アセンブリ１２が、軸Ｐの回りを、実質的に
ディスク１４の半径方向に回転する。ヘッド・ディスク
・アセンブリ３３は、ディスク１４及びヘッド・スタッ
ク・アセンブリ１２から構成される。
【００１９】トランスジューサ・ヘッド４０が各アクチ
ュエータ・アーム２０の自由端に装着され、軸Ｐの回り
を回転移動する。磁気ロータ２６はヘッド４０の半径方
向の移動を制御し、ヘッド４０を追従するデータ情報ト
ラックまたはデータ・シリンダ４２と位置決めし、これ
らのトラック４２上の特定のデータ・セクタをアクセス
する。
【００２０】多数のトラック４２が、データ・ディスク
１４の各面の磁気媒体内に同心パターン状に配列され、
各々は特定の半径位置を有する。データ・シリンダは、
スタック化ディスク１４のデータ面に対して、対応する
データ情報トラック４２のセットを含む。データ情報ト
ラック４２は複数のセグメントまたはデータ・セクタを
含み、各セクタは後の検索及び更新のために保管される
データ・レコードの、予め定義されたサイズの個々のグ
ループを含む。データ情報トラック４２は、サーボ参照
指標に対して所定の位置に配置される。
【００２１】図２は、本発明によるオンザフライ式エラ
ー訂正コードを実現するオンザフライ式（ＯＴＦ）エラ
ー訂正コード（ＥＣＣ）システム１００を含む、バッフ
ァ式ハード・ディスク制御装置５０の典型的なアーキテ
クチャを示す。本発明はこの特定のアーキテクチャに制
限されるものではなく、他のアーキテクチャによっても
実現可能であることは明らかである。
【００２２】ハード・ドライブ制御装置５０は、ハード
・ディスク・アセンブリ３３からのデータを、例えば８
ビットから３２ビットにフォーマットする論理ドライブ
回路１０５を含む。ＦＩＦＯレジスタ１１０はフォーマ
ットされたデータを記憶し、それをセクタ・バッファ１
２０とやり取りする。ＥＣＣシステム１００はドライブ
論理回路１０５からフォーマット化データを受信し、後
述のように、本発明のエラー訂正符号化アルゴリズムを
実行する。
【００２３】バッファ・マネージャ１１５は、ＥＣＣシ
ステム１００、セクタ・バッファ（すなわちランダム・
アクセス・メモリ）１２０、及びマイクロプロセッサ１
２５の間のデータ・トラフィックを制御する。別のＦＩ
ＦＯレジスタ１３０はデータを記憶し、それをセクタ・
バッファ１２０とやり取りする。シーケンス制御装置１
３５がドライブ論理回路１０５、マイクロプロセッサ１
２５、及びホスト・インタフェース１４０の間に接続さ
れ、ハード・ドライブ制御装置５０を横断するデータ・
トラフィック及び様々なコマンドのシーケンス操作を制
御する。ホスト・インタフェース１４０は、ハード・ド
ライブ制御装置５０とホスト６０（図１）との間のイン
タフェースを提供する。
【００２４】図３は、ＥＣＣ読取りプロセッサ１６３及
びＥＣＣ書込みプロセッサ１６７から成るオンザフライ
式エラー訂正コード・システム１００を含む、図２のハ
ード・ディスク制御装置５０のブロック図を表す。デジ
タル・バイナリ・データのシーケンスがディスク１４上
に書込まれるとき、それらは一時的にバッファ１６５内
に配置され、続いて書込みパスまたはチャネルに沿って
処理され、変換される（１５７、１６７、１６９）。
【００２５】最初に、データ・ストリング内の所定数の
バイナリ・データ要素（バイトとも呼ばれる）が、バッ
ファ１６５から移動され、ＥＣＣ書込みプロセッサ１６
７を通じて転送される。ＥＣＣ書込みプロセッサ１６７
内において、データ・バイトは、リード・ソロモン符号
から取り出されるコードワードにマップされる。次に、
各コードワードが書込みパス信号整形ユニット１６９内
で、制限付きランレングスまたは他のバンドパス、若し
くはスペクトル整形コードにマップされ、時間変化信号
に変換される。書込みパス信号整形ユニット１６９は、
信号を後述のようにエンコードするエンコーダ２０２
（図４）を含む。時間変化信号は読取り／書込みトラン
スジューサ・インタフェース１５７を通じて、磁気抵抗
または他の好適なトランスジューサ・ヘッド４０内の書
込み素子に供給され、磁束パターンに変換される。
【００２６】バッファ１６５からのバイナリ・データ要
素の移動から開始して、回転ディスク１４がヘッド４０
の下を通過するとき、磁束パターンが選択ディスク・ト
ラック４２（図１）上に書込まれるまでの全ての測定
は、同期化され、ストリーム化される。効率的なデータ
転送のために、データが１度に１ディスク・セクタにつ
いてデステージされるか（書出される）、ステージされ
る（読出される）。従って、バイナリ・データのリード
・ソロモン・コードワードへのマッピング、及び磁束生
成用時間変化信号への変換の両方が、トランスジューサ
下で移動する記録トラック長の単位を定義する時間間隔
内に実行されなければならない。記録トラック長の典型
的な単位は、５１２バイトの等しい固定長バイト・セク
タである。
【００２７】磁束パターンのシーケンスがディスク１４
から読出されるとき、それらは読取りパスまたはチャネ
ル（１５７、１５９、１６１、１６３）内で処理され、
バッファ１６５に書込まれる。トランスジューサ４０に
より検出される時間変化信号は、読取り／書込みトラン
スジューサ・インタフェース１５７を通じて、デジタル
信号抽出ユニット１５９に転送される。ここで、信号が
検出され、それがバイナリ１または０のいずれとして解
析されるべきかが決定される。これらの１及び０が信号
抽出ユニット１５９から転送されるとき、それらはフォ
ーマット・ユニット１６１において、コードワードに配
列される。
【００２８】読取りパスは、ディスク１４上に前に記録
されたリード・ソロモン・コードワードのシーケンスを
評価しているので、エラーまたは消去が不在であれば、
コードワードについても同様であるはずである。これが
当てはまるか否かをテストするために、各コードワード
がフォーマッタ１６１からパスを通じて、ＥＣＣ読取り
プロセッサ１６３に供給される。また、ＥＣＣプロセッ
サ１６３からの出力は、バッファ１６５に書込まれる。
読取りパスはまた、同期データ・ストリーム形式で動作
し、ＥＣＣ読取りプロセッサ１６３が、ディスク・トラ
ック４２から読出される次のコードワードを十分間に合
って受信できるように、検出エラーが突き止められて、
コードワード内で訂正されなければならない。バッファ
１６５及び読取り／書込みチャネルは、マイクロプロセ
ッサ１２５（図２）によりモニタ及び制御され、有効性
が保証される。その際、参照パターンは、例えば順次読
取り参照のように、パスが停止しないことを要求しても
よい。
【００２９】本発明のＥＣＣシステム１００が動作する
一般的な環境について述べてきたが、次に、ＥＣＣシス
テム１００の一部を形成するエラー訂正代数デコーダ
（ソフトＥＣＣデコーダ）２００について述べることに
する。ＥＣＣ読取りプロセッサ１６３及びＥＣＣ書込み
プロセッサ１６７のそれぞれは、デジタル論理を用いて
ハードウェアにより実現されるＥＣＣデコーダ２００を
含む。ソフトＥＣＣデコーダ２００の主な構成要素が図
４に示される。
【００３０】ＥＣＣシステム１００（図４）は、エンコ
ーダ２０２、前置増幅器４４、読取り／書込みチャネル
４８、シンドローム発生器２０５、及び本発明のソフト
ＥＣＣデコーダ２００を含むキー方程式解法機構を含
む。動作に際して、バイト信頼度発生器４９がコードワ
ードのバイト信頼度を計算する。本明細書では、バイト
信頼度はコードワードの正確度を示し、２つの構成要
素、すなわちバイト信頼度数４１０及び消去候補位置４
２０から成る。
【００３１】図４を参照すると、読取り／書込みチャネ
ル４８はビット対数尤度比発生器５０を含み、これはビ
ットが"０"または"１"のいずれかである確率を示す、次
式により与えられるビット対数尤度比（ＬＬＲ：bit lo
g-likelihood ratio）を生成する。 ＬＬＲ＝log｛（ビットが１である確率）/（ビットが０
である確率）｝
【００３２】対数尤度比発生器５０は、バイト内の各ビ
ットについてＬＬＲを決定し、最小ＬＬＲを有するビッ
トをバイト信頼度として識別する。最小ビットＬＬＲ
は、特定バイトのバイト信頼度数（θi）として、次の
ようにセットされる。 θi＝最小ＬＬＲi,j （但し１≦ｊ≦８）
【００３３】バイト信頼度計算により、消去候補位置を
最適化する有効な手段は、パリティ・チェック失敗を条
件とするローカル最小信頼度バイト位置を選択すること
である。これは読取り／書込みチャネル４８内の内部パ
リティ・チェック・コードの使用を前提とする。読取り
／書込みチャネル４８は内部パリティ・チェック・コー
ドを用いて、パリティ・チェック・フラグを提供する。
１実施例では、パリティ・フラグはバイトのセット、例
えば８連続バイト毎に、１ビット・パリティ・チェック
から導出される。
【００３４】バイト信頼度発生器４９はパリティ・チェ
ックを用いて、消去候補位置（ｅi）を検出する。バイ
ト信頼度発生器４９がバイト・セットのパリティが失敗
したと判断する場合、バイト信頼度発生器４９は、バイ
ト・セット内で、最小値θiを有するバイトの消去候補
位置（ｅi）を選択する。
【００３５】この選択規則は更に改善され得る。別の実
施例では、バイト信頼度発生器４９が更に信頼度比を計
算し、これは値の昇順において連続する２バイト信頼度
数（θi，θj）の比であり、次式で与えられる。 信頼度比＝θi/θj
【００３６】信頼度比が（プログラマブルの）所定しき
い値よりも小さい場合、バイト信頼度発生器４９は、バ
イト信頼度数対（θi，θj）に対応するバイトの消去候
補位置（ｅi，ｅj）を選択する。
【００３７】各コードワードに対して、バイト信頼度発
生器４９は一連の信頼度数（２n）を、各バイトにつき
１個計算し、更に消去候補、すなわち最小の信頼度を有
するバイトの位置を提供する。シンドローム発生器２０
５はコードワード全体のシンドロームを計算し、それら
をキー方程式解法機構のソフトＥＣＣデコーダ２００に
転送する。
【００３８】ここで述べるように、ソフトＥＣＣデコー
ダ２００はバイト信頼度数４１０、消去候補位置４２
０、及びシンドローム発生器２０５により生成されるシ
ンドロームを用いて、エラー・ロケータ及びエバリュエ
ータ多項式４５０を生成する。次に、エラー・ロケータ
及びエバリュエータ多項式４５０が解かれ、エラー位置
及び値４６０が生成される。これについては、本発明の
出願人に権利譲渡された、Hassnerらによる米国特許第
５４２８６２８号で述べられている。
【００３９】次に、ソフトＥＣＣデコーダ２００の動作
について、図５乃至図１３を参照しながら、特定の例に
ついて述べることにする。但し、これは本発明を例証す
るもので、制限するものではない。ソフトＥＣＣデコー
ダ２００はシンドローム４０５（図１１）、バイト信頼
度数４１０（図９）、及び消去候補位置４２０（図１
０）を受信する。この初期化ステージでは、ソフトＥＣ
Ｃデコーダ２００は（ｄ−１）個の最小信頼度位置を選
択し、次にそれらを降順にソートする（図１２）。従っ
て、最も信頼度の高いバイトが最初にリストされる。こ
の例では、位置番号１のバイトが最大値信頼度数を有
し、最初にリストされ、次に位置番号８のバイトが続く
（以下同様）。
【００４０】同様に、対応する消去候補の位置が、バイ
ト信頼度数４１０と同一の順序でリストされる（図１
３）。この例では、最大値信頼度数を有する位置番号１
のバイトが、ガロア域（Galois Filed）位置指標ａ1を
有し、次にガロア域指標ａ8を有する位置番号８のバイ
トが続く（以下同様）。ここで"ａ"はガロア域の原始元
（primitive element）である。
【００４１】ｔバイトのソフトＥＣＣデコーダ２００、
すなわち、ｔ個のエラーを突き止めることができ、ハミ
ング距離（ｄ＝２ｔ＋１）を有するデコーダでは、本発
明のデコーディング・アルゴリズムを実行するために要
求されるディスク記憶域量が、（１２ｔ＋６）であり、
次のように詳述される。
【００４２】入力： i）シンドローム（図１１）を記憶する２ｔ個のレジス
タ ii）ソート済み信頼度数（図１２）を記憶する２ｔ個の
レジスタ iii）ソート済み消去候補位置（図１３）を記憶する２
ｔ個のレジスタ
【００４３】作業記憶域： i）エラー・エバリュエータ多項式の係数を記憶する２
ｔ個のレジスタ ii）補助エラー・エバリュエータの係数を記憶する２ｔ
個のレジスタ iii）最適解のエラー・エバリュエータ多項式を記憶す
る２ｔ個のレジスタ iv）次のパラメータを記憶する６個のレジスタ（各パラ
メータに対して、１個のレジスタが対応）
【００４４】パラメータ： δ：ここで述べるデコーディング・アルゴリズムのフロ
ーを制御する制御変数θsum：性能基準 θbest：性能基準θsumの最適値 δmin：制御変数δの最小値 γ：消去位置でのエラー・エバリュエータ多項式の値 η：消去位置での補助エラー・エバリュエータ多項式の
値
【００４５】説明の都合上、図１１乃至図１３の例で
は、ｔ＝４で、図５及び図６のデコーディング・プロセ
ス５００に対して要求されるレジスタの数は、５４個
（すなわち（１２×４）＋６）である。
【００４６】ｔバイト・ソフト・デコーダ２００では、
デコーディング・プロセス５００を完了するために要求
される反復の総数（ｄ−１）が、次式により定義され
る。
【数７】
【００４７】ここでｋは０からｔの範囲の指標である。
【００４８】図５及び図６は、本発明のソフトＥＣＣデ
コーダ２００により実現されるデコーディング・プロセ
ス５００を示す。ステップ５１０で、２つの多項式Ｖ
（ｘ）及びＲ（ｘ）を初期化することにより、ソフトＥ
ＣＣデコーダ２００が開始する。ここでＶ（ｘ）は、次
式により初期化される補助エバリュエータ多項式であ
る。 Ｖ（ｘ）：＝ｘd-1
【００４９】またＲ（ｘ）は、次式により初期化される
エラー・エバリュエータ多項式である。 Ｒ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）mod ｘd-1
【００５０】ここでＳ（ｘ）はシンドローム値により決
定されるシンドローム多項式であり、Ｅ（ｘ）はその根
が消去候補位置である消去多項式である。
【００５１】更に、ステップ５１０で、ソフトＥＣＣデ
コーダ２００は次のパラメータを基本値にプリセットす
るように初期化する。すなわち、 δ：＝ｄ−１。ここでδはエラー数の２倍と、現行の解
の消去数との和であり、その値をｄ、すなわちコードの
ハミング距離と比較することにより、デコーディング方
法５００を制御する。 δmin：＝ｄ。ここでδminは現計算ブロックにおけるδ
の最小値である。 θsum：＝０。ここでθsumは現計算ブロックの性能基準
である。 θbest：＝０。ここでθbestは計算ブロックにおけるθ
sumの最適な現最大値である。 ｉ：＝０。ここでｉはデコーディング方法５００により
実行される反復の回数である。 bestSol：＝Sol：＝[Ｒ（ｘ），ｉ]。ここでbestSolは
現θbestに関連付けられる解であり、Solは最も最近計
算された解である。
【００５２】以下で詳述するステップ５１５、５２０及
び５４０の目的は、評価される消去候補が真のエラーか
否かをチェックすることである。この目的は、図１２の
ソート済みバイト信頼度数、及び図１３の対応するソー
ト済み消去候補位置を、１度に１対｛ｅi，ｅj｝ずつ降
順に、すなわち、最も信頼度が高いものが最初に処理さ
れるように、順次処理することにより達成される。
【００５３】ステップ５１５で、反復回数が１単位増分
され（ｉ＝ｉ＋１）、２つの対応する多項式Ｖ（ｅi）
及びＲ（ｅi）を計算することにより、各対｛ｅi，
θi｝が評価される。ここでｅjは消去候補位置を表し、
θiは、現在分析されている対応するバイト信頼度数を
表す。
【００５４】またステップ５１５で、ソフトＥＣＣデコ
ーダ２００が次の式を評価する。 γ：＝Ｒ（ｅi） η：＝Ｖ（ｅi）
【００５５】ステップ５２０で、ソフトＥＣＣデコーダ
２００は、γの値、すなわち分析されている消去候補位
置（ｅi）におけるエラー・エバリュエータ多項式が０
か否かをチェックする。ステップ５２０で、ソフトＥＣ
Ｃデコーダ２００がγの値が０と判断すると、次にエバ
リュエータ削減ステップ５３０に進み、消去候補を偽り
エラーとして、以後の検討から廃棄する。これは次式を
評価することにより達成される。 δ：＝δ−１ δ＜ｄ → θsum：＝θsum＋θi
【００５６】前記のＲ（ｅi）の式から明らかなよう
に、エラー・エバリュエータ多項式Ｒ（ｅi）を１次項
（ｘ−ｅi）により除算することにより、検討対象の消
去候補が削減される（すなわち除去される）。
【００５７】次に、デコーディング・プロセス５００は
ステップ５３５で、全てのソート済みバイト信頼度数
（図１２）及びソート済み消去候補位置（図１３）が、
検討されたか否かを調査する。検討された場合、ソフト
ＥＣＣデコータ２００はステップ５３６で、エラー位置
多項式を計算し、そこから最適解及び現行の解、すなわ
ち[bestSol，Sol]を生成する。これについては、図７に
関連して後述する。
【００５８】デコーディング方法５００がステップ５３
５で、ソート済みバイト信頼度数及びソート済み消去候
補位置の幾つかが、まだ検討されていないと判断する
と、プロセス５００はステップ５１５に進み、消去候補
位置とバイト信頼度数の次の対｛ｅi，θi｝を受け取
る。そして、新たな対｛ｅi，θi｝が前述のように処理
される。
【００５９】ステップ５２０に戻り、デコーディング方
法５００が、分析されている消去候補位置（ｅi）にお
けるエラー・エバリュエータ多項式Ｒ（ｅi）の値γが
０でないと判断する場合、次にステップ５４０に進み、
現在分析されている消去候補位置及びバイト信頼度数の
対｛ｅi，θi｝に対する、補助エバリュエータ多項式Ｖ
（ｘ）の値ηが０か否か、すなわちＶ（ｅi）＝０か否
かを調査する。ステップ５４０ではまた、ソフトＥＣＣ
デコーダ２００が更に、度合い限界δがハミング距離ｄ
よりも小さいか否かをチェックする。
【００６０】ステップ５４０でいずれの条件も満足され
ない、すなわち、ηが０ではなく、且つδが限界条件を
満足しない（すなわちδがハミング距離よりも小さくな
い）場合、デコーディング・プロセス５００はエバリュ
エータ更新ステップ５５０に進み、現消去候補を実際の
エラーとして扱い、次式で示されるように、最適解best
Solを更新する。 θsum＞θbest→[θbest：＝θsum；bestSol：＝Sol] θsum：＝０ δ：＝δ−１ δmin：＝δ δ＜ｄ → θsum：＝θsum＋θi Ｒ（ｘ）：＝｛Ｒ（ｘ）−γ/η・Ｖ（ｘ）｝/（ｘ−ｅ
i） Sol：＝[Ｒ（ｘ），ｉ]
【００６１】デコーディング方法５００は次にステップ
５３５に戻り、前述のように問い合わせを行う。
【００６２】ステップ５４０に戻り、デコーディング方
法５００が両方の条件を満足する、すなわちηが０に等
しく、δが限界条件を満足する（すなわちδがハミング
距離より小さい）と判断すると、プロセス５００は補助
エバリュエータ更新ステップ５６０に進み、次式で示す
ように、補助エバリュエータ多項式Ｖ（ｘ）及び最適解
bestSolを更新する。 δ＜ｄ → θsum：θsum−θi
【００６３】デコーディング方法５００は次にステップ
５３５に戻り、前述のように問い合わせを行う。
【００６４】図７を参照すると、デコーディング・プロ
セス５００は、シンドロームＳ（ｘ）、エラー・エバリ
ュエータ多項式Ｒ（ｘ）及び指標ｉを把握し、ステップ
５６０で次式を評価することにより、エラー・ロケータ
多項式Ｐ（ｘ）を計算する。
【数８】 Ｔ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）（mod xd-1） Ｐ（ｘ）：＝Ｒ（ｘ）/Ｔ（ｘ）（mod xd-1）
【数９】
【数１０】
【数１１】
【００６５】次にステップ５７０で、０£ｉ£ｄ−２に
おいて、エラー・ロケータ多項式係数Ｐiが次のように
反復的に計算される。
【数１２】
【００６６】前述のデコーディング・プロセス５００に
続き、ソフトＥＣＣデコーダ２００は既知の手法によ
り、最終的に最適解及び現行の解、すなわち[bestSol，
Sol]を生成する。
【００６７】以上、前述の本発明の特定の実施例は、単
に本発明の原理の特定の応用例を示すだけであり、本発
明の趣旨及び範囲から逸れることなく、ここで述べたエ
ラー訂正システム及び関連方法に対する様々な変更が可
能である。更に、本発明はデータ記憶システムを例に挙
げて述べられてきたが、本発明が様々な通信システム及
びデータ処理システムにも同様に適用可能であることは
明らかである。
【００６８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００６９】（１）コードワードのバイト信頼度を計算
するバイト信頼度発生器と、コードワードの１つ以上の
シンドロームを生成するシンドローム発生器と、前記バ
イト信頼度及び前記シンドロームを反復的に処理し、汎
用最小距離デコーディング・エラー・ロケータ多項式及
びエラー・エバリュエータ多項式を生成するデコーダを
含むキー方程式解法機構とを含むエラー訂正コード・シ
ステム。 （２）前記バイト信頼度がバイト信頼度数及び消去候補
位置の２つの要素を含む、前記（１）記載のシステム。 （３）前記バイト信頼度発生器が、各々がコードワード
の各バイトに対応する複数の信頼度数を計算し、最小信
頼度数を有する前記消去候補位置を提供する、前記
（２）記載のシステム。 （４）前記デコーダが初期化ステージにおいて、複数の
パラメータを初期化する、前記（３）記載のシステム。 （５）前記初期化ステージにおいて、前記デコーダが
（ｄ−１）個の最小信頼度バイトを選択し、選択された
前記バイトを、最も信頼度の高いバイトが最初に処理さ
れるように降順にソートする、前記（４）記載のシステ
ム。 （６）前記初期化ステージにおいて、前記デコーダが前
記バイト信頼度数に対応する前記消去候補位置をソート
する、前記（５）記載のシステム。 （７）ｔバイトのデコーダにおいて、前記デコータが合
計（ｄ−１）回の反復を実行し、ｄがハミング距離を表
す、前記（４）記載のシステム。 （８）前記デコーダが次式、すなわち
【数１３】 で定義される待ち時間を有し、ｋが０からｔの範囲の指
標である、前記（７）記載のシステム。 （９）前記デコーダが、ハミング距離ｄによる補助エバ
リュエータ多項式Ｖ（ｘ）の初期化、すなわちＶ
（ｘ）：＝ｘd-1、及びシンドローム値により決定され
るシンドローム多項式Ｓ（ｘ）、及び消去候補位置によ
り決定される消去多項式Ｅ（ｘ）による、エラー・エバ
リュエータ多項式Ｒ（ｘ）の初期化、すなわち Ｒ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）mod ｘd-1 のいずれかまたは両方の初期化を含む、前記（４）記載
のシステム。 （１０）前記デコーダが１つ以上のパラメータを初期化
し、前記パラメータの初期化が、δ：＝ｄ−１と、現計
算ブロックにおけるδの最小値δmin：＝ｄと、現計算
ブロックの測度θsum：＝０と、計算ブロックにおける
θsumの最適な現最大値θbest：＝０と、前記デコーダ
により実行される反復の回数ｉ：＝０と、現θbestに関
連付けられる最適解bestSol、及び最も最近計算された
解Solにおいて、bestSol：＝Sol：＝[Ｒ（ｘ），ｉ]と
を含む、前記（９）記載のシステム。 （１１）前記デコーダが１度に１消去候補について、消
去候補チェックを順次実行し、前記消去候補が真のエラ
ーか否かを評価する、前記（９）記載のシステム。 （１２）前記デコーダが式、すなわちγ：＝Ｒ（ｅi）
と、η：＝Ｖ（ｅi）とを評価し、ｅiがｉ番目の消去候
補位置の値であり、前記デコーダが、分析されている消
去候補位置（ｅi）における前記エラー・エバリュエー
タ多項式γの値が０か否かを調査し、γの値が０と判断
すると、エバリュエータ削減ステージに進み、前記消去
候補を偽りエラーとして、以後の検討から廃棄する、前
記（１１）記載のシステム。 （１３）前記デコーダが、分析されている消去候補位置
（ｅi）における前記エラー・エバリュエータ多項式Ｒ
（ｅi）の値γが０でないと判断する場合、前記デコー
ダが、現在分析されている消去候補位置及びバイト信頼
度数における、前記補助エバリュエータ多項式Ｖ（ｘ）
の値ηが０、すなわちＶ（ｅi）：＝０か否かを調査
し、更に、度合い限界δがハミング距離ｄよりも小さい
か否かをチェックすることにより、δが限界条件を満足
するか否かをチェックする、前記（１２）記載のシステ
ム。 （１４）前記デコーダがηが０ではなく、且つδが限界
条件を満足しないと判断する場合、前記デコーダがエバ
リュエータ更新ステージに進み、現消去候補を実際のエ
ラーとして扱い、前記最適解bestSolを更新する、前記
（１３）記載のシステム。 （１５）前記デコーダがηが０に等しく、δが限界条件
を満足すると判断すると、前記デコーダが補助エバリュ
エータ更新ステージに進み、前記補助エバリュエータ多
項式Ｖ（ｘ）及び最適解bestSolを更新する、前記（１
４）記載のシステム。 （１６）コードワードのバイト信頼度を計算するステッ
プと、コードワードの１つ以上のシンドロームを生成す
るステップと、前記バイト信頼度及び前記シンドローム
を反復的に処理し、そこから汎用最小距離デコーディン
グ・エラー・ロケータ多項式及びエラー・エバリュエー
タ多項式を生成するステップとを含むエラー訂正コード
方法。 （１７）前記バイト信頼度がバイト信頼度数及び消去候
補位置の２つの要素を含み、前記コードワードのバイト
信頼度を計算するステップが、各々がコードワードの各
バイトに対応する複数の信頼度数を計算するステップを
含み、更に最小信頼度数を有する前記消去候補位置を提
供するステップを含む、前記（１６）記載の方法。 （１８）前記反復的に処理するステップが、初期化ステ
ージにおいて、複数のパラメータを初期化するステップ
を含む、前記（１７）記載の方法。 （１９）前記初期化するステップが、最小信頼度バイト
が最初に処理されるように、バイト信頼度数をソートす
るステップと、前記バイト信頼度数に対応する前記消去
候補位置をソートするステップとを含む、前記（１７）
記載の方法。 （２０）前記初期化するステップが、ハミング距離ｄに
よる補助エバリュエータ多項式Ｖ（ｘ）の初期化、すな
わち Ｖ（ｘ）：＝ｘd-1、 シンドローム値により決定されるシンドローム多項式Ｓ
（ｘ）、及び消去候補位置により決定される消去多項式
Ｅ（ｘ）による、エラー・エバリュエータ多項式Ｒ
（ｘ）の初期化、すなわち Ｒ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）mod ｘd-1、 δ：＝ｄ−１、 現計算ブロックにおけるδの最小値δmin：＝ｄ、 現計算ブロックの測度θsum：＝０、 計算ブロックにおけるθsumの最適な現最大値θbest：
＝０、 前記デコーダにより実行される反復の回数ｉ：＝０、及
び現θbestに関連付けられる最適解bestSol、及び最も
最近計算された解Solにおいて、bestSol：＝Sol：＝[Ｒ
（ｘ），ｉ]の１つ以上の初期化を含む、前記（１９）
記載の方法。 （２１）前記反復的に処理するステップが、消去候補チ
ェックを順次実行し、前記消去候補が真のエラーか否か
を評価する、前記（１８）記載の方法。 （２２）前記消去候補チェックを実行するステップが、
γ：＝Ｒ（ｅi）と、η：＝Ｖ（ｅi）とをセットするス
テップを含み、ｅiがｉ番目の消去候補位置の値であ
り、更に、分析されている消去候補位置（ｅi）におけ
る前記エラー・エバリュエータ多項式γの値が０か否か
を調査し、γの値が０と判断すると、前記消去候補を偽
りエラーとして、以後の検討から廃棄することにより、
エバリュエータ削減ステップを実行する、前記（２１）
記載の方法。 （２３）分析されている消去候補位置（ｅi）における
前記エラー・エバリュエータ多項式Ｒ（ｅi）の値γが
０でないと判断する場合、現在分析されている消去候補
位置及びバイト信頼度数における、前記補助エバリュエ
ータ多項式Ｖ（ｘ）の値ηが０、すなわちＶ（ｅi）：
＝０か否かを調査し、更に、度合い限界δがハミング距
離ｄよりも小さいか否かをチェックすることにより、δ
が限界条件を満足するか否かをチェックし、ηが０では
なく、且つδが限界条件を満足しない場合、現消去候補
を実際のエラーとして扱い、前記最適解bestSolを更新
することにより、エバリュエータ更新ステップを実行
し、ηが０に等しく、δが限界条件を満足する場合、前
記補助エバリュエータ多項式Ｖ（ｘ）及び最適解bestSo
lを更新することにより、補助エバリュエータ更新ステ
ップを実行する、前記（２２）記載の方法。 （２４）前記エラー・ロケータ多項式を生成するステッ
プが、次式すなわち
【数１４】 Ｔ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）（mod xd-1） Ｐ（ｘ）：＝Ｒ（ｘ）/Ｔ（ｘ）（mod xd-1）
【数１５】
【数１６】
【数１７】
【数１８】 を評価するステップを含む、前記（１６）記載の方法。 （２５）前記バイト信頼度を反復的に処理するステップ
が、有限域計算及び有限精度計算を単一の再帰に統合す
るステップを含む、前記（１６）記載の方法。 （２６）前記バイト信頼度を計算するステップが、ビッ
ト対数尤度比から前記バイト信頼度を生成するステップ
を含む、前記（１６）記載の方法。 （２７）前記バイト信頼度を計算するステップが、最小
ビット対数尤度比を有するバイト信頼度を選択するステ
ップを含む、前記（２６）記載の方法。 （２８）前記バイト信頼度を計算するステップが、パリ
ティ・チェックを用いて、前記消去候補位置を検出する
ステップを含む、前記（１７）記載の方法。 （２９）前記バイト信頼度を計算するステップが、パリ
ティ・チェックを用いて、前記消去候補位置を検出する
ステップを含む、前記（２７）記載の方法。 （３０）前記バイト信頼度を計算するステップが、２つ
の連続バイト信頼度数の信頼度比を昇順に計算するステ
ップと、前記信頼度比が所定しきい値よりも小さい場
合、対の連続バイト信頼度数に対応するバイトの消去候
補位置を選択するステップとを含む、前記（１７）記載
の方法。
【図面の簡単な説明】
【図１】本発明に従うオンザフライ式代数エラー訂正コ
ード（ＥＣＣ）を実現する、ディスク・ドライブなどの
データ記憶システムを示す図である。
【図２】本発明に従うオンザフライ式エラー訂正コード
を実現するオンザフライ式（ＯＴＦ）エラー訂正コード
（ＥＣＣ）システムを含む、バッファ式ハード・ディス
ク制御装置のアーキテクチャを示すブロック図である。
【図３】図２のハード・ドライブ制御装置の読取りチャ
ネル及び書込みチャネルに沿うデータ・フローと、ＥＣ
Ｃ読取りプロセッサ及びＥＣＣ書込みプロセッサから成
る典型的オンザフライ式エラー訂正コード・システムと
を示す、図１のデータ記憶システムのブロック図であ
る。
【図４】図３のＥＣＣ読取りプロセッサ及びＥＣＣ書込
みプロセッサの一部を形成するエラー訂正コード・モジ
ュールの主な構成要素を示す、図１のデータ記憶システ
ムのブロック図である。
【図５】図４のデータ記憶システムで使用されるソフト
・エラー訂正デコーダによりエラー訂正コードを実現す
る一般的方法を示すフローチャートである。
【図６】図４のエラー訂正コード方法の特定の例の機能
フローチャートである。
【図７】図５及び図６のエラー訂正方法において使用さ
れるエラー・ロケータ多項式を計算するステップを示す
フローチャートである。
【図８】図４のソフト・エラー訂正デコーダにより処理
される１５バイト位置における、１５バイトから成る模
範的なコードワードを示す図である。
【図９】図４のソフト・エラー訂正デコーダにより処理
される、図８のコードワードの模範的なバイト信頼度数
を示す図である。
【図１０】図４のソフト・エラー訂正デコーダにより処
理される、図８のコードワードの模範的な消去候補位置
を示す図である。
【図１１】図４のソフト・エラー訂正デコーダにより処
理される、図８のコードワードの模範的なシンドローム
を示す図である。
【図１２】図４のソフト・エラー訂正デコーダにより降
順にソートされた後の、図９の模範的バイト信頼度数を
示す図である。
【図１３】図４のソフト・エラー訂正デコーダにより、
信頼度値に従いソートされた後の、図１０の模範的な消
去候補位置を示す図である。
【符号の説明】
１０ ディスク・ドライブ １２ ヘッド・スタック・アセンブリ １４ 光データ記憶ディスク １６ 共通シャフト ２０ アクチュエータ・アーム ２４ Ｅ型ブロック ２６ 磁気ロータ ３３ ヘッド・ディスク・アセンブリ ４０ トランスジューサ・ヘッド ４２ データ情報トラック（データ・シリンダ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 ５７２ Ｇ１１Ｂ 20/18 ５７２Ｆ Ｇ０６Ｆ 11/10 ３３０ Ｇ０６Ｆ 11/10 ３３０Ｌ 12/16 ３２０ 12/16 ３２０Ｅ Ｈ０３Ｍ 13/15 Ｈ０３Ｍ 13/15 13/45 13/45 (72)発明者 マーティン・オーレリアーノ・ハスン アメリカ合衆国94040、カリフォルニア州 マウンテン・ビュー、クリストバル・プリ ベイダ 1229 (72)発明者 リチャード・マイケル・エイチ・ネ アメリカ合衆国95129、カリフォルニア州 サン・ノゼ、アパートメント ナンバー 37、ウエイバーン・レーン 1111 (72)発明者 アルビンド・モティブハイ・ペイト アメリカ合衆国95120、カリフォルニア州 サン・ノゼ、フォックスハースト・ウエイ 1066 (72)発明者 テツヤ・タムラ 日本242−0002、神奈川県大和市つきみ野 ７−４−９ (72)発明者 バリー・マーシャル・トレイジ アメリカ合衆国10598、ニューヨーク州ヨ ークタウン・ハイツ、バーウエイ・ドライ ブ 348 Ｆターム(参考） 5B001 AA11 AB02 AC01 AD03 AE02 5B018 GA02 HA14 MA16 QA16 5J065 AA01 AB01 AC03 AD01 AD11 AE06 AF02 AG02 AH01 AH13

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】コードワードのバイト信頼度を計算するバ
    イト信頼度発生器と、 コードワードの１つ以上のシンドロームを生成するシン
    ドローム発生器と、 前記バイト信頼度及び前記シンドロームを反復的に処理
    し、汎用最小距離デコーディング・エラー・ロケータ多
    項式及びエラー・エバリュエータ多項式を生成するデコ
    ーダを含むキー方程式解法機構とを含むエラー訂正コー
    ド・システム。
  2. 【請求項２】前記バイト信頼度がバイト信頼度数及び消
    去候補位置の２つの要素を含む、請求項１記載のシステ
    ム。
  3. 【請求項３】前記バイト信頼度発生器が、各々がコード
    ワードの各バイトに対応する複数の信頼度数を計算し、
    最小信頼度数を有する前記消去候補位置を提供する、請
    求項２記載のシステム。
  4. 【請求項４】前記デコーダが初期化ステージにおいて、
    複数のパラメータを初期化する、請求項３記載のシステ
    ム。
  5. 【請求項５】前記初期化ステージにおいて、前記デコー
    ダが（ｄ−１）個の最小信頼度バイトを選択し、選択さ
    れた前記バイトを、最も信頼度の高いバイトが最初に処
    理されるように降順にソートする、請求項４記載のシス
    テム。
  6. 【請求項６】前記初期化ステージにおいて、前記デコー
    ダが前記バイト信頼度数に対応する前記消去候補位置を
    ソートする、請求項５記載のシステム。
  7. 【請求項７】ｔバイトのデコーダにおいて、前記デコー
    タが合計（ｄ−１）回の反復を実行し、ｄがハミング距
    離を表す、請求項４記載のシステム。
  8. 【請求項８】前記デコーダが次式、すなわち 【数１】 で定義される待ち時間を有し、ｋが０からｔの範囲の指
    標である、請求項７記載のシステム。
  9. 【請求項９】前記デコーダが、 ハミング距離ｄによる補助エバリュエータ多項式Ｖ
    （ｘ）の初期化、すなわちＶ（ｘ）：＝ｘd-1、及びシ
    ンドローム値により決定されるシンドローム多項式Ｓ
    （ｘ）、及び消去候補位置により決定される消去多項式
    Ｅ（ｘ）による、エラー・エバリュエータ多項式Ｒ
    （ｘ）の初期化、すなわち Ｒ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）mod ｘd-1 のいずれかまたは両方の初期化を含む、請求項４記載の
    システム。
  10. 【請求項１０】前記デコーダが１つ以上のパラメータを
    初期化し、前記パラメータの初期化が、 δ：＝ｄ−１と、 現計算ブロックにおけるδの最小値δmin：＝ｄと、 現計算ブロックの測度θsum：＝０と、 計算ブロックにおけるθsumの最適な現最大値θbest：
    ＝０と、 前記デコーダにより実行される反復の回数ｉ：＝０と、 現θbestに関連付けられる最適解bestSol、及び最も最
    近計算された解Solにおいて、bestSol：＝Sol：＝[Ｒ
    （ｘ），ｉ]とを含む、請求項９記載のシステム。
  11. 【請求項１１】前記デコーダが１度に１消去候補につい
    て、消去候補チェックを順次実行し、前記消去候補が真
    のエラーか否かを評価する、請求項９記載のシステム。
  12. 【請求項１２】前記デコーダが式、すなわちγ：＝Ｒ
    （ｅi）と、 η：＝Ｖ（ｅi）とを評価し、ｅiがｉ番目の消去候補位
    置の値であり、 前記デコーダが、分析されている消去候補位置（ｅi）
    における前記エラー・エバリュエータ多項式γの値が０
    か否かを調査し、γの値が０と判断すると、エバリュエ
    ータ削減ステージに進み、前記消去候補を偽りエラーと
    して、以後の検討から廃棄する、請求項１１記載のシス
    テム。
  13. 【請求項１３】前記デコーダが、分析されている消去候
    補位置（ｅi）における前記エラー・エバリュエータ多
    項式Ｒ（ｅi）の値γが０でないと判断する場合、前記
    デコーダが、現在分析されている消去候補位置及びバイ
    ト信頼度数における、前記補助エバリュエータ多項式Ｖ
    （ｘ）の値ηが０、すなわちＶ（ｅi）：＝０か否かを
    調査し、更に、度合い限界δがハミング距離ｄよりも小
    さいか否かをチェックすることにより、δが限界条件を
    満足するか否かをチェックする、請求項１２記載のシス
    テム。
  14. 【請求項１４】前記デコーダがηが０ではなく、且つδ
    が限界条件を満足しないと判断する場合、前記デコーダ
    がエバリュエータ更新ステージに進み、現消去候補を実
    際のエラーとして扱い、前記最適解bestSolを更新す
    る、請求項１３記載のシステム。
  15. 【請求項１５】前記デコーダがηが０に等しく、δが限
    界条件を満足すると判断すると、前記デコーダが補助エ
    バリュエータ更新ステージに進み、前記補助エバリュエ
    ータ多項式Ｖ（ｘ）及び最適解bestSolを更新する、請
    求項１４記載のシステム。
  16. 【請求項１６】コードワードのバイト信頼度を計算する
    ステップと、 コードワードの１つ以上のシンドロームを生成するステ
    ップと、 前記バイト信頼度及び前記シンドロームを反復的に処理
    し、そこから汎用最小距離デコーディング・エラー・ロ
    ケータ多項式及びエラー・エバリュエータ多項式を生成
    するステップとを含むエラー訂正コード方法。
  17. 【請求項１７】前記バイト信頼度がバイト信頼度数及び
    消去候補位置の２つの要素を含み、前記コードワードの
    バイト信頼度を計算するステップが、各々がコードワー
    ドの各バイトに対応する複数の信頼度数を計算するステ
    ップを含み、更に最小信頼度数を有する前記消去候補位
    置を提供するステップを含む、請求項１６記載の方法。
  18. 【請求項１８】前記反復的に処理するステップが、初期
    化ステージにおいて、複数のパラメータを初期化するス
    テップを含む、請求項１７記載の方法。
  19. 【請求項１９】前記初期化するステップが、最小信頼度
    バイトが最初に処理されるように、バイト信頼度数をソ
    ートするステップと、 前記バイト信頼度数に対応する前記消去候補位置をソー
    トするステップとを含む、請求項１７記載の方法。
  20. 【請求項２０】前記初期化するステップが、 ハミング距離ｄによる補助エバリュエータ多項式Ｖ
    （ｘ）の初期化、すなわちＶ（ｘ）：＝ｘd-1、 シンドローム値により決定されるシンドローム多項式Ｓ
    （ｘ）、及び消去候補位置により決定される消去多項式
    Ｅ（ｘ）による、エラー・エバリュエータ多項式Ｒ
    （ｘ）の初期化、すなわち Ｒ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）mod ｘd-1、 δ：＝ｄ−１、 現計算ブロックにおけるδの最小値δmin：＝ｄ、 現計算ブロックの測度θsum：＝０、 計算ブロックにおけるθsumの最適な現最大値θbest：
    ＝０、 前記デコーダにより実行される反復の回数ｉ：＝０、及
    び現θbestに関連付けられる最適解bestSol、及び最も
    最近計算された解Solにおいて、bestSol：＝Sol：＝[Ｒ
    （ｘ），ｉ]の１つ以上の初期化を含む、請求項１９記
    載の方法。
  21. 【請求項２１】前記反復的に処理するステップが、消去
    候補チェックを順次実行し、前記消去候補が真のエラー
    か否かを評価する、請求項１８記載の方法。
  22. 【請求項２２】前記消去候補チェックを実行するステッ
    プが、 γ：＝Ｒ（ｅi）と、 η：＝Ｖ（ｅi）とをセットするステップを含み、 ｅiがｉ番目の消去候補位置の値であり、更に、分析さ
    れている消去候補位置（ｅi）における前記エラー・エ
    バリュエータ多項式γの値が０か否かを調査し、γの値
    が０と判断すると、前記消去候補を偽りエラーとして、
    以後の検討から廃棄することにより、エバリュエータ削
    減ステップを実行する、請求項２１記載の方法。
  23. 【請求項２３】分析されている消去候補位置（ｅi）に
    おける前記エラー・エバリュエータ多項式Ｒ（ｅi）の
    値γが０でないと判断する場合、現在分析されている消
    去候補位置及びバイト信頼度数における、前記補助エバ
    リュエータ多項式Ｖ（ｘ）の値ηが０、すなわちＶ（ｅ
    i）：＝０か否かを調査し、更に、度合い限界δがハミ
    ング距離ｄよりも小さいか否かをチェックすることによ
    り、δが限界条件を満足するか否かをチェックし、 ηが０ではなく、且つδが限界条件を満足しない場合、
    現消去候補を実際のエラーとして扱い、前記最適解best
    Solを更新することにより、エバリュエータ更新ステッ
    プを実行し、 ηが０に等しく、δが限界条件を満足する場合、前記補
    助エバリュエータ多項式Ｖ（ｘ）及び最適解bestSolを
    更新することにより、補助エバリュエータ更新ステップ
    を実行する、請求項２２記載の方法。
  24. 【請求項２４】前記エラー・ロケータ多項式を生成する
    ステップが、次式すなわち 【数２】 Ｔ（ｘ）：＝Ｓ（ｘ）.Ｅ（ｘ）（mod xd-1） Ｐ（ｘ）：＝Ｒ（ｘ）/Ｔ（ｘ）（mod xd-1） 【数３】 【数４】 【数５】 【数６】 を評価するステップを含む、請求項１６記載の方法。
  25. 【請求項２５】前記バイト信頼度を反復的に処理するス
    テップが、有限域計算及び有限精度計算を単一の再帰に
    統合するステップを含む、請求項１６記載の方法。
  26. 【請求項２６】前記バイト信頼度を計算するステップ
    が、ビット対数尤度比から前記バイト信頼度を生成する
    ステップを含む、請求項１６記載の方法。
  27. 【請求項２７】前記バイト信頼度を計算するステップ
    が、最小ビット対数尤度比を有するバイト信頼度を選択
    するステップを含む、請求項２６記載の方法。
  28. 【請求項２８】前記バイト信頼度を計算するステップ
    が、パリティ・チェックを用いて、前記消去候補位置を
    検出するステップを含む、請求項１７記載の方法。
  29. 【請求項２９】前記バイト信頼度を計算するステップ
    が、パリティ・チェックを用いて、前記消去候補位置を
    検出するステップを含む、請求項２７記載の方法。
  30. 【請求項３０】前記バイト信頼度を計算するステップ
    が、２つの連続バイト信頼度数の信頼度比を昇順に計算
    するステップと、 前記信頼度比が所定しきい値よりも小さい場合、対の連
    続バイト信頼度数に対応するバイトの消去候補位置を選
    択するステップとを含む、請求項１７記載の方法。
JP2001206336A 2000-07-07 2001-07-06 エラー訂正コード・システム及び方法 Pending JP2002100127A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/611,872 US6553536B1 (en) 2000-07-07 2000-07-07 Soft error correction algebraic decoder
US09/661872 2000-07-07

Publications (1)

Publication Number Publication Date
JP2002100127A true JP2002100127A (ja) 2002-04-05

Family

ID=24450719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001206336A Pending JP2002100127A (ja) 2000-07-07 2001-07-06 エラー訂正コード・システム及び方法

Country Status (4)

Country Link
US (1) US6553536B1 (ja)
JP (1) JP2002100127A (ja)
CN (1) CN1311639C (ja)
TW (1) TW511337B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835134B1 (ko) 2006-08-22 2008-06-04 한국과학기술원 순방향 오류정정 복호화 방법 및 복호화기.
JP2008136166A (ja) * 2006-11-01 2008-06-12 Fujitsu Ltd 最尤検出器、誤り訂正回路及び媒体記憶装置
JP2008165805A (ja) * 2007-01-03 2008-07-17 Samsung Electronics Co Ltd フラッシュメモリ装置のｅｃｃ制御器及びそれを含むメモリシステム

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7117418B2 (en) * 2000-09-11 2006-10-03 Comtech Aha Corporation Soft input-soft output forward error correction decoding for turbo codes
WO2003015285A1 (en) * 2001-08-09 2003-02-20 Adaptive Networks, Inc. Error correction process and mechanism
GB2407946A (en) * 2003-11-05 2005-05-11 Nokia Corp Forward Error Correction decoder suitable for use with data comprising variable padding
CN100449948C (zh) * 2004-04-05 2009-01-07 美国博通公司 Ldpc编码信号位-校验并行解码的方法及装置
US7516389B2 (en) * 2004-11-04 2009-04-07 Agere Systems Inc. Concatenated iterative and algebraic coding
EP1681770A1 (en) * 2005-01-18 2006-07-19 Koninklijke Philips Electronics N.V. Error correcting code
US7587657B2 (en) * 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
US7526683B1 (en) * 2005-06-01 2009-04-28 Sun Microsystems, Inc. Dynamic self-tuning soft-error-rate-discrimination for enhanced availability of enterprise computing systems
TWI415416B (zh) * 2005-09-19 2013-11-11 St Ericsson Sa 在包含消除表格資料的移動式無線應用中用於校正錯誤的裝置及方法
JP4833173B2 (ja) * 2006-10-30 2011-12-07 富士通株式会社 復号化器、符号化・復号化装置及び記録再生装置
US7557617B1 (en) 2007-01-03 2009-07-07 Altera Corporation Digital decoder with complementary outputs
US8732558B1 (en) 2007-04-25 2014-05-20 Samsung Electronics Co., Ltd. MPE-FEC system capable of selecting an FEC mode, a forward error correcting method performed in the MPE-FEC system, and an FEC mode selecting method performed in the MPE-FEC system
US20090132894A1 (en) * 2007-11-19 2009-05-21 Seagate Technology Llc Soft Output Bit Threshold Error Correction
US8127216B2 (en) 2007-11-19 2012-02-28 Seagate Technology Llc Reduced state soft output processing
KR100943519B1 (ko) * 2007-11-22 2010-02-22 한국전자통신연구원 로그우도비 산출 방법 및 송신 신호 검출 방법
KR101490249B1 (ko) * 2007-12-11 2015-02-05 엘지전자 주식회사 연판정을 이용한 통신방법 및 장치
KR101467788B1 (ko) * 2007-12-11 2014-12-03 엘지전자 주식회사 랜덤 선형 부호화를 이용하는 통신방법 및 장치
JP5007676B2 (ja) * 2008-01-31 2012-08-22 富士通株式会社 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置
US8166376B2 (en) * 2008-04-08 2012-04-24 Hitachi Global Storage Technologies Netherlands, B. V. Techniques for correcting errors and erasures using a single-shot generalized minimum distance key equation solver
US8386868B2 (en) * 2008-04-16 2013-02-26 Sandisk Il, Ltd. Using programming-time information to support error correction
KR101526317B1 (ko) * 2008-05-09 2015-06-11 삼성전자주식회사 계층적 디코딩 장치
CN101442394B (zh) * 2008-11-10 2011-06-29 西安电子科技大学 可迭代译码的网络编码协作通信方法
US9419651B2 (en) * 2008-12-31 2016-08-16 Stmicroelectronics, Inc. Non-polynomial processing unit for soft-decision error correction coding
CN101777919B (zh) * 2009-01-12 2014-07-16 瑞昱半导体股份有限公司 区块码解码方法
US8595603B2 (en) * 2011-03-29 2013-11-26 Intel Corporation Apparatus and methods for selective block decoding
US8443271B1 (en) * 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US9054742B2 (en) * 2013-03-14 2015-06-09 Intel Corporation Error and erasure decoding apparatus and method
US10674180B2 (en) * 2015-02-13 2020-06-02 Netflix, Inc. Techniques for identifying errors introduced during encoding
US10459783B2 (en) * 2016-08-30 2019-10-29 Marvell World Trade Ltd. Low-latency decoder for Reed Solomon codes
US10572342B2 (en) * 2016-10-24 2020-02-25 SK Hynix Inc. Memory system with LDPC decoder and operating method thereof
US11861177B2 (en) * 2021-08-06 2024-01-02 Micron Technology, Inc. Configurable verify level for a set of data in a memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1296065C (en) 1985-12-11 1992-02-18 Tadashi Matsumoto Method for decoding error correcting block codes
US4821268A (en) 1987-10-26 1989-04-11 Cyclotomics, Inc. Soft decision Reed-Solomon decoder
DE68920142T2 (de) * 1989-08-24 1995-07-13 Philips Electronics Nv Verfahren und Einrichtung zur Decodierung von wortgeschützten Codewörtern durch einen nichtbinären BCH-Code gegen mindestens einen Symbolfehler.
EP0496157A3 (en) 1991-01-22 1992-08-12 International Business Machines Corporation Apparatus and method for decoding linear algebraic codes
JP3154607B2 (ja) * 1993-12-28 2001-04-09 三菱電機株式会社 誤り訂正復号装置及び誤り訂正復号方法
GB2289779B (en) * 1994-05-24 1999-04-28 Intel Corp Method and apparatus for automatically scrubbing ECC errors in memory via hardware
US5745507A (en) * 1995-03-31 1998-04-28 International Business Machines Corporation Systematic symbol level ECC for use in digital memory systems
JP3343857B2 (ja) * 1998-06-30 2002-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 復号装置、演算装置およびこれらの方法
US6449746B1 (en) * 1998-08-17 2002-09-10 T. K. Truong Decoding method for correcting both erasures and errors of reed-solomon codes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835134B1 (ko) 2006-08-22 2008-06-04 한국과학기술원 순방향 오류정정 복호화 방법 및 복호화기.
JP2008136166A (ja) * 2006-11-01 2008-06-12 Fujitsu Ltd 最尤検出器、誤り訂正回路及び媒体記憶装置
US8230309B2 (en) 2006-11-01 2012-07-24 Fujitsu Limited Maximum likelihood detector, error correction circuit and medium storage device
JP2008165805A (ja) * 2007-01-03 2008-07-17 Samsung Electronics Co Ltd フラッシュメモリ装置のｅｃｃ制御器及びそれを含むメモリシステム

Also Published As

Publication number Publication date
US6553536B1 (en) 2003-04-22
CN1340923A (zh) 2002-03-20
TW511337B (en) 2002-11-21
CN1311639C (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
JP2002100127A (ja) エラー訂正コード・システム及び方法
US6792569B2 (en) Root solver and associated method for solving finite field polynomial equations
JP3663377B2 (ja) データ記憶装置、読み出しデータの処理装置および読み出しデータの処理方法
US8407563B2 (en) Low-complexity soft-decision decoding of error-correction codes
US6903887B2 (en) Multiple level (ML), integrated sector format (ISF), error correction code (ECC) encoding and decoding processes for data storage or communication devices and systems
US7653862B2 (en) Error detection and correction for encoded data
US7191382B2 (en) Methods and apparatus for correcting data and error detection codes on the fly
US7231578B2 (en) Techniques for detecting and correcting errors using multiple interleave erasure pointers
US8001447B2 (en) Error correction method and apparatus for data storage device
US7421642B2 (en) Method and apparatus for error detection
US6651213B2 (en) Programmable multi-level track layout method and system for optimizing ECC redundancy in data storage devices
US20050204255A1 (en) Cyclic redundancy check based message passing in Turbo Product Code decoding
US7178086B2 (en) Direct partial update of CRC/ECC check bytes
JPH05347075A (ja) リードソロモン誤り訂正装置
US7127660B2 (en) Method, apparatus and program storage device for correcting a burst of errors together with a random error using shortened cyclic codes
US7131052B2 (en) Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors
EP0341863B1 (en) Sector mis-synchronization detection method
US8166376B2 (en) Techniques for correcting errors and erasures using a single-shot generalized minimum distance key equation solver
US9069693B2 (en) Decoder based data recovery
US20030192005A1 (en) Method and apparatus for error detection
KR100594002B1 (ko) 가변 처리가 가능한 파이프라인 구조의 리드 솔로몬 복호기
US6671850B1 (en) On-the-fly algebraic error correction system and method for reducing error location search
JP2001101020A (ja) 誤り訂正装置およびディスク装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040224

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040518

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20040531