TW511337B - A soft error correction algebraic decoder - Google Patents
A soft error correction algebraic decoder Download PDFInfo
- Publication number
- TW511337B TW511337B TW090116374A TW90116374A TW511337B TW 511337 B TW511337 B TW 511337B TW 090116374 A TW090116374 A TW 090116374A TW 90116374 A TW90116374 A TW 90116374A TW 511337 B TW511337 B TW 511337B
- Authority
- TW
- Taiwan
- Prior art keywords
- reliability
- decoder
- byte
- error
- polynomial
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/154—Error and erasure correction, e.g. by using the error and erasure locator or Forney polynomial
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
- H03M13/453—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding
- H03M13/455—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding using a set of erasure patterns or successive erasure decoding, e.g. generalized minimum distance [GMD] decoding
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
511337 五、發明說明(l) ~— —--- 發明領域 ' 正ί ί二ί f於Γ料儲存的領域’並特定於採用軟誤差校 自最λ π二f的^統與方法。更特定的,根據本發明,來 二:i: (ml)解碼器的位元組可靠性數字以及來自内 ^代碼符號的同位元檢查成功/失敗由Reed_s〇i〇m〇n 糾曰- 八万式加以組合,如此對誤差的刪除率可以達 二;曼目的在將所需檢查位元組的數字降到最少。 已在儲存裝置中的循環誤差校正編碼使用 -項誤差校::m ΐ f存系統的可靠性需求。通常, 差的位置及數二=二二特徵位元組的處理以決定每個誤 時產生的誤差::,徵位元組由資料寫入到健存媒體 所採用子兀之互斥或所產生。 碼所需要的;diucc)檢查字元的數字取決於代 位元之位。:;;:;範例,在許多現今與儲存裝置中ί 255位元缸位/且存^同使^的ecc系統,每個要在有最多 元組。因此又的碼字中校正的誤差使用兩個檢杳位 料位元及‘加认士 要八個檢查位元組來校正2 4 9個資 個單獨J;;f查位元組的資料區塊中最多三個誤差個貝六 從儲存裝詈i =兀組因而在這樣的系統中產生。如果包含 六個特徵^續的2 5 5個位元組的資料字中沒有誤差,則 理而資料字:。$種情形下,不需要特徵處 特徵位元為 、忾,理單元。然而,如果一或多個 零則特徵處理包含了識別誤差中位元組的
五、發明說明(2) 識別每個誤差也置的誤差樣式。 在不同的;理n中的其下數學概念及運算已經 識別誤差的位置,_由^22數學解釋通常包含首先 中的位元組位置,口葬由=式,數學整體目的是定義誤差 誤差找尋器多項/式^絲i用乐統中產生的特徵位元組。 以特徵項來表達誤S位署被用來作為數學分析的起點來 此特徵位輯可以用來解瑪 體識別每個位置的誤差樣:气。:置在讓相關硬 用的立即式ECC由沾%圼, 冉者在錯存或通訊系統中 根。式Ecc中的&差位置計算為誤差找#器多項式的 ^固解碼技術備用來改碼的效能。 ;取t距離解碼,其誤差校正的能力只依賴術 接近所接受根據ΐ代碼的代數特性決定出最 不為解碼&成。'采 接收字的母一位數的錯誤機率並 距離,所ίίί =字超過誤差校正能力,取決於代瑪 吓兄汗的值時解碼變成是錯誤的。 已:傳: = 技術是最大可能性解碼,根據認為 解碼允許! ί m係f解碼”送。這個最大可能 可能性解碼技;^相ϋ能力數子的玦差校正。然而,最大 馬技術相*馒雜並且需要相當的資源來實做。另
第8頁 511337 五、發明說明⑶^ - 4 ’最大可能性解碼的實做技術通常不考慮 料’例如位元可靠性資訊。
重要價值的
然而 在傳統的解碼設計中R e e d S ο 1 〇 in ο η代石馬並 化來產生對於特定可靠性/同位資訊的最大數字的、最佳 受暴於這樣的資訊大多是Reed Solomon解碼器不处、’ 因素。再者,以傳統解碼器實做的鍵值方程式解答=用的 設計來解答權重有理數插入問題的。 Q為亚非 因此,仍需求一解碼方法,其可以降低複雜度以及。处 性解碼技術造成的延遲,而不明顯的影響效能並且=能 去位元可靠性資訊。 s失 已經嘗試建議提供更有效率的解碼處理。參考N. Kamiya, n〇n Acceptance Criterion for Efficient
Successive Errors-and-Erasures Decoding 〇f Reed—
Solomon and BCH Codes," IEEE Transaction 〇n Information Theory, Vol. 43, No. 5 , 1997 年9 月,第 1477-1488頁。然而,這樣的嘗試通常需要多次遞迴來計 异获·差找哥為以及估异器多項式,因此.需要在重要儲存空 間中的冗餘。另外,這樣的嘗試通常包含鍵值方程式解^ 器’其功能限制在有限場算術,因此,需要分別的模組來 執行有限準確的實數算術,其增加此解碼處理的實做成 本0 因此,仍有未滿足的需求在更有效率的解碼演算法則, 提供最大可能的刪除及誤差找尋器多項式,從完整一般化 最短距離(G M D )解碼演算法則產生的一組候選刪除,而不
第9頁 511337 五、發明說明(4) _ 找到所有候選誤差找尋器多項式的根項,而其可以儲存空 間中的最少冗餘實做。 發明概要 根據本發明,軟誤差校正代數解碼器及相關方法利用刪 除可靠性數字來得到誤差位置及數值。更特定的,來自最 大可能性(ML )解碼器的符號可靠性數字以及來自内部調變 代碼符號的同位元檢查成功/失敗由Reed —solomon解碼器 以迭代方式加以組合,如此對誤差的刪除率可以達到最 -人邈π盯异誤差 的計算這些兩個多項式 最小。 校正(ECC)代數解碼器 關方法實現,利用二進 Solomon代碼最佳地適 色是採用可同時執行有 鍵值方程式解答器來降 演算法則描述候選刪除 及.調變代碼限制成功/ 是失敗在磁碟機應用程 。這個演算法則產生固 器。 導使用鍵值方程式解艾 根據本發明一特色,此解碼器需 找尋器以及估算器多項式藉由依序 ’因而可將儲存空間中的冗餘降到 本發明的上述及其他特色軟誤差 及用來解碼R e e d S ο 1 〇 m ο η代碼的相 位代碼及檢測器側邊資訊。此Reed 合用在刪除通道。本發明的一項特 限場算術及有限準確度實數算術的 低解碼處理的實做成本。 根據本發明一項特色,臨限調整 ’根據檢測器誤差篩濾器的輸出以 失敗的資訊,特別是同位元檢查或 式中目前調變代碼使用同位元檢查 定的刪除輸入到Reed Solomon解碼 本發明的互補軟解碼演算法則教
第ίο頁 511337 五、發明說明(5) -- 演算法則,其計算在以檢測器側邊資訊所給的權重來解答 權重有理數插入問題時獲得的誤差樣式。 圖示簡述 本發明的不同特色以及達成的方式將會參考下面的說明 、申請專案範圍及圖示做更詳盡的說明,其中的參考號碼 被重用,在適當地方,指示出參考項目間的對應,且其 中: 圖1為資料儲存系統例如磁碟機的概要說明,其根據本 發明實做立即式的代數誤差校正編碼(E C C );
圖2為詳細說明缓衝硬碟控制器架構方塊圖,其包含根 據本發明的立即式(OTF)誤差校正編碼(ECC)系統來實做立 即式誤差校正編碼; 圖3為圖1貢料儲存糸統的方塊圖’描述圖2硬碟機控制 器的讀取通道以及寫入通道上的資料流動,並說明包含了 ECC讀取處理器及ECC寫入處理器的實例立即式誤差校正編 碼系統; . 圖4為圖1資料儲存系統的方塊圖,詳細說明形成圖3部 分ECC讀取處理器及ECC寫入處理器的誤差校正編碼模組之 主要元件; 圖5 A為說明藉由圖4資料儲存系統中用的軟誤差校正解 碼器的方式之實做誤差校正編碼的一般方法的功能性流程 圖, 圖5 B為圖4誤差校正編碼方法之特定範例的功能性流程 圖
第11頁 五、發明說明(6) 解釋計算用在圖^及58誤差校 态多項式步驟的流程圖; 左仅止万法的誕差找哥 字圖6要1 皮月圖t二ί 2 :位元組位置上的15位元組實例的碼 要破圖4的軟誤差校正解碼器處 1 圖7說明圖6碼字用的實例位’ 的軟誤差校正解碼器處理的;、…靠f t字,要被圖4 圖8說明圖6碼字的實例候^ ^ ^ ^ 差校正解碼器處理的丨 罝要被圖4的軟誤 圖9說明圖6碼字的訾你丨Μ 碼器處理的; 實1特徵,要破圖4的軟誤差校正解 tA-l·的詳細說明 疊圖t明及磁=1 f包含磁頭堆疊組件1 2及磁性間隔開堆 16 卞 或M0貝料儲存碟片或媒體14,其繞著共同柄 q。磁頭堆疊組件丨2包含數個制動手臂2 〇,其延伸到 二個-ί ϊ ΐ中,為了簡單說明起見只說明一個碟片1 4及 、酋手臂2〇。磁碟機1〇進一步包含放大器44,讀寫通 t人1、〇含位元組可靠性產生器4 9 ’以及硬碟控制器5 0豆 匕a本發明的軟誤差校正代數解碼器2〇〇。 /、 $頭堆疊組件12進一步包含E_形狀區塊24及附接到此區 ‘的磁性轉子2 6在直徑上對立於制動手臂2 〇的位置。轉
第12頁 511337 五、發明說明(7) __ _ 子26與啟動器(未顯示)一起作用制動手臂2〇來在實質上輻 射方向上旋轉’在箭頭方向A中的弓形路徑上。激化轉子 2 6線圈以一個極性的直流電或相反的極刑使得磁頭堆疊組 件1 2,包含制動手臂2 0,繞著軸Ρ以實質的碟片1 4的輻射 方向旋轉。一磁頭碟片組件33含有碟片14及磁頭堆疊組件 12 〇 電能轉換頭4 0架設在每個制動手臂2 〇的空置端以便繞著 軸Ρ做以軸圍中心的移動。磁性轉子26控制磁頭4〇在輻射 方向中的移動’為了將磁頭4 0定位在資料資訊軌戋資料飪 42會緊接著的註冊位置並存取這些;= = = 段。 為數眾多的軌42,每一個在特定輻射位置,分層為資料 碟片14每個表面的磁性媒體之同心樣式。資料柱包含一組 的對應資料資讯轨4 2此堆疊碟片丨4的資料表面。資料資訊 轨4 2包含附數個段或資料區段,每一個包含預先定義大小 的個別資料記錄群組,其儲存起來以便稍後的取回與更新 。資料資訊執42可以配置在相對於伺服參考索引的預定位 置。 圖2說明一具缓衝硬碟控制器5〇的實例架構,其包含一 立即式(OTF)誤差权正編碼(Ecc)系統1〇〇來實做根據本發 =的立即式誤差校正編碼。彳艮清楚的本發明不限制在這個 特定架構且可以併同其他架構的方式實做。 硬碟控制器50包含~邏輯驅動電路1〇5,其格式化來自 碟組件33的資料,例如從8位元到32位元。FIF〇暫存器
第13頁 511337 五、發明說明(8) . 1 1 0儲存經格式化的資料並將之與磁區緩衝器1 2 〇交換。此 ECC系統1〇〇接收來自驅動邏輯電路丨〇5的格式化資料並執 行本發明的誤差校正編碼演算法則,如在此說明的。 b緩衝器管理員115控制在ECC系統1〇〇、磁區緩衝器(也就 =、’隨機存取記憶體)1 2 〇,以及微處理器丨2 5之間的資料 二通。另一個F 11? 〇暫存器1 3 〇儲存資料並將之與磁區緩衝 器120交換。一順序控制器135連接在驅動邏輯電路丨05、 微處理器125與主機介面140之間,來控制跨硬碟控制器5〇 間的 > 料流通及不同命令的順序動作。主機介面1 4 〇提供 介面在硬碟控制器50與主機60 (圖丨)之間。 ,3呈/見的是圖2硬碟控制器5〇的方塊圖,其包含立即式 ,誤$板正編碼系統1〇〇包含ECC讀取處理器163及ECC寫入 處理器1 6 7。當連序的數位二進制資料要寫入到碟片1 4上 二其暫時的放在緩衝器165並接著處理並在寫入路徑或通 迢(157、167 及 169)轉換。 次I先’預定數字的二進制資料元件,或稱為位元組,以 貝;斗串形式’從緩衝器i 6 5移動並串流經E c C寫入處理器 167。在此ECC寫入處理器167中,資料位元組對應為從 Reed-Solomon代碼取出的碼字。接了來,每個碼字對應到 寫入路徑信號形狀的單元丨69到執行長度限制或其他的帶 通,頻譜-形狀編碼並變成時變信號。此寫入路徑信 兀1 6 9包含^編碼器2 0 2 (圖4 )來如在此說明的編碼此 仏唬。此時變信號經由介面讀取/寫入轉換介面丨5 7送出而 到磁致電阻或其他適當的轉換磁頭4〇中的寫入元件來轉換
第14頁 511337
為磁 所 ,直 的碟 目的 〇因 時變 長度 固定 當 徑或 力線樣 有的測 到磁力 片1 4通 ’此資 此,二 信號的 單元的 長度51 順序的 通道(1 式。 罝從二進制貧料疋件從緩衝器丨6 5的移動開始 線樣式寫入到選定的碟片執4 2 (圖丨)當此旋 過磁頭4 0下同步並串流。為了有效資料轉換的 料一次做去階段(寫出)或階段(讀取)碟片區段 進制資料的對應為Reed —s〇1〇m〇n碼字以及產生 力線轉換必須在定義於轉換器下移動之記錄執 時間間隔内完成。典型的記路軌長度單元等於 2個位元組的位元組區段。 磁力線樣式從碟片1 4讀取出來,其在一讀取路 57、159、161及163)中處理並寫入緩衝器165 。此轉換4 0感測到的時變信號通過此讀取/寫入轉換器 介面1 5 7到數位信號攫取單元丨5 9。在此,信號被檢測並作 出決疋應解析為二進制的1或0。當這些1與〇的串流出信號 攫取單元1 5 9,其在格式化單元1 1配置為碼字。
因為讀取路徑正在估算之前記錄在碟片u順序Reed S ο 1 〇 m ο η碼字’接著,沒有誤差或刪除,此碼字應該相同 。為了要測試是否如此,每個碼字從格式器1 6 1在一路徑 上被送到ECC讀取處理器163。同樣的,ECC處理器163的輸 出寫入到緩衝器1 6 5。此讀取路徑同樣以同步資料串流方 式動作,如此任何的檢測誤差必須找到並在此碼字中校正 ’在E C C讀取處理器1 6 3接收從碟片執4 2讀取的下一碼字的 時間内。緩衝器1 6 5以及讀取及寫入通道可以由微處理器 1 2 5 (圖2 )監視並控制來確保效率,在參考樣式可以指示
第15頁 511337 五、發明說明(10)-。 ~ 路徑未被可以控制移除,例如礦序的讀取來考。 已f說明了一般環境’其中本發明的EC/系統丨〇〇運作, 此誤差校正代數解碼器(軟ECC解 乍 ECC系統100現在將說明。 々取I刀的 每個ECC讀取處理器163及Ecc寫人處理器16?包含可以用 數位邏輯的硬體實做的ECC解碼器2〇〇。軟£(:(:解碼器2〇〇的 主要元件在圖4中說明。
ECC系統1 00 (圖4)包含幾個功能性單元,例如編碼器 2 0 2,前級放大器44,讀取/寫入通道48,特徵產生器2〇5 以及鍵值方程式解答器,其包含了本發明的軟ECC解碼器 2 0 0。動作上,位元組可靠性產生器49計算出碼字的位元 可靠性。如在此用的,位元組可靠性是碼字正確性的指示 ,且包含兩個元件··位元組可靠性數字4丨〇以及候選的刪 除位置42 0。 參考圖4 ’此讀取/寫入通道48包含一點記錄-可能性比 例產生器5 0其產生位元記錄-可能性比例(tLR )指示出位元 會是π 0 π或是” 1M的機率,如下面公式所描述的: LLR = l〇g probability of a bit being a Π1n probability of a bit being a 'O'* 此記錄-可能性比例產生器5 〇決定出此位元組中每一位 元的L L R並識別最小L L R的位元做為位元組可靠性。最小的 位元L L R設定微位元組可靠性數字(0 i)特定位元組的,如馨 下: 0卢最小LLI』·,其中:1 $ j ^ 8。
第16頁 511337 五、發明說明(ιι)__ 藉由位元組可靠性計算的最佳化此刪除候選位置的有效 方式是選擇同位元檢查失敗情形下局部最小可靠性位元組 位置。這個是假設内部同位元檢查碼的使用在讀取/寫入 通道48中。此讀取/寫入通道48使用内部同位元檢查碼來 提供同位元檢查旗標。在一具體實例中,同位元旗標是從 一組位元組的一個位元同位元檢查得到,例如每8個連續 的位元組。
此位元組可靠性產生器4 9利用同位元檢查來檢測候選的 刪除位置(ei)。位元組可靠性產生器4 9決定出此組位元組 的同位元失敗,位元組可靠性產生器4 9選擇有這組位元組 中最小0 i的位元組的候選刪除位置(e i)。 這個選擇規則可進一步的精細。根據另一個具體實例, 位元組可靠性產生器4 9進一步計算出可靠性比例,其為兩 個位元的比例可靠性數字(0 i、0 j ),其為數值上升順序 的連續刑事,如下: | 可靠性比例=0 i / 0』。_ 如果可靠性比例小於預定的臨限值,可程式化的,此位元 組可靠性產生器4 9選擇出對映到這對位元組可靠性數字 (0丨、(9 j)之位元組的候選刪除位置(e i、e j)。 對於每個碼字,位元組可靠性產生器4 9計算連串的可靠 性數字(0 n ),每個位元組一個,並進一步提供候選刪除 的位置,也就是,最小可靠性的位元組。特徵產生器2 0 5 計算整個碼字的特徵並將之傳遞給軟E C C解碼器2 0 0鍵值方 程式解答器。 511337 五、發明說明(12) . 如在此解釋的,軟E C C解碼器2 〇 〇理用位元組可靠性數字 4 1 0 ’候選刪除位置4 2 0,以及特徵產生器2 〇 5產生的特徵 來產^誤差找尋器及估算多項式45〇。接著,誤差找尋器 及估算多項式4 50被解答來產生誤差位置及數值46〇如
Hassner及其他者的美國專利編號第5,428,628範例中所說 明的’其亦委託給本發明的相同委託人,在此一併作為 考。 · 軟ECC解碼器2 〇 〇的動作現在將併同圖5到丨丨來加以 ,以特定範例的觀點,為了說明的目的而非限制。 fCC解碼器2〇〇接收特徵4〇5 (圖9),位元組可靠性玄人 圖7 )及候選的刪除位置4 2 〇 ( 。 ’ =C解碼器m選擇(W)最小可靠位置並W以的階段 頁士對之排序(圖i 〇 ),如此最大可靠位元組會最降 t ,耽例中,在位置數字丨上的位元組有最大值j出^。 依此:ί且最先列出’接著是在位置數字8上的位元組靠 同樣的,對應候選刪除的位置也以位元組可 6 且後面;& ί置數子1上的位元組有有限域體位置索弓丨a1、, ^面接者是有有限域體位置索引“的位置數字8上^亚 ^_,依此類推,其中的"a"是有限域體的基本元的位 的解碼ΐ'ΪΚΓ解碼器2°0,其係針對可以找到誤差 解m ^ — 並有者Hamming距離的(d = 2t + l),執行太微差 解碼决鼻法則所需要的碟片儲存量為(12t + 6) ’ 明
第18頁 511337 i五、發明說明(13)”_ - ;T : 輸入 • 2 t個暫存器來儲存特徵(圖9 ); • 2 t個暫存器來儲存排序過的位元組可靠性數字(圖1 〇 ) :以及 • 2 t個暫存器來儲存排序過的候選刪除位置(圖1 1 )。 工作儲存 • 2 t個暫存器來儲存誤差估算器多項式的係數; • 2 t個暫存器來儲存輔助誤差估算器的係數; • 2 t個暫存器來儲存最佳解答的誤差估算器多項式;以 及 •6個暫存器來儲存下面的參數(一個暫存器一個參 丨數): ο δ :控制變數,其控制在此說明的解碼演算法則 流程的, 〇 0 _ :效能準則; - 〇 0best ··效能準貝1J 0sum的最佳數值; ο δ min · minimum value of the control variable δ ; o r ··在刪除位置上誤差·估算多項式的值;以及 〇 7?:在刪除位置上輔助誤差估算多項式的值。 為了說明的目的,在圖9-11的範例中,t = 4 ,而圖5A及 5 B之解碼處理5 0 0所需要的暫存器數字為4 8個暫存器[也就 是,(12*4)+6]。
第19頁 511337 五、發明說明(14) . 對於卜位元組的軟解碼器2 0 0,完成解碼處理5〇〇所需要 的重覆總數(d_l)由下面的方程式定義: 總延遲=2计4[土(2卜吼 其中k是範圍從0到t的索引。 圖5A及5B說明由本發明的軟ECC解碼器2〇〇實做的解碼處 理5 0 0。在步驟510軟ECC解碼器2 0 0從起始兩個多項式V(x) 及R(x)開始,其中:V(X)由下面方程式起始的輔助估算多 項式: V(x) := xd·1 ;而 R(X)為下面方程式起始的誤差估算多項式: R(x) : = S(x)· E(X) mod X㈠, ' 其中S ( x )為特徵值決定的特徵多項式;而E ( χ )為刪除多項 式其跟為候選的刪除位置。 另外’在步驟5 10此軟ECC解碼器200起始化下面的參數 來預置基本值,如下: 丄占:=d 一1 ’其中5為目前解答的誤差數字兩倍加刪除數 予的和’並控制解碼方法5 〇 〇的流程,藉由比較值與d,代 石馬的H a in m i n g距離。 min 己’其中dEin為目前計算方塊中(5的最小值。 :Θ sum : ’其中沒議為目前計算方塊的效能準則。
^best 0,其中心⑴為計算方塊中0suffl最佳的目前最 大值。
• best So 1 其中1為方法5〇〇重覆執行的數字。 :=So 1 [R(x), i],其中bestSol為解答相
’第20頁 511337 五、發明說明(15) -- 關目前0best的解答而Sol為最近計算出的。 步驟5 1 5、5 2 0及5 4 0的目的現在將詳細的說明來檢查是 否正在估算的的候選刪除是真的誤差。這個目的是由處理 圖1 0的排序位元組可靠性數字達到的以及圖1 1的對應排序 候選刪除位置,按順序的,在一時間的一對{ 0 i},以 下降順序,也就是從最大的可靠性最先處理。 在步驟515,迭代數字i遞增一個單元(i = i + l),而每一 對的{ e i,0 i}以計算兩個對應多項式來估算V ( e i )及R ( e \ ), 其中ei代表候選的刪除位置,而0 i代表正在被分析的對應 位元組可靠性數字。 同樣的在步驟5 1 5,軟E C C解碼器2 0 0估算下面的運算 式: - T : = R ( ); 7? : = V ( ) 〇 在步驟5 2 0軟ECC解碼器2 0 0檢查τ的值,也就是誤差估 算器多項式在被分析的候選刪除位置(ei);是否為零。如 果軟ECC解碼器2 0 0在步驟5 2 0決定出τ的值為零,繼續要 估算器減少步驟5 3 0,其由進一步考慮認為是假誤差而放 棄候選刪除。這是由評估下面運算式而達到的: δ:=δ-ΐ; J < d -y Θsum 1= Osum + Θί ] R⑹: 15 X 一 6i δ Κδ min ~^[5 min := Λ?/ := [i?(X),f]]·
第21頁 511337 五、發明說明(16) 可以看到從上面R(ei)的運算式,以線性項(x-ei)除誤差 估算多項式R(ei)由進一步的考慮減少(也就是,移除)候 選的刪除。 處理500接著在步驟535詢問是否所有的排序位元組可靠 性數字(圖1 0 )及排序的候選刪除位置(圖1 1 )已加以考慮。 如果是,此軟ECC解碼器2 0 0在步驟5 3 6計算此誤差位置多 項式,並產生最佳的解答及從之得到目前解答: [bestSol, Sol],將會在下面併同圖5C加以說明。
如果解碼方法5 0 0決定在步驟5 3 5某些排序的位元組可靠 性數字及排序過的候選刪除位置進一步未考慮,處理5 0 0 繼續到步驟5 1 5其接收到下一候選刪除位置的對{ ei,0 i丨以 及位置可靠性數字。新的對{ e i,0 i}接著如在此說明的處 理。 為到步驟5 2 0,如果解碼方法5 0 0決定出在正被分析的候 選刪除位置(eD的誤差估算多項式RUD的數值r不是零, 則繼續到步驟5 4 0,其詢問候選刪除位置的對{ ei,0 i}的輔 助估算多項式V ( X )的7?以及正在分析的位元組可靠性數字 是否為零,也就是,V(ei) = 0。同樣在步驟54 0,軟ECC解 碼器200進一步會檢查是否指數範圍5小於Hamming距離。 如果沒有一個情形在步驟5 4 0決定為成立,也就是如果 7?不等於零而<5不滿足界限條件(也就是5不小於H a m m i n g ί 距離),則處理5 0 0繼續到估算器更新步驟5 5 0,其中視目 前的候選刪除為確實的誤差並更新最佳的解答bestSol, 如下面運算式指示的:
第22頁 511337 五、發明說明(17) -
Osum > Obest —^ ^Obesi ;= &sum \ best Soll^Sol] J 0sutn 05 δ :=δ-1; ό min 0 9 S d --^ Osum 1= Osum + Θ'ι\ R(x)-乙.V(x) R(x): =-1-; x-ei
Sol-[R(x)J], 方法5 0 0接著回到步驟5 3 5並繼續上述的詢問。 回到步驟5 4 0,如果解碼方法5 0 0決定出兩個情形都成立 ,也就是如果7?等於零而(5滿足界限條件(也就是,5小 於H a m m i n g距離),則處理5 0 0繼續到輔助估算更新步驟5 6 0 ,在那裡更新輔助估算多項式V乂 X )而最佳解答b e s t S ο 1 , 如下面運算式指示的: | 5 < (1 —y Θ sum m.= Θsum 一 Θί , \ δ := J+i; v(x):=Y(x)-,/r.R(x). - x — et
Sol:=[R(x)Jl 方法5 0 0接著回到步驟5 3 5並繼續如上述的詢問。 回到圖5 C,解碼處理5 0 0,已知特徵S ( X )、誤差估算多 項式R ( X )及索引i ,計算誤差找尋器多項式P ( X )藉由在步 驟560估算下面運算式: d-l E(x):=n(x_ej); j=i+l T⑻:=S⑻·Ε⑻(modxd·1); P⑻ where: d-2 ρ(χ) := ΣΡκχΙ, i=0
第23頁 511337 五、發明說明(18)- 誤差找尋 ^ i ^d-2 d-2 R(x) := jRi.x、 i=0 d-2 T(x) := [Ti.x1· i=0 器多項式係數接著迭代的計算 如下面步驟5 7 0的: Ri +^Tj .Pi-j 對於
To 在前 最佳解 個領域 可以 說明本 眾多的 神與範 只相關 通訊及 述的 答及 中已 理解 發明 修改 於資 資料
Pi: 解碼處理5 0 0之後,軟ECC解碼器2 0 0最後產生 目前解答,[bestSol,Sol]利用可取得或是這 知的技術。 到已加以說明的本發明之特定具體實例只是在 原則的特定應用。對這個誤差校正系統的為數 及在此說明的相關方法,並不背離本發明的精 再者,雖然本發明只是為說明目的而做的敘述 料儲存系統,很明確的本發明可適用於不同的 處理系統。 -
第24頁 511337 圖式簡單說明 第25頁
Claims (1)
- 511337 六、申請專利範圍 1 . 性; 及 組可 器多2. 包含 置。 3. 生器 並提 4. 的階 5 · 解碼 位元 6. ,解 位置 種誤差校 位元組可 正系統,其包含: 靠性產生器,其計算一碼字的位元組可靠 特徵產生器,用來產生此碼字的一或多個特徵 以 鍵值方程式解答器包含一解碼器來迭代處理此位元 來產生一般化最小距離解碼解碼誤差找尋 得到之誤差估算多項式。 範圍第1項的系統,其中的位元組可靠性 位元組可靠性數字,以及候選的刪除位 靠性及特徵 項式及從之 如申請專利 兩個元件: 如申 計算 供有 如申 段起 如申 器選 組, 如申 碼器 請專利範圍第2項的系統,其中位元組可靠性產 複數個可靠性數字,碼字的每一個位元有一個, 最小可 請專利 始化複 請專利 擇(d-1 士口 itb 最 請專利 進一步 7.如申請專利 解碼器,此解碼 靠性數字的候選刪除位置。 範圍第3項的系統,其中解碼器在起始化 數個參數。 · 範圍第4項的系統,其中在起始化階段, )最小可靠性位元組以及下降順序的排序 大可靠性位元組最先處理。 範圍第5項的系統,其中在起始化的階段 排序對應於位元組可靠性數字的候選刪除 範圍第4項的系統,其中對於t -位元組的 器執行總數(d - 1 )的迭代,其中d代表第26頁 511337 六、申請專利範圍-% - Hamming 距離。 8. 如申請專利範圍第7項的系統,其中解碼器的延遲由 下面方程式定義: t 總延遲=2计4[之(2/-幻], 其中k為範圍從零到t的索引 9. 如申請專利範圍第4項的系統,其中解碼器起始化任 何一或多個的: 由下面方程式起始的辅助估算多項式V(x) : V(x) : =xd_ ,其中d為Hamming距離;或 由下面方程式起始的誤差估算多項式:R(x) := S(x).E(x) mod xd_1,其中S (X)為特徵值決定的 特徵多項式,而E ( X )為由候選刪除位置決定的刪除多項 式0 1 0 .如申請專利範圍第9項的系統,其中解碼器起始化任 何一或多個下面參數: • δ : = d - 1 ; * • δ min : = d,其中(5 min為在目前計算方塊中δ的最小值; • 0 _ : = 〇 ,其中0為目前計算方塊的測量; • θ best : ’其中0 best為在一計算方塊中最佳目前最大 值 0sum ; • i : = 0,其中i為解碼器所執行的迭代數字;或是 •bestSol ··= Sol [R(x), i],其中bestSol 為相關於 目前0best的最佳解答而Sol為最近計算出的解答。 1 1 .如申請專利範圍第9項的系統,其中解碼器進一步接第27頁 511337 六、申請專利範圍-% - 著執行候選刪除檢查來評估候選刪除是否為真的誤差,一 次一個候選刪除。 1 2 .如申請專利範圍第1 1項的系統,其中解碼器估算下面 運算式: r · = R ( ei); V · = v ( ) 5 其中為第i個候選刪除位置的值; 其中解碼器進一步詢問7的值,其為誤差估算多項式 在正在分析的候選刪除位置(e i ),是否為零; 其中如果解碼器決定出T的值為零,其繼續到估算器 降低階段,其由進一步的考慮為假誤差而放棄此候選刪 除0 - 1 3 .如申請專利範圍第1 2項的系統,其中如果解碼器決定 出正在分析的候選刪除位置(e i)上的誤差估算多項式R ( e i) 的值7不是零,其詢問在候選刪除位置上輔助估算多項式 V ( X )的值7?以及正被分析的位元組可靠性·數字是否為零 (V ( ei) : = 0 ),並進一步檢查δ是否滿足界限條件藉之指 數界限5小於H a m m i n g距離d。 I 14.如申請專利範圍第13項的系統,其中如果解碼器決定 出7?不等於零且該(5不滿足界限條件,則解碼器繼續到估 算器更新階段,其中解碼器將目前候選刪除視為實際誤差| 並更新此最佳解答(bestSol)。 1 5 .如申請專利範圍第1 4項的系統,其中如果解碼器決定 出等於零且(5滿足界限條件,則解碼器繼續到輔助估算第28頁 511337 六、申請專利範圍〃_ - 更新階段,在那裡更新輔助估算多項式V ( X )及最佳解答 (bestSol) 〇 1 6 . —種誤差校 計鼻碼字的 為此碼字產 迭代產生位 離解碼誤差找尋 1 7 .如申請專利 含兩個元件:位 及 其中計算碼 數字,碼字每個 性數字的候選刪 1 8 .如申請專利 在起始化階段起 1 9 .如申請專利 含: 排序位元組 處理;以及 排序相應此 2 0 .如申請專利 含起始化任何一 •由下面方程式 ,其中d為Hammi 正編碼方法,其 位元組可靠性; 生一或多個特徵 元組可靠性及特 器多項式以及從 範圍第1 6項的方 元組可靠性數字 字的位元組可靠 位元組有一個-, 除位置。 範圍第1 7項的方 始化複數個參數 範圍第1 7項的方 包含: ;以及 徵來產生一般化的最小距 之得到誤差估算多項式。 法,其中位元組可靠性包 ,以及候選刪除位置;以 性包含計算複數個可靠性 並進一步提供有最少可靠 法,其中處理的步驟包含 〇 法,其中‘起始化的步驟包 可靠性數字,如此最小的可靠性位元最先 位元組可靠性數 範圍第1 9項的方 或多個的: 起始化的輔助估算多項式V(x):V(x): id-1 ng距離; 字的候選刪除位置。 法,其中起始化的步驟包第29頁 511337 六、申請專利範圍 • 由 下 面 方 程 式 起 始 化的誤 差 祜算多項 式: R(x) : S( X ) . E (X ) mod xd_1 ,其中S ( X )為由特徵值決定 的 特 徵 多 項 式 而E ( X )為由 候 選刪除位 置決定的刪除多項 式 , • δ := d -1 j • δ n i η :d, 其 中 <5, in為在 目: 前計算方: 德中5的最小值; • θ sum :( ), 其中 6 sum為目 前 計算方塊 ,的測量; • θ Des t 0 ,其中 Θ best 為 在 一計算方: 線中最佳目前最大 值 θ sum > • i := 0 其 中 i為參 洋碼器所執行的迭代數字;或是 參 be s t So 1 := Sol • =[R (X), i],其 中b e s t S ο 1為相關於 a 前 )es t 的 最 佳 解 答 而 S ο 1 , 為最近計算! ±ί的解答。 2 1 · 如 中 請 專 利 範 圍 第18項 的 方法,其 中處理的步驟進一 步 包 含 依 序 的 執 行 候 選刪除 檢 查來評估 候選刪除是否為真 的 誤 差 〇 22. 如 中 請 專 利 範 圍 第21項 的 方法,其 中·執行候選刪除檢 查 的 步 驟 進 一 步 包 含 設定下 面 運算式: r ··= R ( e ι) V := V(e 1) 其 中 ei 為 第i 個 1候 :選 :刪除位置; 以及 進 一 步 詢 問 r 的 值,其 為 正被分析 的候選刪除位置 (e 上 的 誤 差 估 算 多 項式, 是 否為零; 以及 其 中 如 果 r 的 值 為零, 藉 由進一步 考慮為假誤差而放 棄 此 候 選 刪 除 來 執 行 估算降 低 步驟。第30頁 511337 六、申請專利範圍-- 2 3 ·如申請專利範圍第2 2項的方法,其中如果在正被分析 的候選刪除位置(eD的誤差估算多項式R(ei)的值r不是零 ,其查詢在候選刪除位置上辅助估算多項式V ( X)的值7?以 及目前正被分析的位元組可靠性數字是否為零 (V ( e i) : = 0 ),並進一步查詢(5是否滿足界限條件藉之程 度界限(5小於Hamming距離d ; 其中如果7?不等於零且該(5不滿足界限條件,則執行 估算更新步驟,藉由將目前候選刪除視為實際誤差並更新 此最佳解答(bestSol);以及 如果??等於零且該5滿足界限條件,則執行輔助估算 更新步驟藉由更新輔助估算多項式V ( X )以及最佳解答 (bestSol)。 2 4.如申請專利範圍第1 6項的方法,其中產生誤差找尋器 多項式包含估算下面運算式: d-l E(x):= Π (x_ej); T(x):= S(x).E(x) (mod xd4); P(x):= R(x)/T(x) (mod x^1), where: d-2 P⑻:=J>.xi, i=0d-2 e R(x) := ^Ri.x1, i=0 d-2 T(x) := [Tlx、 i=0 Ri+J;Tj.Pi-j Pi:= 511337 六、申請專利範圍-,— - 2 5 .如申請專利範圍第1 6項的方法,其中迭代處理此位元 組可靠性包含在單一個遞迴中整合有限場以及有限準確度 |算術。 | 26.如申請專利範圍第16項的方法,其中計算此位元組可 |靠性包含從位元記錄-可能性比例產生位元組可靠性。 2 7.如申請專利範圍第2 6項的方法,其中計算位元組可靠 性包含選擇位元組可靠性以最小的位元記錄-可能性比 例。 - 2 8.如申請專利範圍第1 7項的方法,其中計算位元組可靠 I性包含利用同位元檢查來檢測候選刪除位置。 ί I 2 9 .如申請專利範圍第2 7項的方法,其中計算位元組可靠丨瞻 |性包含利用同位元檢查來檢測後候選刪除位置。 I 30.如申請專利範圍第17項的方法,其中計算位元組可靠 |性包含以上升數值的順序計算兩個連續位元組可靠性數字 丨的可靠性比例;以及 如果可靠性比例小於預定臨限值,則選擇相應這對連 續位元組可靠性數字之位元組的候選刪除位置。第32頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/611,872 US6553536B1 (en) | 2000-07-07 | 2000-07-07 | Soft error correction algebraic decoder |
Publications (1)
Publication Number | Publication Date |
---|---|
TW511337B true TW511337B (en) | 2002-11-21 |
Family
ID=24450719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090116374A TW511337B (en) | 2000-07-07 | 2001-07-04 | A soft error correction algebraic decoder |
Country Status (4)
Country | Link |
---|---|
US (1) | US6553536B1 (zh) |
JP (1) | JP2002100127A (zh) |
CN (1) | CN1311639C (zh) |
TW (1) | TW511337B (zh) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7117418B2 (en) * | 2000-09-11 | 2006-10-03 | Comtech Aha Corporation | Soft input-soft output forward error correction decoding for turbo codes |
WO2003015285A1 (en) * | 2001-08-09 | 2003-02-20 | Adaptive Networks, Inc. | Error correction process and mechanism |
GB2407946A (en) * | 2003-11-05 | 2005-05-11 | Nokia Corp | Forward Error Correction decoder suitable for use with data comprising variable padding |
CN100449948C (zh) * | 2004-04-05 | 2009-01-07 | 美国博通公司 | Ldpc编码信号位-校验并行解码的方法及装置 |
US7516389B2 (en) * | 2004-11-04 | 2009-04-07 | Agere Systems Inc. | Concatenated iterative and algebraic coding |
EP1681770A1 (en) * | 2005-01-18 | 2006-07-19 | Koninklijke Philips Electronics N.V. | Error correcting code |
US7587657B2 (en) * | 2005-04-29 | 2009-09-08 | Agere Systems Inc. | Method and apparatus for iterative error-erasure decoding |
US7526683B1 (en) * | 2005-06-01 | 2009-04-28 | Sun Microsystems, Inc. | Dynamic self-tuning soft-error-rate-discrimination for enhanced availability of enterprise computing systems |
TWI415416B (zh) * | 2005-09-19 | 2013-11-11 | St Ericsson Sa | 在包含消除表格資料的移動式無線應用中用於校正錯誤的裝置及方法 |
KR100835134B1 (ko) | 2006-08-22 | 2008-06-04 | 한국과학기술원 | 순방향 오류정정 복호화 방법 및 복호화기. |
JP4833173B2 (ja) * | 2006-10-30 | 2011-12-07 | 富士通株式会社 | 復号化器、符号化・復号化装置及び記録再生装置 |
JP5251000B2 (ja) | 2006-11-01 | 2013-07-31 | 富士通株式会社 | 誤り訂正回路及び媒体記憶装置 |
KR100845529B1 (ko) * | 2007-01-03 | 2008-07-10 | 삼성전자주식회사 | 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템 |
US7557617B1 (en) | 2007-01-03 | 2009-07-07 | Altera Corporation | Digital decoder with complementary outputs |
US8732558B1 (en) | 2007-04-25 | 2014-05-20 | Samsung Electronics Co., Ltd. | MPE-FEC system capable of selecting an FEC mode, a forward error correcting method performed in the MPE-FEC system, and an FEC mode selecting method performed in the MPE-FEC system |
US20090132894A1 (en) * | 2007-11-19 | 2009-05-21 | Seagate Technology Llc | Soft Output Bit Threshold Error Correction |
US8127216B2 (en) | 2007-11-19 | 2012-02-28 | Seagate Technology Llc | Reduced state soft output processing |
KR100943519B1 (ko) * | 2007-11-22 | 2010-02-22 | 한국전자통신연구원 | 로그우도비 산출 방법 및 송신 신호 검출 방법 |
KR101490249B1 (ko) * | 2007-12-11 | 2015-02-05 | 엘지전자 주식회사 | 연판정을 이용한 통신방법 및 장치 |
KR101467788B1 (ko) * | 2007-12-11 | 2014-12-03 | 엘지전자 주식회사 | 랜덤 선형 부호화를 이용하는 통신방법 및 장치 |
JP5007676B2 (ja) * | 2008-01-31 | 2012-08-22 | 富士通株式会社 | 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 |
US8166376B2 (en) * | 2008-04-08 | 2012-04-24 | Hitachi Global Storage Technologies Netherlands, B. V. | Techniques for correcting errors and erasures using a single-shot generalized minimum distance key equation solver |
US8386868B2 (en) * | 2008-04-16 | 2013-02-26 | Sandisk Il, Ltd. | Using programming-time information to support error correction |
KR101526317B1 (ko) * | 2008-05-09 | 2015-06-11 | 삼성전자주식회사 | 계층적 디코딩 장치 |
CN101442394B (zh) * | 2008-11-10 | 2011-06-29 | 西安电子科技大学 | 可迭代译码的网络编码协作通信方法 |
US9419651B2 (en) * | 2008-12-31 | 2016-08-16 | Stmicroelectronics, Inc. | Non-polynomial processing unit for soft-decision error correction coding |
CN101777919B (zh) * | 2009-01-12 | 2014-07-16 | 瑞昱半导体股份有限公司 | 区块码解码方法 |
US8595603B2 (en) * | 2011-03-29 | 2013-11-26 | Intel Corporation | Apparatus and methods for selective block decoding |
US8443271B1 (en) * | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
US9054742B2 (en) * | 2013-03-14 | 2015-06-09 | Intel Corporation | Error and erasure decoding apparatus and method |
US10674180B2 (en) * | 2015-02-13 | 2020-06-02 | Netflix, Inc. | Techniques for identifying errors introduced during encoding |
US10459783B2 (en) * | 2016-08-30 | 2019-10-29 | Marvell World Trade Ltd. | Low-latency decoder for Reed Solomon codes |
US10572342B2 (en) * | 2016-10-24 | 2020-02-25 | SK Hynix Inc. | Memory system with LDPC decoder and operating method thereof |
US11861177B2 (en) * | 2021-08-06 | 2024-01-02 | Micron Technology, Inc. | Configurable verify level for a set of data in a memory device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1296065C (en) | 1985-12-11 | 1992-02-18 | Tadashi Matsumoto | Method for decoding error correcting block codes |
US4821268A (en) | 1987-10-26 | 1989-04-11 | Cyclotomics, Inc. | Soft decision Reed-Solomon decoder |
DE68920142T2 (de) * | 1989-08-24 | 1995-07-13 | Philips Electronics Nv | Verfahren und Einrichtung zur Decodierung von wortgeschützten Codewörtern durch einen nichtbinären BCH-Code gegen mindestens einen Symbolfehler. |
EP0496157A3 (en) | 1991-01-22 | 1992-08-12 | International Business Machines Corporation | Apparatus and method for decoding linear algebraic codes |
JP3154607B2 (ja) * | 1993-12-28 | 2001-04-09 | 三菱電機株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
GB2289779B (en) * | 1994-05-24 | 1999-04-28 | Intel Corp | Method and apparatus for automatically scrubbing ECC errors in memory via hardware |
US5745507A (en) * | 1995-03-31 | 1998-04-28 | International Business Machines Corporation | Systematic symbol level ECC for use in digital memory systems |
JP3343857B2 (ja) * | 1998-06-30 | 2002-11-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 復号装置、演算装置およびこれらの方法 |
US6449746B1 (en) * | 1998-08-17 | 2002-09-10 | T. K. Truong | Decoding method for correcting both erasures and errors of reed-solomon codes |
-
2000
- 2000-07-07 US US09/611,872 patent/US6553536B1/en not_active Expired - Fee Related
-
2001
- 2001-07-04 TW TW090116374A patent/TW511337B/zh not_active IP Right Cessation
- 2001-07-06 CN CNB011228350A patent/CN1311639C/zh not_active Expired - Fee Related
- 2001-07-06 JP JP2001206336A patent/JP2002100127A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6553536B1 (en) | 2003-04-22 |
CN1340923A (zh) | 2002-03-20 |
JP2002100127A (ja) | 2002-04-05 |
CN1311639C (zh) | 2007-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW511337B (en) | A soft error correction algebraic decoder | |
US6792569B2 (en) | Root solver and associated method for solving finite field polynomial equations | |
US8086941B2 (en) | Computing an error detection code syndrome based on a correction pattern | |
EP1927987B1 (en) | Error correction circuit and medium storage device with error candidate extraction. | |
KR101266594B1 (ko) | 솔리드 스테이트 스토리지 소자 및 방법 | |
JP5127189B2 (ja) | エラー検出コードに基づくエラーの検出と訂正方法、及びそれに適した装置 | |
US8495454B2 (en) | Methods, apparatuses, systems, and architectures for quickly and reliably encoding and/or decoding system data | |
JP2721099B2 (ja) | エラーバースト修正のための試行錯誤方法及びマルチバイトエラーの修正方法 | |
JP4598711B2 (ja) | 誤り訂正装置 | |
US20100169746A1 (en) | Low-complexity soft-decision decoding of error-correction codes | |
US7689893B1 (en) | Iterative reed-solomon error-correction decoding | |
US9419651B2 (en) | Non-polynomial processing unit for soft-decision error correction coding | |
CN101174839A (zh) | 编码装置、解码装置、编码/解码装置及记录/再现装置 | |
US6345376B1 (en) | Method and means for computationally efficient on-the-fly error correction in linear cyclic codes using ultra-fast error location | |
US8166376B2 (en) | Techniques for correcting errors and erasures using a single-shot generalized minimum distance key equation solver | |
Nielsen | List decoding of linear block codes | |
US4989211A (en) | Sector mis-synchronization detection method | |
US6643819B1 (en) | Hybrid root-finding technique | |
CN115993939B (zh) | 存储系统重复数据删除方法及装置 | |
US7131052B2 (en) | Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors | |
US20030192005A1 (en) | Method and apparatus for error detection | |
JP2004362758A (ja) | 記憶媒体から検索されたデータの誤りを訂正するシステムおよび方法、ならびにコンピュータにこれらの誤りを訂正させるためのコンピュータ実行可能な命令を含むコンピュータ読取可能な記憶媒体 | |
US6671850B1 (en) | On-the-fly algebraic error correction system and method for reducing error location search | |
US6856660B1 (en) | Signal processing method and apparatus and disk device using the method and apparatus | |
US12050514B1 (en) | Deep neural network implementation for soft decoding of BCH code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |