JP2002092595A - パターン検査方法および装置 - Google Patents
パターン検査方法および装置Info
- Publication number
- JP2002092595A JP2002092595A JP2000270521A JP2000270521A JP2002092595A JP 2002092595 A JP2002092595 A JP 2002092595A JP 2000270521 A JP2000270521 A JP 2000270521A JP 2000270521 A JP2000270521 A JP 2000270521A JP 2002092595 A JP2002092595 A JP 2002092595A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- defect
- parameters
- edges
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 パターンの欠陥の検査を高精度に短時間で行
うことができるパターン検査方法および装置を提供す
る。 【解決手段】 パターン検査装置１はＳＥＭ５を有し、
このＳＥＭ５より半導体基板２上に電子ビームを照射す
ると、半導体基板２の表面から放出される２次電子によ
りＳＥＭ画像が得られる。このＳＥＭ画像データは、主
制御部９を介して欠陥解析部１１に送られる。欠陥解析
部１１は、ＳＥＭ画像データに基づいてパターンエッジ
の個数をカウントし、このパターンエッジの個数と設定
値とを比較する。そして、パターンエッジの個数が設定
値より多いときは、セル部分の検査に適したパラメータ
をメモリ１２から選択し、パターンエッジの個数が設定
値以下のときは、周辺回路部分の検査に適したパラメー
タをメモリ１２から選択する。そして、選択したパラメ
ータを用いてパターンの欠陥解析を行う。
うことができるパターン検査方法および装置を提供す
る。 【解決手段】 パターン検査装置１はＳＥＭ５を有し、
このＳＥＭ５より半導体基板２上に電子ビームを照射す
ると、半導体基板２の表面から放出される２次電子によ
りＳＥＭ画像が得られる。このＳＥＭ画像データは、主
制御部９を介して欠陥解析部１１に送られる。欠陥解析
部１１は、ＳＥＭ画像データに基づいてパターンエッジ
の個数をカウントし、このパターンエッジの個数と設定
値とを比較する。そして、パターンエッジの個数が設定
値より多いときは、セル部分の検査に適したパラメータ
をメモリ１２から選択し、パターンエッジの個数が設定
値以下のときは、周辺回路部分の検査に適したパラメー
タをメモリ１２から選択する。そして、選択したパラメ
ータを用いてパターンの欠陥解析を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、走査型電子顕微鏡
を用いて基板上のパターンの欠陥を検査するパターン検
査方法および装置に関するものである。
を用いて基板上のパターンの欠陥を検査するパターン検
査方法および装置に関するものである。
【０００２】
【従来の技術】従来では、光学式のパターン検査装置に
より、基板上に形成されたパターンの欠陥を分類するの
が一般的であった。このような光学式パターン検査装置
では、パターンの欠陥サイズが光学的に補足可能であれ
ば、パターンの欠陥をある程度の精度をもって分類する
ことが可能であった。しかし、近年のデバイスの微細化
に伴って、パターンの欠陥サイズと使用するレーザーの
波長が接近し、通常のレーザーの分解能を超えてしまう
ため、欠陥の種類を分類する精度は、微細化とともに急
激に悪化してきている。
より、基板上に形成されたパターンの欠陥を分類するの
が一般的であった。このような光学式パターン検査装置
では、パターンの欠陥サイズが光学的に補足可能であれ
ば、パターンの欠陥をある程度の精度をもって分類する
ことが可能であった。しかし、近年のデバイスの微細化
に伴って、パターンの欠陥サイズと使用するレーザーの
波長が接近し、通常のレーザーの分解能を超えてしまう
ため、欠陥の種類を分類する精度は、微細化とともに急
激に悪化してきている。
【０００３】そこで、近年では、例えば走査型電子顕微
鏡（ＳＥＭ）を備えたパターン検査装置を使用し、ＳＥ
Ｍ画像を用いてパターンの欠陥を分類することが行われ
ている。
鏡（ＳＥＭ）を備えたパターン検査装置を使用し、ＳＥ
Ｍ画像を用いてパターンの欠陥を分類することが行われ
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、ＳＥＭ
画像を用いたパターン検査では、十分な解像度は得られ
るものの、パターン検査に使用する個々のパラメータが
デバイスのデザインルールに強く依存しているため、同
一のパラメータによりデザインルールの異なる場合に対
処することが困難である。つまり、同一のパラメータで
対処しようとすると、パターンの欠陥の分類精度が低下
する場合もあり、逆にパターンの欠陥の分類精度を上げ
ようとすると、パターン検査に時間がかかるという問題
が生じる。
画像を用いたパターン検査では、十分な解像度は得られ
るものの、パターン検査に使用する個々のパラメータが
デバイスのデザインルールに強く依存しているため、同
一のパラメータによりデザインルールの異なる場合に対
処することが困難である。つまり、同一のパラメータで
対処しようとすると、パターンの欠陥の分類精度が低下
する場合もあり、逆にパターンの欠陥の分類精度を上げ
ようとすると、パターン検査に時間がかかるという問題
が生じる。
【０００５】本発明の目的は、パターンの欠陥の検査を
高精度に短時間で行うことができるパターン検査方法お
よび装置を提供することである。
高精度に短時間で行うことができるパターン検査方法お
よび装置を提供することである。
【０００６】
【課題を解決するための手段】本発明は、走査型電子顕
微鏡より基板上に電子ビームを照射して基板表面の画像
を生成し、その画像データに基づいて基板上に形成され
たパターンの欠陥を検査するパターン検査方法であっ
て、パターンの欠陥検査に用いる複数のパラメータを予
め用意しておき、基板表面の画像データに基づいてパタ
ーンのエッジの個数を求め、そのエッジの個数に応じた
パラメータを複数のパラメータの中から選択し、このパ
ラメータを用いてパターンの欠陥解析を行うものであ
る。
微鏡より基板上に電子ビームを照射して基板表面の画像
を生成し、その画像データに基づいて基板上に形成され
たパターンの欠陥を検査するパターン検査方法であっ
て、パターンの欠陥検査に用いる複数のパラメータを予
め用意しておき、基板表面の画像データに基づいてパタ
ーンのエッジの個数を求め、そのエッジの個数に応じた
パラメータを複数のパラメータの中から選択し、このパ
ラメータを用いてパターンの欠陥解析を行うものであ
る。
【０００７】走査型電子顕微鏡より基板上に電子ビーム
を照射すると、基板表面から２次電子が放出される。こ
のとき、基板上のパターンから放出される２次電子の量
はパターンのエッジ部分と中央部とでは異なり、パター
ンのエッジ部分からの放出量がパターンの中央部からの
放出量よりも多くなる。このため、パターンの画像を生
成したときには、パターンのエッジ部分の輝度がパター
ンの中央部の輝度よりも高くなる、いわゆるエッジ効果
が生じる。このエッジ効果はデザインルールに依存する
ものであり、パターンが密な部分と疎な部分では、エッ
ジ効果の度合いが異なる。従って、画像データに基づき
各種パラメータを用いてパターンの欠陥解析を行う場合
に、パターンが密な部分と疎な部分の欠陥解析を、同一
のパラメータを用いて行うのは困難である。
を照射すると、基板表面から２次電子が放出される。こ
のとき、基板上のパターンから放出される２次電子の量
はパターンのエッジ部分と中央部とでは異なり、パター
ンのエッジ部分からの放出量がパターンの中央部からの
放出量よりも多くなる。このため、パターンの画像を生
成したときには、パターンのエッジ部分の輝度がパター
ンの中央部の輝度よりも高くなる、いわゆるエッジ効果
が生じる。このエッジ効果はデザインルールに依存する
ものであり、パターンが密な部分と疎な部分では、エッ
ジ効果の度合いが異なる。従って、画像データに基づき
各種パラメータを用いてパターンの欠陥解析を行う場合
に、パターンが密な部分と疎な部分の欠陥解析を、同一
のパラメータを用いて行うのは困難である。
【０００８】本発明は、上記のエッジ効果を効果的に利
用してパターンの欠陥検査を行うことにより、そのよう
な不具合を解決するものである。すなわち、パターンの
疎密状態（パターン密度）を評価すべく、基板表面の画
像データに基づいてパターンのエッジの個数を求め、そ
のエッジの個数に応じて最適なパラメータを複数のパラ
メータの中から選択し、このパラメータを用いてパター
ンの欠陥解析を行う。これにより、パターンの疎密状態
にかかわらず、パターンの欠陥の検査が高精度に行える
と共に、検査時間を短縮できる。
用してパターンの欠陥検査を行うことにより、そのよう
な不具合を解決するものである。すなわち、パターンの
疎密状態（パターン密度）を評価すべく、基板表面の画
像データに基づいてパターンのエッジの個数を求め、そ
のエッジの個数に応じて最適なパラメータを複数のパラ
メータの中から選択し、このパラメータを用いてパター
ンの欠陥解析を行う。これにより、パターンの疎密状態
にかかわらず、パターンの欠陥の検査が高精度に行える
と共に、検査時間を短縮できる。
【０００９】好ましくは、パラメータの選択時に、パタ
ーンのエッジの個数が所定値よりも多いかどうかを判断
し、エッジの個数が所定値よりも多いときは、基板のセ
ル部分の欠陥解析に適したパラメータを選択し、エッジ
の個数が所定値以下のときは、基板の周辺回路部分の欠
陥解析に適したパラメータを選択する。これにより、検
査対象が基板のセル部分および周辺回路部分のいずれで
あっても、パターンの欠陥検査が精度良くかつ迅速に行
える。
ーンのエッジの個数が所定値よりも多いかどうかを判断
し、エッジの個数が所定値よりも多いときは、基板のセ
ル部分の欠陥解析に適したパラメータを選択し、エッジ
の個数が所定値以下のときは、基板の周辺回路部分の欠
陥解析に適したパラメータを選択する。これにより、検
査対象が基板のセル部分および周辺回路部分のいずれで
あっても、パターンの欠陥検査が精度良くかつ迅速に行
える。
【００１０】また、好ましくは、パラメータとして、画
像処理用のパラメータ及び欠陥解析用のパラメータを使
用する。これにより、パターンの欠陥検査がより効果的
に行える。
像処理用のパラメータ及び欠陥解析用のパラメータを使
用する。これにより、パターンの欠陥検査がより効果的
に行える。
【００１１】また、本発明は、走査型電子顕微鏡より基
板上に電子ビームを照射して基板表面の画像を生成し、
その画像データに基づいて基板上に形成されたパターン
の欠陥を検査するパターン検査装置であって、パターン
の欠陥検査に用いる複数のパラメータを予め記憶してお
く記憶手段と、基板表面の画像データに基づいてパター
ンのエッジの個数を求め、そのエッジの個数に応じたパ
ラメータを記憶手段から読み出す演算手段と、記憶手段
から読み出したパラメータを用いてパターンの欠陥解析
を行う手段とを備えるものである。
板上に電子ビームを照射して基板表面の画像を生成し、
その画像データに基づいて基板上に形成されたパターン
の欠陥を検査するパターン検査装置であって、パターン
の欠陥検査に用いる複数のパラメータを予め記憶してお
く記憶手段と、基板表面の画像データに基づいてパター
ンのエッジの個数を求め、そのエッジの個数に応じたパ
ラメータを記憶手段から読み出す演算手段と、記憶手段
から読み出したパラメータを用いてパターンの欠陥解析
を行う手段とを備えるものである。
【００１２】このように記憶手段および演算手段を設け
ることにより、上記のパターン検査方法を実施すること
ができるので、パターンの疎密状態に関係なく、パター
ンの欠陥検査を高精度に短時間で行うことができる。
ることにより、上記のパターン検査方法を実施すること
ができるので、パターンの疎密状態に関係なく、パター
ンの欠陥検査を高精度に短時間で行うことができる。
【００１３】好ましくは、演算手段は、パターンのエッ
ジの個数が所定値よりも多いかどうかを判断し、エッジ
の個数が所定値よりも多いと判断されたときは、基板の
セル部分の欠陥解析に適したパラメータを記憶手段から
読み出し、エッジの個数が所定値以下と判断されたとき
は、基板の周辺回路部分の欠陥解析に適したパラメータ
を記憶手段から読み出す。これにより、基板のセル部分
および周辺回路部分のいずれにおいても、パターンの欠
陥検査が精度良くかつ迅速に行える。
ジの個数が所定値よりも多いかどうかを判断し、エッジ
の個数が所定値よりも多いと判断されたときは、基板の
セル部分の欠陥解析に適したパラメータを記憶手段から
読み出し、エッジの個数が所定値以下と判断されたとき
は、基板の周辺回路部分の欠陥解析に適したパラメータ
を記憶手段から読み出す。これにより、基板のセル部分
および周辺回路部分のいずれにおいても、パターンの欠
陥検査が精度良くかつ迅速に行える。
【００１４】また、好ましくは、記憶手段は、複数のパ
ラメータとして、複数の画像処理用のパラメータ及び複
数の欠陥解析用のパラメータを予め記憶しておく。これ
により、パターンの欠陥検査がより効果的に行える。
ラメータとして、複数の画像処理用のパラメータ及び複
数の欠陥解析用のパラメータを予め記憶しておく。これ
により、パターンの欠陥検査がより効果的に行える。
【００１５】さらに、好ましくは、パターンの欠陥の検
査結果を表示する第１表示手段を更に備える。これによ
り、オペレータは、パターンの欠陥の種類等を把握でき
る。
査結果を表示する第１表示手段を更に備える。これによ
り、オペレータは、パターンの欠陥の種類等を把握でき
る。
【００１６】また、好ましくは、基板表面の画像を表示
する第２表示手段を更に備える。これにより、オペレー
タは、画面上でパターンの疎密状態を概ね把握できる。
する第２表示手段を更に備える。これにより、オペレー
タは、画面上でパターンの疎密状態を概ね把握できる。
【００１７】
【発明の実施の形態】以下、本発明に係るパターン検査
方法および装置の好適な実施形態について図面を参照し
て説明する。
方法および装置の好適な実施形態について図面を参照し
て説明する。
【００１８】図１は、本発明の一実施形態によるパター
ン検査装置の概略を示す構成図である。同図において、
本実施形態のパターン検査装置１は、半導体基板２上に
形成された配線用のパターンの欠陥を抽出して分類する
ものである。パターン検査装置１は、真空室３内に配置
されたＸＹステージ４を有し、このＸＹステージ４上に
半導体基板２が載置される。
ン検査装置の概略を示す構成図である。同図において、
本実施形態のパターン検査装置１は、半導体基板２上に
形成された配線用のパターンの欠陥を抽出して分類する
ものである。パターン検査装置１は、真空室３内に配置
されたＸＹステージ４を有し、このＸＹステージ４上に
半導体基板２が載置される。
【００１９】真空室３内においてＸＹステージ４の上方
には、走査型電子顕微鏡（ＳＥＭ）５が配設されてい
る。このＳＥＭ５は、電子ビームを照射する電子銃６
と、この電子銃６から半導体基板２上に電子ビームを照
射することによって半導体基板２の表面から放出される
２次電子を検出する検出器７とを有し、半導体基板２表
面の画像（ＳＥＭ画像）を生成する。なお、２次電子を
検出する検出器は、ＳＥＭ５の外部にも設けてもよい。
には、走査型電子顕微鏡（ＳＥＭ）５が配設されてい
る。このＳＥＭ５は、電子ビームを照射する電子銃６
と、この電子銃６から半導体基板２上に電子ビームを照
射することによって半導体基板２の表面から放出される
２次電子を検出する検出器７とを有し、半導体基板２表
面の画像（ＳＥＭ画像）を生成する。なお、２次電子を
検出する検出器は、ＳＥＭ５の外部にも設けてもよい。
【００２０】このようなＳＥＭ５で生成されたＳＥＭ画
像は、真空室３の外部に設けられた制御装置８の主制御
部９に送られる。この主制御部９は、ＸＹステージ４及
びＳＥＭ５の作動を制御すると共に、ＳＥＭ５からのＳ
ＥＭ画像を入力し、所定の処理を行い、ＳＥＭ画像を画
像モニタ部１０に表示させる。この画像モニタ部１０で
は、半導体基板２上のパターンが、例えば白黒の輝度と
して表示される（図３参照）。
像は、真空室３の外部に設けられた制御装置８の主制御
部９に送られる。この主制御部９は、ＸＹステージ４及
びＳＥＭ５の作動を制御すると共に、ＳＥＭ５からのＳ
ＥＭ画像を入力し、所定の処理を行い、ＳＥＭ画像を画
像モニタ部１０に表示させる。この画像モニタ部１０で
は、半導体基板２上のパターンが、例えば白黒の輝度と
して表示される（図３参照）。
【００２１】また、主制御部９は、ＳＥＭ画像データを
欠陥解析部１１にも送出する。この欠陥解析部１１は、
ＳＥＭ画像データに基づいて所定の演算処理を行い、メ
モリ１２に記憶されている複数のパラメータの中から最
適なパラメータを選択し、この選択したパラメータを用
いて半導体基板２上のパターンの欠陥解析を行う。ま
た、欠陥解析部１１は、そのパターンの検査結果を検査
用モニタ部１３に表示させる。
欠陥解析部１１にも送出する。この欠陥解析部１１は、
ＳＥＭ画像データに基づいて所定の演算処理を行い、メ
モリ１２に記憶されている複数のパラメータの中から最
適なパラメータを選択し、この選択したパラメータを用
いて半導体基板２上のパターンの欠陥解析を行う。ま
た、欠陥解析部１１は、そのパターンの検査結果を検査
用モニタ部１３に表示させる。
【００２２】ここで、メモリ１２には、複数の画像処理
用パラメータ（画像処理用ソフトウェハ）及び複数の欠
陥解析用パラメータ（解析処理用ソフトウェハ）が予め
記憶されている。一例として、パターンのエッジ検出に
用いる画像処理としては、Internal、External-1、Exte
rnal-2、External-Max、External-Mean、External-Min
といった６つの画像処理用パラメータがある。また、パ
ターンのエッジ検出方法としては、Step、Lineといった
２つの解析処理用パラメータが利用できる。これらの画
像処理用パラメータ及び欠陥解析用パラメータを組み合
わせると、パターンのエッジ検出では１２通りの処理が
行える。
用パラメータ（画像処理用ソフトウェハ）及び複数の欠
陥解析用パラメータ（解析処理用ソフトウェハ）が予め
記憶されている。一例として、パターンのエッジ検出に
用いる画像処理としては、Internal、External-1、Exte
rnal-2、External-Max、External-Mean、External-Min
といった６つの画像処理用パラメータがある。また、パ
ターンのエッジ検出方法としては、Step、Lineといった
２つの解析処理用パラメータが利用できる。これらの画
像処理用パラメータ及び欠陥解析用パラメータを組み合
わせると、パターンのエッジ検出では１２通りの処理が
行える。
【００２３】図２は、欠陥解析部１１によるパターンの
欠陥解析処理の詳細を示すフローチャートである。この
フローチャートを用いて、パターン検査装置１によるパ
ターン検査方法を説明する。
欠陥解析処理の詳細を示すフローチャートである。この
フローチャートを用いて、パターン検査装置１によるパ
ターン検査方法を説明する。
【００２４】まず、主制御部９は、図示しない手段より
半導体基板２におけるパターンに欠陥がある部分の座標
データを入力し、その欠陥部分を含む領域に電子ビーム
を照射すべく、ＸＹステージ４及びＳＥＭ５を制御す
る。すると、半導体基板２表面の当該領域のＳＥＭ画像
が生成され、このＳＥＭ画像が画像モニタ部１０に表示
させる。これにより、オペレータは画像モニタ部１０の
画面上で、パターンのレイアウトや疎密状態等を概ね把
握できる。
半導体基板２におけるパターンに欠陥がある部分の座標
データを入力し、その欠陥部分を含む領域に電子ビーム
を照射すべく、ＸＹステージ４及びＳＥＭ５を制御す
る。すると、半導体基板２表面の当該領域のＳＥＭ画像
が生成され、このＳＥＭ画像が画像モニタ部１０に表示
させる。これにより、オペレータは画像モニタ部１０の
画面上で、パターンのレイアウトや疎密状態等を概ね把
握できる。
【００２５】このようなＳＥＭ画像データは欠陥解析部
１１にも送られる。欠陥解析部１１は、そのＳＥＭ画像
データを入力し（図２のステップ１０１）、パターンの
疎密判断のためのパターンのエッジ検出を行う（同ステ
ップ１０２）。この時のエッジ検出は、パターンのエッ
ジが認識できる程度の比較的ラフな処理で足りる。続い
て、パターンのエッジの個数をカウントし（同ステップ
１０３）、このエッジの個数が設定値よりも多いかどう
かを判定する（同ステップ１０４）。この設定値は、今
回の半導体基板２の検査領域が、図３（ａ）に示すよう
なパターンＰが密状態のセル部分（例えばメモリ）であ
るか、図３（ｂ）に示すようなパターンＰが疎状態の周
辺回路部分（例えばロジック）であるかを判断するため
に、予め決められたものである。
１１にも送られる。欠陥解析部１１は、そのＳＥＭ画像
データを入力し（図２のステップ１０１）、パターンの
疎密判断のためのパターンのエッジ検出を行う（同ステ
ップ１０２）。この時のエッジ検出は、パターンのエッ
ジが認識できる程度の比較的ラフな処理で足りる。続い
て、パターンのエッジの個数をカウントし（同ステップ
１０３）、このエッジの個数が設定値よりも多いかどう
かを判定する（同ステップ１０４）。この設定値は、今
回の半導体基板２の検査領域が、図３（ａ）に示すよう
なパターンＰが密状態のセル部分（例えばメモリ）であ
るか、図３（ｂ）に示すようなパターンＰが疎状態の周
辺回路部分（例えばロジック）であるかを判断するため
に、予め決められたものである。
【００２６】このとき、パターンエッジの個数が設定値
より多いと判断されたときは、半導体基板２の検査領域
がセル部分であるとして、セル部分での欠陥検査に適し
た画像処理用パラメータ及び欠陥解析用パラメータをメ
モリ１２から読み出す（同ステップ１０５）。一方、パ
ターンエッジの個数が設定値以下と判断されたときは、
半導体基板２の検査領域が周辺回路部分であるとして、
周辺回路部分での欠陥検査に適した画像処理用パラメー
タ及び欠陥解析用パラメータをメモリ１２から読み出す
（同ステップ１０６）。
より多いと判断されたときは、半導体基板２の検査領域
がセル部分であるとして、セル部分での欠陥検査に適し
た画像処理用パラメータ及び欠陥解析用パラメータをメ
モリ１２から読み出す（同ステップ１０５）。一方、パ
ターンエッジの個数が設定値以下と判断されたときは、
半導体基板２の検査領域が周辺回路部分であるとして、
周辺回路部分での欠陥検査に適した画像処理用パラメー
タ及び欠陥解析用パラメータをメモリ１２から読み出す
（同ステップ１０６）。
【００２７】続いて、選択した画像処理用パラメータ及
び欠陥解析用パラメータを用いて、ＳＥＭ画像データか
らパターンの輪郭を抽出し（同ステップ１０７）、パタ
ーンの欠陥位置を抽出し（同ステップ１０８）、パター
ンの欠陥の輪郭（形状）を決定し（同ステップ１０
９）、パターンの欠陥の分類を行う（同ステップ１１
０）。このとき、画像処理用パラメータ及び欠陥解析用
パラメータとしては、例えば先に例示したパターンのエ
ッジ検出用のパラメータを使用できる。また、欠陥の分
類とは、欠陥をパーティクル、ゴミ等に分けるものであ
る。そして、パターンの欠陥の検査結果を、検査用モニ
タ部１３に表示させる（同ステップ１１０）。これによ
り、オペレータは、検査用モニタ部１３の画面を見て、
パターンの欠陥の位置、輪郭、種類等を把握できる。
び欠陥解析用パラメータを用いて、ＳＥＭ画像データか
らパターンの輪郭を抽出し（同ステップ１０７）、パタ
ーンの欠陥位置を抽出し（同ステップ１０８）、パター
ンの欠陥の輪郭（形状）を決定し（同ステップ１０
９）、パターンの欠陥の分類を行う（同ステップ１１
０）。このとき、画像処理用パラメータ及び欠陥解析用
パラメータとしては、例えば先に例示したパターンのエ
ッジ検出用のパラメータを使用できる。また、欠陥の分
類とは、欠陥をパーティクル、ゴミ等に分けるものであ
る。そして、パターンの欠陥の検査結果を、検査用モニ
タ部１３に表示させる（同ステップ１１０）。これによ
り、オペレータは、検査用モニタ部１３の画面を見て、
パターンの欠陥の位置、輪郭、種類等を把握できる。
【００２８】ここで、図２のステップ１０１〜１０６
は、基板表面の画像データに基づいてパターンのエッジ
の個数を求め、そのエッジの個数に応じたパラメータを
記憶手段から読み出す演算手段を構成し、同ステップ１
０７〜１１０は、記憶手段から読み出したパラメータを
用いてパターンの欠陥解析を行う手段を構成する。
は、基板表面の画像データに基づいてパターンのエッジ
の個数を求め、そのエッジの個数に応じたパラメータを
記憶手段から読み出す演算手段を構成し、同ステップ１
０７〜１１０は、記憶手段から読み出したパラメータを
用いてパターンの欠陥解析を行う手段を構成する。
【００２９】このようなパターンの欠陥検査において、
ＳＥＭ５より半導体基板２上のパターンに電子ビームを
照射した時には、パターンのエッジ部からの２次電子の
放出量がパターンの中央部からの２次電子の放出量より
も多くなる。このため、パターンのＳＥＭ画像を生成し
たときは、図４に示すように、パターンＰのエッジ部の
輝度がパターンの中央部の輝度よりも高くなる、いわゆ
るエッジ効果が生じる。このパターンＰのエッジ部分に
おける２次電子の放出量は、デザインルールに依存して
いる。
ＳＥＭ５より半導体基板２上のパターンに電子ビームを
照射した時には、パターンのエッジ部からの２次電子の
放出量がパターンの中央部からの２次電子の放出量より
も多くなる。このため、パターンのＳＥＭ画像を生成し
たときは、図４に示すように、パターンＰのエッジ部の
輝度がパターンの中央部の輝度よりも高くなる、いわゆ
るエッジ効果が生じる。このパターンＰのエッジ部分に
おける２次電子の放出量は、デザインルールに依存して
いる。
【００３０】すなわち、図５（ａ）に示すように、パタ
ーンＰが疎な部分（図中のＡ部）では、パターンＰが密
な部分（図中のＢ部）よりも２次電子の放出量が多くな
る。これは、パターンＰが密な部分では、パターンＰの
エッジ部から放出される２次電子の一部が、隣接するパ
ターンＰに遮られて検出器に到達できなくなるためであ
る。この２次電子の放出量の違いは、ＳＥＭ画像上では
パターンのエッジ幅ｄ（図４参照）の差となって現れ
る。
ーンＰが疎な部分（図中のＡ部）では、パターンＰが密
な部分（図中のＢ部）よりも２次電子の放出量が多くな
る。これは、パターンＰが密な部分では、パターンＰの
エッジ部から放出される２次電子の一部が、隣接するパ
ターンＰに遮られて検出器に到達できなくなるためであ
る。この２次電子の放出量の違いは、ＳＥＭ画像上では
パターンのエッジ幅ｄ（図４参照）の差となって現れ
る。
【００３１】また、これに加えて、パターン形成時にお
けるパターンＰの断面形状も、周囲のパターン密度に依
存している。具体的には、エッチングやフォトリソグラ
フィの条件は、図５（ｂ）に示すように、パターンＰが
密な部分でパターンＰの断面形状が垂直になるように設
定される傾向にある。これは、エッチングプロセスでの
マイクロローディング効果や、フォトリソグラフィ工程
において露光時の下地からの反射量がデザインルールに
依存する等の要因によるものである。この場合には、パ
ターンＰが疎な部分では、パターンＰの断面形状が台形
状になりやすい。このような断面形状の違いにより、パ
ターンが密な部分からの２次電子の放出量に対して、パ
ターンが疎な部分からの２次電子の放出量は更に多くな
り、ＳＥＭ画像上におけるパターンのエッジ幅ｄの差が
より顕著に現れるようになる。
けるパターンＰの断面形状も、周囲のパターン密度に依
存している。具体的には、エッチングやフォトリソグラ
フィの条件は、図５（ｂ）に示すように、パターンＰが
密な部分でパターンＰの断面形状が垂直になるように設
定される傾向にある。これは、エッチングプロセスでの
マイクロローディング効果や、フォトリソグラフィ工程
において露光時の下地からの反射量がデザインルールに
依存する等の要因によるものである。この場合には、パ
ターンＰが疎な部分では、パターンＰの断面形状が台形
状になりやすい。このような断面形状の違いにより、パ
ターンが密な部分からの２次電子の放出量に対して、パ
ターンが疎な部分からの２次電子の放出量は更に多くな
り、ＳＥＭ画像上におけるパターンのエッジ幅ｄの差が
より顕著に現れるようになる。
【００３２】このように半導体基板２上のパターンから
の２次電子の放出量が、パターンのレイアウトやデザイ
ンルールに依存するため、パターンの密部分と疎部分と
で、同一の画像処理用パラメータや同一の欠陥解析用パ
ラメータを用いることは困難である。つまり、同一のパ
ラメータを用いてパターンの欠陥解析を行うと、パター
ンの密部分と疎部分のうちいずれか一方の欠陥の分類精
度が低下する。また、欠陥の分類精度を上げるには、パ
ターンの密部分の検査に適したパラメータを用いた解析
と、パターンの疎部分の検査に適したパラメータを用い
た解析との両方を行うことが考えられるが、この場合に
は、パターンの欠陥解析に時間がかかり、作業性が低下
する。
の２次電子の放出量が、パターンのレイアウトやデザイ
ンルールに依存するため、パターンの密部分と疎部分と
で、同一の画像処理用パラメータや同一の欠陥解析用パ
ラメータを用いることは困難である。つまり、同一のパ
ラメータを用いてパターンの欠陥解析を行うと、パター
ンの密部分と疎部分のうちいずれか一方の欠陥の分類精
度が低下する。また、欠陥の分類精度を上げるには、パ
ターンの密部分の検査に適したパラメータを用いた解析
と、パターンの疎部分の検査に適したパラメータを用い
た解析との両方を行うことが考えられるが、この場合に
は、パターンの欠陥解析に時間がかかり、作業性が低下
する。
【００３３】これに対し本実施形態にあっては、ＳＥＭ
画像の解析を行ってパターンエッジの個数をカウント
し、このパターンエッジの個数と設定値とを比較し、そ
の結果に応じて最適な画像処理用パラメータ及び欠陥解
析用パラメータを自動的に選択するようにしたので、検
査対象がパターンの疎部分および密部分のいずれであっ
ても、同一のレシピで対処できる。これにより、パター
ンの欠陥分類が高精度に行えると共に、パターンの疎密
状態にかかわらずパターンの欠陥解析が一度に行えるた
め、検査時間が短縮される。また、レシピをデザインル
ール毎に作成するといった作業も不要となる。
画像の解析を行ってパターンエッジの個数をカウント
し、このパターンエッジの個数と設定値とを比較し、そ
の結果に応じて最適な画像処理用パラメータ及び欠陥解
析用パラメータを自動的に選択するようにしたので、検
査対象がパターンの疎部分および密部分のいずれであっ
ても、同一のレシピで対処できる。これにより、パター
ンの欠陥分類が高精度に行えると共に、パターンの疎密
状態にかかわらずパターンの欠陥解析が一度に行えるた
め、検査時間が短縮される。また、レシピをデザインル
ール毎に作成するといった作業も不要となる。
【００３４】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態は、同一チップ
に形成されるセル部分及び周辺回路部分に関して最適な
パラメータを自動的に選択するものであるが、本発明
は、特にそのようなセル部分及び周辺回路部分に限ら
ず、例えば異なる世代の製品等、デザインの大きく異な
るデバイスのパターン検査であれば、適用可能である。
るものではない。例えば、上記実施形態は、同一チップ
に形成されるセル部分及び周辺回路部分に関して最適な
パラメータを自動的に選択するものであるが、本発明
は、特にそのようなセル部分及び周辺回路部分に限ら
ず、例えば異なる世代の製品等、デザインの大きく異な
るデバイスのパターン検査であれば、適用可能である。
【００３５】
【発明の効果】本発明によれば、基板表面の画像データ
に基づいてパターンのエッジの個数を求め、そのエッジ
の個数に応じたパラメータを複数のパラメータの中から
選択し、このパラメータを用いてパターンの欠陥検査を
行うようにしたので、パターンの欠陥の検査を精度良
く、しかも手間をかけずに短時間で行うことができる。
に基づいてパターンのエッジの個数を求め、そのエッジ
の個数に応じたパラメータを複数のパラメータの中から
選択し、このパラメータを用いてパターンの欠陥検査を
行うようにしたので、パターンの欠陥の検査を精度良
く、しかも手間をかけずに短時間で行うことができる。
【図１】本発明に係るパターン検査装置の一実施形態の
概略を示す構成図である。
概略を示す構成図である。
【図２】図１に示す欠陥解析部によるパターンの欠陥解
析処理を示すフローチャートである。
析処理を示すフローチャートである。
【図３】図１に示す画像モニタに画面表示されるセル部
分および周辺回路部分のＳＥＭ画像の一例を示した図で
ある。
分および周辺回路部分のＳＥＭ画像の一例を示した図で
ある。
【図４】半導体基板上に形成されたパターンのエッジ効
果を示した図である。
果を示した図である。
【図５】半導体基板上に形成されたパターンの密部分と
疎部分とで、エッジ部分からの２次電子の放出量および
パターンの断面形状が異なることを示した図である。
疎部分とで、エッジ部分からの２次電子の放出量および
パターンの断面形状が異なることを示した図である。
１…パターン検査装置、２…半導体基板、５…走査型電
子顕微鏡（ＳＥＭ）、９…主制御部、１０…画像モニタ
部（第２表示手段）、１１…欠陥解析部（演算手段）、
１２…メモリ（記憶手段）、１３…検査モニタ部（第１
表示手段）、Ｐ…パターン。
子顕微鏡（ＳＥＭ）、９…主制御部、１０…画像モニタ
部（第２表示手段）、１１…欠陥解析部（演算手段）、
１２…メモリ（記憶手段）、１３…検査モニタ部（第１
表示手段）、Ｐ…パターン。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｇ０１Ｎ 21/956 Ｈ０１Ｌ 21/30 ５０２Ｖ (72)発明者 恒岡 正年 千葉県成田市新泉14−３野毛平工業団地内 アプライド マテリアルズ ジャパン 株式会社内 Ｆターム(参考） 2F067 AA45 BB01 BB04 CC17 HH06 HH13 JJ05 KK04 LL16 PP12 RR36 2G001 AA03 BA07 CA03 FA06 GA04 GA06 HA13 JA11 JA13 JA16 JA20 KA03 LA11 PA03 PA07 PA11 2G051 AA51 AB02 BA20 DA07 EA14 EB01 EC01 FA01 4M106 AA01 BA02 CA39 DB05 DB20 DB21 DJ04 DJ20 DJ21 DJ23 5B057 AA03 BA02 BA11 BA24 CH11 DA03 DA08 DA13 DA16 DC16
Claims (8)
- 【請求項１】 走査型電子顕微鏡より基板上に電子ビー
ムを照射して前記基板表面の画像を生成し、その画像デ
ータに基づいて前記基板上に形成されたパターンの欠陥
を検査するパターン検査方法であって、 前記パターンの欠陥検査に用いる複数のパラメータを予
め用意しておき、前記基板表面の画像データに基づいて
前記パターンのエッジの個数を求め、そのエッジの個数
に応じたパラメータを前記複数のパラメータの中から選
択し、このパラメータを用いて前記パターンの欠陥解析
を行うパターン検査方法。 - 【請求項２】 前記パラメータの選択時に、前記パター
ンのエッジの個数が所定値よりも多いかどうかを判断
し、前記エッジの個数が所定値よりも多いときは、前記
基板のセル部分の欠陥解析に適したパラメータを選択
し、前記エッジの個数が所定値以下のときは、前記基板
の周辺回路部分の欠陥解析に適したパラメータを選択す
る請求項１記載のパターン検査方法。 - 【請求項３】 前記パラメータとして、画像処理用のパ
ラメータ及び欠陥解析用のパラメータを使用する請求項
１または２記載のパターン検査方法。 - 【請求項４】 走査型電子顕微鏡より基板上に電子ビー
ムを照射して前記基板表面の画像を生成し、その画像デ
ータに基づいて前記基板上に形成されたパターンの欠陥
を検査するパターン検査装置であって、 前記パターンの欠陥検査に用いる複数のパラメータを予
め記憶しておく記憶手段と、 前記基板表面の画像データに基づいて前記パターンのエ
ッジの個数を求め、そのエッジの個数に応じたパラメー
タを前記記憶手段から読み出す演算手段と、 前記記憶手段から読み出したパラメータを用いて前記パ
ターンの欠陥解析を行う手段とを備えるパターン検査装
置。 - 【請求項５】 前記演算手段は、前記パターンのエッジ
の個数が所定値よりも多いかどうかを判断し、前記エッ
ジの個数が所定値よりも多いと判断されたときは、前記
基板のセル部分の欠陥解析に適したパラメータを前記記
憶手段から読み出し、前記エッジの個数が所定値以下と
判断されたときは、前記基板の周辺回路部分の欠陥解析
に適したパラメータを前記記憶手段から読み出す請求項
４記載のパターン検査装置。 - 【請求項６】 前記記憶手段は、前記複数のパラメータ
として、複数の画像処理用のパラメータ及び複数の欠陥
解析用のパラメータを予め記憶しておく請求項４または
５記載のパターン検査装置。 - 【請求項７】 前記パターンの欠陥の検査結果を表示す
る第１表示手段を更に備える請求項４〜６のいずれか一
項記載のパターン検査装置。 - 【請求項８】 前記基板表面の画像を表示する第２表示
手段を更に備える請求項４〜７のいずれか一項記載のパ
ターン検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000270521A JP2002092595A (ja) | 2000-09-06 | 2000-09-06 | パターン検査方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000270521A JP2002092595A (ja) | 2000-09-06 | 2000-09-06 | パターン検査方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002092595A true JP2002092595A (ja) | 2002-03-29 |
Family
ID=18756950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000270521A Withdrawn JP2002092595A (ja) | 2000-09-06 | 2000-09-06 | パターン検査方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002092595A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492159B1 (ko) * | 2002-10-30 | 2005-06-02 | 삼성전자주식회사 | 기판 검사 장치 |
| JP2011038811A (ja) * | 2009-08-07 | 2011-02-24 | Hitachi High-Technologies Corp | 半導体パターンの計測方法及び計測システム |
-
2000
- 2000-09-06 JP JP2000270521A patent/JP2002092595A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492159B1 (ko) * | 2002-10-30 | 2005-06-02 | 삼성전자주식회사 | 기판 검사 장치 |
| JP2011038811A (ja) * | 2009-08-07 | 2011-02-24 | Hitachi High-Technologies Corp | 半導体パターンの計測方法及び計測システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108352063B (zh) | 用于区域自适应缺陷检测的系统及方法 | |
| TWI606235B (zh) | 用於檢測一光微影光罩之方法、檢測系統及電腦可讀媒體 | |
| US7133550B2 (en) | Pattern inspection method and apparatus | |
| KR101144545B1 (ko) | 반도체 제조를 위한 탄력적 혼성 결함 분류 | |
| US7071468B2 (en) | Circuit pattern inspection method and its apparatus | |
| JP2003086645A (ja) | 検査装置および検査システム並びに半導体デバイスの製造方法 | |
| US7512501B2 (en) | Defect inspecting apparatus for semiconductor wafer | |
| TWI404155B (zh) | Defect inspection method and defect inspection device | |
| CN114096832B (zh) | 用于选择用于样本检验的缺陷检测方法的系统和方法 | |
| JP2001085483A (ja) | 試料の検査方法及びその装置 | |
| CN110892516B (zh) | 识别晶片上的干扰缺陷的来源 | |
| JP2004177139A (ja) | 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法 | |
| CN112740383B (zh) | 在晶片上检测缺陷的系统、计算机实施方法及可读媒体 | |
| KR20240032832A (ko) | 이상 기반 결함 검사 방법 및 시스템 | |
| JP2002148031A (ja) | パターン検査方法及び装置 | |
| US11308606B2 (en) | Design-assisted inspection for DRAM and 3D NAND devices | |
| JP2002092595A (ja) | パターン検査方法および装置 | |
| JP2002116161A (ja) | 検出パターンの凹凸判別装置、凹凸判別方法、パターン欠陥判別装置、およびパターン欠陥判別方法 | |
| JP2007078356A (ja) | 欠陥検査装置 | |
| JP2002092594A (ja) | パターン検査方法および装置 | |
| JP2001281178A (ja) | 欠陥検出方法、半導体装置の製造方法および欠陥検出装置 | |
| JPH10242227A (ja) | ウエハのマクロ検査方法および自動ウエハマクロ検査装置 | |
| JP2003057193A (ja) | 異物検査装置 | |
| JPH10221269A (ja) | 異物検査装置 | |
| JP2002236907A (ja) | 欠陥検査装置及び該装置を用いた半導体デバイス製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |