JP2002091798A - Device and method for debugging for signal processing software - Google Patents

Device and method for debugging for signal processing software

Info

Publication number
JP2002091798A
JP2002091798A JP2000281561A JP2000281561A JP2002091798A JP 2002091798 A JP2002091798 A JP 2002091798A JP 2000281561 A JP2000281561 A JP 2000281561A JP 2000281561 A JP2000281561 A JP 2000281561A JP 2002091798 A JP2002091798 A JP 2002091798A
Authority
JP
Japan
Prior art keywords
signal processing
processing result
software
execution
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000281561A
Other languages
Japanese (ja)
Inventor
Hiroshi Fujiwara
寛 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000281561A priority Critical patent/JP2002091798A/en
Publication of JP2002091798A publication Critical patent/JP2002091798A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Digital Computer Display Output (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To immediately discover a problem on software on the basis of the various characteristics of the waveform of processing result data when developing software for signal processing. SOLUTION: The software for signal processing as a development object is executed on a software simulator 101, and signal processing result history data 103 and execution address data 102 are outputted. Both the data are synthesized by a signal processing result synthesizer 104 and displayed on a signal processing result waveform display device 106 to a programmer. On the basis of the displayed signal processing result waveform, the programmer sets the stop conditions of the software simulator 101 and when signal processing result data matched to the stop conditions are generated, the software simulator 101 can be immediately stopped so that the problem on the software can be discovered.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は信号処理向けソフト
ウェア開発においてソフトウェアシミュレーションを行
う際の処理結果データを波形表示として可視化し、波形
表示を基に実行ブレークを行う装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for visualizing processing result data as a waveform display when performing a software simulation in software development for signal processing, and performing an execution break based on the waveform display.

【0002】[0002]

【従来の技術】従来、信号処理向けソフトウェア開発に
おいては、開発初期段階において、ソフトウェアシミュ
レータを使用して信号処理プログラムが正常に動作して
いるかどうかを検証する。信号処理プログラムの動作結
果はすべてのソフトウェアシミュレーションを動作させ
た後、いったん外部ファイルとして出力を行い波形表示
ソフトウェアなどでデータを可視化し、出力されたデー
タの正当性を検証する。出力されたデータに不具合があ
った場合、プログラマがプログラム上の問題点を発見す
るためには、波形表示ソフトウェアで表示された波形を
基に、試行錯誤を行って問題個所の推定をする。
2. Description of the Related Art Conventionally, in the development of software for signal processing, it is verified at an early stage of development whether or not a signal processing program operates normally using a software simulator. After running all software simulations, the operation results of the signal processing program are output as an external file, and the data is visualized using waveform display software or the like, and the validity of the output data is verified. If there is a defect in the output data, the programmer performs trial and error based on the waveform displayed by the waveform display software to estimate the problem part in order to find a problem in the program.

【0003】以下、従来の信号処理向けソフトウェア開
発におけるデバッグ方法について説明する。
Hereinafter, a debugging method in the conventional software development for signal processing will be described.

【0004】図5は従来の信号処理向けソフトウェア開
発の工程図である。501はプログラムの動作をソフト
ウェア的にシミュレーションするソフトウェアシミュレ
ータ、502はソフトウェアシミュレーションで得られ
た信号処理実行結果データ、503は信号処理結果デー
タを波形表示する波形表示ソフトウェアである。504
は503によって表示された信号処理結果データの波形
表示をプログラマが観察してプログラム上の不具合個所
を推定する工程である。
FIG. 5 is a process chart of a conventional software development for signal processing. Reference numeral 501 denotes a software simulator that simulates the operation of a program as software, 502 denotes signal processing execution result data obtained by software simulation, and 503 denotes waveform display software that displays the waveform of the signal processing result data. 504
Is a step in which the programmer observes the waveform display of the signal processing result data displayed by 503 and estimates a defective portion on the program.

【0005】以上のように構成された信号処理向けデバ
ッグ装置について、以下その動作を説明する。
[0005] The operation of the debugging apparatus for signal processing configured as described above will be described below.

【0006】まず、信号処理向けソフトウェアを501
のソフトウェアシミュレータ上でソフトウェア的にシミ
ュレーション実行すると、信号処理結果データ502が
出力される。次に信号処理結果データを波形表示ソフト
ウェア503に入力して信号処理結果データを可視化表
示する。次に表示された波形データを観察することによ
り、プログラマは信号処理ソフトウェアが正しく動作し
たかどうかを検証する。もし、表示された波形が所望の
波形になっていない場合にはプログラマが信号処理ソフ
トウェア上の問題個所を表示された波形を基に推定し、
ソフトウェアの修正を行う。
First, 501 for signal processing software
When the software simulation is executed on a software simulator, the signal processing result data 502 is output. Next, the signal processing result data is input to the waveform display software 503 to visually display the signal processing result data. Next, by observing the displayed waveform data, the programmer verifies whether the signal processing software has operated correctly. If the displayed waveform is not the desired waveform, the programmer estimates the problem on the signal processing software based on the displayed waveform,
Modify the software.

【0007】[0007]

【発明が解決しようとする課題】従来の信号処理向けデ
バッグ装置はソフトウェアシミュレーションによって得
られた信号処理結果データを波形表示ソフトウェアに入
力して可視化表示することにより、信号処理が正しく行
われたかどうかの検証が可能である。
A conventional debugging apparatus for signal processing uses signal processing result data obtained by software simulation to be input to waveform display software and visualized and displayed to determine whether signal processing has been performed correctly. Verification is possible.

【0008】しかしながら、従来の構成では、ソフトウ
ェアシミュレーションをすべて行った後、波形表示ソフ
トウェアで処理結果データを可視化表示し、処理結果が
正しいかどうかを検証していたので、表示された波形を
検証しただけでは直ちに信号処理ソフトウェア上の不具
合個所を特定することができず、プログラマが試行錯誤
して不具合個所を推定しなければならないという問題点
があった。
However, in the conventional configuration, after all the software simulations have been performed, the processing result data is visualized and displayed by the waveform display software to verify whether the processing result is correct. Therefore, the displayed waveform is verified. However, there is a problem in that it is not possible to immediately identify a defective portion in the signal processing software, and the programmer must estimate the defective portion by trial and error.

【0009】本発明は上記従来の問題点を解決するもの
で、信号処理ソフトウェアの動作結果を波形表示で観察
しながら、プログラマが推定を行うことなく直ちに不具
合個所の推定を行うことができる信号処理ソフトウェア
向けデバッグ装置および方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems. A signal processing method which enables a programmer to immediately estimate a defective portion without observing an operation result of signal processing software in a waveform display without making an estimation. An object of the present invention is to provide a debugging device and method for software.

【0010】[0010]

【課題を解決するための手段】この目的を達成するため
に、本発明の信号処理ソフトウェア向けデバッグ装置お
よび方法は、信号処理向けソフトウェアをシミュレーシ
ョン実行するソフトウェアシミュレータと、ソフトウェ
アシミュレータから実行アドレス履歴データを出力する
装置と、信号処理結果履歴データを出力する装置と、前
記実行アドレス履歴データと前記信号処理結果履歴デー
タを元に信号処理結果データを合成する装置と、信号処
理結果データを各種波形で表示する装置と、表示された
各種波形に対して実行停止条件を設定してソフトウェア
シミュレータの実行を停止させる装置とからなる。
In order to achieve this object, a debugging apparatus and method for signal processing software according to the present invention include a software simulator for simulating software for signal processing and execution address history data from the software simulator. An output device, a device for outputting signal processing result history data, a device for synthesizing signal processing result data based on the execution address history data and the signal processing result history data, and displaying the signal processing result data in various waveforms And an apparatus for setting execution stop conditions for various displayed waveforms and stopping execution of the software simulator.

【0011】[0011]

【発明の実施の形態】前記構成によって、ソフトウェア
シミュレータの実行に同期して、信号処理結果データ
と、その信号処理結果データを生成した信号処理ソフト
ウェア上の動作個所を同時に知ることができ、各種表示
波形の周波数特性、値域分布などを条件として実行停止
要因を設定することができるため、プログラマが不具合
個所の推定を行うことなく、信号処理結果波形表示から
直ちにソフトウェア上の不具合個所を特定することがで
きる。
According to the above-mentioned configuration, the signal processing result data and the operating point on the signal processing software that generated the signal processing result data can be simultaneously known in synchronization with the execution of the software simulator. Because the execution stop factor can be set based on the frequency characteristics of the waveform, value range distribution, etc., it is possible for the programmer to immediately identify the faulty location on the software from the signal processing result waveform display without estimating the faulty location. it can.

【0012】以下、本発明の一実施形態について、図面
を参照しながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0013】図1は、本実施形態における信号処理ソフ
トウェア向けデバッグ装置および方法の構成図を示すも
のである。図1において、101はソフトウェアシミュ
レータ、102は実行アドレス履歴データ、103は信
号処理結果履歴データ、104は信号処理結果合成装
置、105は信号処理結果合成データ、106は信号処
理結果波形表示装置、107は実行停止条件データ、1
08は実行停止指示信号である。
FIG. 1 is a block diagram of a debugging apparatus and method for signal processing software according to the present embodiment. In FIG. 1, 101 is a software simulator, 102 is execution address history data, 103 is signal processing result history data, 104 is a signal processing result synthesis device, 105 is signal processing result synthesis data, 106 is a signal processing result waveform display device, 107 Is execution stop condition data, 1
08 is an execution stop instruction signal.

【0014】図2は実行アドレス履歴データと信号処理
結果履歴データと信号処理結果合成データの構成図を示
すものである。201は実行アドレス履歴データの構
成、202は信号処理結果履歴データの構成、203は
信号処理結果合成データの構成である。204は実行時
間カウントデータ、205は実行アドレス、206は実
行時間カウントデータ、207は信号処理結果データ、
208は結果波形時間カウント、209は信号処理結果
データ、210は実行アドレスである。
FIG. 2 shows a configuration diagram of execution address history data, signal processing result history data, and signal processing result synthesis data. 201 is a configuration of execution address history data, 202 is a configuration of signal processing result history data, and 203 is a configuration of signal processing result synthesis data. 204 is execution time count data, 205 is an execution address, 206 is execution time count data, 207 is signal processing result data,
208 is a result waveform time count, 209 is signal processing result data, and 210 is an execution address.

【0015】以上のように構成された本実施形態の信号
処理ソフトウェア向けデバッグ装置および方法につい
て、以下その動作を説明する。
The operation of the above-configured debugging apparatus and method for signal processing software according to this embodiment will be described below.

【0016】まず、信号処理向けソフトウェアを開発す
るプログラマはプログラムを作成してソフトウェアシミ
ュレータ101上でソフトウェア的な実行シミュレーシ
ョンを行う。実行シミュレーションが行われると同時に
ソフトウェアシミュレータ101から実行アドレス履歴
データ102と、信号処理結果履歴データ103が出力
される。信号処理結果合成装置104は上記実行アドレ
ス履歴データ102と信号処理結果履歴データ103を
入力として、信号処理ソフトウェア上の実行位置と連携
した信号処理結果合成データ105を生成する。信号処
理結果合成装置104について図3を参照しながら、以
下その動作を説明する。
First, a programmer who develops software for signal processing creates a program and performs a software execution simulation on the software simulator 101. Simultaneously with the execution simulation, the software simulator 101 outputs execution address history data 102 and signal processing result history data 103. The signal processing result synthesizing device 104 receives the execution address history data 102 and the signal processing result history data 103 as inputs, and generates signal processing result synthesis data 105 in cooperation with the execution position on the signal processing software. The operation of the signal processing result synthesis device 104 will be described below with reference to FIG.

【0017】まず、信号処理結果合成データの格納位置
を先頭に初期化する(301)。次に実行アドレス履歴
データを読み込む(302)。次に実行アドレス履歴デ
ータの中から実行時間カウント204を読み込む(30
3)。次に、信号処理結果履歴データを読み込む(30
4)。次に、信号処理結果履歴データの中から実行時間
カウント206を読み込む(305)。次に各々実行ア
ドレス履歴データと、信号処理結果履歴データから読み
込んだ実行時間カウント204、206を比較する(3
06)。比較した結果実行アドレス履歴データから読み
込んだ実行時間カウントの方が小さい場合には、信号処
理結果合成データの結果波形時間カウント欄208に実
行時間カウント204を格納し(307)、信号処理結
果合成データの実行アドレス欄210に実行アドレス2
05を格納し(308)、信号処理結果合成データ格納
位置を次の位置に進める(309)。次に信号処理結果
合成データの結果波形時間カウント欄208に信号処理
結果履歴データから読み込んだ実行時間カウント206
を格納する(310)。次に信号処理結果合成データの
信号処理結果データ欄209に信号処理結果履歴データ
から読み込んだ信号処理結果データ207を格納する
(311)。実行時間カウント204と206が等しい
場合には、信号処理結果合成データの信号処理結果デー
タ欄209に信号処理結果データ207を格納し(31
2)、次に、信号処理結果合成データの実行アドレス欄
210に実行アドレス205を格納し(313)、次に
信号処理結果合成データの時間カウント欄に実行時間カ
ウント206を格納する(314)。実行時間カウント
204が206より大きい場合には、信号処理結果合成
データの結果波形時間カウント欄208に信号処理結果
履歴データから読み込んだ実行時間カウント206を格
納し(315)、次に信号処理結果合成データの信号処
理結果データ欄209に信号処理結果履歴データから読
み込んだ信号処理結果データ207を格納する(31
6)。次に信号処理結果合成データ格納位置を次の位置
へ進め(317)、信号処理結果合成データの結果波形
時間カウント欄208に実行時間カウント204を格納
し(318)、次に信号処理結果合成データの実行アド
レス欄210に実行アドレス205を格納する(31
9)。次に信号処理結果合成データ格納位置を次の位置
へ移動して(320)、302の処理に戻る。
First, the storage position of the signal processing result composite data is initialized to the head (301). Next, the execution address history data is read (302). Next, the execution time count 204 is read from the execution address history data (30).
3). Next, the signal processing result history data is read (30
4). Next, the execution time count 206 is read from the signal processing result history data (305). Next, each of the execution address history data and the execution time counts 204 and 206 read from the signal processing result history data are compared (3).
06). When the execution time count read from the execution address history data is smaller than the comparison result, the execution time count 204 is stored in the result waveform time count column 208 of the signal processing result synthesis data (307), and the signal processing result synthesis data is stored. Execution address 2 in the execution address column 210
05 is stored (308), and the signal processing result combined data storage position is advanced to the next position (309). Next, the execution time count 206 read from the signal processing result history data is displayed in the result waveform time count column 208 of the signal processing result synthesized data.
Is stored (310). Next, the signal processing result data 207 read from the signal processing result history data is stored in the signal processing result data column 209 of the signal processing result synthesis data (311). If the execution time counts 204 and 206 are equal, the signal processing result data 207 is stored in the signal processing result data column 209 of the signal processing result synthesized data (31).
2) Next, the execution address 205 is stored in the execution address column 210 of the signal processing result synthesized data (313), and the execution time count 206 is stored in the time count column of the signal processing result synthesis data (314). When the execution time count 204 is larger than 206, the execution time count 206 read from the signal processing result history data is stored in the result waveform time count column 208 of the signal processing result synthesis data (315), and then the signal processing result synthesis is performed. The signal processing result data 207 read from the signal processing result history data is stored in the signal processing result data column 209 of the data (31).
6). Next, the signal processing result combined data storage position is advanced to the next position (317), the execution time count 204 is stored in the result waveform time count column 208 of the signal processing result combined data (318), and then the signal processing result combined data is stored. The execution address 205 is stored in the execution address column 210 of (31).
9). Next, the signal processing result composite data storage position is moved to the next position (320), and the process returns to 302.

【0018】信号処理結果波形表示装置106は信号処
理結果合成装置104が上記の手順で生成した信号処理
結果合成データ105を基にして信号処理結果データを
波形状に可視化表示を行う。また、信号処理結果波形表
示装置106はプログラマが与える実行停止条件データ
107を受け取り、信号処理結果合成装置104が生成
したデータが実行停止条件データ107に合致する場合
にはソフトウェアシミュレータ101に対して実行停止
指示信号108を送り、ソフトウェアシミュレータ10
1のシミュレーション実行動作を停止させる。
The signal processing result waveform display device 106 visualizes and displays the signal processing result data in a wave shape based on the signal processing result synthesis data 105 generated by the signal processing result synthesizing device 104 in the above procedure. Also, the signal processing result waveform display device 106 receives the execution stop condition data 107 provided by the programmer, and executes the software simulator 101 when the data generated by the signal processing result synthesis device 104 matches the execution stop condition data 107. A stop instruction signal 108 is sent, and the software simulator 10
The simulation execution operation 1 is stopped.

【0019】以上のように本実施形態によれば、ソフト
ウェアシミュレータ101が実行アドレス履歴データ1
02と信号処理結果履歴データ103を同時に出力する
ことにより、信号処理結果合成装置104が信号処理結
果データとシミュレーション実行中の信号処理ソフトウ
ェア上の位置を連携させることができ、プログラマは信
号処理結果データの波形状表示に基づいて各種停止条件
を設定して、ソフトウェアシミュレータ101を停止さ
せることにより、信号処理ソフトウェア上の実行位置を
試行錯誤によって推定することなく、容易に、直ちに特
定することができる。
As described above, according to the present embodiment, the software simulator 101 executes the execution address history data 1
02 and the signal processing result history data 103 at the same time, the signal processing result synthesizing device 104 can link the signal processing result data with the position on the signal processing software during the simulation. By setting various stop conditions based on the wave shape display and stopping the software simulator 101, the execution position on the signal processing software can be easily and immediately specified without estimating the position by trial and error.

【0020】図4は本発明の第2の実施形態における信
号処理ソフトウェア向けデバッグ装置および方法の構成
図を示すものである。図4において、401はソフトウ
ェアシミュレータ、402は実行アドレス履歴データ、
403は信号処理結果履歴データ、404は信号処理結
果合成装置、405は信号処理結果合成データ、406
は信号処理結果波形変換処理装置、407は信号処理結
果波形表示装置、408は実行停止条件データ、409
は実行停止指示信号である。
FIG. 4 is a block diagram of a debugging apparatus and method for signal processing software according to a second embodiment of the present invention. In FIG. 4, 401 is a software simulator, 402 is execution address history data,
403 is signal processing result history data, 404 is a signal processing result synthesis device, 405 is signal processing result synthesis data, 406
Is a signal processing result waveform conversion processing device, 407 is a signal processing result waveform display device, 408 is execution stop condition data, 409
Is an execution stop instruction signal.

【0021】以上のように構成された第2の実施形態の
信号処理ソフトウェア向けデバッグ装置および方法につ
いて、以下その動作を説明する。
The operation of the debugging apparatus and method for signal processing software according to the second embodiment configured as described above will be described below.

【0022】まず、信号処理向けソフトウェアを開発す
るプログラマはプログラムを作成してソフトウェアシミ
ュレータ401上でソフトウェア的な実行シミュレーシ
ョンを行う。実行シミュレーションが行われると同時に
ソフトウェアシミュレータ401から実行アドレス履歴
データ402と、信号処理結果履歴データ403が出力
される。信号処理結果合成装置404は上記実行アドレ
ス履歴データ402と信号処理結果履歴データ403を
入力として、信号処理ソフトウェア上の実行位置と連携
した信号処理結果合成データ405を生成する。信号処
理結果合成装置404の動作は第1の実施形態と同様で
ある。次に信号処理結果波形変換処理装置406は信号
処理結果合成装置404が生成した信号処理結果合成デ
ータ405を入力として波形の周波数変換処理を行う。
信号処理結果波形表示装置407は信号処理結果波形変
換処理装置406の出力した波形データを可視化表示す
る。また、信号処理結果波形表示装置407はプログラ
マが与える実行停止条件データ408を受け取り、信号
処理結果波形変換処理装置406が生成したデータが実
行停止条件データ408に合致する場合にはソフトウェ
アシミュレータ401に対して実行停止指示信号409
を送り、ソフトウェアシミュレータ401のシミュレー
ション実行動作を停止させる。ここでプログラマが与え
る実行停止条件データ408は信号処理結果波形変換処
理装置406が出力するデータに対する条件である。
First, a programmer who develops software for signal processing creates a program and performs a software execution simulation on a software simulator 401. Simultaneously with the execution simulation, the software simulator 401 outputs execution address history data 402 and signal processing result history data 403. The signal processing result synthesis device 404 receives the execution address history data 402 and the signal processing result history data 403 as input, and generates signal processing result synthesis data 405 in cooperation with an execution position on the signal processing software. The operation of the signal processing result synthesis device 404 is the same as in the first embodiment. Next, the signal processing result waveform conversion processing device 406 receives the signal processing result synthesis data 405 generated by the signal processing result synthesis device 404 as input and performs a frequency conversion process of the waveform.
The signal processing result waveform display device 407 visualizes and displays the waveform data output from the signal processing result waveform conversion processing device 406. Further, the signal processing result waveform display device 407 receives the execution stop condition data 408 provided by the programmer, and if the data generated by the signal processing result waveform conversion processing device 406 matches the execution stop condition data 408, the software simulator 401 Execution stop instruction signal 409
And the simulation execution operation of the software simulator 401 is stopped. Here, the execution stop condition data 408 given by the programmer is a condition for data output from the signal processing result waveform conversion processing device 406.

【0023】以上のように第2の実施形態によれば、ソ
フトウェアシミュレータ401が実行アドレス履歴デー
タ402と信号処理結果履歴データ403を同時に出力
するし、信号処理結果合成装置404が信号処理結果デ
ータとシミュレーション実行中の信号処理ソフトウェア
上の位置を連携させ、信号処理結果波形変換処理装置4
06が信号処理結果の波形を周波数変換することによ
り、プログラマは信号処理結果データの周波数特性に基
づいた停止条件を設定して、ソフトウェアシミュレータ
401を停止させることにより、信号処理ソフトウェア
上の実行位置を試行錯誤によって推定することなく、容
易に、直ちに特定することができる。
As described above, according to the second embodiment, the software simulator 401 simultaneously outputs the execution address history data 402 and the signal processing result history data 403, and the signal processing result synthesizing device 404 outputs the signal processing result data and The position on the signal processing software during the execution of the simulation is linked, and the signal processing result waveform conversion processing device 4
06 converts the frequency of the waveform of the signal processing result, the programmer sets a stop condition based on the frequency characteristics of the signal processing result data, and stops the software simulator 401, thereby changing the execution position on the signal processing software. It can be easily and immediately specified without being estimated by trial and error.

【0024】なお、前記実施形態では信号処理結果波形
変換処理装置の変換処理を周波数変換としたが、周波数
変換の代わりに頻度分布を求める処理、波形値域を求め
る処理などを用いてもよい。
In the above-described embodiment, the conversion processing of the signal processing result waveform conversion processing apparatus is frequency conversion. However, instead of frequency conversion, processing for obtaining a frequency distribution, processing for obtaining a waveform value range, or the like may be used.

【0025】[0025]

【発明の効果】以上のように、本発明は、ソフトウェア
シミュレータから実行アドレス履歴データと信号処理結
果履歴データを同時に出力し、信号処理結果合成装置で
ソフトウェア上の実行位置と信号処理結果データの連携
をとることにより、プログラマが推定することなく信号
処理結果データとそのデータを出力したソフトウェア上
の位置を特定することができる優れた信号処理ソフトウ
ェア向けデバッグ装置および方法を実現するものであ
る。
As described above, according to the present invention, the execution address history data and the signal processing result history data are simultaneously output from the software simulator, and the execution position on the software is linked with the signal processing result data by the signal processing result synthesis device. Accordingly, the present invention realizes an excellent signal processing software debugging apparatus and method capable of specifying the signal processing result data and the position on the software that output the data without estimating the programmer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態における信号処理ソフトウ
ェア向けデバッグ装置の構成図
FIG. 1 is a configuration diagram of a debugging device for signal processing software according to an embodiment of the present invention.

【図2】本発明の一実施形態における実行アドレス履歴
データと信号処理結果履歴データの構成図
FIG. 2 is a configuration diagram of execution address history data and signal processing result history data according to an embodiment of the present invention.

【図3】本発明の一実施形態における信号処理結果合成
装置の動作を示す流れ図
FIG. 3 is a flowchart showing the operation of the signal processing result synthesizing apparatus according to the embodiment of the present invention;

【図4】本発明の第2の実施形態における信号処理ソフ
トウェア向けデバッグ装置の構成図
FIG. 4 is a configuration diagram of a debugging device for signal processing software according to a second embodiment of the present invention.

【図5】従来の信号処理向けソフトウェアデバッグ装置
の構成図
FIG. 5 is a configuration diagram of a conventional software debug device for signal processing.

【符号の説明】[Explanation of symbols]

101 ソフトウェアシミュレータ 102 実行アドレス履歴データ 103 信号処理結果履歴データ 104 信号処理結果合成装置 106 信号処理結果波形表示装置 107 実行停止条件データ 108 実行停止指示信号 201 実行アドレス履歴データの構成 202 信号処理結果履歴データの構成 204 実行時間カウントデータ 205 実行アドレス 206 実行時間カウントデータ 207 信号処理結果データ 401 ソフトウェアシミュレータ 402 実行アドレス履歴データ 403 信号処理結果履歴データ 404 信号処理結果合成装置 405 信号処理結果合成データ 406 信号処理結果波形変換処理装置 407 信号処理結果波形表示装置 408 実行停止条件データ 409 実行停止指示信号 501 ソフトウェアシミュレータ 502 処理結果データ 503 波形表示ソフトウェア 504 ユーザによる不具合個所推定と修正 Reference Signs List 101 software simulator 102 execution address history data 103 signal processing result history data 104 signal processing result synthesis device 106 signal processing result waveform display device 107 execution stop condition data 108 execution stop instruction signal 201 configuration of execution address history data 202 signal processing result history data Configuration 204 execution time count data 205 execution address 206 execution time count data 207 signal processing result data 401 software simulator 402 execution address history data 403 signal processing result history data 404 signal processing result synthesis device 405 signal processing result synthesis data 406 signal processing result Waveform conversion processing device 407 Signal processing result waveform display device 408 Execution stop condition data 409 Execution stop instruction signal 501 Software simulator 5 02 Processing result data 503 Waveform display software 504 Estimation and correction of defect location by user

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 ソフトウェアシミュレータと、信号処理
データ表示装置と、前記信号処理データを実行停止条件
として前記ソフトウェアシミュレータの実行を停止させ
る装置とを備えた信号処理ソフトウェア向けデバッグ装
置および方法。
1. A debugging device and method for signal processing software, comprising: a software simulator; a signal processing data display device; and a device for stopping execution of the software simulator using the signal processing data as an execution stop condition.
【請求項2】 インサーキットエミュレータと、信号処
理データ表示装置と、前記信号処理データを実行停止条
件として前記インサーキットエミュレータの実行を停止
させる装置とを備えた信号処理ソフトウェア向けデバッ
グ装置および方法。
2. A debugging device and method for signal processing software, comprising: an in-circuit emulator; a signal processing data display device; and a device for stopping execution of the in-circuit emulator using the signal processing data as an execution stop condition.
【請求項3】 ソフトウェアシミュレータと、前記ソフ
トウェアシミュレータが出力する実行アドレスデータ
と、前記ソフトウェアシミュレータが出力する信号処理
結果データとを合成する信号処理結果合成装置と、前記
信号処理結果合成装置の出力をプログラマに可視化表示
する信号処理結果波形表示装置と、信号処理結果波形表
示装置に設定された実行停止条件を基にソフトウェアシ
ミュレータを停止させる実行停止指示信号の出力機構と
を備えた信号処理ソフトウェア向けデバッグ装置および
方法。
3. A signal processing result synthesizing device for synthesizing a software simulator, execution address data output by the software simulator, and signal processing result data output by the software simulator, and an output of the signal processing result synthesizing device. Debugging for signal processing software including a signal processing result waveform display device for visualizing and displaying to a programmer, and an output mechanism of an execution stop instruction signal for stopping a software simulator based on an execution stop condition set in the signal processing result waveform display device Apparatus and method.
【請求項4】 インサーキットエミュレータと、前記イ
ンサーキットエミュレータが出力する実行アドレスデー
タと、前記インサーキットエミュレータが出力する信号
処理結果データとを合成する信号処理結果合成装置と、
前記信号処理結果合成装置の出力をプログラマに可視化
表示する信号処理結果波形表示装置と、信号処理結果波
形表示装置に設定された実行停止条件を基にインサーキ
ットエミュレータを停止させる実行停止指示信号の出力
機構とを備えた信号処理ソフトウェア向けデバッグ装置
および方法。
4. An in-circuit emulator, a signal processing result synthesizing device for synthesizing execution address data output by the in-circuit emulator, and signal processing result data output by the in-circuit emulator;
A signal processing result waveform display device for visualizing and displaying the output of the signal processing result synthesis device to a programmer, and an output of an execution stop instruction signal for stopping an in-circuit emulator based on an execution stop condition set in the signal processing result waveform display device Debugging apparatus and method for signal processing software having a mechanism.
【請求項5】 ソフトウェアシミュレータと、前記ソフ
トウェアシミュレータが出力する実行アドレスデータと
前記ソフトウェアシミュレータが出力する信号処理結果
データとを合成する信号処理結果合成装置と、前記信号
処理結果合成装置の出力をプログラマの指定によって任
意の形式に変換する信号処理結果波形変換処理装置と、
信号処理結果波形変換処理装置の出力をプログラマに可
視化表示する信号処理結果波形表示装置と、信号処理結
果波形表示装置に設定された実行停止条件を基にソフト
ウェアシミュレータを停止させる実行停止指示信号の出
力機構とを備えた信号処理ソフトウェア向けデバッグ装
置および方法。
5. A software simulator, a signal processing result synthesizing device for synthesizing execution address data output from the software simulator and signal processing result data output from the software simulator, and a programmer for outputting an output of the signal processing result synthesizing device. A signal processing result waveform conversion processing device for converting into an arbitrary format according to the specification of
A signal processing result waveform display device for visualizing and displaying the output of the signal processing result waveform conversion processing device to a programmer, and an execution stop instruction signal for stopping the software simulator based on the execution stop condition set in the signal processing result waveform display device. Debugging apparatus and method for signal processing software having a mechanism.
【請求項6】 インサーキットエミュレータと、前記イ
ンサーキットエミュレータが出力する実行アドレスデー
タと前記インサーキットエミュレータが出力する信号処
理結果データとを合成する信号処理結果合成装置と、前
記信号処理結果合成装置の出力をプログラマの指定によ
って任意の形式に変換する信号処理結果波形変換処理装
置と、信号処理結果波形変換処理装置の出力をプログラ
マに可視化表示する信号処理結果波形表示装置と、信号
処理結果波形表示装置に設定された実行停止条件を基に
インサーキットエミュレータを停止させる実行停止指示
信号の出力機構とを備えた信号処理ソフトウェア向けデ
バッグ装置および方法。
6. An in-circuit emulator, a signal processing result synthesizing device for synthesizing execution address data output from the in-circuit emulator and signal processing result data output from the in-circuit emulator, and a signal processing result synthesizing device. A signal processing result waveform conversion device for converting an output into an arbitrary format according to a programmer's specification, a signal processing result waveform display device for visualizing and displaying the output of the signal processing result waveform conversion device to a programmer, and a signal processing result waveform display device And a method for outputting an execution stop instruction signal for stopping an in-circuit emulator based on an execution stop condition set in the debugger.
【請求項7】 ソフトウェアシミュレータと、前記ソフ
トウェアシミュレータが出力する実行アドレスデータと
前記ソフトウェアシミュレータが出力する信号処理結果
データとを合成する信号処理結果合成装置と、前記信号
処理結果合成装置の出力を周波数変換する信号処理結果
波形変換処理装置と、信号処理結果波形変換処理装置の
出力をプログラマに可視化表示する信号処理結果波形表
示装置と、信号処理結果波形表示装置に設定された実行
停止条件を基にソフトウェアシミュレータを停止させる
実行停止指示信号の出力機構とを備えた信号処理ソフト
ウェア向けデバッグ装置および方法。
7. A software simulator, a signal processing result synthesizing apparatus for synthesizing execution address data output by the software simulator and signal processing result data output by the software simulator, and an output of the signal processing result synthesizing apparatus, A signal processing result waveform conversion processing device to be converted, a signal processing result waveform display device for visualizing and displaying an output of the signal processing result waveform conversion processing device to a programmer, and an execution stop condition set in the signal processing result waveform display device. A debugging apparatus and method for signal processing software, comprising: an execution stop instruction signal output mechanism for stopping a software simulator.
【請求項8】 インサーキットエミュレータと、前記イ
ンサーキットエミュレータが出力する実行アドレスデー
タと前記インサーキットエミュレータが出力する信号処
理結果データとを合成する信号処理結果合成装置と、前
記信号処理結果合成装置の出力を周波数変換する信号処
理結果波形変換処理装置と、信号処理結果波形変換処理
装置の出力をプログラマに可視化表示する信号処理結果
波形表示装置と、信号処理結果波形表示装置に設定され
た実行停止条件を基にインサーキットエミュレータを停
止させる実行停止指示信号の出力機構とを備えた信号処
理ソフトウェア向けデバッグ装置および方法。
8. An in-circuit emulator, a signal processing result synthesizing device for synthesizing execution address data output from the in-circuit emulator and signal processing result data output from the in-circuit emulator, and a signal processing result synthesizing device. A signal processing result waveform conversion processing device for frequency-converting the output, a signal processing result waveform display device for visualizing and displaying the output of the signal processing result waveform conversion processing device to a programmer, and an execution stop condition set in the signal processing result waveform display device And a method for signal processing software, comprising: an output stop instruction signal output mechanism for stopping an in-circuit emulator based on the program.
JP2000281561A 2000-09-18 2000-09-18 Device and method for debugging for signal processing software Pending JP2002091798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000281561A JP2002091798A (en) 2000-09-18 2000-09-18 Device and method for debugging for signal processing software

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000281561A JP2002091798A (en) 2000-09-18 2000-09-18 Device and method for debugging for signal processing software

Publications (1)

Publication Number Publication Date
JP2002091798A true JP2002091798A (en) 2002-03-29

Family

ID=18766196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000281561A Pending JP2002091798A (en) 2000-09-18 2000-09-18 Device and method for debugging for signal processing software

Country Status (1)

Country Link
JP (1) JP2002091798A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055180A (en) * 2008-08-26 2010-03-11 Fujitsu Ltd Program, device, and method for supporting software debugging
JP2013149090A (en) * 2012-01-19 2013-08-01 Renesas Electronics Corp Emulation system, method of controlling emulation system, emulation device, and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055180A (en) * 2008-08-26 2010-03-11 Fujitsu Ltd Program, device, and method for supporting software debugging
JP2013149090A (en) * 2012-01-19 2013-08-01 Renesas Electronics Corp Emulation system, method of controlling emulation system, emulation device, and program

Similar Documents

Publication Publication Date Title
US8041553B1 (en) Generic software simulation interface for integrated circuits
JP2010146592A (en) Test program debug device, semiconductor test device, test program debug method, and test method
US20080312900A1 (en) Simulation apparatus and simulation method
JP2002535684A (en) System for real version test and simulated version test of integrated circuits
KR101029332B1 (en) Testing apparatus and method for mobile software
JP3018912B2 (en) Verification support system
JP2011248597A (en) Tester simulation apparatus, tester simulation program, and tester simulation method
JP2002091798A (en) Device and method for debugging for signal processing software
JP4213306B2 (en) Program debugging device for semiconductor testing
JP2002333469A (en) Device for debugging program for test of semiconductor
JP2007226567A (en) Circuit simulator and circuit simulation program
JPH02189476A (en) Measuring method for electronic circuit
JP2004348596A (en) Device, method and program for debugging ic tester program
JPH09128411A (en) Verifying method for logical circuit, logical design supporting device and logical circuit verifying system
JP2000099369A (en) Device and method for visual simulation and visual simulation program recording medium
JPH11219209A (en) Offline simulation device of general purpose plc
JP4478930B2 (en) Tester simulation apparatus and tester simulation method
JPH07114485A (en) Simulation test system execution method
JPH10254915A (en) System for electronic circuit test
JP2008077278A (en) Test simulator
JP2008046050A (en) Tester simulation device and method
JP2000105781A (en) Logical simulator and logical simulate system
JP2001349928A (en) Semiconductor test system
JP2002243803A (en) Method and device for debugging program for testing semiconductor integrated circuit and program for debugging program for testing the same
JP2001312418A (en) Device and method for supporting debugging of sequence program for programmable controller and computer- readable recording medium

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323