JP2002091393A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002091393A JP2002091393A JP2000280330A JP2000280330A JP2002091393A JP 2002091393 A JP2002091393 A JP 2002091393A JP 2000280330 A JP2000280330 A JP 2000280330A JP 2000280330 A JP2000280330 A JP 2000280330A JP 2002091393 A JP2002091393 A JP 2002091393A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- volume
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 フリッカの発生を抑制する調整を容易にす
る。 【解決手段】 液晶を介して対向配置される各基板と、
これら各基板のうち一方の基板の液晶側の面の画素領域
に形成された画素電極と、前記各基板のうちいずれかの
基板の液晶側の面に互いに電気的に接続された各画素領
域毎の対向電極とを備え、前記各対向電極に電圧信号が
第１の可変抵抗と第２の可変抵抗とを介して供給され、
第２の可変抵抗は第１の可変抵抗と比べて調整幅が小さ
くなっている。
る。 【解決手段】 液晶を介して対向配置される各基板と、
これら各基板のうち一方の基板の液晶側の面の画素領域
に形成された画素電極と、前記各基板のうちいずれかの
基板の液晶側の面に互いに電気的に接続された各画素領
域毎の対向電極とを備え、前記各対向電極に電圧信号が
第１の可変抵抗と第２の可変抵抗とを介して供給され、
第２の可変抵抗は第１の可変抵抗と比べて調整幅が小さ
くなっている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関す
る。
る。
【０００２】
【従来の技術】液晶表示装置は、液晶を介して対向配置
される透明基板を外囲器とし、該液晶の広がり方向にマ
トリクス状に配置された多数の画素からなる表示部を有
して構成されている。
される透明基板を外囲器とし、該液晶の広がり方向にマ
トリクス状に配置された多数の画素からなる表示部を有
して構成されている。
【０００３】そして、各画素にはそれぞれ一対の電極が
備えられ、これらの電極の間に電界を発生せしめること
により液晶の光透過率を制御するようになっている。
備えられ、これらの電極の間に電界を発生せしめること
により液晶の光透過率を制御するようになっている。
【０００４】すなわち、前記一対の電極のうち一方の電
極（対向電極）に基準となる電圧（基準電圧）の信号を
供給するとともに、他方の電極（画素電極）に映像信号
（電圧）を供給することにより、該映像信号の電圧に相
当する光透過が液晶においてなされるようになってい
る。
極（対向電極）に基準となる電圧（基準電圧）の信号を
供給するとともに、他方の電極（画素電極）に映像信号
（電圧）を供給することにより、該映像信号の電圧に相
当する光透過が液晶においてなされるようになってい
る。
【０００５】ここで、各画素における対向電極は互いに
電気的に接続されており、各画素の対向電極に共通の基
準電圧が印加されるようになっている。
電気的に接続されており、各画素の対向電極に共通の基
準電圧が印加されるようになっている。
【０００６】そして、各画素における対向電極に印加さ
れる基準電圧は調整できるように構成され、いわゆるＶ
ｃｏｍ電圧調整ボリュームを介して各対向電圧に基準電
圧信号が供給されるようになっている。
れる基準電圧は調整できるように構成され、いわゆるＶ
ｃｏｍ電圧調整ボリュームを介して各対向電圧に基準電
圧信号が供給されるようになっている。
【０００７】対向電圧に印加される基準電圧の値によっ
ては表示部にフリッカが生じるために、このフリッカ調
整用としてＶｃｏｍ電圧調整ボリュームが備えられてい
る。
ては表示部にフリッカが生じるために、このフリッカ調
整用としてＶｃｏｍ電圧調整ボリュームが備えられてい
る。
【０００８】
【発明が解決しようとする課題】しかし、このＶｃｏｍ
電圧調整ボリュームによってフリッカの発生を抑制する
ように調整しようとしても、あわせ幅の関係で正確な調
整が困難であることが指摘されていた。
電圧調整ボリュームによってフリッカの発生を抑制する
ように調整しようとしても、あわせ幅の関係で正確な調
整が困難であることが指摘されていた。
【０００９】このため、該ボリュームの調整幅を大きく
設定することが考えられるが、そうした場合、調整点の
幅が極めて小さくなり、また、調整幅を小さく設定する
ことが考えられるが、そうした場合、製品バラツキによ
り調整範囲がずれて調整点がなくなってしまう不都合が
生じる。
設定することが考えられるが、そうした場合、調整点の
幅が極めて小さくなり、また、調整幅を小さく設定する
ことが考えられるが、そうした場合、製品バラツキによ
り調整範囲がずれて調整点がなくなってしまう不都合が
生じる。
【００１０】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、フリッカの発生を抑制す
る調整を容易にした液晶表示装置を提供することにあ
る。
れたものであり、その目的は、フリッカの発生を抑制す
る調整を容易にした液晶表示装置を提供することにあ
る。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明による液晶表示装置は、
基本的には、液晶を介して対向配置される各基板と、こ
れら各基板のうち一方の基板の液晶側の面の画素領域に
形成された画素電極と、前記各基板のうちいずれかの基
板の液晶側の面に互いに電気的に接続された各画素領域
毎の対向電極とを備え、前記各対向電極に電圧信号が第
１の可変抵抗と第２の可変抵抗とを介して供給され、第
２の可変抵抗は第１の可変抵抗と比べて調整幅が小さく
なっていることを特徴とするものである。
基本的には、液晶を介して対向配置される各基板と、こ
れら各基板のうち一方の基板の液晶側の面の画素領域に
形成された画素電極と、前記各基板のうちいずれかの基
板の液晶側の面に互いに電気的に接続された各画素領域
毎の対向電極とを備え、前記各対向電極に電圧信号が第
１の可変抵抗と第２の可変抵抗とを介して供給され、第
２の可変抵抗は第１の可変抵抗と比べて調整幅が小さく
なっていることを特徴とするものである。
【００１３】このように構成された液晶表示装置は、そ
の表示面に発生するフリッカの程度を観察しながら、第
１の可変抵抗によって対向電極に供給する信号の電圧値
を所定の調整値に近付けるようにして調整し（調整幅を
狭くする）、その後、第２の可変抵抗によって所定の調
整値に合わせることができるようになる。
の表示面に発生するフリッカの程度を観察しながら、第
１の可変抵抗によって対向電極に供給する信号の電圧値
を所定の調整値に近付けるようにして調整し（調整幅を
狭くする）、その後、第２の可変抵抗によって所定の調
整値に合わせることができるようになる。
【００１４】第２の可変抵抗による調整はその調整幅に
対して抵抗の変化が小さいことから、対向電極に供給す
る信号の電圧値を所定の調整値に正確に合致させること
ができるようになる。
対して抵抗の変化が小さいことから、対向電極に供給す
る信号の電圧値を所定の調整値に正確に合致させること
ができるようになる。
【００１５】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。 《液晶表示モジュール》図２は、液晶表示パネルＰＮＬ
に映像駆動回路等が外付けされた液晶表示モジュールの
一実施例を示す平面図である。
の実施例を図面を用いて説明をする。 《液晶表示モジュール》図２は、液晶表示パネルＰＮＬ
に映像駆動回路等が外付けされた液晶表示モジュールの
一実施例を示す平面図である。
【００１６】同図において、液晶表示パネルＰＮＬの各
辺のうち図中ｙ方向に平行な左側の辺には垂直駆動回路
Ｖが搭載され、図中ｘ方向に平行な上側および下側の各
辺には映像駆動回路Ｈｅが搭載されている。
辺のうち図中ｙ方向に平行な左側の辺には垂直駆動回路
Ｖが搭載され、図中ｘ方向に平行な上側および下側の各
辺には映像駆動回路Ｈｅが搭載されている。
【００１７】垂直駆動回路Ｖはたとえばフィルムキャリ
ア方式で形成された半導体装置ＩＣ（図ではたとえば３
個からなる）からなり、その出力電極は該液晶表示パネ
ルＰＮＬ内に形成されるゲート信号線ＧＬの端子に接続
されている。
ア方式で形成された半導体装置ＩＣ（図ではたとえば３
個からなる）からなり、その出力電極は該液晶表示パネ
ルＰＮＬ内に形成されるゲート信号線ＧＬの端子に接続
されている。
【００１８】また、垂直駆動回路Ｖの入力端子は該液晶
表示パネルＰＮＬの左側辺に隣接されて配置されるプリ
ント基板ＰＣＢ上の配線層と接続される端子と接続され
ている。
表示パネルＰＮＬの左側辺に隣接されて配置されるプリ
ント基板ＰＣＢ上の配線層と接続される端子と接続され
ている。
【００１９】映像駆動回路Ｈｅもたとえばフィルムキャ
リア方式で形成された半導体装置ＩＣ（図では一方の辺
側においてたとえば６個からなる）からなり、その出力
電極は該液晶表示パネルＰＮＬ内に形成されるドレイン
信号線ＤＬの端子に接続されている。
リア方式で形成された半導体装置ＩＣ（図では一方の辺
側においてたとえば６個からなる）からなり、その出力
電極は該液晶表示パネルＰＮＬ内に形成されるドレイン
信号線ＤＬの端子に接続されている。
【００２０】また、垂直駆動回路Ｈｅの入力端子は該液
晶表示パネルＰＮＬの上下側の各辺に隣接されて配置さ
れるプリント基板ＰＣＢ上の配線層と接続される端子と
接続されている。
晶表示パネルＰＮＬの上下側の各辺に隣接されて配置さ
れるプリント基板ＰＣＢ上の配線層と接続される端子と
接続されている。
【００２１】すなわち、各プリント基板ＰＣＢに搭載さ
れた回路によって前記垂直駆動回路Ｖおよび映像駆動回
路Ｈｅを駆動させることにより、該垂直駆動回路Ｖから
は液晶表示パネルＰＮＬ内のゲート信号線ＧＬに走査信
号を供給し、また、映像駆動回路Ｈｅからは液晶表示パ
ネルＰＮＬ内のドレイン信号線ＤＬに映像信号を供給す
るようになっている。
れた回路によって前記垂直駆動回路Ｖおよび映像駆動回
路Ｈｅを駆動させることにより、該垂直駆動回路Ｖから
は液晶表示パネルＰＮＬ内のゲート信号線ＧＬに走査信
号を供給し、また、映像駆動回路Ｈｅからは液晶表示パ
ネルＰＮＬ内のドレイン信号線ＤＬに映像信号を供給す
るようになっている。
【００２２】そして、前記各プリント基板ＰＣＢのう
ち、たとえば上側に位置づけられるプリント基板ＰＣＢ
には前記回路の他に第１のボリュームＶＲ１と第２のボ
リュームＶＲ２とが搭載され、これら各ボリュームはフ
リッカ調整用のボリュームとして構成されている。 《液晶表示パネル》図３は、前記液晶表示パネルの一実
施例を示す平面図である。
ち、たとえば上側に位置づけられるプリント基板ＰＣＢ
には前記回路の他に第１のボリュームＶＲ１と第２のボ
リュームＶＲ２とが搭載され、これら各ボリュームはフ
リッカ調整用のボリュームとして構成されている。 《液晶表示パネル》図３は、前記液晶表示パネルの一実
施例を示す平面図である。
【００２３】同図において、透明基板ＳＵＢ１があり、
この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵ
Ｂ２と対向して配置されている。
この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵ
Ｂ２と対向して配置されている。
【００２４】前記透明基板ＳＵＢ１の液晶側の面には、
図中ｘ方向に延在しｙ方向に並設されるゲート信号線Ｇ
Ｌと、このゲート信号線ＧＬと絶縁されてｙ方向に延在
しｘ方向に並設されるドレイン信号線ＤＬとが形成さ
れ、これら各信号線で囲まれる矩形状の領域が画素領域
となり、これら各画素領域の集合によって表示部ＡＲを
構成するようになっている。
図中ｘ方向に延在しｙ方向に並設されるゲート信号線Ｇ
Ｌと、このゲート信号線ＧＬと絶縁されてｙ方向に延在
しｘ方向に並設されるドレイン信号線ＤＬとが形成さ
れ、これら各信号線で囲まれる矩形状の領域が画素領域
となり、これら各画素領域の集合によって表示部ＡＲを
構成するようになっている。
【００２５】各画素領域には、片側のゲート信号線ＧＬ
からの走査信号によって駆動される薄膜トランジスタＴ
ＦＴと、この薄膜トランジスタＴＦＴを介して片側のド
レイン信号線ＤＬからの映像信号が供給される画素電極
とが備えられているが、その構成の詳細は後に詳述す
る。
からの走査信号によって駆動される薄膜トランジスタＴ
ＦＴと、この薄膜トランジスタＴＦＴを介して片側のド
レイン信号線ＤＬからの映像信号が供給される画素電極
とが備えられているが、その構成の詳細は後に詳述す
る。
【００２６】各ゲート信号線ＧＬの一端は透明基板の一
辺側（図中左側）に延在され、その延在部は前記垂直駆
動回路Ｖと接続される端子が形成され、また、各ドレイ
ン信号線ＤＬのうちたとえば奇数番目のドレイン信号線
ＤＬの一端は透明基板ＳＵＢ１の上側辺に延在され、偶
数番目のドレイン信号線ＤＬの一端は透明基板ＳＵＢ１
の下側辺に延在され、これら各延在部は前記映像駆動回
路Ｈｅと接続される端子が形成されている。
辺側（図中左側）に延在され、その延在部は前記垂直駆
動回路Ｖと接続される端子が形成され、また、各ドレイ
ン信号線ＤＬのうちたとえば奇数番目のドレイン信号線
ＤＬの一端は透明基板ＳＵＢ１の上側辺に延在され、偶
数番目のドレイン信号線ＤＬの一端は透明基板ＳＵＢ１
の下側辺に延在され、これら各延在部は前記映像駆動回
路Ｈｅと接続される端子が形成されている。
【００２７】一方透明基板ＳＵＢ２の液晶側の面には各
画素領域に共通な透明の対向電極ＣＴが形成され、この
対向電極ＣＴは透明基板ＳＵＢ２のたとえば四隅に形成
された導電柱ＣＰを介して透明基板ＳＵＢ１の液晶側の
面に、たとえば各ドレイン信号線ＤＬの端子と並設され
た端子に引き出されている。
画素領域に共通な透明の対向電極ＣＴが形成され、この
対向電極ＣＴは透明基板ＳＵＢ２のたとえば四隅に形成
された導電柱ＣＰを介して透明基板ＳＵＢ１の液晶側の
面に、たとえば各ドレイン信号線ＤＬの端子と並設され
た端子に引き出されている。
【００２８】なお、透明基板ＳＵＢ１に対する透明基板
ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成さ
れたシール材ＳＬによってなされ、このシール材ＳＬは
透明基板ＳＵＢ１、ＳＵＢ２の間の液晶を封止する機能
も兼ねている。 《画素の構成》図４は透明基板ＳＵＢ１側の一画素領域
の構成を示す平面図であり、図３の点線枠Ａに示す部分
に相当する図面である。
ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成さ
れたシール材ＳＬによってなされ、このシール材ＳＬは
透明基板ＳＵＢ１、ＳＵＢ２の間の液晶を封止する機能
も兼ねている。 《画素の構成》図４は透明基板ＳＵＢ１側の一画素領域
の構成を示す平面図であり、図３の点線枠Ａに示す部分
に相当する図面である。
【００２９】また、図５は図４のV−V線における断面図
を示し、透明基板ＳＵＢ２の断面図をも示している。
を示し、透明基板ＳＵＢ２の断面図をも示している。
【００３０】各図において、まず、透明基板ＳＵＢ１の
液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲ
ート信号線ＧＬが形成されている。
液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲ
ート信号線ＧＬが形成されている。
【００３１】そして、このゲート信号線ＧＬをも被って
透明基板ＳＵＢ１の面にたとえばＳｉＮからなる絶縁膜
ＧＩが形成されている。
透明基板ＳＵＢ１の面にたとえばＳｉＮからなる絶縁膜
ＧＩが形成されている。
【００３２】この絶縁膜ＧＩは、後述のドイレン信号線
ＤＬに対してはゲート信号線ＧＬとの層間絶縁膜として
の機能、後述の薄膜トランジスタＴＦＴに対してはその
ゲート絶縁膜としての機能、後述の容量素子Ｃａｄｄに
対してはその誘電体膜としての機能を有するようになっ
ている。
ＤＬに対してはゲート信号線ＧＬとの層間絶縁膜として
の機能、後述の薄膜トランジスタＴＦＴに対してはその
ゲート絶縁膜としての機能、後述の容量素子Ｃａｄｄに
対してはその誘電体膜としての機能を有するようになっ
ている。
【００３３】画素領域の左下においてゲート信号線ＧＬ
と重畳する部分において、たとえばａ−Ｓｉからなるｉ
型（真性：導電型決定不純物がドープされていない）の
半導体層ＡＳが形成されている。
と重畳する部分において、たとえばａ−Ｓｉからなるｉ
型（真性：導電型決定不純物がドープされていない）の
半導体層ＡＳが形成されている。
【００３４】この半導体層ＡＳは、その上面にソース電
極およびドレイン電極を形成することによって、前記ゲ
ート信号線の一部をゲート電極とするＭＩＳ型の薄膜ト
ラシジスタＴＦＴの半導体層となるものである。
極およびドレイン電極を形成することによって、前記ゲ
ート信号線の一部をゲート電極とするＭＩＳ型の薄膜ト
ラシジスタＴＦＴの半導体層となるものである。
【００３５】この薄膜トランジスタＴＦＴのソース電極
ＳＤ１およびドレイン電極ＳＤ２は、前記絶縁膜ＧＩ上
に形成されるドレイン信号線ＤＬと同時に形成されるよ
うになっている。
ＳＤ１およびドレイン電極ＳＤ２は、前記絶縁膜ＧＩ上
に形成されるドレイン信号線ＤＬと同時に形成されるよ
うになっている。
【００３６】すなわち、図中ｙ方向に延在されｘ方向に
並設されるドレイン信号線ＤＬが形成され、このドレイ
ン信号線ＤＬの一部を前記半導体層ＡＳの上面にまで延
在させて形成することにより、その延在部は薄膜トラン
ジスタＴＦＴのドレイン電極ＳＤ２として形成される。
並設されるドレイン信号線ＤＬが形成され、このドレイ
ン信号線ＤＬの一部を前記半導体層ＡＳの上面にまで延
在させて形成することにより、その延在部は薄膜トラン
ジスタＴＦＴのドレイン電極ＳＤ２として形成される。
【００３７】また、この時、前記ドレイン電極ＳＤ２と
離間させて形成された電極がソース電極ＳＤ１となる。
このソース電極ＳＤ１は後述の画素電極ＰＩＸと接続さ
れるもので、その接続部を確保するために、画素領域の
中央側に若干延在させた延在部を有するパターンとなっ
ている。
離間させて形成された電極がソース電極ＳＤ１となる。
このソース電極ＳＤ１は後述の画素電極ＰＩＸと接続さ
れるもので、その接続部を確保するために、画素領域の
中央側に若干延在させた延在部を有するパターンとなっ
ている。
【００３８】なお、ドレイン電極ＳＤ２、ソース電極Ｓ
Ｄ１の半導体層ＡＳとの界面には不純物がドープされた
半導体層が形成され、この半導体層はコンタクト層とし
て機能するようになっている。
Ｄ１の半導体層ＡＳとの界面には不純物がドープされた
半導体層が形成され、この半導体層はコンタクト層とし
て機能するようになっている。
【００３９】前記半導体層ＡＳを形成した後、その表面
に不純物がドープされた膜厚の薄い半導体層を形成し、
ドレイン電極ＳＤ２およびソース電極ＳＤ１を形成した
後に、前記各電極をマスクとして、それから露出された
不純物がドープされた半導体層をエッチングすることに
より、上述した構成とすることができる。
に不純物がドープされた膜厚の薄い半導体層を形成し、
ドレイン電極ＳＤ２およびソース電極ＳＤ１を形成した
後に、前記各電極をマスクとして、それから露出された
不純物がドープされた半導体層をエッチングすることに
より、上述した構成とすることができる。
【００４０】そして、このようにドレイン信号線ＤＬ
（ドレイン電極ＳＤ２、ソース電極ＳＤ１）が形成され
た透明基板ＳＵＢ１の表面には、該ドレイン信号線ＤＬ
等をも被ってたとえばＳｉＮからなる保護膜ＰＳＶが形
成されている。
（ドレイン電極ＳＤ２、ソース電極ＳＤ１）が形成され
た透明基板ＳＵＢ１の表面には、該ドレイン信号線ＤＬ
等をも被ってたとえばＳｉＮからなる保護膜ＰＳＶが形
成されている。
【００４１】この保護膜ＰＳＶは薄膜トランジスタＴＦ
Ｔの液晶との直接の接触を回避するため等に設けられる
もので、前記薄膜トランジスタＴＦＴのソース電極ＳＤ
１の延在部の一部を露出させるためのコンタクトホール
ＣＨが形成されている。
Ｔの液晶との直接の接触を回避するため等に設けられる
もので、前記薄膜トランジスタＴＦＴのソース電極ＳＤ
１の延在部の一部を露出させるためのコンタクトホール
ＣＨが形成されている。
【００４２】また、この保護膜ＰＳＶの上面には画素領
域の大部分を被ってたとえばＩＴＯ（Indium-Tin-Oxid
e）膜からなる透明の画素電極ＰＩＸが形成されてい
る。
域の大部分を被ってたとえばＩＴＯ（Indium-Tin-Oxid
e）膜からなる透明の画素電極ＰＩＸが形成されてい
る。
【００４３】この画素電極ＰＩＸは、保護膜ＰＳＶの前
記コンタクトホールＣＨをも被うようにして形成され、
これにより薄膜トランジスタＴＦＴのソース電極ＳＤ１
と接続されるようになっている。
記コンタクトホールＣＨをも被うようにして形成され、
これにより薄膜トランジスタＴＦＴのソース電極ＳＤ１
と接続されるようになっている。
【００４４】さらに、このように画素電極ＰＩＸが形成
された透明基板ＳＵＢ１の表面には、該画素電極ＰＩＸ
をも被って配向膜ＯＲＩ１が形成されている。この配向
膜ＯＲＩ１はたとえば樹脂からなり、その表面には一定
方向にラビング処理がなされている。この配向膜ＯＲＩ
１は液晶ＬＣと接触するようになっており、この配向膜
ＯＲＩ１によって該液晶ＬＣの初期配向方向を決定する
ようになっている。
された透明基板ＳＵＢ１の表面には、該画素電極ＰＩＸ
をも被って配向膜ＯＲＩ１が形成されている。この配向
膜ＯＲＩ１はたとえば樹脂からなり、その表面には一定
方向にラビング処理がなされている。この配向膜ＯＲＩ
１は液晶ＬＣと接触するようになっており、この配向膜
ＯＲＩ１によって該液晶ＬＣの初期配向方向を決定する
ようになっている。
【００４５】そして、透明基板ＳＵＢ１の液晶ＬＣと反
対側の面には、偏光板ＰＯＬ１が被着されている。
対側の面には、偏光板ＰＯＬ１が被着されている。
【００４６】一方、透明基板ＳＵＢ２の液晶側の面に
は、各画素領域を画するようにしてブラックマトリクス
ＢＭが形成されている。
は、各画素領域を画するようにしてブラックマトリクス
ＢＭが形成されている。
【００４７】このブラックマトリクスＢＭは、外来の光
が薄膜トランジスタＴＦＴに照射するのを回避させるた
めと、表示のコントラストを良好にするために設けられ
ている。
が薄膜トランジスタＴＦＴに照射するのを回避させるた
めと、表示のコントラストを良好にするために設けられ
ている。
【００４８】さらに、ブラックマトリクスＢＭの開口部
（光が透過する領域となり、実質的な画素領域となる）
には各画素領域に対応した色を有するカラーフィルタＦ
ＩＬが形成されている。
（光が透過する領域となり、実質的な画素領域となる）
には各画素領域に対応した色を有するカラーフィルタＦ
ＩＬが形成されている。
【００４９】このカラーフィルタＦＩＬは、たとえばｙ
方向に並設される各画素領域において同色のフィルタが
用いられ、ｘ方向の各画素領域毎ににたとえば赤
（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタが順番に繰り返
されて配列されている。
方向に並設される各画素領域において同色のフィルタが
用いられ、ｘ方向の各画素領域毎ににたとえば赤
（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタが順番に繰り返
されて配列されている。
【００５０】このようにブラックマトリクスＢＭおよび
カラーフィルタＦＩＬが形成された透明基板ＳＵＢ２の
表面には該ブラックマトリクスＢＭ等をも被ってたとえ
ば塗布等により形成された樹脂からなる平坦化膜ＯＣが
形成され、その表面に該ブラックマトリクスＢＭおよび
カラーフィルタＦＩＬによる段差が顕在されないように
なっている。
カラーフィルタＦＩＬが形成された透明基板ＳＵＢ２の
表面には該ブラックマトリクスＢＭ等をも被ってたとえ
ば塗布等により形成された樹脂からなる平坦化膜ＯＣが
形成され、その表面に該ブラックマトリクスＢＭおよび
カラーフィルタＦＩＬによる段差が顕在されないように
なっている。
【００５１】そして、この平坦化膜ＯＣの表面には各画
素領域に共通にたとえばＩＴＯからなる対向電極ＣＴが
形成されている。
素領域に共通にたとえばＩＴＯからなる対向電極ＣＴが
形成されている。
【００５２】この対向電極ＣＴは各画素領域における画
素電極ＰＩＸとの間に映像信号（電圧）に対応した電界
を発生せしめ、これら各電極との間の液晶ＬＣの光透過
率を制御するようになっている。
素電極ＰＩＸとの間に映像信号（電圧）に対応した電界
を発生せしめ、これら各電極との間の液晶ＬＣの光透過
率を制御するようになっている。
【００５３】さらに、このように対向電極ＣＴが形成さ
れた透明基板ＳＵＢ２の表面には、該対向電極ＣＴをも
被って配向膜ＯＲＩ２が形成されている。この配向膜Ｏ
ＲＩ２はたとえば樹脂からなり、その表面には一定方向
にラビング処理がなされている。この配向膜ＯＲＩ２は
液晶と接触するようになっており、この配向膜ＯＲＩ２
によって該液晶ＬＣの初期配向方向を決定するようにな
っている。
れた透明基板ＳＵＢ２の表面には、該対向電極ＣＴをも
被って配向膜ＯＲＩ２が形成されている。この配向膜Ｏ
ＲＩ２はたとえば樹脂からなり、その表面には一定方向
にラビング処理がなされている。この配向膜ＯＲＩ２は
液晶と接触するようになっており、この配向膜ＯＲＩ２
によって該液晶ＬＣの初期配向方向を決定するようにな
っている。
【００５４】そして、透明基板ＳＵＢ１の液晶ＬＣと反
対側の面には、偏光板ＰＯＬ２が被着されている。 《Ｖｃｏｍ電圧調整ボリューム》図１は、前記対向電極
ＣＴに供給される電圧信号を形成する回路を示した図で
ある。
対側の面には、偏光板ＰＯＬ２が被着されている。 《Ｖｃｏｍ電圧調整ボリューム》図１は、前記対向電極
ＣＴに供給される電圧信号を形成する回路を示した図で
ある。
【００５５】電圧供給源Ｖとアースとの間に抵抗Ｒ1、
第１のボリュームＶＲ１、第２のボリュームＶＲ２、抵
抗Ｒ2が直列に接続され、対向電極ＣＴに供給される電
圧信号は第２のボリュームＶＲ２と抵抗Ｒ2の接続点か
ら取り出されるようになっている。
第１のボリュームＶＲ１、第２のボリュームＶＲ２、抵
抗Ｒ2が直列に接続され、対向電極ＣＴに供給される電
圧信号は第２のボリュームＶＲ２と抵抗Ｒ2の接続点か
ら取り出されるようになっている。
【００５６】なお、図１に示す回路は図２に示すプリン
ト基板ＰＣＢに搭載され、その出力は液晶表示パネルＰ
ＮＬの透明基板ＳＵＢ１、導電柱ＣＰ、透明基板ＳＵＢ
２の液晶側の対向電極ＣＴに供給されるようになってい
る。
ト基板ＰＣＢに搭載され、その出力は液晶表示パネルＰ
ＮＬの透明基板ＳＵＢ１、導電柱ＣＰ、透明基板ＳＵＢ
２の液晶側の対向電極ＣＴに供給されるようになってい
る。
【００５７】ここで、第１のボリュームＶＲ１および第
２のボリュームＶＲ２の一対のボリュームはＶｃｏｍ電
圧調整ボリュームとして構成され、たとえば第１のボリ
ュームＶＲ１は抵抗値が比較的大きく、第２のボリュー
ムＶＲ２は抵抗値が比較的小さくなっている。
２のボリュームＶＲ２の一対のボリュームはＶｃｏｍ電
圧調整ボリュームとして構成され、たとえば第１のボリ
ュームＶＲ１は抵抗値が比較的大きく、第２のボリュー
ムＶＲ２は抵抗値が比較的小さくなっている。
【００５８】換言すれば、第１のボリュームＶＲ１をあ
る範囲で回転させた場合その抵抗値の増大（あるいは減
少）が大きく、第２のボリュームＶＲ２を同様の範囲で
回転された場合その抵抗値の増大（あるいは減少）が小
さくなっている。
る範囲で回転させた場合その抵抗値の増大（あるいは減
少）が大きく、第２のボリュームＶＲ２を同様の範囲で
回転された場合その抵抗値の増大（あるいは減少）が小
さくなっている。
【００５９】すなわち、対向電極ＣＴに供給される電圧
信号の値（分圧値）を第１のボリュームＶＲ１によって
荒調整した後に第２のボリュームＶＲ２によって微調整
できるようになっている。
信号の値（分圧値）を第１のボリュームＶＲ１によって
荒調整した後に第２のボリュームＶＲ２によって微調整
できるようになっている。
【００６０】このようにした場合、液晶表示パネルＰＮ
Ｌの表示面に発生するフリッカの程度を観察しながら、
第１のボリュームＶＲ１によって対向電極ＣＴに供給す
る信号の電圧値を所定の調整値に近付けるようにして調
整し（調整幅を狭くする）、その後、第２のボリューム
ＶＲ２によって所定の調整値に合わせることができるよ
うになる。
Ｌの表示面に発生するフリッカの程度を観察しながら、
第１のボリュームＶＲ１によって対向電極ＣＴに供給す
る信号の電圧値を所定の調整値に近付けるようにして調
整し（調整幅を狭くする）、その後、第２のボリューム
ＶＲ２によって所定の調整値に合わせることができるよ
うになる。
【００６１】第２のボリュームＶＲ２による調整はその
調整幅に対して抵抗の変化が小さいことから、対向電極
ＣＴに供給する信号の電圧値を所定の調整値に正確に合
致させることができるようになる。
調整幅に対して抵抗の変化が小さいことから、対向電極
ＣＴに供給する信号の電圧値を所定の調整値に正確に合
致させることができるようになる。
【００６２】なお、対向電極ＣＴに供給される電圧信号
は直流であっても交流であってもよいことはいうまでも
ない。
は直流であっても交流であってもよいことはいうまでも
ない。
【００６３】上述した実施例は、一方の基板側に画素電
極が、他方の基板側に対向電極が形成され、該基板と垂
直方向に発生する電界によって液晶の光透過率を制御す
るようにしたものである。
極が、他方の基板側に対向電極が形成され、該基板と垂
直方向に発生する電界によって液晶の光透過率を制御す
るようにしたものである。
【００６４】しかし、一方の基板側に画素電極と対向電
極が形成され、該基板とほぼ平行な方向に発生する電界
によって液晶の光透過率を制御する液晶表示装置にも適
用できることはいうまでもない。
極が形成され、該基板とほぼ平行な方向に発生する電界
によって液晶の光透過率を制御する液晶表示装置にも適
用できることはいうまでもない。
【００６５】このような液晶表示装置においても、対向
電極には画素電極に供給される映像信号に対して基準と
なる信号電圧が印加され、フリッカ対策のために、その
電圧値を最適な値に設定する必要があるからである。
電極には画素電極に供給される映像信号に対して基準と
なる信号電圧が印加され、フリッカ対策のために、その
電圧値を最適な値に設定する必要があるからである。
【００６６】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、フリッカの発生を
抑制する調整を容易にできる。
本発明による液晶表示装置によれば、フリッカの発生を
抑制する調整を容易にできる。
【図１】本発明による液晶表示装置の一実施例の要部を
示す回路図である。
示す回路図である。
【図２】本発明による液晶表示装置の液晶表示モジュー
ルの一実施例を示す平面図である。
ルの一実施例を示す平面図である。
【図３】本発明による液晶表示装置の液晶表示パネルの
一実施例を示す平面図である。
一実施例を示す平面図である。
【図４】本発明による液晶表示装置の画素領域の一実施
例を示す平面図である。
例を示す平面図である。
【図５】図４のV−V線における断面図である。
ＶＲ１…第１のボリューム、ＶＲ２…第２のボリュー
ム、ＰＣＢ…プリント基板、ＩＣ…半導体装置、ＰＮＬ
…液晶表示パネル、ＳＵＢ…透明基板、ＧＬ…ゲート信
号線、ＤＬ…ドレイン信号線、ＰＩＸ…画素電極、ＣＴ
…対向電極、ＴＦＴ…薄膜トランジスタ。
ム、ＰＣＢ…プリント基板、ＩＣ…半導体装置、ＰＮＬ
…液晶表示パネル、ＳＵＢ…透明基板、ＧＬ…ゲート信
号線、ＤＬ…ドレイン信号線、ＰＩＸ…画素電極、ＣＴ
…対向電極、ＴＦＴ…薄膜トランジスタ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC18 NC34 ND10 ND35 5C006 AC11 AC26 AF52 AF78 BB16 BF46 FA23 5C080 AA10 BB05 DD06 FF03 FF11 JJ03 JJ06
Claims (2)
- 【請求項１】 液晶を介して対向配置される各基板と、
これら各基板のうち一方の基板の液晶側の面の画素領域
に形成された画素電極と、前記各基板のうちいずれかの
基板の液晶側の面に互いに電気的に接続された各画素領
域毎の対向電極とを備え、 前記各対向電極に電圧信号が第１の可変抵抗と第２の可
変抵抗とを介して供給され、 第２の可変抵抗は第１の可変抵抗と比べて調整幅が小さ
くなっていることを特徴とする液晶表示装置。 - 【請求項２】 第１の可変抵抗および第２の可変抵抗は
ボリュームから構成され、第２のボリュームは第１のボ
リュームと比べてそれらの回転調整に対して抵抗値変化
が小さくなっていることを特徴とする請求項１記載の液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000280330A JP2002091393A (ja) | 2000-09-14 | 2000-09-14 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000280330A JP2002091393A (ja) | 2000-09-14 | 2000-09-14 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002091393A true JP2002091393A (ja) | 2002-03-27 |
| JP2002091393A5 JP2002091393A5 (ja) | 2004-08-19 |
Family
ID=18765192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000280330A Pending JP2002091393A (ja) | 2000-09-14 | 2000-09-14 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002091393A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825237B1 (ko) * | 2005-05-16 | 2008-04-25 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 디바이스 |
-
2000
- 2000-09-14 JP JP2000280330A patent/JP2002091393A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825237B1 (ko) * | 2005-05-16 | 2008-04-25 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 디바이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8054398B2 (en) | Liquid crystal display and panel therefor | |
| US7440040B2 (en) | Liquid crystal display device with storage electrode extension | |
| US20070182872A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| US7855767B2 (en) | Transflective liquid crystal display | |
| KR100536851B1 (ko) | 액정표시장치 | |
| US8194199B2 (en) | Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances | |
| US6787829B2 (en) | LCD panel | |
| US7777823B2 (en) | Thin film transistor array panel | |
| KR100413577B1 (ko) | 액티브 매트릭스 액정 표시 장치 | |
| TWI432858B (zh) | 用在一液晶顯示裝置之基板及液晶顯示裝置 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| JPH11183904A (ja) | 液晶表示装置 | |
| JP2002162644A (ja) | 液晶表示装置 | |
| US7733434B2 (en) | Liquid crystal display including buffer electrodes with higher voltage than pixel electrodes, on same layer with pixel electrodes, and overlapping a gate line | |
| KR20060114921A (ko) | 액정 표시 장치 | |
| JP4007779B2 (ja) | 液晶表示装置 | |
| US7599031B2 (en) | Liquid crystal display device | |
| JP2002328385A (ja) | 液晶表示装置 | |
| EP1063564A1 (en) | Liquid crystal display | |
| JPH02245741A (ja) | 反射型液晶表示デバイス | |
| JP2002091393A (ja) | 液晶表示装置 | |
| KR20060018121A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| JP2003186035A (ja) | 液晶表示装置 | |
| KR100309063B1 (ko) | 액정표시장치 | |
| US20090040448A1 (en) | Liquid crystal display with improved response speed and aperture ratio |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |