JP2002084288A - 信号処理回路および信号処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 処理効率の向上を図ることが可能な信号処理
回路を提供すること。 【解決手段】 ストリームパケットデータを同期型パケ
ットとしてシリアルインタフェースバスに伝送する際に
発生する伝送遅延時間が伝送遅延設定部３に設定され、
任意の送信遅延時間が送信遅延設定部１８に設定され
る。タイムスタンプ付加部６は、ストリームパケットデ
ータの到着時刻に、伝送遅延設定部３に設定された値と
送信遅延設定部１８に設定された値とを加算して生成さ
れたタイムスタンプを同期型パケットに付加する。そし
て、非同期／同期送信タイミング制御部２０は、Ｉ−Ｆ
ＩＦＯ８に格納されたパケットを、送信遅延設定部１８
に設定された値だけ遅延させて出力する。したがって、
Ｉ−ＦＩＦＯ８に格納されたパケットデータから同期型
パケットを生成する前に、同じパケットデータから非同
期型パケットを生成することができ、信号処理における
処理効率が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルシリアル
インタフェースに用いられる信号処理技術に関し、特
に、ＭＰＥＧ（Moving Picture Experts Group）トラン
スポートストリーム（以下、ＭＰＥＧ−ＴＳと略す。）
を同期型パケットおよび非同期型パケットに分割して送
信する信号処理回路および信号処理方法に関する。

【０００２】

【従来の技術】近年、マルチメディアに対する関心が高
まってきており、それに利用される技術が盛んに開発さ
れている。マルチメディアに不可欠な技術として、デジ
タル動画像および音響の符号化技術があり、ＭＰＥＧに
よって提唱されたＭＰＥＧ２（国際規格ＩＳＯ／ＩＥＣ
１３８１８−１）が主流となりつつある。

【０００３】また、マルチメディア・データ転送のため
のインタフェースとして、高速データ転送およびリアル
タイム転送を実現するＩＥＥＥ（The Institute of Ele
ctrical and Electronic Engineers）１３９４、High P
erformance Serial Busが規格化された。このＩＥＥＥ
１３９４シリアルインタフェースのデータ転送には、伝
送路への送出優先順位を高め、ノードから１２５μｓｅ
ｃに必ず１回データが転送される同期転送（アイソクロ
ナス転送）と、時間的な束縛がない非同期転送（アシン
クロナス転送）とがある。このように、２つの転送モー
ドを有するＩＥＥＥ１３９４シリアルインタフェース
は、パケット単位でデータを転送している。

【０００４】図６は、ＭＰＥＧ−ＴＳを同期型パケット
および非同期型パケットに分割して送信する、従来の信
号処理回路の概略構成を示すブロック図である。この信
号処理回路は、ＭＰＥＧトランスポータ１０１と、ＩＥ
ＥＥ１３９４シリアルバスを直接ドライブするフィジカ
ルレイヤ回路１１１と、フィジカルレイヤ回路１１１を
制御するリンクレイヤ回路１１２と、ＭＰＵ（Micro Pr
ocessor Unit）１１３とを含む。

【０００５】リンクレイヤ回路１１２は、ＭＰＥＧ−Ｔ
ＳがＩＥＥＥ１３９４シリアルインタフェースを通過す
ることによってジッタが発生して、ＭＰＥＧ−ＴＳをデ
コードする際に不可欠なソースパケット間の相対時間間
隔がずれるのを解消するために、タイムスタンプを付加
したパケットを生成して出力する。受信側の機器は、こ
のタイムスタンプを参照することによって、ジッタを含
んだソースパケットを本来のソースパケットの時間軸に
復元することができる。

【０００６】リンクレイヤ回路１１２は、到着タイミン
グ取得部１０２と、伝送遅延設定部１０３と、サイクル
タイムレジスタ（Cycle Time Register）１０４と、タ
イムスタンプ生成部１０５と、タイムスタンプ付加部１
０６と、伝送パケット変換部１０７と、Ｉ−ＦＩＦＯ
（Isochronous-First In First Out）１０８と、リンク
コア（LINK Core）１０９と、ホストＩ／Ｆ（HOST Inte
rface）１１４と、非同期送信用ＦＩＦＯ（AT#FIFO）１
１５と、非同期受信用ＦＩＦＯ（AR#FIFO）１１６とを
含む。また、リンクコア１０９は、同期型パケット処理
部１１０と、非同期型パケット処理部１１７とを含む。

【０００７】（同期型パケットとしてＭＰＥＧ−ＴＳを
転送する場合）ＭＰＥＧトランスポータ１０１から出力
されたＭＰＥＧ−ＴＳがリンクレイヤ回路１１２に入力
されると、到着タイミング取得部１０２がサイクルタイ
ムレジスタ１０４のカウント値をラッチすることによっ
て、ソースパケットの到着時刻を取得する。サイクルタ
イムレジスタ１０４は、伝送路に接続された各機器間で
時刻合わせが行なわれている時計であって、伝送路上の
各機器間で共通して取り扱うことができる値である。

【０００８】タイムスタンプ生成部１０５は、到着タイ
ミング取得部１０２によってラッチされたソースパケッ
トの到着時刻に対して、送信機および受信機による最大
遅延時間が設定された伝送遅延設定部１０３の値を加算
して、伝送タイムスタンプを生成する。この送信機およ
び受信機による最大遅延時間は、リンクレイヤ回路１１
２の内部処理に要する時間や、ＩＥＥＥ１３９４シリア
ルインタフェースにパケットを送出する際に同期を取る
ための待ち時間等を考慮したものであり、通常数百μｓ
ｅｃ以下の値となる。

【０００９】タイムスタンプ付加部１０６は、タイムス
タンプ生成部１０５によって生成された伝送タイムスタ
ンプをソースパケットに付加して伝送パケット変換部１
０７へ出力する。伝送パケット変換部１０７は、タイム
スタンプ付加部１０６から出力されたタイムスタンプが
付加された後のソースパケットを効率よく伝送できるよ
うに、複数を連結したり、複数に分割したりして、伝送
に適した容量にパケット化してＩ−ＦＩＦＯ１０８に格
納する。Ｉ−ＦＩＦＯ１０８に格納されたパケットは、
同期サイクルに合せて順次同期型パケット処理部１１０
へ転送される。

【００１０】同期型パケット処理部１１０は、転送され
たパケットをシリアルデータに変換してフィジカルレイ
ヤ回路１１１へ転送する。そして、フィジカルレイヤ回
路１１１は、ＩＥＥＥ１３９４シリアルバスをドライブ
して、伝送路に同期型パケットデータを伝送する。

【００１１】図７は、ＩＥＥＥ１３９４規格の同期転送
によってデータを送信するときの元のデータであるソー
スパケットと、ＩＥＥＥ１３９４シリアルバス上に送出
されるパケットとの対応関係を説明するための図であ
る。図７に示すように、ソースパケット（トランスポー
トストリームデータ）にタイムスタンプが付加されて出
力される。このパケットがＩＥＥＥ１３９４シリアルバ
ス上に実際に送出されるまでにジッタが含まれ、タイム
スタンプはこのバス上のジッタや受信側の復元処理時間
も見込んで付加され、タイムスタンプに相当する時間よ
りやや早いタイミングで送出される。

【００１２】図８は、ソースパケットヘッダのフォーマ
ットを示す図である。ソースパケットヘッダのうち下位
２５ビットには、上述したタイムスタンプが書込まれ
る。たとえば、このタイムスタンプは、ＤＶＢ（Digita
l Video Broadcast）方式のデジタル衛星放送等で利用
されるＭＰＥＧ−ＴＳデータをアイソクロナス通信で送
信する場合、ジッタを抑制するために利用される。

【００１３】（非同期型パケットとしてＭＰＥＧ−ＴＳ
を転送する場合）ＭＰＵ１１３は、ＭＰＥＧトランスポ
ータ１０１からＭＰＥＧ−ＴＳデータを取込み、非同期
型パケット用のプロトコルに合せてホストＩ／Ｆ１１４
へパケットを出力する。ホストＩ／Ｆ１１４は、このパ
ケットを非同期送信用ＦＩＦＯ１１５に格納する。非同
期送信用ＦＩＦＯ１１５に格納されたパケットは、ＭＰ
Ｕ１１３からの指示によって非同期型パケット処理部１
１７へ転送される。非同期型パケット処理部１１７は、
非同期送信用ＦＩＦＯ１１５から転送されたパケットを
シリアルデータに変換して、フィジカルレイヤ回路１１
１へ転送する。そして、フィジカルレイヤ回路１１１
は、ＩＥＥＥ１３９４シリアルバスをドライブして、伝
送路に非同期パケットデータを伝送する。

【００１４】また、送信先から非同期型パケットに対す
るレスポンスまたはリクエストがあれば、このパケット
は非同期受信用ＦＩＦＯ１１６に格納される。そして、
ＭＰＵ１１３がホストＩ／Ｆ１１４を介して非同期用受
信ＦＩＦＯ１１６に格納されたデータを取得する。な
お、レスポンスまたはリクエストの内容は、プロトコル
の取決めによる。

【００１５】

【発明が解決しようとする課題】しかし、上述した従来
の信号処理回路においては、同期転送でデータを送信す
ると同時に、同じデータを非同期転送によっても送信す
る場合、同期型のデータ処理部分と非同期型のデータ処
理部分とが完全に分離しているため、ＭＰＥＧ−ＴＳデ
ータの伝送経路のように２つの経路を設ける必要があ
り、非効率的であるという問題点があった。

【００１６】特に、非同期型パケットの送受信はＭＰＵ
１１３によって行なわれるため、データを非同期送信用
ＦＩＦＯ１１５に入力するという単純な処理であっても
ＭＰＵ１１３が行なわなければならないため、ＭＰＵ１
１３の負担が大きくなり、処理効率が悪化するという問
題点があった。

【００１７】本発明は、上記問題点を解決するためにな
されたものであり、第１の目的は、処理効率の向上を図
ることが可能な信号処理回路および信号処理方法を提供
することである。

【００１８】第２の目的は、非同期型パケットの処理を
行なうＭＰＵの処理負担を軽減し、処理効率を向上させ
ることが可能な信号処理回路および信号処理方法を提供
することである。

【００１９】

【課題を解決するための手段】本発明のある局面に従え
ば、信号処理回路は、ストリームパケットデータを同期
型パケットとしてシリアルインタフェースバスに伝送す
る際に発生する伝送遅延時間を設定するための伝送遅延
設定手段と、任意の送信遅延時間を設定するための送信
遅延設定手段と、ストリームパケットデータの到着時刻
に、伝送遅延設定手段に設定された値と送信遅延設定手
段に設定された値とを加算してタイムスタンプを生成
し、タイムスタンプを同期型パケットに付加するための
タイムスタンプ付加手段と、タイムスタンプ付加手段に
よってタイムスタンプが付加されたパケットを格納する
ためのパケット格納手段と、パケット格納手段に格納さ
れたパケットを、送信遅延設定手段に設定された値だけ
遅延させて出力するためのタイミング制御手段と、タイ
ミング制御手段によって出力された同期型パケットをシ
リアルデータに変換するための同期型パケット処理手段
とを含む。

【００２０】タイミング制御手段は、パケット格納手段
に格納されたパケットを、送信遅延設定手段に設定され
た値だけ遅延させて出力するので、パケット格納手段に
格納されたパケットを非同期型パケットの生成にも使用
することができ、信号処理における処理効率を向上させ
ることが可能となる。

【００２１】好ましくは、タイミング制御手段は、スト
リームパケットデータの到着時刻に前記送信遅延設定手
段に設定された値を加算し、送信タイミングとして格納
するための送信タイミング格納手段と、送信タイミング
格納手段に格納された送信タイミングと現在の時刻とが
一致する場合、当該送信タイミングに対応するパケット
をパケット格納手段から同期型パケット処理手段へ転送
するための同期型パケット転送手段とを含む。

【００２２】したがって、パケットの送信遅延を容易に
行なえるようになる。さらに好ましくは、タイミング制
御手段はさらに、同期型パケット転送手段によるパケッ
トの転送に先立って、当該パケットを非同期型パケット
として転送するための非同期型パケット転送手段を含
み、信号処理回路はさらに、非同期型パケット転送手段
によって転送される非同期型パケットをシリアルデータ
に変換するための非同期型パケット処理手段を含む。

【００２３】非同期型パケット転送手段は、同期型パケ
ット転送手段によるパケットの転送に先立って、当該パ
ケットを非同期型パケットとして転送するので、ＭＰＵ
が非同期型パケットの転送を行なう必要がなくなり、Ｍ
ＰＵの処理効率を向上させることが可能となる。

【００２４】さらに好ましくは、信号処理回路は、パケ
ット格納手段に格納された複数のパケットを格納し、複
数のパケットを１つの非同期型パケットとして非同期型
パケット処理手段へ転送するための非同期送信用格納手
段を含む。

【００２５】したがって、伝送経路の高効率化、受信装
置との応答確認の高速化および非同期型パケットの転送
レートの向上が可能となる。

【００２６】好ましくは、パケット格納手段の容量をＭ
ビットとし、トランスポートストリームデータの最大レ
ートをＳビット／秒とし、信号処理回路内における伝送
遅延時間をＴ秒とすると、送信遅延設定手段に設定され
る送信遅延時間は（Ｍ／Ｓ−Ｔ）秒以下である。

【００２７】したがって、パケット格納手段がオーバフ
ローすることなく、同期型パケット処理手段へ同期型パ
ケットを出力することが可能となる。

【００２８】本発明の別の局面に従えば、信号処理方法
は、ストリームパケットデータを同期型パケットとして
シリアルインタフェースバスに伝送する際に発生する伝
送遅延時間を設定するステップと、任意の送信遅延時間
を設定するステップと、ストリームパケットデータの到
着時刻に、設定された伝送遅延時間と設定された送信遅
延時間とを加算してタイムスタンプを生成し、タイムス
タンプを同期型パケットに付加するステップと、タイム
スタンプが付加されたパケットを格納するステップと、
格納されたパケットを、設定された送信遅延時間だけ遅
延させて出力するステップと、出力された同期型パケッ
トをシリアルデータに変換するステップとを含む。

【００２９】格納されたパケットを設定された送信遅延
時間だけ遅延させて出力するので、格納されたパケット
を非同期型パケットの生成にも使用することができ、信
号処理における処理効率を向上させることが可能とな
る。

【００３０】好ましくは、格納されたパケットを、設定
された送信遅延時間だけ遅延させて出力するステップ
は、ストリームパケットデータの到着時刻に設定された
送信遅延時間を加算し、送信タイミングとして格納する
ステップと、格納された送信タイミングと現在の時刻と
が一致する場合、当該送信タイミングに対応する格納さ
れたパケットを同期型パケットとして出力するステップ
とを含む。

【００３１】したがって、パケットの送信遅延を容易に
行なえるようになる。さらに好ましくは、信号処理方法
はさらに、同期型パケットの出力に先立って、当該パケ
ットを非同期型パケットとして転送するステップと、転
送された非同期型パケットをシリアルデータに変換する
ステップとを含む。

【００３２】同期型パケットの出力に先立って、当該パ
ケットを非同期型パケットとして転送するので、ＭＰＵ
が非同期型パケットの転送を行なう必要がなくなり、Ｍ
ＰＵの処理効率を向上させることが可能となる。

【００３３】さらに好ましくは、非同期型パケットとし
て転送するステップは、格納された複数のパケットを１
つの非同期型パケットとして転送するステップを含む。

【００３４】したがって、伝送経路の高効率化、受信装
置との応答確認の高速化および非同期型パケットの転送
レートの向上が可能となる。

【００３５】好ましくは、パケットが格納されるバッフ
ァの容量をＭビットとし、トランスポートストリームデ
ータの最大レートをＳビット／秒とし、信号処理におけ
る伝送遅延時間をＴ秒とすると、設定される送信遅延時
間は（Ｍ／Ｓ−Ｔ）秒以下である。

【００３６】したがって、パケット格納手段がオーバフ
ローすることなく、同期型パケット処理手段へ同期型パ
ケットを出力することが可能となる。

【００３７】

【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１における信号処理回路の概略構成を示す
ブロック図である。この信号処理回路は、ＭＰＥＧトラ
ンスポータ１と、ＩＥＥＥ１３９４シリアルバスを直接
ドライブするフィジカルレイヤ回路１１と、フィジカル
レイヤ回路１１を制御するリンクレイヤ回路１２と、Ｍ
ＰＵ１３とを含む。

【００３８】リンクレイヤ回路１２は、ＭＰＥＧ−ＴＳ
がＩＥＥＥ１３９４シリアルインタフェースを通過する
ことによってジッタが発生して、ＭＰＥＧ−ＴＳをデコ
ードする際に不可欠なソースパケット間の相対時間間隔
がずれるのを解消するために、タイムスタンプを付加し
たパケットを生成して出力する。受信側の機器は、この
タイムスタンプを参照することによって、ジッタを含ん
だソースパケットを本来のソースパケットの時間軸に復
元することができる。また、後述するように非同期型パ
ケットを同期型パケットに先立って伝送するために、同
期型パケットのタイムスタンプに所定時間を加算し、そ
の所定時間だけ同期型パケットの伝送を遅延させる。

【００３９】リンクレイヤ回路１２は、到着タイミング
取得部２と、伝送遅延設定部３と、サイクルタイムレジ
スタ（Cycle Time Register）４と、タイムスタンプ生
成部５と、タイムスタンプ付加部６と、伝送パケット変
換部７と、Ｉ−ＦＩＦＯ８と、リンクコア（LINK Cor
e）９と、ホストＩ／Ｆ（HOST Interface）１４と、非
同期送信用ＦＩＦＯ（AT#FIFO）１５と、非同期受信用
ＦＩＦＯ（AR#FIFO）１６と、送信遅延設定部１８と、
同期パケット送出タイミング生成部１９と、非同期／同
期送信タイミング制御部２０とを含む。また、リンクコ
ア９は、同期型パケット処理部１０と、非同期型パケッ
ト処理部１７とを含む。

【００４０】（同期型パケットとしてＭＰＥＧ−ＴＳを
転送する場合）ＭＰＥＧトランスポータ１から出力され
たＭＰＥＧ−ＴＳがリンクレイヤ回路１２に入力される
と、到着タイミング取得部２がサイクルタイムレジスタ
４のカウント値をラッチすることによって、ソースパケ
ットの到着時刻を取得する。サイクルタイムレジスタ４
は、伝送路に接続された各機器間で時刻合わせが行なわ
れている時計であって、伝送路上の各機器間で共通して
取り扱うことができる値である。

【００４１】タイムスタンプ生成部５は、到着タイミン
グ取得部２によってラッチされたソースパケットの到着
時刻に対して、送信機および受信機による最大遅延時間
が設定された伝送遅延設定部３の値と、送信を遅延させ
る任意の時間が設定された送信遅延設定部１８の値とを
加算して、伝送タイムスタンプを生成する。この送信機
および受信機による最大遅延時間は、リンクレイヤ回路
１２の内部処理に要する時間や、ＩＥＥＥ１３９４シリ
アルインタフェースにパケットを送出する際に同期を取
るための待ち時間等を考慮したものであり、通常数百μ
ｓｓｅｃ以下の値となる。また、送信遅延設定部１８に
設定される最大許容時間は、Ｉ−ＦＩＦＯ８の容量Ｍ
［ｂｉｔ］と、ＭＰＥＧ−ＴＳの最大レートＳ［ｂｐ
ｓ］と、リンクレイヤ回路１２内の伝送遅延時間Ｔとか
ら、次式によって算出される。

【００４２】 最大許容時間＝（Ｍ／Ｓ−Ｔ）［ｓｅｃ］ …（１） タイムスタンプ付加部６は、タイムスタンプ生成部５に
よって生成された伝送タイムスタンプをソースパケット
に付加して伝送パケット変換部７へ出力する。伝送パケ
ット変換部７は、タイムスタンプ付加部６から出力され
たタイムスタンプが付加された後のソースパケットを効
率よく伝送できるように、複数を連結したり、複数に分
割したりして、伝送に適した容量にパケット化してＩ−
ＦＩＦＯ８に格納する。

【００４３】同期パケット送出タイミング生成部１９
は、到着タイミング取得部２によって取得されたソース
パケットの到着時刻と、送信遅延設定部１８に設定され
た送信遅延時間とを加算した値（以下、送信タイミング
と呼ぶ。）を非同期／同期送信タイミング制御部２０へ
出力する。Ｉ−ＦＩＦＯ８に格納されたパケットは、非
同期／同期送信タイミング制御部２０によって生成され
た送信タイミングに合せて順次同期型パケット処理部１
０および非同期型パケット処理部１７へ転送される。

【００４４】同期型パケット処理部１０は、転送された
パケットをシリアルデータに変換してフィジカルレイヤ
回路１１へ転送する。そして、フィジカルレイヤ回路１
１は、ＩＥＥＥ１３９４シリアルバスをドライブして、
伝送路に同期パケットデータを伝送する。

【００４５】図２は、ＩＥＥＥ１３９４規格の同期転送
によってデータを送信するときの元のデータであるソー
スパケットと、ＩＥＥＥ１３９４シリアルバス上に送出
される同期型パケットとの対応関係を説明するための図
である。図２に示すように、ソースパケット（トランス
ポートストリームデータ）にタイムスタンプが付加され
て出力される。このパケットはＩＥＥＥ１３９４シリア
ルバス上に実際に送出されるまでのジッタが含まれる
が、およそ送信遅延設定部１８に設定された時間だけ送
出が遅延される。なお、遅延処理の内容を分かり易くす
るために、非同期パケットの記載を省略しており、送信
遅延設定部１８に設定される遅延時間を２５０μｓｅｃ
としている。

【００４６】（非同期型パケットとしてＭＰＥＧ−ＴＳ
を転送する場合）Ｉ−ＦＩＦＯ８にパケットデータが格
納されると、ＭＰＵ１３は非同期／同期送信タイミング
制御部２０に対してＩ−ＦＩＦＯ８に格納されたパケッ
トデータを非同期型パケット処理部１７へ転送するよう
指示する。非同期型パケット処理部１７は、Ｉ−ＦＩＦ
Ｏ８から転送されたパケットをシリアルデータに変換し
て、フィジカルレイヤ回路１１へ転送する。そして、フ
ィジカルレイヤ回路１１は、ＩＥＥＥ１３９４シリアル
バスをドライブして、伝送路に非同期パケットデータを
伝送する。なお、ＭＰＵ１３は、Ｉ−ＦＩＦＯ８にパケ
ットデータが格納されたことを、伝送パケット変換部７
からの割込み等によって認識することができる。

【００４７】また、送信先から非同期型パケットに対す
るレスポンスまたはリクエストがあれば、このパケット
は非同期受信用ＦＩＦＯ１６に格納される。そして、Ｍ
ＰＵ１３がホストＩ／Ｆ１４を介して非同期受信用ＦＩ
ＦＯ１６に格納されたデータを取得する。なお、レスポ
ンスまたはリクエストの内容は、プロトコルの取決めに
よる。

【００４８】図３は、非同期／同期送信タイミング制御
部２０の概略構成を示すブロック図である。非同期／同
期送信タイミング制御部２０は、一致検出部２１と、同
期型パケットポインタ（I-Packet-Pointer）２２と、非
同期型パケットポインタ（A-Packet-Pointer）２３と、
送出タイミングＦＩＦＯ２８とを含む。

【００４９】Ｉ−ＦＩＦＯ８にパケットデータが格納さ
れると、同期パケット用送出タイミング生成部１９によ
って生成された送信タイミングがパケットデータに対応
して送出タイミングＦＩＦＯ２８に順次格納される。ま
た、同期パケットポインタ２２には、次に同期型パケッ
トとして送出すべきＩ−ＦＩＦＯ８内のパケットデータ
のポインタと、送出タイミングＦＩＦＯ２８内の送信タ
イミングのポインタとが格納されている。

【００５０】一致検出部２１は、サイクルタイムレジス
タ４の時刻と、同期型パケットポインタ２２によって指
定される送出タイミングＦＩＦＯ２８内の送信タイミン
グとの一致を検出する。一致検出部２１によって一致が
検出されると、同期型パケットポインタ２２に格納され
たポインタに対応するパケットデータがＩ−ＦＩＦＯ８
から同期パケット処理部１０へ転送され、同期型パケッ
トポインタ２２が次のパケットデータおよび送信タイミ
ングが格納されるポインタに更新される。

【００５１】非同期型パケットポインタ２３には、次に
非同期型パケットとして送出すべきＩ−ＦＩＦＯ８内の
パケットデータのポインタが、ＭＰＵ１３によって書込
まれる。ＭＰＵ１３によって非同期型パケットポインタ
２３にパケットデータのポインタが書込まれると、その
ポインタに対応するＩ−ＦＩＦＯ８内のパケットデータ
が非同期パケット処理部１７へ転送される。この非同期
型パケットポインタ２３の更新は、ＭＰＵ１３によって
更新されるようにしても良いし、パケットデータが非同
期パケット処理部１７に転送された後にインクリメント
されて自動的に更新されるようにしても良い。

【００５２】図４は、本実施の形態における信号処理回
路の処理手順を説明するための図である。まず、ＭＰＥ
Ｇトランスポータ１からトランスポートストリームデー
タ（以下、ＴＳデータと呼ぶ。）１が信号処理回路に入
力されると、同期パケット送出タイミング生成部１９に
よって送出タイミングＦＩＦＯ２８に送信タイミング１
が格納され、伝送パケット変換部７によってＩ−ＦＩＦ
Ｏ８にパケットデータ１が格納される。そして、ＭＰＵ
１３によって非同期パケットポインタ２３にポインタが
書込まれることによって、パケットデータ１が非同期パ
ケット処理部１７に転送され、非同期型パケット１とし
てＩＥＥＥ１３９４シリアルインタフェースに出力され
る。

【００５３】次に、ＭＰＥＧトランスポータ１からＴＳ
データ２が信号処理回路に入力されると、送出タイミン
グＦＩＦＯ２８に送信タイミング２が格納され、Ｉ−Ｆ
ＩＦＯ８にパケットデータ２が格納される。そして、非
同期パケットポインタ２３のポインタが更新されること
によって、パケットデータ２が非同期パケット処理部１
７に転送され、非同期型パケット２としてＩＥＥＥ１３
９４シリアルインタフェースに出力される。

【００５４】実際の非同期型パケット送出に要する時間
は、ＭＰＵ１３の処理時間、送信先のノードの処理能
力、バスのトラフィック状態等の多くの要素に影響され
る。同期型パケットを送出する前に非同期型パケットの
送出処理を完了させるため、上述したように送信遅延設
定部１８に設定される送信遅延時間の許容値がＩ−ＦＩ
ＦＯ８の容量と、トランスポートストリームの最大レー
トとから算出される。すなわち、Ｉ−ＦＩＦＯ８がオー
バフローしない範囲で、最大許容時間に近い値を設定す
るのが望ましい。

【００５５】また、最初のＴＳデータ１が信号処理回路
に入力された後、一致検出部２１がサイクルタイムレジ
スタ４の時刻と送出タイミングＦＩＦＯ２８内の送信タ
イミング１の値との一致を検出すると、同期型パケット
ポインタ２２によって指し示されるパケットデータ１が
同期パケット処理部１０に転送され、同期型パケット１
としてＩＥＥＥ１３９４シリアルインタフェースに出力
される。同期型パケット１が出力されると、Ｉ−ＦＩＦ
Ｏ８からパケットデータ１が削除される。以下同様にし
て、非同期型パケット３、同期型パケット２、非同期型
パケット４、同期型パケット３、同期型パケット４の順
にＩＥＥＥ１３９４シリアルインタフェースに出力され
る。

【００５６】なお、図３においては、送信先ノードから
受取り確認を意味するAcknowledgeパケットが不要であ
るAsync Stream送信の場合を記載した。しかし、Write
Transactionを使用する場合には、１つのデータパケッ
トの送信に伴って送信先ノードからAcknowledgeパケッ
トが返送されるので、ＭＰＵ１３がそのAcknowledgeパ
ケットの内容を確認して、Write Transactionの終了を
判断すれば良い。

【００５７】以上説明したように、本実施の形態におけ
る信号処理回路によれば、同じ内容のパケットデータを
同期型パケットおよび非同期型パケットで送出する際
に、送信遅延設定部１８に設定された送信遅延時間だけ
同期型パケットの送信タイミングを遅延して、Ｉ−ＦＩ
ＦＯ８内にパケットデータを一時的に保持するようにし
たので、Ｉ−ＦＩＦＯ８に格納されたパケットデータか
ら同期型パケットと非同期型パケットとの両方を生成す
ることができ、処理効率の向上を図ることが可能となっ
た。また、ＭＰＵ１３がソースパケットから非同期パケ
ットを生成する必要がなくなり、ＭＰＵ１３の処理効率
を向上させることが可能となった。

【００５８】また、同じ内容のパケットデータを同期型
パケットおよび非同期型パケットで送出するようにした
ので、たとえば同期型パケットをデジタルテレビへ送出
しながら、非同期型パケットをストレージデバイスへ送
出してストリームデータを記録するシステムを構築する
ことが可能となった。

【００５９】（実施の形態２）図５は、本発明の実施の
形態２における信号処理回路の概略構成を示すブロック
図である。本実施の形態における信号処理回路は、Ｉ−
ＦＩＦＯ８から出力されたパケットデータが非同期送信
用ＦＩＦＯ１５に格納される点、および非同期送信用Ｆ
ＩＦＯ１５から非同期パケット処理部１７への転送がＭ
ＰＵ１３によって制御される点のみが異なる。したがっ
て、重複する構成および機能の詳細な説明は繰返さな
い。なお、本実施の形態における非同期送信用ＦＩＦＯ
の参照符号を１５’として説明する。

【００６０】ＭＰＵ１３は、非同期／同期送信タイミン
グ制御部２０内の非同期パケットポインタ２３のポイン
タを順次更新することによって、複数のパケットデータ
を非同期送信用ＦＩＦＯ１５’へ転送する。そして、Ｍ
ＰＵ１３は、非同期送信用ＦＩＦＯ１５’に格納されて
いる複数のパケットデータを、１つの非同期型パケット
として非同期パケット処理部１７へ転送する。このよう
に複数のパケットデータを１つの非同期型パケットとし
て転送する理由は、一般に同容量のデータであれば分割
せずに１つのパケットとして転送した方が、伝送路の高
効率化や受信装置との応答確認の高速化を図る上で有利
であり、非同期型パケットの転送レートを向上させるこ
とが可能だからである。

【００６１】また、通常の非同期型パケットの転送経路
として、ＭＰＵ１３、ホストＩ／Ｆ１４および非同期転
送用ＦＩＦＯ１５’の経路を利用することができ、必要
に応じて非同期型パケットデータに付加的なデータをＭ
ＰＵによって加えることも可能となる。

【００６２】以上説明したように、本実施の形態におけ
る信号処理回路によれば、実施の形態１において説明し
た効果に加えて、複数のパケットデータを１つの非同期
型パケットとして転送することができ、伝送経路の高効
率化、受信装置との応答確認の高速化および非同期型パ
ケットの転送レートの向上が可能となった。

【００６３】今回開示された実施の形態は、すべての点
で例示であって制限的なものではないと考えられるべき
である。本発明の範囲は上記した説明ではなくて特許請
求の範囲によって示され、特許請求の範囲と均等の意味
および範囲内でのすべての変更が含まれることが意図さ
れる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１における信号処理回路
の概略構成を示すブロック図である。

【図２】 本発明の実施の形態１の信号処理回路におけ
るソースパケットと同期型パケットとの対応関係を説明
するための図である。

【図３】 非同期／同期送信タイミング制御部２０の概
略構成を示すブロック図である。

【図４】 本発明の実施の形態１における信号処理回路
の処理手順を説明するための図である。

【図５】 本発明の実施の形態２における信号処理回路
の概略構成を示すブロック図である。

【図６】 従来の信号処理回路の概略構成を示すブロッ
ク図である。

【図７】 従来の信号処理回路におけるソースパケット
と同期型パケットとの対応関係を説明するための図であ
る。

【図８】 ソースパケットヘッダのフォーマットを示す
図である。

【符号の説明】

１ ＭＰＥＧトランスポータ、２ 到着タイミング取得
部、３ 伝送遅延設定部、４ 送信遅延設定部、５ タ
イムスタンプ生成部、６ タイムスタンプ付加部、７
伝送パケット変換部、８ Ｉ−ＦＩＦＯ、９ リンクコ
ア、１０ 同期型パケット処理部、１１ フィジカルレ
イヤ回路、１２ リンクレイヤ回路、１３ ＭＰＵ、１
４ ホストＩ／Ｆ、１５，１５’ 非同期送信用ＦＩＦ
Ｏ、１６非同期受信用ＦＩＦＯ、１７ 非同期型パケッ
ト処理部、１８ 送信遅延設定部、１９ 同期パケット
送出タイミング生成部、２０ 非同期／同期送信タイミ
ング制御部、２１ 一致検出部、２２ 同期型パケット
ポインタ、２３ 非同期型パケットポインタ、２８ 送
出タイミングＦＩＦＯ。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 ストリームパケットデータを同期型パケ
   ットとしてシリアルインタフェースバスに伝送する際に
   発生する伝送遅延時間を設定するための伝送遅延設定手
   段と、 任意の送信遅延時間を設定するための送信遅延設定手段
   と、 前記ストリームパケットデータの到着時刻に、前記伝送
   遅延設定手段に設定された値と前記送信遅延設定手段に
   設定された値とを加算してタイムスタンプを生成し、該
   タイムスタンプを前記同期型パケットに付加するための
   タイムスタンプ付加手段と、 前記タイムスタンプ付加手段によってタイムスタンプが
   付加されたパケットを格納するためのパケット格納手段
   と、 前記パケット格納手段に格納されたパケットを、前記送
   信遅延設定手段に設定された値だけ遅延させて出力する
   ためのタイミング制御手段と、 前記タイミング制御手段によって出力された同期型パケ
   ットをシリアルデータに変換するための同期型パケット
   処理手段とを含む信号処理回路。
2. 【請求項２】 前記タイミング制御手段は、前記ストリ
   ームパケットデータの到着時刻に前記送信遅延設定手段
   に設定された値を加算し、送信タイミングとして格納す
   るための送信タイミング格納手段と、 前記送信タイミング格納手段に格納された送信タイミン
   グと現在の時刻とが一致する場合、当該送信タイミング
   に対応するパケットを前記パケット格納手段から前記同
   期型パケット処理手段へ転送するための同期型パケット
   転送手段とを含む、請求項１記載の信号処理回路。
3. 【請求項３】 前記タイミング制御手段はさらに、前記
   同期型パケット転送手段によるパケットの転送に先立っ
   て、当該パケットを非同期型パケットとして転送するた
   めの非同期型パケット転送手段を含み、 前記信号処理回路はさらに、前記非同期型パケット転送
   手段によって転送される非同期型パケットをシリアルデ
   ータに変換するための非同期型パケット処理手段を含
   む、請求項２記載の信号処理回路。
4. 【請求項４】 前記信号処理回路は、前記パケット格納
   手段に格納された複数のパケットを格納し、複数のパケ
   ットを１つの非同期型パケットとして前記非同期型パケ
   ット処理手段へ転送するための非同期送信用格納手段を
   含む、請求項３記載の信号処理回路。
5. 【請求項５】 前記パケット格納手段の容量をＭビット
   とし、前記トランスポートストリームデータの最大レー
   トをＳビット／秒とし、前記信号処理回路内における伝
   送遅延時間をＴ秒とすると、前記送信遅延設定手段に設
   定される送信遅延時間は（Ｍ／Ｓ−Ｔ）秒以下である、
   請求項１〜４のいずれかに記載の信号処理回路。
6. 【請求項６】 ストリームパケットデータを同期型パケ
   ットとしてシリアルインタフェースバスに伝送する際に
   発生する伝送遅延時間を設定するステップと、 任意の送信遅延時間を設定するステップと、 前記ストリームパケットデータの到着時刻に、前記設定
   された伝送遅延時間と前記設定された送信遅延時間とを
   加算してタイムスタンプを生成し、該タイムスタンプを
   前記同期型パケットに付加するステップと、 前記タイムスタンプが付加されたパケットを格納するス
   テップと、 前記格納されたパケットを、前記設定された送信遅延時
   間だけ遅延させて出力するステップと、 前記出力された同期型パケットをシリアルデータに変換
   するステップとを含む信号処理方法。
7. 【請求項７】 前記格納されたパケットを、前記設定さ
   れた送信遅延時間だけ遅延させて出力するステップは、
   前記ストリームパケットデータの到着時刻に前記設定さ
   れた送信遅延時間を加算し、送信タイミングとして格納
   するステップと、 前記格納された送信タイミングと現在の時刻とが一致す
   る場合、当該送信タイミングに対応する前記格納された
   パケットを同期型パケットとして出力するステップとを
   含む、請求項６記載の信号処理方法。
8. 【請求項８】 前記信号処理方法はさらに、前記同期型
   パケットの出力に先立って、当該パケットを非同期型パ
   ケットとして転送するステップと、 前記転送された非同期型パケットをシリアルデータに変
   換するステップとを含む、請求項７記載の信号処理方
   法。
9. 【請求項９】 前記非同期型パケットとして転送するス
   テップは、前記格納された複数のパケットを１つの非同
   期型パケットとして転送するステップを含む、請求項８
   記載の信号処理方法。
10. 【請求項１０】 前記パケットが格納されるバッファの
    容量をＭビットとし、前記トランスポートストリームデ
    ータの最大レートをＳビット／秒とし、信号処理におけ
    る伝送遅延時間をＴ秒とすると、前記設定される送信遅
    延時間は（Ｍ／Ｓ−Ｔ）秒以下である、請求項６〜９の
    いずれかに記載の信号処理方法。