JP2002083754A - 製造プロセス共通化システム、製造プロセス共通化方法及び記録媒体 - Google Patents

製造プロセス共通化システム、製造プロセス共通化方法及び記録媒体

Info

Publication number
JP2002083754A
JP2002083754A JP2000274358A JP2000274358A JP2002083754A JP 2002083754 A JP2002083754 A JP 2002083754A JP 2000274358 A JP2000274358 A JP 2000274358A JP 2000274358 A JP2000274358 A JP 2000274358A JP 2002083754 A JP2002083754 A JP 2002083754A
Authority
JP
Japan
Prior art keywords
data
design
evaluation
semiconductor
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000274358A
Other languages
English (en)
Other versions
JP3415819B2 (ja
Inventor
Tomohiko Kadowaki
智彦 門脇
Tadahiko Nakamura
忠彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Technology Academic Research Center
Original Assignee
Semiconductor Technology Academic Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Technology Academic Research Center filed Critical Semiconductor Technology Academic Research Center
Priority to JP2000274358A priority Critical patent/JP3415819B2/ja
Priority to US09/948,547 priority patent/US6735488B2/en
Priority to KR1020010055503A priority patent/KR100778804B1/ko
Priority to TW090122487A priority patent/TW526438B/zh
Priority to EP01402337A priority patent/EP1187045A3/en
Publication of JP2002083754A publication Critical patent/JP2002083754A/ja
Application granted granted Critical
Publication of JP3415819B2 publication Critical patent/JP3415819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/02CAD in a network environment, e.g. collaborative CAD or distributed simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 【課題】 企業間におけるデザインルールを共通化し、
企業間における半導体製造依頼、設計資産の流通、再利
用を円滑化する。 【解決手段】 半導体の共通化デザインルールを共通デ
ータベース管理サーバ21に共用管理し、複数の企業
が、インターネット30を介して、この共通化デザイン
ルールを入手し、この共用管理されたデザインルールに
従い、半導体の設計を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体の製造プロ
セスを共通化する製造プロセス共通化システム、製造プ
ロセス共通化方法及びその機能をコンピュータに行わせ
るプログラムを格納したコンピュータ読みとり可能な記
録媒体に関し、特に、複数の企業間において半導体の製
造プロセスを共通化する製造プロセス共通化システム、
製造プロセス共通化方法及びその機能をコンピュータに
行わせるプログラムを格納したコンピュータ読みとり可
能な記録媒体に関する。
【0002】
【従来の技術】一般に、半導体の設計は、各世代の半導
体製造装置のスペックに対応して設定されたデザインル
ールに従って行われる。このデザインルールの設定は、
各企業の製造プロセスに合わせ、各企業ごと個別に行わ
れ、このように設定されたデザインルールは各企業内で
個別に管理される。これにより、各企業では、その企業
内で管理されたデザインルールに従って設計を行う限
り、基本的に、同一企業内で、ほぼ同一特性の半導体を
設計、製造することが可能となる。また、このデザイン
ルールに従って設計された半導体の設計データを設計資
産(IP)として企業内で管理・蓄積していくことによ
り、半導体の新規設計時にその設計資産を再利用するこ
とが可能となり、設計期間・製造プロセス評価期間の短
縮、設計労力の低減、コストの低減等を図ることが可能
となる。
【0003】
【発明が解決しようとする課題】しかし、従来における
デザインルールの設定は、各企業ごとに個別に行われて
いたため、例え、同一型の半導体装置を用いた同一世代
の製造プロセスによって製造された半導体であっても、
企業が異なれば、そのデザインルールも異なり、製造さ
れる半導体の特性も企業ごとに微妙に異なったものとな
ってしまう。そのため、例えば、半導体の設計会社が半
導体の製造を半導体製造会社に発注する場合、その半導
体の設計会社は、要求特性を満たすような半導体を設計
できる製造プロセスを有する半導体製造会社を探すか、
半導体製造会社からプロセス情報を取得し、シュミレー
ション等で回路特性を予測し、その半導体製造会社に対
し、製造された半導体が要求特性を満たすような製造プ
ロセスの変更を要求するか、半導体の設計自体を変更す
るかしなければならず、半導体の製造発注に多大な労力
を要してしまうという問題点がある。このようなこと
は、例えば、半導体の製造を複数の異なった半導体製造
会社に発注する場合には、さらに顕著な問題となる。
【0004】また、企業ごとにデザインルールが異なる
ため、各企業が管理・蓄積している設計資産を企業間で
流用する場合には、各企業の製造プロセスに合わせて設
計資産を再設計、評価、検証しなければならず、設計資
産の流通、再利用を円滑に行うことができないという問
題点がある。
【0005】本発明はこのような点に鑑みてなされたも
のであり、企業間におけるデザインルールを共通化し、
企業間における半導体製造依頼を円滑化する製造プロセ
ス共通化システム、製造プロセス共通化方法及びその機
能をコンピュータに行わせるプログラムを格納したコン
ピュータ読みとり可能な記録媒体を提供することを目的
とする。
【0006】また、本発明の他の目的は、企業間におけ
るデザインルールを共通化し、企業間における設計資産
の流通、再利用を円滑に行うことを可能にする製造プロ
セス共通化システム、製造プロセス共通化方法及びその
機能をコンピュータに行わせるプログラムを格納したコ
ンピュータ読みとり可能な記録媒体を提供することであ
る。
【0007】
【課題を解決するための手段】本発明では上記課題を解
決するために、半導体の製造プロセスを共通化する製造
プロセス共通化システムにおいて、前記半導体の共通化
された設計条件である共通化デザインルールを示す共通
化デザインルール情報を格納する共通化デザインルール
情報格納手段と、前記共通化デザインルール情報格納手
段に格納された前記共通化デザインルール情報を配信す
る共通化デザインルール情報配信手段を有する製造プロ
セス共通化装置と、前記共通化デザインルール情報配信
手段によって配信された前記共通化デザインルール情報
を受信する共通化デザインルール情報受信手段を有する
設計者端末とを有することを特徴とする製造プロセス共
通化システムが提供される。
【0008】ここで、共通化デザインルール情報格納手
段は、半導体の共通化された設計条件である共通化デザ
インルールを示す共通化デザインルール情報を格納し、
共通化デザインルール情報配信手段は、共通化デザイン
ルール情報格納手段に格納された共通化デザインルール
情報を設計者端末に配信し、共通化デザインルール情報
受信手段は、共通化デザインルール情報配信手段によっ
て配信された共通化デザインルール情報を受信する。
【0009】また、半導体の製造プロセスを共通化する
製造プロセス共通化方法において、前記半導体の共通化
された設計条件である共通化デザインルールを共用管理
し、前記共用管理された前記共通化デザインルールに従
い、複数の設計者が前記半導体の設計を行うことを特徴
とする製造プロセス共通化方法が提供される。
【0010】このようにすることにより、各企業におけ
るデザインルールを共通化することができる。さらに、
半導体の共通化された設計条件である共通化デザインル
ールを示す共通化デザインルール情報を格納し、格納さ
れた前記共通化デザインルール情報を配信する機能をコ
ンピュータに行わせるプログラムを格納したコンピュー
タ読みとり可能な記録媒体が提供される。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本形態における製造プロ
セス共通化システム1の全体構成を示した図である。
【0012】製造プロセス共通化システム1は、主に、
製造プロセス共通化における各種処理を行う製造プロセ
ス共通化装置10、半導体の共通化された設計条件であ
る共通化デザインルールを示す共通化デザインルール情
報を格納する共通化デザインルール情報格納手段であ
り、同時に、半導体から実動作特性の測定データを抽出
する測定データ抽出回路の設計条件を示す測定データ抽
出回路設計情報と、抽出された測定データを集計した評
価データの算出方法を示す評価データ算出方法情報と、
を格納する評価手段情報格納手段である共通データベー
ス管理サーバ21、評価データの標準値データを共用管
理して格納する標準値データ格納手段である標準値デー
タベース22、評価データを格納する評価データ格納手
段である評価データベース23、共通化デザインルール
に従って設計された半導体の設計データを設計資産デー
タとして格納する設計資産データ格納手段であるIPデ
ータベース24、各種情報の伝達を行うインターネット
30、半導体の設計を行う設計会社(一企業)である設
計者61〜63が利用する設計者端末41〜43、及び
半導体の製造を行う製造会社(一企業)である生産者7
1〜73が利用する生産者端末51〜53によって構成
されている。
【0013】なお、図1では、説明の簡略化のため、設
計者61〜63にそれぞれ対応した3つの設計者端末4
1〜43、生産者71〜73にそれぞれ対応した3つの
生産者端末51〜53を図示したが、設計者、設計者端
末、生産者及び生産者端末の数は、これよりも多くても
少なくてもよい。
【0014】図2は、本形態における製造プロセス共通
化システム1の詳細構成を示した図である。なお、設計
者端末41の構成は設計者端末42、43と同様であ
り、生産者端末51の構成は生産者端末52、53と同
様であるため、図2では、設計者端末42、43及び生
産者端末52、53の記載を省略した。
【0015】製造プロセス共通化装置10は、主に、共
通データベース管理サーバ21から共通化デザインルー
ル情報を抽出する共通化デザインルール情報抽出手段1
0a、共通データベース管理サーバ21から、測定デー
タ抽出回路設計情報及び評価データ算出方法情報からな
るプロセス特性ベンチマークTEG情報を抽出するプロ
セス特性ベンチマークTEG情報抽出手段10b、標準
値データベース22から標準値データを抽出する標準値
データ抽出手段10c、評価データベース23から評価
データを抽出する評価データ抽出手段10d、共通化デ
ザインルール情報を配信する共通化デザインルール情報
配信手段であり、測定データ抽出回路設計情報と評価デ
ータ算出方法情報とを配信する評価手段情報配信手段で
あり、標準値データを配信する標準値データ配信手段で
あり、評価データを配信する評価データ配信手段であ
り、設計資産データ格納手段に格納された設計資産デー
タを配信する設計資産データ配信手段である情報送信手
段10e、送信された評価データを受信する評価データ
受信手段であり、送信された設計資産データを受信する
設計資産データ収集手段である情報受信手段10f、受
信された標準データを評価データベース23に格納する
評価データ記録手段10g、受信された設計資産データ
をIPデータベース24に格納するIPデータ記録手段
10h、及びIPデータベース24から設計資産データ
を抽出するIPデータ抽出手段10iによって構成され
ている。
【0016】設計者端末41は、主に、配信された共通
化デザインルール情報を受信する共通化デザインルール
情報受信手段であり、配信された評価データを受信する
評価データ受信手段であり、配信された設計資産データ
を受信する設計資産データ受信手段である情報受信手段
41a、情報受信手段41aによって受信された共通化
デザインルール情報を出力する情報出力手段41b、設
計資産データを入力する設計資産データ入力手段である
IPデータ入力手段41c、及び入力された設計資産デ
ータを送信する設計資産データ送信手段である情報送信
手段41dによって構成されている。
【0017】生産者端末51は、主に、製造された半導
体の測定データを格納する測定データベース51a、測
定データベース51aから測定データを抽出する測定デ
ータ抽出手段51b、配信された測定データ抽出回路設
計情報と評価データ算出方法情報を受信する評価手段情
報受信手段であり、配信された標準値データを受信する
標準値データ受信手段である情報受信手段51c、受信
された評価データ算出方法情報に従い、受信された測定
データ抽出回路設計情報に示される測定データ抽出回路
によって抽出された半導体の測定データから評価データ
を算出する評価データ算出手段51d、算出された評価
データを送信する評価データ送信手段である情報送信手
段51e、及び情報受信手段51cによって受信された
情報の出力を行う情報出力手段51fによって構成され
ている。
【0018】製造プロセス共通化装置10は、共通化デ
ザインルール情報抽出手段10a及びプロセス特性ベン
チマークTEG情報抽出手段10bを介して共通データ
ベース管理サーバ21と、標準値データ抽出手段10c
を介して標準値データベース22と、評価データ抽出手
段10d及び評価データ記録手段10gを介して評価デ
ータベース23と、IPデータ記録手段10h及びIP
データ抽出手段10iを介してIPデータベース24
と、情報送信手段10e及び情報受信手段10fを介し
てインターネット30と、それぞれ通信可能なように接
続されている。また、設計者端末41は、情報受信手段
41a及び情報送信手段41dを介して、生産者端末5
1は、情報受信手段51c及び情報送信手段51eを介
して、それぞれインターネット30と通信可能なように
接続されている。
【0019】ここで、共通化デザインルール情報とは、
前述のように、半導体の共通化された設計条件である共
通化デザインルールを示す情報であり、半導体の回路配
置を示す2次元デザインルール情報と、回路の特性モデ
ルを示す回路特性パラメータ情報とによって構成され
る。回路特性パラメータ情報としては、例えば、回路シ
ミュレータSPICEの基本パラメータ等を用いること
ができる。
【0020】プロセス特性ベンチマークTEG情報と
は、製造された半導体の特性評価に用いる一群の評価ツ
ールであり、半導体から測定データを抽出する測定デー
タ抽出回路の設計条件を示す測定データ抽出回路情報
と、測定データ抽出回路によって抽出された測定データ
を集計した評価データを算出する方法を示した評価デー
タ算出方法情報とによって構成される。測定データ抽出
回路とは、半導体の特性評価のために、評価を行う半導
体に作り込まれる共通化デザインルールに対応させて共
通化された回路であり、半導体の特性を抽出する特性評
価回路部と、特性評価回路部からの出力を数値化する数
値化回路部とを有する。この詳細については後述する。
また、測定データ抽出回路情報の例としては、測定デー
タ抽出回路の設計データそのものの他、所定の測定デー
タ抽出回路を特定する為の情報も含む。評価データ算出
方法情報とは、測定データ抽出回路によって抽出された
測定データを集計した評価データを共通化された形態で
集計する算出方法を示した情報であり、具体的には、コ
ンピュータに評価データの算出を行わせるプログラム等
がこの評価データ算出方法情報に該当する。
【0021】測定データとは、測定データ抽出回路によ
って抽出された半導体の特性を示す情報であり、具体的
には、半導体に形成された配線パターンの配線容量、配
線抵抗、電源ノイズ、トランジスタ能力比等の変動要因
による半導体集積回路全体の特性変動を示す情報であ
る。この詳細については後述する。
【0022】評価データとは、抽出された評価データを
生産者ごと或いは生産ラインごとに集計した情報であ
り、それらにおいて製造された半導体の特性を、当該生
産者或いは生産ライン単位で評価したデータである。な
お、本形態では、生産者或いは生産ライン間での比較を
容易にするために、評価データの算出方法を共通化し、
具体的には、各評価項目ごとの測定データの平均値を生
産者或いは生産ライン単位で算出し、算出した平均値の
偏差値を評価データとした。この詳細については後述す
る。
【0023】標準値データとは、各生産者端末51〜5
3から送られた評価データの標準値を示したデータであ
り、評価データベース23に格納された評価データの平
均値を算出することによって生成される。
【0024】設計資産とは、設計された半導体の設計デ
ータを蓄積したものを意味し、新規の半導体設計を行う
際、この設計資産を流用することにより、設計労力や設
計費用の低減を図るものである。また、設計資産データ
とは、このように蓄積される設計データのことであり、
本形態では、共通化デザインルールに従って設計された
半導体の設計データを設計資産データとして蓄積し、流
用していく。なお、設計資産データとして蓄積される設
計データは、半導体の機能ブロック単位で管理されるこ
ととしてもよいし、それよりも小さな単位、大きな単
位、或いは別の構成単位ごとに管理されることとしても
よい。
【0025】次に、製造プロセス共通化システム1によ
って実現される半導体製造プロセスの共通化領域の基本
概念について説明する。図3及び図4は、製造プロセス
共通化システム1によって実現される半導体製造プロセ
スの共通化領域の基本概念を示した図である。ここで、
図3は、デザインルールの共通化を示した図であり、図
4は、デザインルールの共通化によって実現される設計
資産の流通・再利用の形態を示した図である。
【0026】図3の(a)に示すように、製造プロセス
共通化システム1では、複数の異なった企業(A社、B
社、C社)に、半導体の共通化された設計条件である共
通化デザインルールを提供する。共通化デザインルール
が提供されるA社、B社、C社は、予め、デザインルー
ルを共通化する旨の所定の契約を結んだ企業であり、こ
の契約により、これらの企業は所定の団体を構成する。
【0027】図3の(b)に示すように、2次元デザイ
ンルール及び基本パラメータからなる共通化デザインル
ールが提供されたA社、B社、C社は、提供された共通
化デザインルールを共用し、各社のデザインルールを決
定する。これにより、これらの企業間では、製造プロセ
スを共通化することが可能となり、再設計等の労力を要
することなく、他社への製造発注、企業間を越えた設計
資産の流通、再利用を図ることが可能となる。
【0028】図4の(a)に示すように、上述のA社、
B社、C社は、提供された共通化デザインルール(共通
な2次元デザインルール及び共通な基本パラメータ)に
基づいて、設計資産(IP−a、IP−b、IP−c、
IP−d)の開発、評価、検証を行う。このように構築
された各種設計資産は、A社、B社、C社間において容
易に流通、再利用させることが可能となり、A社、B
社、C社間における設計資産の有効利用を図ることがで
きる。
【0029】図4の(b)は、上述のように共用化され
た設計資産を取り込んだ半導体を例示した概念図であ
る。図4の(b)の例では、3つの設計資産(IP−
a、IP−b、IP−c)が選択され、半導体の設計に
取り込まれている。
【0030】このようにすることにより、A社、B社、
C社は、図4の(c)のように、各社製造プロセスの一
部の領域を共通化デザインルールに対応させることによ
って、各社製造プロセスの共通化領域を構築することが
可能となり、新たな製造プロセス構築の労力を軽減する
ことが可能となる。共通化プロセス以外の部分には、各
社独自の差別化プロセスが用いられ、A社、B社、C社
は、この差別化プロセスにより、他社との製造プロセス
の差別化を図る。しかしながら、同一の会社の場合、差
別化プロセスと共通化領域のプロセスとの間に大きな差
違はなく、設計データの差別化プロセスへの流用も比較
的容易に行える。
【0031】次に、製造プロセス共通化システム1の動
作について説明する。図5は、製造プロセス共通化シス
テム1における情報の流れを示した図である。
【0032】まず、製造プロセス共通化装置10は、共
通データベース管理サーバ21に格納されている共通化
デザインルールを、インターネット30を介し、設計者
61が利用する設計者端末41に提供する。共通化デザ
インルールが提供された設計者61は、その共通化デザ
インルールに従い、所定の要求特性を満たす半導体の設
計を行う。ここでの設計は、全く新規に行うこととして
もよいが、製造プロセス共通化装置10が、IPデータ
ベース24に格納されている設計資産である設計資産デ
ータ(IPデータ)を、インターネット30を介して設
計者端末41に提供し、設計者61が、この提供された
設計資産データを流用して半導体の設計を行うこととし
てもよい。また、設計の終了後、その設計データを、設
計資産データとして製造プロセス共通化装置10に提供
し、IPデータベース24に格納することとしてもよ
い。
【0033】半導体の設計が終了した設計者61は、各
生産者が製造した半導体の評価データを入手し、設計し
た半導体の生産を発注する生産者の選択を行う。ここで
の評価データの入手は、製造プロセス共通化装置10に
より、評価データベース23に格納された評価データ
を、インターネット30を介し、設計者端末41に提供
されることによって行われる。また、提供される評価デ
ータは、製造プロセス共通化装置10によって各生産者
に提供されたプロセス特性ベンチマークTEGを用い、
各生産者が、その生産者が製造した半導体の特性を測定
し、それから算出した評価データであり、評価データベ
ース23に一括して格納されているデータである。ま
た、生産者の選択は、提供された評価データを元に、そ
の生産者の製造プロセスが、設計者61が設計した半導
体を所定の要求特性を満たすように、どれだけ最適に製
造できるかを判断することによって行われる。この判断
により、例えば、生産者71が選択された場合、設計者
61は、生産者71に対し、設計データを提供し、その
半導体の生産を発注する。
【0034】発注を受けた生産者71は、その設計デー
タに示される半導体の製造を行う。また、インターネッ
ト30を介して製造プロセス共通化装置10から提供さ
れたプロセス特性ベンチマークTEGを用い、製造した
半導体の評価データを算出し、算出した評価データを、
インターネット30を介し、製造プロセス共通化装置1
0に提供する。なお、評価データの算出方法の詳細につ
いては後述する。
【0035】製造プロセス共通化装置10に提供された
評価データは、評価データベース23に格納され、さら
に、新たに評価データベース23に格納された評価デー
タを考慮し、標準値データベース22の標準値データを
更新する。
【0036】次に、図1、図2及び図5を用い、製造プ
ロセス共通化システム1の詳細動作について説明する。
半導体の設計を行おうとする設計者61は、製造プロセ
ス共通化装置10に対し、共通化デザインルール情報の
配信を要求し、この要求を受けた製造プロセス共通化装
置10は、共通化デザインルール情報抽出手段10aに
よって、共通データベース管理サーバ21に格納された
共通化デザインルール情報を抽出し、抽出した共通化デ
ザインルール情報を情報送信手段10eによって送信す
る。送信された共通化デザインルール情報は、インター
ネット30を介して、設計者61が利用する設計者端末
41の情報受信手段41aによって受信され、受信され
た共通化デザインルール情報は、情報出力手段41bに
よって出力される。出力された共通化デザインルール情
報は、設計者61によって閲覧され、設計者61は、出
力された共通化デザインルール情報に示される共通化デ
ザインルールに従って半導体の設計を行う。
【0037】また、設計者61がIPデータベース24
に蓄積されている設計資産を流用して半導体の設計を行
う場合、その設計者61は、IPデータベース24に格
納されている設計資産データから、流用を希望する設計
資産データを選択し、製造プロセス共通化装置10に対
し、その設計資産データの配信を要求する。この要求を
受けた製造プロセス共通化装置10は、要求された設計
資産データを、IPデータ抽出手段10iによって、I
Pデータベース24から抽出し、抽出した設計資産デー
タを情報送信手段10eによって配信する。配信された
設計資産データは、設計者端末41の情報受信手段41
aによって受信され、情報出力手段41bによって出力
される。設計者61は、提供された共通化デザインルー
ルに従い、この出力された設計資産データを取り込んだ
半導体の設計を行う。
【0038】半導体の設計終了後、その設計データの一
部或いは全部を設計資産として蓄積する場合、設計者6
1は、IPデータ入力手段41cを用い、設計資産とし
て蓄積しようとする設計データを設計資産データとして
入力する。入力された設計資産データは、情報送信手段
41dによって送信され、送信された設計資産データ
は、インターネット30を介し、製造プロセス共通化装
置10の情報受信手段10fに受信される。情報受信手
段10fに受信された設計資産データは、IPデータ記
録手段10hによってIPデータベース24に格納さ
れ、設計資産として蓄積される。
【0039】半導体の設計が終了した設計者61は、そ
の半導体の製造を発注する生産者の選択を行う。生産者
の選択を行う場合、まず、設計者61は、製造プロセス
共通化装置10に対し、各生産者の評価データの配信を
要求する。この要求を受けた製造プロセス共通化装置1
0は、評価データ抽出手段10dによって、評価データ
ベース23に格納されている各生産者の評価データを抽
出し、抽出した評価データを情報送信手段10eによっ
て送信する。送信された評価データは、インターネット
30を介し、設計者端末41の情報受信手段41aによ
って受信され、情報出力手段41bによって出力され
る。出力された評価データは、設計者61によって閲覧
され、設計者61は、閲覧した評価データを比較検討す
ることにより、要求特性に最適な製造プロセスを有する
生産者を選択し、その生産者に対し生産発注を行う。な
お、ここで生産者71〜73の製造プロセスは、図4の
(c)に示したような共通化デザインルールに対応する
共通化領域の製造プロセスを有している。また、上述の
ように、設計者61の半導体の設計は、共通化デザイン
ルールに従って行われたものである。そのため、上述の
ように設計者61が設計した半導体を、生産者71〜7
3の製造プロセスによって製造する場合、どの生産者7
1〜73の製造プロセスを用いた場合であっても、ある
程度要求特性を満たした半導体を製造することが期待で
きる。ここでの生産者の選択は、そのような生産者71
〜73から、要求特性を最もよく満足する生産者を選択
するものである。また、後述するように、ここで比較検
討する評価データは、共通化された測定データ抽出回路
設計情報及び評価データ算出方法情報をもとに同一条件
で測定、算出されたものであるため、設計者61は、的
確かつ円滑に評価データの比較検討を行うことができ
る。
【0040】ここで、生産者71が選択された場合、設
計者61は生産者71に対し、生産発注を行う半導体の
設計データを提供し、生産者71は、その生産者が有す
る製造プロセスを用い、その設計データに示される半導
体の製造を行う。
【0041】生産者71は、評価データを提供するため
に一定期間ごとに、プロセス特性ベンチマークTEG情
報の測定データ抽出回路設計情報に示される測定データ
抽出回路を組み込んだ半導体試作を行う。このプロセス
特性ベンチマークTEG情報は、共通データベース管理
サーバ21に格納されている情報であり、生産者71の
要求に応じ、プロセス特性ベンチマークTEG情報抽出
手段10bによって、共通データベース管理サーバ21
から抽出され、情報送信手段10eによって、インター
ネット30を介して配信され、情報受信手段51cによ
って受信され、情報出力手段51fによって出力された
情報である。
【0042】このように測定データ抽出回路が作り込ま
れた半導体からは、その測定データ抽出回路によって、
その半導体の測定データが抽出され、このように抽出さ
れた測定データは、順次、測定データベース51aに格
納されていく。
【0043】このように所定数の半導体における測定デ
ータの抽出、格納が終了すると、次に、評価データの算
出処理が行われる。評価データの算出は、製造プロセス
共通化装置10から配信され、情報受信手段51cによ
って受信されたプロセス特性ベンチマークTEG情報が
有する評価データ算出方法情報に示される評価データ算
出方法に従って行われる。このように算出された評価デ
ータは、情報送信手段51eによって、インターネット
30を介して送信され、製造プロセス共通化装置10の
情報受信手段10fによって受信される。受信された評
価データは、評価データ記録手段10gによって、評価
データベース23に格納される。この際、評価データベ
ース23に新たに格納された評価データを考慮し、標準
値データベース22に格納されている標準値データを更
新することとしてもよい。
【0044】次に、測定データ抽出回路の具体例につい
て説明する。図6は、測定データ抽出回路の具体例であ
るプロセス特性ベンチマーク回路80を示した図であ
る。
【0045】プロセス特性ベンチマーク回路80は、半
導体の特性を抽出する特性評価回路部を構成するディレ
イチェイン80a、インバータ80b、セレクタ素子8
0c、及び特性評価回路部からの出力を数値化する数値
化回路部を構成するカウンター80d、オーバーフロー
フラグ80e、レジスター80fによって構成され、測
定した半導体の特性を特性評価項目ごとに数値化した測
定データとして出力する。
【0046】ディレイチェイン80a及びインバータ8
0bは、リングオシレータを構成し、ディレイチェイン
80aの特性のずれが、リングオシレータの発信周波数
のずれとして検出できるようになっている。なお、ディ
レイチェイン及びインバータによって構成されるリング
オシレータは、評価項目、例えば、配線容量、配線抵
抗、電源ノイズ、トランジスタ(Tr)能力比、配線ノ
イズ等ごとに形成され、各リングオシレータは、それぞ
れの評価特性を発信周波数のずれとして出力する。
【0047】カウンター80d、オーバーフローフラグ
80e及びレジスター80fは、ディレイチェイン80
a及びインバータ80bによって構成されるリングオシ
レータの出力を一定時間計測し、その計測結果、つまり
カウンター値を測定データとして出力する。これによ
り、半導体の特性をカウンター値に置き換えることによ
り、半導体の特性を数値化する。また、数値化回路部を
構成するカウンター、オーバーフローフラグ、レジスタ
ーは、各評価項目に対応した各リングオシレータごとに
構成され、各評価項目ごとに別個のカウンター値を得る
ことができるようになっている。
【0048】次に、プロセス特性ベンチマーク回路80
の動作について説明する。プロセス特性ベンチマーク回
路80が構成された半導体の特性評価を行う場合、ま
ず、リセット信号により、カウンター80d及びオーバ
ーフローフラグ80eをリセットする。次に、セレクタ
素子80cにセレクタ信号を与え、セレクタ素子80c
の外部から固定値を入力してディレイチェイン80aを
リセットする。その後、セレクタ素子80cを切り替え
て、リングオシレータを構成するように帰還側の入力に
つなぐが、帰還側の入力値は最初に入力した固定値と逆
の値になるように設計されているため、このリングオシ
レータは発信を始めることとなる。リングオシレータの
出力は、一定時間、カウンター80dによってカウント
され、その測定結果がカウンター値としてレジスター8
0fに格納される。ここで、測定したカウント数がカウ
ンター80dの許容測定容量を超える場合には、オーバ
ーフローフラグ80eが利用される。測定終了後、レジ
スター80fに格納されたカウンター値の出力が行わ
れ、このカウンター値が、測定データの一部となる。
【0049】上述の動作は、各評価項目ごとに構成され
たその他のリングオシレータでも行われ、測定終了後、
各リングオシレータに対応するカウンター値がそれぞれ
別個に出力される。そして、このように出力された各評
価項目ごとのカウンター値の集合が、測定データとして
利用されることとなる。
【0050】図7及び図8は、プロセス特性ベンチマー
ク回路80を構成するリングオシレータ81〜86の具
体例を示した図である。図7の(a)は、回路構成に起
因する特性の相違を検出するリングオシレータ81を示
しており、この回路構成の相違のみが発信周波数のずれ
となって表れるよう予め定められた標準負荷容量81a
a〜81ac、及び複数のインバータ81ba〜81b
cによって構成されている。このリングオシレータ81
は、標準的なディレイ要因のみを持たせることで最も基
本的な特性を測定するものである。
【0051】図7の(b)は、回路構成に起因する特性
の相違を検出するリングオシレータ82を示しており、
この回路構成の相違のみが発信周波数のずれとなって表
れるよう予め定められた標準負荷容量82aa〜82a
c、及び複数のNAND回路82ba〜82bcによっ
て構成されている。
【0052】図7の(c)は、配線容量の相違を検出す
るリングオシレータ83を示しており、ディレイチェイ
ンである半導体の配線負荷容量83aa〜83ac、及
び複数のインバータ83ba〜83bcによって構成さ
れている。
【0053】図7の(d)は、配線抵抗の相違を検出す
るリングオシレータ84を示しており、半導体の配線抵
抗84ac、84ad、配線抵抗のずれのみが発信周波
数のずれとなって表れるよう予め定められた標準負荷容
量84aa、84ab、及び複数のインバータ84b
a、84bbによって構成されている。
【0054】図8の(a)は、電源ノイズを検出するリ
ングオシレータ85を示しており、電源ノイズの差違の
みが発信周波数のずれとなって表れるよう予め定められ
た標準負荷容量85ba〜85bd、及び複数のインバ
ータ85aa〜85adによって構成されている。リン
グオシレータ85では、擬似的に内部バスとバスドライ
バを構成する回路を組み込み、スイッチ時の電源線上グ
リッジノイズによって減少するソース・ドレイン間電圧
に起因するトランジスタ電流性能の劣化を検出すること
により、電源ノイズの観測を行う。
【0055】図8の(b)は、PMOSとNMOSとの
トランジスタ能力比のずれを検出するリングオシレータ
86を示しており、測定対象となるPMOS86aa〜
86ac及びNMOS86ba〜86bcによってイン
バータが構成される。リングオシレータ86では、製造
プロセス間におけるPMOS86aa〜86ac、NM
OS86ba〜86bc間の特性比、ゲート長やゲート
幅のトランジスタ特性のずれ幅の違いが観測できるよう
になっている。
【0056】これらの回路の違いによる効果を明示する
ため、図9に、リングオシレータ81〜86の特性の違
いによる各内部信号のモデルを示した。次に、評価デー
タ算出方法情報に示される評価データ算出方法の具体例
について説明する。
【0057】図10は、評価データ算出方法情報に示さ
れる評価データ算出方法を例示したフローチャートであ
る。この例では評価データ算出方法情報は、評価データ
算出方法による評価データの算出をコンピュータに行わ
せるプログラムであり、評価データの算出は、このプロ
グラムが読み込まれたコンピュータによって実行される
ものとする。
【0058】この評価データ算出方法では、各生産者に
よって測定された測定データを同様な評価基準で比較で
きるよう測定データを正規化した評価データを算出す
る。評価データの算出を行う場合、まず、測定データ抽
出手段51bにより、測定データベース51aに格納さ
れた測定データを抽出する。次に、評価データ算出手段
51dによって、抽出された測定データは、評価項目ご
とに分離され(ステップS1)、各評価項目ごとの統計
平均が算出される(ステップS2)。次に、算出された
統計平均と標準値データを用い、測定データの偏差値が
評価データとして算出される(ステップS3)。なお、
ここで用いられる標準値データは、標準値データベース
22に格納されている標準値データであり、生産者の要
求に応じ、標準値データ抽出手段10cによって、標準
値データベース22から抽出され、情報送信手段10e
によって、インターネット30を介して配信され、情報
受信手段51cによって受信されたデータである。次
に、このように算出された評価データを用いチャート図
が作製される(ステップS4)。図11は、このように
作製されたチャート図90を例示した図である。
【0059】チャート図90では、半導体の評価データ
を、各評価項目ごとの偏差値91として示している。こ
のように、評価データをチャート図で示すことにより、
評価データの比較が容易になる。
【0060】このように、本形態では、半導体の共通化
デザインルールを共用管理し、複数の企業が、この共用
管理されたデザインルールに従い、半導体の設計を行う
こととしたため、この共通化デザインルールをもとに構
築された製造プロセスを有する企業である限り、設計変
更或いは製造プロセス変更等を行うことなく半導体の製
造を依頼することが可能となり、企業間における半導体
製造依頼を円滑化することができる。
【0061】また、半導体の共通化デザインルールを共
用管理し、複数の企業が、この共用管理されたデザイン
ルールに従い、半導体の設計を行うこととしたため、設
計された半導体の設計データを企業の枠組みを越えた設
計資産として利用することが可能となり、各企業が蓄積
した設計資産の流通、再利用が円滑化され、設計資産の
有効利用を図ることが可能となる。
【0062】なお、上記の処理機能は、コンピュータに
よって実現することができる。その場合、製造プロセス
共通化装置10、設計者端末41〜43及び生産者端末
51〜53が有すべき機能の処理内容は、コンピュータ
で読みとり可能な記録媒体に格納されたプログラムに記
述しておく。そして、このプログラムをコンピュータで
実行することにより、上記処理がコンピュータで実現さ
れる。コンピュータで読みとり可能な記録媒体として
は、磁気格納装置や半導体メモリ等がある。市場に流通
させる場合には、CD−ROM(Compact Disk Read Onl
y Memory)やフロッピー(登録商標)ディスク等の可搬
型記録媒体にプログラムを格納して流通させたり、ネッ
トワークを介して接続されたコンピュータの記憶装置に
格納しておき、ネットワークを通じて他のコンピュータ
に転送することもできる。コンピュータで実行する際に
は、コンピュータ内のハードディスク装置等にプログラ
ムを格納しておき、メインメモリにロードして実行す
る。
【0063】また、本形態では、企業間においてデザイ
ンルールを共通化するために、本システムを用いること
としたが、同一企業内の設計者個人、或いは、企業の枠
組みを排した個人設計者に対して共通化デザインルール
を提供するために、本システムを用いることとしてもよ
い。その場合、設計者61〜63は、設計者個人であ
り、設計者端末41〜43は、設計者個人が利用する端
末となる。
【0064】さらに、本形態では、設計資産データをI
Pデータベースに一括して蓄積、管理することとした
が、設計資産データを各企業ごとに蓄積、管理し、各企
業が、他の企業の設計資産データに自由にアクセスでき
るような構成としてもよい。
【0065】また、本形態では、共通化デザインルール
情報等の各種情報の伝達にインターネット30を用いる
こととしたが、LAN等その他の電気通信手段を用いる
こととしてもよく、また、これらの情報をCD、DVC
等の記録媒体を用いて伝達することとしてもよい。
【0066】
【発明の効果】以上説明したように本発明では、半導体
の共通化デザインルールを共用管理し、複数の企業が、
この共用管理されたデザインルールに従い、半導体の設
計を行うこととしたため、この共通化デザインルールを
もとに構築された製造プロセスを有する企業である限
り、設計変更或いは製造プロセス変更等を行うことなく
半導体の製造を依頼することが可能となり、企業間にお
ける半導体製造依頼を円滑化することができる。
【0067】また、半導体の共通化デザインルールを共
用管理し、複数の企業が、この共用管理されたデザイン
ルールに従い、半導体の設計を行うこととしたため、設
計された半導体の設計データを企業の枠組みを越えた設
計資産として利用することが可能となり、各企業が蓄積
した設計資産の流通、再利用が円滑化され、設計資産の
有効利用を図ることが可能となる。
【図面の簡単な説明】
【図1】製造プロセス共通化システムの全体構成を示し
た図である。
【図2】製造プロセス共通化システムの詳細構成を示し
た図である。
【図3】製造プロセス共通化システムによって実現され
る半導体製造プロセスの共通化領域の基本概念を示した
図である。
【図4】製造プロセス共通化システムによって実現され
る半導体製造プロセスの共通化領域の基本概念を示した
図である。
【図5】製造プロセス共通化システムにおける情報の流
れを示した図である。
【図6】測定データ抽出回路の具体例であるプロセス特
性ベンチマーク回路を示した図である。
【図7】プロセス特性ベンチマーク回路を構成するリン
グオシレータの具体例を示した図である。
【図8】プロセス特性ベンチマーク回路を構成するリン
グオシレータの具体例を示した図である。
【図9】リングオシレータの特性の違いによる各内部信
号のモデルを示した図である。
【図10】評価データ算出方法情報に示される評価デー
タ算出方法を例示したフローチャートである。
【図11】評価データから作製されたチャート図を例示
した図である。
【符号の説明】
1…製造プロセス共通化システム、10…製造プロセス
共通化装置、10a…共通化デザインルール情報抽出手
段、10b…プロセス特性ベンチマークTEG情報抽出
手段、10c…標準値データ抽出手段、10d…評価デ
ータ抽出手段、10e…情報送信手段、10f…情報受
信手段、10g…評価データ記録手段、10h…IPデ
ータ記録手段、10i…IPデータ抽出手段、21…共
通データベース管理サーバ、22…標準値データベー
ス、23…評価データベース、24…IPデータベー
ス、41〜43…設計者端末、41a…情報受信手段、
41b…情報出力手段、41c…IPデータ入力手段、
41d…情報送信手段、51〜53…生産者端末、51
a…測定データベース、51b…測定データ抽出手段、
51c…情報受信手段、51d…評価データ算出手段、
51e…情報送信手段、51f…情報出力手段、61〜
63…設計者、71〜73…生産者、80…プロセス特
性ベンチマーク回路、81〜86…リングオシレータ

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】 半導体の製造プロセスを共通化する製造
    プロセス共通化システムにおいて、 前記半導体の共通化された設計条件である共通化デザイ
    ンルールを示す共通化デザインルール情報を格納する共
    通化デザインルール情報格納手段と、 前記共通化デザインルール情報格納手段に格納された前
    記共通化デザインルール情報を配信する共通化デザイン
    ルール情報配信手段を有する製造プロセス共通化装置
    と、 前記共通化デザインルール情報配信手段によって配信さ
    れた前記共通化デザインルール情報を受信する共通化デ
    ザインルール情報受信手段を有する設計者端末と、 を有することを特徴とする製造プロセス共通化システ
    ム。
  2. 【請求項2】 前記半導体から実動作特性の測定データ
    を抽出する測定データ抽出回路の設計条件を示す測定デ
    ータ抽出回路設計情報と、抽出された前記測定データを
    集計した評価データの算出方法を示す評価データ算出方
    法情報と、を格納する評価手段情報格納手段をさらに有
    し、 前記製造プロセス共通化装置は、前記評価手段情報格納
    手段に格納された前記測定データ抽出回路設計情報と前
    記評価データ算出方法情報とを配信する評価手段情報配
    信手段をさらに有し、 前記評価手段情報配信手段によって配信された前記測定
    データ抽出回路設計情報と前記評価データ算出方法情報
    を受信する評価手段情報受信手段と、前記評価手段情報
    受信手段によって受信された前記評価データ算出方法情
    報に従い、受信された前記測定データ抽出回路設計情報
    に示される前記測定データ抽出回路によって抽出された
    前記半導体の前記測定データから前記評価データを算出
    する評価データ算出手段と、を有する生産者端末をさら
    に有することを特徴とする請求項1記載の製造プロセス
    共通化システム。
  3. 【請求項3】 前記測定データ抽出回路は、前記共通化
    デザインルールに対応して共通化された回路であり、前
    記評価データの算出方法は、前記測定データを共通化さ
    れた形態で集計する算出方法であることを特徴とする請
    求項2記載の製造プロセス共通化システム。
  4. 【請求項4】 前記評価データの標準値データを共用管
    理して格納する標準値データ格納手段をさらに有し、 前記製造プロセス共通化装置は、前記標準値データ格納
    手段に格納された前記標準値データを配信する標準値デ
    ータ配信手段をさらに有し、 前記生産者端末は、前記標準値配信手段によって配信さ
    れた前記標準値データを受信する標準値データ受信手段
    をさらに有し、 前記評価データ算出方法は、前記測定データの統計平均
    を算出し、算出した前記統計平均と、前記標準値データ
    受信手段によって受信された前記標準値データとを用
    い、前記測定データの偏差値を前記評価データとして算
    出する方法であることを特徴とする請求項2記載の製造
    プロセス共通化システム。
  5. 【請求項5】 前記生産者端末は、前記評価データ算出
    手段によって算出された前記評価データを送信する評価
    データ送信手段をさらに有し、 前記製造プロセス共通化装置は、前記評価データ送信手
    段によって送信された前記評価データを受信する評価デ
    ータ受信手段をさらに有し、 前記評価データ受信手段によって受信された前記評価デ
    ータを格納する評価データ格納手段をさらに有すること
    を特徴とする請求項2記載の製造プロセス共通化システ
    ム。
  6. 【請求項6】 前記製造プロセス共通化装置は、前記評
    価データ格納手段に格納された前記評価データを配信す
    る評価データ配信手段をさらに有し、 前記設計者端末は、前記評価データ配信手段によって配
    信された前記評価データを受信する評価データ受信手段
    をさらに有することを特徴とする請求項5記載の製造プ
    ロセス共通化システム。
  7. 【請求項7】 前記測定データ抽出回路は、前記半導体
    の特性を特性評価項目ごとに数値化した前記測定データ
    を抽出することを特徴とする請求項2記載の製造プロセ
    ス共通化システム。
  8. 【請求項8】 前記測定データ抽出回路は、前記半導体
    の特性をカウンター値に置き換えることにより、前記半
    導体の特性を数値化することを特徴とする請求項7記載
    の製造プロセス共通化システム。
  9. 【請求項9】 前記共通化デザインルール情報は、前記
    半導体の回路配置を示す2次元デザインルール情報と、
    前記回路の特性モデルを示す回路特性パラメータ情報と
    を有することを特徴とする請求項1記載の製造プロセス
    共通化システム。
  10. 【請求項10】 前記共通化デザインルールに従って設
    計された前記半導体の設計データを設計資産データとし
    て格納する設計資産データ格納手段をさらに有し、 前記製造プロセス共通化装置は、前記設計資産データ格
    納手段に格納された前記設計資産データを配信する設計
    資産データ配信手段をさらに有し、 前記設計者端末は、前記設計資産データ配信手段によっ
    て配信された前記設計資産データを受信する設計資産デ
    ータ受信手段をさらに有することを特徴とする請求項1
    記載の製造プロセス共通化システム。
  11. 【請求項11】 前記設計者端末は、前記設計資産デー
    タを入力する設計資産データ入力手段と、前記設計資産
    データ入力手段によって入力された前記設計資産データ
    を送信する設計資産データ送信手段とをさらに有し、 前記製造プロセス共通化装置は、前記設計資産データ送
    信手段によって送信された前記設計資産データを受信す
    る設計資産データ収集手段をさらに有し、 前記設計資産データ格納手段は、前記設計資産データ収
    集手段によって受信された前記設計資産データを格納す
    ることを特徴とする請求項10記載の製造プロセス共通
    化システム。
  12. 【請求項12】 半導体の製造プロセスを共通化する製
    造プロセス共通化方法において、 前記半導体の共通化された設計条件である共通化デザイ
    ンルールを共用管理し、 前記共用管理された前記共通化デザインルールに従い、
    複数の設計者が前記半導体の設計を行うことを特徴とす
    る製造プロセス共通化方法。
  13. 【請求項13】 前記半導体から実動作特性の測定デー
    タを抽出する測定データ抽出回路の設計条件と、抽出さ
    れた前記測定データを集計した評価データの算出方法と
    を共用管理し、 複数の生産者において、前記共用管理された前記測定デ
    ータ抽出回路の前記設計条件に従って形成された前記測
    定データ抽出回路により、前記半導体の前記測定データ
    を抽出し、前記共用管理された前記評価データの算出方
    法に従い、前記抽出した前記測定データから前記評価デ
    ータを算出することを特徴とする請求項12記載の製造
    プロセス共通化方法。
  14. 【請求項14】 前記評価データの標準値データを共用
    管理し、 前記評価データ算出方法は、前記測定データの統計平均
    を算出し、算出した前記統計平均と、前記共用管理され
    た前記評価データの前記標準値データとを用い、前記測
    定データの偏差値を前記評価データとして算出する方法
    であることを特徴とする請求項13記載の製造プロセス
    共通化方法。
  15. 【請求項15】 複数の前記生産者によって算出された
    前記評価データは共用管理され、 前記共用管理された前記評価データは、前記設計者によ
    って参照可能であることを特徴とする請求項13記載の
    製造プロセス共通化方法。
  16. 【請求項16】 前記測定データ抽出回路は、前記半導
    体の特性を特性評価項目ごとに数値化した測定データを
    抽出することを特徴とする請求項13記載の製造プロセ
    ス共通化方法。
  17. 【請求項17】 前記測定データ抽出回路は、前記半導
    体の特性をカウンター値に置き換えることにより、前記
    半導体の特性を数値化することを特徴とする請求項16
    記載の製造プロセス共通化方法。
  18. 【請求項18】 前記生産者は、企業であることを特徴
    とする請求項13記載の製造プロセス共通化方法。
  19. 【請求項19】 前記設計者は、企業であることを特徴
    とする請求項12記載の製造プロセス共通化方法。
  20. 【請求項20】 前記共通化デザインルールは、前記半
    導体の回路配置を示す2次元デザインルールと、前記回
    路の特性モデルを示す回路特性パラメータとを有するこ
    とを特徴とする請求項12記載の製造プロセス共通化方
    法。
  21. 【請求項21】 前記共通化デザインルールに従って設
    計された前記半導体の設計データを設計資産データとし
    て蓄積し、 前記設計者は、蓄積された前記設計資産データから必要
    な前記設計資産データを取得し、取得した前記設計資産
    データを取り込んだ前記半導体の設計を行うことを特徴
    とする請求項12記載の製造プロセス共通化方法。
  22. 【請求項22】 半導体の共通化された設計条件である
    共通化デザインルールを示す共通化デザインルール情報
    を格納し、 格納された前記共通化デザインルール情報を配信する機
    能をコンピュータに行わせるプログラムを格納したコン
    ピュータ読みとり可能な記録媒体。
  23. 【請求項23】 前記半導体から測定データを抽出する
    測定データ抽出回路の設計条件を示す測定データ抽出回
    路設計情報と、抽出された前記測定データを集計した評
    価データの算出方法を示す評価データ算出方法情報とを
    格納し、 格納された前記測定データ抽出回路設計情報と前記評価
    データ算出方法情報とを配信する機能をさらにコンピュ
    ータに行わせるプログラムを格納した請求項22記載の
    コンピュータ読みとり可能な記録媒体。
  24. 【請求項24】 半導体から測定データを抽出する測定
    データ抽出回路の設計条件を示す測定データ抽出回路設
    計情報と、抽出された前記測定データを集計した評価デ
    ータの算出方法を示す評価データ算出方法情報とを受信
    し、 受信した前記評価データ算出方法情報に従い、受信され
    た前記測定データ抽出回路設計情報に示される前記測定
    データ抽出回路によって抽出された前記半導体の前記測
    定データから前記評価データを算出する機能をコンピュ
    ータに行わせるプログラムを格納したコンピュータ読み
    とり可能な記録媒体。
  25. 【請求項25】 前記評価データ算出方法情報は、前記
    測定データの統計平均を算出し、算出した前記統計平均
    と、前記評価データの前記標準値データとを用い、前記
    測定データの偏差値を前記評価データとして算出する機
    能をコンピュータに行わせるプログラムであることを特
    徴とする請求項24記載のコンピュータ読みとり可能な
    記録媒体。
JP2000274358A 2000-09-11 2000-09-11 製造プロセス共通化システム及び製造プロセス共通化方法 Expired - Fee Related JP3415819B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000274358A JP3415819B2 (ja) 2000-09-11 2000-09-11 製造プロセス共通化システム及び製造プロセス共通化方法
US09/948,547 US6735488B2 (en) 2000-09-11 2001-09-10 Production process standardization system of semiconductor device and method of same and storage medium storing that method
KR1020010055503A KR100778804B1 (ko) 2000-09-11 2001-09-10 반도체 디바이스의 제조 프로세스 공통화 시스템과 그방법 및 그 방법을 기록한 기록 매체
TW090122487A TW526438B (en) 2000-09-11 2001-09-11 Production process standardization system of semiconductor device and method of same and storage medium storing that method
EP01402337A EP1187045A3 (en) 2000-09-11 2001-09-11 Production process standardization system of semiconductor device and method of same and storage medium storing that method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000274358A JP3415819B2 (ja) 2000-09-11 2000-09-11 製造プロセス共通化システム及び製造プロセス共通化方法

Publications (2)

Publication Number Publication Date
JP2002083754A true JP2002083754A (ja) 2002-03-22
JP3415819B2 JP3415819B2 (ja) 2003-06-09

Family

ID=18760128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000274358A Expired - Fee Related JP3415819B2 (ja) 2000-09-11 2000-09-11 製造プロセス共通化システム及び製造プロセス共通化方法

Country Status (5)

Country Link
US (1) US6735488B2 (ja)
EP (1) EP1187045A3 (ja)
JP (1) JP3415819B2 (ja)
KR (1) KR100778804B1 (ja)
TW (1) TW526438B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438221B1 (ko) * 2000-05-16 2004-07-02 엔이씨 일렉트로닉스 가부시키가이샤 반도체 집적회로 제작 시스템

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277769B2 (en) 2001-10-01 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Production system and method for a composite product
TWI266999B (en) * 2001-10-10 2006-11-21 Semiconductor Energy Lab Production system and production method
JP2003173266A (ja) * 2001-12-05 2003-06-20 Mitsubishi Electric Corp プログラム生成システム、プログラム変換システム、プログラム変換方法、半導体装置開発システム、記録媒体及びプログラム
JP3982270B2 (ja) * 2002-01-29 2007-09-26 信越半導体株式会社 半導体ウエーハの製造方法および半導体ウエーハ製造の受注方法ならびに半導体ウエーハ製造の受注システム
KR20030092505A (ko) * 2002-05-30 2003-12-06 기장근 반도체 실험을 위한 브레드보드 시스템
JP2004199347A (ja) * 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd Lsi開発支援システム
US7197727B1 (en) * 2003-11-04 2007-03-27 Advanced Micro Devices, Inc. Interconnect speed sensing circuitry
US8112400B2 (en) * 2003-12-23 2012-02-07 Texas Instruments Incorporated Method for collecting data from semiconductor equipment
US7340697B2 (en) * 2004-12-22 2008-03-04 Agere Systems Inc. Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
US20070124148A1 (en) * 2005-11-28 2007-05-31 Canon Kabushiki Kaisha Speech processing apparatus and speech processing method
US8126005B2 (en) 2006-08-03 2012-02-28 Samsung Electronics Co., Ltd. Beacon transmission method and beacon transmission apparatus
US7594210B2 (en) * 2006-11-16 2009-09-22 Clk Design Automation, Inc. Timing variation characterization
US7793243B1 (en) 2006-12-04 2010-09-07 Clk Design Automation, Inc. Multi-engine static analysis
US8156456B1 (en) * 2010-07-01 2012-04-10 Xilinx, Inc. Unified design methodology for multi-die integrated circuits
US20240086597A1 (en) * 2022-09-14 2024-03-14 Applied Materials, Inc. Generation and utilization of virtual features for process modeling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505943A (ja) * 1995-05-26 1999-05-25 エルエスアイ ロジック コーポレイション 集積回路設計システムにおける自動化されたメガセルの生成方法
JPH11224284A (ja) * 1998-02-09 1999-08-17 Fujitsu Ltd 半導体設計資産の流通システム並びに流通装置、および、該流通装置用のソフトウェアを記憶した記憶媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113074A (ja) 1985-11-12 1987-05-23 Nec Corp 集積回路
JPS6484657A (en) 1987-09-26 1989-03-29 Nec Corp Additional circuit of semiconductor integrated circuit device
US5572430A (en) * 1991-07-03 1996-11-05 Hitachi, Ltd. Method and apparatus for cooperated design
US5949692A (en) * 1996-08-28 1999-09-07 Synopsys, Inc. Hierarchical scan architecture for design for test applications
JPH1167853A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US6240400B1 (en) * 1998-02-17 2001-05-29 International Business Machines Corporation Method and system for accommodating electronic commerce in the semiconductor manufacturing industry
US6446021B1 (en) * 1998-02-27 2002-09-03 Micron Technology, Inc. Method and apparatus to display processing parameter
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
KR20000024317A (ko) * 2000-02-07 2000-05-06 김종우 인터넷을 통한 반도체에 관한 정보를 제공하는 방법
JP2001326151A (ja) * 2000-05-16 2001-11-22 Nec Corp 半導体集積回路製作システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505943A (ja) * 1995-05-26 1999-05-25 エルエスアイ ロジック コーポレイション 集積回路設計システムにおける自動化されたメガセルの生成方法
JPH11224284A (ja) * 1998-02-09 1999-08-17 Fujitsu Ltd 半導体設計資産の流通システム並びに流通装置、および、該流通装置用のソフトウェアを記憶した記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438221B1 (ko) * 2000-05-16 2004-07-02 엔이씨 일렉트로닉스 가부시키가이샤 반도체 집적회로 제작 시스템

Also Published As

Publication number Publication date
KR20020020861A (ko) 2002-03-16
JP3415819B2 (ja) 2003-06-09
KR100778804B1 (ko) 2007-11-22
EP1187045A3 (en) 2006-05-03
TW526438B (en) 2003-04-01
US6735488B2 (en) 2004-05-11
US20020032493A1 (en) 2002-03-14
EP1187045A2 (en) 2002-03-13

Similar Documents

Publication Publication Date Title
JP2002083754A (ja) 製造プロセス共通化システム、製造プロセス共通化方法及び記録媒体
CN101320336B (zh) 异构环境中的组件的部署计划
CN112328706B (zh) 数仓体系下的维度建模计算方法、计算机设备和存储介质
US20170116355A1 (en) Automating system on a chip customized design integration, specification, and verification through a single, integrated service
US11531731B2 (en) Standardized graph-based framework for determining an equivalent license unit metric for an enterprise computer system
TWI786376B (zh) 需求預測方法以及需求預測裝置
EP1796031A1 (en) Environment load totalizing device and method
CN103714098A (zh) 用于对数据库进行分区的方法和系统
KR101164364B1 (ko) 전자 장치의 설계 장치, 전자 장치의 설계 프로그램을 컴퓨터에 의해 판독가능하게 기록한 매체, 및 전자 장치의 설계 방법
CN101894327A (zh) 一种数字资源长期保存格式过时风险量化评估方法
JP2009176049A (ja) 解析支援装置、解析支援方法および解析支援プログラム
Jung et al. A method to evaluate direct and indirect design dependencies between components in a product architecture
US20090276232A1 (en) Warranty monitoring and enforcement for integrated circuit
Xing et al. Modelling and evaluation of product fitness for service life extension
Pons et al. Design with uncertain qualitative variables under imperfect knowledge
CN107577707A (zh) 一种目标数据集生成方法、装置及电子设备
CN106600512A (zh) 一种基于大数据分析的互联网行业基础资源发展指数计算方法
CN113780656A (zh) 基于聚类解耦的复杂产品多源变更传播影响力预测方法
JP2009176053A (ja) 解析支援装置、解析支援方法および解析支援プログラム
JP6235947B2 (ja) アセットマネジメントシステム及びアセットマネジメント方法
Niha et al. A cloud service providers ranking system using ontology
JP4704825B2 (ja) 歩留り予測システム
US20020083402A1 (en) Method and system for simulating integrated circuit designs
WO2016151865A1 (ja) ソフトウェア選択システム及びその方法
CN117389514B (zh) 一种融合终端微应用开发需求分类方法、装置及系统

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees