JP2002076867A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JP2002076867A JP2002076867A JP2000262783A JP2000262783A JP2002076867A JP 2002076867 A JP2002076867 A JP 2002076867A JP 2000262783 A JP2000262783 A JP 2000262783A JP 2000262783 A JP2000262783 A JP 2000262783A JP 2002076867 A JP2002076867 A JP 2002076867A
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- series
- mosfets
- voltage
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】高電圧直流の蓄積電荷を高速度に放電させるス
イッチ回路であって、飽和電圧を低く抑え、雑音対策に
も優れた特性を得ること。 【解決手段】 ＭＯＳＦＥＴＱ１〜Ｑ２９を直列接続し
てなるスイッチ回路であって、Ｑ１に絶縁トランスＴ１
を介して駆動信号を印加して順次他の直列ＭＯＳＦＥＴ
をオンさせる。直列個数を２９個に抑えたので、最上段
のＱ２９も飽和電圧は実用範囲内にある。このスイッチ
ブロックＳＳ１と同様な構成のＳＳ２、ＳＳ３、ＳＳ４
を直列接続して、所定の高電圧に対する耐圧を得る。絶
縁トランスＴ１〜Ｔ４に一次巻線として絶縁被覆の厚い
駆動信号線４を利用する。スイッチブロックＳＳ１など
の実装については、数個づつのＭＯＳＦＥＴを１枚のプ
リント基板に実装して、マザーボードを介して直列接続
する。
イッチ回路であって、飽和電圧を低く抑え、雑音対策に
も優れた特性を得ること。 【解決手段】 ＭＯＳＦＥＴＱ１〜Ｑ２９を直列接続し
てなるスイッチ回路であって、Ｑ１に絶縁トランスＴ１
を介して駆動信号を印加して順次他の直列ＭＯＳＦＥＴ
をオンさせる。直列個数を２９個に抑えたので、最上段
のＱ２９も飽和電圧は実用範囲内にある。このスイッチ
ブロックＳＳ１と同様な構成のＳＳ２、ＳＳ３、ＳＳ４
を直列接続して、所定の高電圧に対する耐圧を得る。絶
縁トランスＴ１〜Ｔ４に一次巻線として絶縁被覆の厚い
駆動信号線４を利用する。スイッチブロックＳＳ１など
の実装については、数個づつのＭＯＳＦＥＴを１枚のプ
リント基板に実装して、マザーボードを介して直列接続
する。
Description
【０００１】
【発明の属する技術分野】 本発明は、エックス線装置
などに利用するスイッチ回路に係り、特にＭＯＳＦＥＴ
を複数個直列接続にして構成した高電圧回路への適用に
好適なスイッチ回路に関する。
などに利用するスイッチ回路に係り、特にＭＯＳＦＥＴ
を複数個直列接続にして構成した高電圧回路への適用に
好適なスイッチ回路に関する。
【０００２】
【従来の技術】 エックス線をパルス的に発生させる方
法として、インバータ式エックス線高電圧装置のインバ
ータをパルス運転する方法があるが、インバータをオフ
させても高電圧ケーブルの静電容量への充電電荷により
管電圧のパルス波形の波尾が長くなる問題がある。管電
流が小さいパルス透視ではこの波尾による影響が顕著で
ある。
法として、インバータ式エックス線高電圧装置のインバ
ータをパルス運転する方法があるが、インバータをオフ
させても高電圧ケーブルの静電容量への充電電荷により
管電圧のパルス波形の波尾が長くなる問題がある。管電
流が小さいパルス透視ではこの波尾による影響が顕著で
ある。
【０００３】 従来のＭＯＳＦＥＴを複数個直列接続に
して構成したスイッチ回路としては、例えば 特開昭６
０−９３８２０号に開示されている構造のものがあっ
た。すなわち、ゲートに与えられる制御信号により導通
が制御されるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイ
ン側に順次直列に接続され、このＭＯＳＦＥＴの動作に
追従して動作する１個あるいは複数個のＭＯＳＦＥＴか
らなるスイッチ回路において、ゲートに与えられる制御
信号により導通が制御されるＭＯＳＦＥＴのソースとこ
れに直列接続されたＭＯＳＦＥＴのゲート、及び順次直
列接続された各ＭＯＳＦＥＴのソースとこれに接続され
た各ＭＯＳＦＥＴのゲート、及び順次直列接続されたＭ
ＯＳＦＥＴのうち最後に位置するＭＯＳＦＥＴのソー
ス、ドレイン間にコンデンサと抵抗からなる直列回路を
接続し、かつゲートに与えられる制御信号により導通が
制御されるＭＯＳＦＥＴに順次直列接続される各ＭＯＳ
ＦＥＴのソース、ゲート間にツェナーダイオードを接続
したことを特徴とするスイッチ回路が開示されている。
して構成したスイッチ回路としては、例えば 特開昭６
０−９３８２０号に開示されている構造のものがあっ
た。すなわち、ゲートに与えられる制御信号により導通
が制御されるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイ
ン側に順次直列に接続され、このＭＯＳＦＥＴの動作に
追従して動作する１個あるいは複数個のＭＯＳＦＥＴか
らなるスイッチ回路において、ゲートに与えられる制御
信号により導通が制御されるＭＯＳＦＥＴのソースとこ
れに直列接続されたＭＯＳＦＥＴのゲート、及び順次直
列接続された各ＭＯＳＦＥＴのソースとこれに接続され
た各ＭＯＳＦＥＴのゲート、及び順次直列接続されたＭ
ＯＳＦＥＴのうち最後に位置するＭＯＳＦＥＴのソー
ス、ドレイン間にコンデンサと抵抗からなる直列回路を
接続し、かつゲートに与えられる制御信号により導通が
制御されるＭＯＳＦＥＴに順次直列接続される各ＭＯＳ
ＦＥＴのソース、ゲート間にツェナーダイオードを接続
したことを特徴とするスイッチ回路が開示されている。
【０００４】
【発明が解決しようとする課題】 従来の回路構成でス
イッチ回路を動作させると、主回路の電圧変動などによ
り、ＭＯＳＦＥＴのドレインとゲート間の静電容量を経
て、ゲートにノイズが入る場合があり、ゲート信号がオ
フ時にこの現象が起きると、ＭＯＳＦＥＴが誤動作して
しまう。そこで、ＭＯＳＦＥＴを直列接続するときに、
ゲート信号を単純に抵抗分割した点より供給する回路が
安定してよいが、この場合には、各ゲート・ソース間に
印加される電圧は上側にゆくに従い、低下する。その理
由は、その下側のオンしているＭＯＳＦＥＴのドレイン
・ソース間の電圧の累積和が徐々に増加して、この累積
和の電圧が各ゲート電圧に対して差し引くように作用す
るからである。そして、直列接続の上側のＭＯＳＦＥＴ
のゲート・ソース間の電圧がオンさせるに充分な電圧を
供給できなくなる段数で限界となる。本発明は、ＭＯＳ
ＦＥＴを直列接続したスイッチ回路であって、各ゲート
を抵抗分割による直流的分割により駆動されるスイッチ
回路において、直列段数の限界を実質的に解決すること
課題とする。そして、この問題解決の回路構成の実現に
付随するさらなる問題、例えば実装上の問題、保安上の
問題、ノイズ対策の問題などを解決することを課題とす
るものである。
イッチ回路を動作させると、主回路の電圧変動などによ
り、ＭＯＳＦＥＴのドレインとゲート間の静電容量を経
て、ゲートにノイズが入る場合があり、ゲート信号がオ
フ時にこの現象が起きると、ＭＯＳＦＥＴが誤動作して
しまう。そこで、ＭＯＳＦＥＴを直列接続するときに、
ゲート信号を単純に抵抗分割した点より供給する回路が
安定してよいが、この場合には、各ゲート・ソース間に
印加される電圧は上側にゆくに従い、低下する。その理
由は、その下側のオンしているＭＯＳＦＥＴのドレイン
・ソース間の電圧の累積和が徐々に増加して、この累積
和の電圧が各ゲート電圧に対して差し引くように作用す
るからである。そして、直列接続の上側のＭＯＳＦＥＴ
のゲート・ソース間の電圧がオンさせるに充分な電圧を
供給できなくなる段数で限界となる。本発明は、ＭＯＳ
ＦＥＴを直列接続したスイッチ回路であって、各ゲート
を抵抗分割による直流的分割により駆動されるスイッチ
回路において、直列段数の限界を実質的に解決すること
課題とする。そして、この問題解決の回路構成の実現に
付随するさらなる問題、例えば実装上の問題、保安上の
問題、ノイズ対策の問題などを解決することを課題とす
るものである。
【０００５】
【課題を解決するための手段】 この課題を解決するた
めに、本発明では、以下の手段を提案するものである。
すなわち、オンオフ駆動信号を発生する高周波源と、こ
の高周波源が接続される整流回路を介してゲートに与え
られる駆動信号により導通が制御されるＭＯＳＦＥＴと
このＭＯＳＦＥＴのドレイン側に順次直列に接続され、
このＭＯＳＦＥＴの動作に追従して動作する複数個のＭ
ＯＳＦＥＴからなるスイッチ回路ブロックで、ゲートに
与えられる制御信号により導通が制御されるＭＯＳＦＥ
Ｔのソースとこれに直列接続されたＭＯＳＦＥＴのゲー
ト、及び順次直列接続されたＭＯＳＦＥＴのうち最後に
位置するＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を
接続してなる第１のスイッチ回路ブロックと、この第１
スイッチ回路ブロックの高電位側に順次直列接続される
第２〜第ｎのスイッチ回路ブロックで、この第１スイッ
チ回路ブロック同様の構成のスイッチ回路ブロックであ
って、上記駆動信号を高周波源から絶縁トランスと整流
回路とを介して印加されてなる第２〜第ｎのスイッチ回
路ブロックとからなることを特徴とするスイッチ回路を
提案するものである。
めに、本発明では、以下の手段を提案するものである。
すなわち、オンオフ駆動信号を発生する高周波源と、こ
の高周波源が接続される整流回路を介してゲートに与え
られる駆動信号により導通が制御されるＭＯＳＦＥＴと
このＭＯＳＦＥＴのドレイン側に順次直列に接続され、
このＭＯＳＦＥＴの動作に追従して動作する複数個のＭ
ＯＳＦＥＴからなるスイッチ回路ブロックで、ゲートに
与えられる制御信号により導通が制御されるＭＯＳＦＥ
Ｔのソースとこれに直列接続されたＭＯＳＦＥＴのゲー
ト、及び順次直列接続されたＭＯＳＦＥＴのうち最後に
位置するＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を
接続してなる第１のスイッチ回路ブロックと、この第１
スイッチ回路ブロックの高電位側に順次直列接続される
第２〜第ｎのスイッチ回路ブロックで、この第１スイッ
チ回路ブロック同様の構成のスイッチ回路ブロックであ
って、上記駆動信号を高周波源から絶縁トランスと整流
回路とを介して印加されてなる第２〜第ｎのスイッチ回
路ブロックとからなることを特徴とするスイッチ回路を
提案するものである。
【０００６】 また、第２の手段として、複数のＭＯＳ
ＦＥＴを直列接続し、前記ＭＯＳＦＥＴの内の低電圧側
に位置するものに駆動信号を与えてターンオンさせるこ
とにより、従属的に前記他のＭＯＳＦＥＴをターンオン
させる構成のスイッチ回路において、前記直列接続され
るＭＯＳＦＥＴの両端に印加される電圧をＥ、その直列
個数をｎ、前記ＭＯＳＦＥＴ１、２、・・・・（ｎのド
レイン・ソース間オン電圧値をＶＤ１，ＶＤ２，・・・
・ＶＤｎ、最小のゲート・ソース間電圧をＶｇｍｉｎと
するとき、 Ｅ（１−１／ｎ）−（ＶＤ１＋ＶＤ２＋・・・＋ＶＤｎ
−１）≧Ｖｇｍｉｎ の式を満足するｎ個以下のＭＯＳＦＥＴを直列接続する
ことを特徴とするスイッチ回路を提案するものである。
ＦＥＴを直列接続し、前記ＭＯＳＦＥＴの内の低電圧側
に位置するものに駆動信号を与えてターンオンさせるこ
とにより、従属的に前記他のＭＯＳＦＥＴをターンオン
させる構成のスイッチ回路において、前記直列接続され
るＭＯＳＦＥＴの両端に印加される電圧をＥ、その直列
個数をｎ、前記ＭＯＳＦＥＴ１、２、・・・・（ｎのド
レイン・ソース間オン電圧値をＶＤ１，ＶＤ２，・・・
・ＶＤｎ、最小のゲート・ソース間電圧をＶｇｍｉｎと
するとき、 Ｅ（１−１／ｎ）−（ＶＤ１＋ＶＤ２＋・・・＋ＶＤｎ
−１）≧Ｖｇｍｉｎ の式を満足するｎ個以下のＭＯＳＦＥＴを直列接続する
ことを特徴とするスイッチ回路を提案するものである。
【０００７】 また、この手段において、前記ｎ個以下
のＭＯＳＦＥＴを直列接続して耐圧がＸｋＶのスイッチ
回路ブロックを構成すると共に、前記スイッチ回路ブロ
ックをｍ個直列接続し、前記Ｘとｍとの積に等しい電圧
が前記ｍ個直列接続されたスイッチ回路ブロックの両端
に印加される最大電圧ＹｋＶよりも大きくなる（Ｘ・ｍ
＞Ｙ）ように、前記個数ｍを選定することも提案するも
のである。
のＭＯＳＦＥＴを直列接続して耐圧がＸｋＶのスイッチ
回路ブロックを構成すると共に、前記スイッチ回路ブロ
ックをｍ個直列接続し、前記Ｘとｍとの積に等しい電圧
が前記ｍ個直列接続されたスイッチ回路ブロックの両端
に印加される最大電圧ＹｋＶよりも大きくなる（Ｘ・ｍ
＞Ｙ）ように、前記個数ｍを選定することも提案するも
のである。
【０００８】 また、第３の手段として、オンオフ駆動
信号を発生する高周波源と、この高周波源が接続される
絶縁トランスと整流回路とを介してゲートに与えられる
駆動信号により導通が制御されるＭＯＳＦＥＴとこのＭ
ＯＳＦＥＴのドレイン側に順次直列に接続され、このＭ
ＯＳＦＥＴの動作に追従して動作する複数個のＭＯＳＦ
ＥＴからなるスイッチ回路ブロックで、ゲートに与えら
れる制御信号により導通が制御されるＭＯＳＦＥＴのソ
ースとこれに直列接続されたＭＯＳＦＥＴのゲート、及
び順次直列接続されたＭＯＳＦＥＴのうち最後に位置す
るＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を接続し
てなる第１のスイッチ回路ブロックと、この第１のスイ
ッチ回路ブロック同様の構成のスイッチ回路ブロックで
あってこの第１スイッチ回路ブロックの高電位側に順次
直列接続される第２〜第ｎのスイッチ回路ブロックとか
らなるスイッチ回路であって、前記各絶縁トランスを各
スイッチ回路ブロックを実装するプリント基板上の突出
する位置に配設して、これら各絶縁トランスの一次巻線
として前記高周波源から単線で供給することを特徴とす
るスイッチ回路を提案するものである。
信号を発生する高周波源と、この高周波源が接続される
絶縁トランスと整流回路とを介してゲートに与えられる
駆動信号により導通が制御されるＭＯＳＦＥＴとこのＭ
ＯＳＦＥＴのドレイン側に順次直列に接続され、このＭ
ＯＳＦＥＴの動作に追従して動作する複数個のＭＯＳＦ
ＥＴからなるスイッチ回路ブロックで、ゲートに与えら
れる制御信号により導通が制御されるＭＯＳＦＥＴのソ
ースとこれに直列接続されたＭＯＳＦＥＴのゲート、及
び順次直列接続されたＭＯＳＦＥＴのうち最後に位置す
るＭＯＳＦＥＴのドレイン間に、それぞれ抵抗を接続し
てなる第１のスイッチ回路ブロックと、この第１のスイ
ッチ回路ブロック同様の構成のスイッチ回路ブロックで
あってこの第１スイッチ回路ブロックの高電位側に順次
直列接続される第２〜第ｎのスイッチ回路ブロックとか
らなるスイッチ回路であって、前記各絶縁トランスを各
スイッチ回路ブロックを実装するプリント基板上の突出
する位置に配設して、これら各絶縁トランスの一次巻線
として前記高周波源から単線で供給することを特徴とす
るスイッチ回路を提案するものである。
【０００９】 また、第４の手段として、高周波源と各
絶縁トランスとの間にさらに他の従続接続の絶縁トラン
スを設けて、この従続接続の絶縁トランスと各絶縁トラ
ンスとの接続線を高電圧耐圧線を用いて耐圧を保持し、
その線の一端を接地することを提案するものである。
絶縁トランスとの間にさらに他の従続接続の絶縁トラン
スを設けて、この従続接続の絶縁トランスと各絶縁トラ
ンスとの接続線を高電圧耐圧線を用いて耐圧を保持し、
その線の一端を接地することを提案するものである。
【００１０】 また、第５の手段として、高電圧耐圧線
に直列に２芯シールド線を直列接続して、その２芯シー
ルド線にコモンモードチョークコイルを接続することを
提案するものである。
に直列に２芯シールド線を直列接続して、その２芯シー
ルド線にコモンモードチョークコイルを接続することを
提案するものである。
【００１１】 また、第６の手段として、オンオフ駆動
信号を発生する高周波源のオンオフのタイミングをその
主発振回路のオンオフにより行うことを提案するもので
ある。
信号を発生する高周波源のオンオフのタイミングをその
主発振回路のオンオフにより行うことを提案するもので
ある。
【００１２】
【発明の実施の形態】 図１は、本発明を適用するエッ
クス線管装置の回路図を示す。エックス線管Ｘ１への高
電圧の供給は、まず変圧器ＴＰ１から図示しないインバ
ータの数十ｋＨｚないし１００ｋＨｚの高周波高圧を受
けて、この高周波高圧をコンデンサＣＰ１とダイオード
ＤＰ１、ＤＰ２及び高電圧ケーブルの分布コンデンサＣ
Ｓ１とにより＋側に倍電圧整流される。−側も同様に、
コンデンサＣＰ２とダイオードＤＰ３、ＤＰ４及び高電
圧ケーブルの分布静電容量ＣＳ２とにより倍電圧整流さ
れる。高電圧ケーブルの分布静電容量ＣＳ１、ＣＳ２
は、いずれも単位長さで２００ｐＦ程度の静電容量を有
しており、２０ｍの長さで４０００ｐＦ程度の静電容量
を有することになり、高周波に対しては充分大きな整流
平滑用のコンデンサとして作用する。もし、この静電容
量が不足する場合は、コンデンサを追加することもでき
る。エックス線をパルス的に発生させるには、変圧器Ｔ
Ｐ１への高周波高圧のインバータの供給を短時間で停止
させるが、そのインバータをオフさせても高電圧ケーブ
ルの分布静電容量ＣＳ１、ＣＳ２の充電電荷により管電
圧のパルス波形の波尾が長くなる問題がある。そこで、
＋側と−側の両高圧線には、アノード側スイッチとアノ
ード側抵抗とカソード側スイッチとカソード側抵抗によ
るスイッチ回路１が接続されて、インバータ停止と同時
にそのスイッチ回路１を作動させて、充電電荷を放電さ
せるものである。
クス線管装置の回路図を示す。エックス線管Ｘ１への高
電圧の供給は、まず変圧器ＴＰ１から図示しないインバ
ータの数十ｋＨｚないし１００ｋＨｚの高周波高圧を受
けて、この高周波高圧をコンデンサＣＰ１とダイオード
ＤＰ１、ＤＰ２及び高電圧ケーブルの分布コンデンサＣ
Ｓ１とにより＋側に倍電圧整流される。−側も同様に、
コンデンサＣＰ２とダイオードＤＰ３、ＤＰ４及び高電
圧ケーブルの分布静電容量ＣＳ２とにより倍電圧整流さ
れる。高電圧ケーブルの分布静電容量ＣＳ１、ＣＳ２
は、いずれも単位長さで２００ｐＦ程度の静電容量を有
しており、２０ｍの長さで４０００ｐＦ程度の静電容量
を有することになり、高周波に対しては充分大きな整流
平滑用のコンデンサとして作用する。もし、この静電容
量が不足する場合は、コンデンサを追加することもでき
る。エックス線をパルス的に発生させるには、変圧器Ｔ
Ｐ１への高周波高圧のインバータの供給を短時間で停止
させるが、そのインバータをオフさせても高電圧ケーブ
ルの分布静電容量ＣＳ１、ＣＳ２の充電電荷により管電
圧のパルス波形の波尾が長くなる問題がある。そこで、
＋側と−側の両高圧線には、アノード側スイッチとアノ
ード側抵抗とカソード側スイッチとカソード側抵抗によ
るスイッチ回路１が接続されて、インバータ停止と同時
にそのスイッチ回路１を作動させて、充電電荷を放電さ
せるものである。
【００１３】 図２は、本発明に係るスイッチ回路を備
えた場合のエックス線管回路の出力電圧波形を示す。図
において、時刻t1において、電力供給停止とともに放電
スイッチを作動させると、急速に電圧降下して約１ｍｓ
で電圧ゼロになる。
えた場合のエックス線管回路の出力電圧波形を示す。図
において、時刻t1において、電力供給停止とともに放電
スイッチを作動させると、急速に電圧降下して約１ｍｓ
で電圧ゼロになる。
【００１４】 図３は、比較参考のために示すものであ
って、スイッチ回路なしの出力電圧波形を示す。図にお
いて、時刻t1において電力供給停止をして、付属回路の
電流のみにより放電させると、電圧ゼロになるには１０
ｍｓ以上の時間を要することが分かる。
って、スイッチ回路なしの出力電圧波形を示す。図にお
いて、時刻t1において電力供給停止をして、付属回路の
電流のみにより放電させると、電圧ゼロになるには１０
ｍｓ以上の時間を要することが分かる。
【００１５】 図４は、本発明に係るスイッチ回路の実
施の形態であって、スイッチ回路の直列回路構成を示
す。このスイッチ回路１は、ＭＯＳＦＥＴＱ１〜Ｑ２９
を直列接続してなるスイッチ回路ブロックＳＳ１を単位
とし、このスイッチ回路ブロックＳＳ１と同様な構成の
ＳＳ２、ＳＳ３、ＳＳ４を直列接続して、所定の高電圧
に対する耐圧を得る。ＭＯＳＦＥＴ単体で９００Ｖとし
て、このスイッチ回路ブロックＳＳ１の耐圧は、２６ｋ
Ｖであって、スイッチ回路１の全体では、単純計算で
は、その４倍の１０４ｋＶの耐圧を有する。
施の形態であって、スイッチ回路の直列回路構成を示
す。このスイッチ回路１は、ＭＯＳＦＥＴＱ１〜Ｑ２９
を直列接続してなるスイッチ回路ブロックＳＳ１を単位
とし、このスイッチ回路ブロックＳＳ１と同様な構成の
ＳＳ２、ＳＳ３、ＳＳ４を直列接続して、所定の高電圧
に対する耐圧を得る。ＭＯＳＦＥＴ単体で９００Ｖとし
て、このスイッチ回路ブロックＳＳ１の耐圧は、２６ｋ
Ｖであって、スイッチ回路１の全体では、単純計算で
は、その４倍の１０４ｋＶの耐圧を有する。
【００１６】 スイッチ回路１をオン駆動させるための
駆動信号は、高速応答させるため百キロヘルツまたはそ
れ以上の高周波を利用し、その駆動信号線４は、絶縁ト
ランスＴ１からＴ４のそれぞれの一次巻線として、リン
グ状のコアの中心穴を貫通して、１ターンとして作用す
る。駆動信号線４は、絶縁被覆の厚いものであり、その
耐圧が、このスイッチ回路１の扱う最も高い電圧に耐え
て絶縁することができるものを選定する。
駆動信号は、高速応答させるため百キロヘルツまたはそ
れ以上の高周波を利用し、その駆動信号線４は、絶縁ト
ランスＴ１からＴ４のそれぞれの一次巻線として、リン
グ状のコアの中心穴を貫通して、１ターンとして作用す
る。駆動信号線４は、絶縁被覆の厚いものであり、その
耐圧が、このスイッチ回路１の扱う最も高い電圧に耐え
て絶縁することができるものを選定する。
【００１７】 スイッチ回路ブロックＳＳ１の内部は、
ＭＯＳＦＥＴＱ１、Ｑ２の直列回路を含むプリント基板
ＰＣ１と、以下このプリント基板ＰＣ１に従続接続され
て、それぞれ３個のＭＯＳＦＥＴを含むプリント基板Ｐ
Ｃ２、…プリント基板ＰＣ１０を備える。プリント基板
ＰＣ２、…ＰＣ９については、いずれもプリント基板Ｐ
Ｃ１０と同様の構成であるので、図示を省いてある。
ＭＯＳＦＥＴＱ１、Ｑ２の直列回路を含むプリント基板
ＰＣ１と、以下このプリント基板ＰＣ１に従続接続され
て、それぞれ３個のＭＯＳＦＥＴを含むプリント基板Ｐ
Ｃ２、…プリント基板ＰＣ１０を備える。プリント基板
ＰＣ２、…ＰＣ９については、いずれもプリント基板Ｐ
Ｃ１０と同様の構成であるので、図示を省いてある。
【００１８】 各ＭＯＳＦＥＴＱ２〜Ｑ２９のゲートに
ついては、分圧抵抗が設けられている。すなわち、互い
にほぼ等しい抵抗値の抵抗器Ｒ１５、Ｒ２５、…、Ｒ２
９５が、スイッチ回路ブロックＳＳ１の端子Ｊ１０４と
端子Ｊ１との間に接続されて、端子Ｊ１０３とＪ１との
間の電圧を等しく分圧する。これらの抵抗器Ｒ１５、Ｒ
２５、…、Ｒ２９５の隣接相互接続点は、それぞれ保護
用の抵抗器Ｒ２１〜Ｒ２９１を介して、ＭＯＳＦＥＴＱ
２〜Ｑ２９のゲート回路に接続される。なお、抵抗器Ｒ
１５〜Ｒ２９５に並列接続されるコンデンサＣ１４と抵
抗器Ｒ１３ないしコンデンサＣ２９４と抵抗器Ｒ２９３
などの直列回路は、いわゆるスピードアップ回路と呼ば
れ、ターンオン、ターンオフの過渡的な電圧バランスを
補償する機能を有する。
ついては、分圧抵抗が設けられている。すなわち、互い
にほぼ等しい抵抗値の抵抗器Ｒ１５、Ｒ２５、…、Ｒ２
９５が、スイッチ回路ブロックＳＳ１の端子Ｊ１０４と
端子Ｊ１との間に接続されて、端子Ｊ１０３とＪ１との
間の電圧を等しく分圧する。これらの抵抗器Ｒ１５、Ｒ
２５、…、Ｒ２９５の隣接相互接続点は、それぞれ保護
用の抵抗器Ｒ２１〜Ｒ２９１を介して、ＭＯＳＦＥＴＱ
２〜Ｑ２９のゲート回路に接続される。なお、抵抗器Ｒ
１５〜Ｒ２９５に並列接続されるコンデンサＣ１４と抵
抗器Ｒ１３ないしコンデンサＣ２９４と抵抗器Ｒ２９３
などの直列回路は、いわゆるスピードアップ回路と呼ば
れ、ターンオン、ターンオフの過渡的な電圧バランスを
補償する機能を有する。
【００１９】 いま、全てのＭＯＳＦＥＴがオフしてい
る状態を考えると、それぞれの分圧バイアス用の抵抗器
Ｒ１５、Ｒ２５、…、Ｒ２９５により等しく電圧が分担
されて、この電圧がＭＯＳＦＥＴＱ２〜Ｑ２９の各ゲー
トに印加されている。しかしながら、最下段の根元のＭ
ＯＳＦＥＴＱ１がオフしているので、ＭＯＳＦＥＴＱ２
〜Ｑ２９のソースが開いた回路の状態にあるため、ＭＯ
ＳＦＥＴＱ２〜Ｑ２９のゲート・ソース間電圧はゼロの
状態である。このオフ状態は、最下段の根元のＭＯＳＦ
ＥＴＱ１がオフしているので、仮に他のＭＯＳＦＥＴに
外来ノイズなどが到来しても、安定にオフを維持するこ
とができる。
る状態を考えると、それぞれの分圧バイアス用の抵抗器
Ｒ１５、Ｒ２５、…、Ｒ２９５により等しく電圧が分担
されて、この電圧がＭＯＳＦＥＴＱ２〜Ｑ２９の各ゲー
トに印加されている。しかしながら、最下段の根元のＭ
ＯＳＦＥＴＱ１がオフしているので、ＭＯＳＦＥＴＱ２
〜Ｑ２９のソースが開いた回路の状態にあるため、ＭＯ
ＳＦＥＴＱ２〜Ｑ２９のゲート・ソース間電圧はゼロの
状態である。このオフ状態は、最下段の根元のＭＯＳＦ
ＥＴＱ１がオフしているので、仮に他のＭＯＳＦＥＴに
外来ノイズなどが到来しても、安定にオフを維持するこ
とができる。
【００２０】 ＭＯＳＦＥＴＱ１をオンさせるためのゲ
ート・ソース間の駆動については、絶縁トランスＴ１の
二次巻線の電圧がダイオード１０１、１０２、１０３、
１０４からなる両波整流回路を経て、次に並列接続され
た平滑用コンデンサ１０６と放電用抵抗器１０５を経
て、さらにダイオード１０７と抵抗器Ｒ１１を通って、
ＭＯＳＦＥＴＱ１のゲート・ソース間にオン信号として
送られる。抵抗器Ｒ１１は、ゲートへの電流制限の保護
および寄生発振防止用である。またその一端とＭＯＳＦ
ＥＴＱ１のソースとの間に接続される定電圧ダイオード
Ｄ１２は、ゲートソース間の過電圧保護用である。ダイ
オード１０７の両端とコモン線との間に接続されるトラ
ンジスタ１０８は、絶縁トランスＴ１の二次巻線の電圧
が消滅したときに、自らがオンすることにより、ＭＯＳ
ＦＥＴＱ１のゲートソース間電圧の蓄積電荷を迅速に放
電リセットさせるための電子スイッチである。
ート・ソース間の駆動については、絶縁トランスＴ１の
二次巻線の電圧がダイオード１０１、１０２、１０３、
１０４からなる両波整流回路を経て、次に並列接続され
た平滑用コンデンサ１０６と放電用抵抗器１０５を経
て、さらにダイオード１０７と抵抗器Ｒ１１を通って、
ＭＯＳＦＥＴＱ１のゲート・ソース間にオン信号として
送られる。抵抗器Ｒ１１は、ゲートへの電流制限の保護
および寄生発振防止用である。またその一端とＭＯＳＦ
ＥＴＱ１のソースとの間に接続される定電圧ダイオード
Ｄ１２は、ゲートソース間の過電圧保護用である。ダイ
オード１０７の両端とコモン線との間に接続されるトラ
ンジスタ１０８は、絶縁トランスＴ１の二次巻線の電圧
が消滅したときに、自らがオンすることにより、ＭＯＳ
ＦＥＴＱ１のゲートソース間電圧の蓄積電荷を迅速に放
電リセットさせるための電子スイッチである。
【００２１】 ＭＯＳＦＥＴＱ１がオンすると、ＭＯＳ
ＦＥＴＱ２のソース電位s2が数Ｖの低電位になるので、
分圧用抵抗器Ｒ１５とＲ２５の接続点の電位g2からs2を
引いた差の電圧がＭＯＳＦＥＴＱ２のゲート・ソース間
に印加されてＭＯＳＦＥＴＱ２はオンする。以下順次に
かつ瞬時に最上段のＭＯＳＦＥＴＱ２９まで、オン状態
となる。ただし、上段に行くにしたがって、各ソース電
位は、単なる比例加算値に止まらず、それより高い値に
漸増する。その理由は、各ゲート電圧に対応する電位g
2,g3,..,g29は、電位分割の条件から均等分圧にしてお
く条件がある。一方、各ソース電位s2,s3,...,s29 は各
ＭＯＳＦＥＴＱ２〜Ｑ２８のそれぞれの順方向電圧降下
の値の和であるが、上段に行くにしたがい、各ゲート・
ソース間の駆動電圧が減少してくるため、ドレイン・ソ
ース間電圧が増加してきて、例えば、その総和の電圧で
あるs29 が数百Ｖ程度になることもある。この程度の電
圧まで上昇すると、ＭＯＳＦＥＴ２９のゲート電圧に対
応するg29 との電位差が少なくなり、これ以上の直列個
数の上段まではオン駆動するのは、実現困難な問題とな
ってくる。よって、直列個数を妥当な数に抑えて、スイ
ッチ回路ブロックを形成し、スイッチ回路ブロックを必
要数を直列接続して問題解決とした。
ＦＥＴＱ２のソース電位s2が数Ｖの低電位になるので、
分圧用抵抗器Ｒ１５とＲ２５の接続点の電位g2からs2を
引いた差の電圧がＭＯＳＦＥＴＱ２のゲート・ソース間
に印加されてＭＯＳＦＥＴＱ２はオンする。以下順次に
かつ瞬時に最上段のＭＯＳＦＥＴＱ２９まで、オン状態
となる。ただし、上段に行くにしたがって、各ソース電
位は、単なる比例加算値に止まらず、それより高い値に
漸増する。その理由は、各ゲート電圧に対応する電位g
2,g3,..,g29は、電位分割の条件から均等分圧にしてお
く条件がある。一方、各ソース電位s2,s3,...,s29 は各
ＭＯＳＦＥＴＱ２〜Ｑ２８のそれぞれの順方向電圧降下
の値の和であるが、上段に行くにしたがい、各ゲート・
ソース間の駆動電圧が減少してくるため、ドレイン・ソ
ース間電圧が増加してきて、例えば、その総和の電圧で
あるs29 が数百Ｖ程度になることもある。この程度の電
圧まで上昇すると、ＭＯＳＦＥＴ２９のゲート電圧に対
応するg29 との電位差が少なくなり、これ以上の直列個
数の上段まではオン駆動するのは、実現困難な問題とな
ってくる。よって、直列個数を妥当な数に抑えて、スイ
ッチ回路ブロックを形成し、スイッチ回路ブロックを必
要数を直列接続して問題解決とした。
【００２２】 各スイッチ回路ブロックのＭＯＳＦＥＴ
の直列個数k の選定条件を数式により表してみる。スイ
ッチ全体の印加電圧をＥとし、スイッチ回路ブロックの
個数をｎとし、n 番目のＭＯＳＦＥＴのドレイン・ソー
ス間オン電圧値をＶDnとし、ＭＯＳＦＥＴをオンさせる
ための最小ゲート・ソース間電圧をＶｇmin とすると、
最上段のＭＯＳＦＥＴをオンさせるための条件式は、次
の段落に表される。
の直列個数k の選定条件を数式により表してみる。スイ
ッチ全体の印加電圧をＥとし、スイッチ回路ブロックの
個数をｎとし、n 番目のＭＯＳＦＥＴのドレイン・ソー
ス間オン電圧値をＶDnとし、ＭＯＳＦＥＴをオンさせる
ための最小ゲート・ソース間電圧をＶｇmin とすると、
最上段のＭＯＳＦＥＴをオンさせるための条件式は、次
の段落に表される。
【００２３】Ｅ（１−１／ｎ）−（ＶD1＋ＶD2＋…＋Ｖ
Dn-1）≧Ｖｇmin
Dn-1）≧Ｖｇmin
【００２４】 図５は、プリント基板絶縁構造を示す。
全体を支えるマザーボードＰＣｍに他の全ての部品を直
接又は間接的に取り付ける構造である。マザーボードＰ
Ｃｍの一方の面にほぼ直角にほぼ等間隔にプリント基板
ＰＣ１〜ＰＣ１０を配設し、図示しないＬ字状金具など
を介してハンダ付けする。これにより図示していない
が、隣り合うプリント基板ＰＣ１〜ＰＣ１０のＭＯＳＦ
ＥＴはマザーボードに形成された導電層により直列接続
されることになる。プリント基板ＰＣ１は他のプリント
基板ＰＣ２〜ＰＣ１０よりも突出する長さを有してお
り、その突出部分にリング状コアを用いた絶縁トランス
Ｔ１を取り付ける。これでスイッチ回路ブロックＳＳ１
が構成される。このスイッチ回路ブロックＳＳ１に同様
の構成のスイッチ回路ブロックＳＳ２〜ＳＳ４をマザー
ボードＰＣｍ上に配設し、接続する。スイッチ回路ブロ
ックＳＳ１〜ＳＳ４のそれぞれのプリント基板ＰＣ１に
絶縁トランスＴ１〜Ｔ４が、他のプリント基板より突出
して同一直線上に位置するので、容易に駆動信号線４を
絶縁トランスＴ１〜Ｔ４の一次巻線としてそれぞれのリ
ング状のコアを貫通させることができる。端子３がマザ
ーボードＰＣｍの下側に配設され、端子２がマザーボー
ドＰＣｍの上側に配設されており、電位の分布が一様に
単調増加になるので、マザーボードＰＣｍ上の絶縁につ
いて合理的で容易に小型化できる。なお、この構造の適
用については、図４に示すスイッチ回路に限定されるも
のではなく、多段構成のスイッチ回路に広く適用できる
ものである。
全体を支えるマザーボードＰＣｍに他の全ての部品を直
接又は間接的に取り付ける構造である。マザーボードＰ
Ｃｍの一方の面にほぼ直角にほぼ等間隔にプリント基板
ＰＣ１〜ＰＣ１０を配設し、図示しないＬ字状金具など
を介してハンダ付けする。これにより図示していない
が、隣り合うプリント基板ＰＣ１〜ＰＣ１０のＭＯＳＦ
ＥＴはマザーボードに形成された導電層により直列接続
されることになる。プリント基板ＰＣ１は他のプリント
基板ＰＣ２〜ＰＣ１０よりも突出する長さを有してお
り、その突出部分にリング状コアを用いた絶縁トランス
Ｔ１を取り付ける。これでスイッチ回路ブロックＳＳ１
が構成される。このスイッチ回路ブロックＳＳ１に同様
の構成のスイッチ回路ブロックＳＳ２〜ＳＳ４をマザー
ボードＰＣｍ上に配設し、接続する。スイッチ回路ブロ
ックＳＳ１〜ＳＳ４のそれぞれのプリント基板ＰＣ１に
絶縁トランスＴ１〜Ｔ４が、他のプリント基板より突出
して同一直線上に位置するので、容易に駆動信号線４を
絶縁トランスＴ１〜Ｔ４の一次巻線としてそれぞれのリ
ング状のコアを貫通させることができる。端子３がマザ
ーボードＰＣｍの下側に配設され、端子２がマザーボー
ドＰＣｍの上側に配設されており、電位の分布が一様に
単調増加になるので、マザーボードＰＣｍ上の絶縁につ
いて合理的で容易に小型化できる。なお、この構造の適
用については、図４に示すスイッチ回路に限定されるも
のではなく、多段構成のスイッチ回路に広く適用できる
ものである。
【００２５】 図６は、駆動信号線に保護接地を設けた
回路を示す。図において、エックス線管Ｘ１は、＋側高
圧線と−側高圧線とにより電力供給されており、これら
両高圧線に係る静電容量の電荷を放電させるためにスイ
ッチ回路１、１’が設けられている。すなわち、＋側高
圧線は電流制限用の放電抵抗ＲＲ１を介してスイッチ回
路ブロックＳＳ１〜ＳＳ４が接地間に接続され、−側高
圧線は電流制限用の放電抵抗ＲＲ１’を介してスイッチ
回路ブロックＳＳ１’〜ＳＳ４’が接地間に接続され
る。これら各スイッチブロックＳＳ１〜ＳＳ４及びＳＳ
１’〜ＳＳ４’の駆動トランスＴ１〜Ｔ４及びＴ１’〜
Ｔ４’には、駆動信号線４を順次貫通させる。この駆動
信号線４は上記＋側高圧線と−側高圧線の各高電圧の耐
圧に充分な絶縁被覆を有するポリエチレン線などを使用
する。この駆動信号線４は絶縁トランスＴＴ１の二次巻
線に接続されるとともに、その一端が保護接地点ＰＥ点
において接地される。この絶縁トランスＴＴ１の一次巻
線に駆動信号が印加されて、各スイッチブロックＳＳ１
〜ＳＳ４及びＳＳ１’〜ＳＳ４’を同時にオンさせるこ
とができる。このように構成されたスイッチ回路１、
１’の動作において、絶縁トランスＴＴ１の一次巻線
は、低圧側であり、この低圧側から＋側高圧線と−側高
圧線との間には、絶縁トランスＴＴ１と駆動トランスＴ
１〜Ｔ４及びＴ１’〜Ｔ４’とが中間の保護接地点ＰＥ
点において接地され接地された充分な耐圧を有する駆動
信号線４があるので、高圧側と低圧側とが完全に分離さ
れて、安全であるとともに、雑音信号等による誤動作の
防止をより完全にできる。これはＩＥＣ、ＪＩＳなどの
医用エックス線高電圧装置に関する規格に規定されてい
る高圧側と制御回路との分離規定に適合する。万が一、
絶縁線４が絶縁破壊したとき、高電圧が直接トランスＴ
Ｔ１の１次側に接続される制御回路へ流れ込まず、保護
接地点ＰＥでアースに落ちて安全である。なお、この構
成の適用については、図４に示すスイッチ回路に限定さ
れるものではなく、多段構成のスイッチ回路に広く適用
できるものである。
回路を示す。図において、エックス線管Ｘ１は、＋側高
圧線と−側高圧線とにより電力供給されており、これら
両高圧線に係る静電容量の電荷を放電させるためにスイ
ッチ回路１、１’が設けられている。すなわち、＋側高
圧線は電流制限用の放電抵抗ＲＲ１を介してスイッチ回
路ブロックＳＳ１〜ＳＳ４が接地間に接続され、−側高
圧線は電流制限用の放電抵抗ＲＲ１’を介してスイッチ
回路ブロックＳＳ１’〜ＳＳ４’が接地間に接続され
る。これら各スイッチブロックＳＳ１〜ＳＳ４及びＳＳ
１’〜ＳＳ４’の駆動トランスＴ１〜Ｔ４及びＴ１’〜
Ｔ４’には、駆動信号線４を順次貫通させる。この駆動
信号線４は上記＋側高圧線と−側高圧線の各高電圧の耐
圧に充分な絶縁被覆を有するポリエチレン線などを使用
する。この駆動信号線４は絶縁トランスＴＴ１の二次巻
線に接続されるとともに、その一端が保護接地点ＰＥ点
において接地される。この絶縁トランスＴＴ１の一次巻
線に駆動信号が印加されて、各スイッチブロックＳＳ１
〜ＳＳ４及びＳＳ１’〜ＳＳ４’を同時にオンさせるこ
とができる。このように構成されたスイッチ回路１、
１’の動作において、絶縁トランスＴＴ１の一次巻線
は、低圧側であり、この低圧側から＋側高圧線と−側高
圧線との間には、絶縁トランスＴＴ１と駆動トランスＴ
１〜Ｔ４及びＴ１’〜Ｔ４’とが中間の保護接地点ＰＥ
点において接地され接地された充分な耐圧を有する駆動
信号線４があるので、高圧側と低圧側とが完全に分離さ
れて、安全であるとともに、雑音信号等による誤動作の
防止をより完全にできる。これはＩＥＣ、ＪＩＳなどの
医用エックス線高電圧装置に関する規格に規定されてい
る高圧側と制御回路との分離規定に適合する。万が一、
絶縁線４が絶縁破壊したとき、高電圧が直接トランスＴ
Ｔ１の１次側に接続される制御回路へ流れ込まず、保護
接地点ＰＥでアースに落ちて安全である。なお、この構
成の適用については、図４に示すスイッチ回路に限定さ
れるものではなく、多段構成のスイッチ回路に広く適用
できるものである。
【００２６】 図７は、コモンモードチョークコイルを
用いた駆動回路を示す。図において、駆動信号線４から
絶縁トランスＴＴ１の二次巻線に連なる線をいわゆるコ
モンモードチョークコイルＣＨ１を挿入しておく。この
構成をとることにより、駆動トランスＴ１〜Ｔ４のそれ
ぞれの一次巻線と二次巻線間の微小静電容量ＣＳＳ１〜
ＣＳＳ４を通じてのコモンモード雑音電流の値を小さく
抑えて各スイッチブロックのＭＯＳＦＥＴのゲート・ソ
ース間の通して充放電する際の障害電流を抑制すること
ができる。この結果、スイッチ回路の動作がより安定さ
せることができ、エックス線装置をより安全にすること
ができる。なお、この構成の適用については、図４に示
すスイッチ回路に限定されるものではなく、多段構成の
スイッチ回路に広く適用できるものである。
用いた駆動回路を示す。図において、駆動信号線４から
絶縁トランスＴＴ１の二次巻線に連なる線をいわゆるコ
モンモードチョークコイルＣＨ１を挿入しておく。この
構成をとることにより、駆動トランスＴ１〜Ｔ４のそれ
ぞれの一次巻線と二次巻線間の微小静電容量ＣＳＳ１〜
ＣＳＳ４を通じてのコモンモード雑音電流の値を小さく
抑えて各スイッチブロックのＭＯＳＦＥＴのゲート・ソ
ース間の通して充放電する際の障害電流を抑制すること
ができる。この結果、スイッチ回路の動作がより安定さ
せることができ、エックス線装置をより安全にすること
ができる。なお、この構成の適用については、図４に示
すスイッチ回路に限定されるものではなく、多段構成の
スイッチ回路に広く適用できるものである。
【００２７】 図８は、コモンモードチョークコイルを
用いた駆動回路の特性を示す。スイッチ回路がオンして
いる状態でオフ信号が加わった時点から４ｍｓで完全オ
フ状態となる。
用いた駆動回路の特性を示す。スイッチ回路がオンして
いる状態でオフ信号が加わった時点から４ｍｓで完全オ
フ状態となる。
【００２８】 図９は、比較参考のために示すものであ
って、コモンモードチョークコイル無しの特性を示す。
この場合は、スイッチ回路がオンしている状態でオフ信
号が加わった時点から約１０ｍｓで完全オフ状態とな
る。図８と図９の両方の特性を比較すると、本発明に係
るコモンモードチョークコイルを用いた駆動回路の特性
の方がより早く完全オフ状態となることが理解できる。
って、コモンモードチョークコイル無しの特性を示す。
この場合は、スイッチ回路がオンしている状態でオフ信
号が加わった時点から約１０ｍｓで完全オフ状態とな
る。図８と図９の両方の特性を比較すると、本発明に係
るコモンモードチョークコイルを用いた駆動回路の特性
の方がより早く完全オフ状態となることが理解できる。
【００２９】 図１０は、コモンモードチョークコイル
の外観を示す。２本の芯線をまとめてフェライトコアに
巻いたものである。図では、２個のコモンモードチョー
クコイルを使用しているが、当然１個でもよい。
の外観を示す。２本の芯線をまとめてフェライトコアに
巻いたものである。図では、２個のコモンモードチョー
クコイルを使用しているが、当然１個でもよい。
【００３０】 図１１は、駆動信号立ち上がり成形回路
を示す。駆動信号として、汎用のスイッチングレギュレ
ータ用集積回路Ｕ１を用いて約１００ｋＨｚの信号を発
生させて、この信号でＭＯＳＦＥＴＱＱ１とＱＱ２とを
駆動して、絶縁トランスＴＴ１の一次巻線に約１００ｋ
Ｈｚの信号波形を発生させる。汎用スイッチングレギュ
レータ用集積回路Ｕ１の基準発振周波数を決定させるコ
ンデンサ用端子ＣＴとコモン線との間にはコンデンサＣ
Ｃ１及びトランジスタＱＱ３のコレクタ・エミッタとが
接続され、抵抗用端子ＲＴとコモン線との間には抵抗器
ＲＲ１が接続されて、これらの定数に対応した周波数の
基準発振が起動する。ただし、トランジスタＱＱ３のベ
ースにはＲＲ２を介してインバータ論理回路Ｕ２が接続
されており、その入力につながる端子１１にＨ信号が印
加するときにインバータ論理回路Ｕ２の出力はＬ信号と
なり、トランジスタＱＱ３のコレクタ・エミッタ間が開
放となり、コンデンサＣＣ１も開放となり、汎用スイッ
チングレギュレータ用集積回路Ｕ１の基準発振が初期状
態から起動する。逆に、端子１１の信号がＬ信号のとき
は、この基準発振は停止となる。なお、この構成の適用
については、図４に示すスイッチ回路に限定されるもの
ではなく、多段構成のスイッチ回路に広く適用できるも
のである。
を示す。駆動信号として、汎用のスイッチングレギュレ
ータ用集積回路Ｕ１を用いて約１００ｋＨｚの信号を発
生させて、この信号でＭＯＳＦＥＴＱＱ１とＱＱ２とを
駆動して、絶縁トランスＴＴ１の一次巻線に約１００ｋ
Ｈｚの信号波形を発生させる。汎用スイッチングレギュ
レータ用集積回路Ｕ１の基準発振周波数を決定させるコ
ンデンサ用端子ＣＴとコモン線との間にはコンデンサＣ
Ｃ１及びトランジスタＱＱ３のコレクタ・エミッタとが
接続され、抵抗用端子ＲＴとコモン線との間には抵抗器
ＲＲ１が接続されて、これらの定数に対応した周波数の
基準発振が起動する。ただし、トランジスタＱＱ３のベ
ースにはＲＲ２を介してインバータ論理回路Ｕ２が接続
されており、その入力につながる端子１１にＨ信号が印
加するときにインバータ論理回路Ｕ２の出力はＬ信号と
なり、トランジスタＱＱ３のコレクタ・エミッタ間が開
放となり、コンデンサＣＣ１も開放となり、汎用スイッ
チングレギュレータ用集積回路Ｕ１の基準発振が初期状
態から起動する。逆に、端子１１の信号がＬ信号のとき
は、この基準発振は停止となる。なお、この構成の適用
については、図４に示すスイッチ回路に限定されるもの
ではなく、多段構成のスイッチ回路に広く適用できるも
のである。
【００３１】 図１２は、この駆動信号立ち上がり成形
回路を用いた場合のＭＯＳＦＥＴＱ１のゲート電圧の立
ち上がり波形を示す。図に示すように、立ち上がりが常
に一定の傾きに成形されている。
回路を用いた場合のＭＯＳＦＥＴＱ１のゲート電圧の立
ち上がり波形を示す。図に示すように、立ち上がりが常
に一定の傾きに成形されている。
【００３２】 図１３は、比較参考に示すものであっ
て、この駆動信号立ち上がり成形回路を使用しない場合
の立ち上がり波形の一例を示す。基準発振の波形のどの
タイミングから起動するによって、立ち上がりの波形に
不揃いとなり、この図１３に示す立ち上がり波形では、
スイッチ回路のＭＯＳＦＥＴのスイッチング動作が不安
定となる場合がある。図１２と図１３の両方の立ち上が
りの波形を比較すると、本発明に係る駆動信号立ち上が
り成形回路の作用が理解できる。
て、この駆動信号立ち上がり成形回路を使用しない場合
の立ち上がり波形の一例を示す。基準発振の波形のどの
タイミングから起動するによって、立ち上がりの波形に
不揃いとなり、この図１３に示す立ち上がり波形では、
スイッチ回路のＭＯＳＦＥＴのスイッチング動作が不安
定となる場合がある。図１２と図１３の両方の立ち上が
りの波形を比較すると、本発明に係る駆動信号立ち上が
り成形回路の作用が理解できる。
【００３３】 なお、以上の実施の形態ではスイッチン
グ素子としてＭＯＳＦＥＴについて説明してきたが、Ｉ
ＧＢＴなどの電界効果を利用した他のスイッチング素子
についても定数設計などをなすことにより同様に適用で
きる。
グ素子としてＭＯＳＦＥＴについて説明してきたが、Ｉ
ＧＢＴなどの電界効果を利用した他のスイッチング素子
についても定数設計などをなすことにより同様に適用で
きる。
【００３４】
【発明の効果】 本発明は以上述べたような特徴を有し
ており、ＭＯＳＦＥＴを直列に接続したスイッチ回路に
おいて、その直列個数の上限をなくして任意の高耐圧の
スイッチを得ることができ、かつ、回路構成の実現に付
随するさらなる問題、例えば実装上の問題、保安上の問
題、ノイズ対策の問題なども解決することができた。
ており、ＭＯＳＦＥＴを直列に接続したスイッチ回路に
おいて、その直列個数の上限をなくして任意の高耐圧の
スイッチを得ることができ、かつ、回路構成の実現に付
随するさらなる問題、例えば実装上の問題、保安上の問
題、ノイズ対策の問題なども解決することができた。
【図１】 本発明を適用するエックス線管装置の回路図
を示す。
を示す。
【図２】 本発明に係るスイッチ回路を備えた場合のエ
ックス線管回路の出力電圧波形を示す。
ックス線管回路の出力電圧波形を示す。
【図３】 比較参考のために示すものであって、スイッ
チ回路なしの場合の出力電圧波形を示す。
チ回路なしの場合の出力電圧波形を示す。
【図４】 本発明に係るスイッチ回路の実施の形態の直
列回路構成を示す。
列回路構成を示す。
【図５】 プリント基板絶縁構造を示す。
【図６】 シールド線を利用した駆動回路を示す。
【図７】 コモンモードチョークコイルを用いた駆動回
路を示す。
路を示す。
【図８】 コモンモードチョークコイルを用いた特性を
示す。
示す。
【図９】 比較参考のために示すものであって、コモン
モードチョークコイル無しの特性を示す。
モードチョークコイル無しの特性を示す。
【図１０】 コモンモードチョークコイルの外観を示
す。
す。
【図１１】 駆動信号立ち上がり成形回路を示す。
【図１２】 駆動信号立ち上がり成形回路を用いた場合
のＭＯＳＦＥＴのゲート電圧の立ち上がり波形を示す。
のＭＯＳＦＥＴのゲート電圧の立ち上がり波形を示す。
【図１３】 比較参考のために示すものであって、駆動
信号立ち上がり成形回路を用いないときのＭＯＳＦＥＴ
のゲート電圧の立ち上がり波形の一例を示す。
信号立ち上がり成形回路を用いないときのＭＯＳＦＥＴ
のゲート電圧の立ち上がり波形の一例を示す。
【符号の説明】 １…スイッチ回路 ２…端子 ３…端子 ４…
駆動信号線 ＰＣ１〜ＰＣ１０…プリント基板 ＰＣｍ…マザ
ーボード Ｑ１〜Ｑ２９…ＭＯＳＦＥＴ ＳＳ１〜ＳＳ４…スイ
ッチ回路ブロック Ｔ１〜Ｔ４…絶縁トランス
駆動信号線 ＰＣ１〜ＰＣ１０…プリント基板 ＰＣｍ…マザ
ーボード Ｑ１〜Ｑ２９…ＭＯＳＦＥＴ ＳＳ１〜ＳＳ４…スイ
ッチ回路ブロック Ｔ１〜Ｔ４…絶縁トランス
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX23 AX47 AX55 AX66 BX12 CX07 DX22 DX72 DX83 EX07 EX21 EY01 EY05 EY10 EY12 EY13 EY21 FX12 FX17 FX35 GX01 GX06
Claims (13)
- 【請求項１】 オンオフ駆動信号を発生する高周波源
と、 この高周波源が接続される整流回路を介してゲートに与
えられる駆動信号により導通が制御されるＭＯＳＦＥＴ
とこのＭＯＳＦＥＴのドレイン側に順次直列に接続さ
れ、このＭＯＳＦＥＴの動作に追従して動作する複数個
のＭＯＳＦＥＴからなるスイッチ回路ブロックで、ゲー
トに与えられる制御信号により導通が制御されるＭＯＳ
ＦＥＴのソースとこれに直列接続されたＭＯＳＦＥＴの
ゲート、及び順次直列接続されたＭＯＳＦＥＴのうち最
後に位置するＭＯＳＦＥＴのドレイン間に、それぞれ抵
抗を接続してなる第１のスイッチ回路ブロックと、 この第１スイッチ回路ブロックの高電位側に順次直列接
続される第２〜第ｎのスイッチ回路ブロックで、この第
１スイッチ回路ブロック同様の構成のスイッチ回路ブロ
ックであって、上記駆動信号を高周波源から絶縁トラン
スと整流回路とを介して印加されてなる第２〜第ｎのス
イッチ回路ブロックとからなることを特徴とするスイッ
チ回路。 - 【請求項２】複数のＭＯＳＦＥＴを直列接続し、前記Ｍ
ＯＳＦＥＴの内の低電圧側に位置するものに駆動信号を
与えてターンオンさせることにより、従属的に前記他の
ＭＯＳＦＥＴをターンオンさせる構成のスイッチ回路に
おいて、 前記直列接続されるＭＯＳＦＥＴの両端に印加される電
圧をＥ、その直列個数をｎ、前記ＭＯＳＦＥＴ１、２、
・・・・（ｎのドレイン・ソース間オン電圧値をＶＤ
１，ＶＤ２，・・・・ＶＤｎ、最小のゲート・ソース間
電圧をＶｇｍｉｎとするとき、 Ｅ（１−１／ｎ）−（ＶＤ１＋ＶＤ２＋・・・＋ＶＤｎ
−１）≧Ｖｇｍｉｎ の式を満足するｎ個以下のＭＯＳＦＥＴを直列接続する
ことを特徴とするスイッチ回路。 - 【請求項３】 請求項２において、 前記ｎ個以下のＭＯＳＦＥＴを直列接続して耐圧がＸｋ
Ｖのスイッチ回路ブロックを構成すると共に、前記スイ
ッチ回路ブロックをｍ個直列接続し、前記Ｘとｍとの積
に等しい電圧が前記ｍ個直列接続されたスイッチ回路ブ
ロックの両端に印加される最大電圧ＹｋＶよりも大きく
なる（Ｘ・ｍ＞Ｙ）ように、前記個数ｍを選定すること
を特徴とするスイッチ回路。 - 【請求項４】 オンオフ駆動信号を発生する高周波源
と、 この高周波源が接続される絶縁トランスと整流回路とを
介してゲートに与えられる駆動信号により導通が制御さ
れるＭＯＳＦＥＴとこのＭＯＳＦＥＴのドレイン側に順
次直列に接続され、このＭＯＳＦＥＴの動作に追従して
動作する複数個のＭＯＳＦＥＴからなるスイッチ回路ブ
ロックで、ゲートに与えられる制御信号により導通が制
御されるＭＯＳＦＥＴのソースとこれに直列接続された
ＭＯＳＦＥＴのゲート、及び順次直列接続されたＭＯＳ
ＦＥＴのうち最後に位置するＭＯＳＦＥＴのドレイン間
に、それぞれ抵抗を接続してなる第１のスイッチ回路ブ
ロックと、 この第１のスイッチ回路ブロック同様の構成のスイッチ
回路ブロックであってこの第１スイッチ回路ブロックの
高電位側に順次直列接続される第２〜第ｎのスイッチ回
路ブロックとからなるスイッチ回路であって、 前記各絶縁トランスを各スイッチ回路ブロックを実装す
るプリント基板上の突出する位置に配設して、これら各
絶縁トランスの一次巻線として前記高周波源から単線で
供給することを特徴とするスイッチ回路。 - 【請求項５】 前記高周波源と前記各絶縁トランスとの
間にさらに他の従続接続の絶縁トランスを設けて、この
従続接続の絶縁トランスと前記各絶縁トランスとの接続
線を高電圧耐圧線を用いて耐圧を保持し、その線の一端
を接地することを特徴とする請求項３記載のスイッチ回
路。 - 【請求項６】 前記高電圧耐圧線に直列に２芯シールド
線を直列接続して、その２芯シールド線にコモンモード
チョークコイルを接続してなることを特徴とする請求項
４記載のスイッチ回路。 - 【請求項７】 前記オンオフ駆動信号を発生する高周波
源のオンオフのタイミングをその主発振回路のオンオフ
により行うことを特徴とする請求項１ないし請求項５記
載のスイッチ回路。 - 【請求項８】 オンオフ駆動信号を発生する高周波源
と、 この高周波源が接続される絶縁トランスと整流回路とを
介して制御電極に与えられる駆動信号により導通が制御
されるスイッチング素子とこのスイッチング素子の主電
流端子側に順次直列に接続される複数のスイッチング素
子からなる第１のスイッチ回路ブロックと、 この第１のスイッチ回路ブロック同様の構成のスイッチ
回路ブロックであってこの第１スイッチ回路ブロックの
高電位側に順次直列接続される第２〜第ｎのスイッチ回
路ブロックとからなるスイッチ回路であって、 前記各絶縁トランスを各スイッチ回路ブロックを実装す
るプリント基板上の突出する位置に配設して、これら各
絶縁トランスの一次巻線として前記高周波源から単線で
供給することを特徴とするスイッチ回路。 - 【請求項９】 複数のＭＯＳＦＥＴを直列接続し、前
記ＭＯＳＦＥＴの内の低電圧側に位置するものに駆動信
号を与えてターンオンさせることにより、従属的に前記
他のＭＯＳＦＥＴをターンオンさせるスイッチ回路にお
いて、 前記ＭＯＳＦＥＴの内の低電圧側に位置する前記ＭＯＳ
ＦＥＴを搭載する第１の回路基板と、 この第１の回路基板に搭載され、１次巻線として働く絶
縁被覆導体と該絶縁被覆導体が挿通するコアと２次巻線
とを有する絶縁トランスと、 前記第１の回路基板に搭載され、前記絶縁トランスの２
次巻線に接続されたゲート駆動回路と、 １個又は直列接続された２個以上のＭＯＳＦＥＴを搭載
してなる第２の回路基板と、 前記第１の回路基板と前記複数個の第２の回路基板とが
立てて搭載され、前記第１の回路基板と前記第２の回路
基板の前記ＭＯＳＦＥＴを直列接続する導電層を有する
マザーボードとからなるスイッチ回路ブロックを備え、 前記第１の回路基板は前記第２の回路基板から突出する
突出部分を有し、 前記前記絶縁トランスの前記コアと絶縁被覆導体は前記
第１の回路基板の前記突出部分に支持されていることを
特徴とするスイッチ回路。 - 【請求項１０】 請求項９に記載したスイッチ回路ブロ
ックを複数個前記マザーボードに搭載し、該マザーボー
ドに形成された導電層を通して隣合う前記スイッチ回路
ブロックの前記ＭＯＳＦＥＴを互いに直列接続してなる
ことを特徴とするスイッチ回路。 - 【請求項１１】 オンオフ駆動信号を発生する高周波源
と、 この高周波源が接続される絶縁トランスと整流回路とを
介して制御電極に与えられる駆動信号により導通が制御
されるスイッチング素子とこのスイッチング素子の主電
流端子側に順次直列に接続される複数のスイッチング素
子からなる第１のスイッチ回路ブロックと、 この第１のスイッチ回路ブロック同様の構成のスイッチ
回路ブロックであってこの第１スイッチ回路ブロックの
高電位側に順次直列接続される第２〜第ｎのスイッチ回
路ブロックとからなるスイッチ回路であって、 前記高周波源と前記各絶縁トランスとの間にさらに他の
従続接続の絶縁トランスを設けて、この従続接続の絶縁
トランスと前記各絶縁トランスとの接続線を高電圧耐圧
線を用いて耐圧を保持し、その線の一端を接地すること
を特徴とするスイッチ回路。 - 【請求項１２】 オンオフ駆動信号を発生する高周波源
と、 この高周波源が接続される絶縁トランスと整流回路とを
介して制御電極に与えられる駆動信号により導通が制御
されるスイッチング素子とこのスイッチング素子の主電
流端子側に順次直列に接続される複数のスイッチング素
子からなる第１のスイッチ回路ブロックと、 この第１のスイッチ回路ブロック同様の構成のスイッチ
回路ブロックであってこの第１スイッチ回路ブロックの
高電位側に順次直列接続される第２〜第ｎのスイッチ回
路ブロックとからなるスイッチ回路であって、 前記高周波源と前記各絶縁トランスとの間にさらに他の
従続接続の絶縁トランスを設けて、この従続接続の絶縁
トランスと前記各絶縁トランスとの接続線を高電圧耐圧
線を用いて耐圧を保持し、この高電圧耐圧線に直列に２
芯シールド線を直列接続して、その２芯シールド線にコ
モンモードチョークコイルを接続してなることを特徴と
するスイッチ回路。 - 【請求項１３】 オンオフ駆動信号を発生する高周波源
と、 この高周波源が接続される絶縁トランスと整流回路とを
介して制御電極に与えられる駆動信号により導通が制御
されるスイッチング素子とこのスイッチング素子の主電
流端子側に順次直列に接続される複数のスイッチング素
子からなる第１のスイッチ回路ブロックと、 この第１のスイッチ回路ブロック同様の構成のスイッチ
回路ブロックであってこの第１スイッチ回路ブロックの
高電位側に順次直列接続される第２〜第ｎのスイッチ回
路ブロックとからなるスイッチ回路であって、 前記オンオフ駆動信号を発生する高周波源のオンオフの
タイミングをその主発振回路のオンオフにより行うこと
を特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262783A JP3688192B2 (ja) | 2000-08-31 | 2000-08-31 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262783A JP3688192B2 (ja) | 2000-08-31 | 2000-08-31 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076867A true JP2002076867A (ja) | 2002-03-15 |
| JP3688192B2 JP3688192B2 (ja) | 2005-08-24 |
Family
ID=18750413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000262783A Expired - Lifetime JP3688192B2 (ja) | 2000-08-31 | 2000-08-31 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688192B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324626A (ja) * | 2005-04-19 | 2006-11-30 | Denso Corp | 半導体装置 |
| JP2009037936A (ja) * | 2007-08-03 | 2009-02-19 | Hitachi Medical Corp | 高電圧スイッチ制御回路とそれを用いたｘ線装置 |
| JP2010272809A (ja) * | 2009-05-25 | 2010-12-02 | Mitsubishi Electric Corp | コモンモードチョークコイル及びそれを用いた信号伝送用回路 |
| JP2011061152A (ja) * | 2009-09-14 | 2011-03-24 | Denso Corp | 半導体装置 |
| JP2015513782A (ja) * | 2012-01-31 | 2015-05-14 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| CN108882483A (zh) * | 2018-07-09 | 2018-11-23 | 成都市和门友道智能科技有限公司 | 一种三路控制单火线取电系统 |
| CN109600027A (zh) * | 2019-01-31 | 2019-04-09 | 国网江苏省电力有限公司电力科学研究院 | 一种供电触发一体化的串联高压开关模块 |
| JP2019106802A (ja) * | 2017-12-13 | 2019-06-27 | 株式会社明電舎 | ゲート駆動回路 |
| JP2020022292A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
| JP2020022293A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
-
2000
- 2000-08-31 JP JP2000262783A patent/JP3688192B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324626A (ja) * | 2005-04-19 | 2006-11-30 | Denso Corp | 半導体装置 |
| JP2009037936A (ja) * | 2007-08-03 | 2009-02-19 | Hitachi Medical Corp | 高電圧スイッチ制御回路とそれを用いたｘ線装置 |
| JP2010272809A (ja) * | 2009-05-25 | 2010-12-02 | Mitsubishi Electric Corp | コモンモードチョークコイル及びそれを用いた信号伝送用回路 |
| JP2011061152A (ja) * | 2009-09-14 | 2011-03-24 | Denso Corp | 半導体装置 |
| JP2015513782A (ja) * | 2012-01-31 | 2015-05-14 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| JP2019106802A (ja) * | 2017-12-13 | 2019-06-27 | 株式会社明電舎 | ゲート駆動回路 |
| CN108882483A (zh) * | 2018-07-09 | 2018-11-23 | 成都市和门友道智能科技有限公司 | 一种三路控制单火线取电系统 |
| CN108882483B (zh) * | 2018-07-09 | 2024-01-26 | 成都电精灵电力科技有限公司 | 一种三路控制单火线取电系统 |
| JP2020022293A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
| JP2020022292A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
| JP7014084B2 (ja) | 2018-08-02 | 2022-02-01 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
| JP7021615B2 (ja) | 2018-08-02 | 2022-02-17 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
| CN109600027A (zh) * | 2019-01-31 | 2019-04-09 | 国网江苏省电力有限公司电力科学研究院 | 一种供电触发一体化的串联高压开关模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3688192B2 (ja) | 2005-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081432A (en) | Active reset forward converter employing synchronous rectifiers | |
| KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
| US7535691B2 (en) | Method and apparatus for an in-rush current limiting circuit | |
| EP1231705A2 (en) | A power converter including circuits for improved operational control of synchronous rectifiers therein | |
| US8970148B2 (en) | Method and apparatus for reducing radiated emissions in switching power converters | |
| US6340870B1 (en) | Lighting circuit for discharge lamp | |
| JP2005520474A (ja) | ３端子低電圧パルス幅変調制御ｉｃ | |
| JP2002076867A (ja) | スイッチ回路 | |
| US7525826B2 (en) | Switching power supply apparatus and method | |
| US20040264084A1 (en) | Polarity protection implemented with a mosfet | |
| US20130322125A1 (en) | Driving circuit for a transistor | |
| EP2712082B1 (en) | Power switch circuit with planar transformer drive | |
| US9806602B2 (en) | Radio frequency interference suppression circuit | |
| JP6951631B2 (ja) | 同期整流回路及びスイッチング電源装置 | |
| JP4059330B2 (ja) | Ｇｔｏサイリスタのゲートドライブ装置 | |
| US10673422B2 (en) | Method, circuit, and apparatus to increase robustness to inrush current in power switch devices | |
| US11283439B2 (en) | Semiconductor device | |
| US20230067022A1 (en) | System and methods for reducing auxiliary transformer winding turns | |
| KR101241359B1 (ko) | 레이저 생성용 전원 공급 장치 | |
| JP7053291B2 (ja) | 電力変換装置 | |
| US20230027954A1 (en) | Power converter, switching tube driving method and power system | |
| Muktadir et al. | Variable HVDC supply using fly back transformer with several protective features to the output power BJT/MOSFET | |
| US20230421151A1 (en) | Gate driving circuit | |
| JPH0897351A (ja) | 絶縁型スイッチング電源装置用半導体集積回路装置 | |
| Rahman | Study of Miniature HV power supplies/devices & its circuitry-a widely usable technology in near future. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3688192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |