JP2002076610A - Etching liquid - Google Patents

Etching liquid

Info

Publication number
JP2002076610A
JP2002076610A JP2000257646A JP2000257646A JP2002076610A JP 2002076610 A JP2002076610 A JP 2002076610A JP 2000257646 A JP2000257646 A JP 2000257646A JP 2000257646 A JP2000257646 A JP 2000257646A JP 2002076610 A JP2002076610 A JP 2002076610A
Authority
JP
Japan
Prior art keywords
group
resin
layer
conductor circuit
tetrazole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000257646A
Other languages
Japanese (ja)
Other versions
JP4521951B2 (en
Inventor
Yasushi Inagaki
靖 稲垣
Shinichiro Ichikawa
慎一郎 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000257646A priority Critical patent/JP4521951B2/en
Publication of JP2002076610A publication Critical patent/JP2002076610A/en
Application granted granted Critical
Publication of JP4521951B2 publication Critical patent/JP4521951B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an etching liquid capable of forming a roughed surface having a uniform roughness on an overall surface of a conductor circuit without forming the circuit in an undercut shape. SOLUTION: The etching liquid is used in the case of manufacturing a multilayer printed circuit board in which a conductor circuit and a resin insulating layer are sequentially formed on a board. The liquid comprises a hydrogen peroxide, a sulfuric acid, a tetrazole and/or its derivative.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント配線
板を製造する際に用いられるエッチング液に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching solution used for producing a multilayer printed wiring board.

【0002】[0002]

【従来の技術】近年、電気信号の高周波数化に伴って、
パッケージ基板の材料は、低誘電率、低誘電正接である
ことが求められるようになってきている。そのため、パ
ッケージ基板に用いられる多層プリント配線板は、その
材料が、セラミックから樹脂へとその主流が移りつつあ
る。
2. Description of the Related Art In recent years, with the increase in frequency of electric signals,
The material of the package substrate is required to have a low dielectric constant and a low dielectric loss tangent. Therefore, the mainstream of the material of the multilayer printed wiring board used for the package substrate is shifting from ceramic to resin.

【0003】このような背景の下、樹脂基板を用いた多
層プリント配線板は、例えば、特開平4−55555号
公報等に開示された方法により製造されている。すなわ
ち、まず、銅箔が貼り付けられた銅張積層板に貫通孔を
形成し、続いて無電解銅めっき処理を施すことによりス
ルーホールを形成する。続いて、基板の表面を導体パタ
ーン状にエッチング処理して導体回路を形成し、この導
体回路の表面に、エッチング等により粗化面を形成す
る。そして、この粗化面を有する導体回路上に樹脂絶縁
層を形成した後、露光、現像処理を行ってバイアホール
用開口を形成し、その後、UV硬化、本硬化を経て層間
樹脂絶縁層を形成する。
Under such a background, a multilayer printed wiring board using a resin substrate is manufactured by a method disclosed in, for example, JP-A-4-55555. That is, first, a through hole is formed in the copper-clad laminate to which the copper foil is attached, and then a through hole is formed by performing an electroless copper plating process. Subsequently, the surface of the substrate is etched into a conductor pattern to form a conductor circuit, and a roughened surface is formed on the surface of the conductor circuit by etching or the like. Then, after forming a resin insulation layer on the conductor circuit having the roughened surface, exposure and development are performed to form an opening for a via hole, and then an interlayer resin insulation layer is formed through UV curing and main curing. I do.

【0004】さらに、層間樹脂絶縁層に酸や酸化剤など
により粗化処理を施した後、薄い無電解めっき層を形成
し、この無電解めっき層上にめっきレジストを形成し、
電気めっきにより厚付けを行い、めっきレジスト剥離
後、めっきレジスト下に存在している薄い無電解めっき
層をエッチング液を用いて除去することにより独立した
導体回路を形成し、さらに、酸化(黒化)−還元処理、
Cu−Ni−P針状合金めっき等により導体回路表面に
粗化面を形成する。この工程を繰り返した後、最後に導
体回路を保護するためのソルダーレジスト層を形成し、
さらに、ICチップ等との接続のために開口を形成し、
露出した導体回路にめっき等を施し、半田ペーストを印
刷して半田バンプを形成することにより、多層プリント
配線板の製造を完了する。
Further, after roughening the interlayer resin insulating layer with an acid or an oxidizing agent, a thin electroless plating layer is formed, and a plating resist is formed on the electroless plating layer.
Thickening is performed by electroplating, and after removing the plating resist, the thin electroless plating layer existing under the plating resist is removed using an etchant to form an independent conductor circuit, which is further oxidized (blackened). )-Reduction treatment,
A roughened surface is formed on the conductive circuit surface by Cu-Ni-P needle-like alloy plating or the like. After repeating this process, finally form a solder resist layer to protect the conductor circuit,
Furthermore, an opening is formed for connection with an IC chip or the like,
The production of the multilayer printed wiring board is completed by plating the exposed conductor circuits and printing solder paste to form solder bumps.

【0005】このような多層プリント配線板の製造方法
において、導体回路表面に形成される粗化面は、導体回
路と樹脂絶縁層との密着性を得るためのものである。し
かしながら、酸化(黒化)−還元処理により導体回路表
面に粗化面を形成する場合、導体回路と樹脂絶縁層との
間で充分な密着性を得ることができないという問題があ
った。
In such a method for manufacturing a multilayer printed wiring board, the roughened surface formed on the surface of the conductor circuit is for obtaining the adhesion between the conductor circuit and the resin insulating layer. However, when a roughened surface is formed on the conductor circuit surface by oxidation (blackening) -reduction treatment, there has been a problem that sufficient adhesion between the conductor circuit and the resin insulating layer cannot be obtained.

【0006】また、Cu−Ni−P針状合金めっき等に
より導体回路表面に粗化面を形成する場合には、めっき
処理により導体回路表面だけでなく、下層の樹脂絶縁層
表面にもめっき層が形成されることがあり、この樹脂絶
縁層表面に形成されためっき層は、短絡を引き起こす原
因となるという問題があった。
When a roughened surface is formed on the surface of a conductor circuit by Cu-Ni-P needle-like alloy plating or the like, a plating layer is formed not only on the surface of the conductor circuit but also on the surface of a lower resin insulation layer by plating. May be formed, and there is a problem that the plating layer formed on the surface of the resin insulating layer causes a short circuit.

【発明が解決しようとする課題】[Problems to be solved by the invention]

【0007】このような問題を回避するために、エッチ
ングにより導体回路表面に粗化面を形成する方法が提案
されている。特開平11−87928号公報では、第二
銅錯体と有機酸塩とを含有するエッチング液を用いて、
導体回路表面に粗化面が形成された多層プリント配線板
が開示されており、特開平10−96088号公報で
は、オキソ酸、過酸化物およびアゾールからなるエッチ
ング液により導体回路表面に粗化面を形成する方法が開
示されている。
In order to avoid such a problem, there has been proposed a method of forming a roughened surface on a conductive circuit surface by etching. In JP-A-11-87928, using an etching solution containing a cupric complex and an organic acid salt,
A multilayer printed wiring board having a roughened surface formed on the surface of a conductive circuit is disclosed. Japanese Patent Application Laid-Open No. Hei 10-96088 discloses a roughened surface formed on a conductive circuit surface by an etching solution comprising oxoacid, peroxide and azole. Are disclosed.

【0008】しかしながら、これらの方法を用いて導体
回路表面に粗化面を形成する場合、導体回路表面に均一
な粗さの凹凸を有する粗化面を形成することができず、
導体回路上に樹脂絶縁層を形成し、信頼性試験を行った
後に、導体回路と樹脂絶縁層との間で剥離が発生するこ
とがあった。
However, when a roughened surface is formed on the surface of a conductive circuit by using these methods, a roughened surface having unevenness of uniform roughness cannot be formed on the surface of the conductive circuit.
After forming a resin insulation layer on a conductor circuit and performing a reliability test, peeling may occur between the conductor circuit and the resin insulation layer.

【0009】また、上記の方法を用いて、導体回路表面
に粗化面を形成した場合、この粗化面には、レーザ光を
照射した際に影となるような、基板面にほぼ平行な方向
の凹部が形成される場合がある。そのため、導体回路上
に樹脂絶縁層を形成し、該樹脂絶縁層を開口するために
レーザ光を照射した際に、上記凹部にはレーザ光が照射
されず、粗化面に樹脂残りが発生する。その結果、バイ
アホールを設けるため、上記開口内に金属層を形成した
際に、上記樹脂残りに起因して、導体回路と上記金属層
とが密着せず断線の原因となったり、信頼性試験時に、
導体回路上面に残留していた樹脂が膨れ導体回路と上記
金属層との剥離の原因となったりすることがあった。
When a roughened surface is formed on the surface of a conductor circuit by using the above method, the roughened surface is substantially parallel to the substrate surface so as to form a shadow when irradiated with a laser beam. Direction recesses may be formed. Therefore, when the resin insulating layer is formed on the conductive circuit and the laser light is irradiated to open the resin insulating layer, the concave portion is not irradiated with the laser light, and the resin residue is generated on the roughened surface. . As a result, when a metal layer is formed in the opening to provide a via hole, the conductive circuit and the metal layer do not adhere to each other due to the resin residue when the metal layer is formed. Sometimes
In some cases, the resin remaining on the upper surface of the conductive circuit swells and causes peeling of the conductive circuit from the metal layer.

【0010】また、図13に示すように、オキソ酸、過
酸化物およびアゾールからなるエッチング液を用いて、
基板31上に形成された導体回路35表面に粗化面35
aを形成する場合には、まず、基板31上に形成された
導体回路35表面にアゾールが吸着する(図13(a)
参照)。その後、上記アゾールの未吸着部分がオキソ酸
および過酸化物によりエッチングされ、導体回路表面に
粗化面が形成される。しかしながら、アゾールを用いて
粗化面を形成する場合、導体回路の下部に深い凹部35
bが形成され、導体回路がアンダーカット形状になるこ
とがあった(図13(b)、(c)参照) 図14に示すように、アゾールは導体回路底部側面に吸
着しにくく、そのため、導体回路底部側面が過剰にエッ
チングされ、これが、導体回路の形状がアンダーカット
形状になる一因ではないかと考えられる。なお、図13
(a)〜(c)は、従来の多層プリント配線板の製造工
程において、導体回路表面に粗化面を形成する工程を模
式的に示す断面図であり、図14は、図13(a)にお
けるAの部分拡大図である。
[0010] As shown in FIG. 13, using an etching solution comprising oxo acid, peroxide and azole,
The surface of the conductor circuit 35 formed on the substrate 31 has a roughened surface 35.
When forming a, the azole is first adsorbed on the surface of the conductor circuit 35 formed on the substrate 31 (FIG. 13A).
reference). Thereafter, the unadsorbed portion of the azole is etched with oxo acid and peroxide, and a roughened surface is formed on the surface of the conductor circuit. However, when the roughened surface is formed using azole, a deep recess 35
b was formed, and the conductor circuit sometimes became an undercut shape (see FIGS. 13B and 13C). As shown in FIG. 14, the azole hardly adhered to the bottom side surface of the conductor circuit, so that the conductor It is considered that the side surface of the circuit bottom is excessively etched, which may be a cause of the undercut shape of the conductor circuit. Note that FIG.
(A) to (c) are cross-sectional views schematically showing a step of forming a roughened surface on a conductor circuit surface in a conventional manufacturing process of a multilayer printed wiring board, and FIG. 14 is a sectional view of FIG. 3 is a partially enlarged view of A in FIG.

【0011】このように導体回路がアンダーカット形状
になると、導体回路上に層間樹脂絶縁層を形成した場合
に、アンダーカット部分に樹脂が充填されなかったり、
アンダーカット部分と樹脂との密着性が低かったりし、
層間樹脂絶縁層にクラックが発生したり、層間樹脂絶縁
層と導体回路との剥離が発生することがあった。
When the conductor circuit has an undercut shape as described above, when an interlayer resin insulating layer is formed on the conductor circuit, the undercut portion is not filled with resin,
The adhesion between the undercut part and the resin is low,
Cracks may occur in the interlayer resin insulation layer, and peeling between the interlayer resin insulation layer and the conductor circuit may occur.

【0012】本発明は、上述の問題を解決するためにな
されたものであり、その目的は、多層プリント配線板を
製造する際に用いるエッチング液であって、導体回路を
アンダーカット形状にすることなく、導体回路表面の全
体に均一な粗さの凹凸を有する粗化面を形成することが
できるエッチング液を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an etching solution used for manufacturing a multilayer printed wiring board, in which a conductive circuit has an undercut shape. Another object of the present invention is to provide an etchant capable of forming a roughened surface having unevenness with a uniform roughness over the entire surface of a conductor circuit.

【0013】[0013]

【課題を解決するための手段】本発明者らは、上記目的
の実現に向け鋭意研究した結果、過酸化水素と硫酸とテ
トラゾールおよび/またはその誘導体とを含むエッチン
グ液は、導体回路表面に粗化面を形成する際に、均一な
粗さの凹凸を有する粗化面を形成することができ、アン
ダーカットを形成しないことを見いだし、以下に示す内
容を要旨構成とする発明に到達した。
Means for Solving the Problems The inventors of the present invention have conducted intensive studies to achieve the above object, and as a result, an etching solution containing hydrogen peroxide, sulfuric acid, tetrazole and / or a derivative thereof has a rough surface on a conductive circuit surface. When forming a roughened surface, it was found that a roughened surface having unevenness with a uniform roughness could be formed and no undercut was formed, and the inventors reached an invention having the following content as a gist configuration.

【0014】即ち、本発明のエッチング液は、基板上に
導体回路と樹脂絶縁層とが順次形成された多層プリント
配線板を製造する際に用いられ、過酸化水素と硫酸とテ
トラゾールおよび/またはその誘導体とからなることを
特徴とする。
That is, the etching solution of the present invention is used when manufacturing a multilayer printed wiring board in which a conductor circuit and a resin insulating layer are sequentially formed on a substrate, and is used for producing hydrogen peroxide, sulfuric acid, tetrazole and / or tetrazole. And a derivative.

【0015】本発明のエッチング液において、上記テト
ラゾールの誘導体は、炭素数1〜20のアルキル基、炭
素数3〜10のシクロアルキル基、炭素数7〜20のア
ルキルフェニル基、アミノ基、フェニル基、メルカプト
基、炭素数1〜10のアルキルメルカプト基、または、
炭素数1〜10のカルボキシアルキル基を有することが
望ましい。
In the etching solution of the present invention, the tetrazole derivative may be an alkyl group having 1 to 20 carbon atoms, a cycloalkyl group having 3 to 10 carbon atoms, an alkylphenyl group having 7 to 20 carbon atoms, an amino group, or a phenyl group. , A mercapto group, an alkylmercapto group having 1 to 10 carbon atoms, or
It is desirable to have a carboxyalkyl group having 1 to 10 carbon atoms.

【0016】また、上記エッチング液において、上記過
酸化水素の濃度は、1〜50g/lであり、上記硫酸の
濃度は、1〜50g/lであり、上記テトラゾールおよ
び/またはその誘導体の濃度は、0.1〜30g/lで
あることが望ましい。
In the etching solution, the concentration of the hydrogen peroxide is 1 to 50 g / l, the concentration of the sulfuric acid is 1 to 50 g / l, and the concentration of the tetrazole and / or its derivative is , 0.1 to 30 g / l.

【0017】[0017]

【発明の実施の形態】本発明のエッチング液は、基板上
に導体回路と樹脂絶縁層とが順次形成された多層プリン
ト配線板を製造する際に用いられ、過酸化水素と硫酸と
テトラゾールおよび/またはその誘導体(以下、テトラ
ゾール化合物ともいう)とからなることを特徴とする。
BEST MODE FOR CARRYING OUT THE INVENTION The etching solution of the present invention is used for manufacturing a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, and is used for producing hydrogen peroxide, sulfuric acid, tetrazole and / or tetrazole. Or a derivative thereof (hereinafter, also referred to as a tetrazole compound).

【0018】上記エッチング液によれば、多層プリント
配線板を製造する際に、導体回路をアンダーカット形状
にすることなく、導体回路表面の全体に均一な粗さの凹
凸を有する粗化面を形成することができる。これは、以
下のような理由によるものではないかと推察される。
According to the above-mentioned etching solution, when manufacturing a multilayer printed wiring board, a roughened surface having unevenness of uniform roughness is formed on the entire surface of the conductor circuit without forming the conductor circuit in an undercut shape. can do. This is presumed to be due to the following reasons.

【0019】即ち、上記エッチング液は、下記反応式
(1)〜(3)に示す反応の進行により導体回路表面を
エッチングする。 Cu+H22 +H2 SO4 →CuSO4 +2H2 O・・・(1) Cu+H22 →CuO+H2 O・・・(2) CuO+H2 SO4 →CuSO4 +H2 O・・・(3) なお、上記反応式(1)〜(3)は、導体回路を構成す
る材料が銅である場合に進行するエッチングの反応式を
示したものである。
That is, the above-mentioned etching solution etches the conductor circuit surface by the progress of the reactions shown in the following reaction formulas (1) to (3). Cu + H 2 O 2 + H 2 SO 4 → CuSO 4 + 2H 2 O (1) Cu + H 2 O 2 → CuO + H 2 O (2) CuO + H 2 SO 4 → CuSO 4 + H 2 O (3) The above reaction formulas (1) to (3) show the reaction formulas of etching that proceed when the material forming the conductor circuit is copper.

【0020】しかしながら、過酸化水素および硫酸と銅
との反応では、導体回路表面全体がほぼ均一にエッチン
グされ、導体回路表面に粗化面を形成することはできな
い。そのため、本発明のエッチング液は、テトラゾール
化合物を含んでいる。
However, in the reaction between copper and hydrogen peroxide or sulfuric acid, the entire surface of the conductor circuit is etched substantially uniformly, and a roughened surface cannot be formed on the surface of the conductor circuit. Therefore, the etching solution of the present invention contains a tetrazole compound.

【0021】図1は、(a)〜(c)は、本発明のエッ
チング液を用いて、導体回路表面に粗化面を形成する工
程を模式的に示す断面図であり、図2は、図1(a)に
おけるAの部分拡大図である。
FIGS. 1A to 1C are cross-sectional views schematically showing steps of forming a roughened surface on a conductor circuit surface using the etching solution of the present invention. It is the elements on larger scale of A in FIG. 1 (a).

【0022】本発明のエッチング液は、テトラゾール化
合物を含んでいるため、本発明のエッチング液と導体回
路とが接触した場合、まず、基板21上に形成された導
体回路25表面に上記エッチング液に含まれるテトラゾ
ール化合物が化学吸着する(図1(a)参照)。その
後、過酸化水素および硫酸により上記テトラゾール化合
物の未吸着部分が主にエッチングされ、上記テトラゾー
ル化合物の吸着部分はエッチングされにくい(図1
(b)参照)。その結果、導体回路25表面の全体に粗
化面25aが形成される(図1(c)参照)。
Since the etching solution of the present invention contains a tetrazole compound, when the etching solution of the present invention comes into contact with a conductor circuit, first, the surface of the conductor circuit 25 formed on the substrate 21 is applied to the etching solution. The contained tetrazole compound is chemically adsorbed (see FIG. 1A). Thereafter, the unadsorbed portion of the tetrazole compound is mainly etched by hydrogen peroxide and sulfuric acid, and the adsorbed portion of the tetrazole compound is hardly etched (FIG. 1).
(B)). As a result, a roughened surface 25a is formed on the entire surface of the conductor circuit 25 (see FIG. 1C).

【0023】一般に、テトラゾール等のアゾール化合物
と銅との吸着は、アゾール化合物中の窒素原子のローン
ペア電子が銅に配位する化学吸着であると考えられてい
る。また、本発明のエッチング液に用いるテトラゾール
化合物は、4個の窒素原子を含むテトラゾール骨格を有
するものである。これらのことから、テトラゾール化合
物は、アゾール類の中でも、極めて銅に吸着し易いと考
えられる。そのため、通常、アゾール等が吸着しにくい
導体回路底部側面にも、テトラゾール化合物であれば吸
着することができる。
In general, it is considered that the adsorption between an azole compound such as tetrazole and copper and copper is a chemical adsorption in which a lawn pair electron of a nitrogen atom in the azole compound coordinates to copper. Further, the tetrazole compound used in the etching solution of the present invention has a tetrazole skeleton containing four nitrogen atoms. From these facts, it is considered that the tetrazole compound is extremely easily adsorbed on copper among the azoles. Therefore, a tetrazole compound can be normally adsorbed to the bottom side surface of the conductor circuit where azole or the like is not easily adsorbed.

【0024】従って、本発明のエッチング液では、図2
に示すように、エッチング液に含まれるテトラゾール化
合物が、導体回路25底部側面においても吸着するた
め、粗化面形成処理により導体回路をアンダーカット形
状にすることがないのではないかと考えられる。
Therefore, in the etching solution of the present invention, FIG.
As shown in (4), since the tetrazole compound contained in the etching solution is also adsorbed on the bottom side surface of the conductor circuit 25, it is considered that the conductor circuit may not be undercut by the roughened surface forming process.

【0025】本発明のエッチング液に含まれるテトラゾ
ール誘導体としては、例えば、炭素数1〜20のアルキ
ル基、炭素数3〜10のシクロアルキル基、炭素数7〜
20のアルキルフェニル基、アミノ基、フェニル基、メ
ルカプト基、炭素数1〜10のアルキルメルカプト基、
または、炭素数1〜10のカルボキシアルキル基を有す
るテトラゾール誘導体が挙げられる。
As the tetrazole derivative contained in the etching solution of the present invention, for example, an alkyl group having 1 to 20 carbon atoms, a cycloalkyl group having 3 to 10 carbon atoms,
20 alkylphenyl groups, amino groups, phenyl groups, mercapto groups, alkylmercapto groups having 1 to 10 carbon atoms,
Alternatively, a tetrazole derivative having a carboxyalkyl group having 1 to 10 carbon atoms can be used.

【0026】上記炭素数1〜20のアルキル基として
は、例えば、メチル基、エチル基、プロピル基、イソプ
ロピル基、ブチル基、sec−ブチル基、tert−ブ
チル基、ペンチル基、ヘキシル基、ヘプチル基、オクチ
ル基、ノニル基、デシル基、ウンデシル基、ドデシル
基、トリデシル基、テトラジシル基、ペンタデシル基、
ヘキサデシル基、ヘプタデシル基、オクタデシル基、ノ
ナデシル基、イコシル基等が挙げられる。
Examples of the alkyl group having 1 to 20 carbon atoms include a methyl group, an ethyl group, a propyl group, an isopropyl group, a butyl group, a sec-butyl group, a tert-butyl group, a pentyl group, a hexyl group and a heptyl group. , Octyl group, nonyl group, decyl group, undecyl group, dodecyl group, tridecyl group, tetradisyl group, pentadecyl group,
Examples include a hexadecyl group, a heptadecyl group, an octadecyl group, a nonadecyl group and an icosyl group.

【0027】上記炭素数1〜20のアルキル基を有する
テトラゾール誘導体としては、例えば、1−メチル−テ
トラゾール、5−メチル−テトラゾール、1−エチル−
テトラゾール、5−エチル−テトラゾール、1−プロピ
ル−テトラゾール、5−プロピル−テトラゾール、5−
ブチル−テトラゾール等が挙げられる。
Examples of the tetrazole derivative having an alkyl group having 1 to 20 carbon atoms include, for example, 1-methyl-tetrazole, 5-methyl-tetrazole, 1-ethyl-
Tetrazole, 5-ethyl-tetrazole, 1-propyl-tetrazole, 5-propyl-tetrazole, 5-
Butyl-tetrazole and the like.

【0028】上記炭素数3〜10のシクロアルキル基と
しては、例えば、シクロプロピル基、シクロブチル基、
シクロペンチル基、シクロヘキシル基、メチルシクロヘ
キシル基、シクロヘプチル基、シクロオクチル基、シク
ロノニル基、シクロデシル基等が挙げられる。
The cycloalkyl group having 3 to 10 carbon atoms includes, for example, cyclopropyl group, cyclobutyl group,
Examples thereof include a cyclopentyl group, a cyclohexyl group, a methylcyclohexyl group, a cycloheptyl group, a cyclooctyl group, a cyclononyl group, and a cyclodecyl group.

【0029】上記炭素数3〜10のシクロアルキル基を
有するテトラゾール誘導体としては、例えば、1−シク
ロプロピル−テトラゾール、5−シクロプロピル−テト
ラゾール、1−シクロヘキシル−テトラゾール、5−シ
クロヘキシル−テトラゾール等が挙げられる。
Examples of the tetrazole derivative having a cycloalkyl group having 3 to 10 carbon atoms include 1-cyclopropyl-tetrazole, 5-cyclopropyl-tetrazole, 1-cyclohexyl-tetrazole, 5-cyclohexyl-tetrazole and the like. Can be

【0030】上記炭素数7〜20のアルキルフェニル基
としては、例えば、メチルフェニル基、エチルフェニル
基、プロピルフェニル基、イソプロピルフェニル基、ブ
チルフェニル基、sec−ブチルフェニル基、tert
−ブチルフェニル基、ペンチルフェニル基、ヘキシルフ
ェニル基、ヘプチルフェニル基、オクチルフェニル基、
ノニルフェニル基、デシルフェニル基、ウンデシル基、
ドデシルフェニル基、トリデシルフェニル基、テトラデ
シルフェニル基等が挙げられる。
Examples of the alkylphenyl group having 7 to 20 carbon atoms include methylphenyl, ethylphenyl, propylphenyl, isopropylphenyl, butylphenyl, sec-butylphenyl, tert
-Butylphenyl group, pentylphenyl group, hexylphenyl group, heptylphenyl group, octylphenyl group,
Nonylphenyl group, decylphenyl group, undecyl group,
A dodecylphenyl group, a tridecylphenyl group, a tetradecylphenyl group, and the like.

【0031】上記炭素数7〜20のアルキルフェニル基
を有するテトラゾール誘導体としては、例えば、1−
(3−メチルフェニル)−テトラゾール、5−(3−メ
チルフェニル)−テトラゾール、1−(3−エチルフェ
ニル)−テトラゾール、5−(3−エチルフェニル)−
テトラゾール等が挙げられる。
Examples of the tetrazole derivative having an alkylphenyl group having 7 to 20 carbon atoms include, for example, 1-
(3-methylphenyl) -tetrazole, 5- (3-methylphenyl) -tetrazole, 1- (3-ethylphenyl) -tetrazole, 5- (3-ethylphenyl)-
Tetrazole and the like.

【0032】上記アミノ基を有するテトラゾール誘導体
としては、例えば、5−アミノテトラゾール、1−メチ
ル−5−アミノテトラゾール、α−ベンジル−5−アミ
ノテトラゾール、β−ベンジル−5−アミノテトラゾー
ル等が挙げられる。
Examples of the tetrazole derivative having an amino group include 5-aminotetrazole, 1-methyl-5-aminotetrazole, α-benzyl-5-aminotetrazole, β-benzyl-5-aminotetrazole and the like. .

【0033】上記フェニル基を有するテトラゾール誘導
体としては、例えば、1−フェニル−1H−テトラゾー
ル、5−フェニル−2H−テトラゾール等が挙げられ
る。
Examples of the tetrazole derivative having a phenyl group include 1-phenyl-1H-tetrazole and 5-phenyl-2H-tetrazole.

【0034】上記メルカプト基を有するテトラゾール誘
導体としては、例えば、1−メルカプト−テトラゾー
ル、5−メルカプト−テトラゾール等が挙げられる。
Examples of the tetrazole derivative having a mercapto group include 1-mercapto-tetrazole and 5-mercapto-tetrazole.

【0035】上記炭素数1〜10のアルキルメルカプト
基としては、例えば、メチルメルカプト基、エチルメル
カプト基、プロピルメルカプト基、イソプロピルメルカ
プト基、ブチルメルカプト基、sec−ブチルメルカプ
ト基、tert−ブチルメルカプト基、ペンチルメルカ
プト基、ヘキシルメルカプト基、ヘプチルメルカプト
基、オクチルメルカプト基、ノニルメルカプト基、デシ
ルメルカプト基等が挙げられる。
The alkyl mercapto group having 1 to 10 carbon atoms includes, for example, methyl mercapto group, ethyl mercapto group, propyl mercapto group, isopropyl mercapto group, butyl mercapto group, sec-butyl mercapto group, tert-butyl mercapto group, Examples include a pentyl mercapto group, a hexyl mercapto group, a heptyl mercapto group, an octyl mercapto group, a nonyl mercapto group, and a decyl mercapto group.

【0036】上記1〜10のアルキルメルカプト基を有
するテトラゾール誘導体としては、例えば、1−メチル
メルカプト−テトラゾール、5−メチルメルカプト−テ
トラゾール、1−エチルメルカプト−テトラゾール、5
−エチルメルカプト−テトラゾール、1−プロピルメル
カプト−テトラゾール、5−プロピルメルカプト−テト
ラゾール、5−ブチルメルカプト−テトラゾール等が挙
げられる。
Examples of the tetrazole derivative having an alkylmercapto group of 1 to 10 include 1-methylmercapto-tetrazole, 5-methylmercapto-tetrazole, 1-ethylmercapto-tetrazole,
-Ethylmercapto-tetrazole, 1-propylmercapto-tetrazole, 5-propylmercapto-tetrazole, 5-butylmercapto-tetrazole and the like.

【0037】上記炭素数1〜10のカルボキシアルキル
基としては、例えば、カルボキシメチル基、カルボキシ
エチル基、カルボキシプロピル基、カルボキシイソプロ
ピル基、カルボキシブチル基、カルボキシペンチル基、
カルボキシヘキシル基、カルボキシヘプチル基、カルボ
キシオクチル基、カルボキシノニル基等が挙げられる。
Examples of the carboxyalkyl group having 1 to 10 carbon atoms include carboxymethyl, carboxyethyl, carboxypropyl, carboxyisopropyl, carboxybutyl, carboxypentyl,
Examples include a carboxyhexyl group, a carboxyheptyl group, a carboxyoctyl group, a carboxynonyl group, and the like.

【0038】上記1〜10のカルボキシアルキル基を有
するテトラゾール誘導体としては、例えば、1−カルボ
キシメチル−テトラゾール、5−カルボキシメチル−テ
トラゾール、1−カルボキシエチル−テトラゾール、5
−カルボキシエチル−テトラゾール、1−カルボキシプ
ロピル−テトラゾール、5−カルボキシプロピル−テト
ラゾール、1−カルボキシブチル−テトラゾール、5−
カルボキシブチル−テトラゾール等が挙げられる。
Examples of the tetrazole derivatives having 1 to 10 carboxyalkyl groups include 1-carboxymethyl-tetrazole, 5-carboxymethyl-tetrazole, 1-carboxyethyl-tetrazole,
-Carboxyethyl-tetrazole, 1-carboxypropyl-tetrazole, 5-carboxypropyl-tetrazole, 1-carboxybutyl-tetrazole, 5-
Carboxybutyl-tetrazole and the like.

【0039】これらのテトラゾール誘導体のなかでは、
アミノ基を有するテトラゾール誘導体やフェニル基を有
するテトラゾール誘導体がより望ましい。
Among these tetrazole derivatives,
A tetrazole derivative having an amino group and a tetrazole derivative having a phenyl group are more preferable.

【0040】本発明のエッチング液に含まれる過酸化水
素の濃度としては、1〜50g/lが望ましい。上記過
酸化水素の濃度が1g/l未満であったり、50g/l
を超えると、余り深くエッチングすることができない場
合がある。より望ましくは、5〜40g/lである。
The concentration of hydrogen peroxide contained in the etching solution of the present invention is desirably 1 to 50 g / l. The concentration of the hydrogen peroxide is less than 1 g / l or 50 g / l
If it exceeds, it may not be possible to etch too deeply. More preferably, it is 5 to 40 g / l.

【0041】また、上記エッチング液に含まれる硫酸の
濃度としては、1〜50g/lが望ましい。上記硫酸の
濃度が1g/l未満であったり、50g/lを超える
と、余り深くエッチングすることができない場合があ
る。より望ましくは、5〜40g/lである。
The concentration of sulfuric acid contained in the etching solution is desirably 1 to 50 g / l. If the concentration of the sulfuric acid is less than 1 g / l or more than 50 g / l, it may not be possible to etch too deeply. More preferably, it is 5 to 40 g / l.

【0042】また、上記エッチング液に含まれるテトラ
ゾールおよび/またはその誘導体の濃度としては、0.
1〜30g/lが望ましい。上記テトラゾールおよび/
またはその誘導体の濃度が0.1g/l未満では、充分
な凹凸を有する粗化面を形成することができない場合が
あり、30g/lを超えると、導体回路表面全体にテト
ラゾール化合物が吸着するため、充分な凹凸を有する粗
化面を形成することができない場合がある。より望まし
くは、1〜20g/lである。
The concentration of tetrazole and / or its derivative contained in the above-mentioned etching solution is set to 0.1.
1-30 g / l is desirable. The above tetrazole and / or
Alternatively, if the concentration of the derivative is less than 0.1 g / l, a roughened surface having sufficient unevenness may not be formed, and if it exceeds 30 g / l, the tetrazole compound is adsorbed on the entire surface of the conductor circuit. In some cases, a roughened surface having sufficient unevenness cannot be formed. More preferably, it is 1 to 20 g / l.

【0043】本発明のエッチング液は、上記した構成成
分以外に、アルコール、エッチング液分解剤、安定剤、
仕上がり剤、光沢剤等を含んでいてもよい。上記アルコ
ールとしては特に限定されず、例えば、メタノール、エ
タノール、ブタノール、プロパノール、ペンタノール、
ヘキサノール等が挙げられる。これらのなかでは、揮発
しにくい点から、プロパノール、ペンタノール、ヘキサ
ノールが望ましい。本発明のエッチング液に含まれる上
記アルコールの濃度としては特に限定されないが、1〜
20ml/lが望ましい。
The etching solution of the present invention contains, in addition to the above-mentioned components, alcohol, an etching solution decomposer, a stabilizer,
It may contain finishing agents, brighteners and the like. The alcohol is not particularly limited and includes, for example, methanol, ethanol, butanol, propanol, pentanol,
Hexanol and the like. Of these, propanol, pentanol, and hexanol are desirable because they are less likely to volatilize. The concentration of the alcohol contained in the etching solution of the present invention is not particularly limited,
20 ml / l is desirable.

【0044】このような構成からなる本発明のエッチン
グ液は、多層プリント配線板を製造する際に、導体回路
をアンダーカット形状にすることなく、導体回路表面の
全体に均一な粗さの凹凸を有する粗化面を形成すること
ができる。また、上記エッチング液を用いると、後述す
る多層プリント配線板の製造工程において、薄膜導体層
を除去すると同時に、粗化面を有する導体回路を形成す
ることができる。
The etching solution of the present invention having the above-mentioned structure can be used for producing a multilayer printed wiring board without forming an undercut shape on the conductor circuit and forming unevenness of uniform roughness on the entire surface of the conductor circuit. Having a roughened surface. When the above-mentioned etching solution is used, a conductor circuit having a roughened surface can be formed at the same time as removing the thin-film conductor layer in a later-described manufacturing process of a multilayer printed wiring board.

【0045】次に、本発明のエッチング液が用いて行う
多層プリント配線板の製造工程について簡単に説明す
る。 (1) まず、絶縁性基板の表面に導体回路が形成された基
板を作製する。上記絶縁性基板としては、ガラスエポキ
シ基板、ビスマレイミド−トリアジン樹脂基板、銅張積
層板等の樹脂基板が望ましい。このとき、この絶縁性基
板に貫通孔を設けてもよい。この場合、貫通孔は直径1
00〜300μmのドリル、レーザ光等を用いて形成す
ることが望ましい。
Next, a brief description will be given of a process of manufacturing a multilayer printed wiring board using the etching solution of the present invention. (1) First, a substrate having a conductive circuit formed on the surface of an insulating substrate is manufactured. As the insulating substrate, a resin substrate such as a glass epoxy substrate, a bismaleimide-triazine resin substrate, and a copper-clad laminate is desirable. At this time, a through hole may be provided in the insulating substrate. In this case, the through hole has a diameter of 1
It is desirable to form it using a drill of 100 to 300 μm, a laser beam or the like.

【0046】次に、上記基板上に導体回路を形成する。
すなわち、無電解めっき等により基板上に薄膜導体層を
形成し、さらに、該薄膜導体層上の一部にめっきレジス
トを形成した後、めっきレジスト非形成部に、電気めっ
き層を形成する。続いて、上記めっきレジストを剥離
し、その後、硫酸/過酸化水素水溶液、塩化第二鉄、塩
化第二銅、過硫酸アンモニウム等の過硫酸塩の水溶液等
を用いて該めっきレジスト下に存在する薄膜導体層を除
去することにより導体回路を形成する。
Next, a conductor circuit is formed on the substrate.
That is, a thin-film conductor layer is formed on a substrate by electroless plating or the like, a plating resist is formed on a part of the thin-film conductor layer, and an electroplating layer is formed on a portion where no plating resist is formed. Subsequently, the plating resist is peeled off, and then, a thin film existing under the plating resist using an aqueous solution of a sulfuric acid / hydrogen peroxide aqueous solution, an aqueous solution of a persulfate such as ferric chloride, cupric chloride, or ammonium persulfate, or the like. A conductor circuit is formed by removing the conductor layer.

【0047】上記無電解めっきや電気めっきとしては、
銅めっきが望ましい。本発明のエッチング液を使用する
対象として適しているからである。また、絶縁性基板に
貫通孔を設けた場合には、薄膜導体層を形成する際に、
該貫通孔の壁面にも同時に無電解めっきを施してスルー
ホールを形成することにより、基板の両面の導体回路間
を電気的に接続してもよい。
As the above electroless plating and electroplating,
Copper plating is preferred. This is because the etching solution of the present invention is suitable for use. Also, when a through hole is provided in the insulating substrate, when forming the thin film conductor layer,
By simultaneously applying electroless plating to the wall surfaces of the through holes to form through holes, the conductor circuits on both surfaces of the substrate may be electrically connected.

【0048】また、銅張基板を用いるか、基板上に無電
解めっきを施してベタの導体層を形成した後、基板上に
導体回路形状のエッチングレジストを形成し、エッチン
グを行うことにより導体回路を形成してもよい。
After a solid conductor layer is formed by using a copper-clad substrate or by performing electroless plating on the substrate, an etching resist having a conductor circuit shape is formed on the substrate, and the conductor circuit is etched. May be formed.

【0049】(2) 次に、導体回路表面に粗化面を形成す
る。この工程において、本発明のエッチング液を使用す
ることができる。具体的には、上記エッチング液中に導
体回路の形成された基板を浸漬したり、上記基板を上記
エッチング液でスプレー処理したりすることにより粗化
面を形成する。
(2) Next, a roughened surface is formed on the surface of the conductor circuit. In this step, the etching solution of the present invention can be used. Specifically, a roughened surface is formed by immersing the substrate on which the conductive circuit is formed in the etching solution or spraying the substrate with the etching solution.

【0050】この粗化面の凹凸の平均深さは、0.1〜
10μmが望ましい。上記平均深さが0.1μm未満で
は、導体回路と樹脂絶縁層との密着性が低く、該樹脂絶
縁層が剥がれてしまうことがあり、上記平均深さが、1
0μmを超えると、導体回路が薄くなりすぎたり、粗化
面の凹凸が相殺されてしまったり、導体回路の上に形成
した樹脂絶縁層にレーザで開口を形成した際に、粗化面
に樹脂残りが発生し、導体回路と樹脂絶縁層との密着性
や電気特性が低下してしまうことがある。
The average depth of the irregularities on the roughened surface is 0.1 to
10 μm is desirable. If the average depth is less than 0.1 μm, the adhesion between the conductor circuit and the resin insulating layer is low, and the resin insulating layer may be peeled off.
If the thickness exceeds 0 μm, the conductor circuit becomes too thin, the unevenness of the roughened surface is canceled out, or when an opening is formed by a laser in the resin insulating layer formed on the conductor circuit, the resin is formed on the roughened surface. The residue may be generated, and the adhesion between the conductor circuit and the resin insulating layer and the electrical characteristics may be reduced.

【0051】より望ましくは、0.5〜5μmである。
上記粗化面の凹凸の平均高さがこの範囲であれば、導体
回路と樹脂絶縁層との間に充分な密着性を得ることがで
き、導体回路の上に形成した樹脂絶縁層にレーザで開口
を形成しても、粗化面に樹脂残りが発生することがな
い。また、上記(1)の工程で、薄膜導体層を除去する
際に本発明のエッチング液を用いることにより、薄膜導
体層の除去と粗化面の形成とを同時に行うことができ
る。
More preferably, it is 0.5 to 5 μm.
If the average height of the irregularities on the roughened surface is within this range, sufficient adhesion between the conductor circuit and the resin insulation layer can be obtained, and the resin insulation layer formed on the conductor circuit is irradiated with a laser. Even when the openings are formed, no resin residue is generated on the roughened surface. Further, by using the etching solution of the present invention when removing the thin film conductor layer in the step (1), the removal of the thin film conductor layer and the formation of the roughened surface can be performed simultaneously.

【0052】(3) 次に、この粗化面を有する導体回路が
形成された基板上に層間樹脂絶縁層を形成する。上記層
間樹脂絶縁層の材料としては、粗化面形成用樹脂組成
物、ポリフェニレンエーテル樹脂、ポリオレフィン樹
脂、フッ素樹脂、熱可塑性エラストマー等が挙げられ
る。上記層間樹脂絶縁層は、未硬化の樹脂を塗布して形
成してもよく、また、未硬化の樹脂フィルムを熱圧着し
て形成してもよい。さらに、未硬化の樹脂フィルムの片
面に銅箔等の金属層が形成された樹脂フィルムを貼付し
てもよい。
(3) Next, an interlayer resin insulating layer is formed on the substrate on which the conductor circuit having the roughened surface is formed. Examples of the material of the interlayer resin insulating layer include a resin composition for forming a roughened surface, a polyphenylene ether resin, a polyolefin resin, a fluororesin, and a thermoplastic elastomer. The interlayer resin insulating layer may be formed by applying an uncured resin, or may be formed by thermocompression bonding an uncured resin film. Further, a resin film in which a metal layer such as a copper foil is formed on one surface of an uncured resin film may be attached.

【0053】上記粗化面形成用樹脂組成物としては、例
えば、酸または酸化剤に可溶性の粒子(以下、可溶性粒
子という)が酸または酸化剤に難溶性の樹脂(以下、難
溶性樹脂という)中に分散したものが挙げられる。な
お、上記「難溶性」および「可溶性」という語は、同一
の粗化液に同一時間浸漬した場合に、相対的に溶解速度
の早いものを便宜上「可溶性」といい、相対的に溶解速
度の遅いものを便宜上「難溶性」と呼ぶ。上記可溶性粒
子としては、例えば、酸または酸化剤に可溶性の樹脂粒
子、酸または酸化剤に可溶性の無機粒子、酸または酸化
剤に可溶性の金属粒子等が挙げられる。これらは、単独
で用いても良いし、2種以上併用してもよい。
As the resin composition for forming a roughened surface, for example, particles that are soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble particles”) are hardly soluble in an acid or an oxidizing agent (hereinafter referred to as a hardly soluble resin). And those dispersed therein. Note that the terms "sparingly soluble" and "soluble" are referred to as "soluble" for convenience when a substance having a relatively high dissolution rate is immersed in the same roughening solution for the same time, and the relative dissolution rate is relatively low. The slower one is called "poorly soluble" for convenience. Examples of the soluble particles include resin particles soluble in an acid or an oxidizing agent, inorganic particles soluble in an acid or an oxidizing agent, and metal particles soluble in an acid or an oxidizing agent. These may be used alone or in combination of two or more.

【0054】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持することができるものであれば特に限定
されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これら
の複合体等が挙げられる。上記熱硬化性樹脂としては、
例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹
脂等が挙げられる。また、上記熱可塑性樹脂としては、
例えば、フェノキシ樹脂、ポリエーテルスルフォン(P
ES)、ポリスルフォン(PSF)、ポリフェニレンス
ルフォン(PPS)、ポリフェニレンサルファイド(P
PES)、ポリフェニレンエーテル(PPE)、ポリエ
ーテルイミド(PI)、フッ素樹脂等が挙げられる。
The hardly soluble resin is not particularly limited as long as it can maintain the shape of the roughened surface when the roughened surface is formed using an acid or an oxidizing agent in the interlayer resin insulating layer. Examples thereof include a thermosetting resin, a thermoplastic resin, and a composite thereof. As the thermosetting resin,
For example, an epoxy resin, a phenol resin, a polyimide resin, and the like can be given. Further, as the thermoplastic resin,
For example, phenoxy resin, polyether sulfone (P
ES), polysulfone (PSF), polyphenylene sulfone (PPS), polyphenylene sulfide (P
PES), polyphenylene ether (PPE), polyetherimide (PI), fluororesin, and the like.

【0055】上記ポリフェニレンエーテル樹脂としては
特に限定されず、例えば、PPO、PPE等が挙げられ
る。上記ポリオレフィン系樹脂としては、例えば、ポリ
エチレン、ポリプロピレン、ポリイソブチレン、ポリブ
タジエン、ポリイソプレン、シクロオレフィン系樹脂、
これらの樹脂の共重合体等が挙げられる。これらのなか
では、誘電率および誘電正接が低く、GHz帯域の高周
波信号を用いた場合でも信号遅延や信号エラーが発生し
にくく、さらには、剛性等の機械的特性にも優れている
点からシクロオレフィン系樹脂が望ましい。
The polyphenylene ether resin is not particularly limited, and examples thereof include PPO and PPE. As the polyolefin resin, for example, polyethylene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin resin,
Copolymers of these resins and the like can be mentioned. Among them, cyclo-dielectric materials have low dielectric constant and dielectric loss tangent, are unlikely to cause signal delay and signal error even when a high-frequency signal in the GHz band is used, and are excellent in mechanical characteristics such as rigidity. Olefin resins are desirable.

【0056】上記フッ素樹脂としては、例えば、エチル
/テトラフルオロエチレン共重合樹脂(ETFE)、ポ
リクロロトリフルオロエチレン(PCTFE)等が挙げ
られる。上記熱可塑性エラストマー樹脂としては特に限
定されず、例えば、スチレン系熱可塑性エラストマー、
オレフィン系熱可塑性エラストマー、ウレタン系熱可塑
性エラストマー、ポリエステル系熱可塑性エラストマ
ー、ポリアミド系熱可塑性エラストマー、1,2−ポリ
ブタジエン系熱可塑性エラストマー、塩ビ系熱可塑性エ
ラストマー、フッ素系熱可塑性エラストマー等が挙げら
れる。これらのなかでは、電気特性に優れる点からオレ
フィン系熱可塑性エラストマーやフッ素系熱可塑性エラ
ストマーが望ましい。
Examples of the fluororesin include ethyl / tetrafluoroethylene copolymer resin (ETFE), polychlorotrifluoroethylene (PCTFE) and the like. The thermoplastic elastomer resin is not particularly limited, for example, a styrene-based thermoplastic elastomer,
Examples include olefin-based thermoplastic elastomers, urethane-based thermoplastic elastomers, polyester-based thermoplastic elastomers, polyamide-based thermoplastic elastomers, 1,2-polybutadiene-based thermoplastic elastomers, PVC-based thermoplastic elastomers, and fluorine-based thermoplastic elastomers. Among these, olefin-based thermoplastic elastomers and fluorine-based thermoplastic elastomers are desirable from the viewpoint of excellent electrical properties.

【0057】上記樹脂フィルムを貼り付けることにより
層間樹脂絶縁層を形成する場合、該層間樹脂絶縁層の形
成は、真空ラミネーター等の装置を用い、減圧下または
真空下において、2.0〜10kgf/cm2 の圧力、
60〜120℃の温度で圧着し、その後、樹脂フィルム
を熱硬化することにより行うことが望ましい。なお、上
記熱硬化は、後述するバイアホール用開口および貫通孔
を形成した後に行ってもよい。
When the interlayer resin insulating layer is formed by attaching the above resin film, the interlayer resin insulating layer is formed using a device such as a vacuum laminator under reduced pressure or vacuum under a pressure of 2.0 to 10 kgf / kg. pressure of cm 2,
It is desirable to perform pressure bonding at a temperature of 60 to 120 ° C., and then heat-curing the resin film. The heat curing may be performed after forming a via hole opening and a through hole described later.

【0058】(4) 次に、層間樹脂絶縁層を形成した基板
に、バイアホール用開口と必要に応じて貫通孔とを形成
する。上記バイアホール用開口は、レーザ処理等により
形成する。また、感光性樹脂からなる層間樹脂絶縁層を
形成した場合には、露光、現像処理を行うことにより、
バイアホール用開口を設けてもよい。このとき、使用さ
れるレーザ光としては、例えば、炭酸ガス(CO2 )レ
ーザ、紫外線レーザ、エキシマレーザ等が挙げられる
が、これらのなかでは、エキシマレーザや短パルスの炭
酸ガスレーザが望ましい。
(4) Next, a via hole opening and, if necessary, a through hole are formed in the substrate on which the interlayer resin insulating layer is formed. The via hole opening is formed by laser processing or the like. When an interlayer resin insulating layer made of a photosensitive resin is formed, by performing exposure and development processing,
A via hole opening may be provided. The laser light used at this time includes, for example, a carbon dioxide gas (CO 2 ) laser, an ultraviolet laser, an excimer laser, etc. Among them, an excimer laser or a short-pulse carbon dioxide laser is desirable.

【0059】(5) 次に、バイアホール用開口の内壁を含
む層間樹脂絶縁層の表面と上記工程で貫通孔を形成した
場合には貫通孔の内壁とに、酸または酸化剤を用いて粗
化面を形成する。上記酸としては、硫酸、硝酸、塩酸、
リン酸、蟻酸等が挙げられ、上記酸化剤としては、クロ
ム酸、クロム硫酸、過マンガン酸ナトリウム等の過マン
ガン酸塩等が挙げられる。
(5) Next, the surface of the interlayer resin insulation layer including the inner wall of the opening for the via hole and the inner wall of the through hole when the through hole is formed in the above step are roughened with an acid or an oxidizing agent. To form a surface. Examples of the acid include sulfuric acid, nitric acid, hydrochloric acid,
Examples of the oxidizing agent include phosphoric acid, formic acid, and the like. Examples of the oxidizing agent include permanganates such as chromic acid, chromic sulfuric acid, and sodium permanganate.

【0060】(6) 次に、形成された粗化面に、必要によ
り、触媒を付与する。上記触媒としては、例えば、塩化
パラジウム等が挙げられる。 (7) ついで、形成された層間樹脂絶縁層上に、無電解め
っき等を用いて薄膜導体層を形成する。また、上記(4)
の工程で貫通孔を形成した場合は、この工程で貫通孔の
内壁面にも金属からなる薄膜導体層を形成することによ
り、スルーホールとしてもよい。
(6) Next, a catalyst is applied to the formed roughened surface, if necessary. Examples of the catalyst include palladium chloride. (7) Then, a thin film conductor layer is formed on the formed interlayer resin insulating layer by using electroless plating or the like. In addition, the above (4)
When the through hole is formed in the step, the through hole may be formed by forming a thin film conductor layer made of metal also on the inner wall surface of the through hole in this step.

【0061】(8) 次に、上記薄膜導体層上の一部にドラ
イフィルムを用いてめっきレジストを形成し、その後、
上記薄膜導体層をめっきリードとして電気めっきを行
い、上記めっきレジスト非形成部に電気めっき層を形成
する。
(8) Next, a plating resist is formed on a part of the thin film conductor layer using a dry film, and thereafter,
Electroplating is performed using the thin-film conductor layer as a plating lead, and an electroplating layer is formed on the portion where the plating resist is not formed.

【0062】(9) 次に、上記めっきレジストを剥離し、
めっきレジストの下に存在していた薄膜導体層を硫酸/
過酸化水素水溶液、塩化第二鉄、塩化第二銅、過硫酸ア
ンモニウム等の過硫酸塩の水溶液等を用いて除去し、そ
の後、本発明のエッチング液を用いて上記電気めっき層
表面および上記薄膜導体層側面に粗化面を形成し、表面
に粗化面を有する独立した導体回路とする。なお、上記
薄膜導体層を除去する際に、本発明のエッチング液を用
いることにより、上記薄膜導体層を除去するとともに、
電気めっき層表面および上記薄膜導体層側面に粗化面を
形成してもよい。
(9) Next, the plating resist is peeled off,
The thin film conductor layer existing under the plating resist was
An aqueous solution of hydrogen peroxide, ferric chloride, cupric chloride, removed using an aqueous solution of a persulfate such as ammonium persulfate or the like, and then the surface of the electroplating layer and the thin film conductor using an etching solution of the present invention. A roughened surface is formed on the side surface of the layer, and an independent conductor circuit having a roughened surface is formed. When removing the thin film conductor layer, by using the etching solution of the present invention, while removing the thin film conductor layer,
A roughened surface may be formed on the surface of the electroplating layer and the side surface of the thin film conductor layer.

【0063】(10)この後、必要により、(3) 〜(9) の工
程を繰り返し、粗化面を有する導体回路を形成する。
(10) Thereafter, if necessary, the steps (3) to (9) are repeated to form a conductor circuit having a roughened surface.

【0064】(11)次に、最上層の導体回路を含む基板面
にソルダーレジスト層を形成する。上記ソルダーレジス
ト層としては、例えば、ポリフェニレンエーテル樹脂、
ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマ
ー、ソルダーレジスト樹脂組成物等からなるものが挙げ
られる。
(11) Next, a solder resist layer is formed on the substrate surface including the uppermost conductive circuit. As the solder resist layer, for example, polyphenylene ether resin,
Examples thereof include those composed of a polyolefin resin, a fluororesin, a thermoplastic elastomer, a solder resist resin composition, and the like.

【0065】(12)次に、ソルダーレジスト層の開口部分
にNi、Au等からなる耐食金属層をめっき、スパッタ
リングまたは蒸着等により形成し、その後、ICチップ
接続面には、半田ペーストを印刷することにより半田バ
ンプを形成し、外部基板接続面には、半田ボールやピン
等を配設することによりプリント配線板の製造を終了す
る。
(12) Next, a corrosion-resistant metal layer made of Ni, Au, or the like is formed on the opening of the solder resist layer by plating, sputtering, or vapor deposition, and then, a solder paste is printed on the IC chip connection surface. Thus, solder bumps are formed, and solder balls, pins, and the like are provided on the external substrate connection surface, thereby completing the manufacture of the printed wiring board.

【0066】[0066]

【実施例】以下、本発明をさらに詳細に説明する。 (実施例1) A.層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製、エピコート1001)3
0重量部、クレゾールノボラック型エポキシ樹脂(エポ
キシ当量215、大日本インキ化学工業社製 エピクロ
ンN−673)40重量部、トリアジン構造含有フェノ
ールノボラック樹脂(フェノール性水酸基当量120、
大日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
The present invention will be described in more detail below. Example 1 A. Preparation of Resin Film for Interlayer Resin Insulation Layer Bisphenol A type epoxy resin (Epoxy equivalent 46
9. Yuka Shell Epoxy Co., Epicoat 1001) 3
0 parts by weight, 40 parts by weight of a cresol novolak type epoxy resin (epoxy equivalent: 215, Epichron N-673 manufactured by Dainippon Ink and Chemicals, Inc.), a triazine structure-containing phenol novolak resin (phenolic hydroxyl group equivalent: 120,
FENOLITE KA-705 manufactured by Dainippon Ink and Chemicals, Inc.
2) 30 parts by weight were dissolved by heating in 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha while stirring, and epoxidized polybutadiene rubber (Denalex R-45EPT manufactured by Nagase Kasei Kogyo Co., Ltd.) was added thereto.
15 parts by weight, 1.5 parts by weight of a crushed product of 2-phenyl-4,5-bis (hydroxymethyl) imidazole, 2 parts by weight of finely divided silica, and 0.5 part by weight of a silicon-based antifoaming agent are added to the epoxy resin composition. Was prepared. The resulting epoxy resin composition is applied on a 38 μm-thick PET film using a roll coater so that the thickness after drying becomes 50 μm, and then dried at 80 to 120 ° C. for 10 minutes to form an interlayer resin. A resin film for an insulating layer was produced.

【0067】B.樹脂充填剤の調製 1)ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2 球状粒子(アドテック社製、CRS 1101−
CE)170重量部およびレベリング剤(サンノプコ社
製 ペレノールS4)1.5重量部を容器にとり、攪拌
混合することにより、その粘度が23±1℃で45〜4
9Pa・sの樹脂充填剤を調製した。なお、硬化剤とし
て、イミダゾール硬化剤(四国化成社製、2E4MZ−
CN)6.5重量部を用いた。
B. Preparation of resin filler 1) 100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., molecular weight: 310, YL983U), the average particle size of which surface is coated with a silane coupling agent is 1.6 μm, and the largest particle Having a diameter of 15 μm or less
iO 2 spherical particles (CRS 1101- manufactured by Adtech Co., Ltd.)
CE) 170 parts by weight and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco Co.) are placed in a container, and the mixture is stirred and mixed to have a viscosity of 45-4 at 23 ± 1 ° C.
A 9 Pa · s resin filler was prepared. In addition, as a curing agent, an imidazole curing agent (2E4MZ- manufactured by Shikoku Chemicals Co., Ltd.)
6.5 parts by weight (CN).

【0068】C.プリント配線板の製造方法 (1) 厚さ1mmのガラスエポキシ樹脂またはBT(ビス
マレイミドトリアジン)樹脂からなる基板1の両面に1
8μmの銅箔8がラミネートされている銅張積層板を出
発材料とした(図3(a)参照)。まず、この銅張積層
板をドリル削孔し、無電解めっき処理を施し、パターン
状にエッチングすることにより、基板1の両面に下層導
体回路4とスルーホール9を形成した。
C. Manufacturing method of printed wiring board (1) 1 mm thick glass epoxy resin or BT (bismaleimide triazine) resin
A copper-clad laminate on which an 8 μm copper foil 8 was laminated was used as a starting material (see FIG. 3A). First, the copper-clad laminate was drilled, subjected to an electroless plating treatment, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both surfaces of the substrate 1.

【0069】(2) スルーホール9および下層導体回路4
を形成した基板を水洗いし、乾燥した後、過酸化水素2
0g/l、硫酸15g/l、5−アミノテトラゾール3
g/l、および、プロピルアルコール10ml/lを含
むエッチング液を基板の両面にスプレイで吹きつけ、搬
送ロールで送ることにより下層導体回路4の表面とスル
ーホール9のランド表面と内壁とをエッチングすること
により、下層導体回路4の全表面に粗化面4a、9aを
形成した(図3(b)参照)。
(2) Through-hole 9 and lower conductor circuit 4
After the substrate on which is formed is washed with water and dried, hydrogen peroxide 2
0 g / l, sulfuric acid 15 g / l, 5-aminotetrazole 3
An etching solution containing g / l and 10 ml / l of propyl alcohol is sprayed onto both surfaces of the substrate by spraying, and is sent by a transport roll to etch the surface of the lower conductive circuit 4 and the land surface and inner wall of the through hole 9. Thereby, roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 (see FIG. 3B).

【0070】(3) 上記Bに記載した樹脂充填剤を調製し
た後、下記の方法により調製後24時間以内に、スルー
ホール9内、および、基板1の片面の導体回路非形成部
と導体回路4の外縁部とに樹脂充填剤10の層を形成し
た。すなわち、まず、スキージを用いてスルーホール内
に樹脂充填剤を押し込んだ後、100℃、20分の条件
で乾燥させた。次に、導体回路非形成部に相当する部分
が開口したマスクを基板上に載置し、スキージを用いて
凹部となっている導体回路非形成部に樹脂充填剤10の
層を形成し、100℃、20分の条件で乾燥させた(図
3(c)参照)。
(3) After preparing the resin filler described in B above, within 24 hours after the preparation by the following method, the conductive circuit non-formed portion and the conductive circuit in the through hole 9 and on one side of the substrate 1 A layer of the resin filler 10 was formed on the outer edge portion of No. 4. That is, first, the resin filler was pushed into the through holes using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductive circuit non-forming portion is placed on the substrate, and a layer of the resin filler 10 is formed in the conductive circuit non-forming portion having a concave portion using a squeegee. It was dried at 20 ° C. for 20 minutes (see FIG. 3C).

【0071】(4) 上記(3) の処理を終えた基板の片面
を、#600のベルト研磨紙(三共理化学製)を用いた
ベルトサンダー研磨により、内層銅パターン4の表面や
スルーホール9のランド表面に樹脂充填剤10が残らな
いように研磨し、次いで、上記ベルトサンダー研磨によ
る傷を取り除くためのバフ研磨を行った。このような一
連の研磨を基板の他方の面についても同様に行った。次
いで、100℃で1時間、150℃で1時間の加熱処理
を行って樹脂充填剤10を硬化した。
(4) One surface of the substrate after the treatment of the above (3) is subjected to belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku) to form the surface of the inner layer copper pattern 4 and the through holes 9. Polishing was performed so that the resin filler 10 did not remain on the land surface, and then buffing was performed to remove scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Next, a heat treatment was performed at 100 ° C. for 1 hour and at 150 ° C. for 1 hour to cure the resin filler 10.

【0072】このようにして、スルーホール9や導体回
路非形成部に形成された樹脂充填材10の表層部および
下層導体回路4の表面を平坦化し、樹脂充填材10と下
層導体回路4の側面4aとが粗化面を介して強固に密着
し、またスルーホール9の内壁面9aと樹脂充填材10
とが粗化面を介して強固に密着した絶縁性基板を得た
(図3(d)参照)。すなわち、この工程により、樹脂
充填剤10の表面と下層導体回路4の表面とが同一平面
となる。
In this way, the surface layer of the resin filler 10 and the surface of the lower conductor circuit 4 formed in the through holes 9 and the portions where the conductor circuit is not formed are flattened, and the resin filler 10 and the side surfaces of the lower conductor circuit 4 are flattened. 4a is firmly adhered through the roughened surface, and the inner wall surface 9a of the through hole 9 and the resin filler 10
Was firmly adhered through the roughened surface to obtain an insulating substrate (see FIG. 3D). That is, by this step, the surface of the resin filler 10 and the surface of the lower conductive circuit 4 become flush with each other.

【0073】(5) 上記基板を水洗、酸性脱脂した後、ソ
フトエッチングし、次いで、過酸化水素20g/l、硫
酸15g/l、5−アミノテトラゾール3g/l、およ
び、プロピルアルコール10ml/lを含むエッチング
液を基板の両面にスプレイで吹きつけて、搬送ロールで
送ることにより下層導体回路4の表面とスルーホール9
のランド表面と内壁とをエッチングすることにより、下
層導体回路4の全表面に粗化面4a、9a(粗化深さ3
μm)を形成した(図4(a)参照)。
(5) The above substrate was washed with water and acid-degreased, and then soft-etched. Then, 20 g / l of hydrogen peroxide, 15 g / l of sulfuric acid, 3 g / l of 5-aminotetrazole and 10 ml / l of propyl alcohol were added. The sprayed etchant is sprayed on both sides of the substrate by a spray, and is sent by a transport roll.
By etching the land surface and the inner wall of the lower conductor circuit 4, rough surfaces 4a and 9a (roughening depth 3
μm) (see FIG. 4A).

【0074】(6) 基板の両面に、上記Aで作製した層間
樹脂絶縁層用樹脂フィルムを、以下の方法により真空ラ
ミネーター装置を用いて貼り付けることにより層間樹脂
絶縁層を形成した(図4(b)参照)。すなわち、層間
樹脂絶縁層用樹脂フィルムを基板上に載置し、真空度
0.5Torr、圧力4kgf/cm2 、温度80℃、
圧着時間60秒の条件で貼り付け、その後、100℃で
30分、150℃で1時間熱硬化させた。
(6) An interlayer resin insulating layer was formed on both surfaces of the substrate by bonding the resin film for the interlayer resin insulating layer prepared in A above by using a vacuum laminator apparatus by the following method (FIG. 4 ( b)). That is, a resin film for an interlayer resin insulation layer is placed on a substrate, the degree of vacuum is 0.5 Torr, the pressure is 4 kgf / cm 2 , the temperature is 80 ° C.,
Pasting was performed under the condition of a pressure bonding time of 60 seconds, and thereafter, thermosetting was performed at 100 ° C. for 30 minutes and at 150 ° C. for 1 hour.

【0075】(7) 次に、層間樹脂絶縁層2上に、貫通孔
が形成されたマスクを介して、波長10.4μmのCO
2 ガスレーザにて、ビーム径4.0mm、トップハット
モード、パルス幅8.0μ秒、マスクの貫通孔の径1.
0mm、1ショットの条件で層間樹脂絶縁層2に、直径
60μmのバイアホール用開口6を形成した(図4
(c)参照)。
(7) Next, CO2 having a wavelength of 10.4 μm is formed on the interlayer resin insulating layer 2 through a mask in which a through hole is formed.
2 Gas laser, beam diameter 4.0 mm, top hat mode, pulse width 8.0 μsec, diameter of through hole of mask 1.
Via holes 6 having a diameter of 60 μm were formed in the interlayer resin insulating layer 2 under the conditions of 0 mm and one shot.
(C)).

【0076】(8) バイアホール用開口6を形成した基板
を、800g/lのクロム酸を含む70℃の溶液に19
分間浸漬し、層間樹脂絶縁層2の表面に存在するエポキ
シ樹脂粒子を溶解除去することにより、バイアホール用
開口6の内壁を含む層間樹脂絶縁層2の表面を粗化面と
した(図4(d)参照)。
(8) The substrate on which the via hole opening 6 is formed is placed in a 70 ° C. solution containing 800 g / l of chromic acid.
The surface of the interlayer resin insulating layer 2 including the inner wall of the via hole opening 6 was roughened by immersing for a minute to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulating layer 2 (FIG. 4 ( d)).

【0077】(9) 次に、上記処理を終えた基板を、中和
溶液(シプレイ社製)に浸漬してから水洗いした。さら
に、粗面化処理(粗化深さ6μm)した該基板の表面
に、パラジウム触媒(アトテック社製)を付与すること
により、層間樹脂絶縁層2の表面およびバイアホール用
開口6の内壁面に触媒核を付着させた。
(9) Next, the substrate after the above treatment was immersed in a neutralizing solution (manufactured by Shipley) and washed with water. Further, by applying a palladium catalyst (manufactured by Atotech) to the surface of the substrate subjected to the surface roughening treatment (roughening depth: 6 μm), the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6 are formed. Catalyst nuclei were deposited.

【0078】(10)次に、以下の組成の無電解銅めっき水
溶液中に基板を浸漬して、粗面全体に厚さ0.6〜0.
9μmの無電解銅めっき層12を形成した(図5(a)
参照)。 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕35℃の液温度で40分
(10) Next, the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and has a thickness of 0.6 to 0.
An electroless copper plating layer 12 of 9 μm was formed (FIG. 5A).
reference). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'-bipyridyl 40 mg / l Polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 35 ° C

【0079】(11)市販の感光性ドライフィルムを無電解
銅めっき層12に貼り付け、マスクを載置して、100
mJ/cm2 で露光し、0.8%炭酸ナトリウム水溶液
で現像処理することにより、厚さ25μmのめっきレジ
スト3を設けた(図5(b)参照)。
(11) A commercially available photosensitive dry film is stuck on the electroless copper plating layer 12, a mask is placed thereon, and
Exposure at mJ / cm 2 and development processing with a 0.8% aqueous solution of sodium carbonate provided a plating resist 3 having a thickness of 25 μm (see FIG. 5B).

【0080】(12)ついで、基板を50℃の水で洗浄して
脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してか
ら、以下の条件で電解銅めっきを施し、電解銅めっき層
13を形成した(図5(c)参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドHL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 ℃
(12) Then, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic copper plating under the following conditions. The layer 13 was formed (see FIG. 5C). [Electroplating aqueous solution] sulfuric acid 2.24 mol / l copper sulfate 0.26 mol / l additive 19.5 ml / l (manufactured by Atotech Japan, Capparaside HL) [electroplating conditions] current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃

【0081】(13)次に、めっきレジスト3を5%KOH
で剥離除去した後、そのめっきレジスト3下の無電解め
っき層12を塩化第二鉄からなるエッチング液で処理し
て溶解除去することにより、無電解銅めっき膜と電解銅
めっき膜とからなる厚さ18μmの導体回路(バイアホ
ール7を含む)5を形成した(図5(d)参照)。さら
に、上記(5) で用いたエッチング液と同様のエッチング
液を用いて、導体回路表面に粗化面(粗化深さ3μm)
を形成した(図6(a)参照)。
(13) Next, the plating resist 3 is made of 5% KOH
Then, the electroless plating layer 12 under the plating resist 3 is treated with an etching solution made of ferric chloride to be dissolved and removed, whereby the thickness of the electroless copper plating film and the electrolytic copper plating film is reduced. A conductor circuit (including the via hole 7) 5 having a thickness of 18 μm was formed (see FIG. 5D). Further, a roughened surface (roughened depth of 3 μm) was formed on the surface of the conductor circuit using an etching solution similar to the etching solution used in (5) above.
Was formed (see FIG. 6A).

【0082】(14)上記 (5)〜(13)の工程を繰り返すこと
により、さらに上層の導体回路を形成し、多層配線板を
得た(図6(b)〜図7(b)参照)。
(14) By repeating the above steps (5) to (13), a conductor circuit of a further upper layer was formed, and a multilayer wiring board was obtained (see FIGS. 6B to 7B). .

【0083】(15)次に、ジエチレングリコールジメチル
エーテル(DMDG)に60重量%の濃度になるように
溶解させた、クレゾールノボラック型エポキシ樹脂(日
本化薬社製)のエポキシ基50%をアクリル化した感光
性付与のオリゴマー(分子量:4000)46.67重
量部、メチルエチルケトンに溶解させた80重量%のビ
スフェノールA型エポキシ樹脂(油化シェルエポキシ社
製、商品名:エピコート1001)15.0重量部、イ
ミダゾール硬化剤1.6重量部、感光性モノマーである
多価アクリルモノマー(日本化薬社製、R604)3重
量部、同じく多価アクリルモノマー(共栄社化学社製、
DPE6A)1.5重量部、分散系消泡剤(サンノプコ
社製、S−65)0.71重量部を容器にとり、攪拌、
混合して混合組成物を調製し、この混合組成物に対し
て、光重合開始剤としてベンゾフェノン(関東化学社
製)2重量部、光増感剤としてミヒラーケトン(関東化
学社製)0.2重量部を加えることにより、粘度を25
℃で1.4±0.3Pa・sに調整したソルダーレジス
ト組成物を得た。なお、粘度測定は、B型粘度計(東京
計器社製、DVL−B型)で60ppmの場合はロータ
ーNo.4、6rpmの場合はローターNo.3によっ
た。
(15) Next, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) so as to have a concentration of 60% by weight was used. 46.67 parts by weight of an oligomer for imparting properties (molecular weight: 4000), 15.0 parts by weight of 80% by weight of a bisphenol A type epoxy resin (trade name: Epicoat 1001 manufactured by Yuka Shell Epoxy Co.) dissolved in methyl ethyl ketone, imidazole 1.6 parts by weight of a curing agent, 3 parts by weight of a polyacrylic monomer (R604, manufactured by Nippon Kayaku Co., Ltd.) which is a photosensitive monomer, and polyacrylic monomer (manufactured by Kyoeisha Chemical Co., Ltd.)
DPE6A) 1.5 parts by weight and 0.71 part by weight of a dispersion defoaming agent (manufactured by San Nopco, S-65) are placed in a container and stirred.
A mixed composition was prepared by mixing, and 2 parts by weight of benzophenone (manufactured by Kanto Kagaku) as a photopolymerization initiator and 0.2 parts by weight of Michler's ketone (manufactured by Kanto Kagaku) as a photosensitizer were added to the mixed composition. By adding parts, the viscosity is 25
A solder resist composition adjusted to 1.4 ± 0.3 Pa · s at ℃ was obtained. The viscosity was measured with a B-type viscometer (DVL-B type, manufactured by Tokyo Keiki Co., Ltd.) when the rotor No. was 60 ppm. In the case of 4, 6 rpm, the rotor No. According to 3.

【0084】(16)次に、多層配線基板の両面に、上記ソ
ルダーレジスト組成物を20μmの厚さで塗布し、70
℃で20分間、70℃で30分間の条件で乾燥処理を行
った後、ソルダーレジスト開口部のパターンが描画され
た厚さ5mmのフォトマスクをソルダーレジスト層に密
着させて1000mJ/cm2 の紫外線を露光し、DM
TG溶液で現像処理し、直径200μmの開口を形成し
た。そして、さらに、80℃で1時間、100℃で1時
間、120℃で1時間、150℃で3時間の条件でそれ
ぞれ加熱処理を行ってソルダーレジスト層を硬化させ、
開口を有し、その厚さが20μmのソルダーレジスト層
14を形成した。また、上記したソルダーレジスト組成
物に代えて、市販のソルダーレジスト組成物や、LPS
R、フィルム状に成形したソルダーレジスト組成物等を
用い、レーザ処理により開口を形成することによりソル
ダーレジスト層を形成してもよい。
(16) Next, the above-mentioned solder resist composition is applied to both sides of the multilayer wiring board in a thickness of 20 μm,
After performing a drying process under the conditions of 20 ° C. for 20 minutes and 70 ° C. for 30 minutes, a 5 mm-thick photomask on which a pattern of the opening of the solder resist is drawn is brought into close contact with the solder resist layer, and an ultraviolet ray of 1000 mJ / cm 2 is applied. Exposure, DM
Development was performed with a TG solution to form an opening having a diameter of 200 μm. Then, the solder resist layer is further heated at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours to cure the solder resist layer.
The solder resist layer 14 having an opening and having a thickness of 20 μm was formed. Further, instead of the above-mentioned solder resist composition, a commercially available solder resist composition or LPS
R, a solder resist layer may be formed by forming an opening by laser processing using a solder resist composition or the like formed into a film.

【0085】(17)次に、ソルダーレジスト層14を形成
した基板を、塩化ニッケル(2.3×10-1mol/
l)、次亜リン酸ナトリウム(2.8×10-1mol/
l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、開口部に厚さ5μmのニッケルめっき
層15を形成した。さらに、その基板をシアン化金カリ
ウム(7.6×10-3mol/l)、塩化アンモニウム
(1.9×10-1mol/l)、クエン酸ナトリウム
(1.2×10-1mol/l)、次亜リン酸ナトリウム
(1.7×10-1mol/l)を含む無電解めっき液に
80℃の条件で7.5分間浸漬して、ニッケルめっき層
15上に、厚さ0.03μmの金めっき層16を形成し
た。
(17) Next, the substrate on which the solder resist layer 14 has been formed is coated with nickel chloride (2.3 × 10 -1 mol / mol).
l), sodium hypophosphite (2.8 × 10 −1 mol /
l), sodium citrate (1.6 × 10 −1 mol /
2) in the electroless nickel plating solution having pH = 4.5 containing l)
This was immersed for 0 minutes to form a nickel plating layer 15 having a thickness of 5 μm in the opening. Furthermore, the substrate gold potassium cyanide (7.6 × 10 -3 mol / l ), ammonium chloride (1.9 × 10 -1 mol / l ), sodium citrate (1.2 × 10 -1 mol / l), immersed in an electroless plating solution containing sodium hypophosphite (1.7 × 10 −1 mol / l) at 80 ° C. for 7.5 minutes to form a layer having a thickness of 0 A gold plating layer 16 having a thickness of 0.03 μm was formed.

【0086】(18)この後、ソルダーレジスト層14の開
口にはんだペーストを印刷して、200℃でリフローす
ることによりはんだバンプ(はんだ体)17を形成し、
はんだバンプ17を有する多層プリント配線板を製造し
た(図7(c)参照)。
(18) Thereafter, a solder paste is printed on the opening of the solder resist layer 14 and reflowed at 200 ° C. to form a solder bump (solder body) 17.
A multilayer printed wiring board having the solder bumps 17 was manufactured (see FIG. 7C).

【0087】(実施例2)実施例1の(13)の工程におい
て、めっきレジスト3を5%KOHで剥離除去した後、
過酸化水素30g/l、硫酸15g/l、5−アミノテ
トラゾール4g/l、プロピルアルコール15ml/l
からなるエッチング液を用いて、めっきレジスト3下の
無電解めっき層12を除去するとともに、電解銅めっき
膜表面と無電解銅めっき膜側面とに粗化面(粗化深さ3
μm)を形成し、無電解銅めっき膜と電解銅めっき膜と
からなり、表面に粗化面を有する厚さ18μmの導体回
路(バイアホール7を含む)5を形成した以外は、実施
例1と同様にして多層プリント配線板を製造した。
(Embodiment 2) In the step (13) of the embodiment 1, after the plating resist 3 was peeled off with 5% KOH,
Hydrogen peroxide 30 g / l, sulfuric acid 15 g / l, 5-aminotetrazole 4 g / l, propyl alcohol 15 ml / l
The electroless plating layer 12 under the plating resist 3 is removed by using an etching solution composed of: and a roughened surface (roughened depth 3) is formed on the surface of the electrolytic copper plating film and the side surface of the electroless copper plating film.
Example 1 except that a conductor circuit (including a via hole 7) 5 having a thickness of 18 μm, comprising an electroless copper plating film and an electrolytic copper plating film, and having a roughened surface was formed. A multilayer printed wiring board was manufactured in the same manner as described above.

【0088】(実施例3) A.プリント配線板の製造 (1) 厚さ1mmのガラスエポキシ樹脂またはBT(ビス
マレイミド−トリアジン)樹脂からなる基板1の両面に
18μmの銅箔8がラミネートされている銅張積層板を
出発材料とした(図8(a)参照)。まず、この銅張積
層板をドリル削孔し、続いてめっきレジストを形成した
後、この基板に無電解銅めっき処理を施してスルーホー
ル9を形成し、さらに、銅箔を常法に従いパターン状に
エッチングすることにより、基板の両面に内層銅パター
ン(下層導体回路)4を形成した。
Embodiment 3 A. Production of Printed Wiring Board (1) A copper clad laminate in which 18 μm copper foil 8 is laminated on both sides of a substrate 1 made of glass epoxy resin or BT (bismaleimide-triazine) resin having a thickness of 1 mm was used as a starting material. (See FIG. 8A). First, this copper-clad laminate is drilled, and then a plating resist is formed. Then, the substrate is subjected to an electroless copper plating treatment to form through holes 9, and the copper foil is patterned in a conventional manner. Then, an inner copper pattern (lower conductive circuit) 4 was formed on both surfaces of the substrate.

【0089】(2) 下層導体回路4を形成した基板を水洗
いし、乾燥した後、過酸化水素20g/l、硫酸20g
/l、5−フェニルテトラゾール5g/l、および、プ
ロピルアルコール10ml/lを含むエッチング液を基
板の両面にスプレイで吹きつけ、搬送ロールで送ること
により下層導体回路4の表面とスルーホール9のランド
表面と内壁とをエッチングすることにより、下層導体回
路4の全表面に粗化面4a、9aを形成した(図8
(b)参照)。
(2) The substrate on which the lower conductor circuit 4 is formed is washed with water and dried, and then hydrogen peroxide 20 g / l and sulfuric acid 20 g
/ L, 5 g / l of 5-phenyltetrazole and 10 ml / l of propyl alcohol are sprayed onto both surfaces of the substrate by spraying, and are sent by a transport roll to send the surface of the lower conductor circuit 4 and the land of the through hole 9. By etching the surface and the inner wall, roughened surfaces 4a and 9a were formed on the entire surface of lower conductive circuit 4 (FIG. 8).
(B)).

【0090】(3) 上記Aに記載した樹脂充填剤を調製し
た後、下記の方法により調製後24時間以内に、スルー
ホール9内、および、基板1の片面の導体回路非形成部
と導体回路4の外縁部とに樹脂充填剤10の層を形成し
た。すなわち、まず、スキージを用いてスルーホール内
に樹脂充填剤を押し込んだ後、100℃、20分の条件
で乾燥させた。次に、導体回路非形成部に相当する部分
が開口したマスクを基板上に載置し、スキージを用いて
凹部となっている導体回路非形成部に樹脂充填剤10の
層を形成し、100℃、20分の条件で乾燥させた(図
8(c)参照)。
(3) After preparing the resin filler described in the above A, within 24 hours after the preparation by the following method, the conductor circuit non-formed portion and the conductor circuit in the through hole 9 and on one side of the substrate 1 A layer of the resin filler 10 was formed on the outer edge portion of No. 4. That is, first, the resin filler was pushed into the through holes using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductive circuit non-forming portion is placed on the substrate, and a layer of the resin filler 10 is formed in the conductive circuit non-forming portion having a concave portion using a squeegee. It was dried at 20 ° C. for 20 minutes (see FIG. 8C).

【0091】(4) 上記(3) の処理を終えた基板の片面
を、ベルト研磨紙(三共理化学社製)を用いたベルトサ
ンダー研磨により、下層導体回路4の表面やスルーホー
ル9のランド表面に樹脂充填剤10が残らないように研
磨し、ついで、上記ベルトサンダー研磨による傷を取り
除くためのバフ研磨を行った。このような一連の研磨を
基板の他方の面についても同様に行った。そして、充填
した樹脂充填剤10を加熱硬化させた(図8(d)参
照)。
(4) One surface of the substrate after the treatment of (3) above is subjected to belt sanding using a belt abrasive paper (manufactured by Sankyo Rikagaku Co., Ltd.) to form a surface of the lower conductive circuit 4 and a land surface of the through hole 9. Was polished so that the resin filler 10 did not remain, and then buffed to remove the scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Then, the filled resin filler 10 was cured by heating (see FIG. 8D).

【0092】このようにして、スルーホール9等に充填
された樹脂充填剤10の表層部および下層導体回路4上
面の粗化層4aを除去して基板両面を平滑化し、樹脂充
填剤10と下層導体回路4の側面とが粗化面4aを介し
て強固に密着し、またスルーホール9の内壁面と樹脂充
填剤10とが粗化面9aを介して強固に密着した配線基
板を得た。
In this manner, the surface layer of the resin filler 10 filled in the through holes 9 and the like and the roughened layer 4a on the upper surface of the lower conductor circuit 4 are removed to smooth both surfaces of the substrate, and the resin filler 10 and the lower layer are removed. A wiring board was obtained in which the side surfaces of the conductive circuit 4 were firmly adhered through the roughened surface 4a, and the inner wall surface of the through hole 9 was tightly adhered to the resin filler 10 through the roughened surface 9a.

【0093】(5) 次に、上記(4) の処理を終えた基板の
両面に、上記(2) で用いたエッチング液と同じエッチン
グ液をスプレイで吹きつけ、搬送ロールで送ることによ
り、一旦平坦化された下層導体回路4の表面とスルーホ
ール9のランド表面とをエッチングすることにより、下
層導体回路4の全表面に粗化面4a、9a(粗化深さ3
μm)を形成した(図9(a)参照)。
(5) Next, the same etching solution as the etching solution used in (2) is sprayed on both surfaces of the substrate after the treatment in (4), and is sent by a transport roll to once. By etching the flattened surface of the lower conductor circuit 4 and the land surface of the through hole 9, the entire surface of the lower conductor circuit 4 has roughened surfaces 4a and 9a (roughened depth 3).
μm) (see FIG. 9A).

【0094】(6) 次に、上記工程を経た基板の両面に、
厚さ50μmの熱硬化型シクロオレフィン系樹脂シート
を温度50〜150℃まで昇温しながら圧力5kg/c
2 で真空圧着ラミネートし、シクロオレフィン系樹脂
からなる層間樹脂絶縁層2を設けた(図9(b)参
照)。真空圧着時の真空度は、10mmHgであった。
(6) Next, on both surfaces of the substrate having undergone the above steps,
A pressure of 5 kg / c while heating a thermosetting type cycloolefin resin sheet having a thickness of 50 μm to a temperature of 50 to 150 ° C.
Vacuum compression lamination was performed at m 2 to provide an interlayer resin insulating layer 2 made of a cycloolefin-based resin (see FIG. 9B). The degree of vacuum during vacuum compression was 10 mmHg.

【0095】(7) 次に、層間樹脂絶縁層2上に、貫通孔
が形成されたマスクを介して、波長248nmのエキシ
マレーザを用いてレーザ光を照射することにより、シク
ロオレフィン系樹脂からなる層間樹脂絶縁層2に直径8
0μmのバイアホール用開口6を設けた(図9(c)参
照)。この後、酸素プラズマを用いてデスミア処理を行
った。
(7) Next, a laser beam is irradiated on the interlayer resin insulating layer 2 by using an excimer laser having a wavelength of 248 nm through a mask in which a through hole is formed, thereby forming a cycloolefin resin. Diameter 8 for interlayer resin insulation layer 2
A 0 μm via hole opening 6 was provided (see FIG. 9C). Thereafter, a desmear treatment was performed using oxygen plasma.

【0096】(8) 次に、日本真空技術株式会社製のSV
−4540を用い、Niをターゲットにしたスパッタリ
ングを、ガス圧0.6Pa、温度80℃、電力200
W、時間5分間の条件で行い、Ni金属層12aを層間
樹脂絶縁層2の表面に形成した(図9(d)参照)。こ
のとき、形成されたNi金属層12aの厚さは0.1μ
mであった。さらに、Ni金属層12a上に、Cuをタ
ーゲットにしたスパッタリングを同条件で行いCu金属
層12bを形成した。このとき、形成されたCu金属層
12bの厚さは0.1μmであった(図10(a)参
照)。
(8) Next, SV manufactured by Japan Vacuum Engineering Co., Ltd.
Using −4540, sputtering with Ni as the target was performed at a gas pressure of 0.6 Pa, a temperature of 80 ° C., and a power of 200.
This was performed under the conditions of W for 5 minutes, and a Ni metal layer 12a was formed on the surface of the interlayer resin insulating layer 2 (see FIG. 9D). At this time, the thickness of the formed Ni metal layer 12a is 0.1 μm.
m. Further, on the Ni metal layer 12a, sputtering using Cu as a target was performed under the same conditions to form a Cu metal layer 12b. At this time, the thickness of the formed Cu metal layer 12b was 0.1 μm (see FIG. 10A).

【0097】(9) 上記処理を終えた基板の両面に、市販
の感光性ドライフィルムを貼り付け、フォトマスクフィ
ルムを載置して、100mJ/cm2 で露光した後、
0.8%炭酸ナトリウムで現像処理し、厚さ25μmの
めっきレジスト3のパターンを形成した(図10(b)
参照)。
(9) A commercially available photosensitive dry film is adhered to both surfaces of the substrate after the above treatment, a photomask film is placed, and after exposure at 100 mJ / cm 2 ,
It was developed with 0.8% sodium carbonate to form a pattern of a plating resist 3 having a thickness of 25 μm (FIG. 10B).
reference).

【0098】(10)ついで、基板を50℃の水で洗浄して
脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してか
ら、以下の条件で電解銅めっきを施し、電解銅めっき層
13を形成した(図10(c)参照)。 〔電解めっき水溶液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カパラシドGL) 〔電解めっき条件〕 電流密度 1 A/dm2 時間 65 分 温度 22±2 度
(10) Then, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic copper plating under the following conditions. The layer 13 was formed (see FIG. 10C). [Aqueous electrolytic plating solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Acapec Japan, Capparaside GL) [Electroplating conditions] Current density 1 A / dm 2 hours 65 minutes temperature 22 ± 2 degrees

【0099】(11)次に、めっきレジスト3を5%KOH
で剥離除去した後、そのめっきレジスト3下の薄膜導体
層12を塩化第二鉄からなるエッチング液で処理して溶
解除去することにより、無電解銅めっき膜と電解銅めっ
き膜とからなる厚さ18μmの導体回路(バイアホール
7を含む)5を形成した(図10(d)参照)。さら
に、上記(2) で用いたエッチング液と同様のエッチング
液を用いて、導体回路表面に粗化面(粗化深さ3μm)
を形成した(図11(a)参照)。
(11) Next, the plating resist 3 is changed to 5% KOH
Then, the thin film conductor layer 12 under the plating resist 3 is treated with an etching solution composed of ferric chloride to dissolve and remove the thin film conductor layer 12, so that the thickness of the electroless copper plating film and the electrolytic copper plating film is reduced. A conductor circuit (including the via hole 7) 5 of 18 μm was formed (see FIG. 10D). Further, a roughened surface (roughened depth of 3 μm) is formed on the conductor circuit surface by using the same etching solution as the etching solution used in the above (2).
Was formed (see FIG. 11A).

【0100】(12)上記 (5)〜(11)の工程を繰り返すこと
により、さらに上層の導体回路を形成し、多層配線板を
得た(図11(b)〜図12(b)参照)。
(12) By repeating the above steps (5) to (11), a conductor circuit of a further upper layer was formed, and a multilayer wiring board was obtained (see FIGS. 11 (b) to 12 (b)). .

【0101】(13)次に、上層導体回路が形成された多層
配線基板の両面に、厚さ20μmの熱硬化型シクロオレ
フィン系樹脂シートを温度50〜150℃まで昇温しな
がら圧力5kg/cm2 で真空圧着ラミネートし、シク
ロオレフィン系樹脂からなるソルダーレジスト層14を
設けた。なお、真空圧着時の真空度は、10mmHgで
あった。
(13) Next, a thermosetting cycloolefin resin sheet having a thickness of 20 μm was formed on both surfaces of the multilayer wiring board on which the upper conductor circuit was formed, while increasing the temperature to 50 to 150 ° C. while applying a pressure of 5 kg / cm. Vacuum compression lamination was performed in 2 to provide a solder resist layer 14 made of a cycloolefin resin. In addition, the degree of vacuum at the time of vacuum compression bonding was 10 mmHg.

【0102】(14)次に、波長248nmのエキシマレー
ザにて、シクロオレフィン系樹脂からなるソルダーレジ
スト層14に直径200μmの開口を形成した。この
後、酸素プラズマを用いてデスミア処理を行い、半田パ
ッド部分が開口した、その厚さが20μmのソルダーレ
ジスト層14を形成した。
(14) Next, an opening having a diameter of 200 μm was formed in the solder resist layer 14 made of a cycloolefin resin using an excimer laser having a wavelength of 248 nm. Thereafter, desmearing treatment was performed using oxygen plasma to form a solder resist layer 14 having a thickness of 20 μm and an opening in the solder pad portion.

【0103】(15)次に、ソルダーレジスト層14を形成
した基板を、塩化ニッケル(2.3×10-1mol/
l)、次亜リン酸ナトリウム(2.8×10-1mol/
l)、クエン酸ナトリウム(1.6×10-1mol/
l)を含むpH=4.5の無電解ニッケルめっき液に2
0分間浸漬して、開口部に厚さ5μmのニッケルめっき
層15を形成した。さらに、その基板をシアン化金カリ
ウム(7.6×10-3mol/l)、塩化アンモニウム
(1.9×10-1mol/l)、クエン酸ナトリウム
(1.2×10-1mol/l)、次亜リン酸ナトリウム
(1.7×10-1mol/l)を含む無電解めっき液に
80℃の条件で7.5分間浸漬して、ニッケルめっき層
15上に、厚さ0.03μmの金めっき層16を形成し
た。
(15) Next, the substrate on which the solder resist layer 14 is formed is coated with nickel chloride (2.3 × 10 −1 mol / mol).
l), sodium hypophosphite (2.8 × 10 −1 mol /
l), sodium citrate (1.6 × 10 −1 mol /
2) in the electroless nickel plating solution having pH = 4.5 containing l)
This was immersed for 0 minutes to form a nickel plating layer 15 having a thickness of 5 μm in the opening. Furthermore, the substrate gold potassium cyanide (7.6 × 10 -3 mol / l ), ammonium chloride (1.9 × 10 -1 mol / l ), sodium citrate (1.2 × 10 -1 mol / l), immersed in an electroless plating solution containing sodium hypophosphite (1.7 × 10 −1 mol / l) at 80 ° C. for 7.5 minutes to form a layer having a thickness of 0 A gold plating layer 16 having a thickness of 0.03 μm was formed.

【0104】(16)この後、ソルダーレジスト層14の開
口にはんだペーストを印刷して、200℃でリフローす
ることによりはんだバンプ(はんだ体)17を形成し、
はんだバンプ17を有する多層プリント配線板を製造し
た(図12(c)参照)。
(16) Thereafter, a solder paste is printed in the openings of the solder resist layer 14 and reflowed at 200 ° C. to form solder bumps (solder bodies) 17.
A multilayer printed wiring board having the solder bumps 17 was manufactured (see FIG. 12C).

【0105】(実施例4)実施例1の(11)の工程におい
て、めっきレジスト3を5%KOHで剥離除去した後、
過酸化水素25g/l、硫酸10g/l、5−アミノテ
トラゾール5g/l、および、プロピルアルコール7m
l/lを含むエッチング液を用いて、めっきレジスト3
下の無電解めっき層12を除去するとともに、電解銅め
っき膜表面と無電解銅めっき膜側面とに粗化面(粗化深
さ3μm)を形成し、無電解銅めっき膜と電解銅めっき
膜とからなり、表面に粗化面を有する厚さ18μmの導
体回路(バイアホール7を含む)5を形成した以外は、
実施例3と同様にして多層プリント配線板を製造した。
(Embodiment 4) In the step (11) of the embodiment 1, after the plating resist 3 is peeled off with 5% KOH,
Hydrogen peroxide 25 g / l, sulfuric acid 10 g / l, 5-aminotetrazole 5 g / l, and propyl alcohol 7 m
plating resist 3 using an etching solution containing 1 / l
The lower electroless plating layer 12 is removed, and a roughened surface (roughening depth: 3 μm) is formed on the surface of the electrolytic copper plating film and the side surface of the electroless copper plating film, and the electroless copper plating film and the electrolytic copper plating film are formed. Except that a conductor circuit (including a via hole 7) 5 having a roughened surface on the surface and having a thickness of 18 μm was formed.
A multilayer printed wiring board was manufactured in the same manner as in Example 3.

【0106】(比較例1)実施例1において、過酸化水
素20g/l、硫酸15g/l、5−アミノテトラゾー
ル3g/l、および、プロピルアルコール10ml/l
を含むエッチング液に代えて、第二銅錯体と有機酸塩と
を含むエッチング液を用いた以外は、実施例1と同様に
して多層プリント配線板を製造した。なお、上記第二銅
錯体と有機酸塩とを含むエッチング液は、イミダゾール
銅(II)錯体10重量部、グリコール酸7重量部及び
塩化カリウム5重量部からなる。
Comparative Example 1 In Example 1, 20 g / l of hydrogen peroxide, 15 g / l of sulfuric acid, 3 g / l of 5-aminotetrazole, and 10 ml / l of propyl alcohol
A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that an etching solution containing a cupric complex and an organic acid salt was used instead of the etching solution containing. The etching solution containing the cupric complex and the organic acid salt is composed of 10 parts by weight of an imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride.

【0107】(比較例2)実施例2において、過酸化水
素30g/l、硫酸15g/l、5−アミノテトラゾー
ル4g/l、および、プロピルアルコール15ml/l
を含むエッチング液に代えて、比較例1で使用したもの
と同様の第二銅錯体と有機酸塩とを含むエッチング液を
用いた以外は、実施例2と同様にして多層プリント配線
板を製造した。
Comparative Example 2 In Example 2, 30 g / l of hydrogen peroxide, 15 g / l of sulfuric acid, 4 g / l of 5-aminotetrazole, and 15 ml / l of propyl alcohol
A multilayer printed wiring board was manufactured in the same manner as in Example 2 except that the same etching solution containing a cupric complex and an organic acid salt as used in Comparative Example 1 was used instead of the etching solution containing Comparative Example 1. did.

【0108】(比較例3)実施例3において、過酸化水
素20g/l、硫酸20g/l、5−フェニルテトラゾ
ール5g/l、および、プロピルアルコール10ml/
lを含むエッチング液に代えて、比較例1で使用したも
のと同様の第二銅錯体と有機酸塩とを含むエッチング液
を用いた以外は、実施例3と同様にして多層プリント配
線板を製造した。
Comparative Example 3 In Example 3, 20 g / l of hydrogen peroxide, 20 g / l of sulfuric acid, 5 g / l of 5-phenyltetrazole and 10 ml / l of propyl alcohol
A multilayer printed wiring board was prepared in the same manner as in Example 3 except that the same etching solution containing a cupric complex and an organic acid salt as used in Comparative Example 1 was used instead of the etching solution containing l. Manufactured.

【0109】(比較例4)実施例4において、過酸化水
素25g/l、硫酸10g/l、5−アミノテトラゾー
ル5g/l、および、プロピルアルコール7ml/lを
含むエッチング液に代えて、比較例1で使用したものと
同様の第二銅錯体と有機酸塩とを含むエッチング液を用
いた以外は、実施例4と同様にして多層プリント配線板
を製造した。
Comparative Example 4 Comparative Example 4 was repeated, except that the etching solution contained 25 g / l of hydrogen peroxide, 10 g / l of sulfuric acid, 5 g / l of 5-aminotetrazole, and 7 ml / l of propyl alcohol. A multilayer printed wiring board was manufactured in the same manner as in Example 4 except that the same etching solution containing a cupric complex and an organic acid salt as used in Example 1 was used.

【0110】(比較例5)実施例1において、エッチン
グ液を用いて導体回路表面に粗化面を形成する代わり
に、Cu−Ni−Pめっき処理により、以下の条件で導
体回路表面にCu−Ni−P合金からなる粗化層を形成
した以外は、実施例1と同様にして多層プリント配線板
を製造した。
(Comparative Example 5) In Example 1, instead of forming a roughened surface on a conductor circuit surface using an etching solution, Cu-Ni-P plating was performed to form a Cu-Ni-P plating film on the conductor circuit surface under the following conditions. A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that a roughened layer made of a Ni-P alloy was formed.

【0111】粗化層を形成する際には、まず、基板をア
ルカリ脱脂してソフトエッチングし、次いで、塩化パラ
ジウムと有機酸とからなる触媒溶液で処理して、Pd触
媒を付与し、この触媒を活性化した。次に、この基板に
硫酸銅(3.2×10-2mol/l)、硫酸ニッケル
(2.4×10-3mol/l)、クエン酸(5.2×1
-2mol/l)、次亜リン酸ナトリウム(2.7×1
-1mol/l)、ほう酸(5.0×10-1mol/
l)、界面活性剤(日信化学工業社製、サーフィノール
465)(1.0g/l)、の水溶液からなるpH=9
の無電解めっき浴にて、無電解めっきを施し、導体導体
回路の全表面にCu−Ni−P合金からなる粗化層を形
成した。
When forming the roughened layer, first, the substrate is alkali-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to provide a Pd catalyst. Was activated. Next, copper sulfate (3.2 × 10 −2 mol / l), nickel sulfate (2.4 × 10 −3 mol / l) and citric acid (5.2 × 1
0 -2 mol / l), sodium hypophosphite (2.7 × 1
0 -1 mol / l), boric acid (5.0 × 10 -1 mol / l)
l), pH = 9 consisting of an aqueous solution of a surfactant (Sufinol 465, manufactured by Nissin Chemical Industry Co., Ltd.) (1.0 g / l).
In the electroless plating bath of No. 1, electroless plating was performed to form a roughened layer made of a Cu—Ni—P alloy on the entire surface of the conductor circuit.

【0112】(比較例6)実施例3において、エッチン
グ液を用いて導体回路表面に粗化面を形成する代わり
に、比較例5と同様の条件でCu−Ni−Pめっき処理
を行うことにより、導体回路表面にCu−Ni−P合金
からなる粗化層を形成した以外は、実施例3と同様にし
て多層プリント配線板を製造した。
(Comparative Example 6) In Example 3, a Cu-Ni-P plating treatment was performed under the same conditions as in Comparative Example 5 instead of forming a roughened surface on the conductor circuit surface using an etching solution. A multilayer printed wiring board was manufactured in the same manner as in Example 3, except that a roughened layer made of a Cu-Ni-P alloy was formed on the surface of the conductor circuit.

【0113】このようにして製造した実施例1〜4およ
び比較例1〜6の多層プリント配線板について、導体回
路と層間樹脂絶縁層との間のピール強度(kg/c
m)、導体回路のアンダーカットの発生の有無、導体回
路表面の樹脂残りの有無、並びに、信頼性試験前後にお
ける導体回路と層間樹脂絶縁層との剥離の発生の有無、
バイアホール内の上下の導体回路間での剥離の発生の有
無、および、導通試験時の短絡、断線の発生の有無を以
下の評価方法を用いて評価し、結果を表1に示した。
With respect to the multilayer printed wiring boards of Examples 1 to 4 and Comparative Examples 1 to 6 manufactured as described above, the peel strength (kg / c) between the conductor circuit and the interlayer resin insulating layer was obtained.
m), presence or absence of undercut of the conductor circuit, presence or absence of resin residue on the surface of the conductor circuit, and presence or absence of peeling between the conductor circuit and the interlayer resin insulation layer before and after the reliability test;
The presence or absence of peeling between the upper and lower conductor circuits in the via hole and the occurrence of short circuit and disconnection during the continuity test were evaluated using the following evaluation methods. The results are shown in Table 1.

【0114】評価方法 (1)ピール強度 市販のピール強度測定機を用い、層間樹脂絶縁層に接着
して測定した。
[0114]Evaluation method  (1) Peel strength Adhesion to interlayer resin insulation layer using a commercially available peel strength measuring instrument
And measured.

【0115】(2)アンダーカットの発生の有無および
樹脂残りの有無 多層プリント配線板をカッターで切断し、切断した断面
を顕微鏡で観察した。
(2) Presence / absence of undercut and presence / absence of resin residue The multilayer printed wiring board was cut with a cutter, and the cut section was observed with a microscope.

【0116】(3)信頼性試験 得られた多層プリント配線板を、−65℃の雰囲気下に
3分間維持した後、130℃の雰囲気下で3分間維持す
るサイクルを1000回繰り返した。
(3) Reliability Test A cycle of maintaining the obtained multilayer printed wiring board in an atmosphere of -65 ° C for 3 minutes and then in an atmosphere of 130 ° C for 3 minutes was repeated 1,000 times.

【0117】(4)導体回路と層間樹脂絶縁層との間で
の剥離および上下の導体回路間での剥離 上記(2)と同様にして、多層プリント配線板をカッタ
ーで切断し、切断した断面を顕微鏡で観察した。
(4) Peeling between the conductor circuit and the interlayer resin insulation layer and peeling between the upper and lower conductor circuits In the same manner as in (2), the multilayer printed wiring board was cut with a cutter, and the cut cross section was cut. Was observed under a microscope.

【0118】(5)短絡または断線の発生の有無 得られた多層プリント配線板にICチップを接続し、こ
れの導通試験を行い、モニターに表示された結果から導
通状態を評価した。
(5) Presence or Absence of Short-Circuit or Disconnection An IC chip was connected to the obtained multilayer printed wiring board, a continuity test was performed on the IC chip, and a continuity state was evaluated from the result displayed on the monitor.

【0119】[0119]

【表1】 [Table 1]

【0120】その結果、表1に示したように、実施例1
〜4で製造した多層プリント配線板では、ピール強度が
1.1kg/cm以上で、導体回路と層間樹脂絶縁層と
の間に充分な密着性があり、導体回路がアンダーカット
形状になることもなく、導体回路表面に樹脂残りも発生
していなかった。また、上記多層プリント配線板では、
信頼性試験前後において、導体回路と層間樹脂絶縁層や
上層の導体回路との間で剥離は発生せず、導通試験にお
いて、短絡や断線も認められなかった。
As a result, as shown in Table 1, Example 1
In the multilayer printed wiring boards manufactured in Nos. 1 to 4, the peel strength is 1.1 kg / cm or more, there is sufficient adhesion between the conductive circuit and the interlayer resin insulating layer, and the conductive circuit may have an undercut shape. No resin residue was generated on the conductor circuit surface. Also, in the multilayer printed wiring board,
Before and after the reliability test, no peeling occurred between the conductor circuit and the interlayer resin insulating layer or the upper layer conductor circuit, and no short circuit or disconnection was observed in the conduction test.

【0121】これに対して、比較例1〜4の多層プリン
ト配線板では、ピール強度が1.0kg/cmであり、
実施例1〜4の多層プリント配線板と比べて、導体回路
と層間樹脂絶縁層との間の密着性が大きく劣るものでは
なかったものの、測定部位によるピール強度のバラツキ
が大きく、0.8kg/cm以下になっている部位もあ
った。また、一部の導体回路がアンダーカット形状とな
っていた。また、一部の導体回路の上面に樹脂残りが認
められ、導通試験において、上下の導体回路間の一部に
断線が認められた。さらに、比較例2および4の多層プ
リント配線板では、隣接する導体回路間の一部に短絡も
認められた。また、上記多層プリント配線板では、信頼
性試験後に導体回路と層間樹脂絶縁層や上層の導体回路
との間で、剥離が発生している部分があった。
On the other hand, in the multilayer printed wiring boards of Comparative Examples 1 to 4, the peel strength was 1.0 kg / cm,
Although the adhesion between the conductor circuit and the interlayer resin insulation layer was not significantly inferior to that of the multilayer printed wiring boards of Examples 1 to 4, the variation in peel strength depending on the measurement site was large, and 0.8 kg / cm or less. Also, some of the conductor circuits had an undercut shape. In addition, resin residue was observed on the upper surfaces of some of the conductor circuits, and in the continuity test, disconnection was observed in some of the upper and lower conductor circuits. Furthermore, in the multilayer printed wiring boards of Comparative Examples 2 and 4, a short circuit was also found in a part between adjacent conductor circuits. Further, in the multilayer printed wiring board, after the reliability test, there was a portion where the peeling occurred between the conductive circuit and the interlayer resin insulating layer or the upper conductive circuit.

【0122】また、比較例5および6の多層プリント配
線板では、ピール強度が1.0kg/cmと、実施例1
〜4の多層プリント配線板と比べて、導体回路と層間樹
脂絶縁層との間の密着性が大きく劣るものではなく、ア
ンダーカット形状の導体回路はなかったものの、一部の
導体回路の上面に樹脂残りが認められ、導通試験におい
て、上下の導体回路間の一部に断線が認められた。ま
た、隣接する導体回路間の一部に短絡も認められた。ま
た、導体回路上面の樹脂残りに起因して、信頼性試験後
に導体回路と層間樹脂絶縁層や上層の導体回路との間
で、剥離が発生している部分があった。
Further, in the multilayer printed wiring boards of Comparative Examples 5 and 6, the peel strength was 1.0 kg / cm, and
The adhesion between the conductor circuit and the interlayer resin insulation layer is not significantly inferior to that of the multilayer printed wiring boards of Nos. 4 to 4, and although there is no undercut-shaped conductor circuit, the upper surface of some of the conductor circuits is Resin residue was observed, and in the continuity test, disconnection was observed in part between the upper and lower conductor circuits. In addition, a short circuit was observed in a part between adjacent conductor circuits. Further, due to the resin residue on the upper surface of the conductor circuit, there was a portion where peeling occurred between the conductor circuit and the interlayer resin insulating layer or the upper conductor circuit after the reliability test.

【0123】[0123]

【発明の効果】以上説明したように、本発明のエッチン
グ液は、多層プリント配線板を製造する際に、導体回路
をアンダーカット形状にすることなく、導体回路表面の
全体に均一な粗さの凹凸を有する粗化面を形成すること
ができる。
As described above, the etching solution of the present invention can be used for producing a multilayer printed wiring board without forming an undercut shape on the conductor circuit and having a uniform roughness on the entire surface of the conductor circuit. A roughened surface having irregularities can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)は、本発明のエッチング液を用
いて、導体回路表面に粗化面を形成する工程を模式的に
示す断面図である。
FIGS. 1A to 1C are cross-sectional views schematically showing steps of forming a roughened surface on a conductor circuit surface using an etching solution of the present invention.

【図2】図1(a)におけるAの部分拡大断面図であ
る。
FIG. 2 is a partially enlarged sectional view of A in FIG. 1 (a).

【図3】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
FIGS. 3A to 3D are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図4】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
FIGS. 4A to 4D are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図5】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
FIGS. 5A to 5D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図6】(a)〜(c)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
FIGS. 6A to 6C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図7】(a)〜(c)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
FIGS. 7A to 7C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図8】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
FIGS. 8A to 8D are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図9】(a)〜(d)は、本発明の多層プリント配線
板の製造工程の一部を示す断面図である。
FIGS. 9A to 9D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図10】(a)〜(d)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
FIGS. 10A to 10D are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図11】(a)〜(c)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
FIGS. 11A to 11C are cross-sectional views illustrating a part of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図12】(a)〜(c)は、本発明の多層プリント配
線板の製造工程の一部を示す断面図である。
FIGS. 12A to 12C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.

【図13】(a)〜(c)は、従来のエッチング液を用
いて、導体回路表面に粗化面を形成する工程を模式的に
示す断面図である。
FIGS. 13A to 13C are cross-sectional views schematically showing steps of forming a roughened surface on a conductor circuit surface using a conventional etching solution.

【図14】図13(a)におけるAの部分拡大断面図で
ある。
FIG. 14 is a partially enlarged sectional view of A in FIG.

【符号の説明】[Explanation of symbols]

1 基板 2 層間樹脂絶縁層(粗化面形成用樹脂層) 3 めっきレジスト 4 下層導体回路 4a 粗化面 5 導体回路 6 バイアホール用開口 7 バイアホール 8 銅箔 9、29 スルーホール 9a 粗化面 10 樹脂充填剤 12 無電解銅めっき層 12a Ni金属層 12b Cu金属層 13 電気めっき層 14 ソルダーレジスト層 15 ニッケルめっき層 16 金めっき層 17 はんだバンプ 22 樹脂絶縁層 23 めっきレジスト 24 薄膜導体層 24b 粗化面 21、31 基板 25、35 電気めっき層 25a、35a 粗化面 35b アンダーカット DESCRIPTION OF SYMBOLS 1 Substrate 2 Interlayer resin insulation layer (resin layer for forming a roughened surface) 3 Plating resist 4 Lower layer conductor circuit 4a Roughened surface 5 Conductor circuit 6 Opening for via hole 7 Via hole 8 Copper foil 9, 29 Through hole 9a Roughened surface DESCRIPTION OF SYMBOLS 10 Resin filler 12 Electroless copper plating layer 12a Ni metal layer 12b Cu metal layer 13 Electroplating layer 14 Solder resist layer 15 Nickel plating layer 16 Gold plating layer 17 Solder bump 22 Resin insulation layer 23 Plating resist 24 Thin film conductor layer 24b Rough Roughened surface 21, 31 Substrate 25, 35 Electroplated layer 25a, 35a Roughened surface 35b Undercut

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 WA05 WA07 WB04 WB17 WE03 WE25 WE30 WG03 WN01 5E339 AC01 AE01 BC02 BD03 BD06 BD08 BD11 BE13 BE15 CD05 CE12 CE14 CE17 5E343 AA07 AA17 AA33 BB24 BB44 BB67 CC34 CC45 CC50 CC73 CC78 DD25 DD33 DD43 DD76 EE33 EE52 ER18 GG06 5E346 AA12 AA15 AA32 CC32 CC58 EE31 EE38 GG22 GG27 GG28 HH11  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K057 WA05 WA07 WB04 WB17 WE03 WE25 WE30 WG03 WN01 5E339 AC01 AE01 BC02 BD03 BD06 BD08 BD11 BE13 BE15 CD05 CE12 CE14 CE17 5E343 AA07 AA17 AA33 BB24 BB44 CC50 DD43 DD76 EE33 EE52 ER18 GG06 5E346 AA12 AA15 AA32 CC32 CC58 EE31 EE38 GG22 GG27 GG28 HH11

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に導体回路と樹脂絶縁層とが順次
形成された多層プリント配線板を製造する際に用いら
れ、過酸化水素と硫酸とテトラゾールおよび/またはそ
の誘導体とを含むことを特徴とするエッチング液。
1. A method for manufacturing a multilayer printed wiring board in which a conductive circuit and a resin insulating layer are sequentially formed on a substrate, wherein the multilayer printed wiring board contains hydrogen peroxide, sulfuric acid, tetrazole and / or a derivative thereof. Etchant.
【請求項2】 前記テトラゾールの誘導体は、炭素数1
〜20のアルキル基、炭素数3〜10のシクロアルキル
基、炭素数7〜20のアルキルフェニル基、アミノ基、
フェニル基、メルカプト基、炭素数1〜10のアルキル
メルカプト基、または、炭素数1〜10のカルボキシア
ルキル基を有する請求項1記載のエッチング液。
2. The tetrazole derivative has 1 carbon atom.
An alkyl group having from 20 to 20 carbon atoms, a cycloalkyl group having from 3 to 10 carbon atoms, an alkylphenyl group having from 7 to 20 carbon atoms, an amino group,
The etching solution according to claim 1, wherein the etching solution has a phenyl group, a mercapto group, an alkylmercapto group having 1 to 10 carbon atoms, or a carboxyalkyl group having 1 to 10 carbon atoms.
【請求項3】前記過酸化水素の濃度は、1〜50g/l
であり、前記硫酸の濃度は、1〜50g/lであり、前
記テトラゾールおよび/またはその誘導体の濃度は、
0.1〜30g/lである請求項1または2記載のエッ
チング液。
3. The concentration of the hydrogen peroxide is 1 to 50 g / l.
Wherein the concentration of the sulfuric acid is 1 to 50 g / l, and the concentration of the tetrazole and / or its derivative is
3. The etching solution according to claim 1, wherein the amount of the etching solution is 0.1 to 30 g / l.
JP2000257646A 2000-08-28 2000-08-28 Etching solution Expired - Fee Related JP4521951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000257646A JP4521951B2 (en) 2000-08-28 2000-08-28 Etching solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000257646A JP4521951B2 (en) 2000-08-28 2000-08-28 Etching solution

Publications (2)

Publication Number Publication Date
JP2002076610A true JP2002076610A (en) 2002-03-15
JP4521951B2 JP4521951B2 (en) 2010-08-11

Family

ID=18746074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000257646A Expired - Fee Related JP4521951B2 (en) 2000-08-28 2000-08-28 Etching solution

Country Status (1)

Country Link
JP (1) JP4521951B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005341A (en) * 2003-06-10 2005-01-06 Mitsubishi Gas Chem Co Inc Method for manufacturing printed circuit board
US8258409B2 (en) 2007-03-30 2012-09-04 Sanyo Electric Co., Ltd. Circuit board and circuit device
EP3735114A1 (en) * 2019-04-29 2020-11-04 KCC Corporation Method of treating metal surface of ceramic circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222584A (en) * 1983-05-31 1984-12-14 Yamatoya Shokai:Kk Etching solution for copper and copper alloy
JPH08335763A (en) * 1994-12-12 1996-12-17 Alpha Metals Ltd Copper coating
JP2000064067A (en) * 1998-06-09 2000-02-29 Ebara Densan Ltd Etching solution and roughening treatment of copper surface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222584A (en) * 1983-05-31 1984-12-14 Yamatoya Shokai:Kk Etching solution for copper and copper alloy
JPH08335763A (en) * 1994-12-12 1996-12-17 Alpha Metals Ltd Copper coating
JP2000064067A (en) * 1998-06-09 2000-02-29 Ebara Densan Ltd Etching solution and roughening treatment of copper surface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005341A (en) * 2003-06-10 2005-01-06 Mitsubishi Gas Chem Co Inc Method for manufacturing printed circuit board
US8258409B2 (en) 2007-03-30 2012-09-04 Sanyo Electric Co., Ltd. Circuit board and circuit device
EP3735114A1 (en) * 2019-04-29 2020-11-04 KCC Corporation Method of treating metal surface of ceramic circuit board

Also Published As

Publication number Publication date
JP4521951B2 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
JP2007109902A (en) Method for manufacturing multilayer printed wiring board, and photosensitive dry film used for same
JP2003023252A (en) Multilayered printed wiring board
JP4508380B2 (en) Manufacturing method of multilayer printed wiring board
JP2001015931A (en) Multilayer printed wiring board and manufacture thereof
JP2002374066A (en) Method for manufacturing multilayered printed circuit substrate
JP2003101244A (en) Multilayer printed wiring board and method of manufacturing the same
JP2002151841A (en) Method of manufacturing multilayer printed wiring board
JP4877694B2 (en) Manufacturing method of multilayer printed wiring board
JP4535598B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP3916946B2 (en) Method for evaluating electrolytic plating solution and method for producing multilayer printed wiring board
JP2002271040A (en) Method for manufacturing multilayer printed wiring board
JP4605888B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP4521951B2 (en) Etching solution
JP2002204057A (en) Multilayer printed wiring board and method of manufacturing the same
JP3348846B2 (en) Method of manufacturing multilayer printed wiring board and multilayer printed wiring board
JP4535559B2 (en) Multilayer printed wiring board
JP3219396B2 (en) Manufacturing method of multilayer printed wiring board
JP4521947B2 (en) Pretreatment solution for electroless plating, treatment solution for electroless plating, and method for producing multilayer printed wiring board
JP4514308B2 (en) Manufacturing method of multilayer printed wiring board
JP2001196744A (en) Method for manufacturing multilayer printed wiring substrate
JP4743974B2 (en) Manufacturing method of resin film and multilayer printed wiring board
JP4748889B2 (en) Manufacturing method of multilayer printed wiring board
JP4666332B2 (en) Manufacturing method of multilayer printed wiring board
JP2001244640A (en) Multilayer printed wiring board and its manufacturing method
JP4484350B2 (en) Method for manufacturing printed wiring board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R150 Certificate of patent or registration of utility model

Ref document number: 4521951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees