JP2002076129A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method thereforInfo
- Publication number
- JP2002076129A JP2002076129A JP2000268228A JP2000268228A JP2002076129A JP 2002076129 A JP2002076129 A JP 2002076129A JP 2000268228 A JP2000268228 A JP 2000268228A JP 2000268228 A JP2000268228 A JP 2000268228A JP 2002076129 A JP2002076129 A JP 2002076129A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- fuse
- semiconductor device
- wiring
- copper fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体装置に関す
るものであり、特にレーザ光により銅ヒューズを容易に
切断するための構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure for easily cutting a copper fuse by laser light.
【０００２】[0002]
【従来の技術】デバイスの微細化、大容量化、高速化に
伴って、歩留まりを確保するためには、メモリセル内の
不良ビットとあらかじめ用意しておいた予備のメモリセ
ルを置換する救済技術が重要となっている。その切り替
えの方式として、配線層をヒューズとして利用し、ヒュ
ーズをレーザ光で切断することによりプログラミングす
るレーザトリミング方式が広く使われている。2. Description of the Related Art As devices become finer, larger in capacity, and higher in speed, in order to secure a yield, a rescue technique for replacing a defective bit in a memory cell with a spare memory cell prepared in advance. Is important. As a switching method, a laser trimming method of programming by using a wiring layer as a fuse and cutting the fuse with laser light is widely used.
【０００３】図７は従来の半導体装置を示す断面図であ
り、銅ヒューズおよび銅ヒューズ部以外の配線を示して
いる。図において、１１は銅ヒューズ、１１ｂは銅、１
１ａはバリアメタル、１２ａ，１２ｂ，１２ｃは絶縁
膜、１３はＳｉ基板、１４はレーザ光、１５は銅配線、
Ａは銅ヒューズ部分、Ｂは銅ヒューズ部分以外の配線層
である。FIG. 7 is a cross-sectional view showing a conventional semiconductor device, showing a wiring other than a copper fuse and a copper fuse portion. In the figure, 11 is a copper fuse, 11b is copper, 1
1a is a barrier metal, 12a, 12b and 12c are insulating films, 13 is a Si substrate, 14 is a laser beam, 15 is a copper wiring,
A is a copper fuse portion, and B is a wiring layer other than the copper fuse portion.
【０００４】[0004]
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されていたので、銅配線をヒューズとし
て利用した場合、その膜厚が従来のＡＬ層を利用したヒ
ューズと比較して厚いこと、および従来使用していた赤
外領域の波長の光に対しての銅の吸収率が低いことか
ら、切断することは困難であった。また、厚膜のヒュー
ズを可視領域以下の波長の光で切断しようとした場合、
ヒューズ下のシリコン基板へのダメージ等が発生し、信
頼性の上で問題点が発生していた。Since the conventional semiconductor device is configured as described above, when a copper wiring is used as a fuse, its thickness is larger than that of a conventional fuse using an AL layer. Because of this fact and the low absorptivity of copper to light having a wavelength in the infrared region conventionally used, it has been difficult to cut. Also, when trying to cut a thick film fuse with light with a wavelength below the visible range,
Damage to the silicon substrate under the fuse has occurred, and a problem has occurred in reliability.
【０００５】この発明は上記のような課題を解決するた
めになされたものであり、銅ヒューズの膜厚を選択的に
薄くすることにより、赤外領域レーザによる銅ヒューズ
のトリミングを実現することができる半導体装置を提供
することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. By selectively reducing the thickness of a copper fuse, it is possible to realize trimming of the copper fuse by an infrared laser. It is an object of the present invention to provide a semiconductor device which can be used.
【０００６】[0006]
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、基板上に絶縁膜を形成するとともに、
絶縁膜に銅ヒューズ及び銅配線を形成したものであっ
て、銅ヒューズ上面の高さが銅配線上面の高さと同一で
あり、かつ銅ヒューズ下面の高さが銅配線下面の高さよ
り高く形成することにより、銅ヒューズを銅配線よりも
薄くしたものである。According to a first aspect of the present invention, there is provided a semiconductor device comprising: an insulating film formed on a substrate;
A copper fuse and a copper wiring are formed on an insulating film, the height of the copper fuse upper surface is the same as the height of the copper wiring upper surface, and the height of the copper fuse lower surface is formed higher than the height of the copper wiring lower surface. Thus, the copper fuse is thinner than the copper wiring.
【０００７】この発明の請求項２に係る半導体装置は、
銅ヒューズの側面部及び下面部をバリアメタルで覆った
ものである。According to a second aspect of the present invention, there is provided a semiconductor device comprising:
This is a copper fuse in which side and bottom surfaces are covered with a barrier metal.
【０００８】この発明の請求項３に係る半導体装置の製
造方法は、半導体装置をダマシン法により製造するもの
である。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the semiconductor device is manufactured by a damascene method.
【０００９】[0009]
【発明の実施の形態】実施の形態１．以下、この発明の
一実施形態を図に基づいて説明する。図１はこの発明の
一実施形態による半導体装置を示す平面図、図２は図１
のＣ−Ｃ線断面図であり、銅ヒューズ及び銅ヒューズ以
外の銅配線層を示している。図において、１は銅ヒュー
ズ、１ａは銅、１ｂはバリアメタル、２ａ〜２ｃは絶縁
膜、３はＳｉ基板、４はレーザ光、５は銅配線、５ａは
銅、５ｂはバリアメタル、Ｄは銅ヒューズ部分、Ｅは銅
ヒューズ部分以外の配線層である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention, and FIG.
5 is a cross-sectional view taken along line CC of FIG. 5, showing a copper fuse and a copper wiring layer other than the copper fuse. In the figure, 1 is a copper fuse, 1a is copper, 1b is a barrier metal, 2a to 2c are insulating films, 3 is a Si substrate, 4 is laser light, 5 is copper wiring, 5a is copper, 5b is barrier metal, and D is The copper fuse portion, E, is a wiring layer other than the copper fuse portion.
【００１０】シリコン基板３上にシリコン窒化膜、もし
くはシリコン酸化膜等からなる絶縁膜２ａ〜２ｃを形成
し、この絶縁膜２ｂの上部に銅ヒューズ１を設ける。ま
た、一般的に、ヒューズ層としては、最上層の配線層よ
り一層下の配線層が使用されることが多いため、銅ヒュ
ーズ１の上部にも絶縁膜２ａが形成される。そして銅ヒ
ューズ１は、上部からレーザ光４を照射することによっ
て切断される。An insulating film 2a to 2c made of a silicon nitride film or a silicon oxide film is formed on a silicon substrate 3, and a copper fuse 1 is provided on the insulating film 2b. In general, a wiring layer lower than the uppermost wiring layer is often used as a fuse layer, so that an insulating film 2 a is also formed on the copper fuse 1. Then, the copper fuse 1 is cut by irradiating the laser beam 4 from above.
【００１１】そして、銅ヒューズ１は、他の銅配線５と
同層に作られるため、その膜厚は他の配線層と同等にな
る。このため、デバイスの所望の特性を得る目的から、
銅ヒューズ１の膜厚もたとえば１μｍ程度と厚くなって
しまう。このため、レーザ光４により銅ヒューズ１を切
断することは、従来においては困難であった。Since the copper fuse 1 is formed in the same layer as the other copper wiring 5, its thickness is equal to that of the other wiring. Therefore, in order to obtain the desired characteristics of the device,
The thickness of the copper fuse 1 is also increased, for example, to about 1 μm. For this reason, it has been conventionally difficult to cut the copper fuse 1 by the laser beam 4.
【００１２】そこで本発明では、銅ヒューズ１の膜厚
を、他の銅配線５よりもたとえば０．４μｍ程度選択的
に薄膜化することにより、銅ヒューズ１表面で吸収され
た光エネルギーのヒューズ下部への熱伝導をよくし、レ
ーザ光４による銅ヒューズ１の切断を確実にすることが
できる。Therefore, in the present invention, the thickness of the copper fuse 1 is selectively reduced to, for example, about 0.4 μm from the other copper wiring 5 so that the light energy absorbed on the surface of the copper fuse 1 can be reduced below the fuse. Heat conduction to the laser fuse 4 and the disconnection of the copper fuse 1 by the laser beam 4 can be ensured.
【００１３】現在一般的に切断に使用されている赤外領
域光（波長が１．０μｍ〜１．３５μｍ）の銅に対する
光吸収率は低く、銅ヒューズ１表面に吸収される光エネ
ルギーが小さいため、従来においては、ヒューズ下部ま
でを完全に切断するのは困難であったが、本発明におけ
るように、銅ヒューズ１の膜厚を安定に切断できる程度
まで、たとえば０．４μｍ以下程度まで薄くすることに
より、銅ヒューズ１を容易に切断できるようになり、従
来装置をそのまま用いることがてきるようになった。The light absorption of copper in the infrared region (wavelength: 1.0 μm to 1.35 μm) currently generally used for cutting is low, and the light energy absorbed on the surface of the copper fuse 1 is small. Conventionally, it has been difficult to completely cut the lower portion of the fuse. However, as in the present invention, the thickness of the copper fuse 1 is reduced to a level that can be stably cut, for example, to about 0.4 μm or less. As a result, the copper fuse 1 can be easily cut, and the conventional device can be used as it is.
【００１４】また、銅ヒューズ１及び銅配線５におい
て、銅１ａ，５ａの側面部及び下面部をバリアメタル１
ｂ，５ｂで覆うことにより、レーザ光４の吸収率を上昇
させることができ、切れ残りを少なくするとともに、リ
ークなくすことができる。In the copper fuse 1 and the copper wiring 5, the side surfaces and the lower surface of the copper 1a, 5a are
By covering with b and 5b, the absorptance of the laser beam 4 can be increased, the uncut portion can be reduced, and the leak can be eliminated.
【００１５】実施の形態２．次に本発明に係る半導体装
置をダマシン法により製造する過程について説明する。
まず、図３に示すように、Ｓｉ基板３上にＳｉＮまたは
ＳｉＯ2からなる絶縁膜２ｂ，２ｃを積層する。次に、
ヒューズを形成する工程において、他の配線を形成する
ための溝をエッチングする。そして、図４に示すよう
に、他の配線部分Ｆとヒューズ部分Ｇ以外にマスク６を
かけ、配線及びヒューズの埋め込みのための溝をエッチ
ングにより形成する。次に図５に示すように、再度配線
部分のみをエッチングするために、マスク６を除去後、
マスク７を配線部分以外にかけ、配線の埋め込みのため
の溝をエッチングにより形成する。次にＣｕを積み、Ｃ
ＭＰにより所定の膜厚まで削ることにより配線を形成す
る。最後に、図６に示すように、最上層にＳｉＯ2また
はＳｉＮからなる絶縁膜２ａを載せる。Embodiment 2 Next, a process of manufacturing the semiconductor device according to the present invention by the damascene method will be described.
First, as shown in FIG. 3, insulating films 2b and 2c made of SiN or SiO 2 are stacked on a Si substrate 3. next,
In the step of forming a fuse, a groove for forming another wiring is etched. Then, as shown in FIG. 4, a mask 6 is applied to portions other than the other wiring portion F and the fuse portion G, and trenches for embedding the wiring and the fuse are formed by etching. Next, as shown in FIG. 5, in order to etch only the wiring portion again, after removing the mask 6,
The mask 7 is applied to portions other than the wiring portions, and grooves for embedding the wiring are formed by etching. Next, Cu is loaded and C
Wiring is formed by cutting to a predetermined film thickness by MP. Finally, as shown in FIG. 6, an insulating film 2a made of SiO 2 or SiN is placed on the uppermost layer.
【００１６】以上のようにダマシン法による製造方法に
よれば、銅ヒューズ１の上面の高さが他の配線層である
銅配線５と同じであり、かつ銅ヒューズ１の下面の高さ
が他の配線層よりも高くなることにより、銅ヒューズ１
部分が薄く形成されるものであり、従来技術におけるよ
うに、下から順番に配線を積み上げる方法では本発明に
示したような形状にはならないものである。As described above, according to the manufacturing method by the damascene method, the height of the upper surface of the copper fuse 1 is the same as that of the copper wiring 5 which is another wiring layer, and the height of the lower surface of the copper fuse 1 is different. Higher than the wiring layer of the copper fuse 1
The portion is formed thin, and the method shown in the prior art does not form the shape shown in the present invention by the method of stacking the wiring in order from the bottom.
【００１７】[0017]
【発明の効果】この発明の請求項１に係る半導体装置に
よれば、基板上に絶縁膜を形成するとともに、絶縁膜に
銅ヒューズ及び銅配線を形成したものであって、銅ヒュ
ーズ上面の高さが銅配線上面の高さと同一であり、かつ
銅ヒューズ下面の高さが銅配線下面の高さより高く形成
することにより、銅ヒューズを銅配線よりも薄くしたの
で、レーザ光による銅ヒューズの切断を確実に行なうこ
とができる。According to the semiconductor device according to the first aspect of the present invention, an insulating film is formed on a substrate, and a copper fuse and a copper wiring are formed on the insulating film. The height of the copper fuse is the same as the height of the copper wiring, and the height of the copper fuse bottom is made higher than the height of the copper wiring bottom, so that the copper fuse is thinner than the copper wiring. Can be performed reliably.
【００１８】この発明の請求項２に係る半導体装置によ
れば、銅ヒューズの側面部及び下面部をバリアメタルで
覆ったので、レーザ光の吸収率を上昇させることができ
る。According to the semiconductor device of the second aspect of the present invention, the side face and the lower face of the copper fuse are covered with the barrier metal, so that the absorptivity of laser light can be increased.
【００１９】この発明の請求項３に係る半導体装置の製
造方法によれば、半導体装置をダマシン法により製造す
るので、容易に製造することができる。According to the method of manufacturing a semiconductor device according to the third aspect of the present invention, since the semiconductor device is manufactured by the damascene method, it can be easily manufactured.
【図１】 この発明の実施の形態１による半導体装置を
示す平面図である。FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present invention.
【図２】 図１のＣ−Ｃ線断面図である。FIG. 2 is a sectional view taken along line CC of FIG.
【図３】 半導体装置の製造方法を示す側面図である。FIG. 3 is a side view showing the method for manufacturing the semiconductor device.
【図４】 半導体装置の製造方法を示す側面図である。FIG. 4 is a side view showing the method for manufacturing the semiconductor device.
【図５】 半導体装置の製造方法を示す側面図である。FIG. 5 is a side view illustrating the method for manufacturing the semiconductor device.
【図６】 半導体装置の製造方法を示す側面図である。FIG. 6 is a side view showing the method for manufacturing the semiconductor device.
【図７】 従来の半導体装置を示す断面図である。FIG. 7 is a cross-sectional view showing a conventional semiconductor device.
１ 銅ヒューズ、１ｂ バリアメタル、２ａ〜２ｃ 絶
縁膜、５ 銅配線。1. Copper fuse, 1b barrier metal, 2a-2c insulating film, 5 copper wiring.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 MM01 MM12 MM13 QQ06 QQ09 QQ48 RR04 RR06 TT02 VV11 5F064 FF27 FF32 FF34 FF42 GG10 5F083 ZA10 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F033 HH11 MM01 MM12 MM13 QQ06 QQ09 QQ48 RR04 RR06 TT02 VV11 5F064 FF27 FF32 FF34 FF42 GG10 5F083 ZA10
Claims (3)
記絶縁膜に銅ヒューズ及び銅配線を形成した半導体装置
において、上記銅ヒューズ上面の高さが上記銅配線上面
の高さと同一であり、かつ上記銅ヒューズ下面の高さが
上記銅配線下面の高さより高く形成することにより、上
記銅ヒューズを上記銅配線よりも薄くしたことを特徴と
する半導体装置。In a semiconductor device having an insulating film formed on a substrate and a copper fuse and copper wiring formed on the insulating film, the height of the upper surface of the copper fuse is the same as the height of the upper surface of the copper wiring; A semiconductor device, wherein the copper fuse is made thinner than the copper wiring by forming the height of the lower surface of the copper fuse higher than the height of the lower surface of the copper wiring.
メタルで覆ったことを特徴とする請求項１又は請求項２
記載の半導体装置。2. The copper fuse according to claim 1, wherein a side surface and a lower surface of the copper fuse are covered with a barrier metal.
13. The semiconductor device according to claim 1.
をダマシン法により製造することを特徴とする半導体装
置の製造方法。3. A method for manufacturing a semiconductor device, comprising: manufacturing the semiconductor device according to claim 1 by a damascene method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000268228A JP2002076129A (en) | 2000-09-05 | 2000-09-05 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000268228A JP2002076129A (en) | 2000-09-05 | 2000-09-05 | Semiconductor device and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076129A true JP2002076129A (en) | 2002-03-15 |
Family
ID=18755034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000268228A Pending JP2002076129A (en) | 2000-09-05 | 2000-09-05 | Semiconductor device and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076129A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822310B2 (en) | 2002-07-10 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
| US7268434B2 (en) | 2005-07-27 | 2007-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20140246704A1 (en) * | 2013-03-01 | 2014-09-04 | Kabushiki Kaisha Toshiba | Integrated circuit device |
-
2000
- 2000-09-05 JP JP2000268228A patent/JP2002076129A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822310B2 (en) | 2002-07-10 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
| US7268434B2 (en) | 2005-07-27 | 2007-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20140246704A1 (en) * | 2013-03-01 | 2014-09-04 | Kabushiki Kaisha Toshiba | Integrated circuit device |
| JP2014170818A (en) * | 2013-03-01 | 2014-09-18 | Toshiba Corp | Integrated circuit device |
| US9006861B2 (en) | 2013-03-01 | 2015-04-14 | Kabushiki Kaisha Toshiba | Integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495220A (en) | Polyimide inter-metal dielectric process | |
| JP4781723B2 (en) | Semiconductor pattern forming method | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| JP3509049B2 (en) | Fuse window with adjusted fuse oxide thickness | |
| JP2001250867A (en) | Semiconductor device and method of manufacturing the same | |
| EP0747947B1 (en) | Dual Damascene process having tapered vias | |
| JP3489088B2 (en) | Semiconductor device having redundant means and method of manufacturing the same | |
| JP2002076129A (en) | Semiconductor device and manufacturing method therefor | |
| JP2006108489A (en) | Manufacturing method of semiconductor device | |
| JP2001176975A (en) | Semiconductor device and producing method therefor | |
| JP2001176965A (en) | Semiconductor device and method of fabrication | |
| US7439161B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
| JP2006222258A (en) | Semiconductor wafer, semiconductor element, and manufacturing method thereof | |
| JP2001308179A (en) | Method of manufacturing semiconductor device | |
| KR100372649B1 (en) | Method for forming metal pad of semiconductor device | |
| JP2766912B2 (en) | Manufacturing method of integrated circuit device | |
| JPH06338563A (en) | Semiconductor device and manufacture thereof | |
| KR100356791B1 (en) | Method for forming fuse of semiconductor device | |
| JP2007258233A (en) | Semiconductor device, manufacturing method thereof, and circuit board | |
| JPH07135183A (en) | Work of thin film | |
| JPS63275142A (en) | Manufacture of semiconductor device | |
| TW202338940A (en) | Semiconductor device and method of manufacturing the same | |
| JPH05166935A (en) | Semiconductor device and manufacture thereof | |
| JPH04307757A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |