JP2002073724A - テストパターン修正方法およびテストパターン修正装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路変更時において、新回路対応テストパタ
ーン作成作業を軽減する。 【解決手段】 ポート端子名・ピン属性を用いてパス分
類工程Ｓ４で回路変更箇所の特定、パス毎の修正内容を
分類し、修正内容分類工程Ｓ５で回路の修正内容を具体
化し５つに分類する。自動テストパターン修正可能な修
正内容の場合は、旧回路用テストパターンを基に新回路
に対応したテストパターンファイルを自動作成し、自動
修正不可な修正内容の場合は、ピン定義等のフォーマッ
ト的修正のみを行い、テストパターン雛型を作成し、テ
ストパターン値要検討のポート端子名をオペレータへフ
ィードバックする。オペレータはその情報を基にテスト
パターン検討の上、パターン値を作成し、新回路対応の
テストパターンファイルを完成させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子回路の設計を
支援するための方法の一環として、論理シミュレーショ
ンを実行するときに使用するテストパターンの修正を行
うためのテストパターン修正方法およびテストパターン
修正装置に関するものである。

【０００２】

【従来の技術】電子回路を設計するに際して、回路シミ
ュレーションを実施するためにテストパターンが必要と
なる。テストパターンは回路に応じたものが必要である
ため、回路作成時に作成する必要がある。そのため、仕
様変更等により、既存回路に対して、ポート端子の追
加、ポート端子の削除、ポート端子名変更、論理変更な
どの回路修正を施すと、それに応じたテストパターンが
必要になる。

【０００３】図９は従来の技術にかかわるテストパター
ン修正方法を示す。第１の段階ＳＴ１として、旧回路と
新回路との接続状態の比較を通じて変更箇所特定の作業
を行う。第２の段階ＳＴ２として、特定された回路の変
更点ではどのような変更を施すのかの認識にかかわる変
更内容分類作業を行う。これには、「ポート端子の追
加」、「ポート端子の削除」、「ポート端子名の変
更」、「論理変更」の４つの分類がある。

【０００４】第３の段階ＳＴ３として、その変更内容で
あればテストパターンファイルの変更が必要か否かの判
断を行う。そして、変更が必要であるときは、第４の段
階ＳＴ４として、実際にテストパターンファイルを変更
するためのテストパターンファイル作成作業を行う。こ
の作業においては、テストパターン値をどうするかの判
断やフォーマット的にミスが起きないよう注意しながら
修正を行う必要もある。

【０００５】従来においては、以上の第１から第４まで
の各段階での作業をほとんど全て人為的作業に頼ってい
る。

【０００６】

【発明が解決しようとする課題】テストパターン作成に
おける作業の本質はテストパターン値の検討にあるが、
従来においては、テストパターン値の検討以外に、上記
のとおり、接続状態比較／変更箇所特定作業、変更内容
分類作業を行わなければならないし、さらには、テスト
パターンのフォーマットエラーに高度な注意を払わなけ
ればならない。

【０００７】しかしながら、上記各段階それぞれの作業
は、ポート端子数、パス数が非常に多いことと、作業ス
テップ数も少なくないことから、人為的に行う場合に
は、多大な手間と時間とを要し、また、特にオペレータ
が未熟練者である場合にはミスも発生しがちであった。

【０００８】ところで、このことに対応するための技術
として、特開平５−２１０７０３号公報に開示されたテ
ストパターン作成装置においては、回路の変更箇所を特
定し、その情報を提供するようにしている。

【０００９】しかし、この公報においては、テストパタ
ーンにおいて必要となる修正内容を解析する手段、およ
び、その解析結果に応じたテストパターンを自動作成す
る手段は存在しておらず、また、変更箇所に対してテス
トパターン変更を必要とするのか否か等の判断も人為的
に行わなければならず、トータルとして人為的介在要素
の大きい作業形態となっていた。

【００１０】そこで、本発明は上記した課題の解決を図
るべく創作したものであって、上述した従来の技術との
比較でいうと、前記の接続状態比較／変更箇所特定作
業、変更内容分類作業、テストパターン変更時の記述ミ
ス削減をターゲットとして、作業効率を向上し、工数を
削減することを目的としている。

【００１１】

【課題を解決するための手段】テストパターン修正方法
についての本発明は、次のような手段を講じることによ
り、上記の課題を解決する。

【００１２】旧回路と新回路の回路情報がデータベース
として格納されているとする。また、旧回路についての
テストパターンのファイルもデータベースとして格納さ
れているとする。旧回路の回路情報からパス・ポート端
子名・ピン属性を抽出する。また、新回路の回路情報か
らもパス・ポート端子名・ピン属性を抽出する。これら
の旧回路での抽出処理と新回路での抽出処理は、いずれ
が先でもよいし、あるいは同時でもよい。次いで、旧回
路について抽出したパス・ポート端子名・ピン属性と新
回路について抽出したパス・ポート端子名・ピン属性と
を相互比較することによりパス分類を行う。この比較
は、パス単位でポート端子名・ピン属性が旧回路と新回
路とで一致するか否かの判定である。パス分類項目の代
表例として、「パス中の全ポート端子名一致」（全一
致）、「パス中の一部ポート端子名一致」（一部一
致）、「新たなパスの追加」および「パスの削除」を挙
げることができる。

【００１３】以上のようにパス分類が行われると、次の
段階として、パス分類の結果であるパス分類項目に応じ
た処理を行う。パス分類項目は「変更内容」と称され
る。変更内容（パス分類項目）が例えば「パス中の全ポ
ート端子名一致」（全一致）や「パス中の一部ポート端
子名一致」（一部一致）のときは論理比較の処理を経て
所定の修正内容分類項目を設定する。また、変更内容が
例えば「新たなパスの追加」や「パスの削除」のときは
論理比較は行わずに、その変更内容に応じて一意に決ま
る所定の修正内容分類項目を設定する。

【００１４】上記において、論理比較では、ポート端子
名が一致しているパスどうしの接続情報を比較する。
「パス中の全ポート端子名一致」（全一致）の場合は、
その論理比較で一致するときには修正内容分類項目とし
て「変更無し」を設定し、不一致のときには修正内容分
類項目として「論理変更」を設定する。また、「パス中
の一部ポート端子名一致」（一部一致）の場合は、その
論理比較で一致するときには修正内容分類項目として
「ポート端子名の変更」を設定し、不一致のときには修
正内容分類項目として「論理変更」を設定する。

【００１５】また、「新たなパスの追加」のときは一意
的に修正内容分類項目として「ポート端子の追加」を設
定し、「パスの削除」のときは一意的に修正内容分類項
目として「ポート端子の削除」を設定する。

【００１６】以上によって、パス単位で修正内容分類項
目がいずれかに設定されることになる。次いで、設定さ
れた修正内容分類項目が自動修正を可能とするものであ
るか否かの判定を行い、自動修正を可能とするときに
は、旧回路用のテストパターンを基にして必要な修正を
施すことにより新回路用のテストパターンを自動的に作
成する。また、設定された修正内容分類項目が自動修正
を不可能とするものであるときには、自動で修正が可能
な部分のみの変更を行って新回路用のテストパターンに
対してのテストパターン雛型を作成するとともに、パタ
ーン値について検討を要するポート端子名を含む変更情
報を生成する。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を総括
的に説明する。

【００１８】本願第１の発明のテストパターン修正方法
は、旧回路および新回路それぞれの回路情報からパス・
ポート端子名・ピン属性を抽出する抽出工程と、前記の
抽出したものどうしの比較を通じてパス分類項目の設定
を行うパス分類工程と、前記の設定されたパス分類項目
が論理比較を要するものであるときは論理比較を経て前
記パス分類項目に応じた修正内容分類項目の設定を行う
一方、前記の設定されたパス分類項目が論理比較を要し
ないときは前記パス分類項目に一意に定まる修正内容分
類項目の設定を行う修正内容分類工程と、前記の設定さ
れた修正内容分類項目が自動修正を可能とするものであ
るときは前記旧回路用のテストパターンを基にして所要
の修正を施すことにより新回路用のテストパターンを自
動的に作成するテストパターン自動修正工程と、前記の
設定された修正内容分類項目が自動修正を不可能とする
ものであるときは前記旧回路用のテストパターンを基に
して新回路用のテストパターンに対してのテストパター
ン雛型を作成するとともにテストパターン値について検
討を要する旨を含む変更情報を出力するテストパターン
雛型作成／変更情報提供工程とを含み、前記各工程を自
動的に実行することを特徴とする。

【００１９】この第１の発明による作用は次のとおりで
ある。抽出工程が行う旧回路と新回路のパス・ポート端
子名・ピン属性の抽出は自動的に行われ、パス分類工程
が行うパス分類項目の設定も自動的に行われ、修正内容
分類工程が行う論理比較の要否判定を含めての修正内容
分類項目の設定も自動的に行われ、テストパターン自動
修正工程が行う自動修正可能判定を含めての旧回路用の
テストパターンからの新回路用のテストパターンの作成
も自動的に行われ、テストパターン雛型作成／変更情報
提供工程が行うテストパターン雛型の作成およびテスト
パターン雛型においてテストパターン値の検討を要する
旨の変更情報の生成も自動的に行われるから、人為的な
作業に頼っていた従来技術の場合に比べて、記述ミスを
大幅に軽減しつつ、新回路用のテストパターンファイル
の作成をきわめて効率良く遂行することができる。

【００２０】本願第２の発明のテストパターン修正方法
は、上記の第１の発明において、前記パス分類工程は、
そのパス分類項目として、「パス中の全ポート端子名一
致」（全一致）、「パス中の一部ポート端子名一致」
（一部一致）、「新たなパスの追加」および「パスの削
除」のうちのいずれか１つを設定するものである。

【００２１】この第２の発明による作用は次のとおりで
ある。現在の検査対象となっているパスにおいて、新回
路の回路情報と旧回路の回路情報との間の異同として
は、上記の「パス中の全ポート端子名一致」（全一
致）、「パス中の一部ポート端子名一致」（一部一
致）、「新たなパスの追加」および「パスの削除」の４
つが網羅しており、個々の検査対象パスについて過不足
なくパス分類項目を設定することができる。網羅してお
り過不足がないので、どのような態様のパスであって
も、見落としや設定不能を発生することなく、合理的か
つ合目的的にパス分類項目を設定することができ、旧回
路用のテストパターンの自動修正に基づいての新回路用
のテストパターンファイルの自動作成を有意義なものと
なすことができる。

【００２２】本願第３の発明のテストパターン修正方法
は、上記の第１・第２の発明において、前記修正内容分
類工程は、その修正内容分類項目として、「変更無
し」、「論理変更」、「ポート端子名変更」、「ポート
端子追加」および「ポート端子削除」のうちのいずれか
１つを設定するものである。

【００２３】この第３の発明による作用は次のとおりで
ある。旧回路用のテストパターンを基にして新回路用の
テストパターンを作成するに当たってどのような種類の
態様があるかを考察すると、上記の「変更無し」、「論
理変更」、「ポート端子名変更」、「ポート端子追加」
および「ポート端子削除」の５つが網羅しており、個々
の検査対象パスについて過不足なく修正内容分類項目を
設定することができる。網羅しており過不足がないの
で、どのような態様のパスであっても、見落としや設定
不能を発生することなく、合理的かつ合目的的に修正内
容分類項目を設定することができ、旧回路用のテストパ
ターンの自動修正に基づいての新回路用のテストパター
ンファイルの自動作成を有意義なものとなすことができ
る。

【００２４】本願第４の発明のテストパターン修正方法
は、上記の第３の発明において、前記修正内容分類工程
は、前記パス分類工程においてパス分類項目として「パ
ス中の全ポート端子名一致」（全一致）を設定したとき
は、論理比較によって一致パスどうしの接続情報の比較
を行い、一致するときは修正内容分類項目として「変更
無し」を設定する一方、不一致のときは修正内容分類項
目として「論理変更」を設定するというものである。こ
れは、上記第３の発明をより具体的に記述したものに相
当する。

【００２５】この第４の発明による作用は次のとおりで
ある。旧回路のパスと新回路のパスとを比較して、その
パス中の全てのポート端子についてポート端子名が一致
しているときは（全一致）、その一致パスにおいて旧回
路での接続情報と新回路での接続情報との論理比較を行
うこととし、その論理比較の結果が一致であるときに
は、新回路用のテストパターンの作成において旧回路用
のテストパターンの変更を行う必要がないので、修正内
容分類項目として「変更無し」を設定することとしてい
る。また、論理比較の結果が不一致であるときには、新
回路にかかわる回路論理が旧回路にかかわる回路論理と
は異なったものとなっているために、修正内容分類項目
として「論理変更」を設定することとしている。これに
より、「パス中の全ポート端子名一致」（全一致）の場
合に、合理的かつ合目的的に修正内容分類項目を設定す
ることができ、旧回路用のテストパターンの自動修正に
基づいての新回路用のテストパターンファイルの自動作
成を有意義なものとなすことができる。

【００２６】本願第５の発明のテストパターン修正方法
は、上記の第３の発明において、前記修正内容分類工程
は、前記パス分類工程においてパス分類項目として「パ
ス中の一部ポート端子名一致」（一部一致）を設定した
ときは、論理比較によって一致パスどうしの接続情報の
比較を行い、一致するときは修正内容分類項目として
「ポート端子名変更」を設定する一方、不一致のときは
修正内容分類項目として「論理変更」を設定するもので
ある。これは、上記第３の発明をより具体的に記述した
ものに相当する。

【００２７】この第５の発明による作用は次のとおりで
ある。旧回路のパスと新回路のパスとを比較して、その
パス中の全てのポート端子についてポート端子名が全て
は一致しておらず一部においてのみ一致しているとき
は、その一部一致パスにおいて旧回路での接続情報と新
回路での接続情報との論理比較を行うこととし、その論
理比較の結果が一致であるときには、新回路用のテスト
パターンの作成において旧回路用のテストパターンでの
ポート端子名のみの変更で対応できるため、修正内容分
類項目として「ポート端子名変更」を設定することとし
ている。また、論理比較の結果が不一致であるときに
は、新回路にかかわる回路論理が旧回路にかかわる回路
論理とは異なったものとなっているために、修正内容分
類項目として「論理変更」を設定することとしている。
これにより、「パス中の一部ポート端子名一致」（一部
一致）の場合に、合理的かつ合目的的に修正内容分類項
目を設定することができ、旧回路用のテストパターンの
自動修正に基づいての新回路用のテストパターンファイ
ルの自動作成を有意義なものとなすことができる。

【００２８】本願第６以降の発明はテストパターン修正
装置にかかわるものである。

【００２９】本願第６の発明のテストパターン修正装置
は、旧回路の回路情報を記憶する旧回路回路情報記憶手
段と、新回路の回路情報を記憶する新回路回路情報記憶
手段と、旧回路のテストパターンを記憶する旧回路テス
トパターン記憶手段と、前記旧回路回路情報記憶手段と
前記新回路回路情報記憶手段からそれぞれのパス・ポー
ト端子名・ピン属性をパス単位で抽出するパス・ポート
端子名・ピン属性抽出手段と、前記パス・ポート端子名
・ピン属性抽出手段が抽出したものどうしをパス単位で
比較することによりパス分類項目を設定するパス分類手
段と、前記パス分類手段で設定されたパス分類項目が論
理比較を要するか否かを判定する論理比較要否判定手段
と、前記論理比較要否判定手段が論理比較要と判定した
パス分類項目についての論理比較を含めて前記パス分類
項目に基づいて修正内容分類項目を設定する修正内容分
類手段と、前記修正内容分類手段で設定された修正内容
分類項目が自動修正可能であるか否かを判定する自動修
正可否判定手段と、前記自動修正可否判定手段が自動修
正可能と判定した場合に前記旧回路テストパターン記憶
手段から旧回路のテストパターンを読み出して所要の修
正を行うテストパターン自動修正手段と、前記テストパ
ターン自動修正手段で修正を行った後のテストパターン
を新回路用のテストパターンとして記憶する新回路テス
トパターン記憶手段とを備えていることを特徴とする。

【００３０】この第６の発明による作用は次のとおりで
ある。パス・ポート端子名・ピン属性抽出手段は、旧回
路回路情報記憶手段と新回路回路情報記憶手段からそれ
ぞれのパス・ポート端子名・ピン属性をパス単位で抽出
し、その抽出結果をパス分類手段に渡す。パス分類手段
は、受け取った新旧両回路のポート端子名・ピン属性ど
うしをパス単位で比較することにより、その検査対象パ
スに対してパス分類項目を設定し、その設定したパス分
類項目を論理比較要否判定手段および修正内容分類手段
に渡す。論理比較要否判定手段は、受け取ったパス分類
項目が論理比較を要するか否かを判定し、その判定結果
を修正内容分類手段に渡す。修正内容分類手段は、パス
分類手段からのパス分類項目および論理比較要否判定手
段からの判定結果を受け取って修正内容分類項目を設定
し、その設定した修正内容分類項目を自動修正可否判定
手段に渡す。自動修正可否判定手段は、受け取った修正
内容分類項目が自動修正可能であるか否かを判定し、そ
の判定結果をテストパターン自動修正手段に渡す。テス
トパターン自動修正手段は、自動修正可否判定手段から
の自動修正可能との判定結果を受け取ると、旧回路テス
トパターン記憶手段から旧回路のテストパターンを読み
出して所要の修正を行うことにより新回路用のテストパ
ターンを作成し、その新回路用のテストパターンを新回
路テストパターン記憶手段に転送記憶する。

【００３１】以上のようにして、旧回路用のテストパタ
ーンから新回路用のテストパターンを作成するためのシ
ーケンスのすべてを自動的に遂行するため、人為的な作
業に頼っていた従来技術の場合に比べて、記述ミスを大
幅に軽減しつつ、新回路用のテストパターンファイルを
きわめて効率良く作成することができる。

【００３２】本願第７の発明のテストパターン修正装置
は、上記の第６の発明において、さらに、前記自動修正
可否判定手段が自動修正不可と判定した場合に前記旧回
路テストパターン記憶手段から旧回路のテストパターン
を読み出して新回路用にテストパターン雛型を作成する
テストパターン雛型作成手段と、前記テストパターン雛
型についてテストパターン値の検討を要する旨のメッセ
ージおよびその検討において必要となるポート端子名の
記述を含む変更情報を生成する変更情報生成手段と、前
記テストパターン雛型作成手段が作成したテストパター
ン雛型および前記変更情報生成手段が生成した変更情報
を記憶するテストパターン雛型・変更情報記憶手段と、
前記テストパターン雛型・変更情報記憶手段が記憶して
いるテストパターン雛型および変更情報を表示する表示
手段とを備えている。

【００３３】この第７の発明による作用は次のとおりで
ある。テストパターン雛型作成手段は、自動修正可否判
定手段からの自動修正不可との判定結果を受け取ると、
旧回路テストパターン記憶手段から旧回路のテストパタ
ーンを読み出して、部分的ではあるが可能な修正を行う
ことで新回路用にテストパターン雛型を作成し、そのテ
ストパターン雛型をテストパターン雛型・変更情報記憶
手段に転送記憶する。また、変更情報生成手段は、自動
修正可否判定手段からの自動修正不可との判定結果を受
け取ると、テストパターン雛型についてテストパターン
値の検討を要する旨のメッセージおよびその検討におい
て必要となるポート端子名の記述を含む変更情報を生成
し、その変更情報をテストパターン雛型・変更情報記憶
手段に転送記憶する。そして、表示手段は、テストパタ
ーン雛型・変更情報記憶手段からテストパターン雛型お
よび変更情報を読み出して画面表示する。この場合、オ
ペレータは画面に表示されたテストパターン雛型と変更
情報とを目視確認しながら、必要な修正作業を行い、テ
ストパターン雛型を基にして新回路用のテストパターン
を作成する。テストパターン雛型があり、変更情報があ
るので、オペレータによる人為的作業であっても、その
作業に要する労力は大幅に軽減されることになる。した
がって、全面的に人為的な作業に頼っていた従来技術の
場合に比べて、記述ミスを大幅に軽減しつつ、新回路用
のテストパターンファイルの作成をきわめて効率良く遂
行することができる。

【００３４】（具体的な実施の形態）以下、本発明にか
かわるテストパターン修正装置およびテストパターン修
正方法の具体的な実施の形態を図面に基づいて詳細に説
明する。

【００３５】図１は本発明の実施の形態のテストパター
ン修正装置の構成を示すブロック図である。図１におい
て、符号のＤ１はシステム全体の制御ならびに所要の演
算処理を司るＣＰＵ、ＲＯＭ、ＲＡＭ等からなるマイク
ロコンピュータをもって構成された演算処理装置、Ｄ２
は回路情報やテストパターンファイルその他の情報を格
納しておくためのハードディスク装置などからなる記憶
装置、Ｄ３はキーボードやマウスなどからなり各種のデ
ータの入力操作や命令の入力操作を行う入力装置、Ｄ４
は各種の作業画面や回路情報やテストパターン情報やメ
ッセージ情報その他各種の情報を表示するＣＲＴやＬＣ
Ｄなどの表示装置である。

【００３６】図２は上記のように構成されたテストパタ
ーン修正装置の機能を示す機能ブロック図である。図２
において、符号のＭ１は旧回路の回路情報を記憶する旧
回路回路情報記憶手段、Ｍ２は新回路の回路情報を記憶
する新回路回路情報記憶手段、Ｍ３は旧回路のテストパ
ターンのファイルを記憶する旧回路テストパターン記憶
手段、Ｍ４は旧回路回路情報記憶手段Ｍ１と新回路回路
情報記憶手段Ｍ２からそれぞれのパス・ポート端子名・
ピン属性をパス単位で抽出するパス・ポート端子名・ピ
ン属性抽出手段、Ｍ５はパス・ポート端子名・ピン属性
抽出手段Ｍ４が抽出したものどうし（ポート端子名・ピ
ン属性）をパス単位で比較することによりパス分類項目
を設定するパス分類手段、Ｍ６はパス分類手段Ｍ５で設
定されたパス分類項目が論理比較を要するか否かを判定
する論理比較要否判定手段、Ｍ７は論理比較要否判定手
段Ｍ６が論理比較要と判定したパス分類項目についての
論理比較を含めて前記パス分類項目に基づいて修正内容
分類項目を設定する修正内容分類手段、Ｍ８は修正内容
分類手段Ｍ７で設定された修正内容分類項目が自動修正
可能であるか否かを判定する自動修正可否判定手段、Ｍ
９は自動修正可否判定手段Ｍ８が自動修正可能と判定し
た場合に旧回路テストパターン記憶手段Ｍ３から旧回路
のテストパターンを読み出して所要の修正を行うテスト
パターン自動修正手段、Ｍ１０はテストパターン自動修
正手段Ｍ９で修正を行った後のテストパターンを新回路
用のテストパターンとして記憶する新回路テストパター
ン記憶手段、Ｍ１１は自動修正可否判定手段Ｍ８が自動
修正不可と判定した場合に旧回路テストパターン記憶手
段Ｍ３から旧回路のテストパターンを読み出して新回路
用にテストパターン雛型を作成するテストパターン雛型
作成手段、Ｍ１２は前記テストパターン雛型についてテ
ストパターン値の検討を要する旨のメッセージおよびそ
の検討において必要となるポート端子名の記述を含む変
更情報を生成する変更情報生成手段、Ｍ１３はテストパ
ターン雛型作成手段Ｍ１１が作成したテストパターン雛
型および変更情報生成手段Ｍ１２が生成した変更情報を
記憶するテストパターン雛型・変更情報記憶手段、Ｍ１
４はテストパターン雛型・変更情報記憶手段Ｍ１３が記
憶しているテストパターン雛型および変更情報を表示す
る表示手段（図１の表示装置Ｄ４に対応）、Ｍ１５はオ
ペレータが表示装置Ｄ４の画面に表示された新回路につ
いてのテストパターン雛型や要検討のポート端子名を含
む変更情報を見て入力装置Ｄ３での入力操作によって行
った修正作業の結果を電子的に処理するテストパターン
修正手段である。表示手段Ｍ１４は新回路テストパター
ン記憶手段Ｍ１０に記憶されている新回路用のテストパ
ターンを表示することも可能となっている。

【００３７】ここで、あらかじめ、用語について簡単に
説明しておく。

【００３８】図６（ａ）は修正前の回路（旧回路）を示
す回路図、図６（ｂ）は修正後の回路（新回路）を示す
回路図であり、本例の場合は、ポート端子が１つ増加し
ているとともに回路論理が変更されている。

【００３９】図７（ａ）は図６（ａ）の旧回路について
のパス表記であり、図７（ｂ）は図６（ｂ）の新回路に
ついてのパス表記である。なお、このようなパス表記に
かかわるパス情報ファイルは記憶装置Ｄ２に格納されて
おり、また、格納されることとなる。

【００４０】「パス」とは、入力ポート端子または入出
力ポート端子から出力ポート端子または入出力ポート端
子までの回路の接続状態を表すものである。

【００４１】「ポート端子名」とは、回路の始端や終端
に該当するポート端子の名称のことであり、例えば図
６、図７においては、ＡとかＢとかＯ１（符号のａ参
照）とかＯ２のことである。

【００４２】「ピン属性」とは、ポート端子のピンの属
性のことであって、入力、入出力、出力の３つがある。
入力であれば、「Ｉ」と表記され（符号のｂ参照）、出
力であれば、「Ｏ」と表記される。

【００４３】次に、上記のように構成された本実施の形
態のテストパターン修正装置の動作を図３〜図５のフロ
ーチャートに従って説明する。

【００４４】旧回路用テストパターンファイル読み込み
工程Ｓ１において、演算処理装置Ｄ１は記憶装置Ｄ２か
ら旧回路用テストパターンの情報を読み込む。すなわ
ち、テストパターン自動修正手段Ｍ９およびテストパタ
ーン雛型作成手段Ｍ１１は旧回路テストパターン記憶手
段Ｍ３から旧回路用のテストパターンの情報を読み込
む。

【００４５】次に、新／旧回路読み込み工程Ｓ２におい
て、演算処理装置Ｄ１は記憶装置Ｄ２から新回路につい
ての回路情報と旧回路についての回路情報を読み込む。
すなわち、パス・ポート端子名・ピン属性抽出手段Ｍ４
は、旧回路回路情報記憶手段Ｍ１から旧回路の回路情報
を読み込むとともに、新回路回路情報記憶手段Ｍ２から
新回路の回路情報を読み込む。

【００４６】次に、パス／ポート端子名／ピン属性抽出
工程Ｓ３において、演算処理装置Ｄ１は前記の読み込ん
だ回路情報に基づいて、新回路、旧回路それぞれにおけ
るパス・ポート端子名・ピン属性を抽出する。すなわ
ち、パス・ポート端子名・ピン属性抽出手段Ｍ４は、前
記の読み込んだ新旧両回路の回路情報からそれぞれのパ
ス・ポート端子名・ピン属性をパス単位で抽出し、その
抽出結果をパス分類手段Ｍ５に渡す。

【００４７】次に、パス分類工程（ポート端子名比較／
変更パス特定／分類工程）Ｓ４において、演算処理装置
Ｄ１はパス／ポート端子名／ピン属性抽出工程Ｓ３で抽
出したポート端子名・ピン属性に基づいて、パス単位
で、ポート端子名の比較およびピン属性の比較を行うこ
とにより、旧回路と新回路を比較し、変更のあったパス
を特定し、その変更パスについてパスの変更内容を、
「パス中の全ポート端子名一致」（全一致）Ｆ１、「パ
ス中の一部ポート端子名一致」（一部一致）Ｆ２、「新
たなパスの追加」Ｆ３、「パスの削除」Ｆ４の４つに分
類し、それをパス分類項目として設定する。そして、そ
の設定したパス分類項目を論理比較要否判定手段Ｍ６と
修正内容分類手段Ｍ７に渡す。

【００４８】次に、修正内容分類工程Ｓ５において、演
算処理装置Ｄ１は前記のパス分類工程Ｓ４での処理の結
果に基づいて、各々の結果が具体的にどのような変更に
該当することになるかを５つに分類する。それは、「変
更無し」Ｇ１、「論理変更」Ｇ２、「ポート端子名変
更」Ｇ３、「ポート端子追加」Ｇ４、「ポート端子削
除」Ｇ５の５つである。

【００４９】この修正内容分類工程Ｓ５を図４の部分詳
細フローチャートに基づいてより詳しく説明すると、次
のようになる。

【００５０】パス分類工程Ｓ４による結果が「パス中の
全ポート端子名一致」（全一致）Ｆ１となる場合には、
演算処理装置Ｄ１の機能である論理比較要否判定手段Ｍ
６と修正内容分類手段Ｍ７はステップＳ５ａの論理比較
の処理に進んで、一致パスどうしの接続情報を比較し、
その比較の結果が一致している場合には、ステップＳ５
ｂに進んで、修正内容分類項目として「変更無し」Ｇ１
を設定し、比較の結果が不一致である場合には、ステッ
プＳ５ｃに進んで、修正内容分類項目として「論理変
更」Ｇ２を設定する。

【００５１】また、パス分類工程Ｓ４による結果が「パ
ス中の一部ポート端子名一致」（一部一致）Ｆ２となる
場合には、論理比較要否判定手段Ｍ６と修正内容分類手
段Ｍ７はステップＳ５ｄの論理比較の処理に進んで、一
致パスどうしの接続情報を比較し、その比較の結果が一
致している場合には、ステップＳ５ｅに進んで、修正内
容分類項目として「ポート端子名変更」Ｇ３を設定し、
比較の結果が不一致である場合には、ステップＳ５ｃに
進んで、修正内容分類項目として「論理変更」Ｇ２を設
定する。

【００５２】パス分類工程Ｓ４による結果が「パスの追
加」Ｆ３となる場合には、論理比較要否判定手段Ｍ６と
修正内容分類手段Ｍ７はステップＳ５ｆに進んで、修正
内容分類項目として「ポート端子追加」Ｇ４を設定す
る。

【００５３】また、パス分類工程Ｓ４による結果が「パ
スの削除」Ｆ４となる場合には、論理比較要否判定手段
Ｍ６と修正内容分類手段Ｍ７はステップＳ５ｇに進ん
で、修正内容分類項目として「ポート端子削除」Ｇ５を
設定する。

【００５４】以上のようにして設定した修正内容分類項
目を修正内容分類手段Ｍ７は自動修正可否判定手段Ｍ８
に渡す。

【００５５】修正内容分類工程Ｓ５の次に演算処理装置
Ｄ１は自動修正可否判定工程Ｓ６に進み、修正内容分類
工程Ｓ５によって設定した修正内容分類項目Ｇ２〜Ｇ５
に基づいて、旧回路のテストパターンを自動修正して新
回路のテストパターンを生成することが可能であるか否
かの判定を行う。すなわち、自動修正可否判定手段Ｍ８
は、修正内容分類手段Ｍ７から受け取った修正内容分類
項目に基づいて、当該の新回路用のテストパターンのフ
ァイルを旧回路用のテストパターンの自動修正に基づい
て作成することができるか否かの判定を行う。そして、
その判定結果をテストパターン自動修正手段Ｍ９とテス
トパターン雛型作成手段Ｍ１１および変更情報生成手段
Ｍ１２に渡す。

【００５６】修正内容分類工程Ｓ５で設定された修正内
容分類項目が「変更無し」Ｇ１の場合は、以降のテスト
パターン修正処理は発生せず、旧回路用テストパターン
をそのまま使用することになる。また、修正内容分類工
程Ｓ５で設定された修正内容分類項目が「ポート端子名
変更」Ｇ３や「ポート端子削除」Ｇ５の場合にはパター
ン値の検討が不要なため、「自動修正可能」となる。逆
に、修正内容分類工程Ｓ５で設定された修正内容分類項
目が「ポート端子追加」Ｇ４の場合にはパターン値の検
討が必要であるため「自動修正不可」となる。また、修
正内容分類工程Ｓ５で設定された修正内容分類項目が
「論理変更」Ｇ２の場合はパターン値の再検討の必要が
あるため、「自動修正不可」となる。

【００５７】図５は自動修正可否判定工程Ｓ６、テスト
パターン自動修正工程７およびテストパターン雛型作成
／変更情報提供工程８の詳細なルーチンを示す。図５
は、前記パス分類工程Ｓ４、前記修正内容分類工程Ｓ５
において分類された結果の修正内容分類項目が、新回路
用テストパターンファイルを作成する場合に具体的にど
のように作用するかを行うか記している。以下、図５に
基づいて説明する。

【００５８】修正内容分類工程Ｓ５による判定結果が
「変更無し」Ｇ１となる場合には、演算処理装置Ｄ１
は、ステップＳ２１に進んで「作業無し」を設定する。
この場合、旧回路用のテストパターンファイルに対して
は特に修正は施さずに、その旧回路用のテストパターン
ファイルをそのまま新回路用のテストパターンファイル
として流用する。

【００５９】自動修正可否判定工程Ｓ６による判定結果
が「自動修正可能」となる場合には、演算処理装置Ｄ１
はテストパターン自動修正工程Ｓ７に進んで、旧回路用
のテストパターンファイルに変更内容に応じた修正を加
える。「自動修正可能」となるのは、「ポート端子名変
更」Ｇ３と「ポート端子削除」Ｇ５の場合である。

【００６０】すなわち、修正内容分類工程Ｓ５による判
定結果が「ポート端子名変更」Ｇ３となる場合には、演
算処理装置Ｄ１による自動修正可否判定手段Ｍ８はステ
ップＳ２２に進んで「自動修正可能」を設定する。この
場合、演算処理装置Ｄ１は次のステップとしてテストパ
ターン自動修正工程Ｓ７に進み、そのステップＳ３１に
おいて、テストパターン自動修正手段Ｍ９は、旧回路テ
ストパターン記憶手段Ｍ３から旧回路用のテストパター
ンファイルを読み出し、そのファイルにおけるピン定義
部（図８の符号のｃ参照）とテストパターン定義部（符
号のｄ参照）において変更対象のポート端子に関するポ
ート端子名を新名称に変更し、次いでステップＳ３２に
おいてその修正した後のファイルを新回路用のテストパ
ターンとして新回路テストパターン記憶手段Ｍ１０に記
憶する。

【００６１】また、修正内容分類工程Ｓ５による判定結
果が「ポート端子削除」Ｇ５となる場合には、演算処理
装置Ｄ１による自動修正可否判定手段Ｍ８はステップＳ
２３に進んで「自動修正可能」を設定する。この場合、
演算処理装置Ｄ１は次のステップとしてテストパターン
自動修正工程Ｓ７に進み、そのステップＳ３３におい
て、テストパターン自動修正手段Ｍ９は、旧回路テスト
パターン記憶手段Ｍ３から旧回路用のテストパターンフ
ァイルを読み出し、そのファイルにおけるピン定義部ｃ
およびテストパターン定義部ｄにおいて削除対象のポー
ト端子のポート端子名を全て削除し、次いでステップＳ
３４においてその修正した後のファイルを新回路用のテ
ストパターンとして新回路テストパターン記憶手段Ｍ１
０に記憶する。

【００６２】上記とは逆に、自動修正可否判定工程Ｓ６
による判定結果が「自動修正不可」となる場合には、演
算処理装置Ｄ１はテストパターン雛型作成／変更情報提
供工程Ｓ８に進んで、旧回路用のテストパターンファイ
ルを基にして新回路用のテストパターンの雛型を生成す
るとともに、追加や論理変更にかかわるポート端子につ
いての情報である変更情報の提供を行う。「自動修正不
可」となるのは、「論理変更」Ｇ２と「ポート端子追
加」Ｇ４の場合である。

【００６３】すなわち、修正内容分類工程Ｓ５による判
定結果が「論理変更」Ｇ２となる場合には、演算処理装
置Ｄ１による自動修正可否判定手段Ｍ８はステップＳ２
４に進んで「自動修正不可」を設定する。この場合、演
算処理装置Ｄ１は次のステップとしてテストパターン雛
型作成／変更情報提供工程Ｓ８に進み、そのステップＳ
４１において、新回路用のテストパターンファイルとし
て再検討が必要なことをオペレータに対してフィードバ
ック的に知らせるために、変更情報生成手段Ｍ１２は、
旧回路テストパターン記憶手段Ｍ３から旧回路用のテス
トパターンファイルを読み出し、そのファイルにおける
コメント記述形式（図８の符号のｅ参照）で、変更にか
かわるポート端子のポート端子名と新回路用のテストパ
ターンについてテストパターン値の検討が必要である旨
のメッセージを含む変更情報を生成する。なお、この場
合、ピン定義部ｃおよびテストパターン定義部ｄはとも
に変更しなくてもよい。

【００６４】また、修正内容分類工程Ｓ５による判定結
果が「ポート端子追加」Ｇ４となる場合には、演算処理
装置Ｄ１はステップＳ２５に進んで「自動修正不可」を
設定する。この場合、演算処理装置Ｄ１は次のステップ
としてテストパターン雛型作成／変更情報提供工程Ｓ８
に進み、そのステップＳ４２において、自動修正可能な
箇所については修正を行うべく、変更情報生成手段Ｍ１
２は、旧回路テストパターン記憶手段Ｍ３から旧回路用
のテストパターンファイルを読み出し、そのファイルに
おいて、そのピン定義部ｃには追加対象のポート端子に
関するポート端子名を追加設定するとともに、テストパ
ターン雛型作成手段Ｍ１１は、テストパターン定義部ｄ
の漏れが発生しても誤ってシミュレーションを行うこと
がないように、テストパターン定義部ｄにダミー値とし
て初期値Ｘ（Unknown値）を０時に設定した状態で記述
する。これが新回路に対してのテストパターン雛型であ
る。そして、オペレータに対してテストパターンの追加
が必要であることをフィードバックすべく、コメント記
述形式ｅで、追加したポート端子のポート端子名と新回
路用のテストパターンについてテストパターン値の検討
が必要である旨のメッセージを含む変更情報を生成す
る。

【００６５】以上のようにして得られたテストパターン
雛型および変更情報をテストパターン雛型・変更情報記
憶手段Ｍ１３に記憶する。

【００６６】テストパターン自動修正工程Ｓ７の後また
はテストパターン雛型作成／変更情報提供工程Ｓ８の後
において、新回路用テストパターンファイル出力工程Ｓ
９に進み、上記で生成した新回路用のテストパターンフ
ァイルを表示装置Ｄ４に出力し、画面に表示する。すな
わち、表示手段Ｍ１４は、テストパターン雛型・変更情
報記憶手段Ｍ１３からテストパターン雛型や変更情報を
読み出して画面に表示する。

【００６７】表示装置Ｄ４の画面に表示された新回路用
のテストパターンファイルを見たオペレータによってテ
ストパターン値の検討を行うテストパターン検討作業Ｓ
１０が遂行される。そして、新回路用テストパターンフ
ァイル完成Ｓ１１となる。

【００６８】以上のようにして、新回路用のテストパタ
ーンとして旧回路用のテストパターンを基にして自動的
に修正できる範囲では可能な限り自動的な修正を行って
いるので、全面的に人為的な作業に頼っていた従来技術
の場合に比べて、記述ミスを大幅に軽減しつつ、新回路
用のテストパターンファイルの作成をきわめて効率良く
遂行することができる。また、自動的な修正が不可能な
部分については、テストパターン雛型と変更情報とをオ
ペレータに提供するので、オペレータによる人為的作業
であっても、その作業に要する労力を大幅に軽減するこ
とができる。

【００６９】

【発明の効果】テストパターン修正の技術についての本
発明によれば、旧回路用のテストパターンを基にしての
新回路用のテストパターンの作成に当たり、可能な限り
自動的に修正を行うようにしたので、すなわち、旧回路
と新回路のパス・ポート端子名・ピン属性の抽出、パス
分類項目の設定、論理比較の要否判定を含めての修正内
容分類項目の設定、自動修正可能判定を含めての旧回路
用のテストパターンからの新回路用のテストパターンの
作成等を自動的に実行するので、全面的に人為的な作業
に頼っていた従来技術の場合に比べて、オペレータが人
為的に行うべき作業が大幅に減少し、記述ミスを大幅に
軽減しつつ、新回路用のテストパターンファイルの作成
をきわめて効率良く遂行することができる。

【００７０】また、自動的な修正が不可能な部分につい
ては、テストパターン雛型と変更情報とをオペレータに
提供するので、オペレータによる人為的な修正作業であ
っても、その作業に要する労力を大幅に軽減することが
できる。

【００７１】副次的には、オペレータにとってテストパ
ターン値の検討に注力することが可能となり、結果的に
工数削減および品質向上を期することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態のテストパターン修正装
置の構成を示すブロック図

【図２】 本発明の実施の形態のテストパターン修正装
置の機能を示す機能ブロック図

【図３】 本発明の実施の形態のテストパターン修正装
置の動作を説明するフローチャート

【図４】 本発明の実施の形態のテストパターン修正装
置の動作を説明するフローチャート（修正内容分類工程
の詳細）

【図５】 本発明の実施の形態のテストパターン修正装
置の動作を説明するフローチャート（自動修正可否判定
工程、自動修正可否判定工程およびテストパターン雛型
作成／変更情報提供工程の詳細）

【図６】 旧回路および新回路の回路図

【図７】 旧回路および新回路のパス情報ファイル例図

【図８】 旧回路および新回路のテストパターンファイ
ル例図

【図９】 従来の技術における人為的な作業によるテス
トパターン修正方法の処理フロー

【符号の説明】

Ｄ１ 演算処理装置 Ｄ２ 記憶装置 Ｄ３ 入力装置 Ｄ４ 表示装置 Ｍ１ 旧回路回路情報記憶手段 Ｍ２ 新回路回路情報記憶手段 Ｍ３ 旧回路テストパターン記憶手段 Ｍ４ パス・ポート端子名・ピン属性抽出手段 Ｍ５ パス分類手段 Ｍ６ 論理比較要否判定手段 Ｍ７ 修正内容分類手段 Ｍ８ 自動修正可否判定手段 Ｍ９ テストパターン自動修正手段 Ｍ１０ 新回路テストパターン記憶手段 Ｍ１１ テストパターン雛型作成手段 Ｍ１２ 変更情報生成手段 Ｍ１３ テストパターン雛型・変更情報記憶手段 Ｍ１４ 表示手段 Ｓ１ 旧回路用テストパターンファイル読み込み工程 Ｓ２ 新／旧回路読み込み工程 Ｓ３ パス・ポート端子名・ピン属性抽出工程 Ｓ４ パス分類工程 Ｓ５ 修正内容分類工程 Ｓ６ 自動修正可否判定工程 Ｓ７ テストパターン自動修正工程 Ｓ８ テストパターン雛型作成／変更情報提供工程 Ｓ９ 新回路用テストパターンファイル出力工程 Ｓ１０ テストパターン値検討作業 Ｓ１１ 新回路用テストパターンファイル完成

Claims (7)

【特許請求の範囲】
1. 【請求項１】 旧回路および新回路それぞれの回路情報
   からパス・ポート端子名・ピン属性を抽出する抽出工程
   と、 前記の抽出したものどうしの比較を通じてパス分類項目
   の設定を行うパス分類工程と、 前記の設定されたパス分類項目が論理比較を要するもの
   であるときは論理比較を経て前記パス分類項目に応じた
   修正内容分類項目の設定を行う一方、前記の設定された
   パス分類項目が論理比較を要しないときは前記パス分類
   項目に一意に定まる修正内容分類項目の設定を行う修正
   内容分類工程と、 前記の設定された修正内容分類項目が自動修正を可能と
   するものであるときは前記旧回路用のテストパターンを
   基にして所要の修正を施すことにより新回路用のテスト
   パターンを自動的に作成するテストパターン自動修正工
   程と、 前記の設定された新回路用のテストパターンが自動修正
   を不可能とするものであるときは前記旧回路用のテスト
   パターンを基にして新回路用のテストパターンに対して
   のテストパターン雛型を作成するとともにテストパター
   ン値について検討を要する旨を含む変更情報を出力する
   テストパターン雛型作成／変更情報提供工程とを含み、 前記各工程を自動的に実行することを特徴とするテスト
   パターン修正方法。
2. 【請求項２】 前記パス分類工程は、そのパス分類項目
   として、「パス中の全ポート端子名一致」（全一致）、
   「パス中の一部ポート端子名一致」（一部一致）、「新
   たなパスの追加」および「パスの削除」のうちのいずれ
   か１つを設定することを特徴とする請求項１に記載のテ
   ストパターン修正方法。
3. 【請求項３】 前記修正内容分類工程は、その修正内容
   分類項目として、「変更無し」、「論理変更」、「ポー
   ト端子名変更」、「ポート端子追加」および「ポート端
   子削除」のうちのいずれか１つを設定することを特徴と
   する請求項１または請求項２に記載のテストパターン修
   正方法。
4. 【請求項４】 前記修正内容分類工程は、前記パス分類
   工程においてパス分類項目として「パス中の全ポート端
   子名一致」（全一致）を設定したときは、論理比較によ
   って一致パスどうしの接続情報の比較を行い、一致する
   ときは修正内容分類項目として「変更無し」を設定する
   一方、不一致のときは修正内容分類項目として「論理変
   更」を設定することを特徴とする請求項３に記載のテス
   トパターン修正方法。
5. 【請求項５】 前記修正内容分類工程は、前記パス分類
   工程においてパス分類項目として「パス中の一部ポート
   端子名一致」（一部一致）を設定したときは、論理比較
   によって一致パスどうしの接続情報の比較を行い、一致
   するときは修正内容分類項目として「ポート端子名変
   更」を設定する一方、不一致のときは修正内容分類項目
   として「論理変更」を設定することを特徴とする請求項
   ３に記載のテストパターン修正方法。
6. 【請求項６】 旧回路の回路情報を記憶する旧回路回路
   情報記憶手段と、 新回路の回路情報を記憶する新回路回路情報記憶手段
   と、 旧回路のテストパターンを記憶する旧回路テストパター
   ン記憶手段と、 前記旧回路回路情報記憶手段と前記新回路回路情報記憶
   手段からそれぞれのパス・ポート端子名・ピン属性をパ
   ス単位で抽出するパス・ポート端子名・ピン属性抽出手
   段と、 前記パス・ポート端子名・ピン属性抽出手段が抽出した
   ものどうしをパス単位で比較することによりパス分類項
   目を設定するパス分類手段と、 前記パス分類手段で設定されたパス分類項目が論理比較
   を要するか否かを判定する論理比較要否判定手段と、 前記論理比較要否判定手段が論理比較要と判定したパス
   分類項目についての論理比較を含めて前記パス分類項目
   に基づいて修正内容分類項目を設定する修正内容分類手
   段と、 前記修正内容分類手段で設定された修正内容分類項目が
   自動修正可能であるか否かを判定する自動修正可否判定
   手段と、 前記自動修正可否判定手段が自動修正可能と判定した場
   合に前記旧回路テストパターン記憶手段から旧回路のテ
   ストパターンを読み出して所要の修正を行うテストパタ
   ーン自動修正手段と、 前記テストパターン自動修正手段で修正を行った後のテ
   ストパターンを新回路用のテストパターンとして記憶す
   る新回路テストパターン記憶手段とを備えていることを
   特徴とするテストパターン修正装置。
7. 【請求項７】 請求項６に記載のテストパターン修正装
   置において、さらに、前記自動修正可否判定手段が自動
   修正不可と判定した場合に前記旧回路テストパターン記
   憶手段から旧回路のテストパターンを読み出して新回路
   用にテストパターン雛型を作成するテストパターン雛型
   作成手段と、 前記テストパターン雛型についてテストパターン値の検
   討を要する旨のメッセージおよびその検討において必要
   となるポート端子名の記述を含む変更情報を生成する変
   更情報生成手段と、 前記テストパターン雛型作成手段が作成したテストパタ
   ーン雛型および前記変更情報生成手段が生成した変更情
   報を記憶するテストパターン雛型・変更情報記憶手段
   と、 前記テストパターン雛型・変更情報記憶手段が記憶して
   いるテストパターン雛型および変更情報を表示する表示
   手段とを備えていることを特徴とするテストパターン修
   正装置。