JP2002057946A

JP2002057946A - 固体撮像素子の出力回路

Info

Publication number: JP2002057946A
Application number: JP2000239316A
Authority: JP
Inventors: Hiroyuki Yoshida; 宏之吉田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-08-08
Filing date: 2000-08-08
Publication date: 2002-02-22

Abstract

(57)【要約】【課題】固体撮像素子の出力回路において、高利得、
高周波数特性および高耐圧性を確保しつつも、チップサ
イズの小型化等に容易に対応可能にする。【解決手段】少なくとも１段のソースフォロワ回路
１，２，…，ｎを具備する固体撮像素子の出力回路にお
いて、負荷トランジスタ１２のソース電極の電位をその
ドレイン電極にフィードバックさせるフィードバックト
ランジスタ１３を設けることで、負荷トランジスタ１２
へのゲートバイアス用の内蔵回路を不要にするととも
に、その負荷トランジスタ１２におけるゲート−ドレイ
ン間の電圧緩和を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子が得
た信号電荷を電圧信号に変換して出力するための固体撮
像素子の出力回路に関する。

【０００２】

【従来の技術】一般に、ＣＣＤ固体撮像素子では、信号
電荷を電圧信号に変換しこれを増幅して出力する出力回
路が不可欠である。このような出力回路としては、複数
段のソースフォロワ回路を具備し、水平ＣＣＤから転送
されてくる信号電荷をフローティング・ディフュージョ
ン・アンプ（ＦＤＡ）で電圧信号に変換した後に、これ
をソースフォロワ回路によってインピーダンス変換して
出力信号とすることで、その周波数特性および入出力利
得をバランス良く確保したものが知られている。

【０００３】その一例としては、例えば図２に示すよう
に、高い入出力利得と周波数特性を獲得するために、ｎ
（ｎは２以上の整数）段のソースフォロワ回路を縦列接
続したものがある。この出力回路では、各段のソースフ
ォロワ回路が、それぞれ、信号出力を駆動するドライブ
トランジスタ１１と、定電流を制御するロード（負荷）
トランジスタ１２とから構成されている。各ドライブト
ランジスタ１１のドレイン電極１１ａには、回路電源Ｖ
ＤＤが接続されている。また、各ロードトランジスタ１
２のソース電極１２ａは、接地抵抗Ｒ１を介してＧＮＤ
（接地部）に接地されている。

【０００４】そして、この出力回路では、初段のドライ
ブトランジスタ１１のゲート電極１１ｂに入力される電
圧信号ＶＩＮを、２〜ｎ段目を経て、ｎ段目のドライブ
トランジスタのソース電極から出力することで、その電
圧信号ＶＩＮに対するインピーダンス変換を行って、出
力信号ＶＯＵＴとして出力するようになっている。

【０００５】ただし、上述した構成の出力回路におい
て、各段のロードトランジスタ１２のゲート電極１２ｂ
には、目標とする回路特性から定まる任意の固定ＤＣバ
イアスの印可が必要になる。そのため、この出力回路で
は、各ロードトランジスタ１２のゲート電極１２ｂに専
用のＤＣバイアス生成回路ＶＧＧが接続しており、その
ＤＣバイアス生成回路ＶＧＧが生成したＤＣバイアスを
各ロードトランジスタ１２のゲート電極１２ｂに印可す
るようになっている。なお、このＤＣバイアス生成回路
ＶＧＧをはじめとする出力回路の構成要素は、全て、Ｃ
ＣＤ固体撮像素子と共に、同一チップに内蔵されてい
る。

【０００６】また、出力回路の他の例としては、例えば
図３に示すようなものもある。この出力回路も、ｎ段の
ソースフォロワ回路を縦列接続したものであるが、上述
した図２の場合とは異なり、各ロードトランジスタ１２
のゲート電極１２ｂがＧＮＤ（０Ｖ）へ短絡している。
これにより、この出力回路では、各ロードトランジスタ
１２のゲートバイアスが必要であっても、専用のＤＣバ
イアス生成回路ＶＧＧを不要にしている。

【０００７】

【発明が解決しようとする課題】ところで、近年、ＣＣ
Ｄ固体撮像素子に対しては、その小型化が強く求められ
ている。また、これに伴い、その出力回路に対しては、
撮像部光学系の小型化による出力電圧の低下（感度の低
下）への対応や、多画素化による信号出力の高速化への
対応が必要となっており、更なる高入出力利得、高周波
数特性化が求められている。

【０００８】しかしながら、これらの要求に応えようと
した場合に、上述した従来における固体撮像素子の出力
回路では、いずれのものも以下に述べるような難点があ
る。

【０００９】例えば、図２に示した出力回路では、高入
出力利得、高周波数特性化の実現のために、チップ内に
ＤＣバイアス生成回路ＶＧＧを設ける必要がある。その
ため、近年のＣＣＤ固体撮像素子を用いたアプリケーシ
ョン（カメラシステム等）の小型化傾向に伴って光学系
のシュリンク（縮小化）が進む中で、チップサイズの小
型化を図る上での大きな障害、すなわち小型化を妨げる
大きな要因の一つとなってしまう。また、ＤＣバイアス
生成回路ＶＧＧを別途設ける必要があることから、その
ＤＣバイアス生成回路ＶＧＧ自体にばらつき成分が生じ
てしまうおそれがある。この場合には、そのばらつき成
分が出力回路にそのまま影響するため、結果として出力
回路自体の特性ばらつきを増大させる要因になってしま
う。

【００１０】一方、図３に示した出力回路では、ＤＣバ
イアス生成回路ＶＧＧが不要なことから、チップサイズ
小型化の妨げとなったり、出力回路の特性ばらつきの増
大を招いたりすることはない。ところが、高入出力利
得、高周波数特性化を実現するためには、高電源電圧化
が必要になったり、入力側から見て初段のドライブトラ
ンジスタ１１のシュリンクやゲート絶縁膜の薄膜化等を
施したりする必要がある。したがって、この場合には、
ロードトランジスタ１２のドレイン電極１２ｃの電位が
必然的に高い値となってしまう。つまり、ロードトラン
ジスタ１２のゲート−ドレイン間（図３中の１２ｂ−１
２ｃ間）における電圧が非常に高くなってしまい、ドレ
インとの耐圧が確保できなくなることから、電気的に耐
用できないという問題が生じる可能性がある。

【００１１】そこで、本発明は、高利得、高周波数特性
および高耐圧性を確保しつつも、ロードトランジスタの
ゲートにＤＣバイアスを引加するための内蔵回路を不要
にすることで、チップサイズの小型化等に容易に対応す
ることが可能な固体撮像素子の出力回路を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】本発明は、上記目的を達
成するための案出された固体撮像素子の出力回路であ
る。すなわち、少なくとも１段のソースフォロワ回路を
具備する固体撮像素子の出力回路において、前記ソース
フォロワ回路を構成する負荷トランジスタのドレイン電
極にその負荷トランジスタのソース電極の電位をフィー
ドバックさせるフィードバックトランジスタを設けたこ
とを特徴とするものである。

【００１３】上記構成の固体撮像素子の出力回路によれ
ば、フィードバックトランジスタが負荷トランジスタ
（すなわちロードトランジスタ）のソース電極の電位を
そのドレイン電極にフィードバックさせることから、フ
ィードバックトランジスタおよび負荷トランジスタによ
って定電流回路が構成されることになる。したがって、
出力回路の全体的な入出力特性には大きな影響を及ぼす
ことなく、負荷トランジスタのドレイン電極の電位を低
下させることができる。つまり、例えば負荷トランジス
タへのゲートバイアス用のＤＣ生成回路を廃して、その
負荷トランジスタへのゲートを接地した場合であって
も、その負荷トランジスタのゲート−ドレイン間の電圧
は緩和され、電気的耐圧不良を引き起こすことがない。

【００１４】

【発明の実施の形態】以下、図面に基づき本発明に係る
固体撮象素子の出力回路について説明する。図１は、本
発明に係る固体撮象素子の出力回路の要部の概略構成例
を示す回路図である。なお、図中において、従来のもの
（図２，図３参照）と同一の構成要素については、同一
の符号を与えている。

【００１５】図１に示すように、本実施形態における固
体撮象素子の出力回路も、従来のものと同様に（図２，
図３参照）、ｎ段のソースフォロワ回路１，２，…，ｎ
が縦列接続されたものである。

【００１６】各段のソースフォロワ回路１，２，…，ｎ
は、それぞれ、信号出力を駆動するドライブトランジス
タ１１と、定電流を制御するロード（負荷）トランジス
タ１２とを備えている。そして、各ドライブトランジス
タ１１のドレイン電極１１ａには回路電源ＶＤＤが接続
されており、各ロードトランジスタ１２のソース電極１
２ａは接地抵抗Ｒ１を介してＧＮＤに接地されている。

【００１７】また、各ロードトランジスタ１２は、それ
ぞれのゲート電極１２ｂがＧＮＤ（０Ｖ）へ短絡してい
る。これにより、本実施形態の出力回路では、各ロード
トランジスタ１２のゲートバイアスが必要であっても、
従来のような専用のＤＣバイアス生成回路ＶＧＧを不要
にしている。

【００１８】ただし、本実施形態の出力回路では、従来
のものとは大きく異なり、各段のソースフォロワ回路
１，２，…，ｎが、ドライブトランジスタ１１およびロ
ードトランジスタ１２に加えて、フィードバックトラン
ジスタ１３をも備えて構成されている。

【００１９】フィードバックトランジスタ１３は、ドラ
イブトランジスタ１１のソース電極１１ｃと、ロードト
ランジスタ１２のドレイン電極１２ｃとの間に位置す
る、チャネルポテンシャルが適正値に設定されたトラン
ジスタである。

【００２０】また、フィードバックトランジスタ１３
は、そのゲート電極１３ａが、それぞれ対応するロード
トランジスタ１２のソース電極１２ａと短絡しており、
これによってそのソース電極１２ａの電位を各ロードト
ランジスタ１２のドレイン電極１２ｃにフィードバック
させるようになっている。

【００２１】このように構成された出力回路では、各フ
ィードバックトランジスタ１３が各ロードトランジスタ
１２のソース電極１２ａの電位をそのドレイン電極１２
ｃにフィードバックさせていることから、これらフィー
ドバックトランジスタ１３およびロードトランジスタ１
２によって定電流回路が構成されることになる。つま
り、ロードトランジスタ１２のソース電極１２ａの電位
は、ある定まったＤＣレベルとなっているが、これをフ
ィードバックトランジスタ１３のゲート電極１３ａと短
絡させることによって、フィードバックトランジスタ１
３およびロードトランジスタ１２は、定電流回路とな
る。

【００２２】したがって、各段のソースフォロワ回路
１，２，…，ｎにおけるソース抵抗として定電流回路が
用いられることから、出力回路の全体的な入出力特性に
は大きな影響を及ぼすことなく、ロードトランジスタ１
２のドレイン電極１２ｃの電位を低下させることができ
る。つまり、ロードトランジスタ１２のゲート−ドレイ
ン間（図中の１２ｂ−１２ｃ間）における電圧が非常に
高くなってしまうことがないので、従来のような電気的
に耐用できなくなるという問題を回避し得るようにな
る。

【００２３】これにより、この出力回路では、初段のド
ライブトランジスタ１１のゲート電極１１ｂに入力され
た電圧信号ＶＩＮを、２〜ｎ段目のソースフォロワ回路
２，…，ｎを経て、ｎ段目のドライブトランジスタのソ
ース電極から出力信号ＶＯＵＴとして出力して、その電
圧信号ＶＩＮに対するインピーダンス変換を行うが、そ
のインピーダンス変換を高利得、高周波数特性および高
耐圧性を確保しつつ行うことができるようになる。

【００２４】以上のように、本実施形態の出力回路で
は、各ロードトランジスタ１２のゲートバイアスが必要
であっても、各ロードトランジスタ１２のゲート電極１
２ｂをＧＮＤへ短絡しているので、従来のような専用の
ＤＣバイアス生成回路ＶＧＧが不要となり、出力信号の
高入出力利得、高周波数特性化を実現しつつ、チップサ
イズの小型化に貢献できるようになる。

【００２５】また、本実施形態の出力回路では、ＤＣバ
イアス生成回路ＶＧＧが不要なことから、そのばらつき
成分の影響を受けてしまうことが無くなり、結果として
ＣＣＤ固体撮像素子自体の信号入出力特性のばらつきを
抑えられるようになる。

【００２６】しかも、本実施形態の出力回路では、各ロ
ードトランジスタ１２のゲート電極１２ｂをＧＮＤへ短
絡して、ＤＣバイアス生成回路ＶＧＧを不要にした場合
であっても、フィードバックトランジスタ１３によるフ
ィードバック作用により、ロードトランジスタ１２のゲ
ート−ドレイン間（図中の１２ｂ−１２ｃ間）の電圧が
緩和されるので、ゲート−ドレイン間の耐圧を確保する
ことでき、従来のように電気的耐圧不良を引き起こすと
いった問題が生じることもない。

【００２７】これらのことから、本実施形態の出力回路
を用いれば、高利得、高周波数特性および高耐圧性を確
保しつつも、チップサイズ小型化等への対応が容易とな
るので、近年におけるＣＣＤ固体撮像素子の撮像部光学
系の小型化に伴う出力電圧の低下（感度の低下）対策や
多画素化に伴う信号出力の高速化への対応に非常に好適
なものとなる。

【００２８】なお、本実施形態では、出力回路が複数段
のソースフォロワ回路１，２，…，ｎを具備する場合を
例に挙げて説明したが、本発明はこれに限定されるもの
ではない。すなわち、少なくとも１段のソースフォロワ
回路を具備する出力回路であれば、本発明を適用するこ
とが考えられる。

【００２９】また、本実施形態では、複数段のソースフ
ォロワ回路１，２，…，ｎの全てがフィードバックトラ
ンジスタ１３を備えて構成される場合について説明した
が、例えば一部のソースフォロワ回路のみにフィードバ
ックトランジスタ１３を設けても良く、その場合であっ
ても、高利得、高周波数特性および高耐圧性を確保しつ
つ、チップサイズの小型化等を容易にすることが可能で
ある。

【００３０】

【発明の効果】以上に説明したように、本発明における
固体撮像素子の出力回路は、フィードバックトランジス
タが負荷トランジスタのソース電極の電位をそのドレイ
ン電極にフィードバックさせることから、出力回路の全
体的な入出力特性には大きな影響を及ぼすことなく、負
荷トランジスタのドレイン電極の電位を低下させること
ができる。したがって、例えば負荷トランジスタへのゲ
ートバイアス用のＤＣ生成回路を廃して、その負荷トラ
ンジスタへのゲートを接地した場合であっても、その負
荷トランジスタのゲート−ドレイン間の電圧は緩和さ
れ、電気的耐圧不良を引き起こすことがなくなるので、
高利得、高周波数特性および高耐圧性を確保しつつも、
チップサイズの小型化およびＣＣＤ固体撮像素子自体の
信号入出力特性ばらつきの抑制が可能になるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明に係る固体撮象素子の出力回路の要部の
概略構成例を示す回路図である。

【図２】従来における固体撮象素子の出力回路の要部の
概略構成例を示す回路図である。

【図３】従来における固体撮象素子の出力回路の要部の
概略構成例を示す回路図である。

【符号の説明】

１，２，ｎ…ソースフォロワ回路、１１…ドライブトラ
ンジスタ、１２…ロード（負荷）トランジスタ、１３…
フィードバックトランジスタ

Claims

【特許請求の範囲】

【請求項１】少なくとも１段のソースフォロワ回路を
具備する固体撮像素子の出力回路において、前記ソースフォロワ回路を構成する負荷トランジスタの
ドレイン電極に当該負荷トランジスタのソース電極の電
位をフィードバックさせるフィードバックトランジスタ
を設けたことを特徴とする固体撮像素子の出力回路。