JP2002057553A - Digital filtering device - Google Patents

Digital filtering device

Info

Publication number
JP2002057553A
JP2002057553A JP2000238909A JP2000238909A JP2002057553A JP 2002057553 A JP2002057553 A JP 2002057553A JP 2000238909 A JP2000238909 A JP 2000238909A JP 2000238909 A JP2000238909 A JP 2000238909A JP 2002057553 A JP2002057553 A JP 2002057553A
Authority
JP
Japan
Prior art keywords
filter
output
digital filter
feedback loop
fir
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000238909A
Other languages
Japanese (ja)
Other versions
JP4593743B2 (en
Inventor
Kei Sato
圭 佐藤
Koichiro Imamura
浩一郎 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDEN CO Ltd
EIDEN KK
Japan Broadcasting Corp
Original Assignee
EIDEN CO Ltd
EIDEN KK
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EIDEN CO Ltd, EIDEN KK, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical EIDEN CO Ltd
Priority to JP2000238909A priority Critical patent/JP4593743B2/en
Publication of JP2002057553A publication Critical patent/JP2002057553A/en
Application granted granted Critical
Publication of JP4593743B2 publication Critical patent/JP4593743B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To solve a digital filtering device capable of reducing the number of parts. SOLUTION: This device is installed with plural filter modules 4 provided with an adder 2, a feedback loop 6 connected to this adder 2 and an FIR filter 3 located on this feedback loop 6. By changing over an output selecting switch 5, the FIR filter 3 to extract an output signal can be selected. Besides, by supplying the coefficient data of the FIR filter to the FIR filters 3, which are not selected by the output selecting switch 5, processing for rewriting the coefficients of the filters is performed. Thus, rewriting processing of coefficients is enabled and continuous filter outputs can be provided. Further, since the adder 2, the FIR filter 3 and the feedback module 6 are made into module, the number of parts comprising a relevant digital filtering device 1 can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数のディジタル
フィルタの出力信号を択一的に取り出して出力可能なバ
ンク切り換え機能を有するディジタルフィルタ装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital filter device having a bank switching function capable of selectively extracting and outputting output signals of a plurality of digital filters.

【0002】[0002]

【従来の技術】例えば、通信システムに用いられるエコ
ーキャンセラやゴーストキャンセラは、入力されるディ
ジタル信号に対して、フィードバックループを有するデ
ィジタルフィルタ装置が搭載されている。
2. Description of the Related Art For example, an echo canceller or a ghost canceller used in a communication system is equipped with a digital filter device having a feedback loop for an input digital signal.

【0003】図3は、このような用途として用いられる
ディジタルフィルタ装置の構成を示すブロック図であ
り、同図に示すように、このディジタルフィルタ装置2
1は、加算器22と、該加算器22の出力信号をフィー
ドバックさせるためのフィードバックループ24と、こ
のフィードバックループ24上に配置されるFIRフィ
ルタ23と、加算器22の前段、及びFIRフィルタ2
3の前段に配設される遅延用のラッチ26,27と、を
具備しており、該FIRフィルタ23の出力は、加算器
22に供給されるように構成されている。
FIG. 3 is a block diagram showing the configuration of a digital filter device used for such a purpose. As shown in FIG.
Reference numeral 1 denotes an adder 22, a feedback loop 24 for feeding back an output signal of the adder 22, an FIR filter 23 disposed on the feedback loop 24, a stage preceding the adder 22, and an FIR filter 2
3 and delay latches 26 and 27 disposed at the preceding stage of the FIR filter 3. The output of the FIR filter 23 is supplied to the adder 22.

【0004】また、周知のようにFIRフィルタ23に
は、各種の係数が設定されており、FIRフィルタ係数
の信号線25より供給される係数データに基づいて、係
数を適宜変更することにより、周波数のカットオフ特性
等のFIRフィルタ23の特性を所望する特性に変更す
ることができる。ここで、エコーキャンセラやゴースト
キャンセラとして用いられるFIRフィルタ23では、
FIRの特性を種々変更する必要があり、この場合に
は、FIRフィルタ23に設定されている係数をリアル
タイムで書き換える操作が必要となる。
As is well known, various coefficients are set in the FIR filter 23, and the frequency is appropriately changed based on the coefficient data supplied from the signal line 25 of the FIR filter coefficient. The characteristics of the FIR filter 23 such as the cutoff characteristics can be changed to desired characteristics. Here, in the FIR filter 23 used as an echo canceller or a ghost canceller,
It is necessary to change the characteristics of the FIR in various ways. In this case, it is necessary to rewrite the coefficient set in the FIR filter 23 in real time.

【0005】しかし、FIRフィルタ23は、係数を書
き換えた直後は正確な出力を得ることができず、該FI
Rフィルタ23の全てのタップに新たなデータが入力さ
れた後(即ち、係数が書き換えられてから、FIRフィ
ルタ23のタップ数だけクロック信号が入力された
後)、正常な出力となる。従って、FIRフィルタ23
の係数の書き換えが必要な場合には、ディジタルフィル
タ装置21を連続的に動作させることができない。
However, the FIR filter 23 cannot obtain an accurate output immediately after rewriting the coefficients.
After new data is input to all taps of the R filter 23 (that is, after the coefficients have been rewritten, clock signals have been input for the number of taps of the FIR filter 23), a normal output is obtained. Therefore, the FIR filter 23
When it is necessary to rewrite the coefficients, the digital filter device 21 cannot be operated continuously.

【0006】そこで、このような問題を解決するため
に、従来より、バンク切り換え機能を具備したディジタ
ルフィルタ装置が提案され、実用に供されている。
In order to solve such a problem, a digital filter device having a bank switching function has been conventionally proposed and put to practical use.

【0007】図4は、従来におけるバンク切り換え機能
を有するディジタルフィルタ装置31の構成を示すブロ
ック図であり、同図に示すように、このディジタルフィ
ルタ装置31は、加算器32と、該加算器32の出力信
号をフィードバックさせるための2系統のフィードバッ
クループ34a,34bと、を有している。更に、各フ
ィードバックループ34a,34b上には、FIRフィ
ルタ33a,33bが配設され、該FIRフィルタ33
a,33bの出力信号は、切り換え出力選択スイッチ3
5を介して加算器32にフィードバックされるように構
成されている。
FIG. 4 is a block diagram showing the configuration of a conventional digital filter device 31 having a bank switching function. As shown in FIG. 4, the digital filter device 31 includes an adder 32 and the adder 32. And two feedback loops 34a and 34b for feeding back the output signal of Further, FIR filters 33a and 33b are disposed on the feedback loops 34a and 34b, respectively.
a, 33b are output from the switching output selection switch 3
5 is fed back to the adder 32.

【0008】また、FIRフィルタ33a,33bの前
段には、ラッチ38a,38bが配設され、加算器32
の入力側には、ラッチ39,40が配設されている。
Further, latches 38a and 38b are provided at a stage preceding the FIR filters 33a and 33b.
Are provided on the input side.

【0009】更に、外部より供給されるFIR係数デー
タを伝送するための信号線36は、係数選択スイッチ3
7を介してFIRフィルタ33a,33bに接続される
ようになっている。そして、外部より与えられる切り換
え信号に同期させて、2つのスイッチ(出力選択スイッ
チ35,係数選択スイッチ37)を連動して切り換えれ
ば、一方のFIRフィルタの出力を選択しているとき
に、他方のFIRフィルタの係数を書き換える操作を行
うことができる。
A signal line 36 for transmitting FIR coefficient data supplied from the outside is connected to a coefficient selection switch 3.
7, and is connected to FIR filters 33a and 33b. If two switches (output selection switch 35 and coefficient selection switch 37) are switched in synchronization with each other in synchronization with a switching signal given from the outside, when the output of one FIR filter is selected, the other is selected. The operation of rewriting the coefficient of the FIR filter can be performed.

【0010】このような構成により、FIRフィルタへ
の係数の書き込み作業を行い、且つ、FIRフィルタに
よる出力信号を連続的に得ることができる。
With this configuration, it is possible to write the coefficients into the FIR filter and to continuously obtain the output signal from the FIR filter.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記し
た従来のディジタルフィルタ装置31では、バンク切り
換えを行うことにより連続したフィルタ出力を得ること
ができるものの、加算器32と2つのFIRフィルタ3
3a,33b、及び2つのスイッチ(出力選択スイッチ
35、係数選択スイッチ37)が必要となり構成部品の
点数が多いという欠点がある。
However, in the above-described conventional digital filter device 31, although a continuous filter output can be obtained by performing bank switching, an adder 32 and two FIR filters 3 are used.
3a, 33b, and two switches (output selection switch 35, coefficient selection switch 37) are required, and there is a disadvantage that the number of components is large.

【0012】また、各フィードバックループ34a,3
4b上にラッチ38a,38bが設置され、且つ、加算
器32の前段にはラッチ40が設置されるので、フィー
ドバックループ上に合計2個のラッチが存在することに
なり、遅延時間が長くなるという問題があった。
Further, each of the feedback loops 34a, 34a
Since the latches 38a and 38b are provided on the 4b and the latch 40 is provided before the adder 32, there are a total of two latches on the feedback loop, and the delay time becomes longer. There was a problem.

【0013】この発明はこのような従来の課題を解決す
るためになされたものであり、その目的とするところ
は、部品点数を削減することができ、且つ、フィードバ
ックループ上での遅延時間を短縮化することのできるデ
ィジタルフィルタ装置を提供することにある。
The present invention has been made to solve such a conventional problem, and it is an object of the present invention to reduce the number of parts and to reduce delay time on a feedback loop. It is an object of the present invention to provide a digital filter device that can be implemented.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するた
め、本願請求項1に記載の発明は、演算器と、該演算器
出力端に接続されるフィードバックループと、該フィー
ドバックループ上に配置され、その出力端が前記演算器
に接続されるディジタルフィルタと、を備えたフィルタ
モジュールを複数個有し、前記各フィルタモジュールの
うち、選択された一つのフィルタモジュールに搭載され
る演算器の出力端と、該フィルタモジュールのフィード
バックループとを接続し、且つ、前記ディジタルフィル
タに設定される係数を書き換えるための係数データ信号
を前記選択された一つのフィルタモジュールとは異なる
他のフィルタモジュールに供給すべき切り換え操作する
切換手段を具備し、前記選択された一つのフィルタモジ
ュールの出力信号を、当該ディジタルフィルタ装置の出
力信号とすることが特徴である。
Means for Solving the Problems In order to achieve the above object, the invention according to claim 1 of the present application provides an arithmetic unit, a feedback loop connected to an output terminal of the arithmetic unit, and a feedback loop disposed on the feedback loop. And a digital filter having an output terminal connected to the operation unit. The output terminal of the operation unit mounted on one selected filter module among the filter modules. And a feedback loop of the filter module, and a coefficient data signal for rewriting a coefficient set in the digital filter should be supplied to another filter module different from the selected one filter module. Switching means for performing a switching operation, wherein the output signal of the selected one filter module is It is characterized in that the output signal of the digital filter device.

【0015】請求項2に記載の発明は、演算器と、該演
算器出力端に接続されるフィードバックループと、該フ
ィードバックループ上に配置され、その出力端が前記演
算器に接続されるディジタルフィルタと、を備えたフィ
ルタモジュールを2個有し、前記各フィルタモジュール
のうち、選択された一方のフィルタモジュールに搭載さ
れる演算器の出力端と、該フィルタモジュールのフィー
ドバックループとを接続し、且つ、前記ディジタルフィ
ルタに設定される係数を書き換えるための係数データ信
号を前記一方のフィルタモジュールとは異なる他方のフ
ィルタモジュールに供給すべき切り換え操作する切換手
段を具備し、前記一方のフィルタモジュールの出力信号
を、当該ディジタルフィルタ装置の出力信号とすること
を特徴とする。
According to a second aspect of the present invention, there is provided an arithmetic unit, a feedback loop connected to the output terminal of the arithmetic unit, and a digital filter arranged on the feedback loop and having an output terminal connected to the arithmetic unit. And connecting the output end of a computing unit mounted on one of the filter modules selected from the filter modules, and a feedback loop of the filter module, and Switching means for switching a coefficient data signal for rewriting a coefficient set in the digital filter to be supplied to the other filter module different from the one filter module, and comprising an output signal of the one filter module. Is an output signal of the digital filter device.

【0016】請求項3に記載の発明は、前記ディジタル
フィルタは、FIRフィルタ、IIRフィルタまたはラ
ティス形フィルタのうちのいずれかであることを特徴と
する。請求項4に記載の発明は、前記演算器は、加算
器、或いは乗算器のいずれかであることを特徴とする。
According to a third aspect of the present invention, the digital filter is any one of an FIR filter, an IIR filter and a lattice filter. The invention according to claim 4 is characterized in that the arithmetic unit is one of an adder and a multiplier.

【0017】上述の如く構成された本発明では、演算
器、ディジタルフィルタ、及びフィードバックループと
で形成されるフィルタモジュールが複数個設置され、こ
のうち、選択された一つのフィルタモジュールにより、
入力信号がフィルタ処理されて出力される。また、選択
された一つのフィルタモジュールとは異なるフィルタモ
ジュールでは、ディジタルフィルタの係数を書き換える
処理が行われる。従って、ディジタルフィルタの係数を
適宜書き換えることができると共に、連続したフィルタ
出力を得ることができる。
In the present invention configured as described above, a plurality of filter modules formed by an arithmetic unit, a digital filter, and a feedback loop are provided, and among them, one selected filter module is used.
The input signal is filtered and output. In a filter module different from the selected one filter module, a process of rewriting the coefficients of the digital filter is performed. Therefore, the coefficients of the digital filter can be appropriately rewritten, and a continuous filter output can be obtained.

【0018】また、演算器、ディジタルフィルタ、及び
フィードバックループがモジュール化されるので、部品
点数を削減することができ、実装作業などの手間を軽減
することができる。更に、フィードバックループ上ので
遅延時間を短縮化することができる。
Further, since the arithmetic unit, the digital filter, and the feedback loop are modularized, the number of components can be reduced, and the work such as mounting work can be reduced. Further, the delay time on the feedback loop can be reduced.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は、本発明が適用されたディジ
タルフィルタ装置の一実施形態の構成を示すブロック図
である。同図に示すように、このディジタルフィルタ装
置1は、2個のフィルタモジュール4a,4bを具備し
ており、各フィルタモジュール4a,4bは、それぞ
れ、加算器2a,2bと、FIRフィルタ3a,3b
と、加算器2a,2bの前段に配設されたラッチ9a,
9bと、FIRフィルタ3a,3bの前段に配設された
ラッチ10a,10bと、を具備している。更に、この
ディジタルフィルタ装置1は、出力選択スイッチ5と、
係数選択スイッチ7を有している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an embodiment of a digital filter device to which the present invention is applied. As shown in FIG. 1, the digital filter device 1 includes two filter modules 4a and 4b. Each of the filter modules 4a and 4b includes adders 2a and 2b and FIR filters 3a and 3b, respectively.
And the latches 9a, 9b arranged before the adders 2a, 2b.
9b, and latches 10a and 10b disposed in front of the FIR filters 3a and 3b. Further, the digital filter device 1 includes an output selection switch 5,
It has a coefficient selection switch 7.

【0020】ラッチ9a,9b,10a,10bは、D
フリップフロップで構成され、入力される信号を1クロ
ック分遅延させる。なお、高速処理を要しない場合に
は、各ラッチ9a,9b,10a,10bを設置しなく
ても良い。
The latches 9a, 9b, 10a and 10b
It is constituted by a flip-flop and delays an input signal by one clock. When high-speed processing is not required, the latches 9a, 9b, 10a, and 10b need not be provided.

【0021】各加算器2a,2bには、ラッチ9a,9
bを介してそれぞれ入力データが供給されている。ま
た、加算器2a,2bの出力は出力選択スイッチ5の接
点5a,5bに接続され、この出力選択スイッチ5の共
通接点5cは、3系統に分岐されている。このうち、1
つ目の分岐線は、フィードバックループ6a、及びラッ
チ10aを介してFIRフィルタ3aに接続され、2つ
目の分岐線は、フィードバックループ6b、及びラッチ
10bを介してFIRフィルタ3bに接続され、更に、
3つ目の分岐線は当該ディジタルフィルタ装置1の出力
線とされている。
Each of the adders 2a, 2b has a latch 9a, 9
Input data is supplied via each of b. The outputs of the adders 2a and 2b are connected to the contacts 5a and 5b of the output selection switch 5, and the common contact 5c of the output selection switch 5 is branched into three systems. Of these, 1
The first branch line is connected to the FIR filter 3a via the feedback loop 6a and the latch 10a, and the second branch line is connected to the FIR filter 3b via the feedback loop 6b and the latch 10b. ,
The third branch line is an output line of the digital filter device 1.

【0022】また、各FIRフィルタ3a,3bは、そ
れぞれ係数選択スイッチ7の接点7a,7bに接続さ
れ、該係数選択スイッチ7の共通接点7cには、FIR
フィルタの係数データを伝送する信号線8が接続され
る。そして、この係数選択スイッチ7と、出力選択スイ
ッチ5は、互いに連動して切り換え操作されるようにな
っており、出力選択スイッチ5により、一方のフィルタ
モジュール4aの出力信号が選択されているときには、
係数選択スイッチ7は、信号線8を他方のフィルタモジ
ュール4bのFIRフィルタ3b側に接続するように動
作する。
The FIR filters 3a and 3b are connected to the contacts 7a and 7b of the coefficient selection switch 7, respectively.
A signal line 8 for transmitting coefficient data of the filter is connected. The coefficient selection switch 7 and the output selection switch 5 are switched in conjunction with each other. When the output signal of one of the filter modules 4a is selected by the output selection switch 5,
The coefficient selection switch 7 operates to connect the signal line 8 to the FIR filter 3b side of the other filter module 4b.

【0023】次に、上記のように構成されたディジタル
フィルタ装置1の動作について説明する。互いに連動し
て動作する出力選択スイッチ5、及び係数選択スイッチ
7に、切り換え信号が与えられ、接点5aと5c、接点
7bと7cとが接続された状態とされた場合には、フィ
ルタモジュール4aが動作するので、加算器2aに供給
された入力データは、出力選択スイッチ5、フィードバ
ックループ6a、ラッチ10aを介してFIRフィルタ
3aに与えられ、更に、このFIRフィルタ3aの出力
は加算器2aにフィードバックされる。そして、出力選
択スイッチ5の共通接点5cにて得られる信号が、当該
ディジタルフィルタ装置1の出力信号とされる。
Next, the operation of the digital filter device 1 configured as described above will be described. When a switching signal is given to the output selection switch 5 and the coefficient selection switch 7 that operate in conjunction with each other, and the contacts 5a and 5c and the contacts 7b and 7c are connected, the filter module 4a Since the operation is performed, the input data supplied to the adder 2a is supplied to the FIR filter 3a via the output selection switch 5, the feedback loop 6a, and the latch 10a, and the output of the FIR filter 3a is fed back to the adder 2a. Is done. Then, a signal obtained at the common contact 5 c of the output selection switch 5 is used as an output signal of the digital filter device 1.

【0024】また、FIR係数データは、信号線8及び
係数選択スイッチ7を介してFIRフィルタ3bに供給
されるので、該FIRフィルタ3bでは、フィルタ係数
の書き換え処理が行われる。この間、FIRフィルタ3
bは、信号を出力しない。
Since the FIR coefficient data is supplied to the FIR filter 3b via the signal line 8 and the coefficient selection switch 7, the FIR filter 3b performs a rewriting process of the filter coefficient. During this time, the FIR filter 3
b does not output a signal.

【0025】次いで、切り換え信号により、出力選択ス
イッチ5、及び、係数選択スイッチ7の接続が切り換え
られると、今度は接点5bと5c、接点7aと7cとが
接続されることになり、入力データはフィルタモジュー
ル4b側のFIRフィルタ3bによりフィルタ処理され
て出力される。そして、この間、FIRフィルタ3aの
係数は、書き換え処理が行われる。
Next, when the connection of the output selection switch 5 and the connection of the coefficient selection switch 7 are switched by the switching signal, the contacts 5b and 5c and the contacts 7a and 7c are connected, and the input data is The data is filtered and output by the FIR filter 3b on the filter module 4b side. During this time, the coefficient of the FIR filter 3a is rewritten.

【0026】そして、このようなバンク切り換え操作を
行うことにより、一方のFIRフィルタを使用している
ときには他方のFIRフィルタの係数の書き換えを行う
ことができるので、常に連続したフィルタ出力を得るこ
とができる。
By performing such a bank switching operation, when one FIR filter is used, the coefficient of the other FIR filter can be rewritten, so that a continuous filter output can always be obtained. it can.

【0027】また、加算器2(2a,2b)と、FIR
フィルタ3(3a,3b)とにより、フィルタモジュー
ル4(4a,4b)が形成され、2つのフィルタモジュ
ール4a,4bと互いに連動して動作する出力選択スイ
ッチ5、及び係数選択スイッチ7とにより、ディジタル
フィルタ装置1が構成されるので、従来と比較して部品
点数を削減することができる。
An adder 2 (2a, 2b) and an FIR
A filter module 4 (4a, 4b) is formed by the filters 3 (3a, 3b), and a digital filter is formed by an output selection switch 5 and a coefficient selection switch 7 that operate in conjunction with the two filter modules 4a, 4b. Since the filter device 1 is configured, the number of parts can be reduced as compared with the related art.

【0028】即ち、従来技術の図4に示したディジタル
フィルタ装置31では、2つのFIRフィルタ33a,
33b、及び加算器32がそれぞれ別個のモジュールと
して形成されるので、合計3つのモジュールが必要とな
るが、本実施形態に係るディジタルフィルタ装置1で
は、2つのフィルタモジュール4a,4bを必要とする
のみであり、部品点数を削減することができる。これに
より、モジュールを実装する際の作業の能率を向上させ
ることができる。
That is, in the conventional digital filter device 31 shown in FIG. 4, two FIR filters 33a,
Since the module 33b and the adder 32 are formed as separate modules, a total of three modules are required. However, in the digital filter device 1 according to the present embodiment, only two filter modules 4a and 4b are required. Therefore, the number of parts can be reduced. Thereby, the efficiency of the operation when mounting the module can be improved.

【0029】また、モジュールの個数を減らすことによ
り、フィードバックループ6a,6b上での遅延量(加
算器2a,2bから出力された信号がフィードバックさ
れ、再度加算器2a,2bに入力されるまでの遅延時
間)を短縮化することができる。つまり、一般的に使用
されるモジュールは、他のモジュールとの間のタイミン
グを補償するため、多くの場合には、信号の入力端にラ
ッチ(D型フリップフロップ)が搭載される。このた
め、モジュール数が多くなると、その分フィードバック
ループ上での遅延量が大きくなり、反対に、モジュール
数が少なくなると、その分フィードバックループ上での
遅延量が小さくなる。本実施形態では、モジュール数の
個数を減らすことにより、遅延時間を短縮することがで
きる。
Further, by reducing the number of modules, the amount of delay on the feedback loops 6a and 6b (the signal output from the adders 2a and 2b is fed back to the input to the adders 2a and 2b again). Delay time) can be shortened. That is, a commonly used module has a latch (D-type flip-flop) mounted at a signal input terminal in many cases in order to compensate timing between the module and another module. Therefore, as the number of modules increases, the amount of delay on the feedback loop increases accordingly, and conversely, as the number of modules decreases, the amount of delay on the feedback loop decreases accordingly. In the present embodiment, the delay time can be reduced by reducing the number of modules.

【0030】具体的には、図1のフィルタ装置1では、
フィードバックループ6a,6b上には1個のラッチ1
0a,10bのみが配置されており、これに対し、図4
に示した従来のフィルタ装置31では、フィードバック
ループ上に2個のラッチ38a(または38b)、40
の2個のラッチが配置されるので、図1に示すフィルタ
装置1では遅延時間を短くできる。なお、モジュールに
ラッチを使用しない構成のものについては、上記の効果
(フィードバックループでの遅延時間を短縮する効果)
は達成されない。
Specifically, in the filter device 1 shown in FIG.
One latch 1 is provided on the feedback loops 6a and 6b.
0a and 10b are arranged, whereas FIG.
In the conventional filter device 31 shown in FIG. 2, two latches 38a (or 38b), 40
Since the two latches are arranged, the delay time can be reduced in the filter device 1 shown in FIG. The above effects (effects of reducing the delay time in the feedback loop) are applied to the configuration in which the latch is not used in the module.
Is not achieved.

【0031】また、図4に示した従来のフィルタ装置3
1では、出力選択スイッチ35の後段に加算器32が配
置されるので、出力選択スイッチ35を切り換えた後、
加算器32の処理による遅延が発生するのに対し、本実
施形態では、図1に示すように、加算器2a,2bの後
段に出力選択スイッチ5が設置されるので、該出力選択
スイッチ5を切り換えた後に、加算器2a,2bの処理
による遅延が発生しない。
The conventional filter device 3 shown in FIG.
In the case of 1, since the adder 32 is arranged at the subsequent stage of the output selection switch 35, after the output selection switch 35 is switched,
In contrast to the delay caused by the processing of the adder 32, in the present embodiment, as shown in FIG. 1, the output selection switch 5 is provided at the subsequent stage of the adders 2a and 2b. After the switching, no delay occurs due to the processing of the adders 2a and 2b.

【0032】また、本実施形態に係るディジタルフィル
タ装置1では、加算器2(2a,2b)と、FIRフィ
ルタ3(3a,3b)とがモジュール化されるので、図
2に示すように、各フィルタモジュール4a,4bを分
離し、それぞれ別個のディジタルフィルタ装置11a,
11bとして使用することも可能となる。これは、FI
Rフィルタ3(3a,3b)への係数の書き換え作業を
行わないディジタルフィルタとして使用する場合等に有
効である。
Further, in the digital filter device 1 according to the present embodiment, since the adder 2 (2a, 2b) and the FIR filter 3 (3a, 3b) are modularized, as shown in FIG. The filter modules 4a and 4b are separated from each other, and separate digital filter devices 11a and
11b can also be used. This is FI
This is effective when the digital filter is used as a digital filter that does not require rewriting of coefficients to the R filter 3 (3a, 3b).

【0033】なお、上記した実施形態では、加算器2
(2a,2b)と、FIRフィルタ3(3a,3b)と
を具備したフィルタモジュール4(4a,4b)を2個
設置し、これらの出力を切り換えて使用する例について
説明したが、本発明はこれに限定されるものではなく、
3以上のフィルタモジュール4を設置し、バンク切り換
えにより、3以上のフィルターモジュール4の出力信号
を択一的に取り出すような構成とすることも可能であ
る。
In the above embodiment, the adder 2
(2a, 2b) and two filter modules 4 (4a, 4b) each having an FIR filter 3 (3a, 3b), and an example in which these outputs are switched and used, has been described. It is not limited to this,
It is also possible to provide a configuration in which three or more filter modules 4 are installed and the output signals of the three or more filter modules 4 are selectively taken out by bank switching.

【0034】また、本実施形態では、ディジタルフィル
タとしてFIRフィルタ3(3a,3b)を用いる例に
ついて説明したが、本発明はこれに限定されるものでは
なく、IIRフィルタやラティス形フィルタ等、他のデ
ィジタルフィルタを用いることも可能である。更に、本
実施形態では、FIRフィルタ3(3a,3b)の前段
に配置される演算器として、加算器2(2a,2b)を
使用する例について記載したが、本発明はこれに限定さ
れるものではなく、乗算器等、他の演算器を用いること
も可能である。
In this embodiment, an example in which the FIR filter 3 (3a, 3b) is used as a digital filter has been described. However, the present invention is not limited to this, and an IIR filter, a lattice filter, or the like may be used. Can be used. Furthermore, in the present embodiment, an example has been described in which the adder 2 (2a, 2b) is used as a computing unit disposed before the FIR filter 3 (3a, 3b), but the present invention is not limited to this. Instead, another arithmetic unit such as a multiplier can be used.

【0035】[0035]

【発明の効果】以上説明したように、本発明に係るディ
ジタルフィルタ装置によれば、演算器、ディジタルフィ
ルタ、及びディジタルフィルタの出力を演算器にフィー
ドバックするフィードバックループを具備したフィルタ
モジュールを複数個配置し、これらを接続してディジタ
ルフィルタ装置を構成しているので、従来のディジタル
フィルタ装置と比較して部品点数を削減することができ
る。その結果、部品を実装する際等にかかる手間を軽減
することができる。
As described above, according to the digital filter device of the present invention, a plurality of filter modules each including a computing unit, a digital filter, and a feedback loop for feeding back the output of the digital filter to the computing unit are arranged. Since these components are connected to form a digital filter device, the number of components can be reduced as compared with a conventional digital filter device. As a result, it is possible to reduce the labor required when mounting components.

【0036】また、モジュール数を低減することができ
るので、フィードバックループでの遅延時間を短縮化す
ることができる。更に、フィルタモジュールどうしを分
離することにより、別個のフィルターモジュールとして
使用することが可能となる。
Also, since the number of modules can be reduced, the delay time in the feedback loop can be reduced. Further, separating the filter modules makes it possible to use them as separate filter modules.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るディジタルフィルタ
装置の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a digital filter device according to an embodiment of the present invention.

【図2】本発明の一実施形態に係るディジタルフィルタ
装置を構成する2つのフィルタモジュールを分離して構
成した例を示す説明図である。
FIG. 2 is an explanatory diagram showing an example in which two filter modules constituting a digital filter device according to an embodiment of the present invention are separated and configured.

【図3】従来におけるディジタルフィルタ装置の構成を
示すブロック図である。
FIG. 3 is a block diagram showing a configuration of a conventional digital filter device.

【図4】従来における、バンク切り換え機能を有するデ
ィジタルフィルタ装置の構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of a conventional digital filter device having a bank switching function.

【符号の説明】[Explanation of symbols]

1 ディジタルフィルタ装置 2(2a,2b) 加算器(演算器) 3(3a,3b) FIRフィルタ(ディジタルフィル
タ) 4(4a,4b) フィルタモジュール 5 出力選択スイッチ 6(6a,6b) フィードバックループ 7 係数選択スイッチ 8 信号線 9(9a,9b) ラッチ 10(10a,10b) ラッチ 11a,11b ディジタルフィルタ装置
DESCRIPTION OF SYMBOLS 1 Digital filter device 2 (2a, 2b) Adder (calculator) 3 (3a, 3b) FIR filter (digital filter) 4 (4a, 4b) Filter module 5 Output selection switch 6 (6a, 6b) Feedback loop 7 Coefficient Selection switch 8 Signal line 9 (9a, 9b) Latch 10 (10a, 10b) Latch 11a, 11b Digital filter device

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 演算器と、該演算器出力端に接続される
フィードバックループと、該フィードバックループ上に
配置され、その出力端が前記演算器に接続されるディジ
タルフィルタと、を備えたフィルタモジュールを複数個
有し、 前記各フィルタモジュールのうち、選択された一つのフ
ィルタモジュールに搭載される演算器の出力端と、該フ
ィルタモジュールのフィードバックループとを接続し、
且つ、前記ディジタルフィルタに設定される係数を書き
換えるための係数データ信号を前記選択された一つのフ
ィルタモジュールとは異なる他のフィルタモジュールに
供給すべき切り換え操作する切換手段を具備し、 前記選択された一つのフィルタモジュールの出力信号
を、当該ディジタルフィルタ装置の出力信号とすること
を特徴とするディジタルフィルタ装置。
1. A filter module comprising: a computing unit; a feedback loop connected to an output terminal of the computing unit; and a digital filter disposed on the feedback loop and having an output terminal connected to the computing unit. Connecting a plurality of output terminals of a computing unit mounted on one selected filter module among the filter modules and a feedback loop of the filter module;
And a switching means for performing a switching operation to supply a coefficient data signal for rewriting a coefficient set in the digital filter to another filter module different from the selected one filter module. A digital filter device, wherein an output signal of one filter module is used as an output signal of the digital filter device.
【請求項2】 演算器と、該演算器出力端に接続される
フィードバックループと、該フィードバックループ上に
配置され、その出力端が前記演算器に接続されるディジ
タルフィルタと、を備えたフィルタモジュールを2個有
し、 前記各フィルタモジュールのうち、選択された一方のフ
ィルタモジュールに搭載される演算器の出力端と、該フ
ィルタモジュールのフィードバックループとを接続し、
且つ、前記ディジタルフィルタに設定される係数を書き
換えるための係数データ信号を前記一方のフィルタモジ
ュールとは異なる他方のフィルタモジュールに供給すべ
き切り換え操作する切換手段を具備し、 前記一方のフィルタモジュールの出力信号を、当該ディ
ジタルフィルタ装置の出力信号とすることを特徴とする
ディジタルフィルタ装置。
2. A filter module comprising: a computing unit; a feedback loop connected to the computing unit output terminal; and a digital filter disposed on the feedback loop and having an output terminal connected to the computing unit. And connecting an output terminal of a computing unit mounted on one of the filter modules selected from the filter modules and a feedback loop of the filter module;
And switching means for performing a switching operation for supplying a coefficient data signal for rewriting a coefficient set in the digital filter to the other filter module different from the one filter module, comprising: an output of the one filter module. A digital filter device, wherein a signal is an output signal of the digital filter device.
【請求項3】 前記ディジタルフィルタは、FIRフィ
ルタ、IIRフィルタまたはラティス形フィルタのうち
のいずれかであることを特徴とする請求項1または請求
項2のいずれかに記載のディジタルフィルタ装置。
3. The digital filter device according to claim 1, wherein the digital filter is one of an FIR filter, an IIR filter, and a lattice filter.
【請求項4】 前記演算器は、加算器、或いは乗算器の
いずれかであることを特徴とする請求項1〜請求項3の
いずれか1項に記載のディジタルフィルタ装置。
4. The digital filter device according to claim 1, wherein the arithmetic unit is one of an adder and a multiplier.
JP2000238909A 2000-08-07 2000-08-07 Digital filter device Expired - Fee Related JP4593743B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000238909A JP4593743B2 (en) 2000-08-07 2000-08-07 Digital filter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000238909A JP4593743B2 (en) 2000-08-07 2000-08-07 Digital filter device

Publications (2)

Publication Number Publication Date
JP2002057553A true JP2002057553A (en) 2002-02-22
JP4593743B2 JP4593743B2 (en) 2010-12-08

Family

ID=18730537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000238909A Expired - Fee Related JP4593743B2 (en) 2000-08-07 2000-08-07 Digital filter device

Country Status (1)

Country Link
JP (1) JP4593743B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079484A1 (en) * 2013-11-26 2015-06-04 株式会社日立国際電気 Interference signal rejection device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06245300A (en) * 1992-12-21 1994-09-02 Victor Co Of Japan Ltd Sound image localization controller
JP2000285360A (en) * 1999-03-31 2000-10-13 Anritsu Corp Signal processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06245300A (en) * 1992-12-21 1994-09-02 Victor Co Of Japan Ltd Sound image localization controller
JP2000285360A (en) * 1999-03-31 2000-10-13 Anritsu Corp Signal processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079484A1 (en) * 2013-11-26 2015-06-04 株式会社日立国際電気 Interference signal rejection device
JPWO2015079484A1 (en) * 2013-11-26 2017-03-16 株式会社日立国際電気 Interference signal canceller

Also Published As

Publication number Publication date
JP4593743B2 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
KR100597327B1 (en) Programmable processor circuit with a reconfigurable memory for realizing a digital filter
KR0134576B1 (en) Ghost cancelling filter circuit
EP0905890A2 (en) Filter structure and method
GB1430561A (en) Numerical filter
US5034962A (en) Voice-band signal processor
JP2002057553A (en) Digital filtering device
RU2125764C1 (en) Adaptive correcting filter
JPH0834407B2 (en) Input weighted transversal filter
CA1129055A (en) Method and system for reducing conference bridge oscillations
US6269414B1 (en) Data rate doubler for electrical backplane
KR102663975B1 (en) Digital signal processor and method of operation
KR100249040B1 (en) Fir filter having asymmetric frequency response characteristic
JP2513218B2 (en) FIR Digital Filter
EP0977359B1 (en) A digital filter for real, complex and m-times multiplexed signals
KR100571642B1 (en) Finite Impulse Response Filter
JPH0459805B2 (en)
JP2884994B2 (en) How to add cross-connect function
KR20210043495A (en) Digital signal processor and method of operation
JP3693842B2 (en) LCD drive circuit
JP2536942B2 (en) Semiconductor integrated circuit
JP2511262Y2 (en) Digital signal processor
Gay-Bellile et al. Architecture of a programmable FIR filter co-processor
CN114389574A (en) Frequency response masking filter system and method of generation
KR960011420B1 (en) Complex filter
CN117692411A (en) Ethernet switch capable of realizing multi-frequency clock driving configuration and application method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees