JP2002056684A - 連想メモリとその検索方法及びルータとネットワークシステム - Google Patents

Abstract

(57)【要約】 【課題】 データ転送速度の高いネットワーク・システ
ムの消費電力を削減する。 【解決手段】 検索データ１２と一致した記憶データに
対応するマスク情報の全てに対してマスク有効状態を真
とする論理積演算を行った結果の各ビットについてマス
ク情報の無効状態ならば検索データ１２の対応するビッ
トを出力情報の該当ビットに出力しマスク情報の有効状
態ならば記憶データの無効状態を出力情報の該当ビット
に出力する連想メモリ１を用いて、連想メモリ１に検索
データ１２を入力して１次検索を行い出力情報を取り出
し、１次検索にて一致した記憶データに対して得られた
出力情報を検索データとして２次検索を行い、出力情報
と一致したワードの一致線５のみを検索結果として選択
する。選択された一致線５をエンコードして最適のメモ
リ・アドレス信号４０３を求め、最短ネットワーク接続
を可能とする転送先アドレス４０５を得、入力転送デー
タ４０８中のデータ部４１２及び目的地ネットワーク・
アドレス４１１を合成して出力転送データ４０９を生成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、連想メモリとその
検索方法及びルータとそのネットワークシステムに係
り、特に検索マスク機能を有する連想メモリとその検索
方法及びそれを用いたルータ及びネットワークシステム
に関する。

【０００２】

【従来の技術】従来のコンピュータ・ネットワーク・シ
ステムに用いられるネットワーク・ルータ（以下「ルー
タ」という）では、次に示すように最適転送先を計算す
る機能が不可欠である。

【０００３】従来のコンピュータ・ネットワークの構成
の接続例を図１８に示す。ネットワークに参加している
ユーザ機器、例えばコンピュータ端末などは、他のユー
ザ機器と識別するために、その機器がネットワークに参
加するときに、あらかじめ決められた規則に従って特定
のネットワーク・アドレスを割り当てられる。ここでは
ネットワーク・アドレスは複数桁の数値、例えば４桁の
数値（ａ．ｂ．ｃ．ｄ）で表現されるものとして説明す
る。また、あらかじめ決められた規則は、例えばネット
ワーク・アドレスの先頭の数値でイギリス、ドイツ、日
本などの国を示し、第２番目の数値で国の中の都市名を
示し、更に第３番目の数値で都市の中の企業名を示す、
というように階層構造をとっている。以下、この階層を
セグメントと呼ぶこととする。図１８においては、セグ
メントの階層構造を模擬的に示したものである。図にお
いて太線で囲まれた１つの矩形が１のセグメントであ
る。図１８では、ネットワーク・アドレスの先頭の数値
が１であるセグメント１と、先頭の数値が２であるセグ
メント２と、先頭の数値が３であるセグメント３が、最
上位のセグメントとして存在している。セグメント１の
下の階層に、上位２つの数値が１．２であるネットワー
ク・アドレスを持つセグメント４があり、更にその下に
上位３つの数値が１．２．２であるネットワーク・アド
レスを持つセグメント６があり、更にその中にネットワ
ーク・アドレス１．２．２．１を持つユーザ機器ＰＣ４
０１−１が接続されている。また、セグメント２の下の
階層に、上位２つの数値が２．１であるネットワーク・
アドレスを持つセグメント５があり、更にその下に上位
３つの数値が２．１．１であるネットワーク・アドレス
を持つセグメント７がある。図に例示されているアドレ
スにおいて、＊はドント・ケアを意味する。

【０００４】各セグメントは、ネットワークに参加して
いるユーザ機器間の通信データを転送するためにルータ
を有している。図１８の構成例では、セグメント１はル
ータ４００−１を、セグメント２はルータ４００−２
を、セグメント３はルータ４００−３を、セグメント４
はルータ４００−４を、セグメント５はルータ４００−
５を、セグメント６はルータ４００−６を、セグメント
７はルータ４００−７を、それぞれ有している。セグメ
ントが有するルータは、そのルータに接続されているユ
ーザ機器又は他のルータから入力された転送データを、
転送データに付随する転送先アドレスとネットワーク機
器の接続関係を基に最適な転送ルートを計算し、その最
適なルートを経由して転送先にデータを転送する。図１
８の構成例では、各ルータはそのセグメント直下のルー
タ又はユーザ機器と接続されている。また、ルータ４０
０−３は、ルータ４００−１、ルータ４００−４，ルー
タ４００−６、ルータ４００−２、ルータ４００−７と
も接続している。

【０００５】各ユーザ機器同士を直接通信回線で接続す
るのではなく、ルータの通信制御機能を用いて通信デー
タの転送を制御して通信を行うことにより、有限の通信
回線を効率よく使用している。

【０００６】次に、これらルータの説明を図１９を用い
て行う。図ではルータ４００−３を例に示しているが、
他のルータもこれと同様の構成である。

【０００７】ルータ４００−３には自分自身が属するセ
グメントのネットワーク・アドレス（３．＊．＊．＊）
以外のセグメントのネットワーク・アドレス情報を記憶
させている。これら各ネットワーク・アドレスは、その
各桁を４進数で表現した全体で８ビットのビット列で表
現されるものと仮定する。例えば、ネットワーク・アド
レス（１．＊．＊．＊）はビット列（０１．００．０
０．００）で表現される。ここで、＊はドント・ケアで
あるので、（０１．００．００．００）のビット列の上
位２ビットが有効でありそれ以下のビットは無効である
ことを示す必要がある。そこで、マスク情報と呼ばれる
情報をネットワーク・アドレス情報と対になって記憶さ
せている。この例では、（００．１１．１１．１１）と
している。ここで、“０"がマスク無効状態を“１"がマ
スク有効状態を示している。これらネットワーク・アド
レス情報及びマスク情報は、図示のようにルータの中で
連想メモリ１１６に格納されている。連想メモリ・ワー
ド１１７−１には、ルータ４００−１が属するセグメン
ト１のネットワーク・アドレス（１．＊．＊．＊）が記
憶されている。連想メモリ・ワード１１７−２には、ル
ータ４００−２が属するセグメント２のネットワーク・
アドレス（２．＊．＊．＊）が記憶されている。連想メ
モリ・ワード１１７−３には、ルータ４００−６が属す
るセグメント６のネットワーク・アドレス（１．２．
２．＊）が記憶されている。連想メモリ・ワード１１７
−４には、ルータ４００−４が属するセグメント４のネ
ットワーク・アドレス（１．２．＊．＊）が記憶されて
いる。連想メモリ・ワード１１７−５には、ルータ４０
０−７が属するセグメント７のネットワーク・アドレス
（１．＊．＊．＊）が記憶されている。連想メモリ１１
６は、通常のメモリと同様にアドレスを指定して記憶デ
ータの書き込み、読み出しを行う機能のほかに、入力し
た検索データ１０２と、対応するマスク情報を考慮して
比較した結果一致する記憶データの中で、マスク情報の
有効状態のビットが最も少ない記憶データに対応するマ
スク一致線１１９−１〜１１９−５を有効状態にする機
能を有している。連想メモリ１１６が出力したマスク一
致線１１９−１〜１１９−５はエンコーダ４０２により
メモリ・アドレス信号４０３に符号化される。

【０００８】メモリ４０４には、連想メモリ１１６の各
連想メモリ・ワードに格納されている記憶データ、マス
ク情報により構成されるセグメントのネットワーク・ア
ドレスに対応するルータのネットワーク・アドレスを、
連想メモリ１１６の格納アドレスと同一のアドレスのワ
ードに記憶させてある。例えば、連想メモリ１１６の連
想メモリ・ワード１にはアドレス（１．＊．＊．＊）が
記憶されているが、これに対応する図１８のルータ４０
０−１のネットワーク・アドレスがメモリ４０４のワー
ド１に格納されている。同様にメモリ４０４のワード２
にはルータ４００−２のアドレスが、ワード３にはルー
タ４００−６のアドレスが、ワード４にはルータ４００
−４のアドレスが、ワード５にはルータ４００−７のア
ドレスが格納されている。メモリ４０４はメモリ・アド
レス信号４０３をリード・アドレスとして指定される格
納データを、メモリ・データ信号４０５として出力す
る。

【０００９】冷却装置４１４は、発熱量の多い従来の連
想メモリ１１６を冷却する。これは、例えば空冷ファン
などで構成される。

【００１０】なお、図には示していないが、各ルータは
その内部にＣＰＵを有しており、そのＣＰＵにより上述
したルータの動作の制御が行われる。

【００１１】次に、各ルータによって制御される従来の
ネットワークのデータ転送の動作例を説明する。例えば
ルータ４００−３に入力された転送データの目的地ネッ
トワーク・アドレスが（１．２．１．１）の場合、従来
の連想メモリ１１６で検索すると連想メモリ・ワード１
の（１．＊．＊．＊）、及び連想メモリ・ワード４の
（１．２．＊．＊）が一致するが、その中でマスク情報
の有効状態のビットが最も少ない連想メモリ・ワード４
に対応するマスク一致線１１９−４のみが有効状態とな
る。これにより、エンコーダ４０２はメモリ・アドレス
４０３として“４"を出力し、メモリ４０４はルータ４
００−４のネットワーク・アドレスをメモリ・データ信
号４０５として出力する。これにより、ルータ４００−
３は、目的地アドレス（１．２．１．１）の入力転送デ
ータを、ルータ３００−４に向けて転送する。ルータ３
００−４は転送されてきたデータに基づいて上述したの
と同様な動作を行い、次々とルータにデータを転送して
最終目的地のネットワーク・アドレス（１．２．１．
１）に接続しているユーザ機器にデータを転送する。

【００１２】

【従来の連想メモリの説明】図１４は、従来の連想メモ
リの一構成例を示すブロック図である。連想メモリ１１
６は、ｎビット２入力１出力セレクタ１２８と、ｎビッ
トｍ語の連想メモリ・ワード１１７−１〜１１７−ｍ
と、ｎビット・ラッチ１２６と制御回路１３１を有して
おり、各連想メモリ・ワード１１７−ｊは、ｎ個の連想
メモリ・セル１１８−ｊ−１〜１１８−ｊ−ｎと１個の
ラッチ１２３−ｊを備えている。各連想メモリ・ワード
１１７−ｊには、対応するデータ・ワード線１０６−
ｊ、マスク・ワード線１１１−ｊが入力のために接続さ
れ、対応するマスク一致線１１９−ｊ、及びｎ本の最短
マスク線１２２−１〜１２２−ｎが出力のために接続さ
れ、ｎ本のビット線１０３−１〜１０３−ｎが入出力の
ために接続されている。

【００１３】各連想メモリ・セル１１８−ｊ−ｋには、
対応するデータ・ワード線１０６−ｊ、マスク・ワード
線１１１−ｊが入力のために接続され、対応するデータ
一致線１０７−ｊ、マスク一致線１１９−ｊ、及び最短
マスク線１２２−ｋが出力のために接続され、ビット線
１０３−ｋが入出力のために接続されている。

【００１４】各連想メモリ・セル１１８−ｊ−ｋは、ビ
ット線１０３−ｋを介して外部から入力される記憶デー
タの対応するビット情報を格納するデータ・セル１０８
−ｊ−ｋと、データ・セルに記憶されたビット情報と外
部から入力される検索データ１０２の対応するビット情
報１０２−ｋとを比較する比較器１１３−ｊ−ｋと、外
部からビット線１０３−ｋを介して入力されるマスク情
報の対応するビット情報を格納するマスク・セル１１２
−ｊ−ｋと、マスク・セルに記憶されたビット情報とｎ
ビット・ラッチ１２６から出力された最短マスク情報１
２７の対応するビット情報１２７−ｋとを比較するマス
ク比較器１２０−ｊ−ｋと、及び論理ゲート１２１−ｊ
−ｋとを備えている。

【００１５】なお、本実施の形態では、マスク情報の有
効状態を“１"、無効状態を“０"とし、最短マスク線１
２２−１〜１２２−ｎの有効状態を“１"、無効状態を
“０"とする。データ一致線１０７−１〜１０７−ｍの
有効状態を“１"、無効状態を“０"とする。また、マス
ク一致線１１９−１〜１１９−ｍの有効状態を“１"、
無効状態を“０"とする。

【００１６】データ・セル１０８−１−１〜１０８−ｍ
−ｎは、対応するデータ・ワード線１０６が有効状態の
場合、対応するビット線１０３に書き込みデータがドラ
イブされていれば記憶データとして格納し、対応するビ
ット線１０３がドライブされていなければ格納している
記憶データを対応するビット線１０３に出力する。対応
するデータ・ワード線１０６が無効状態ならば、ビット
線１０３に対してなんら操作は行わない。また、対応す
るデータ・ワード線１０６の値にかかわらず、格納して
いる記憶データを同一の連想メモリ・セル１１８−１−
１〜１１８−ｍ−ｎの中の比較器１１３に出力する。

【００１７】マスク・セル１１２―１−１〜１１２−ｍ
−ｎは、対応するマスク・ワード線１１１が有効状態の
場合、対応するビット線１０３に書き込みデータがドラ
イブされていれば書き込みデータをマスク情報として格
納し、対応するビット線１０３がドライブされていなけ
れば、格納しているマスク情報を対応するビット線１０
３に出力する。対応するマスク・ワード線１１１が無効
状態ならば、ビット線１０３に対してなんら操作は行わ
ない。また、対応するマスク・ワード線１１１の値にか
かわらず、格納しているマスク情報を同一の連想メモリ
・セル１１８−１−１〜１１８−ｍ−ｎの中の比較器１
１３に出力する。

【００１８】データ一致線１０７は、検索動作の開始前
には、ハイ・レベルにプリ・チャージされているか、図
示しない抵抗によりプル・アップされ、有効状態“１"
になっているものとする。

【００１９】比較器１１３は、対応するビット線１０３
と、それに同一の連想メモリ・セル１１８−１−１〜１
１８−ｍ−ｎの中のデータ・セル１０８の記憶データ及
びマスク・セル１１２のマスク情報を入力とし、マスク
情報が有効状態、又はビット線１０３の値と記憶データ
が一致するならば対応するデータ一致線１０７を開放状
態にし、それ以外の場合には無効状態“０"を出力す
る。連想メモリ・ワード１１７の中のｎ個の比較器１１
３がすべてデータ一致線１０７を開放状態にしていると
きに、データ一致線１０７は有効状態“１"となり、そ
れ以外の場合には無効状態“０"となるワイアードＡＮ
Ｄ論理接続を構成している。つまり、検索動作時には、
連想メモリ・ワード１１７が格納している記憶データと
ビット線１０３−１〜１０３−ｎがマスク情報により比
較対象から除外されたビットを除いて完全に一致する場
合に限り、データ一致線１０７は有効状態“１"とな
り、それ以外の場合は無効状態“０"となる。もちろん
同様の動作となるように通常の論理ゲートを用いて構成
してもかまわない。

【００２０】論理ゲート１２１−１−１〜１２１−ｍ−
ｎは、同一の連想メモリ・ワード１１７−１〜１１７−
ｍの中のデータ一致線１０７−１〜１０７−ｍが有効状
態“１"かつ、同一の連想メモリ・セル１１８−１−１
〜１１８−ｍ−ｎの中のマスク・セル１１２−１−１〜
１１２−ｍ−ｎに格納されたマスク情報が無効状態
“０"のときに、対応する最短マスク線１２２−１〜１
２２−ｎに無効状態“０"を出力し、それ以外の場合に
は開放状態にする。

【００２１】各最短マスク線１２２−１〜１２２−ｎ
は、抵抗１２５−１〜１２５−ｎによりプル・アップさ
れており、対応するｍ個の論理ゲート１２１−１−１〜
１２１−ｍ−ｎとワイアードＡＮＤ論理接続を構成して
いる。従って、接続されているｍ個の論理ゲート１２１
がすべて最短マスク線１２２を開放状態にしているとき
に、最短マスク線１２２は有効状態“１"となり、それ
以外の場合には無効状態“０"となる。

【００２２】ラッチ１２３−１〜１２３−ｍは、同一の
連想メモリ・ワード１１７−１〜１１７−ｍの中のデー
タ一致線１０７−１〜１０７−ｍの状態を、ラッチ制御
線１２４が有効状態の時に内部に格納する。また、格納
した状態を出力するため、同一の連想メモリ・ワード１
１７−１〜１１７−ｍの中にあるマスク一致線１１９―
１〜１１９−ｍと対応し、ワイアード論理接続されてい
る。ラッチ１２３−１〜１２３−ｍは対応するマスク一
致線１１９−１〜１１９−ｍに対して、格納されたデー
タが無効状態“０"の場合には“０"を出力し、格納され
たデータが有効状態“１"の場合には対応するマスク一
致線１１９−１〜１１９−ｍを開放状態とする。

【００２３】マスク一致線１１９−１〜１１９−ｍは、
検索動作の終了時に、検索データ１０２と一致した記憶
データの中で、マスク情報により検索対象から除外され
たビット数が最も少ない記憶データに対応するものだけ
が有効状態となり、それ以外は無効状態となる。マスク
一致線１１９−１〜１１９−ｍは検索動作開始前に図示
しない抵抗によりプル・アップされているか、ハイ・レ
ベルにプリ・チャージされることにより、有効状態
“１"になっているものとする。

【００２４】マスク比較器１２０は、対応するマスク・
セル１１２が格納するマスク情報の状態と対応するビッ
ト線１０３上の最短マスク情報を比較し、一致している
ならば対応するマスク一致線１１９を開放状態にし、不
一致ならば対応するマスク一致線１１９に無効状態
“０"を出力する。従って、連想メモリ・ワード１１７
の中のｎ個の連想メモリ・セル１１８と、１個のラッチ
１２３がすべてマスク一致線１１９を開放状態にしてい
るときに、マスク一致線１１９は有効状態“１"とな
り、それ以外の場合には無効状態“０"となるワイアー
ドＡＮＤ論理接続を構成している。

【００２５】つまり、検索動作時には、連想メモリ・ワ
ード１１７が格納しているマスク情報とビット線１０３
−１〜１０３−ｎが完全に一致し、かつ、ラッチ１２３
に格納されているデータ一致線１０７の状態が有効状態
“１"の場合に限り、マスク一致線１１９は有効状態
“１"となり、それ以外の場合は無効状態“０"となる。

【００２６】ｎビット・ラッチ１２６は、ラッチ制御信
号１２４が有効状態の時に、最短マスク線１２２−１〜
１２２−ｎの状態を内部に格納する。また、格納した状
態をラッチ出力線１２７−１〜１２７−ｎに出力する。

【００２７】ｎビット２入力１出力セレクタ１２８は、
ビット線１０３−１〜１０３−ｎに出力するデータを、
選択信号１２９の状態により、検索データ１０２−１〜
１０２−ｎとラッチ出力線１２７−１〜１２７−ｎの一
方から選択する。

【００２８】制御回路１３０は、連想メモリ１１６の動
作を制御するため、クロック信号１３０に同期して、ラ
ッチ制御信号１２４、選択信号１２９を出力する。

【００２９】

【従来の連想メモリの詳細説明】次に、図１５に従来の
連想メモリ・セル１１８の一構成例を示す。ここで、２
本のビット線１０３ａ，１０３ｂは図１４に示されてい
る各ビット線に対応するものであるが、図１４において
は１０１−ｉで代表して表現している。この２本のビッ
ト線を介してメモリ・セルへのデータの読み書きや、検
索データ１０２の入力を行う。データを書き込む場合、
及び検索データの入力を行う場合には、ビット線１０３
ｂにはビット線１０３ａの値を反転した値を入力する。
データ・セル１０８は、入出力が相互に接続された反転
論理ゲート（Ｇ１０１）３０１、反転論理ゲート（Ｇ１
０２）３０２と、反転論理ゲート（Ｇ１０２）３０２の
出力をビット線１０３ａに接続しデータ・ワード線１０
６がハイ・レベルのときに導通状態となるＭＯＳトラン
ジスタ（Ｔ１０１）３０３と、反転論理ゲート（Ｇ１０
１）３０１の出力をビット線１０３ｂに接続しデータ・
ワード線１０６がハイ・レベルのときに導通状態となる
ＭＯＳトランジスタ（Ｔ１０２）３０４とにより構成さ
れる一般的なスタティックＲＡＭ素子である。

【００３０】また、マスク・セル１１２も、入出力が相
互に接続された反転論理ゲート（Ｇ１０３）３０９、反
転論理ゲート（Ｇ１０４）３１０と、反転論理ゲート
（Ｇ１０４）３１０の出力をビット線１０３ａに接続し
マスク・ワード線１１１がハイ・レベルのときに導通状
態となるＭＯＳトランジスタ（Ｔ１０７）３１１と、反
転論理ゲート（Ｇ１０３）３０９の出力をビット線１０
３ｂに接続しマスク・ワード線１１１がハイ・レベルの
ときに導通状態となるＭＯＳトランジスタ（Ｔ１０８）
３１２とにより構成される一般的なスタティックＲＡＭ
素子である。

【００３１】比較器１１３はＭＯＳトランジスタ（Ｔ１
０３）３０５、ＭＯＳトランジスタ（Ｔ１０４）３０
６、ＭＯＳトランジスタ（Ｔ１０５）３０７、ＭＯＳト
ランジスタ（Ｔ１０６）３０８により構成される。ＭＯ
Ｓトランジスタ（Ｔ１０３）３０５とＭＯＳトランジス
タ（Ｔ１０４）３０６はビット線１０３ａ，１０３ｂの
間に直列に挿入される。ＭＯＳトランジスタ（Ｔ１０
３）３０５は、データ・セル１０８内の反転論理ゲート
（Ｇ１０１）３０１の出力がハイ・レベルのときに導通
状態となる。ＭＯＳトランジスタ（Ｔ１０４）３０６
は、データ・セル１０８内の反転論理ゲート（Ｇ１０
２）３０２の出力がハイ・レベルのときに導通状態とな
る。ＭＯＳトランジスタ（Ｔ１０５）３０７とＭＯＳト
ランジスタ（Ｔ１０６）３０８は、低電位と、データ一
致線１０７の間に直列に挿入される。ＭＯＳトランジス
タ（Ｔ１０５）３０７は、ＭＯＳトランジスタ（Ｔ１０
３）３０５とＭＯＳトランジスタ（Ｔ１０４）３０６の
接続点の電位がハイ・レベルの時に導通状態となる。Ｍ
ＯＳトランジスタ（Ｔ１０６）３０８は、マスク・セル
１１２内の反転論理ゲート（Ｇ１０３）３０９の出力が
ハイ・レベルの時に導通状態となる。ビット線１０３ａ
と反転論理ゲート（Ｇ１０１）３０１の出力が共にハイ
・レベル、又はビット線１０３ｂと反転論理ゲート（Ｇ
１０２）３０２の出力が共にハイ・レベルのときに、Ｍ
ＯＳトランジスタ（Ｔ１０３）３０５とＭＯＳトランジ
スタ（Ｔ１０４）３０６の接続点はハイ・レベルとな
り、ＭＯＳトランジスタ（Ｔ１０５）３０７を導通状態
とする。

【００３２】従って、データ・セル１０８に格納されて
いる記憶データと、ビット線１０３ａ，１０３ｂ上の検
索データ１０２が異なる場合にＭＯＳトランジスタ（Ｔ
１０５）３０７は導通状態になる。またＭＯＳトランジ
スタ（Ｔ１０６）３０８はマスク・セル１１２内に格納
されているマスク情報が“１"のときには開放状態であ
り、“０"のときに導通状態となる。データ一致線１０
７は、図示しない抵抗により高電位にプル・アップされ
ているか、又は、検索動作を開始する前に高電位にプリ
・チャージされているものとする。これにより、複数の
連想メモリ・セル１１８がデータ一致線１０７にＭＯＳ
トランジスタ（Ｔ１０６）３０８を介して接続されてい
るとき、一つの連想メモリ・セル１１８でもロウ・レベ
ルを出力しているとデータ一致線１０７はロウ・レベル
となるようなワイアードＡＮＤ接続となる。

【００３３】ＭＯＳトランジスタ（Ｔ１０５）３０７、
ＭＯＳトランジスタ（Ｔ１０６）３０８が共に導通状態
のときに連想メモリ・セル１１８はデータ一致線１０７
に無効状態“０"を出力し、それ以外の時にはデータ一
致線１０７を開放状態とする。即ち、マスク情報が
“１"の場合にはデータ一致線１０７を必ず開放状態と
し、マスク情報が“０"の場合にはビット線１０３ａ，
１０３ｂ上の検索データ１０２とデータ・セルに格納さ
れている記憶データが一致するときに開放状態とし、異
なる場合には無効状態“０"を出力する。

【００３４】次に、論理ゲート１２１と最短マスク線１
２２の働きを説明する。最短マスク線１２２は図１４の
抵抗１２５によりプル・アップされ検索動作前には有効
状態“１"になっている。論理ゲート１２１は、最短マ
スク線１２２と低電位との間に直列に挿入されたＭＯＳ
トランジスタ（Ｔ１０９）３１３と、ＭＯＳトランジス
タ（Ｔ１１０）３１４で構成されている。ＭＯＳトラン
ジスタ（Ｔ１０９）３１３は、データ一致線１０７が有
効状態“１"のときに導通状態となり、無効状態“０"の
ときには開放状態となる。ＭＯＳトランジスタ（Ｔ１１
０）３１４は、マスク・セル１１２内部の反転論理ゲー
ト（Ｇ１０３）３０９の出力がハイ・レベルの場合に導
通状態となり、ロウ・レベルの場合には開放状態とな
る。つまり、マスク・セル１１２に格納されているマス
ク情報が無効状態“０"のときに導通状態となり、有効
状態“１"のときには開放状態となる。これにより論理
ゲート１２１は、データ一致線１０７が有効状態“１"
かつマスク・セル１１２に格納されたマスク情報が無効
状態“０"のときに、最短マスク線１２２に無効状態
“０"を出力し、それ以外の場合には開放状態にする。

【００３５】次に、マスク比較器１２０とマスク一致線
１１９の働きを説明する。マスク一致線１１９は、図示
しない抵抗により高電位にプル・アップされているか、
又は、検索動作を開始する前に高電位にプリ・チャージ
されているものとする。

【００３６】マスク比較器１２０は、ＭＯＳトランジス
タ（Ｔ１１１）３１５、ＭＯＳトランジスタ（Ｔ１１
２）３１６、ＭＯＳトランジスタ（Ｔ１１３）３１７に
より構成される。ＭＯＳトランジスタ（Ｔ１１１）３１
５とＭＯＳトランジスタ（Ｔ１１２）３１６はビット線
１０３ａ，１０３ｂの間に直列に挿入される。ＭＯＳト
ランジスタ（Ｔ１１１）３１５は、マスク・セル１１２
内の反転論理ゲート（Ｇ１０３）３０９の出力がハイ・
レベルのときに導通状態となる。ＭＯＳトランジスタ
（Ｔ１１２）３１６は、マスク・セル１１２内の反転論
理ゲート（Ｇ１０４）３１０の出力がハイ・レベルのと
きに導通状態となる。ＭＯＳトランジスタ（Ｔ１１３）
３１７は、低電位と、マスク一致線１１９の間に挿入さ
れる。ＭＯＳトランジスタ（Ｔ１１３）３１７は、ＭＯ
Ｓトランジスタ（Ｔ１１１）３１５とＭＯＳトランジス
タ（Ｔ１１２）３１６の接続点の電位がハイ・レベルの
時に導通状態となる。

【００３７】ビット線１０３ａと反転論理ゲート（Ｇ１
０３）３０９の出力が共にハイ・レベル、又はビット線
１０３ｂと反転論理ゲート（Ｇ１０４）３１０の出力が
共にハイ・レベルのときに、ＭＯＳトランジスタ（Ｔ１
１１）３１５とＭＯＳトランジスタ（Ｔ１１２）３１６
の接続点はハイ・レベルとなり、ＭＯＳトランジスタ
（Ｔ１１３）３１７は導通状態になり、その他の場合は
開放状態となる。

【００３８】従って、マスク・セル１１２に格納されて
いるマスク情報と、ビット線１０３ａ，１０３ｂ上の検
索データ１０２が異なる場合にＭＯＳトランジスタ（Ｔ
１１３）３１７は導通状態になりマスク一致線１１９に
無効状態“０"を出力し、一致する場合にはマスク一致
線１１９を開放状態にする。

【００３９】これにより、複数の連想メモリ・セル１１
８がマスク一致線１１９にＭＯＳトランジスタ（Ｔ１１
３）３１７を介して接続されているとき、一つの連想メ
モリ・セルでもロウ・レベルを出力しているとマスク一
致線１１９はロウ・レベルとなり、それ以外の場合はハ
イ・レベルにするワイアードＡＮＤ接続を構成してい
る。

【００４０】

【従来の連想メモリの動作】次に、上述の従来の連想メ
モリ１１６を、図１８のルータ４００−３における転送
先ネットワーク・アドレスの計算に用いた場合の動作
を、図１６を用いて説明する。そのときのタイミングチ
ャートを図１７に示す。

【００４１】連想メモリ１１６を８ビット５語の構成と
仮定する。従って、各連想メモリ・ワード１１７−１〜
１１７−５に格納されている記憶データ、マスク情報
は、図１９の連想メモリの場合と全く同一であり、図１
８のルータ４００−３のネットワーク・アドレス（３．
＊．＊．＊）以外の接続情報を記憶している。つまり、
連想メモリ・ワード１１７−１には（１．＊．＊．＊）
を実現するため２進数で、記憶データには（０１．０
０．００．００）を、マスク情報として（００．１１．
１１．１１）を格納してある。同様に連想メモリ・ワー
ド１１７−２には（２．＊．＊．＊）を、１１７−３に
は（１．２．２．＊）を、１１７−４には（１．２．
＊．＊）を、１１７−５には（２．１．１．＊）を格納
してある。以下、検索データ１０２として図１８のＰＣ
４０１−１の４進数のネットワーク・アドレス（１．
２．２．１）を入力し検索動作を行った場合の動作説明
をする。

【００４２】まず、図１７のタイミング（１）で、すべ
てのデータ一致線１０７−１〜１０７−８は、ハイ・レ
ベルにプリ・チャージされ、有効状態“１"になってい
る。

【００４３】次に図１７のタイミング（２）で、制御回
路１３１が出力する選択信号１２９により、ｎビット２
入力１出力セレクタ１２８は検索データ１０２を選択
し、ビット線１０３−１〜１０３−８に出力する。これ
により、連想メモリ１１６の連想メモリ・ワード１１７
−１に格納されている４進表現の（１．＊．＊．＊）
と、連想メモリ・ワード１１７−３に格納されている４
進表現の（１．２．２．＊）と、連想メモリ・ワード１
１７−４に格納されている４進表現の（１．２．＊．
＊）がビット線１０３−１〜１０３−８上のデータと一
致する。従って、データ一致線１０７−１、１０７−３
及び１０７−４の３本が有効状態“１"となり、残りの
データ一致線１０７−２、１０７−５は無効状態“０"
となる。

【００４４】ここで、最短マスク線１２２−１からは、
連想メモリ・ワード１１７−１内の最短マスク線１２２
−１に対応するマスク情報“０"と、連想メモリ・ワー
ド１１７−３内の最短マスク線１２２−１に対応するマ
スク情報“０"と、連想メモリ・ワード１１７−４内の
最短マスク線１２２−１に対応するマスク情報“０"の
論理積“０"が出力される。最短マスク線１２２−２か
らは、連想メモリ・ワード１１７−１内の最短マスク線
１２２−２に対応するマスク情報“０"と、連想メモリ
・ワード１１７−３内の最短マスク線１２２−２に対応
するマスク情報“０"と、連想メモリ・ワード１１７−
４内の最短マスク線１２２−２に対応するマスク情報
“０"の論理積“０"が出力される。以下同様に、最短マ
スク線１２２−３からは“１"と“０"と“０"の論理積
“０"が、最短マスク線１２２−４からは“１"と“０"
と“０"の論理積“０"が、最短マスク線１２２−５から
は“１"と“０"と“１"の論理積“０"が、最短マスク線
１２２−６からは“１"と“０"と“１"の論理積“０"
が、最短マスク線１２２−７からは“１"と“１"と
“１"の論理積“１"が、最短マスク線１２２−８からは
“１"と“１"と“１"の論理積“１"が、それぞれ出力さ
れる。従って、最短マスク線１２２−１〜１２２−８に
は、２進表現で“００００００１１"が出力される。

【００４５】この状態で、制御回路１３１が出力するラ
ッチ制御信号１２４が有効状態になり、ラッチ１２３−
１〜１２３−５は対応する一致線１０７−１〜１０７−
５の状態を内部に格納し、ｎビット・ラッチ１２６は最
短マスク線１２２−１〜１２２−８の状態を内部に格納
する。従って、ラッチ１２３−１には“１"が、ラッチ
１２３−２には“０"が、ラッチ１２３−３には“１"
が、ラッチ１２３−４には“１"が、ラッチ１２３−５
には“０"が、それぞれ格納され、ｎビット・ラッチ１
２６には２進表現で“００００００１１"が格納され
る。また、ｎビット・ラッチ１２６は、格納した状態
“００００００１１"をラッチ出力線１２７−１〜１２
７−８に出力する。

【００４６】次に図１７のタイミング（３）で、すべて
のマスク一致線１１９−１〜１１９−８はハイ・レベル
にプリ・チャージされ、有効状態“１"になっている。

【００４７】図１７のタイミング（４）で、制御回路１
３１が出力する選択信号１２９により、ｎビット２入力
１出力セレクタ１２８はラッチ出力線１２７を選択し、
その情報“００００００１１"を対応するビット線１０
３−１〜１０３−８に出力した後、連想メモリは２回目
の検索動作を開始する。２回目の検索動作では、マスク
一致線１１９−１〜１１９−８の状態を利用し、データ
一致線１０７−１〜１０７−８の状態は無視される。

【００４８】ビット線１０３−１〜１０３−８の状態
“００００００１１"に対して、連想メモリ・ワード１
１７−３と１１７−５が格納するマスク情報が完全に一
致し、対応するマスク一致線１１９−３，１１９−５を
開放状態にする。他の連想メモリ・ワード１１７−１，
１１７−２及び１１７−４が格納するマスク情報は一致
しないので、対応するマスク一致線１１９−１，１１９
−２、及び１１９−４に無効状態“０"を出力する。

【００４９】また、ラッチ１２３−１は格納した状態が
“１"なので対応するマスク一致線１１９−１を解放状
態にし、ラッチ１２３−２は格納した状態“０"を対応
するマスク一致線１１９−２に出力し、ラッチ１２３−
３は格納した状態が“１"なので対応するマスク一致線
１１９−３を開放状態にし、ラッチ１２３−４は格納し
た状態が“１"なので対応するマスク一致線１１９−４
を開放状態にし、ラッチ１２３−５は格納した状態
“０"を対応するマスク一致線１１９−５に出力する。

【００５０】従って、マスク一致線１１９−１は、ラッ
チ１２３−１が解放状態にしているが、連想メモリ・ワ
ード１１７−１内のマスク比較器１２０−１−１〜１２
０−１−８が“０"を出力しているので、無効状態“０"
になる。マスク一致線１１９−２は、連想メモリ・ワー
ド１１７−２のマスク比較器１２０−２−１〜１２０−
２−８が“０"を出力しラッチ１２３−２も“０"を出力
しているので無効状態“０"となる。マスク一致線１１
９−３は、連想メモリ・ワード１１７−３のマスク比較
器１２０−３−１〜１２０−３−８がすべて開放状態で
ありラッチ１２３−３も開放状態であるので有効状態
“１"を保持する。マスク一致線１１９−４は、ラッチ
１２３−４が開放状態にしているが、連想メモリ・ワー
ド１１７−４のマスク比較器１２０−４−１〜１２０−
４−８が“０"を出力しているので無効状態“０"とな
る。マスク一致線１１９−５は、連想メモリ・ワード１
１７−５のマスク比較器１２０−５−１〜１２０−５−
８が開放状態にしているが、ラッチ１２３−５が“０"
を出力しているので、マスク一致線１１９−５は無効状
態“０"となる。

【００５１】これにより、タイミング（２）の１回目の
検索動作で、予め格納されている記憶データがマスク情
報を考慮して検索データ１０２と一致し、かつタイミン
グ（４）の２回目の検索動作で、予め格納されているマ
スク情報が１回目の検索動作の結果得られた最短マスク
線１２２−１〜１２２−８の状態と一致するような連想
メモリ・ワード１１７−１〜１１７−５に対応するマス
ク一致線１１９−３のみが、２回目の検索動作終了時に
有効状態“１"になる。従って、入力した検索データ１
０２と、対応するマスク情報を考慮して比較した結果一
致する記憶データの中で、マスク情報の有効状態のビッ
トが最も少ない記憶データに対応するマスク一致線１１
９−３のみに有効状態を出力することがわかる。

【００５２】

【発明が解決しようとする課題】上述した従来の連想メ
モリ１１６は、１回目の検索動作では、ｍ語の連想メモ
リ・ワード１１７―１〜１１７−ｍに格納された記憶デ
ータと検索データ１０２を比較した結果をｍ本のデータ
一致線１０７−１〜１０７−ｍに出力し、２回目の検索
動作では、ｍ語の連想メモリ・ワード１１７―１〜１１
７−ｍに格納されたマスク情報とラッチ出力線１２７の
値を比較した結果をｍ本のマスク一致線１１９−１〜１
１９−ｍに出力する。そのため、各連想メモリ・ワード
１１７−１〜１１７−ｍの中のｎ個の連想メモリ・セル
１１８−１−１〜１１８−ｍ−ｎは、記憶データを比較
するための比較器１１３−１−１〜１１３−ｍ−ｎと、
マスク情報を比較するためのマスク比較器１２０−１−
１〜１２０−ｍ−ｎの２つの比較手段が必要である。

【００５３】ここで反転論理ゲートが２個のＭＯＳトラ
ンジスタから構成されるとすると、連想メモリ・セル１
１８は図１５に示すように２１個のＭＯＳトランジスタ
から構成される。この中で、データ・セル１０８、マス
ク・セル１１２はスタティックＲＡＭ素子であるため、
これらを構成する各ＭＯＳトランジスタの面積は、一般
的に、従来の連想メモリ１１６を製造する際に許される
最小面積のＭＯＳトランジスタと等しい。

【００５４】ところが、図１４に示すように、各データ
一致線１０７−１〜１０７−ｍは１語の連想メモリ・ワ
ード１１７の中のｎ個の比較器１１３とワイアード論理
接続をするための配線長が必要であるために配線容量は
非常に大きく、その配線容量を駆動するため、比較器１
１３を構成するＭＯＳトランジスタの面積は非常に大き
くなる。例えば、０．２５μｍ製造プロセスの場合、６
４個の比較器を接続するためには１ｍｍほどの配線長が
必要となり、この配線長の配線容量はおよそ０．３ｐＦ
程度となる。この容量を駆動するためのトランジスタ・
サイズは製造プロセスで許される最小面積のＭＯＳトラ
ンジスタの１０〜３０倍は必要である。同様に、各マス
ク一致線１１９−１〜１１９−ｍもｎ個のマスク比較器
１２０とワイアード論理接続をするための配線長が必要
であり、マスク比較器１２０を構成するＭＯＳトランジ
スタの面積も、最小面積のＭＯＳトランジスタの１０〜
３０倍は必要である。また、図１４に示すように、各最
短マスク線１２２−１〜１２２−ｎもｍ個の論理ゲート
１２１とワイアード論理接続をするための配線長が必要
であり、マスク比較器１２０を構成するＭＯＳトランジ
スタの面積も、最小面積のＭＯＳトランジスタの１０〜
３０倍は必要であることになる。

【００５５】従って、比較器１１３，マスク比較器１２
０，及び論理ゲート１２１を構成するＭＯＳトランジス
タの面積を、最小面積のＭＯＳトランジスタの１０倍、
一般的なスタティックＲＡＭ素子の面積は最小面積のＭ
ＯＳトランジスタの６倍と仮定すると、図１５から容易
に分かるように連想メモリ・セル１１８の面積は、最小
面積のＭＯＳトランジスタの１０２倍となる。即ち、同
じチップ面積のスタティックＳＲＡＭの記憶容量と比べ
ると従来の連想メモリ１１６は１７分の１しか格納でき
ないという問題があった。

【００５６】また、上述したように、１回目の検索動作
の結果が出力されるのはｍ本のデータ一致線１０７−１
〜１０７−ｍであり、２回目の検索動作の結果が出力さ
れるのはｍ本のマスク一致線１１９−１〜１１９−ｍで
ある。このため、１回目の検索動作の結果を２回目の検
索動作を実行するまで保持する必要がある。ここで、例
えば、連想メモリ１１６が１語６４ビットで３２７６８
語の構成の場合、ラッチ１２３が１０個のＭＯＳトラン
ジスタから構成されていると仮定すると、３２７６８個
のラッチ１２３を構成するためには、およそ３３万個の
ＭＯＳトランジスタが必要となる。即ち、記憶データの
ビット数ｎとは無関係に、ｍ個のラッチ１２３−１〜１
２３−ｍの分だけチップ面積が大きくなってしまうとい
う問題があった。

【００５７】また、それぞれｍ本あるデータ一致線１０
７−１〜１０７−ｍ、マスク一致線１１９−１〜１１９
−ｍは、検索動作のたびに最終的に有効状態を出力する
一本を除いて、検索前に有効状態にプリ・チャージした
電荷をそれぞれ対応するＭＯＳトランジスタを介して放
電することになる。従って、１語６４ビットで３２７６
８語構成の場合、データ一致線１０７，マスク一致線１
１９を合わせて、３２７６８×２−１＝６５５３５本の
配線容量を検索動作のたびにプリ・チャージしなければ
ならない。最短マスク線１２２−１〜１２２−ｎはｎ本
であり、上述の例では６４本であるので無視できる。即
ち、従来の連想メモリの消費電力は、ほとんど、データ
一致線１０７、マスク一致線１１９を検索動作のたびに
プリ・チャージするのに要する電力であることがわか
る。ここで、前述のように０．２５μｍ製造プロセスの
場合、データ一致線１０７、マスク一致線１１９の配線
容量をそれぞれ０，３ｐＦと仮定し、電源電圧を２．５
Ｖ、クロック信号１３０の周期を２０ｎｓとすると、チ
ップ全体の消費電力は、（０．３ｐＦ×２．５Ｖ）÷２
０ｎｓ×２．５Ｖ×６５５３５本＝６．１Ｗと非常に大
きい。従って、従来の連想メモリ１１６には、それぞれ
ｍ本あるデータ一致線１０７−１〜１０７−ｍ、マスク
一致線１１９−１〜１１９−ｍは、検索動作のたびに最
終的に有効状態を出力する一本を除いて、検索前に有効
状態にプリ・チャージする必要があるため、消費電力が
非常に大きいという問題があった。

【００５８】また、上述のように、従来の連想メモリ１
１６は記憶容量が小さいために、ルータの用いた場合に
は、複数個の連想メモリ１１６を使用する必要があっ
た。そのためルータの発熱量が非常に大きくなり、図１
９に示すように冷却装置４１４を内蔵する必要があっ
た。また、複数個の連想メモリ１１６の検索結果を比較
し最終的な検索結果を求める必要があるため、データ転
送速度が低下するという問題があった。

【００５９】そこで、本発明の目的は、検索データと一
致する記憶データの中で対応するマスク情報の有効状態
のビット数が最も少ない記憶データを識別する信号を出
力し、なおかつ単位チップ面積当たりの記憶容量の大き
い連想メモリを提供することにある。

【００６０】また、他の目的としては、検索データと一
致する記憶データの中で対応するマスク情報の有効状態
のビット数が最も少ない記憶データを識別する信号を出
力し、なおかつ語数当たりの消費電力の小さい連想メモ
リを提供することにある。

【００６１】更に、他の目的としては、冷却装置を必要
としないルータを提供することにある。

【００６２】更に、他の目的としては、高速にデータを
転送できるネットワークシステムを提供することにあ
る。

【００６３】

【課題を解決するための手段】そこで、本発明は、検索
される記憶データとそのマスクデータとを対として複数
組有する連想メモリにおいて、検索データを検索した結
果、検索されるべきデータとして複数の記憶データが選
出された際、当該選出された複数の記憶データに対応す
るマスクデータの論理演算を行う手段を設けたものであ
る。

【００６４】即ち、マスクデータが“１"と“０"の論理
値で定義されていることに注目し、複数の一致線が有効
になったときは、これら一致線を出力している連想メモ
リ・ワードに対応するマスク情報の各ビット同士に例え
ば論理積を行うことにより、一致した記憶データに対応
するマスク情報の中でマスク有効状態のビットが最も少
ないマスク情報（最短マスク情報）を得るものである。

【００６５】この結果得られたマスク情報と同じビット
情報を、一致線を有効にしている複数のメモリ・ワード
に格納されているマスク情報から探せば、有効状態のビ
ット数が最小のマスク情報に対応する記憶データを選択
することができる。

【００６６】本発明の連想メモリに係る手段１は、記憶
データの１ビット又は複数ビットごとに検索対象から除
外するか否かを、有効状態、無効状態により設定可能な
マスク情報を当該記憶データの１ワード又は複数ワード
ごとに有する連想メモリにおいて、対応するマスク情報
がマスク有効状態の場合に記憶データの１ビット又は複
数ビットを検索対象から除外する１次検索を当該記憶デ
ータの１ワードごとに外部から入力された検索データを
用いて行った結果、選出されるべきデータとして１つ又
は複数のワードが選出された際、当該選出されたワード
に対応するマスク情報同士をマスク有効状態を真とした
論理積を行った一致マスク論理積情報と前記検索データ
との第１の論理演算を行う手段を設けたものである。

【００６７】本発明の連想メモリに係る手段２は、前記
記憶データとして１次検索の際に対応する前記マスク情
報により検索対象から除外される１ビット又は複数のビ
ットに特定ビット・パターンを格納し、２次検索として
前記記憶データが前記第１の論理演算の結果と一致した
ワードを選出するものである。

【００６８】本発明の連想メモリに係る手段３は、前記
記憶データにおいて１次検索の際に対応する前記マスク
情報により検索対象から除外された１ビット又は複数の
ビットが特定ビット・パターンであると見なして前記論
理演算の結果を検索データとする２次検索を行い、前記
第１の論理演算の結果と一致したワードを選出するもの
である。

【００６９】本発明の連想メモリに係る手段４は、前記
特定ビット・パターンは、すべての当該ビットが記憶デ
ータの無効状態により構成されているものである。

【００７０】本発明の連想メモリに係る手段５は、前記
第１の論理演算は、前記一致マスク論理積情報のビット
がマスク情報の無効状態ならば前記検索データの同じビ
ット位置の情報を、前記一致マスク論理積情報のビット
がマスク情報の有効状態ならば記憶データの無効状態
を、同じビット位置の演算結果とするものである。

【００７１】本発明の連想メモリに係る手段６は、記憶
データの１ビット又は複数ビットごとに検索対象から除
外するか否かを、有効状態、無効状態により設定可能な
マスク情報を当該記憶データの１ワード又は複数ワード
ごとに有する連想メモリにおいて、対応するマスク情報
がマスク有効状態の場合に記憶データの１ビット又は複
数ビットを検索対象から除外する検索を当該記憶データ
の１ワードごとに外部から入力された検索データを用い
て行った結果、選出されるべきデータとして１つ又は複
数のワードが選出された際、当該選出されたワードに対
応するマスク情報同士をマスク有効状態を真とした論理
積を行った一致マスク論理積情報と前記検索データとの
第１の論理演算を行う手段を有する第１の連想メモリ
と、前記第１の連想メモリの対応するアドレスのワード
に格納されている記憶データを格納している第２の連想
メモリを有し、外部から与えられた検索データを第１の
連想メモリに入力し論理演算結果を得る１次検索と、前
記論理演算結果を前記第２の連想メモリの検索データと
して入力し前記論理演算結果と前記記憶データのビット
情報に一致するワードを選択する２次検索を行うもので
ある。

【００７２】本発明の連想メモリに係る手段７は、前記
第１の連想メモリが出力する前記論理演算結果を、１つ
又は複数の記憶手段に格納し、該記憶手段の出力を前記
第２の記憶データに入力することにより、前記第１の連
想メモリによる検索と、前記第２の連想メモリによる検
索を並列に実行するものである。

【００７３】本発明の連想メモリに係る手段８は、記憶
データの１ビット又は複数ビットごとに検索対象から除
外するか否かを、有効状態、無効状態により設定可能な
マスク情報を当該記憶データの１ワード又は複数ワード
ごとに有する連想メモリにおいて、対応するマスク情報
がマスク有効状態の場合に記憶データの１ビット又は複
数ビットを検索対象から除外する１次検索を当該記憶デ
ータの１ワードごとに外部から入力された検索データを
用いて行った結果１つ又は複数の記憶データが前記検索
データと一致したとき、検索データに対して一致した記
憶データに対応するマスク情報のすべての中で検索対象
から除外するよう設定された記憶情報のビット数が最小
であるマスク情報を中間情報として生成し、該中間情報
と前記検索情報との前記第１の論理演算を行った結果を
演算結果出力線に出力する第１の検索手段と、演算結果
出力線に一致する前記記憶データを識別する信号を出力
する第２の検索手段とを有するものである。

【００７４】本発明の連想メモリに係る手段９は、前記
１次検索の際に対応する前記マスク情報により検索対象
から除外される前記記憶データの１ビット又は複数のビ
ットに特定ビット・パターンを格納しているものであ
る。

【００７５】本発明の連想メモリに係る手段１０は、第
２の検索手段において、前記１次検索の際に対応する前
記マスク情報により検索対象から除外される前記記憶デ
ータの１ビット又は複数のビットを特定ビット・パター
ンとみなして検索を行い前記演算結果出力線と一致した
ワードを選出するものである。

【００７６】本発明の連想メモリに係る手段１１は、前
記特定ビット・パターンは、すべての当該ビットが記憶
データの無効状態により構成されているものである。

【００７７】本発明の連想メモリに係る手段１２は、第
１の検索手段が、記憶データ１語ごとに検索データとマ
スク情報を付加した該記憶データが一致するときに有効
状態となる一致線を有し、かつ、一つ又は複数の記憶デ
ータが該検索データと一致したとき、一致した記憶デー
タに対応するマスク情報のすべてに対してマスク情報の
有効状態を真とする論理積演算結果を中間情報として生
成し、当該中間情報のビットがマスク情報の無効状態な
らば前記検索データの同じビット位置の情報を、当該中
間情報のビットがマスク情報の有効状態ならば記憶デー
タの無効状態を、演算結果出力線の同じビット位置に出
力する演算結果とする演算結果出力回路を有する演算結
果出力機能付連想メモリにより構成されるものである。

【００７８】本発明の連想メモリに係る手段１３は、第
１の検索手段において、演算結果出力線の情報を格納す
る第１の記憶手段と、外部からの検索情報と第１の記憶
手段の出力信号とを選択し検索データとして入力する選
択手段と、第１の記憶手段の出力信号が検索データとし
て選択されているときには対応するマスク情報がマスク
有効状態である前記記憶データの１ビット又は複数ビッ
トを検索対象から除外する機能を無効化して前記検索デ
ータと当該記憶データを比較した結果を対応する前記一
致線に出力する比較手段とを有することにより、第２の
検索手段の構成要素を第１の検索手段の構成要素と共有
するものである。

【００７９】本発明の連想メモリに係る手段１４は、第
１の検索手段において、演算結果出力線の情報を格納す
る第１の記憶手段と、外部からの検索情報と第１の記憶
手段の出力信号とを選択し検索データとして入力する選
択手段と、第１の記憶手段の出力信号が検索データとし
て選択されているときには対応するマスク情報がマスク
有効状態である前記記憶データの１ビット又は複数ビッ
トを記憶データの無効状態とみなして前記検索データと
当該記憶データを比較した結果を対応する前記一致線に
出力する比較手段とを有することにより、第２の検索手
段の構成要素を第１の検索手段の構成要素と共有するも
のである。

【００８０】本発明のルータに係る手段１５は、記憶デ
ータの１ビット又は複数ビットごとに検索対象から除外
するか否かを、有効状態、無効状態により設定するマス
ク情報を当該記憶データ１ワード又は複数ワードごとに
有する連想メモリに経路情報を格納するルータにおい
て、ワードごとにマスク情報がマスク有効状態の場合に
対応する当該記憶データの１ビット又は複数ビットを検
索対象から除外する１次検索を入力転送データの目的地
ネットワーク・アドレスを検索データとして行った結果
一つ又は複数の経路情報が一致したとき、目的地ネット
ワーク・アドレスに対して一致した記憶データに対応す
るマスク情報同士をマスク有効状態を真とした論理積を
行うことで生成した一致マスク論理積情報と前記検索デ
ータとの第１の論理演算を行った結果を演算結果出力線
に出力する第１の検索手段と、演算結果出力線の情報と
一致する記憶データを有する前記経路情報を識別する一
致信号を出力する第２の検索手段と、前記一致信号によ
り前記入力転送データの転送先アドレスを決定する手段
と、前記入力転送データを前記転送先アドレスに転送す
る手段と、を備えたものである。

【００８１】本発明のルータに係る手段１６は、記憶デ
ータの１ビット又は複数ビットごとに検索対象から除外
するか否かを、有効状態、無効状態により設定するマス
ク情報を当該記憶データ１ワード又は複数ワードごとに
有する経路情報を複数格納する経路情報テーブルを有す
るルータにおいて、ワードごとにマスク情報がマスク有
効状態の場合に対応する当該記憶データの１ビット又は
複数ビットを検索対象から除外する１次検索を入力転送
データの目的地ネットワーク・アドレスを検索データと
して行った結果一つ又は複数の経路情報が一致したと
き、目的地ネットワーク・アドレスに対して一致した記
憶データに対応するマスク情報同士をマスク有効状態を
真とした論理積を行うことで生成した一致マスク論理積
情報と前記検索データとの第１の論理演算を行い演算結
果出力信号を発生し、演算結果出力信号と一致する記憶
データを有する前記経路情報を識別する一致信号を発生
し、前記一致信号により前記入力転送データの転送先ア
ドレスを決定し、前記入力転送データを前記転送先アド
レスに転送するものである。

【００８２】本発明のネットワークシステムに係る手段
１７は、前記ルータを介してネットワークに接続された
機器間でデータ通信を行うものである。

【００８３】

【発明の実施の形態】

【第一の実施例の構成】本発明の第一の実施の形態につ
いて図面を参照して詳細に説明する。図１は、本発明の
連想メモリ１の構成例を示すブロック図である。連想メ
モリ１は、ｎビット２入力１出力セレクタ２３と、ｎビ
ットｍ語の連想メモリ・ワード２−１〜２−ｍと、ｎビ
ット・ラッチ２１と、制御回路３０と、反転論理ゲート
１６−１〜１６−ｎと、論理ゲート１８−１〜１８−ｎ
を有しており、各連想メモリ・ワード２−ｊは、ｎ個の
連想メモリ・セル７−ｊ−１〜７−ｊ−ｎを備えてい
る。各連想メモリ・ワード２−ｊには、対応するデータ
・ワード線３−ｊと、マスク・ワード線６−ｊと、及び
比較制御信号４が入力のために接続され、対応する一致
線５−ｊ、及びｎ本の一致マスク中間論理線１４−１〜
１４−ｎが出力のために接続され、ｎ本のビット線１３
−１〜１３−ｎが入出力のために接続されている。

【００８４】各連想メモリ・セル７−ｊ−ｋには、対応
するデータ・ワード線３−ｊと、マスク・ワード線６−
ｊと、及び比較制御信号４が入力のために接続され、対
応する一致線５−ｊ、及び一致マスク中間論理線１４−
ｋが出力のために接続され、ビット線１３−ｋが入出力
のために接続されている。

【００８５】各連想メモリ・セル７−ｊ−ｋは、ビット
線１３−ｋを介して外部から入力される記憶データの対
応するビット情報を格納するデータ・セル８−ｊ−ｋ
と、データ・セル８−ｊ−ｋに記憶されたビット情報と
外部からビット線１３−ｋを介して入力される情報とを
比較する比較器１０−ｊ−ｋと、外部からビット線１３
−ｋを介して入力されるマスク情報の対応するビット情
報を格納するマスク・セル９−ｊ−ｋと、及び論理ゲー
ト１１−ｊ−ｋとを備えている。ここで、マスク・セル
９−ｊ−ｋに格納されたビット情報がマスク情報の無効
状態の場合には、対応するデータ・セル８−ｊ−ｋに
は、記憶データの無効状態を格納する。

【００８６】なお、本実施の形態では、マスク情報の有
効状態を“０"、無効状態を“１"とし、記憶データの有
効状態を“１"、無効状態を“０"とする。マスク情報と
同様に、一致マスク論理積線１７−１〜１７−ｎの有効
状態を“０"、無効状態を“１"とする。一致線５−１〜
５−ｍの有効状態を“１"、無効状態を“０"とする。

【００８７】データ・ワード線３−１〜３−ｍと、デー
タ・セル８−１−１〜８−ｍ−ｎの動作は、従来の連想
メモリのデータ・ワード線１０６−１〜１０６−ｍと、
データ・セル１０８−１−１〜１０８−ｍ−ｎの動作と
同じである。また、マスク・ワード線６−１〜６−ｍ
と、マスク・セル９−１−１〜９−ｍ−ｎの動作は、従
来の連想メモリのマスク・ワード線１１１−１〜１１１
−ｍと、マスク・セル１１２−１−１〜１１２−ｍ−ｎ
の動作と同じである。

【００８８】一致線５は、検索動作の開始前には、ハイ
・レベルにプリ・チャージされ、有効状態“１"になっ
ているものとする。

【００８９】比較器１０は、対応するビット線１３と、
それに同一の連想メモリ・セル７−１−１〜７−ｍ−ｎ
の中のデータ・セル８に格納されている記憶データと、
マスク・セル９に格納されているマスク情報と、及び比
較制御信号４を入力とする。比較器１０は、比較制御信
号４が無効状態“０"かつマスク情報が有効状態なら
ば、対応する一致線５を解放状態にし、それ以外の場合
には、ビット線１３の値と記憶データが一致するならば
対応する一致線５を開放状態にし、一致しないならば無
効状態“０"を出力する。連想メモリ・ワード２の中の
ｎ個の比較器１０がすべて一致線５を開放状態にしてい
るときに、一致線５は有効状態“１"となり、それ以外
の場合には無効状態“０"となる、一致線５の有効状態
“１"を真としたワイアードＡＮＤ論理接続を構成して
いる。つまり、検索動作時には、比較制御信号４が無効
状態“０"かつマスク情報が有効状態“０"のために比較
対象から除外されたビットを除いて、連想メモリ・ワー
ド２が格納している記憶データとビット線１３−１〜１
３−ｎが完全に一致する場合に限り、一致線５は有効状
態“１"となり、それ以外の場合は無効状態“０"とな
る。もちろん同様の動作となるように通常の論理ゲート
を用いて構成してもかまわない。

【００９０】論理ゲート１１−１−１〜１１−ｍ−ｎ
は、同一の連想メモリ・ワード２−１〜２−ｍの中の一
致線５−１〜５−ｍが有効状態“１"かつ、同一の連想
メモリ・セル７−１−１〜７−ｍ−ｎの中のマスク・セ
ル９−１−１〜９−ｍ−ｎに格納されたマスク情報が無
効状態“１"のときに、対応する一致マスク中間論理線
１４−１〜１４−ｎに“０"を出力し、それ以外の場合
には開放状態にする。

【００９１】各一致マスク中間論理線１４−１〜１４−
ｎは、抵抗１５−１〜１５−ｎによりプル・アップされ
ており、対応するｍ個の論理ゲート１１−１−１〜１１
−ｍ−ｎとワイアード論理接続を構成している。従っ
て、接続されているｍ個の論理ゲート１１がすべて一致
マスク中間論理線１４を開放状態にしているときに、一
致マスク中間論理線１４は“１"となり、それ以外の場
合には“０"となる。もちろん同様の動作となるように
通常の論理ゲートを用いて構成してもかまわない。

【００９２】反転論理ゲート１６−１〜１６−ｎは、対
応する一致マスク中間論理線１４−１〜１４−ｎの論理
状態を反転し、一致マスク論理積線１７−１〜１７−ｎ
として出力する。これにより、一致マスク論理積線１７
−１〜１７−ｎには、検索動作時に有効状態“１"とな
っている一致線５を有する連想メモリ・ワード２の中の
マスク情報のすべてに対して、マスク情報の有効状態
“０"を真とした論理積演算した結果が得られることに
なる。つまり、一致マスク論理積線１７−１〜１７−ｎ
は、検索動作時に検索データ１２と一致した記憶データ
に対応するマスク情報の中で、最も有効状態“０"のビ
ット数が少ないマスク情報と同じ値となる。

【００９３】論理ゲート１８−１〜１８−ｎは、対応す
るビット線１３−１〜１３−ｎと一致マスク論理積線１
７−１〜１７−ｎを入力とし、一致マスク論理積線１７
がマスク情報の無効状態ならばビット線１３の状態をそ
のまま演算結果出力線１９−１〜１９−ｎに出力し、一
致マスク論理積線１７がマスク情報の有効状態ならば、
記憶データの無効状態を演算結果出力線１９−１〜１９
−ｎに出力する。これにより、検索動作時に検索データ
１２と一致した記憶データに対応するマスク情報の中
で、最も有効状態“０"のビット数が少ないマスク情報
の有効状態“０"となっているビットに対応する検索デ
ータ１２のビットを、記憶データの無効状態“０"に置
換した値が、演算結果出力線１９−１〜１９−ｎに得ら
れることになる。本実施の形態ではマスク情報の無効状
態を“１"、記憶データの無効状態を“０"としているの
で、論理ゲート１８−１〜１８−ｎは、“１"を真とし
た論理積ゲートで構成することができる。

【００９４】ｎビット・ラッチ２１は、ラッチ制御信号
２２が有効状態の時に、演算結果出力線１９−１〜１９
−ｎの状態を内部に格納する。また、格納した状態をラ
ッチ出力線２０−１〜２０−ｎに出力する。

【００９５】ｎビット２入力１出力セレクタ２３は、ビ
ット線１３−１〜１３−ｎに出力するデータを、選択信
号２４の状態により、検索データ１２−１〜１２−ｎと
ラッチ出力線２０−１〜２０−ｎの一方から選択する。

【００９６】制御回路３０は、連想メモリ１の動作を制
御するため、クロック信号３１に同期して、ラッチ制御
信号２２、選択信号２４及び比較制御信号４を出力す
る。

【００９７】

【第一の実施例の構成詳細】次に、上述の連想メモリ・
セル７の構成例を図２を用いて説明する。図１５に示す
従来の連想メモリ・セル１１８と比較すれば分かるよう
に、本発明の連想メモリ・セル７の、ビット線１３ａ、
１３ｂ、データ・ワード線３、データ・セル８、マスク
・ワード線６、及びマスク・セル９は、従来の連想メモ
リ・セル１１８と同様である。

【００９８】従って従来と異なる部分のみの説明を行
う。なお、従来の連想メモリ・セル１１８が有していた
マスク比較器１２０及びマスク一致線１１９は、本発明
の連想メモリ・セルでは不要である。

【００９９】比較器１０はＭＯＳトランジスタ（Ｔ３）
２０５、ＭＯＳトランジスタ（Ｔ４）２０６、ＭＯＳト
ランジスタ（Ｔ５）２０７、ＭＯＳトランジスタ（Ｔ
６）２０８、及びＭＯＳトランジスタ（Ｔ７）２０９に
より構成される。ＭＯＳトランジスタ（Ｔ３）２０５と
ＭＯＳトランジスタ（Ｔ４）２０６はビット線１３ａ，
１３ｂの間に直列に挿入される。ＭＯＳトランジスタ
（Ｔ３）２０５は、データ・セル８内の反転論理ゲート
（Ｇ１）２０１の出力がハイ・レベルのときに導通状態
となる。ＭＯＳトランジスタ（Ｔ４）２０６は、データ
・セル８内の反転論理ゲート（Ｇ２）２０２の出力がハ
イ・レベルのときに導通状態となる。ＭＯＳトランジス
タ（Ｔ６）２０８とＭＯＳトランジスタ（Ｔ７）２０９
は並列接続され、この並列接続された２つのＭＯＳトラ
ンジスタは、ＭＯＳトランジスタ（Ｔ５）２０７と共
に、一致線５と低電位の間に直列に挿入される。ＭＯＳ
トランジスタ（Ｔ６）２０８は、マスク・セル９内の反
転論理ゲート（Ｇ４）２１１の出力がハイ・レベルの時
に導通状態となる。ＭＯＳトランジスタ（Ｔ７）２０９
は、比較制御信号４が有効状態“１"の時に導通状態と
なる。

【０１００】ＭＯＳトランジスタ（Ｔ５）２０７は、Ｍ
ＯＳトランジスタ（Ｔ３）２０５とＭＯＳトランジスタ
（Ｔ４）２０６の接続点の電位がハイ・レベルの時に導
通状態となる。ビット線１３ａと反転論理ゲート（Ｇ
１）２０１の出力が共にハイ・レベル、又はビット線１
３ｂと反転論理ゲート（Ｇ２）２０２の出力が共にハイ
・レベルのときに、ＭＯＳトランジスタ（Ｔ３）２０５
とＭＯＳトランジスタ（Ｔ４）２０６の接続点はハイ・
レベルとなり、ＭＯＳトランジスタ（Ｔ５）２０７を導
通状態とする。

【０１０１】従って、データ・セル８に格納されている
記憶データと、ビット線１３ａ，１３ｂ上の検索データ
１２が異なる場合にＭＯＳトランジスタ（Ｔ５）２０７
は導通状態になる。またＭＯＳトランジスタ（Ｔ６）２
０８はマスク・セル９内に格納されているマスク情報が
“０"のときには開放状態であり、“１"のときに導通状
態となる。一致線５は検索動作を開始する前に高電位に
プリ・チャージされているものとする。これにより、複
数の連想メモリ・セル７が一致線５にＭＯＳトランジス
タ（Ｔ６）２０８、及びＭＯＳトランジスタ（Ｔ７）２
０９を介して接続されているとき、一つの連想メモリ・
セル７でもロウ・レベルを出力していると一致線５はロ
ウ・レベルとなるようなワイアードＡＮＤ接続となる。

【０１０２】ＭＯＳトランジスタ（Ｔ５）２０７が導通
状態のときに、並列接続されたＭＯＳトランジスタ（Ｔ
６）２０８、ＭＯＳトランジスタ（Ｔ７）２０９のどち
らか一つでも導通状態の場合に連想メモリ・セル７は一
致線５に無効状態“０"を出力し、それ以外の時には一
致線５を開放状態とする。即ち、マスク情報が有効状態
“０"かつ比較制御信号４が無効状態“０"の場合には検
索データ１２と記憶データの比較結果によらず一致線５
を開放状態とし、それ以外の場合にはビット線１３ａ，
１３ｂ上の検索データ１２とデータ・セル８に格納され
ている記憶データが一致するときに開放状態とし、異な
る場合には無効状態“０"を出力する。

【０１０３】次に、論理ゲート１１と一致マスク中間論
理線１４の働きを説明する。一致マスク中間論理線１４
は図１の抵抗１５によりプル・アップされ検索動作前に
は“１"になっている。論理ゲート１１は、一致マスク
中間論理線１４と低電位との間に直列に挿入されたＭＯ
Ｓトランジスタ（Ｔ１０）２１４と、ＭＯＳトランジス
タ（Ｔ１１）２１５で構成されている。ＭＯＳトランジ
スタ（Ｔ１０）２１４は、一致線５が有効状態“１"の
ときに導通状態となり、無効状態“０"のときには開放
状態となる。ＭＯＳトランジスタ（Ｔ１１）２１５は、
マスク・セル９内部の反転論理ゲート（Ｇ４）２１１の
出力がハイ・レベルの場合に導通状態となり、ロウ・レ
ベルの場合には開放状態となる。つまり、マスク・セル
９に格納されているマスク情報が無効状態“１"のとき
に導通状態となり、有効状態“０"のときには開放状態
となる。これにより論理ゲート１１は、一致線５が有効
状態“１"かつマスク・セル９に格納されたマスク情報
が無効状態“１"のときに、一致マスク中間論理線１４
に“０"を出力し、それ以外の場合には開放状態にす
る。

【０１０４】

【第一の実施例の動作】次に、上述の連想メモリ１を、
図１８のルータ４００−３における転送先ネットワーク
・アドレスの計算に用いた場合の動作を、図３を用いて
説明する。そのときのタイミングチャートを図４に示
す。

【０１０５】連想メモリ１を８ビット５語の構成と仮定
し、各連想メモリ・ワード２−１〜２−５に格納されて
いる記憶データ、マスク情報には、図１８のルータ４０
０−３のネットワーク・アドレス（３．＊．＊．＊）以
外の接続情報を記憶しているものとする。このとき、接
続情報の中のドント・ケア“＊"状態のビットは、記憶
データの該当ビットを記憶データの無効状態“０"、マ
スク情報の該当ビットをマスク・データの有効状態
“０"とすることで表現される。

【０１０６】つまり、連想メモリ・ワード２−１には
（１．＊．＊．＊）を実現するため２進数で、記憶デー
タには（０１．００．００．００）を、マスク情報とし
て（１１．００．００．００）を格納してある。同様に
連想メモリ・ワード２−２には（２．＊．＊．＊）を実
現するため２進数で、記憶データには（１０．００．０
０．００）を、マスク情報として（１１．００．００．
００）を格納してある。連想メモリ・ワード２−３には
（１．２．２．＊）を実現するため２進数で、記憶デー
タには（０１．１０．１０．００）を、マスク情報とし
て（１１．１１．１１．００）を格納してある。連想メ
モリ・ワード２−４には（１．２．＊．＊）を実現する
ため２進数で、記憶データには（０１．１０．００．０
０）を、マスク情報として（１１．１１．００．００）
を格納してある。連想メモリ・ワード２−５には（２．
１．１．＊）を実現するため２進数で、記憶データには
（１０．０１．０１．００）を、マスク情報として（１
１．１１．１１．００）を格納してある。

【０１０７】以下、検索データ１２として図１８のＰＣ
４０１−１の４進数のネットワーク・アドレス（１．
２．２．１）を入力し検索動作を行った場合の動作説明
をする。

【０１０８】まず、図４のタイミング（１）で、すべて
の一致線５−１〜５−５は、ハイ・レベルにプリ・チャ
ージされ、有効状態“１"になっている。次に図４のタ
イミング（２）で、制御回路３０が出力する選択信号２
４により、ｎビット２入力１出力セレクタ２３は検索デ
ータ１２を選択し、ビット線１３−１〜１３−８に出力
する。また、制御回路３０は比較制御信号４に無効状態
“０"を出力し、各連想メモリ・セル７−１−１〜７−
ｍ−ｎにおいて、その中の記憶データと検索データ１２
の対応ビットの比較結果によらずに、その中のマスク情
報が有効状態“０"の場合には対応する一致線５を解放
状態とすることを許可する。つまりドント・ケア“＊"
も考慮して比較する。これにより、連想メモリ１の連想
メモリ・ワード２−１に格納されている４進表現の
（１．＊．＊．＊）と、連想メモリ・ワード２−３に格
納されている４進表現の（１．２．２．＊）と、連想メ
モリ・ワード２−４に格納されている４進表現の（１．
２．＊．＊）がビット線１３−１〜１３−８上の検索デ
ータ１２と一致する。従って、一致線５−１、５−３及
び５−４の３本が有効状態“１"となり、残りの一致線
５−２、５−５は無効状態“０"となる。

【０１０９】ここで、一致マスク論理積線１７−１から
は、連想メモリ・ワード２−１内の一致マスク中間論理
線１４−１に対応するマスク情報“１"と、連想メモリ
・ワード２−３内の一致マスク中間論理線１４−１に対
応するマスク情報“１"と、連想メモリ・ワード２−４
内の一致マスク中間論理線１４−１に対応するマスク情
報“１"の、マスク情報の有効状態“０"を真とした論理
積“１"が出力される。一致マスク論理積線１７−２か
らは、連想メモリ・ワード２−１内の一致マスク中間論
理線１４−２に対応するマスク情報“１"と、連想メモ
リ・ワード２−３内の一致マスク中間論理線１４−２に
対応するマスク情報“１"と、連想メモリ・ワード２−
４内の一致マスク中間論理線１４−２に対応するマスク
情報“１"の、マスク情報の有効状態“０"を真とした論
理積“１"が出力される。以下同様に、一致マスク論理
積線１７−３からは“０"と“１"と“１"のマスク情報
の有効状態“０"を真とした論理積“１"が、一致マスク
論理積線１７−４からは“０"と“１"と“１"のマスク
情報の有効状態“０"を真とした論理積“１"が、一致マ
スク論理積線１７−５からは“０"と“１"と“０"のマ
スク情報の有効状態“０"を真とした論理積“１"が、一
致マスク論理積線１７−６からは“０"と“１"と“０"
のマスク情報の有効状態“０"を真とした論理積“１"
が、一致マスク論理積線１７−７からは“０"と“０"と
“０"のマスク情報の有効状態“０"を真とした論理積
“０"が、一致マスク論理積線１７−８からは“０"と
“０"と“０"のマスク情報の有効状態“０"を真とした
論理積“０"が、それぞれ出力される。従って、一致マ
スク論理積線１７−１〜１７−８には、２進表現で“１
１１１１１００"が出力される。論理ゲート１８−１〜
１８−８は、一致マスク論理積線１７−１〜１７−８の
値“１１１１１１００"と、ビット線１３−１〜１３−
８に出力されている検索データ１２の値“０１１０１０
０１"を入力とし、前述のとおり“１"を真とした論理積
の値“０１１０１０００"を演算結果出力線１９−１〜
１９−８に出力する。

【０１１０】この状態で、制御回路３０が出力するラッ
チ制御信号２０が有効状態になり、ｎビット・ラッチ２
１は演算結果出力線１９−１〜１９−８の状態を内部に
格納する。従って、ｎビット・ラッチ２１は２進表現で
“０１１０１０００"を格納し、その値をラッチ出力線
２０−１〜２０−８に出力する。

【０１１１】図４のタイミング（３）は、本実施の形態
では、タイミング（２）とタイミング（４）双方のクロ
ック信号３１の状態を同一にするために挿入されてお
り、連想メモリ１は、タイミング（２）の最終状態を保
持し続ける。タイミング（２）とタイミング（４）双方
のクロック信号３１の状態を同一でなくても制御回路３
０が動作する場合には、タイミング（３）を挿入する必
要ない。

【０１１２】次に図４のタイミング（４）で、制御回路
３０が出力する選択信号２４により、ｎビット２入力１
出力セレクタ２３はラッチ出力線２０を選択し、その情
報“０１１０１０００"を対応するビット線１３−１〜
１３−８に出力した後、連想メモリ１は２回目の検索動
作を開始する。２回目の検索動作では、一致線５−１〜
５−５に保持されている、タイミング（２）で実行した
１回目の検索動作の結果を利用する。本実施の形態で
は、一致線５−１、５−３及び５−４の３本が有効状態
“１"を保持しており、データ一致線５−２、５−５は
無効状態“０"を保持している。１回目の検索動作の結
果を記憶手段に格納し、タイミング（４）での検索時に
その格納状態を利用してもよいことは、言うまでもな
い。また、制御回路３０は比較制御信号４に有効状態
“１"を出力する。これにより、各連想メモリ・セル７
−１−１〜７−ｍ−ｎは、その中のマスク情報によら
ず、その中の記憶データと対応するビット線１３の比較
結果が不一致の場合には、一致線５に無効状態“０"を
出力する。つまりドント・ケア“＊"を考慮せず、各連
想メモリ・ワード２−１〜２−５に格納されている記憶
データ自体とビット線１３―１〜１３−８の状態“０１
１０１０００"とを比較し、不一致の場合には対応する
一致線５−１〜５−５に無効状態“０"を出力すること
になる。

【０１１３】本実施の形態では、ビット線１３−１〜１
３−８の状態“０１１０１０００"に対して、連想メモ
リ・ワード２−３が格納する記憶データが完全に一致
し、対応する一致線５−３を開放状態にする。他の連想
メモリ・ワード２−１，２−２、２−４、及び２−５が
格納する記憶データは一致しないので、対応する一致線
５−１，５−２、５−４、及び５−５に無効状態“０"
を出力する。従って、２回目の検索動作開始前に有効状
態“１"を保持していた一致線５−１，５−３，５−４
の３本の中で、２回目の検索動作後も有効状態“１"を
保持し続けるのは、一致線５−３のみとなる。

【０１１４】従って、入力した検索データ１２と、対応
するマスク情報を考慮して比較した結果一致する記憶デ
ータの中で、マスク情報の有効状態のビットが最も少な
い記憶データに対応する一致線５−３のみに有効状態を
出力することがわかる。

【０１１５】上述のように、本発明の第一の実施例の連
想メモリ１は、１回目の検索動作、２回目の検索動作共
に、比較器１０−１−１〜１０−ｍ−ｎで実行し、結果
を一致線５−１〜５−ｍに出力する。従って図２に示す
ように連想メモリ・セル７は、図１５に示す連想メモリ
・セル１１８と比較して、マスク・比較器が削除するこ
とができる。ここで、従って、比較器１０，及び論理ゲ
ート１１を構成するＭＯＳトランジスタの面積を、最小
面積のＭＯＳトランジスタの１０倍、一般的なスタティ
ックＲＡＭ素子の面積は最小面積のＭＯＳトランジスタ
の６倍と仮定すると、図２から容易に分かるように連想
メモリ・セル７の面積は、最小面積のＭＯＳトランジス
タの８２倍となる。従来の連想メモリ・セル１１８の面
積は前述のように最小面積のＭＯＳトランジスタの１０
２倍であったから、本発明の連想メモリ・セル７は、従
来の連想メモリ・セル１１８に比べて２０％程度面積を
削減できることになる。

【０１１６】また、１回目の検索動作の結果も、２回目
の検索動作の結果も同一の一致線５−１〜５−ｍに出力
されるため、従来の連想メモリ１１６で必要であった１
回目の検索動作の結果を２回目の検索動作を実行するま
で保持するためのラッチ１２３−１〜１２３−ｍが不要
である。従って、従来の連想メモリ１１６に比べて、さ
らに面積削減が可能である。例えば、１語６４ビットで
３２７６８語の構成の場合、ラッチ１２３が１０個のＭ
ＯＳトランジスタから構成されていると仮定すると、お
よそ３３万個のＭＯＳトランジスタ分の面積が削減でき
ることになる。従って、上記の連想メモリ・セルの面積
削減分と合わせると、チップ全体で２５％程度の面積削
減が可能となる。

【０１１７】また、１回目の検索動作の結果も、２回目
の検索動作の結果も同一の一致線５−１〜５−ｍに出力
されるため、検索動作のごとのプリ・チャージもｍ本の
一致線５−１〜５−ｍとｎ本の一致マスク中間論理線１
４−１〜１４−ｎのみでよい。つまり検索動作のたび
（ｍ＋ｎ）本プリ・チャージすればよい。従来の連想メ
モリ１１６では、前述のとおり、ｍ本のデータ一致線１
０７−１〜１０７−ｍ、ｍ本のマスク一致線１１９−１
〜１１９−ｍ、及びｎ本の最短マスク線１２２−１〜１
２２−ｎのプリ・チャージが必要であり、従って、検索
動作のたびに（２ｍ＋ｎ）本プリ・チャージすることに
なる。ここで１語６４ビットで３２７６８語の構成の場
合、チップ全体でプリ・チャージする配線の本数は、従
来の連想メモリ１１６では６５６００本、本発明の連想
メモリ１では３２８３２本となり、従って、従来の連想
メモリ１１６と比較して消費電力が５０％程度削減でき
ることになる。

【０１１８】また、連想メモリ・セル７の面積削減に伴
い、ビット線１３−１〜１３−ｎ、一致マスク中間論理
線１４−１〜１４−ｎの配線長も短縮される。連想メモ
リ・セル７を構成するＭＯＳトランジスタの大きさが前
述の例のとおりだとすると、図２から容易に分かるよう
に従来の連想メモリ・セル１１８に比べて２５％程度配
線長が短縮されることになる。配線容量がその分減少す
るので、クロック信号３１の周波数を３２％程度高くす
ることができるという効果もある。

【０１１９】

【第二の実施例の構成】次に、本発明の第二の実施の形
態について図面を参照して詳細に説明する。本実施の形
態の連想メモリ２６は、記憶データの有効状態を
“０"、無効状態を“１"としていること、及び論理ゲー
ト２５−１〜２５−ｎの構成を除けば、第一の実施の形
態の連想メモリ１と同様である。ここで第一の実施の形
態と同様に、マスク・セル９−ｊ−ｋに格納されたビッ
ト情報がマスク情報の無効状態の場合には、対応するデ
ータ・セル８−ｊ−ｋには、記憶データの無効状態を格
納する。

【０１２０】論理ゲート２５−１〜２５−ｎは、第一の
実施の形態と同様に、対応するビット線１３−１〜１３
−ｎと一致マスク論理積線１７−１〜１７−ｎを入力と
し、一致マスク論理積線１７がマスク情報の無効状態な
らばビット線１３の状態をそのまま演算結果出力線１９
−１〜１９−ｎに出力し、一致マスク論理積線１７がマ
スク情報の有効状態ならば、記憶データの無効状態を演
算結果出力線１９−１〜１９−ｎに出力する。これによ
り、検索動作時に検索データ１２と一致した記憶データ
に対応するマスク情報の中で、最も有効状態“０"のビ
ット数が少ないマスク情報の有効状態“０"となってい
るビットに対応する検索データ１２のビットを、記憶デ
ータの無効状態“１"に置換した値が、演算結果出力線
１９−１〜１９−ｎに得られることになる。本実施の形
態ではマスク情報の無効状態を“１"、記憶データの無
効状態を“１"としているので、論理ゲート２５−１〜
２５−ｎは、“１"を真とし、一致マスク論理積線１７
の論理反転とビット線１３との論理和を演算する論理回
路で構成することができる。

【０１２１】

【第二の実施例の動作】次に、上述の連想メモリ２６
を、図１８のルータ４００−３における転送先ネットワ
ーク・アドレスの計算に用いた場合の動作を、図６を用
いて説明する。

【０１２２】連想メモリ２６を８ビット５語の構成と仮
定し、各連想メモリ・ワード２−１〜２−５に格納され
ている記憶データ、マスク情報には、図１８のルータ４
００−３のネットワーク・アドレス（３．＊．＊．＊）
以外の接続情報を記憶しているものとする。このとき、
接続情報の中のドント・ケア“＊"状態のビットは、記
憶データの該当ビットを記憶データの無効状態“１"、
マスク情報の該当ビットをマスク情報の有効状態“０"
とすることで表現される。

【０１２３】つまり、連想メモリ・ワード２−１には
（１．＊．＊．＊）を実現するため２進数で、記憶デー
タには（０１．１１．１１．１１）を、マスク情報とし
て（１１．００．００．００）を格納してある。同様に
連想メモリ・ワード２−２には（２．＊．＊．＊）を実
現するため２進数で、記憶データには（１０．１１．１
１．１１）を、マスク情報として（１１．００．００．
００）を格納してある。連想メモリ・ワード２−３には
（１．２．２．＊）を実現するため２進数で、記憶デー
タには（０１．１０．１０．１１）を、マスク情報とし
て（１１．１１．１１．００）を格納してある。連想メ
モリ・ワード２−４には（１．２．＊．＊）を実現する
ため２進数で、記憶データには（０１．１０．１１．１
１）を、マスク情報として（１１．１１．００．００）
を格納してある。連想メモリ・ワード２−５には（２．
１．１．＊）を実現するため２進数で、記憶データには
（１０．０１．０１．１１）を、マスク情報として（１
１．１１．１１．００）を格納してある。

【０１２４】以下、検索データ１２として図１８のＰＣ
４０１−１の４進数のネットワーク・アドレス（１．
２．２．１）を入力し検索動作を行った場合の動作を、
第一の実施の形態と異なる点についてのみ説明する。

【０１２５】１回目の検索動作においては、第一の実施
の形態と同様に、連想メモリ・ワード２−１、２−３，
及び２−４が一致し、一致マスク論理積線１７−１〜１
７−８には、２進表現で“１１１１１１００"が出力さ
れる。論理ゲート１８−１〜１８−８は、一致マスク論
理積線１７−１〜１７−８の値“１１１１１１００"
と、ビット線１３−１〜１３−８に出力されている検索
データ１２の値“０１１０１００１"を入力とし、前述
のとおり“１"を真とし、一致マスク論理積線１７の論
理反転とビット線１３との論理和を演算結果“０１１０
１０１１"を演算結果出力線１９−１〜１９−８に出力
する。

【０１２６】２回目の検索動作においては、ビット線１
３−１〜１３−８の状態“０１１０１０１１"に対し
て、連想メモリ・ワード２−３が格納する記憶データが
完全に一致し、対応する一致線５−３を開放状態にす
る。他の連想メモリ・ワード２−１，２−２、２−４、
及び２−５が格納する記憶データは一致しないので、対
応する一致線５−１，５−２、５−４、及び５−５に無
効状態“０"を出力する。従って、２回目の検索動作開
始前に有効状態“１"を保持していた一致線５−１，５
−３，５−４の３本の中で、２回目の検索動作後も有効
状態“１"を保持し続けるのは、一致線５−３のみとな
る。

【０１２７】従って、入力した検索データ１２と、対応
するマスク情報を考慮して比較した結果一致する記憶デ
ータの中で、マスク情報の有効状態のビットが最も少な
い記憶データに対応する一致線５−３のみに有効状態を
出力することがわかる。

【０１２８】第一の実施の形態、第二の実施の形態共に
マスク情報の有効状態を“０"として説明したが、マス
ク情報の有効状態を“１"とした場合においても、前述
と同様に、各連想メモリ・ワードにおいて、マスク情報
の有効状態となっているマスク情報のビットに対応する
記憶データのビットに記憶データの無効状態を格納して
おき、第１回目の検索動作時に有効状態となっている一
致線を有する連想メモリ・ワードの中のマスク情報のす
べてに対して、マスク情報の有効状態を真とした論理積
演算を行い、その演算結果が出力されている一致マスク
論理積線の各ビットがマスク情報の無効状態ならば対応
するビット線の状態を２回目の検索動作時のビット線の
状態とし、マスク情報の有効状態ならば、記憶データの
無効状態を２回目の検索動作時のビット線の状態とする
ように構成すれば、本発明の連想メモリを実現できるこ
とは言うまでもない。

【０１２９】また、第一の実施の形態、第二の実施の形
態共に各連想メモリ・ワードにおいて、マスク有効状態
となっているマスク情報のビットに対応する記憶データ
のビットに記憶データの無効状態を格納したが、比較制
御信号４が有効状態となる２回目の検索動作時には、比
較器１０においてマスク有効状態なっているマスク情報
のビットに対応する記憶データには記憶データの無効状
態が記憶されているものとみなして比較を行っても同じ
結果が得られることは容易に分かる。

【０１３０】

【第三の実施例の構成】次に、本発明の第三の実施の形
態について図面を参照して詳細に説明する。図７は本発
明の第三の実施の形態の連想メモリ４２の構成を示すブ
ロック図である。

【０１３１】連想メモリ４２は、ｎビットｍ語の演算結
果出力機能付連想メモリ３３と、ｎビットｍ語のマスク
機能無し連想メモリ１０１とから構成される。本実施の
形態では、演算結果出力機能付連想メモリ３３が１回目
の検索動作を行い演算結果３８を計算し、得られた演算
結果３８を用いてマスク機能無し連想メモリ１０１が２
回目の検索動作を行い一致線５−１〜５−ｍを出力す
る。

【０１３２】ｎビットｍ語の演算結果出力機能付連想メ
モリ３３は、ｎ本のビット線１３−１〜１３−ｎに入力
された検索データ１２を、ｍ個の連想メモリ・ワード４
３−１〜４３−ｍごとに内部のデータ・セル８−１−１
〜８−１−ｎに格納されている記憶データ及びマスク・
セル９−１−１〜９−ｍ−ｎに格納されたマスク情報を
用いて、計算された演算結果３８をｎ本の演算結果出力
線１９−１〜１９−ｎに出力する。演算結果３８は、第
一の実施の形態の連想メモリ１と同様な操作により計算
される。ここで、マスク・セル９−ｊ−ｋに格納された
ビット情報がマスク情報の無効状態の場合には、対応す
るデータ・セル８−ｊ−ｋに格納する状態は任意であ
る。

【０１３３】マスク機能無し連想メモリ１０１は、ビッ
ト線１０３−１〜１０３−ｎから入力された演算結果３
８を、ｍ個の連想メモリ・ワード１０４−１〜１０４−
ｍごとに内部のデータ・セル１０５−１−１〜１０５−
ｍ−ｎに格納している第二の記憶データと一致している
かを比較した結果、一致した連想メモリ・ワード１０４
に対応するデータ一致線１０７−１〜１０７−ｍに有効
状態“１"を出力する。データ一致線１０７−１〜１０
７−ｍの状態は、一致線５−１〜５−ｍとして連想メモ
リ４２から出力される。ここで、演算結果出力機能付連
想メモリ３３のマスク・セル９−ｊ−ｋに格納されたビ
ット情報がマスク情報の無効状態の場合には、対応する
データ・セル１０５−ｊ−ｋには、記憶データの無効状
態を格納する。

【０１３４】なお、本実施の形態では、マスク情報の有
効状態を“０"、無効状態を“１"とし、記憶データの有
効状態を“１"、無効状態を“０"とする。マスク情報と
同様に、一致マスク論理積線１７−１〜１７−ｎの有効
状態を“０"、無効状態を“１"とする。一致線５−１〜
５−ｍの有効状態を“１"、無効状態を“０"とする。

【０１３５】ｎビットｍ語の演算結果出力機能付連想メ
モリ３３の構成例を図８に示す。演算結果出力機能付連
想メモリ３３は、ｎビットｍ語の連想メモリ・ワード４
３−１〜４３−ｍと、反転論理ゲート１６−１〜１６−
ｎと、論理ゲート１８−１〜１８−ｎを有しており、各
連想メモリ・ワード４３−ｊは、ｎ個の連想メモリ・セ
ル４４−ｊ−１〜４４−ｊ−ｎを備えている。反転論理
ゲート１６−１〜１６−ｎと、論理ゲート１８−１〜１
８−ｎの動作は第一の実施の形態の連想メモリ１と全く
同様である。

【０１３６】各連想メモリ・ワード４３−ｊには、対応
するデータ・ワード線３−ｊと、マスク・ワード線６−
ｊが入力のために接続され、対応する中間一致線４１−
ｊ、及びｎ本の一致マスク中間論理線１４−１〜１４−
ｎが出力のために接続され、ｎ本のビット線１３−１〜
１３−ｎが入出力のために接続されている。

【０１３７】各連想メモリ・セル４４−ｊ−ｋには、対
応するデータ・ワード線３−ｊと、マスク・ワード線６
−ｊが入力のために接続され、対応する中間一致線４１
−ｊ、及び一致マスク中間論理線１４−ｋが出力のため
に接続され、ビット線１３−ｋが入出力のために接続さ
れている。

【０１３８】各連想メモリ・セル４４−ｊ−ｋは、ビッ
ト線１３−ｋを介して外部から入力される記憶データの
対応するビット情報を格納するデータ・セル８−ｊ−ｋ
と、データ・セル８−ｊ−ｋに記憶されたビット情報と
外部からビット線１３−ｋを介して入力される情報とを
比較する比較器３２−ｊ−ｋと、外部からビット線１３
−ｋを介して入力されるマスク情報の対応するビット情
報を格納するマスク・セル９−ｊ−ｋと、及び論理ゲー
ト１１−ｊ−ｋとを備えている。

【０１３９】連想メモリ・セル４３の、データ・ワード
線３，マスク・ワード線６、一致マスク中間論理線１
４、ビット線１３、データ・セル８，マスク・セル９、
論理ゲート１１の動作は、第一の実施例の連想メモリ１
の連想メモリ・セル７と全く同様である。第一の実施例
の連想メモリ１の連想メモリ・セル７の一致線５は、中
間一致線４１に名称変更されている。従って、第一の実
施例の連想メモリ１の連想メモリ・セル７と異なる点に
ついてのみ説明する。

【０１４０】本実施の形態では各データ・セル８に対応
するマスク・セル９に格納されているマスク情報が有効
状態の場合、該当データ・セル８に格納する記憶情報
は、無効状態、有効状態のどちらでも構わない。

【０１４１】中間一致線４１は、検索動作の開始前に
は、ハイ・レベルにプリ・チャージされているか、図示
しない抵抗によりプル・アップされ、有効状態“１"に
なっているものとする。

【０１４２】比較器３２は、対応するビット線１３と、
それに同一の連想メモリ・セル７−１−１〜７−ｍ−ｎ
の中のデータ・セル８に格納されている記憶データと、
マスク・セル９に格納されているマスク情報を入力とす
る。比較器３２は、マスク情報が有効状態ならば、対応
する中間一致線４１を解放状態にし、それ以外の場合に
は、ビット線１３の値と記憶データが一致するならば対
応する中間一致線４１を開放状態にし、一致しないなら
ば無効状態“０"を出力する。連想メモリ・ワード４３
の中のｎ個の比較器３２がすべて中間一致線４１を開放
状態にしているときに、中間一致線４１は有効状態
“１"となり、それ以外の場合には無効状態“０"とな
る、中間一致線４１の有効状態“１"を真としたワイア
ードＡＮＤ論理接続を構成している。つまり、検索動作
時には、マスク情報が有効状態“０"のために比較対象
から除外されたビットを除いて、連想メモリ・ワード４
３が格納している記憶データとビット線１３−１〜１３
−ｎが完全に一致する場合に限り、中間一致線４１は有
効状態“１"となり、それ以外の場合は無効状態“０"と
なる。もちろん同様の動作となるように通常の論理ゲー
トを用いて構成してもかまわない。

【０１４３】次に、上述の連想メモリ・セル４４の構成
例を図９を用いて説明する。図２に示す第一の実施例の
連想メモリ・セル７と比較すれば分かるように、本発明
の連想メモリ・セル４４は、比較制御線４と、比較器内
ＭＯＳトランジスタ（Ｔ７）２０９が削除され、一致線
５が中間一致線４１に名称変更されている点を除くと、
第一の実施例の連想メモリ・セル７と同様である。従っ
て連想メモリ・セル７と異なる部分のみの説明を行う。

【０１４４】比較器３２はＭＯＳトランジスタ（Ｔ３）
２０５、ＭＯＳトランジスタ（Ｔ４）２０６、ＭＯＳト
ランジスタ（Ｔ５）２０７、及びＭＯＳトランジスタ
（Ｔ６）２０８により構成され、それらの動作は第一の
実施例の連想メモリ・セル７と同様である。

【０１４５】従って、ＭＯＳトランジスタ（Ｔ５）２０
７が導通状態のときに、ＭＯＳトランジスタ（Ｔ６）２
０８が導通状態の場合に連想メモリ・セル７は一致線５
に無効状態“０"を出力し、それ以外の時には一致線５
を開放状態とする。即ち、マスク情報が無効状態“０"
の場合には検索データ１２と記憶データの比較結果によ
らず一致線５を開放状態とし、それ以外の場合にはビッ
ト線１３ａ，１３ｂ上の検索データ１２とデータ・セル
８に格納されている記憶データが一致するときに開放状
態とし、異なる場合には無効状態“０"を出力する。

【０１４６】ｎビットｍ語のマスク機能無し連想メモリ
１０１の構成例を図１０に示す。マスク機能無し連想メ
モリ１０１は、連想メモリ・ワード１０４−１〜１０４
−ｍから構成され、各連想メモリ・ワード１０４−ｊ
は、ｎ個の連想メモリ・セル１０５−ｊ−１〜１０５−
ｊ−ｎを備えている。各連想メモリ・ワード１０４−ｊ
には、対応するデータ・ワード線１０６−ｊが入力のた
めに接続され、対応するデータ一致線１０７−ｊが出力
のために接続され、ｎ本のビット線１０３−１〜１０３
−ｎが入出力のために接続されている。

【０１４７】各連想メモリ・セル１０５−ｊ−ｋには、
対応するデータ・ワード線１０６−ｊが入力のために接
続され、対応するデータ一致線１０７−ｊが出力のため
に接続され、ビット線１０３−ｋが入出力のために接続
されている。また、各連想メモリ・セル１０５−ｊ−ｋ
は、第二の記憶データの対応するビット情報を格納する
データ・セル１０８−ｊ−ｋと、ビット線１０３−ｋを
介して入力される演算結果３８とデータ・セル１０８−
ｊ−ｋに記憶されたビット情報とを比較する比較器１０
９−ｊ−ｋとを備えている。演算結果出力機能付連想メ
モリ３３の対応する連想メモリ・ワード４３−ｊのマス
ク・セル９−ｊ−１〜９−ｊ−ｎの中でマスク情報の有
効状態となっているビットと対応するデータ・セル１０
８―ｊ−１〜１０８−ｊ−ｎには、記憶データの無効状
態をあらかじめ格納する。それ以外のビットのデータ・
セル１０８―ｊ−１〜１０８−ｊ−ｎには、演算結果出
力機能付連想メモリ３３の対応するデータ・セル８−ｊ
−１〜８−ｊ−ｎと同一の値をあらかじめ格納してお
く。

【０１４８】各連想メモリ・セル１０５−１−１〜１０
５−ｍ−ｎにおいて、ビット線１０３、データ・ワード
線１０６，データ・セル１０８、及びデータ一致線１０
７の動作は、従来の連想メモリ１１６と同様である。

【０１４９】データ一致線１０７は、検索動作の開始前
には、ハイ・レベルにプリ・チャージされているか、図
示しない抵抗によりプル・アップされ、有効状態“１"
になっているものとする。

【０１５０】比較器１０９は、対応するビット線１０３
と、それに同一の連想メモリ・セル１０５−１−１〜１
０５−ｍ−ｎの中のデータ・セル１０８に格納されてい
る第二の記憶データとを比較し、一致するならば対応す
るデータ一致線１０７を開放状態にし、一致しないなら
ば無効状態“０"を出力する。連想メモリ・ワード１０
４の中のｎ個の比較器１０９がすべてデータ一致線１０
７を開放状態にしているときに、データ一致線１０７は
有効状態“１"となり、それ以外の場合には無効状態
“０"となる、データ一致線１０７の有効状態“１"を真
としたワイアードＡＮＤ論理接続を構成している。つま
り、検索動作時には、連想メモリ・ワード１０４が格納
している第二の記憶データとビット線１０３−１〜１０
３−ｎが完全に一致する場合に限り、データ一致線１０
７は有効状態“１"となり、不一致の場合には無効状態
“０"となる。もちろん同様の動作となるように通常の
論理ゲートを用いて構成してもかまわない。

【０１５１】次に、マスク機能無し連想メモリ１０１の
連想メモリ・セル１０５の構成例を図１１を用いて説明
する。図１５に示す従来の連想メモリ・セル１１８と比
較すれば分かるように、マスク機能無し連想メモリ１０
１の連想メモリ・セル１０５の、ビット線１０３ａ、１
０３ｂ、データ・ワード線１０６、データ・セル１０８
は、従来の連想メモリ・セル１１８と同様である。従っ
て従来と違う部分のみの説明を行う。

【０１５２】比較器１０９は、ＭＯＳトランジスタ（Ｔ
１０３）３０５、ＭＯＳトランジスタ（Ｔ１０４）３０
６、及びＭＯＳトランジスタ（Ｔ１０５）３０７により
構成される。従来の連想メモリ・セル１１８の比較器１
１３とは、データ一致線１０７と低電位の間に直列に挿
入されるＭＯＳトランジスタからＭＯＳトランジスタ
（Ｔ１０６）３０８が削除され、データ一致線１０７と
ＭＯＳトランジスタＴ１０５（３０７）を介してワイア
ードＡＮＤ接続している点のみが異なる。

【０１５３】従って、検索動作時には、データ・セル１
０８に格納されている第二の記憶データと、ビット線１
０３ａ，１０３ｂ上の検索データ１０２が異なる場合に
ＭＯＳトランジスタ（Ｔ１０５）３０７は導通状態にな
り、連想メモリ・セル１０５はデータ一致線１０７に無
効状態“０"を出力し、それ以外の時にはデータ一致線
１０７を開放状態とする。

【０１５４】

【第三の実施例の動作】次に、上述の連想メモリ４２
を、図１８のルータ４００−３における転送先ネットワ
ーク・アドレスの計算に用いた場合の動作を、図１２を
用いて説明する。連想メモリ４２を８ビット５語の構成
と仮定し、演算結果出力機能付連想メモリ３３の各連想
メモリ・ワード４３−１〜４３−５に格納されている記
憶データ、マスク情報には、図１８のルータ４００−３
のネットワーク・アドレス（３．＊．＊．＊）以外の接
続情報を記憶しているものとする。このとき、接続情報
の中のドント・ケア“＊"状態のビットは、マスク情報
の該当ビットをマスク・データの有効状態“０"とする
ことで表現される。記憶データの該当ビットの状態は任
意であるが、本実施の形態では記憶データの無効状態
“０"を格納することにする。

【０１５５】つまり、連想メモリ・ワード４３−１には
（１．＊．＊．＊）を実現するため２進数で、記憶デー
タには（０１．００．００．００）を、マスク情報とし
て（１１．００．００．００）を格納してある。同様に
連想メモリ・ワード４３−２には（２．＊．＊．＊）を
実現するため２進数で、記憶データには（１０．００．
００．００）を、マスク情報として（１１．００．０
０．００）を格納してある。連想メモリ・ワード４３−
３には（１．２．２．＊）を実現するため２進数で、記
憶データには（０１．１０．１０．００）を、マスク情
報として（１１．１１．１１．００）を格納してある。
連想メモリ・ワード４３−４には（１．２．＊．＊）を
実現するため２進数で、記憶データには（０１．１０．
００．００）を、マスク情報として（１１．１１．０
０．００）を格納してある。連想メモリ・ワード４３−
５には（２．１．１．＊）を実現するため２進数で、記
憶データには（１０．０１．０１．００）を、マスク情
報として（１１．１１．１１．００）を格納してある。

【０１５６】マスク機能無し連想メモリ１０１の各連想
メモリ・ワード１０４−１〜１０４−５に格納されてい
る第二の記憶データとして、図１８のルータ４００−３
の接続情報においてドント・ケア“＊"状態のビットを
記憶データの無効状態“０"とした値を記憶しているも
のとする。つまり、連想メモリ・ワード１０４−１には
（０１．００．００．００）を、連想メモリ・ワード１
０４−２には（１０．００．００．００）を、連想メモ
リ・ワード１０４−３には（０１．１０．１０．００）
を、連想メモリ・ワード１０４−４には（０１．１０．
００．００）を、連想メモリ・ワード１０４−５には
（１０．０１．０１．００）を、それぞれ格納してあ
る。

【０１５７】以下、検索データ１２として図１８のＰＣ
４０１−１の４進数のネットワーク・アドレス（１．
２．２．１）を入力し検索動作を行った場合の動作説明
をする。

【０１５８】まず、検索動作の前に、すべての中間一致
線４１−１〜４１−５、及びデータ一致線１０７−１〜
１０７−５は、ハイ・レベルにプリ・チャージされてい
るか、図示しない抵抗によりプル・アップされ、有効状
態“１"になっているものとする。

【０１５９】検索データ１２をビット線１３−１〜１３
−８に入力すると、演算結果出力機能付連想メモリ３３
の連想メモリ・ワード４３−１に格納されている４進表
現の（１．＊．＊．＊）と、連想メモリ・ワード４３−
３に格納されている４進表現の（１．２．２．＊）と、
連想メモリ・ワード４３−４に格納されている４進表現
の（１．２．＊．＊）がビット線１３−１〜１３−８上
の検索データ１２と一致する。従って中間一致線４１−
１、４１−３及び４１−４の３本が有効状態“１"とな
り、残りの中間一致線４１−２、４１−５は無効状態
“０"となる。

【０１６０】ここで、一致マスク論理積線１７−１から
は、連想メモリ・ワード４３−１内の一致マスク中間論
理線１４−１に対応するマスク情報“１"と、連想メモ
リ・ワード４３−３内の一致マスク中間論理線１４−１
に対応するマスク情報“１"と、連想メモリ・ワード４
３−４内の一致マスク中間論理線１４−１に対応するマ
スク情報“１"の、マスク情報の有効状態“０"を真とし
た論理積“１"が出力される。一致マスク論理積線１７
−２からは、連想メモリ・ワード４３−１内の一致マス
ク中間論理線１４−２に対応するマスク情報“１"と、
連想メモリ・ワード４３−３内の一致マスク中間論理線
１４−２に対応するマスク情報“１"と、連想メモリ・
ワード４３−４内の一致マスク中間論理線１４−２に対
応するマスク情報“１"の、マスク情報の有効状態“０"
を真とした論理積“１"が出力される。以下同様に、一
致マスク論理積線１７−３からは“０"と“１"と“１"
のマスク情報の有効状態“０"を真とした論理積“１"
が、一致マスク論理積線１７−４からは“０"と“１"と
“１"のマスク情報の有効状態“０"を真とした論理積
“１"が、一致マスク論理積線１７−５からは“０"と
“１"と“０"のマスク情報の有効状態“０"を真とした
論理積“１"が、一致マスク論理積線１７−６からは
“０"と“１"と“０"のマスク情報の有効状態“０"を真
とした論理積“１"が、一致マスク論理積線１７−７か
らは“０"と“０"と“０"のマスク情報の有効状態“０"
を真とした論理積“０"が、一致マスク論理積線１７−
８からは“０"と“０"と“０"のマスク情報の有効状態
“０"を真とした論理積“０"が、それぞれ出力される。
従って、一致マスク論理積線１７−１〜１７−８には、
２進表現で“１１１１１１００"が出力される。論理ゲ
ート１８−１〜１８−８は、一致マスク論理積線１７−
１〜１７−８の値“１１１１１１００"と、ビット線１
３−１〜１３−８に出力されている検索データ１２の値
“０１１０１００１"を入力とし、前述のとおり“１"を
真とした論理積の値“０１１０１０００"を演算結果出
力線１９−１〜１９−８に演算結果３８として出力す
る。

【０１６１】演算結果３８の状態“０１１０１０００"
は、マスク機能無し連想メモリ１０１のビット線１０３
−１〜１０３−８に入力され、マスク機能無し連想メモ
リ１０１は２回目の検索動作を開始する。本実施の形態
では、ビット線１０３−１〜１０３−８の状態“０１１
０１０００"に対して、連想メモリ・ワード１０４−３
が格納する第二の記憶データが完全に一致し、対応する
データ一致線１０７−３を開放状態にする。他の連想メ
モリ・ワード１０４−１，１０４−２、１０４−４、及
び１０４−５が格納する記憶データは一致しないので、
対応するデータ一致線１０７−１，１０７−２、１０７
−４、及び１０７−５に無効状態“０"を出力する。従
って、データ一致線１０７−１〜１０７−５の中で２回
目の検索動作後も有効状態“１"を保持し続けるのは、
データ一致線１０７−３のみとなる。データ一致線１０
７−１〜１０７−５の状態は、一致線５−１〜５−５と
して外部に出力されるので、２回目の検索動作後も有効
状態を出力しているのは一致線５−３のみとなる。

【０１６２】従って、入力した検索データ１２と、対応
するマスク情報を考慮して比較した結果一致する記憶デ
ータの中で、マスク情報の有効状態のビットが最も少な
い記憶データに対応する一致線５−３のみに有効状態を
出力することがわかる。上述のように、第三の実施の形
態の連想メモリを使用すれば１クロックで最短マスク情
報を持つワードを選択できる。ここで、記憶手段をビッ
ト線１０３−１〜１０３−ｎと、演算結果出力線１９−
１〜１９−ｎの間に挿入し、マスク機能無し連想メモリ
１０１が格納された演算結果３８に対する２回目の検索
動作を実行するのと同時に、演算結果出力機能付連想メ
モリ３３が次の検索データ１２に対する１回目の検索動
作を実行するようにパイプライン処理を構成することが
できるのも言うまでもない。もちろん、記憶手段を挿入
する場所は、上述の場所に限らないことも言うまでもな
い。

【０１６３】

【第四の実施例の構成】次に、本発明の第一の実施の形
態の連想メモリ１を転送先ネットワーク・アドレス計算
に用いたルータの構成例を示すブロック図を図１３に示
す。ルータ４００は、入力転送データ４０８を入力と
し、出力転送データ４０９を出力する。入力転送データ
４０８は、目的地ネットワーク・アドレス４１１と、転
送先ネットワーク・アドレス４１０とデータ部４１２を
有している。出力転送データ４０９は、目的地ネットワ
ーク・アドレス４１１と、第２の転送先ネットワーク・
アドレス４１３とデータ部４１２を有している。

【０１６４】入力転送データ４０８の転送先ネットワー
ク・アドレス４１０は当然ルータ４００のネットワーク
・アドレスとなっている。ルータ４００は、目的地ネッ
トワーク・アドレス抽出部４０６と、連想メモリ１と、
エンコーダ４０２と、メモリ４０４と転送先ネットワー
ク・アドレス変更部４０７とにより構成される。図１９
に示す従来のルータでは、従来の連想メモリ１１６の消
費電力が大きいために冷却装置４１４を有していたが、
本発明の連想メモリ１を用いた本発明のルータでは冷却
装置４１４は不要である。

【０１６５】ここでは、図１８のルータ４００−３に適
用した場合において、ネットワーク・アドレス（３．
＊．＊．＊）の機器から、ネットワーク・アドレス
（１．＊．＊．＊）又は（２．＊．＊．＊）の機器に転
送する場合について説明する。図１３では、記憶データ
の有効状態は“１"、無効状態は“０"とする。マスク情
報の有効状態は“０"、無効状態は“１"である。また、
一致線５−１〜５−５の有効状態は“１"、無効状態は
“０"とする。

【０１６６】目的地ネットワーク・アドレス抽出部４０
６は、入力転送データ４０８の目的地ネットワーク・ア
ドレス４１１を抽出し、検索データ１２として、連想メ
モリ１に入力する。

【０１６７】連想メモリ１にはルータ４００−３のネッ
トワーク・アドレス（３．＊．＊．＊）以外の接続情報
を記憶している。このとき、接続情報の中のドント・ケ
ア“＊"状態のビットは、記憶データの該当ビットを記
憶データの無効状態“０"、マスク情報の該当ビットを
マスク・データの有効状態“０"とすることで表現され
る。つまり、連想メモリ・ワード２−１には（１．＊．
＊．＊）を実現するため２進数で、記憶データには（０
１．００．００．００）を、マスク情報として（１１．
００．００．００）を格納してある。同様に連想メモリ
・ワード２−２には（２．＊．＊．＊）を実現するため
２進数で、記憶データには（１０．００．００．００）
を、マスク情報として（１１．００．００．００）を格
納してある。連想メモリ・ワード２−３には（１．２．
２．＊）を実現するため２進数で、記憶データには（０
１．１０．１０．００）を、マスク情報として（１１．
１１．１１．００）を格納してある。連想メモリ・ワー
ド２−４には（１．２．＊．＊）を実現するため２進数
で、記憶データには（０１．１０．００．００）を、マ
スク情報として（１１．１１．００．００）を格納して
ある。連想メモリ・ワード２−５には（２．１．１．
＊）を実現するため２進数で、記憶データには（１０．
０１．０１．００）を、マスク情報として（１１．１
１．１１．００）を格納してある。

【０１６８】連想メモリ・ワード２−１〜連想メモリ・
ワード２−５に対応する一致線５−１〜５−５はエンコ
ーダ４０２に出力される。エンコーダ４０２は一致線５
−１〜５−５を、メモリ・アドレス信号４０３にエンコ
ードし、メモリ４０４に出力する。

【０１６９】メモリ４０４には、連想メモリ１の各連想
メモリ・ワード２−１〜２−５の記憶データ、マスク情
報により構成されるネットワーク・アドレスに対応する
ルータのネットワーク・アドレスを、同一のワードに記
憶してある。例えば、連想メモリ１の連想メモリ・ワー
ド２−１にはネットワーク・アドレス（１．＊．＊．
＊）が記憶されているが、これに対応するルータ４００
−１のネットワーク・アドレスがメモリ４０４の同じく
ワード１に格納されている。同様にメモリ４０４のワー
ド２にはルータ４００−２のネットワーク・アドレス
が、ワード３にはルータ４００−６のネットワーク・ア
ドレスが、ワード４にはルータ４００−４のネットワー
ク・アドレスが、ワード５にはルータ４００−７のネッ
トワーク・アドレスが格納されている。また、メモリ４
０４は、メモリ・アドレス信号４０３をリード・アドレ
スとして指定されるワードに格納されているデータを、
メモリ・データ信号４０５として出力する。転送先ネッ
トワーク・アドレス変更部４０７は、出力転送データ４
０９の第２の転送先アドレス４１３を、メモリ・データ
信号４０５の値に変更した後、第２のネットワーク・ア
ドレスに対応するネットワーク機器に転送を行う。

【０１７０】例えば入力転送データ４０８の目的地ネッ
トワーク・アドレス４１１が（１．２．２．１）の場
合、連想メモリ１での検索動作終了時には、連想メモリ
・ワード２−３が格納している（１．２．２．＊）に対
応する一致線５−３のみが有効状態となる。これによ
り、エンコーダ４０２はメモリ・アドレス４０３として
“３"を出力し、メモリ４０４はルータ４００−６のネ
ットワーク・アドレスをメモリ・データ信号４０５とし
て出力する。転送先ネットワーク・アドレス変更部４０
７により、出力転送データ４０９の第２の転送先ネット
ワーク・アドレス４１３を、ルータ４００−６のネット
ワーク・アドレスに変更し、ルータ４００−６に向けて
出力転送データ４０９を転送する。

【０１７１】このように、本発明の連想メモリ１をネッ
トワーク・アドレス計算を行うルータ４００に組み込め
ば、従来に比較して消費電力が小さくなるため、冷却装
置４１４が不要になりコストが削減することができる。

【０１７２】また、チップ当たりの記憶容量増加に伴い
ルータ４００に内蔵する連想メモリ１の個数を削減する
ができる。従って、複数の連想メモリが出力した検索結
果の比較処理が不要になるため、ルータ４００を用いた
コンピュータ・ネットワーク・システムのデータ転送速
度を高速化することができる。

【０１７３】

【発明の効果】上述のように、本発明の連想メモリは、
外部から与えられる検索データを、格納しているマスク
情報を考慮して、格納している記憶データと比較する第
１の検索動作と、第１の検索動作の結果を利用して計算
される値を格納している前記記憶データと比較する第２
の検索動作の２回の検索動作を、各ワードごとに同一の
比較器を用いて同一の一致線に出力する手段を有してい
るため、従来の連想メモリと比較して１ビットを格納す
る単位セルのトランジスタ面積を２５％程度削減できる
という効果がある。つまり単位チップ面積当たりの記憶
容量を約３３％程度増大できるという効果がある。ま
た、面積削減に伴い、配線容量も削減されるため、従来
の連想メモリと比較して、動作周波数を３２％程度高く
することができるという効果もある。

【０１７４】また、同一のワード数で比較した場合、従
来の連想メモリの消費電力に対して５０％程度削減でき
るという効果がある。

【０１７５】更に、本発明の連想メモリをネットワーク
・アドレス計算を行うルータに組み込めば、従来に比較
して消費電力が小さくなるために、冷却装置が不要にな
りコストが削減できるという効果を有する。

【０１７６】本発明のルータをコンピュータ・ネットワ
ーク・システムに適用した場合、データ転送速度を高速
化できるという効果がある。上述のように動作周波数を
向上できるためと、及びチップ当たりの記憶容量増加に
伴いルータに内蔵する連想メモリのチップ数を削減する
ことにより複数チップが出力した検索結果の比較処理が
不要になる、等の優れた効果を有する。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態の連想メモリの構成
例を示すブロック図である。

【図２】本発明の第一の実施の形態の連想メモリ・セル
の構成例を示す回路図である。

【図３】本発明の第一の実施の形態の連想メモリの動作
例を示す図である。

【図４】本発明の第一の実施の形態の連想メモリの動作
タイミング・チャートである。

【図５】本発明の第二の実施の形態の連想メモリの構成
例を示すブロック図である。

【図６】本発明の第二の実施の形態の連想メモリの動作
例を示す図である。

【図７】本発明の第三の実施の形態の連想メモリの構成
例を示すブロック図である。

【図８】本発明の第三の実施の形態の演算結果出力機能
付連想メモリの構成例を示すブロック図である。

【図９】本発明の第三の実施の形態の連想メモリ・セル
の構成例を示す回路図である。

【図１０】マスク機能無し連想メモリの構成例を示すブ
ロック図である。

【図１１】マスク機能無し連想メモリの連想メモリ・セ
ルの構成例を示す回路図である。

【図１２】本発明の第三の実施の形態の連想メモリの動
作例を示す図である。

【図１３】本発明の連想メモリを転送先ネットワーク・
アドレス計算に用いた本発明のルータの構成例を示すブ
ロック図である。

【図１４】従来の連想メモリの一構成例を示すブロック
図である。

【図１５】従来の連想メモリ・セルの一構成例を示す回
路図である。

【図１６】従来の連想メモリの動作例を示す図である。

【図１７】従来の連想メモリの動作タイミング・チャー
トである。

【図１８】ネットワークの構成例を示す接続図である。

【図１９】従来の連想メモリをルータの転送先アドレス
計算に用いた場合の説明図である。

【符号の説明】

１ 連想メモリ ２―１〜２−ｍ 連想メモリ・ワード ３−１〜３−ｍ データ・ワード線 ４ 比較制御信号 ５−１〜５−ｍ 一致線 ６−１〜６−ｍ マスク・ワード線 ７−１−１〜７−ｍ−ｎ 連想メモリ・セル ８−１−１〜８−ｍ−ｎ データ・セル ９−１−１〜９−ｍ−ｎ マスク・セル １０−１−１〜１０−ｍ−ｎ 比較器 １１−１−１〜１１−ｍ−ｎ 論理ゲート １２−１〜１２−ｎ 検索データ １３−１〜１３−ｎ ビット線 １４−１〜１４−ｎ 一致マスク中間論理線 １５−１〜１５−ｎ 抵抗 １６−１〜１６−ｎ 反転論理ゲート １７−１〜１７−ｎ 一致マスク論理積線 １８−１〜１８−ｎ 論理ゲート １９−１〜１９−ｎ 演算結果出力線 ２０−１〜２０−ｎ ラッチ出力線 ２１ ｎビット・ラッチ ２２ ラッチ制御信号 ２３ ｎビット２入力１出力セレクタ ２４ 選択信号 ２５−１〜２５−ｎ 論理ゲート ２６ 連想メモリ ３０ 制御回路 ３１ クロック信号 ３２−１−１〜３２−ｍ−ｎ 比較器 ３３ 演算結果出力機能付連想メモリ ３８ 演算結果 ４１−１〜４１−ｍ 中間一致線 ４２ 連想メモリ ４３―１〜４３−ｍ 連想メモリ・ワード ４４−１−１〜４４−ｍ−ｎ 連想メモリ・セル １０１ マスク機能無し連想メモリ １０２−１〜１０２−ｎ 検索データ １０３−１〜１０３−ｎ ビット線 １０４−１〜１０４−ｍ 連想メモリ・ワード １０５−１−１〜１０５−ｍ−ｎ 連想メモリ・セル １０６−１〜１０６−ｍ データ・ワード線 １０７−１〜１０７−ｍ データ一致線 １０８−１−１〜１０８−ｍ−ｎ データ・セル １０９−１−１〜１０９−ｍ−ｎ 比較器 １１０ 連想メモリ １１１−１〜１１１−ｍ マスク・ワード線 １１２−１−１〜１１２−ｍ−ｎ マスク・セル １１３−１−１〜１１３−ｍ−ｎ 比較器 １１６ 連想メモリ １１７−１〜１１７−ｍ 連想メモリ・ワード １１８−１−１〜１１８−ｍ−ｎ 連想メモリ・セル １１９−１〜１１９−ｍ マスク一致線 １２０−１−１〜１２０−ｍ−ｎ マスク比較器 １２１−１−１〜１２１−ｍ−ｎ 論理ゲート １２２−１〜１２２−ｎ 最短マスク線 １２３−１〜１２３−ｍ ラッチ １２４ ラッチ制御信号 １２５−１〜１２５−ｎ 抵抗 １２６ ｎビット・ラッチ １２７−１〜１２７−ｎ ラッチ出力線 １２８ ｎビット２入力１出力セレクタ １２９ 選択信号 １３０ クロック信号 １３１ 制御回路 ２０１ 反転論理ゲートＧ１ ２０２ 反転論理ゲートＧ２ ２０３ ＭＯＳトランジスタＴ１ ２０４ ＭＯＳトランジスタＴ２ ２０５ ＭＯＳトランジスタＴ３ ２０６ ＭＯＳトランジスタＴ４ ２０７ ＭＯＳトランジスタＴ５ ２０８ ＭＯＳトランジスタＴ６ ２０９ ＭＯＳトランジスタＴ７ ２１０ 反転論理ゲートＧ３ ２１１ 反転論理ゲートＧ４ ２１２ ＭＯＳトランジスタＴ８ ２１３ ＭＯＳトランジスタＴ９ ２１４ ＭＯＳトランジスタＴ１０ ２１５ ＭＯＳトランジスタＴ１１ ３０１ 反転論理ゲートＧ１０１ ３０２ 反転論理ゲートＧ１０２ ３０３ ＭＯＳトランジスタＴ１０１ ３０４ ＭＯＳトランジスタＴ１０２ ３０５ ＭＯＳトランジスタＴ１０３ ３０６ ＭＯＳトランジスタＴ１０４ ３０７ ＭＯＳトランジスタＴ１０５ ３０８ ＭＯＳトランジスタＴ１０６ ３０９ 反転論理ゲートＧ１０３ ３１０ 反転論理ゲートＧ１０４ ３１１ ＭＯＳトランジスタＴ１０７ ３１２ ＭＯＳトランジスタＴ１０８ ３１３ ＭＯＳトランジスタＴ１０９ ３１４ ＭＯＳトランジスタＴ１１０ ３１５ ＭＯＳトランジスタＴ１１１ ３１６ ＭＯＳトランジスタＴ１１２ ３１７ ＭＯＳトランジスタＴ１１３ ４００−１〜４００−７ ルータ ４０１−１ ＰＣ ４０２ エンコーダ ４０３ メモリ・アドレス信号 ４０４ メモリ ４０５ メモリ・データ信号 ４０６ 目的地ネットワーク・アドレス抽出部 ４０７ 転送先ネットワーク・アドレス変更部 ４０８ 入力転送データ ４０９ 出力転送データ ４１０ 転送先ネットワーク・アドレス ４１１ 目的地ネットワーク・アドレス ４１２ データ部 ４１３ 第２の転送先ネットワーク・アドレス ４１４ 冷却装置

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B049 BB00 DD00 EE05 FF00 FF07 GG04 5B075 KK03 KK20 KK33 KK37 ND03 ND18 ND20 ND23 ND40 NR16 PP10 PP12 PP30 PQ05 QP10 QS15 UU40 5K030 GA05 HA08 LB05 MA13

Claims (17)

【特許請求の範囲】
1. 【請求項１】 記憶データの１ビット又は複数ビットご
   とに検索対象から除外するか否かを、有効状態、無効状
   態により設定可能なマスク情報を当該記憶データの１ワ
   ード又は複数ワードごとに有する連想メモリにおいて、 対応するマスク情報がマスク有効状態の場合に記憶デー
   タの１ビット又は複数ビットを検索対象から除外する１
   次検索を当該記憶データの１ワードごとに外部から入力
   された検索データを用いて行った結果、選出されるべき
   データとして１つ又は複数のワードが選出された際、当
   該選出されたワードに対応するマスク情報同士をマスク
   有効状態を真とした論理積を行った一致マスク論理積情
   報と前記検索データとの第１の論理演算を行う手段を設
   けたこと、を特徴とする連想メモリ。
2. 【請求項２】 前記記憶データとして１次検索の際に対
   応する前記マスク情報により検索対象から除外される１
   ビット又は複数のビットに特定ビット・パターンを格納
   し、２次検索として前記記憶データが前記第１の論理演
   算の結果と一致したワードを選出すること、を特徴とす
   る請求項１の連想メモリ。
3. 【請求項３】 前記記憶データにおいて１次検索の際に
   対応する前記マスク情報により検索対象から除外された
   １ビット又は複数のビットが特定ビット・パターンであ
   ると見なして前記論理演算の結果を検索データとする２
   次検索を行い、前記第１の論理演算の結果と一致したワ
   ードを選出すること、を特徴とする請求項１の連想メモ
   リ。
4. 【請求項４】 前記特定ビット・パターンは、すべての
   当該ビットが記憶データの無効状態により構成されてい
   ること、を特徴とす請求項２又は３の連想メモリ。
5. 【請求項５】 前記第１の論理演算は、前記一致マスク
   論理積情報のビットがマスク情報の無効状態ならば前記
   検索データの同じビット位置の情報を、前記一致マスク
   論理積情報のビットがマスク情報の有効状態ならば記憶
   データの無効状態を、同じビット位置の演算結果とする
   こと、を特徴とする請求項１、２、３又は４の連想メモ
   リ。
6. 【請求項６】 記憶データの１ビット又は複数ビットご
   とに検索対象から除外するか否かを、有効状態、無効状
   態により設定可能なマスク情報を当該記憶データの１ワ
   ード又は複数ワードごとに有する連想メモリにおいて、 対応するマスク情報がマスク有効状態の場合に記憶デー
   タの１ビット又は複数ビットを検索対象から除外する１
   次検索を当該記憶データの１ワードごとに外部から入力
   された検索データを用いて行った結果、選出されるべき
   データとして１つ又は複数のワードが選出された際、当
   該選出されたワードに対応するマスク情報同士をマスク
   有効状態を真とした論理積を行った一致マスク論理積情
   報と前記検索データとの第１の論理演算を行う手段を有
   する第１の連想メモリと、前記第１の連想メモリの対応
   するアドレスのワードに格納されている記憶データを格
   納している第２の連想メモリを有し、 外部から与えられた検索データを第１の連想メモリに入
   力し論理演算結果を得る１次検索と、前記論理演算結果
   を前記第２の連想メモリの検索データとして入力し前記
   論理演算結果と前記記憶データのビット情報に一致する
   ワードを選択する２次検索を行うこと、を特徴とする連
   想メモリ。
7. 【請求項７】 前記第１の連想メモリが出力する前記論
   理演算結果を、１つ又は複数の記憶手段に格納し、該記
   憶手段の出力を前記第２の記憶データに入力することに
   より、前記第１の連想メモリによる検索と、前記第２の
   連想メモリによる検索を並列に実行すること、を特徴と
   する請求項６の連想メモリ。
8. 【請求項８】 記憶データの１ビット又は複数ビットご
   とに検索対象から除外するか否かを、有効状態、無効状
   態により設定可能なマスク情報を当該記憶データの１ワ
   ード又は複数ワードごとに有する連想メモリにおいて、 対応するマスク情報がマスク有効状態の場合に記憶デー
   タの１ビット又は複数ビットを検索対象から除外する１
   次検索を当該記憶データの１ワードごとに外部から入力
   された検索データを用いて行った結果１つ又は複数の記
   憶データが前記検索データと一致したとき、検索データ
   に対して一致した記憶データに対応するマスク情報のす
   べての中で検索対象から除外するよう設定された記憶情
   報のビット数が最小であるマスク情報を中間情報として
   生成し、該中間情報と前記検索情報との前記第１の論理
   演算を行った結果を演算結果出力線に出力する第１の検
   索手段と、 演算結果出力線に一致する前記記憶データを識別する信
   号を出力する第２の検索手段とを有すること、を特徴と
   する連想メモリ。
9. 【請求項９】 前記１次検索の際に対応する前記マスク
   情報により検索対象から除外される前記記憶データの１
   ビット又は複数のビットに特定ビット・パターンを格納
   していること、を特徴とする請求項８の連想メモリ。
10. 【請求項１０】 前記第２の検索手段において、前記１
    次検索の際に対応する前記マスク情報により検索対象か
    ら除外される前記記憶データの１ビット又は複数のビッ
    トを特定ビット・パターンとみなして検索を行い前記演
    算結果出力線と一致したワードを選出すること、を特徴
    とする請求項８の連想メモリ。
11. 【請求項１１】 前記特定ビット・パターンは、すべて
    の当該ビットが記憶データの無効状態により構成されて
    いること、を特徴とする請求項９又は１０の連想メモ
    リ。
12. 【請求項１２】 前記第１の検索手段が、記憶データ１
    語ごとに検索データとマスク情報を付加した該記憶デー
    タが一致するときに有効状態となる一致線を有し、か
    つ、一つ又は複数の記憶データが該検索データと一致し
    たとき、一致した記憶データに対応するマスク情報のす
    べてに対してマスク情報の有効状態を真とする論理積演
    算結果を中間情報として生成し、当該中間情報のビット
    がマスク情報の無効状態ならば前記検索データの同じビ
    ット位置の情報を、当該中間情報のビットがマスク情報
    の有効状態ならば記憶データの無効状態を、演算結果出
    力線の同じビット位置に出力する演算結果とする演算結
    果出力回路を有する演算結果出力機能付連想メモリによ
    り構成されること、を特徴とする請求項８、９、１０又
    は１１の連想メモリ。
13. 【請求項１３】 前記第１の検索手段において、演算結
    果出力線の情報を格納する第１の記憶手段と、外部から
    の検索情報と第１の記憶手段の出力信号とを選択し検索
    データとして入力する選択手段と、第１の記憶手段の出
    力信号が検索データとして選択されているときには対応
    するマスク情報がマスク有効状態である前記記憶データ
    の１ビット又は複数ビットを検索対象から除外する機能
    を無効化して前記検索データと当該記憶データを比較し
    た結果を対応する前記一致線に出力する比較手段とを有
    することにより、第２の検索手段の構成要素を第１の検
    索手段の構成要素と共有すること、を特徴とする請求項
    ８、９、１０又は１１の連想メモリ。
14. 【請求項１４】 前記第１の検索手段において、演算結
    果出力線の情報を格納する第１の記憶手段と、外部から
    の検索情報と第１の記憶手段の出力信号とを選択し検索
    データとして入力する選択手段と、第１の記憶手段の出
    力信号が検索データとして選択されているときには対応
    するマスク情報がマスク有効状態である前記記憶データ
    の１ビット又は複数ビットを記憶データの無効状態とみ
    なして前記検索データと当該記憶データを比較した結果
    を対応する前記一致線に出力する比較手段とを有するこ
    とにより、第２の検索手段の構成要素を第１の検索手段
    の構成要素と共有すること、を特徴とする請求項８、
    ９、１０又は１１の連想メモリ。
15. 【請求項１５】 記憶データの１ビット又は複数ビット
    ごとに検索対象から除外するか否かを、有効状態、無効
    状態により設定するマスク情報を当該記憶データ１ワー
    ド又は複数ワードごとに有する連想メモリに経路情報を
    格納するルータにおいて、ワードごとにマスク情報がマ
    スク有効状態の場合に対応する当該記憶データの１ビッ
    ト又は複数ビットを検索対象から除外する１次検索を入
    力転送データの目的地ネットワーク・アドレスを検索デ
    ータとして行った結果一つ又は複数の経路情報が一致し
    たとき、目的地ネットワーク・アドレスに対して一致し
    た記憶データに対応するマスク情報同士をマスク有効状
    態を真とした論理積を行うことで生成した一致マスク論
    理積情報と前記検索データとの第１の論理演算を行った
    結果を演算結果出力線に出力する第１の検索手段と、 演算結果出力線の情報と一致する記憶データを有する前
    記経路情報を識別する一致信号を出力する第２の検索手
    段と、 前記一致信号により前記入力転送データの転送先アドレ
    スを決定する手段と、 前記入力転送データを前記転送先アドレスに転送する手
    段と、を備えたこと、を特徴とするルータ。
16. 【請求項１６】 記憶データの１ビット又は複数ビット
    ごとに検索対象から除外するか否かを、有効状態、無効
    状態により設定するマスク情報を当該記憶データ１ワー
    ド又は複数ワードごとに有する経路情報を複数格納する
    経路情報テーブルを有するルータにおいて、 ワードごとにマスク情報がマスク有効状態の場合に対応
    する当該記憶データの１ビット又は複数ビットを検索対
    象から除外する１次検索を入力転送データの目的地ネッ
    トワーク・アドレスを検索データとして行った結果一つ
    又は複数の経路情報が一致したとき、目的地ネットワー
    ク・アドレスに対して一致した記憶データに対応するマ
    スク情報同士をマスク有効状態を真とした論理積を行う
    ことで生成した一致マスク論理積情報と前記検索データ
    との第１の論理演算を行い演算結果出力信号を発生し、
    演算結果出力信号と一致する記憶データを有する前記経
    路情報を識別する一致信号を発生し、前記一致信号によ
    り前記入力転送データの転送先アドレスを決定し、前記
    入力転送データを前記転送先アドレスに転送することを
    特徴とするルータ。
17. 【請求項１７】 請求項１５又は１６の前記ルータを介
    してネットワークに接続された機器間でデータ通信を行
    うこと、を特徴とするネットワークシステム。