JP2002050875A - Low-temperature sintered ceramic multilayer substrate - Google Patents

Low-temperature sintered ceramic multilayer substrate

Info

Publication number
JP2002050875A
JP2002050875A JP2000238899A JP2000238899A JP2002050875A JP 2002050875 A JP2002050875 A JP 2002050875A JP 2000238899 A JP2000238899 A JP 2000238899A JP 2000238899 A JP2000238899 A JP 2000238899A JP 2002050875 A JP2002050875 A JP 2002050875A
Authority
JP
Japan
Prior art keywords
film resistor
thick film
low
thick
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000238899A
Other languages
Japanese (ja)
Inventor
Masashi Fukaya
昌志 深谷
Akihiro Hidaka
明弘 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2000238899A priority Critical patent/JP2002050875A/en
Publication of JP2002050875A publication Critical patent/JP2002050875A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Non-Adjustable Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce resistance change over aging of a thick-film resistor (occurrence/expansion of micro crack) even if an inner-layer wiring conductor is wired in a region directly below the thick-film resistor, related to a low- temperature sintered ceramics multilayer substrate where the thick-film resistor is formed on the substrate surface. SOLUTION: The relationship between a thermal expansion coefficient T1 of an inner-layer wiring conductor 13, a thermal expansion coefficient T2 of a ceramics layer 22, and a thermal expansion coefficient T3 of a thick-film resistor 24 of a low-temperature sintered ceramics multilayer substrate 21 is T1>T2 while 2.5×10-6/ deg.C>=T2-T3>=0.5×10-6/ deg.C. The thick-film resistor 24 has, as main components, RuO2 and SiO2-B2O3-K2O glass. Related to the composition of the glass, 60 wt.%<=SiO2<=85 wt.%, 15 wt.%>=B2O3<=40 wt.%, 0.1 wt.%<=K2O<=10 wt.%, impurity >=3 wt.%. The ceramics layer 22 is formed by mixing a CaO-Al2O3-SiO2-B2O3 glass with Al2O3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板表面に厚膜抵
抗体を形成した低温焼成セラミック多層基板に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low temperature fired ceramic multilayer substrate having a thick film resistor formed on a substrate surface.

【0002】[0002]

【従来の技術】800℃〜1000℃で焼成する低温焼
成セラミック多層基板は、1600℃前後で焼成するア
ルミナ基板と比較して、誘電率が低く、信号処理の高
速化が可能であると共に、セラミックと同時焼成する
配線導体として導通抵抗の小さいAg系導体、Cu等の
低融点金属を用いることができる等の利点があり、近年
益々需要が増大しつつある。この低温焼成セラミック多
層基板には、図8に示すように、基板内層に内層配線導
体11を形成し、基板表面に厚膜抵抗体12を形成した
ものがある。厚膜抵抗体12としては、例えばRuO2
系の厚膜抵抗体ペーストを用いて厚膜抵抗体パターンを
印刷し、これを900℃前後で焼成したものが用いられ
る。一般に、焼成後の厚膜抵抗体12は、抵抗値がばら
ついているため、焼成後に厚膜抵抗体12をレーザトリ
ミング法等でトリミングしてトリミング溝14(図9参
照)を形成し、抵抗値を調整するようにしている。
2. Description of the Related Art A low-temperature fired ceramic multilayer substrate fired at 800 ° C. to 1000 ° C. has a lower dielectric constant than a alumina substrate fired at around 1600 ° C., enables a high-speed signal processing, and has a high performance. There is an advantage that an Ag-based conductor having a low conduction resistance and a low-melting-point metal such as Cu can be used as a wiring conductor co-fired, and the demand has been increasing in recent years. As shown in FIG. 8, this low-temperature fired ceramic multilayer substrate has an inner layer wiring conductor 11 formed in the inner layer of the substrate and a thick film resistor 12 formed on the substrate surface. As the thick film resistor 12, for example, RuO 2
A thick film resistor pattern is printed using a system thick film resistor paste, which is fired at around 900 ° C. is used. In general, the resistance of the fired thick film resistor 12 varies, so that after firing, the thick film resistor 12 is trimmed by a laser trimming method or the like to form a trimming groove 14 (see FIG. 9), and the resistance value is increased. To adjust.

【0003】[0003]

【発明が解決しようとする課題】近年の高密度配線化の
要求により、内層配線導体11の間隔を狭くする必要が
あるため、厚膜抵抗体12の直下の領域にも内層配線導
体11の一部を配線する場合が多くなってきている。し
かし、この構成では、厚膜抵抗体12のトリミング時に
トリミング溝14の周辺に発生したマイクロクラックが
比較的短期間で伸展しやすいという欠点がある。以下、
この理由を説明する。
The recent demand for high-density wiring requires that the distance between the inner wiring conductors 11 be narrowed. In many cases, the wiring of the parts is increasing. However, this configuration has a drawback that the microcracks generated around the trimming groove 14 during the trimming of the thick film resistor 12 are easily extended in a relatively short period of time. Less than,
The reason will be described.

【0004】従来、厚膜抵抗体12の熱膨張係数は、低
温焼成セラミック13の熱膨張係数(例えば5.8×1
-6/℃)とほぼ同じであるが、内層配線導体11の熱
膨張係数は低温焼成セラミック13の熱膨張係数よりも
かなり大きい(例えばAg100wt%の導体の熱膨張
係数は19×10-6/℃)。このため、焼成後の低温焼
成セラミック13の応力分布は、内層配線導体11の真
上の領域では、内層配線導体11の収縮によって圧縮応
力が発生し、内層配線導体11間の領域では、その両側
の内層配線導体11の収縮によって内層配線導体11間
の間隔が広げられるため、引張り応力が発生する。
Conventionally, the thermal expansion coefficient of the thick film resistor 12 is determined by the thermal expansion coefficient of the low-temperature fired ceramic 13 (for example, 5.8 × 1).
0 −6 / ° C.), but the thermal expansion coefficient of the inner-layer wiring conductor 11 is considerably larger than the thermal expansion coefficient of the low-temperature fired ceramic 13 (for example, the thermal expansion coefficient of an Ag 100 wt% conductor is 19 × 10 −6). / ° C). For this reason, the stress distribution of the fired low-temperature ceramic 13 is such that a compressive stress is generated due to shrinkage of the inner wiring conductor 11 in a region directly above the inner wiring conductor 11, and a compressive stress is generated in a region between the inner wiring conductors 11 on both sides thereof. Since the distance between the inner wiring conductors 11 is widened by the shrinkage of the inner wiring conductor 11, the tensile stress is generated.

【0005】一方、厚膜抵抗体12は、低温焼成セラミ
ック13から引張り力、圧縮力を受けるため、厚膜抵抗
体12の応力分布は、低温焼成セラミック13の応力分
布と同じとなり、厚膜抵抗体12でも内層配線導体11
間の領域に引張り応力が働くようになる。このように、
厚膜抵抗体12に引張り応力が加わった状態では、レー
ザトリミング時の熱歪によりトリミング溝14の周辺に
マイクロクラックが発生しやすく、しかも、このマイク
ロクラックが引張り応力によって比較的短期間で伸展し
やすい。このようなマイクロクラックの発生・伸展は、
厚膜抵抗体12の抵抗値を経時変化させて、回路の電気
的特性を劣化させる原因となる。
On the other hand, since the thick-film resistor 12 receives a tensile force and a compressive force from the low-temperature fired ceramic 13, the stress distribution of the thick-film resistor 12 becomes the same as the stress distribution of the low-temperature fired ceramic 13. In the body 12, the inner layer wiring conductor 11
The tensile stress acts on the region between them. in this way,
When a tensile stress is applied to the thick film resistor 12, micro cracks are easily generated around the trimming groove 14 due to thermal strain during laser trimming, and the micro cracks are extended in a relatively short time due to the tensile stress. Cheap. The occurrence and extension of such micro cracks
The resistance value of the thick film resistor 12 is changed over time, which causes deterioration of the electrical characteristics of the circuit.

【0006】この問題を回避するために、厚膜抵抗体1
2の直下の領域に内層配線導体11を配線しないように
設計することが考えられるが、このようにすると、厚膜
抵抗体12の直下の領域を内層配線導体11の配線スペ
ースとして利用できないため、配線密度が低下して、高
密度配線化の要求を満たすことができない。
In order to avoid this problem, the thick film resistor 1
It is conceivable to design such that the inner layer wiring conductor 11 is not wired in the area immediately below the second wiring conductor 2. However, in this case, the area immediately below the thick film resistor 12 cannot be used as a wiring space for the inner layer wiring conductor 11. The wiring density decreases, and the demand for high-density wiring cannot be satisfied.

【0007】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、厚膜抵抗体の直下の
領域に内層配線導体を配線しても、厚膜抵抗体の抵抗値
の経時変化(マイクロクラックの発生・伸展)を少なく
することができ、厚膜抵抗体の抵抗安定性を確保しなが
ら、高密度配線化の要求を満たすことができる低温焼成
セラミック多層基板を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and accordingly, it is an object of the present invention to provide a semiconductor device in which an internal wiring conductor is provided in a region immediately below a thick film resistor. A low-temperature fired ceramic multilayer substrate that can reduce the time-dependent change (generation and extension of microcracks) of the thick film resistor and can satisfy the demand for high-density wiring while securing the resistance stability of the thick-film resistor. It is in.

【0008】[0008]

【課題を解決するための手段】本発明者らは、内層配線
導体、低温焼成セラミック、厚膜抵抗体の熱膨張係数を
種々変化させて、厚膜抵抗体に発生する応力を解析した
結果、上記目的を達成するためには、請求項1のよう
に、内層配線導体の熱膨張係数T1 と低温焼成セラミッ
クの熱膨張係数T2 と厚膜抵抗体の熱膨張係数T3 との
関係を次のように設定すれば良いことが判明した。 T1 >T2 、且つ、 2.5×10-6/℃≧T2 −T3 ≧0.5×10-6/℃
The present inventors analyzed the stress generated in the thick film resistor by variously changing the thermal expansion coefficient of the inner layer wiring conductor, the low temperature fired ceramic, and the thick film resistor. In order to achieve the above object, the relationship between the thermal expansion coefficient T1 of the inner wiring conductor, the thermal expansion coefficient T2 of the low-temperature fired ceramic, and the thermal expansion coefficient T3 of the thick film resistor is as follows. It turned out that it should be set to. T1> T2 and 2.5 × 10 −6 /°C≧T2−T3≧0.5×10 −6 / ° C

【0009】従来構造のものは、内層配線導体の熱膨張
係数T1 が低温焼成セラミックの熱膨張係数T2 よりも
大きいが、低温焼成セラミックの熱膨張係数T2 と厚膜
抵抗体の熱膨張係数T3 とがほぼ同一であったため、厚
膜抵抗体に引張り応力が発生していた。
In the conventional structure, the thermal expansion coefficient T1 of the inner layer wiring conductor is larger than the thermal expansion coefficient T2 of the low-temperature fired ceramic, but the thermal expansion coefficient T2 of the low-temperature fired ceramic and the thermal expansion coefficient T3 of the thick film resistor are different. Were almost the same, and tensile stress was generated in the thick film resistor.

【0010】これに対し、本発明のように、厚膜抵抗体
の熱膨張係数T3 を低温焼成セラミックの熱膨張係数T
2 よりも小さくすると、内層配線導体の影響がなけれ
ば、低温焼成セラミックから厚膜抵抗体に圧縮応力が作
用するようになる。従って、厚膜抵抗体の熱膨張係数T
3 を低温焼成セラミックの熱膨張係数T2 よりも小さく
すれば、内層配線導体から低温焼成セラミックに引張り
応力が作用しても、低温焼成セラミックと厚膜抵抗体と
の間の熱膨張係数の差による圧縮応力によって、内層配
線導体から低温焼成セラミックを介して厚膜抵抗体に作
用する引張り応力を減少又はキャンセルすることができ
る。
On the other hand, as in the present invention, the thermal expansion coefficient T3 of the thick film resistor is changed to the thermal expansion coefficient T
If it is smaller than 2, compressive stress will act on the thick-film resistor from the low-temperature fired ceramics without the influence of the inner layer wiring conductor. Therefore, the thermal expansion coefficient T of the thick film resistor
3 is smaller than the thermal expansion coefficient T2 of the low-temperature fired ceramic, even if a tensile stress acts on the low-temperature fired ceramic from the inner layer wiring conductor, the difference in the thermal expansion coefficient between the low-temperature fired ceramic and the thick film resistor results. The compressive stress can reduce or cancel the tensile stress acting on the thick film resistor from the inner wiring conductor via the low-temperature fired ceramic.

【0011】本発明者らの試験結果によれば、T2 −T
3 ≧0.5×10-6/℃とすれば、厚膜抵抗体に作用す
る引張り応力を、実用上、影響の少ないレベルにまで減
少させることができ、厚膜抵抗体の抵抗値の経時変化
(マイクロクラックの発生・伸展)を少なくすることが
できる。
According to the test results of the present inventors, T 2 −T
If 3 ≧ 0.5 × 10 −6 / ° C., the tensile stress acting on the thick-film resistor can be reduced to a level that has little effect in practical use, and the resistance value of the thick-film resistor over time can be reduced. Changes (generation / extension of microcracks) can be reduced.

【0012】この場合、T2 −T3 を大きくするほど、
厚膜抵抗体に作用する引張り応力が小さくなり、T2 −
T3 を更に大きくすれば、厚膜抵抗体に作用する応力が
圧縮応力のみとなるため、T2 −T3 を大きくするほ
ど、マイクロクラックの発生・伸展を防止する効果が大
きくなり、厚膜抵抗体の抵抗安定性が向上する。しか
し、T2 −T3 が大きくなり過ぎると、厚膜抵抗体に作
用する圧縮応力が大きくなり過ぎ、レーザトリミング時
にトリミング溝の周辺が圧縮応力によって欠ける不具合
(チッピング)が発生し、歩留りが著しく低下する。
[0012] In this case, as T2-T3 is increased,
The tensile stress acting on the thick film resistor is reduced, and T2-
If T3 is further increased, the stress acting on the thick film resistor becomes only the compressive stress. Therefore, as T2 -T3 is increased, the effect of preventing the generation and extension of microcracks increases, and Resistance stability is improved. However, if T2 -T3 becomes too large, the compressive stress acting on the thick film resistor becomes too large, and the periphery of the trimming groove is chipped by the compressive stress during laser trimming (chipping), resulting in a significant decrease in yield. .

【0013】本発明者らの試験結果によれば、T2 −T
3 ≦2.5×10-6/℃とすれば、厚膜抵抗体に作用す
る圧縮応力が大きくなり過ぎることはなく、レーザトリ
ミング時にチッピングが発生しないことが確認されてい
る。
According to the test results of the present inventors, T 2 -T
If 3 ≦ 2.5 × 10 −6 / ° C., it is confirmed that the compressive stress acting on the thick film resistor does not become too large, and that no chipping occurs during laser trimming.

【0014】一般に、厚膜抵抗体は、その温度特性と抵
抗値範囲の広さで、Ru酸化物とガラスとの混合物が一
般的に用いられている。しかし、従来の厚膜抵抗体に用
いられているガラスは、以下の理由で、鉛(Pb)を含
有していた。
In general, a thick film resistor is generally made of a mixture of Ru oxide and glass because of its temperature characteristics and wide range of resistance value. However, the glass used in the conventional thick film resistor contains lead (Pb) for the following reasons.

【0015】(1) 厚膜抵抗体の電気抵抗は、導電物質
(Ru酸化物)の微粉末どうしの接触による抵抗と、導
電物質間のガラスの薄い膜を通じて得られる抵抗の両方
で成り立っている。しかし、100kΩ/□以上の高抵
抗の厚膜抵抗体を形成する場合は、導電物質を少なくす
るため、導電物質間のガラスの膜を通じて得られる抵抗
が支配的となり、焼成過程の僅かな変動で抵抗値が変化
しやすい。この対策のために、RuO2 より抵抗率が高
いPb2 Ru2 6 、Bi2 Ru2 7 等のRu複合酸
化物を導電物質として用いて、導電物質の配合割合を多
くすることで、導電物質の接触による電気伝導の割合を
多くする方法が採用されている。
(1) The electric resistance of the thick film resistor is made up of both the resistance due to the contact between the fine powders of the conductive material (Ru oxide) and the resistance obtained through a thin glass film between the conductive materials. . However, when forming a high-resistance thick-film resistor of 100 kΩ / □ or more, the resistance obtained through a glass film between the conductive materials becomes dominant in order to reduce the amount of the conductive material. The resistance value is easy to change. As a countermeasure for this, by using a Ru composite oxide such as Pb 2 Ru 2 O 6 or Bi 2 Ru 2 O 7 having a higher resistivity than RuO 2 as a conductive substance, and increasing the compounding ratio of the conductive substance, A method of increasing the ratio of electric conduction due to contact with a conductive substance has been adopted.

【0016】しかし、Ru複合酸化物は焼成過程で部分
的に分解し、厚膜抵抗体の特性を不安定にしてしまう。
例えば、Bi2 Ru2 7 の場合は、次のように分解す
る。Bi2 Ru2 7 →2RuO2 +Bi2 3この分
解により、厚膜抵抗体中にRuO2 とBi2 Ru2 7
とが混在する。このような分解を防ぐために、厚膜抵抗
体のガラスにPbO含有ガラスを用いる必要がある。
However, the Ru composite oxide is partially decomposed during the firing process, and makes the characteristics of the thick film resistor unstable.
For example, in the case of Bi 2 Ru 2 O 7 , the decomposition is performed as follows. Bi 2 Ru 2 O 7 → 2RuO 2 + Bi 2 O 3 By this decomposition, RuO 2 and Bi 2 Ru 2 O 7 are contained in the thick film resistor.
And are mixed. In order to prevent such decomposition, it is necessary to use PbO-containing glass for the glass of the thick film resistor.

【0017】(2) 厚膜抵抗体のガラスにPbOを含ませ
ると、ガラスの融点や熱膨張係数等の特性を容易に調整
することができ、厚膜抵抗体の特性調整が容易である。
しかし、環境問題から、鉛の使用は好ましくないため、
鉛を使用しない厚膜抵抗体を用いることが望ましい。
(2) When PbO is contained in the glass of the thick film resistor, characteristics such as the melting point and the thermal expansion coefficient of the glass can be easily adjusted, and the characteristics of the thick film resistor can be easily adjusted.
However, due to environmental concerns, the use of lead is not preferred,
It is desirable to use a thick film resistor that does not use lead.

【0018】そこで、請求項2のように、厚膜抵抗体
を、RuO2 とSiO2 −B2 3 −K2 Oガラスとの
混合物で構成し、このガラスの組成を次のようにすると
良い。 60wt%≦SiO2 ≦85wt% 15wt%≦B2 3 ≦40wt% 0.1wt%≦K2 O≦10wt% 不純物≦3wt%
Therefore, the thick film resistor is made of a mixture of RuO 2 and SiO 2 —B 2 O 3 —K 2 O glass, and the composition of this glass is as follows. good. 60 wt% ≦ SiO 2 ≦ 85 wt% 15 wt% ≦ B 2 O 3 ≦ 40 wt% 0.1 wt% ≦ K 2 O ≦ 10 wt% Impurities ≦ 3 wt%

【0019】厚膜抵抗体は、ほとんどの場合、900℃
以下で焼成され、一般的には850℃程度で焼成される
ことが多い。これは、セラミック基板の表層導体とし
て、Ag、Au等の低融点金属を用いるためと、RuO
2 の蒸発防止のためである。厚膜抵抗体を850℃で焼
成するためには、厚膜抵抗体に含まれるガラスの転移点
が650℃以下であることが望ましい。
Thick film resistors are usually 900 ° C.
It is fired below, and is generally often fired at about 850 ° C. This is because a low-melting-point metal such as Ag or Au is used as the surface conductor of the ceramic substrate.
This is to prevent evaporation of 2 . In order to fire the thick film resistor at 850 ° C., it is desirable that the glass included in the thick film resistor has a transition point of 650 ° C. or less.

【0020】この厚膜抵抗体に含まれるSiO2 −B2
3 −K2 Oガラスは、上記の組成とすることで、ガラ
ス転移点が650℃以下となり、850℃で焼成するこ
とができる。この場合、ガラス中のK2 Oがガラス転移
点を下げる役割を果たすため、K2 Oが0.1wt%よ
りも少ないと、ガラス転移点が650℃よりも高くなっ
てしまい、厚膜抵抗体を850℃で焼成することが困難
である。K2 Oの他に、Na2 O、Li2 O等でもガラ
ス転移点を下げることができるが、Na2 OやLi2
を使用すると、抵抗温度係数がマイナス側に大きく変化
するため、厚膜抵抗体の温度特性が悪化する。この点、
2 Oを使用すれば、厚膜抵抗体の温度特性を悪化させ
ることなく、ガラス転移点を下げることができる。
The SiO 2 -B 2 contained in the thick film resistor
With the above composition, the O 3 -K 2 O glass has a glass transition point of 650 ° C. or less and can be fired at 850 ° C. In this case, since K 2 O in glass plays a role of lowering the glass transition point, if K 2 O is less than 0.1 wt%, the glass transition point becomes higher than 650 ° C. At 850 ° C. is difficult. Other K 2 O, Na 2 O, it is possible to lower the glass transition point in the Li 2 O, etc., Na 2 O and Li 2 O
Is used, since the temperature coefficient of resistance greatly changes to the negative side, the temperature characteristics of the thick film resistor deteriorate. In this regard,
If K 2 O is used, the glass transition point can be lowered without deteriorating the temperature characteristics of the thick film resistor.

【0021】但し、ガラス中のK2 Oの配合量が多くな
りすぎると、ガラスの熱膨張係数が大きくなるため、K
2 Oの配合量を不必要に多くすることは好ましくない。
ガラス中のK2 Oの配合量が10wt%以下であれば、
ガラスの熱膨張係数が6.0×10-6/℃以下となり、
RuO2 (熱膨張係数:5〜6×10-6/℃)と混合し
た厚膜抵抗体の熱膨張係数T3 が6.0×10-6/℃以
下となる。これにより、厚膜抵抗体の熱膨張係数T3 を
低温焼成セラミックの熱膨張係数T2 よりも小さくし
て、2.5×10-6/℃≧T2 −T3 ≧0.5×10-6
/℃の条件を満たすことができる。
However, if the amount of K 2 O in the glass is too large, the coefficient of thermal expansion of the glass becomes large.
It is not preferable to increase the amount of 2 O unnecessarily.
If the amount of K 2 O in the glass is 10 wt% or less,
The glass has a thermal expansion coefficient of 6.0 × 10 −6 / ° C. or less,
The thermal expansion coefficient T3 of the thick film resistor mixed with RuO 2 (coefficient of thermal expansion: 5 to 6 × 10 −6 / ° C.) is 6.0 × 10 −6 / ° C. or less. As a result, the thermal expansion coefficient T3 of the thick film resistor is made smaller than the thermal expansion coefficient T2 of the low-temperature fired ceramic, and 2.5 × 10 -6 / ° C ≧ T2 -T3 ≧ 0.5 × 10 -6
/ ° C can be satisfied.

【0022】また、請求項3のように、低温焼成セラミ
ックとして、CaO−Al2 3 −SiO2 −B2 3
ガラスとAl2 3 との混合物を用いると良い。この組
成の低温焼成セラミックは、高速焼成が可能で、低誘電
率(信号の高速化)、低熱膨張係数(Siチップのダイ
レクトボンディング性)等の特長があり、焼結終了時に
耐熱性の高いアノーサイトを生成するため、熱処理にも
強い。このため、焼結済みのセラミック基板上に厚膜抵
抗体を後焼成しても、セラミック基板の特性が劣化しな
い。勿論、セラミック基板と厚膜抵抗体とを同時焼成す
ることも可能である。
Further, as a low-temperature firing ceramic, CaO-Al 2 O 3 -SiO 2 -B 2 O 3
It is preferable to use a mixture of glass and Al 2 O 3 . Low-temperature fired ceramics of this composition can be fired at a high speed, have characteristics such as a low dielectric constant (high-speed signal), a low coefficient of thermal expansion (direct bonding of Si chips), and have high heat resistance at the end of sintering. Because it generates sites, it is also strong in heat treatment. Therefore, even if the thick film resistor is post-fired on the sintered ceramic substrate, the characteristics of the ceramic substrate do not deteriorate. Of course, the ceramic substrate and the thick film resistor can be simultaneously fired.

【0023】[0023]

【発明の実施の形態】まず、図1及び図2に基づいて本
発明の一実施形態における低温焼成セラミック多層基板
21の構成を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the structure of a low-temperature fired ceramic multilayer substrate 21 according to an embodiment of the present invention will be described with reference to FIGS.

【0024】低温焼成セラミック多層基板21のセラミ
ック層22は、CaO−Al2 3−SiO2 −B2
3 系ガラス:50〜65wt%(好ましくは60wt
%)とAl2 3 :50〜35wt%(好ましくは40
wt%)とを混合して作った低温焼成セラミックからな
り、この低温焼成セラミックのスラリーをドクターブレ
ード法でテープ成形して得られたグリーンシートを複数
枚積層したものである。その他、低温焼成セラミックと
しては、例えば、MgO−Al2 3 −SiO2−B2
3 系のガラス粉末とAl2 3 粉末との混合物、又
は、SiO2 −B23 系のガラス粉末とAl2 3
末との混合物、結晶化ガラス系等を用いても良く、要
は、800〜1000℃で焼成できる低温焼成セラミッ
クを用いれば良い。
The ceramic layer 22 of the low-temperature fired ceramic multilayer substrate 21 is made of CaO--Al 2 O 3 --SiO 2 --B 2 O
3 series glass: 50 to 65 wt% (preferably 60 wt%
%) And Al 2 O 3 : 50 to 35 wt% (preferably 40 wt%).
(wt.%) and a plurality of green sheets obtained by tape-forming a slurry of the low-temperature fired ceramic by a doctor blade method. Other low-temperature fired ceramics include, for example, MgO—Al 2 O 3 —SiO 2 —B 2
A mixture of an O 3 -based glass powder and an Al 2 O 3 powder, or a mixture of a SiO 2 -B 2 O 3 -based glass powder and an Al 2 O 3 powder, a crystallized glass, or the like may be used. In short, a low-temperature fired ceramic that can be fired at 800 to 1000 ° C. may be used.

【0025】この低温焼成セラミック多層基板21の内
層には、内層配線導体23が形成されている。この内層
配線導体23は、Ag、Ag/Pd、Ag/Pt等のA
g系導体、Au系導体、Cu系導体等の低融点金属のペ
ーストをセラミック層22(グリーンシート)上に印刷
して、セラミック層22と同時焼成したものである。ま
た、各層のセラミック層22には、層間を電気的に接続
するビアホール(図示せず)が形成され、このビアホー
ルに、上記低融点金属のペーストが充填され、同時焼成
されている。
An inner wiring conductor 23 is formed in an inner layer of the low-temperature fired ceramic multilayer substrate 21. This inner layer wiring conductor 23 is made of A such as Ag, Ag / Pd, Ag / Pt or the like.
A paste of a low-melting-point metal such as a g-based conductor, an Au-based conductor, or a Cu-based conductor is printed on the ceramic layer 22 (green sheet) and fired simultaneously with the ceramic layer 22. Further, via holes (not shown) for electrically connecting the layers are formed in the ceramic layer 22 of each layer, and the via holes are filled with the paste of the low-melting-point metal and fired simultaneously.

【0026】この低温焼成セラミック多層基板21の表
面には、厚膜抵抗体24を接続するための電極パターン
25や配線パターン等の厚膜導体が印刷・焼成されてい
る。電極パターン25等の厚膜導体は、Ag、Ag/P
d、Ag/Pt等のAg系導体、Au系導体、Cu系導
体等の低融点金属のペーストを印刷・焼成したものであ
る。電極パターン25等の厚膜導体は、低温焼成セラミ
ック多層基板21の焼成後に後付けで印刷・焼成しても
良いが、低温焼成セラミック多層基板21と同時焼成し
ても良い。
On the surface of the low-temperature fired ceramic multilayer substrate 21, a thick film conductor such as an electrode pattern 25 or a wiring pattern for connecting the thick film resistor 24 is printed and fired. Thick film conductors such as the electrode pattern 25 are made of Ag, Ag / P
d. A paste of a low melting point metal such as an Ag-based conductor such as Ag / Pt, an Au-based conductor, or a Cu-based conductor is printed and fired. The thick film conductor such as the electrode pattern 25 may be printed and fired after the low temperature fired ceramic multilayer substrate 21 is fired, or may be fired simultaneously with the low temperature fired ceramic multilayer substrate 21.

【0027】更に、低温焼成セラミック多層基板21の
表面には、電極パターン25に跨がって厚膜抵抗体24
が印刷・焼成されている。この厚膜抵抗体24は、Ru
2とSiO2 −B2 3 −K2 Oガラスを主成分と
し、SiO2 −B2 3 −K2Oガラスの組成は、60
wt%≦SiO2 ≦85wt%、15wt%≦B2 3
≦40wt%、0.1wt%≦K2 O≦10wt%、不
純物≦3wt%となっている。この厚膜抵抗体24は、
電極パターン25等の厚膜導体の印刷・焼成後に印刷・
焼成したり、或は、厚膜導体と同時焼成しても良い。焼
成後の厚膜抵抗体24は、抵抗値がばらついているた
め、焼成後に厚膜抵抗体24をレーザトリミング法等で
トリミングしてトリミング溝26(図2参照)を形成
し、抵抗値を調整するようにしている。
Further, on the surface of the low-temperature fired ceramic multilayer substrate 21, a thick film resistor 24
Are printed and fired. This thick film resistor 24 is made of Ru
O 2 and SiO 2 —B 2 O 3 —K 2 O glass are the main components, and the composition of SiO 2 —B 2 O 3 —K 2 O glass is 60
wt% ≦ SiO 2 ≦ 85 wt%, 15 wt% ≦ B 2 O 3
≦ 40 wt%, 0.1 wt% ≦ K 2 O ≦ 10 wt%, and impurities ≦ 3 wt%. This thick film resistor 24 is
Printing and firing of thick film conductors such as electrode pattern 25
It may be fired or fired simultaneously with the thick film conductor. Since the thickness of the thick film resistor 24 after firing varies, the thickness of the thick film resistor 24 is trimmed by laser trimming or the like after firing to form a trimming groove 26 (see FIG. 2), and the resistance is adjusted. I am trying to do it.

【0028】尚、厚膜抵抗体24に含ませるガラスは、
SiO2 −B2 3 −K2 Oガラスに限定されず、他の
組成のガラスを用いても良く、また、RuO2 以外の導
電低成分を用いても良い。
The glass contained in the thick film resistor 24 is as follows.
The glass is not limited to SiO 2 —B 2 O 3 —K 2 O glass, and a glass having another composition may be used, or a low conductive component other than RuO 2 may be used.

【0029】厚膜抵抗体24の直下の領域には、内層配
線導体23の少なくとも一部が配線されている。更に、
本実施形態では、厚膜抵抗体24の抵抗値の経時変化
(マイクロクラックの発生・伸展)を少なくするため
に、内層配線導体23の熱膨張係数T1 とセラミック層
22の熱膨張係数T2 と厚膜抵抗体24の熱膨張係数T
3との関係を次のように設定している。
At least a part of the inner-layer wiring conductor 23 is wired in a region immediately below the thick film resistor 24. Furthermore,
In the present embodiment, in order to reduce the change with time of the resistance value of the thick film resistor 24 (the occurrence and extension of microcracks), the thermal expansion coefficient T1 of the inner wiring conductor 23 and the thermal expansion coefficient T2 of the ceramic layer 22 are determined. Thermal expansion coefficient T of the film resistor 24
The relationship with 3 is set as follows.

【0030】T1 >T2 、且つ、2.5×10-6/℃≧
T2 −T3 ≧0.5×10-6/℃ところで、厚膜抵抗体
24の抵抗値の経時変化(マイクロクラックの発生・伸
展)を生じさせる原因となる引張り応力は、内層配線導
体23の厚さt、幅a、間隔bによって変化し、更に、
セラミック層22の厚さhによっても変化する。本発明
者らは、この関係を調べる試験を行ったので、その試験
結果を図3乃至図6に示す。
T1> T2 and 2.5 × 10 −6 / ° C. ≧
At T2-T3 ≥ 0.5 x 10 -6 / ° C, the tensile stress that causes the change of the resistance value of the thick-film resistor 24 with time (generation / extension of microcracks) depends on the thickness of the inner-layer wiring conductor 23. It changes depending on the length t, width a, and interval b.
It also changes depending on the thickness h of the ceramic layer 22. The present inventors conducted a test for examining this relationship, and the test results are shown in FIGS.

【0031】図3乃至図6の応力測定データは、セラミ
ック層22の熱膨張係数T2 と厚膜抵抗体24の熱膨張
係数T3 とを同一(T2 =T3 =5.8×10-6/℃)
に設定して、下記の表1の基準の配線ルールで作製した
基板の厚膜抵抗体24に作用する応力を基準値(100
%)として、各サンプル基板の厚膜抵抗体24に作用す
る応力を測定したものであり、プラス側が引張り応力
で、マイナス側が圧縮応力である。
The stress measurement data shown in FIGS. 3 to 6 show that the thermal expansion coefficient T2 of the ceramic layer 22 and the thermal expansion coefficient T3 of the thick film resistor 24 are the same (T2 = T3 = 5.8.times.10.sup.- 6 / .degree. C.). )
And the stress acting on the thick film resistor 24 of the substrate manufactured according to the standard wiring rule of Table 1 below is set to a standard value (100
%), The stress acting on the thick film resistor 24 of each sample substrate was measured, and the plus side is the tensile stress and the minus side is the compressive stress.

【0032】[0032]

【表1】 [Table 1]

【0033】図3は、内層配線導体23の厚さtと厚膜
抵抗体24に作用する応力との関係を測定したものであ
る(T2 =T3 =5.8×10-6/℃)。内層配線導体
23の厚さtが厚くなるほど、内層配線導体23全体の
圧縮力が大きくなって、内層配線導体23からセラミッ
ク層22に作用する引張り応力が大きくなり、それによ
って、セラミック層22から厚膜抵抗体24に作用する
引張り応力が大きくなる。
FIG. 3 shows the relationship between the thickness t of the inner wiring conductor 23 and the stress acting on the thick film resistor 24 (T2 = T3 = 5.8.times.10.sup.- 6 / .degree. C.). As the thickness t of the inner-layer wiring conductor 23 increases, the compressive force of the entire inner-layer wiring conductor 23 increases, and the tensile stress acting on the ceramic layer 22 from the inner-layer wiring conductor 23 increases. The tensile stress acting on the film resistor 24 increases.

【0034】図4は、内層配線導体23の幅aと厚膜抵
抗体24に作用する応力との関係をを測定したものであ
る(T2 =T3 =5.8×10-6/℃)。内層配線導体
23の幅aが大きくなるほど、内層配線導体23全体の
圧縮力が大きくなって、内層配線導体23からセラミッ
ク層22に作用する引張り応力が大きくなり、それによ
って、セラミック層22から厚膜抵抗体24に作用する
引張り応力が大きくなる。
FIG. 4 shows the relationship between the width a of the inner wiring conductor 23 and the stress acting on the thick film resistor 24 (T2 = T3 = 5.8 × 10 -6 / ° C.). As the width a of the inner-layer wiring conductor 23 increases, the compressive force of the entire inner-layer wiring conductor 23 increases, and the tensile stress acting on the ceramic layer 22 from the inner-layer wiring conductor 23 increases. The tensile stress acting on the resistor 24 increases.

【0035】図5は、内層配線導体23の間隔bと厚膜
抵抗体24に作用する応力との関係を測定したものであ
る(T2 =T3 =5.8×10-6/℃)。内層配線導体
23の間隔bが0.2〜0.3mmの範囲(基準の配線
ルールの値に近い範囲)で、厚膜抵抗体24に作用する
引張り応力がほぼ最大となり、0.2mm以下の範囲で
は、間隔bが小さくなるほど、引張り応力が小さくな
り、0.3mm以上の範囲では、間隔bが大きくなるほ
ど、引張り応力が小さくなる。
FIG. 5 shows the relationship between the distance b between the inner-layer wiring conductors 23 and the stress acting on the thick film resistor 24 (T2 = T3 = 5.8 × 10 -6 / ° C.). When the distance b between the inner wiring conductors 23 is in the range of 0.2 to 0.3 mm (a range close to the value of the standard wiring rule), the tensile stress acting on the thick film resistor 24 becomes almost maximum, and is 0.2 mm or less. In the range, as the distance b becomes smaller, the tensile stress becomes smaller, and in the range of 0.3 mm or more, as the distance b becomes larger, the tensile stress becomes smaller.

【0036】図6は、セラミック層22の厚さhと厚膜
抵抗体24に作用する応力との関係を測定したものであ
る(T2 =T3 =5.8×10-6/℃)。セラミック層
22の厚さhが大きくなるほど、セラミック層22の機
械的強度が強くなるため、内層配線導体23からセラミ
ック層22を介して厚膜抵抗体24に作用する引張り応
力が小さくなる。
FIG. 6 shows the relationship between the thickness h of the ceramic layer 22 and the stress acting on the thick film resistor 24 (T2 = T3 = 5.8.times.10.sup.- 6 / .degree. C.). Since the mechanical strength of the ceramic layer 22 increases as the thickness h of the ceramic layer 22 increases, the tensile stress acting on the thick-film resistor 24 from the inner wiring conductor 23 via the ceramic layer 22 decreases.

【0037】これら図3〜図6の応力測定データから明
らかなように、セラミック層22の熱膨張係数T2 と厚
膜抵抗体24の熱膨張係数T3 とが同一(T2 =T3 )
である場合は、全てのサンプル基板の厚膜抵抗体24に
作用する応力が引張り応力となる。このように、厚膜抵
抗体24に引張り応力が加わった状態では、レーザトリ
ミング時の熱歪によりトリミング溝26の周辺にマイク
ロクラックが発生しやすく、しかも、このマイクロクラ
ックが引張り応力によって比較的短期間で伸展しやす
い。このようなマイクロクラックの発生・伸展は、厚膜
抵抗体24の抵抗値を経時変化させて、回路の電気的特
性を劣化させる原因となる。
As apparent from the stress measurement data shown in FIGS. 3 to 6, the thermal expansion coefficient T2 of the ceramic layer 22 and the thermal expansion coefficient T3 of the thick film resistor 24 are the same (T2 = T3).
In the case of, the stress acting on the thick film resistors 24 of all the sample substrates becomes the tensile stress. As described above, when the tensile stress is applied to the thick film resistor 24, micro cracks are easily generated around the trimming groove 26 due to thermal strain during laser trimming, and the micro cracks are generated for a relatively short time by the tensile stress. Easy to stretch between. The occurrence and extension of such microcracks cause the resistance value of the thick-film resistor 24 to change with time, causing deterioration of the electrical characteristics of the circuit.

【0038】そこで、本実施形態では、内層配線導体2
3、セラミック層22、厚膜抵抗体24の熱膨張係数T
1 ,T2 ,T3 の関係を適正化することで、厚膜抵抗体
24に作用する引張り応力を、実用上、影響の少ないレ
ベルにまで減少させて、厚膜抵抗体24の抵抗値の経時
変化(マイクロクラックの発生・伸展)を少なくするも
のである。本発明者らは、熱膨張係数T1 ,T2 ,T3
の適正な関係を考察する試験を行ったので、以下、その
試験結果について説明する。
Therefore, in the present embodiment, the inner layer wiring conductor 2
3. Thermal expansion coefficient T of ceramic layer 22 and thick film resistor 24
By optimizing the relationship among 1, T2, and T3, the tensile stress acting on the thick-film resistor 24 is reduced to a level at which the effect is practically small, and the resistance value of the thick-film resistor 24 changes with time. (Generation and extension of microcracks). The present inventors have calculated thermal expansion coefficients T1, T2, T3.
A test was conducted to consider the appropriate relationship between the two, and the test results will be described below.

【0039】図7は、厚膜抵抗体24の熱膨張係数T3
と厚膜抵抗体24に作用する応力との関係を測定したも
のである。この試験では、t=0.015mm、h=
0.10mm、a=1.0mmのサンプル基板と、t=
0.010mm、h=0.15mm、a=0.15mm
のサンプル基板について、それぞれ、厚膜抵抗体24の
熱膨張係数T3 と厚膜抵抗体24に作用する応力との関
係を測定した。各サンプル基板のセラミック層22の熱
膨張係数T2 は5.8×10-6/℃である。
FIG. 7 shows the thermal expansion coefficient T3 of the thick film resistor 24.
And a relationship between the stress acting on the thick film resistor 24 and the stress acting on the thick film resistor 24. In this test, t = 0.015 mm, h =
0.10 mm, a = 1.0 mm sample substrate, and t =
0.010 mm, h = 0.15 mm, a = 0.15 mm
The relationship between the coefficient of thermal expansion T3 of the thick film resistor 24 and the stress acting on the thick film resistor 24 was measured for each of the sample substrates. The coefficient of thermal expansion T2 of the ceramic layer 22 of each sample substrate is 5.8.times.10.sup.- 6 / .degree.

【0040】この試験結果から明らかなように、厚膜抵
抗体24のマイクロクラックの発生・伸展の原因となる
引張り応力を小さくするには、厚膜抵抗体24の熱膨張
係数T3 をセラミック層22の熱膨張係数T2 よりも小
さくする必要があり、セラミック層22の熱膨張係数T
2 が5.8×10-6/℃の場合には、厚膜抵抗体24に
作用する引張り応力を、実用上、影響の少ないレベルに
まで減少させるためには、厚膜抵抗体24の熱膨張係数
T3 を少なくとも5.5×10-6/℃以下、より好まし
くは、4.5×10-6/℃以下にする必要がある。
As apparent from the test results, the thermal expansion coefficient T3 of the thick-film resistor 24 must be reduced by reducing the thermal expansion coefficient T3 of the ceramic layer 22 in order to reduce the tensile stress which causes the micro-cracks to occur and extend in the thick-film resistor 24. Must be smaller than the thermal expansion coefficient T2 of the ceramic layer 22.
2 is 5.8 × 10 −6 / ° C., in order to reduce the tensile stress acting on the thick-film resistor 24 to a practically small level, the thermal stress of the thick-film resistor 24 must be reduced. The expansion coefficient T3 needs to be at least 5.5 × 10 −6 / ° C. or less, more preferably 4.5 × 10 −6 / ° C. or less.

【0041】また、本発明者らは、下記の表2の構造の
サンプル基板について、内層配線導体23、セラミック
層22、厚膜抵抗体24の熱膨張係数T1 ,T2 ,T3
を変化させて、厚膜抵抗体24の抵抗値変化率の最大値
とレーザトリミング時のチッピングの有無を測定したの
で、その測定結果を表3及び表4に示す。
The inventors of the present invention have prepared a sample substrate having the structure shown in Table 2 below, which shows the thermal expansion coefficients T1, T2, T3 of the inner wiring conductor 23, the ceramic layer 22, and the thick film resistor 24.
Was changed to measure the maximum value of the rate of change in the resistance value of the thick film resistor 24 and the presence or absence of chipping during laser trimming. The measurement results are shown in Tables 3 and 4.

【0042】[0042]

【表2】 [Table 2]

【0043】[0043]

【表3】 [Table 3]

【0044】[0044]

【表4】 [Table 4]

【0045】各サンプル基板のセラミック層22は、C
aO−Al2 3 −SiO2 −B23 系ガラス(60
wt%)とAl2 3 (40wt%)とを混合した低温
焼成セラミックで形成し、CaO−Al2 3 −SiO
2 −B2 3 系ガラスの組成を変更することで、セラミ
ック層22の熱膨張係数T2 を調整した。
The ceramic layer 22 of each sample substrate is made of C
aO-Al 2 O 3 -SiO 2 -B 2 O 3 based glass (60
wt%) and Al 2 O 3 (formed of a low-temperature fired ceramic mixed with 40 wt%) and, CaO-Al 2 O 3 -SiO
By changing the composition of 2 -B 2 O 3 based glass was adjusted thermal expansion coefficient T2 of the ceramic layer 22.

【0046】各サンプル基板の内層配線導体23は、A
g(100wt%)又はAgとAg−Pdとの混合物で
形成した。Ag(100wt%)の場合は、熱膨張係数
T1が19×10-6/℃である。
The inner wiring conductor 23 of each sample substrate
g (100 wt%) or a mixture of Ag and Ag-Pd. In the case of Ag (100 wt%), the coefficient of thermal expansion T1 is 19 × 10 −6 / ° C.

【0047】各サンプル基板の厚膜抵抗体24は、Ru
2 とSiO2 −B2 3 −K2 Oガラスとの混合物で
形成し、RuO2 とガラスの配合比を変更したり、ガラ
スの組成を変更することで、厚膜抵抗体24の熱膨張係
数T3 を調整した。厚膜抵抗体24のサイズは、長さ2
mm、幅1mmとした。厚膜抵抗体24のトリミング条
件は、レーザ出力が1.0W、トリミングスピードが2
0mm/秒である。トリミング後、各サンプル基板を液
体窒素に3回浸漬して厚膜抵抗体24の抵抗値変化率を
測定した。
The thick film resistor 24 of each sample substrate is made of Ru
It is formed from a mixture of O 2 and SiO 2 —B 2 O 3 —K 2 O glass, and by changing the mixing ratio of RuO 2 and glass or changing the glass composition, the heat of the thick film resistor 24 is The expansion coefficient T3 was adjusted. The size of the thick film resistor 24 is a length 2
mm and a width of 1 mm. The trimming condition of the thick film resistor 24 is such that the laser output is 1.0 W and the trimming speed is 2
0 mm / sec. After the trimming, each sample substrate was immersed in liquid nitrogen three times, and the rate of change in the resistance value of the thick film resistor 24 was measured.

【0048】表3の実施例、表4の比較例は、共に、内
層配線導体23の熱膨張係数T1 がセラミック層22の
熱膨張係数T2 よりも大きいが、セラミック層22の熱
膨張係数T2 と厚膜抵抗体24の熱膨張係数T3 との差
(T2 −T3 )に関しては、表3の実施例では、2.5
×10-6/℃≧T2 −T3 ≧0.5×10-6/℃である
のに対し、表4の比較例では、T2 −T3 =3.0×1
-6/℃、又は、0、又は−0.5×10-6/℃であ
る。
In both the embodiment shown in Table 3 and the comparative example shown in Table 4, the thermal expansion coefficient T1 of the inner layer wiring conductor 23 is larger than the thermal expansion coefficient T2 of the ceramic layer 22. Regarding the difference (T2 -T3) from the coefficient of thermal expansion T3 of the thick film resistor 24, in the embodiment of Table 3, 2.5
× 10 −6 / ° C ≧ T 2 −T 3 ≧ 0.5 × 10 −6 / ° C. In the comparative example of Table 4, T 2 −T 3 = 3.0 × 1
0 −6 / ° C., or 0, or −0.5 × 10 −6 / ° C.

【0049】厚膜抵抗体24の熱膨張係数T3 をセラミ
ック層22の熱膨張係数T2 よりも小さくすると、内層
配線導体23の影響がなければ、セラミック層22から
厚膜抵抗体24に圧縮応力が作用するようになる。従っ
て、厚膜抵抗体24の熱膨張係数T3 をセラミック層2
2の熱膨張係数T2 よりも小さくすれば、内層配線導体
23からセラミック層22に引張り応力が作用しても、
セラミック層22と厚膜抵抗体24との間の熱膨張係数
の差による圧縮応力によって、内層配線導体23からセ
ラミック層22を介して厚膜抵抗体24に作用する引張
り応力を減少又はキャンセルすることができる。
When the thermal expansion coefficient T3 of the thick film resistor 24 is made smaller than the thermal expansion coefficient T2 of the ceramic layer 22, a compressive stress is applied from the ceramic layer 22 to the thick film resistor 24 without the influence of the inner wiring conductor 23. Will work. Therefore, the thermal expansion coefficient T3 of the thick film resistor 24 is
2 is smaller than the thermal expansion coefficient T2, the tensile stress acts on the ceramic layer 22 from the inner-layer wiring conductor 23.
Reduction or cancellation of the tensile stress acting on the thick-film resistor 24 from the inner-layer wiring conductor 23 via the ceramic layer 22 by the compressive stress due to the difference in the coefficient of thermal expansion between the ceramic layer 22 and the thick-film resistor 24. Can be.

【0050】表3の実施例では、T2 −T3 ≧0.5×
10-6/℃であるため、内層配線導体23からセラミッ
ク層22を介して厚膜抵抗体24に作用する引張り応力
が十分に小さくなる。これにより、厚膜抵抗体24の抵
抗値変化率の最大値が0.6%以下となり、厚膜抵抗体
24の抵抗値の経時変化(マイクロクラックの発生・伸
展)が少ないことが確認された。
In the embodiment shown in Table 3, T2−T3 ≧ 0.5 ×
Since the temperature is 10 −6 / ° C., the tensile stress acting on the thick film resistor 24 from the inner wiring conductor 23 via the ceramic layer 22 becomes sufficiently small. As a result, the maximum value of the rate of change of the resistance value of the thick film resistor 24 was 0.6% or less, and it was confirmed that the change with time of the resistance value of the thick film resistor 24 (generation and extension of microcracks) was small. .

【0051】しかも、表3の実施例では、T2 −T3 ≦
2.5×10-6/℃であるため、厚膜抵抗体24に作用
する圧縮応力が大きくなり過ぎず、レーザトリミング時
にトリミング溝26の周辺が圧縮応力によって欠けるチ
ッピングも発生しなかった。
Further, in the embodiment shown in Table 3, T2-T3 ≤
Since it was 2.5 × 10 −6 / ° C., the compressive stress acting on the thick film resistor 24 did not become too large, and chipping caused by the compressive stress around the trimming groove 26 during laser trimming did not occur.

【0052】これに対し、表4の比較例では、T2 −T
3 =3.0×10-6/℃の場合は、セラミック層22か
ら厚膜抵抗体24に大きな圧縮応力が作用するため、厚
膜抵抗体24の抵抗値変化率の最大値が0.1%とな
り、厚膜抵抗体24の抵抗値の経時変化(マイクロクラ
ックの発生・伸展)が非常に少ないが、厚膜抵抗体24
に作用する圧縮応力が大きくなり過ぎるため、レーザト
リミング時にトリミング溝26の周辺にチッピングが発
生した。
On the other hand, in the comparative example of Table 4, T2-T
In the case of 3 = 3.0 × 10 −6 / ° C., since a large compressive stress acts on the thick film resistor 24 from the ceramic layer 22, the maximum change rate of the resistance value of the thick film resistor 24 is 0.1. %, And the change with time of the resistance value of the thick film resistor 24 (generation and extension of microcracks) is very small.
The chipping occurred around the trimming groove 26 at the time of laser trimming because the compressive stress acting on the groove became too large.

【0053】また、T2 −T3 =0又は−0.5×10
-6/℃の場合は、厚膜抵抗体24に作用する引張り応力
が大きくなるため、厚膜抵抗体24の抵抗値変化率の最
大値が1.1〜3.5%にもなり、厚膜抵抗体24の抵
抗値の経時変化(マイクロクラックの発生・伸展)が大
きい。
T2-T3 = 0 or -0.5 × 10
In the case of −6 / ° C., the tensile stress acting on the thick-film resistor 24 becomes large, so that the maximum value of the rate of change of the resistance value of the thick-film resistor 24 becomes 1.1 to 3.5%. The change with time of the resistance value of the film resistor 24 (generation and extension of microcracks) is large.

【0054】以上の試験結果から明らかなように、T1
>T2 、且つ、2.5×10-6/℃≧T2 −T3 ≧0.
5×10-6/℃とすれば、厚膜抵抗体24の直下の領域
に内層配線導体23を配線しても、厚膜抵抗体24の抵
抗値の経時変化(マイクロクラックの発生・伸展)を少
なくすることができ、厚膜抵抗体24の抵抗安定性を確
保しながら、高密度配線化の要求を満たすことができ
る。
As is clear from the above test results, T1
> T2 and 2.5 × 10 −6 / ° C ≧ T2−T3 ≧ 0.
At 5 × 10 −6 / ° C., even if the inner-layer wiring conductor 23 is wired in a region immediately below the thick-film resistor 24, the resistance value of the thick-film resistor 24 changes over time (generation / extension of microcracks) Can be reduced, and the demand for high-density wiring can be satisfied while the resistance stability of the thick film resistor 24 is secured.

【0055】本発明は、厚膜抵抗体24の種類を問わず
適用できるが、本実施形態のようにRuO2 系の厚膜抵
抗体24に含ませるガラスとしてSiO2 −B2 3
2Oガラスを用いれば、Pb成分を使用せずに、厚膜
抵抗体24の焼成温度の低温化や低熱膨張化が可能とな
り、品質の良いPbフリーの厚膜抵抗体24を形成する
ことができる。
The present invention can be applied irrespective of the type of the thick-film resistor 24. As the glass contained in the RuO 2 -based thick-film resistor 24 as in this embodiment, SiO 2 —B 2 O 3
If K 2 O glass is used, the firing temperature of the thick film resistor 24 can be reduced and the thermal expansion can be reduced without using a Pb component, and a high-quality Pb-free thick film resistor 24 can be formed. Can be.

【0056】尚、厚膜抵抗体24に含ませるRuO
2 は、比表面積が30〜80m2 /gのものを使用する
と良い。つまり、RuO2 は、比表面積が小さくなるほ
ど、電荷が集中しやすくなり、ESD(electro static
discharge)特性が低下する傾向がある。本発明者の試
験結果によれば、RuO2 の比表面積が30m2 /g以
上であれば、好ましいESD特性を確保することができ
る。しかし、RuO2 の比表面積が80m2 /gを越え
ると、RuO2 の酸化触媒作用が強くなって、有機物を
自然発火させるおそれがあるため、RuO2 の比表面積
は80m2 /g以下であることが好ましい。
The RuO film included in the thick film resistor 24 is
It is good to use 2 having a specific surface area of 30 to 80 m 2 / g. That is, in RuO 2 , as the specific surface area becomes smaller, charges are more likely to concentrate, and the ESD (electrostatic
discharge) characteristics tend to decrease. According to the test results of the present inventors, if the specific surface area of RuO 2 is 30 m 2 / g or more, preferable ESD characteristics can be secured. However, the specific surface area of RuO 2 exceeds 80 m 2 / g, the oxidation catalysis of RuO 2 and becomes stronger, because organics which may be pyrophoric, the specific surface area of RuO 2 or less 80 m 2 / g Is preferred.

【0057】また、RuO2 の表面に、RuO2 :10
0wt%に対して、0.8〜4wt%のK2 Oを付着さ
せても良い。RuO2 の表面のK2 OはSiO2 −B2
3−K2 OガラスとRuO2 との濡れ性を向上させ、
ガラスを介して得られる導通を安定させて、焼成温度の
変化による抵抗値変化(焼成温度依存性)を小さくする
役割を果たすと共に、電荷の集中を防止して、ESD特
性を向上させる役割も果たす。
[0057] In addition, on the surface of RuO 2, RuO 2: 10
0.8 to 4 wt% of K 2 O may be attached to 0 wt%. K 2 O on the surface of RuO 2 is SiO 2 -B 2
Improves the wettability between O 3 -K 2 O glass and RuO 2 ,
It stabilizes conduction obtained through glass, reduces the change in resistance value (dependence on firing temperature) due to the change in firing temperature, and also plays a role in preventing charge concentration and improving ESD characteristics. .

【0058】更に、この厚膜抵抗体24には、遷移金属
の酸化物とB2 3 とを含有する添加ガラスを添加する
ようにしても良い。この添加ガラス中の遷移金属を含む
硼酸塩は、電子伝導による導電性があり、半導体的性質
を示す。従って、この添加ガラスは、サージ電圧が印加
されたときに、電荷が局部的に集中するのを防ぎ、厚膜
抵抗体24のガラスの破壊を防止する役割を果たす。こ
の特性から、シート抵抗値が大きい場合は、添加ガラス
の添加効果が大きくなる。但し、この添加ガラスは半導
体的性質を示すため、抵抗温度係数がマイナスにシフト
する。従って、抵抗温度係数とESD特性の両方を満足
させるには、例えば100kΩ/□の厚膜抵抗体の場
合、添加ガラスの添加量を3〜15wt%にすることが
好ましい。
Further, an additional glass containing an oxide of a transition metal and B 2 O 3 may be added to the thick film resistor 24. The borate containing the transition metal in the added glass has conductivity due to electron conduction and exhibits semiconductor properties. Therefore, when the surge voltage is applied, the added glass serves to prevent the charges from being locally concentrated and to prevent the glass of the thick film resistor 24 from being broken. From this characteristic, when the sheet resistance value is large, the effect of adding the added glass increases. However, since the added glass exhibits semiconductor properties, the temperature coefficient of resistance shifts to a negative value. Therefore, in order to satisfy both the temperature coefficient of resistance and the ESD characteristics, for example, in the case of a thick film resistor of 100 kΩ / □, it is preferable that the addition amount of the additional glass is 3 to 15 wt%.

【0059】更に、この厚膜抵抗体24には、5wt%
以下の遷移金属酸化物を添加しても良い。厚膜抵抗体2
4への遷移金属酸化物の添加量が5wt%以下であれ
ば、遷移金属酸化物の添加量を調整することで、厚膜抵
抗体24の抵抗温度係数を任意に調整することができ
る。
Further, the thick film resistor 24 has 5 wt%
The following transition metal oxides may be added. Thick film resistor 2
If the addition amount of the transition metal oxide to No. 4 is 5 wt% or less, the temperature coefficient of resistance of the thick film resistor 24 can be arbitrarily adjusted by adjusting the addition amount of the transition metal oxide.

【0060】また、この厚膜抵抗体24中のSiO2
2 3 −K2 OガラスにZrO2粒子を1〜20wt
%添加しても良い。このZrO2 粒子は、ガラスよりも
熱伝導率が大きく、しかも、厚膜抵抗体24の焼成温度
(900℃以下)では、ZrO2 粒子とSiO2 −B2
3 −K2 Oガラスとが反応しないため、SiO2 −B
2 3 −K2 Oガラスに適量のZrO2 粒子を添加すれ
ば、厚膜抵抗体24の電気的特性を劣化させることな
く、厚膜抵抗体24の熱伝導率を大きくして放熱性を高
めることができ、耐電力性を向上させることが可能とな
る。
The SiO 2 − in the thick film resistor 24 is
1 to 20 wt% ZrO 2 particles in B 2 O 3 -K 2 O glass
% May be added. The ZrO 2 particles have higher thermal conductivity than glass, and at the firing temperature (900 ° C. or lower) of the thick film resistor 24, the ZrO 2 particles and the SiO 2 —B 2
Since it does not react with O 3 -K 2 O glass, SiO 2 -B
If an appropriate amount of ZrO 2 particles is added to the 2 O 3 —K 2 O glass, the heat conductivity of the thick film resistor 24 is increased without deteriorating the electrical characteristics of the thick film resistor 24 and the heat dissipation is improved. And the power durability can be improved.

【0061】[0061]

【発明の効果】以上の説明から明らかなように、本発明
の請求項1の低温焼成セラミック多層基板によれば、内
層配線導体の熱膨張係数T1 と低温焼成セラミック(セ
ラミック層)の熱膨張係数T2 と厚膜抵抗体の熱膨張係
数T3 との関係を、T1 >T2、且つ、2.5×10-6
/℃≧T2 −T3 ≧0.5×10-6/℃に設定したの
で、厚膜抵抗体の直下の領域に内層配線導体を配線して
も、厚膜抵抗体の抵抗値の経時変化(マイクロクラック
の発生・伸展)を少なくすることができ、厚膜抵抗体の
抵抗安定性を確保しながら、高密度配線化の要求を満た
すことができる。
As is clear from the above description, according to the low-temperature fired ceramic multilayer substrate of the first aspect of the present invention, the thermal expansion coefficient T1 of the inner wiring conductor and the thermal expansion coefficient of the low-temperature fired ceramic (ceramic layer). The relationship between T2 and the thermal expansion coefficient T3 of the thick film resistor is defined as T1> T2 and 2.5.times.10.sup.-6.
/ ° C ≧ T 2 −T 3 ≧ 0.5 × 10 −6 / ° C. Therefore, even if an inner layer wiring conductor is wired in a region directly below the thick film resistor, the change over time in the resistance value of the thick film resistor ( The generation and extension of microcracks) can be reduced, and the demand for high-density wiring can be satisfied while securing the resistance stability of the thick-film resistor.

【0062】更に、請求項2では、厚膜抵抗体を、Ru
2 とSiO2 −B2 3 −K2 Oガラスとの混合物で
構成し、ガラス中のK2 Oの配合量を0.1wt%≦K
2 O≦10wt%としたので、厚膜抵抗体の温度特性を
悪化させることなく、ガラス転移点を下げることがで
き、厚膜抵抗体を850℃で焼成することができると共
に、厚膜抵抗体の熱膨張係数T3 を低温焼成セラミック
の熱膨張係数T2 よりも小さくして、2.5×10-6
℃≧T2 −T3 ≧0.5×10-6/℃の条件を満たすこ
とができる。
Further, according to claim 2, the thick film resistor is made of Ru.
It is composed of a mixture of O 2 and SiO 2 —B 2 O 3 —K 2 O glass, and the amount of K 2 O in the glass is 0.1 wt% ≦ K
Since 2 O ≦ 10 wt%, the glass transition point can be lowered without deteriorating the temperature characteristics of the thick film resistor, and the thick film resistor can be fired at 850 ° C. Is made smaller than the thermal expansion coefficient T2 of the low-temperature fired ceramic by 2.5 × 10 -6 /
The condition of ° C ≧ T2−T3 ≧ 0.5 × 10 −6 / ° C can be satisfied.

【0063】また、請求項3では、低温焼成セラミック
として、CaO−Al2 3 −SiO2 −B2 3 ガラ
スとAl2 3 との混合物を用いるようにしたので、低
誘電率(信号の高速化)、低熱膨張係数(Siチップの
ダイレクトボンディング性)等の要求を満たすことがで
きると共に、焼結終了時に耐熱性の高いアノーサイトを
生成するため、焼結済みのセラミック基板上に厚膜抵抗
体を後焼成しても、セラミック基板の特性が劣化しな
い。
[0063] In claim 3, the low-temperature fired ceramic. Thus a mixture of CaO-Al 2 O 3 -SiO 2 -B 2 O 3 glass and Al 2 O 3, a low dielectric constant (signal Speed), low thermal expansion coefficient (direct bonding property of Si chip) and the like, and to generate anorthite having high heat resistance at the end of sintering. Even if the film resistor is post-baked, the characteristics of the ceramic substrate do not deteriorate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態を示す低温焼成セラミック
多層基板の主要部の縦断面図
FIG. 1 is a longitudinal sectional view of a main part of a low-temperature fired ceramic multilayer substrate showing an embodiment of the present invention.

【図2】厚膜抵抗体とその周辺部分の平面図FIG. 2 is a plan view of a thick film resistor and its peripheral portion.

【図3】内層配線導体の厚さtと厚膜抵抗体に作用する
応力との関係を測定したグラフを示す図
FIG. 3 is a graph showing a relationship between a thickness t of an inner wiring conductor and a stress acting on a thick film resistor.

【図4】内層配線導体の幅aと厚膜抵抗体に作用する応
力との関係をを測定したグラフを示す図
FIG. 4 is a graph showing the relationship between the width a of the inner wiring conductor and the stress acting on the thick film resistor.

【図5】内層配線導体の間隔bと厚膜抵抗体に作用する
応力との関係を測定したグラフを示す図
FIG. 5 is a graph showing the relationship between the distance b between inner wiring conductors and the stress acting on the thick film resistor.

【図6】セラミック層の厚さhと厚膜抵抗体に作用する
応力との関係を測定したグラフを示す図
FIG. 6 is a graph showing a relationship between a thickness h of a ceramic layer and a stress acting on a thick film resistor.

【図7】厚膜抵抗体の熱膨張係数T3 と厚膜抵抗体に作
用する応力との関係を測定したグラフを示す図
FIG. 7 is a graph showing the relationship between the thermal expansion coefficient T3 of a thick film resistor and the stress acting on the thick film resistor.

【図8】従来の低温焼成セラミック多層基板の主要部の
縦断面図
FIG. 8 is a longitudinal sectional view of a main part of a conventional low-temperature fired ceramic multilayer substrate.

【図9】従来の厚膜抵抗体とその周辺部分の平面図FIG. 9 is a plan view of a conventional thick film resistor and its peripheral portion.

【符号の説明】[Explanation of symbols]

21…低温焼成セラミック多層基板、22…セラミック
層(低温焼成セラミック)、23…内層配線導体、24
…厚膜抵抗体、25…電極パターン、26…トリミング
溝。
21: low temperature fired ceramic multilayer substrate, 22: ceramic layer (low temperature fired ceramic), 23: inner layer wiring conductor, 24
... thick film resistors, 25 ... electrode patterns, 26 ... trimming grooves.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C04B 41/87 H01C 7/00 M H01C 7/00 H05K 1/09 Z H05K 1/09 C04B 35/16 Z Fターム(参考) 4E351 AA07 BB05 BB31 DD20 DD31 DD45 4G030 AA08 AA35 AA36 AA37 BA12 GA35 5E033 AA18 AA25 BA01 BB06 BG02 5E346 AA02 AA12 AA14 AA25 AA28 AA32 AA34 AA37 BB01 CC18 CC25 CC39 DD02 DD13 DD34 EE24 EE29 GG06 GG08 GG09 GG10 HH11 HH25 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) C04B 41/87 H01C 7/00 M H01C 7/00 H05K 1/09 Z H05K 1/09 C04B 35/16 Z F-term (reference) 4E351 AA07 BB05 BB31 DD20 DD31 DD45 4G030 AA08 AA35 AA36 AA37 BA12 GA35 5E033 AA18 AA25 BA01 BB06 BG02 5E346 AA02 AA12 AA14 AA25 AA28 AA32 AA34 AA37 BB01 CC18 GG01 GG01 GG01 CC18

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 低温焼成セラミックで形成した多層基板
の内層に内層配線導体を形成すると共に、基板表面に厚
膜抵抗体を形成し、この厚膜抵抗体の直下の領域に前記
内層配線導体の少なくとも一部を配線した低温焼成セラ
ミック多層基板において、 前記内層配線導体の熱膨張係数をT1 、前記低温焼成セ
ラミックの熱膨張係数をT2 、前記厚膜抵抗体の熱膨張
係数をT3 とすると、 T1 >T2 、且つ、 2.5×10-6/℃≧T2 −T3 ≧0.5×10-6/℃ の関係を満たすように構成されていることを特徴とする
低温焼成セラミック多層基板。
An internal wiring conductor is formed on an inner layer of a multilayer substrate formed of a low-temperature fired ceramic, a thick-film resistor is formed on a surface of the substrate, and the inner-layer wiring conductor is formed in a region immediately below the thick-film resistor. In a low-temperature fired ceramic multilayer substrate at least partially wired, T1 is the thermal expansion coefficient of the inner wiring conductor, T2 is the thermal expansion coefficient of the low-temperature fired ceramic, and T3 is the thermal expansion coefficient of the thick film resistor. A low-temperature fired ceramic multilayer substrate characterized by satisfying the following relationship:> T2 and 2.5 × 10 −6 / ° C ≧ T2 −T3 ≧ 0.5 × 10 −6 / ° C.
【請求項2】 前記厚膜抵抗体は、RuO2 とSiO2
−B2 3 −K2 Oガラスとを含み、前記SiO2 −B
2 3 −K2 Oガラスの組成は、 60wt%≦SiO2 ≦85wt% 15wt%≦B2 3 ≦40wt% 0.1wt%≦K2 O≦10wt% 不純物≦3wt% であることを特徴とする請求項1に記載の低温焼成セラ
ミック多層基板。
2. The method according to claim 1, wherein said thick film resistor is made of RuO 2 and SiO 2.
-B 2 O 3 -K 2 and a O glass, the SiO 2 -B
The composition of the 2 O 3 -K 2 O glass is as follows: 60 wt% ≦ SiO 2 ≦ 85 wt% 15 wt% ≦ B 2 O 3 ≦ 40 wt% 0.1 wt% ≦ K 2 O ≦ 10 wt% Impurity ≦ 3 wt% The low-temperature fired ceramic multilayer substrate according to claim 1.
【請求項3】 前記低温焼成セラミックは、CaO−A
2 3 −SiO2−B2 3 ガラスとAl2 3 との
混合物からなることを特徴とする請求項1又は2に記載
の低温焼成セラミック多層基板。
3. The low-temperature fired ceramic is CaO-A.
l 2 O 3 -SiO 2 -B 2 O 3 low-temperature co-fired ceramic multilayer substrate according to claim 1 or 2, characterized in that a mixture of glass and Al 2 O 3.
JP2000238899A 2000-08-02 2000-08-02 Low-temperature sintered ceramic multilayer substrate Pending JP2002050875A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000238899A JP2002050875A (en) 2000-08-02 2000-08-02 Low-temperature sintered ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000238899A JP2002050875A (en) 2000-08-02 2000-08-02 Low-temperature sintered ceramic multilayer substrate

Publications (1)

Publication Number Publication Date
JP2002050875A true JP2002050875A (en) 2002-02-15

Family

ID=18730530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000238899A Pending JP2002050875A (en) 2000-08-02 2000-08-02 Low-temperature sintered ceramic multilayer substrate

Country Status (1)

Country Link
JP (1) JP2002050875A (en)

Similar Documents

Publication Publication Date Title
EP2200409B1 (en) Electronic part
JP2002226259A (en) Composition for substrate of ceramic electronic parts, ceramic electronic parts and method for manufacturing laminated type ceramic electronic parts
US6414247B1 (en) Glass ceramic board
JP2001243836A (en) Conductive paste and printed circuit board using it
EP0223220A2 (en) Multilayer ceramic circuit board fired at a low temperature
US6037045A (en) Thick-film paste and ceramic circuit substrate using the same
JPH0727995B2 (en) Ceramic wiring board
EP0704864B1 (en) Resistor on a ceramic circuit board
JP2002050875A (en) Low-temperature sintered ceramic multilayer substrate
US5955938A (en) RuO2 resistor paste, substrate and overcoat system
JP2004075534A (en) Insulating composition
JP3419474B2 (en) Conductive composition and multilayer circuit board
JPH04329691A (en) Conductor paste and wiring board
JP3807257B2 (en) Manufacturing method of ceramic parts
JP2001322831A (en) Over-coat glass and thick film printed circuit board
JP4646362B2 (en) Conductor composition and wiring board using the same
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JPH11186727A (en) Wiring board and manufacture thereof
KR0174589B1 (en) Leaded NTC Thermistors
JP2760035B2 (en) Thick film circuit board
JP3652184B2 (en) Conductive paste, glass-ceramic wiring board and manufacturing method thereof
JP2975491B2 (en) Chip resistor
JP2892220B2 (en) Manufacturing method of ceramic wiring board
JPH0521935A (en) Circuit board
JPH069320B2 (en) Low temperature firing ceramic multilayer wiring board

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306