JP2002050789A - Light-emitting diode and manufacturing method therefor - Google Patents
Light-emitting diode and manufacturing method thereforInfo
- Publication number
- JP2002050789A JP2002050789A JP2000237215A JP2000237215A JP2002050789A JP 2002050789 A JP2002050789 A JP 2002050789A JP 2000237215 A JP2000237215 A JP 2000237215A JP 2000237215 A JP2000237215 A JP 2000237215A JP 2002050789 A JP2002050789 A JP 2002050789A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- type compound
- epitaxial layer
- conductive type
- semiconductor epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、屋内、屋外用表示
パネル、車載用表示ランプ、信号機、携帯電話数字表示
用バックライト等に使用される高輝度の化合物系半導体
発光ダイオードおよびその製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-brightness compound semiconductor light-emitting diode used for indoor and outdoor display panels, on-vehicle display lamps, traffic lights, backlights for digital display of mobile phones, and the like, and a method of manufacturing the same. Things.
【０００２】[0002]
【従来の技術】従来の化合物系半導体発光ダイオード
は、基板となるウェハ上に液相または気相エピタキシャ
ル成長法により順次ｐ型、ｎ型の伝導型の異なる化合物
半導体結晶が積層され、発光層となるｐｎ接合は積層方
向と鉛直を為す面に形成される。さらに、エピタキシャ
ルウェハの表面および裏面にカソードおよびアノード電
極を形成し、ダイシングまたはヘき開により分割し、発
光ダイオード素子が作成される。2. Description of the Related Art In a conventional compound semiconductor light emitting diode, compound semiconductor crystals of different p-type and n-type conductivity are sequentially laminated on a wafer serving as a substrate by a liquid phase or vapor phase epitaxial growth method to form a light emitting layer. The pn junction is formed on a plane perpendicular to the stacking direction. Further, the cathode and anode electrodes are formed on the front and back surfaces of the epitaxial wafer, and are divided by dicing or cleavage to produce light emitting diode elements.
【０００３】このようにして作成された発光ダイオード
素子は、使用される電子機器の薄型化、小型化に伴って
プリント基板等に実装されることが多くなってきてい
る。その際、電極の一方は半田または金属のペーストに
よりプリント基板上電極と接着されるが、もう一方の電
極は金ワイヤーボンディング等によりプリント基板上の
電極と掛け渡しで接続される。しかし、ワイヤーボンデ
ィングではチップの高さに加えてワイヤーのループが占
める空間が必要となるため、発光ダイオードを使用した
電気機器の薄型化、小型化に限界が生じてくる。[0003] The light emitting diode element thus manufactured is increasingly mounted on a printed circuit board or the like as the electronic equipment used becomes thinner and smaller. At this time, one of the electrodes is bonded to the electrode on the printed board by solder or metal paste, while the other electrode is connected to the electrode on the printed board by gold wire bonding or the like. However, wire bonding requires a space occupied by a wire loop in addition to the chip height, and thus limits the thickness and size of electric devices using light-emitting diodes.
【０００４】このような薄型化、小型化に限界が発生し
てしまう問題を回避するための手段として、発光ダイオ
ード素子を９０°転倒（横置き）させ、プリント基板に
発光ダイオード素子をクリーム半田等で挟み込む形で実
装する等の方法が取られる（特開平5−175694）。As a means for avoiding such a problem that a limit is imposed on thinning and miniaturization, the light emitting diode element is turned over (horizontal) by 90 °, and the light emitting diode element is mounted on a printed circuit board by cream soldering or the like. (For example, mounting in the form of being sandwiched between the terminals) (Japanese Patent Laid-Open No. 5-175694).
【０００５】[0005]
【発明が解決しようとする課題】上記の様に、液相また
は気相エピタキシャル成長法によりｐ型、ｎ型の伝導型
の異なる化合物半導体結晶が積層され、発光層となるｐ
ｎ接合が積層方向と鉛直を為す面に形成された発光ダイ
オード素子では、表面および裏面にカソードおよびアノ
ード電極を形成するため、ワイヤーボンドフリーで使用
するためには発光ダイオード素子を転倒させる必要があ
る。As described above, p-type and n-type compound semiconductor crystals having different conductivity types are stacked by a liquid phase or vapor phase epitaxial growth method to form a p-type light emitting layer.
In a light emitting diode element in which an n-junction is formed on a surface that is perpendicular to the stacking direction, the cathode and anode electrodes are formed on the front and back surfaces, so that the light emitting diode element needs to be turned over in order to be used without wire bonding. .
【０００６】しかしながら、発光ダイオード素子の大き
さ、形状を考慮すると、発光ダイオード素子を効率よく
かつ確実に転倒させることは技術的に非常に困難であ
り、仮に転倒を行うことができたとしても高度な精度と
膨大な時間を要するため製造コストがかかることにな
る。また、より薄型化、小型化する場合、使用する発光
ダイオードの大きさ、厚みが問題となるが、従来の発光
素子製造方法では、素子の厚み（または高さ）が素子分
割段階（例えばダイシングのピッチ等）において決定さ
れるため、薄型化、小型化するためには工夫が必要とな
ってくることと、分割可能な大きさに限界が生じてく
る。However, considering the size and shape of the light-emitting diode element, it is technically very difficult to efficiently and surely cause the light-emitting diode element to overturn. It requires a high precision and an enormous amount of time, resulting in high manufacturing costs. In the case of thinning and miniaturization, the size and thickness of a light emitting diode to be used poses a problem. However, in the conventional light emitting element manufacturing method, the thickness (or height) of the element is determined by the element dividing stage (for example, dicing Pitch, etc.), it is necessary to devise ways to reduce the thickness and size, and there is a limit to the size that can be divided.
【０００７】そこで、本発明の目的は、薄型化、小型化
を主に目的に側面発光型として使用する発光ダイオード
を素子化する際に、転倒の作業が不必要で、かつより薄
型化、小型化が可能となるような素子製造方法およびそ
れによって作成される発光ダイオード素子構造を提供す
ることにある。Accordingly, an object of the present invention is to provide a light-emitting diode used as a side-light-emitting type mainly for the purpose of thinning and miniaturization. It is an object of the present invention to provide a device manufacturing method capable of realization and a light emitting diode device structure produced by the method.
【０００８】[0008]
【課題を解決するための手段】請求項１の発光ダイオー
ドは、第１導電型化合物半導体結晶基板の表面に第１導
電型化合物半導体エピタキシャル層を形成後に、該第１
導電型化合物半導体エピタキシャル層の一部を、該基板
の表面に対して縦方向に、かつ該第１導電型化合物半導
体エピタキシャル層が縞状に分離して残るように除去
し、該第１導電型化合物半導体結晶基板および残った第
１導電型化合物半導体エピタキシャル層の上方に第２導
電型化合物半導体エピタキシャル層を積層し、該第１導
電型化合物半導体エピタキシャル層よりも上方に形成さ
れた第２導電型化合物半導体エピタキシャル層を除去し
て双方の層の表面が１つの平面となるように形成された
ことを特徴としている。ここに、本明細書中で用いる
「第１導電型」および「第２導電型」とは、ｎ型および
ｐ型の異なる導電型を有する化合物半導体を区別するた
めに用い、本発明のこの態様においては、基板とついで
その上に形成するエピタキシャル層との導電型が同一
で、該基板および該エピタキシャル層とついで形成する
エピタキシャル層との導電型が異なることを意味してい
るが、導電型は基板および各エピタキシャル層でいずれ
の組合せともすることができる。また、本明細書中で用
いる「縦方向」とは、基板の長手方向の表面に対して上
下に延びる方向を意味し、面を示す場合には基板表面と
いずれかの角度を形成する平面や、曲面およびそれらを
組合せた面も含まれる。この発光ダイオードは、エピタ
キシャル成長段階において発光層となる第１導電型化合
物半導体エピタキシャル層および第２導電型化合物半導
体エピタキシャル層の接合面が、第１導電型化合物半導
体結晶基板の表面に対して縦方向に延びる面に形成さ
れ、素子に分割を行えば転倒させることなく側面発光ダ
イオードとして利用することができる。According to a first aspect of the present invention, there is provided a light emitting diode comprising: forming a first conductive type compound semiconductor epitaxial layer on a surface of a first conductive type compound semiconductor crystal substrate;
Removing a part of the conductive type compound semiconductor epitaxial layer in a longitudinal direction with respect to the surface of the substrate and removing the first conductive type compound semiconductor epitaxial layer so as to remain in a striped manner; A second conductivity type compound semiconductor epitaxial layer is laminated above the compound semiconductor crystal substrate and the remaining first conductivity type compound semiconductor epitaxial layer, and a second conductivity type formed above the first conductivity type compound semiconductor epitaxial layer. It is characterized in that the compound semiconductor epitaxial layer is removed and the surfaces of both layers are formed as one plane. As used herein, the terms “first conductivity type” and “second conductivity type” are used to distinguish between compound semiconductors having different conductivity types of n-type and p-type, and this aspect of the present invention In the above, it is meant that the conductivity type of the substrate and the epitaxial layer formed thereon is the same, and the conductivity type of the substrate and the epitaxial layer subsequently formed is different from that of the substrate. Any combination can be used for the substrate and each epitaxial layer. Further, the “vertical direction” used in the present specification means a direction extending vertically with respect to the surface in the longitudinal direction of the substrate, and when indicating a surface, a plane forming any angle with the substrate surface or , Curved surfaces, and surfaces combining them. In this light-emitting diode, the junction surface between the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer which become light emitting layers in the epitaxial growth stage is vertically oriented with respect to the surface of the first conductive type compound semiconductor crystal substrate. It is formed on an extending surface, and can be used as a side light emitting diode without falling if the element is divided.
【０００９】また、請求項２の発光ダイオードは、請求
項１の発光ダイオードにおいて、第１導電型化合物半導
体結晶基板が除去された構造を有することを特徴として
いる。請求項２の発光ダイオードによれば、第１導電型
化合物半導体エピタキシャル層および第２導電型化合物
半導体エピタキシャル層の各層は裏面（表面）と平行方
向に分離した接合構造となる側面発光ダイオード素子と
して利用することが可能である。したがって、裏面また
は表面の第１導電型化合物半導体エピタキシャル層およ
び第２導電型化合物半導体エピタキシャル層のそれぞれ
に任意の形状の電極を形成すれば、プリント基板等へ直
接実装可能であり、より薄型化、小型化が可能となる。Further, a light emitting diode according to a second aspect of the present invention is characterized in that the light emitting diode according to the first aspect has a structure in which the first conductive type compound semiconductor crystal substrate is removed. According to the light emitting diode of the present invention, each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer is used as a side surface light emitting diode element having a junction structure separated in a direction parallel to a back surface (front surface). It is possible to Therefore, if an electrode of an arbitrary shape is formed on each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer on the back surface or the front surface, it can be directly mounted on a printed circuit board or the like, and can be made thinner. The size can be reduced.
【００１０】請求項３の発光ダイオードは、請求項１の
発光ダイオードにおいて、第１導電型化合物半導体エピ
タキシャル層および第２導電型化合物半導体エピタキシ
ャル層のそれぞれのキャリア濃度が第１導電型化合物半
導体結晶基板のキャリア濃度と同等またはより高い、例
えば１×１０16〜２×１０19ｃｍ-3の範囲、例えば１×
１０17ｃｍ-3以上、１×１０18ｃｍ-3以上であり、該第
１導電型化合物半導体結晶基板をより高抵抗層としてい
ることを特徴としている。請求項３の発光ダイオードに
よれば、第１導電型化合物半導体結晶基板が、第１導電
型化合物半導体エピタキシャル層および第２導電型化合
物半導体エピタキシャル層よりも高抵抗層（絶縁層）と
して作用し、プリント基板実装時に基板と発光層とを電
気的に分離することが可能となる。According to a third aspect of the present invention, there is provided the light emitting diode according to the first aspect, wherein each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer has a carrier concentration of the first conductive type compound semiconductor crystal substrate. Equal to or higher than the carrier concentration, for example, in the range of 1 × 10 16 to 2 × 10 19 cm −3 , for example, 1 ×
It is 10 17 cm -3 or more and 1 × 10 18 cm -3 or more, and is characterized in that the first conductive type compound semiconductor crystal substrate is a higher resistance layer. According to the light emitting diode of the third aspect, the first conductivity type compound semiconductor crystal substrate acts as a higher resistance layer (insulating layer) than the first conductivity type compound semiconductor epitaxial layer and the second conductivity type compound semiconductor epitaxial layer, When the printed circuit board is mounted, the substrate and the light emitting layer can be electrically separated.
【００１１】請求項４の発光ダイオードは、請求項１ま
たは請求項２に記載の発光ダイオードにおいて、第１導
電型化合物半導体エピタキシャル層および第２導電型化
合物半導体エピタキシャル層のそれぞれの対向する面
（端面）に、第１導電型化合物半導体結晶基板と接する
ことの無いように任意の形状の電極を形成していること
を特徴としている。請求項４の発光ダイオードによれ
ば、形成された電極より第１導電型化合物半導体エピタ
キシャル層および第２導電型化合物半導体エピタキシャ
ル層に効率よく電流注入され発光する。また、クリーム
半田等の接着剤を使用して挟み込む形で基板実装（接
着）可能となる。According to a fourth aspect of the present invention, in the light emitting diode according to the first or second aspect, the opposing surfaces (end faces) of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer. ) Is characterized in that an electrode of an arbitrary shape is formed so as not to come into contact with the first conductivity type compound semiconductor crystal substrate. According to the light emitting diode of the fourth aspect, current is efficiently injected from the formed electrode into the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer to emit light. Further, the substrate can be mounted (adhered) in a form of being sandwiched by using an adhesive such as cream solder.
【００１２】請求項５の発光ダイオードは、請求項２に
記載の発光ダイオードにおいて、第１導電型化合物半導
体エピタキシャル層または第２導電型化合物半導体エピ
タキシャル層の一方または両方の対向する端面と、その
面と直角を為しかつ連続する面とにわたり任意の形状の
Ｌ字型に連なる電極を備えたことを特徴としている。請
求項５の発光ダイオードによれば、基板実装（接着）面
に電極が形成されているため、基板側に銀ペーストまた
はバンプのような突起電極を形成すれば、発光ダイオー
ド素子を基板実装可能となる。また、側面（接着面と鉛
直を為す面）に電極を形成することにより電流の広がり
効率を上げ、より発光効率を上げることが可能となる。According to a fifth aspect of the present invention, there is provided the light emitting diode according to the second aspect, wherein one or both opposed end faces of the first conductive type compound semiconductor epitaxial layer or the second conductive type compound semiconductor epitaxial layer and the surface thereof. The electrode is characterized by being provided with an L-shaped electrode having an arbitrary shape over a continuous surface at a right angle with the electrode. According to the light emitting diode of the fifth aspect, since the electrode is formed on the substrate mounting (adhesion) surface, if a protruding electrode such as a silver paste or a bump is formed on the substrate side, the light emitting diode element can be mounted on the substrate. Become. Further, by forming electrodes on the side surfaces (surfaces that are perpendicular to the adhesive surface), the current spreading efficiency can be increased, and the luminous efficiency can be further improved.
【００１３】請求項６の発光ダイオードは、請求項１に
記載の発光ダイオードにおいて、第１導電型化合物半導
体結晶基板の表面と平行を為す、第１導電型化合物半導
体エピタキシャル層および第２導電型化合物半導体エピ
タキシャル層のそれぞれの面上に任意の形状の電極を備
えたことを特徴としている。請求項６の発光ダイオード
によれば、基板実装（接着）面に電極が形成されている
ため、基板側に銀ペーストまたはバンプのような突起電
極を形成すれば、半田リフローなどの熱履歴なくして、
発光ダイオード素子を基板実装可能となる。According to a sixth aspect of the present invention, there is provided the light emitting diode according to the first aspect, wherein the first conductivity type compound semiconductor epitaxial layer and the second conductivity type compound are parallel to the surface of the first conductivity type compound semiconductor crystal substrate. An electrode of an arbitrary shape is provided on each surface of the semiconductor epitaxial layer. According to the light emitting diode of the present invention, since the electrodes are formed on the substrate mounting (adhesion) surface, if a projecting electrode such as a silver paste or a bump is formed on the substrate side, there is no heat history such as solder reflow. ,
The light emitting diode element can be mounted on a substrate.
【００１４】請求項７の発光ダイオードは、請求項２に
記載の発光ダイオードにおいて、第１導電型化合物半導
体エピタキシャル層および第２導電型化合物半導体エピ
タキシャル層のそれぞれの端面と直角を為す１つの面上
に、第１導電型化合物半導体エピタキシャル層および第
２導電型化合物半導体エピタキシャル層のそれぞれに対
応する任意の形状の電極を備えており、かつ、少なくと
も、該第１導電型化合物半導体エピタキシャル層および
第２導電型化合物半導体エピタキシャル層の接合面と該
電極を形成した面とが接する部分が凹型に形成（除去）
された形状を有することを特徴としている。請求項７の
発光ダイオードによれば、基板実装（接着）面に電極が
形成されているため、基板側に銀ペーストまたはバンプ
のような突起電極を形成すれば、発光ダイオード素子を
基板実装可能であり、かつ、素子表面または基板、接着
剤によるリーク電流を抑制し、確実に第１導電型化合物
半導体エピタキシャル層および第２導電型化合物半導体
エピタキシャル層の接合面へと電流を注入することが可
能となる。According to a seventh aspect of the present invention, in the light emitting diode according to the second aspect, the light emitting diode is formed on one surface perpendicular to the respective end faces of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer. Further comprises an electrode of an arbitrary shape corresponding to each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer, and at least the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer. A portion where the junction surface of the conductive type compound semiconductor epitaxial layer and the surface on which the electrode is formed is in a concave shape (removed)
It is characterized by having a shaped shape. According to the light emitting diode of the present invention, since the electrodes are formed on the substrate mounting (adhesion) surface, the light emitting diode element can be mounted on the substrate by forming a projecting electrode such as a silver paste or a bump on the substrate side. In addition, it is possible to suppress a leak current due to an element surface or a substrate or an adhesive, and to reliably inject a current into a junction surface between the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer. Become.
【００１５】請求項８に記載の発光ダイオード製造方法
は、液相または気相エピタキシャル成長法により製造す
る発光ダイオードの製造方法であって、 （１）第１導電型化合物半導体結晶基板の表面上に第１
導電型化合物半導体エピタキシャル層を形成する工程： （２）該第１導電型化合物半導体エピタキシャル層の一
部を、該第１導電型化合物半導体結晶基板の表面に対し
て縦方向に、かつ第１導電型化合物半導体エピタキシャ
ル層が縞状に分離して残るように除去する工程： （３）第２導電型化合物半導体エピタキシャル層を、該
第１導電型化合物半導体結晶基板および残った第１導電
型化合物半導体エピタキシャル層の上に形成する工程：
および （４）該第１導電型化合物半導体エピタキシャル層より
上方に形成された第２導電型化合物半導体エピタキシャ
ル層を除去する工程を有することを特徴としている。 請求項８の発光ダイオードの製造方法によれば、第１導
電型化合物半導体結晶基板上に形成された第１導電型化
合物半導体エピタキシャル層の一部を、該第１導電型化
合物半導体結晶基板の表面に対して縦方向に、かつ第１
導電型化合物半導体エピタキシャル層が縞状に分離して
残るように除去することにより、次に形成される第２導
電型化合物半導体エピタキシャル層との接合面、つまり
発光面（領域）が第１導電型化合物半導体結晶基板の表
面に対して縦方向に形成されるため、分割することによ
りそのまま側面発光ダイオードの作成が可能となる。ま
た、第１導電型化合物半導体エピタキシャル層および第
２導電型化合物半導体エピタキシャル層の各層の厚み制
御、あるいは、第１導電型化合物半導体結晶基板、第１
導電型化合物半導体エピタキシャル層または第２導電型
化合物半導体エピタキシャル層をエッチング、研磨する
ことにより、より薄型化、小型化が可能となる。According to a eighth aspect of the present invention, there is provided a method for manufacturing a light emitting diode, which is manufactured by a liquid phase or vapor phase epitaxial growth method, wherein (1) a first conductive type compound semiconductor crystal substrate is provided on a surface thereof. 1
Step of forming a conductive type compound semiconductor epitaxial layer: (2) A part of the first conductive type compound semiconductor epitaxial layer is vertically aligned with respect to the surface of the first conductive type compound semiconductor crystal substrate, and the first conductive type compound semiconductor (3) removing the second conductive type compound semiconductor epitaxial layer from the first conductive type compound semiconductor crystal substrate and the remaining first conductive type compound semiconductor Step of forming on the epitaxial layer:
And (4) a step of removing the second conductivity type compound semiconductor epitaxial layer formed above the first conductivity type compound semiconductor epitaxial layer. According to the method for manufacturing a light-emitting diode of claim 8, a part of the first conductive type compound semiconductor epitaxial layer formed on the first conductive type compound semiconductor crystal substrate is partially removed from the surface of the first conductive type compound semiconductor crystal substrate. Vertical to the first
By removing the conductive type compound semiconductor epitaxial layer so as to remain separated in stripes, the bonding surface with the second conductive type compound semiconductor epitaxial layer to be formed next, that is, the light emitting surface (region) is of the first conductive type. Since it is formed in the vertical direction with respect to the surface of the compound semiconductor crystal substrate, it becomes possible to form the side-surface light emitting diode as it is by dividing. Further, the thickness of each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer is controlled, or the first conductive type compound semiconductor crystal substrate,
By etching and polishing the conductive type compound semiconductor epitaxial layer or the second conductive type compound semiconductor epitaxial layer, it is possible to further reduce the thickness and size.
【００１６】また、本発明の別の態様において、上記の
第１導電型化合物半導体結晶基板の表面、および／また
は第１導電型半導体エピタキシャル層と第２導電型化合
物半導体エピタキシャル層との表面を粗面化等処理する
ことにより、光り取り出し効率を向上させることもでき
る。上記の通り、本発明によれば、エピタキシャル成長
段階で発光領域となる接合面がエピタキシャル成長方向
と平行に形成されるため、素子分割後、側面発光ダイオ
ードとして利用する際に、転倒の作業が不要となる。ま
た、エピタキシャル成長層の厚みを制御することによ
り、より薄型化、小型化が可能となる。In another aspect of the present invention, the surface of the first conductive type compound semiconductor crystal substrate and / or the surface of the first conductive type semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer are roughened. The light extraction efficiency can be improved by processing such as surface treatment. As described above, according to the present invention, since the junction surface serving as the light emitting region is formed in parallel with the epitaxial growth direction in the epitaxial growth stage, the device does not need to be overturned when used as a side light emitting diode after element division. . Further, by controlling the thickness of the epitaxial growth layer, it is possible to further reduce the thickness and size.
【００１７】[0017]
【実施例】実施例１ 図１−（１）〜（８）は、この発明の発光ダイオード作
成プロセスの概略を断面方向から示したフローダイヤグ
ラムである。図１−（１）に示す第１導電型化合物半導
体結晶基板ａの表面上に、図１−（２）に示すように液
相エピタキシャル成長法または気相エピタキシャル成長
法により第１導電型化合物半導体エピタキシャル層ｂを
形成する。この第１導電型化合物半導体エピタキシャル
層ｂの表面にＣＶＤ法を用いてＳｉＯ2、ＳｉＮ、Ａｌ2
Ｏ3等の保護膜を形成後、感光性レジストにより保護膜
を所望の形状にパターンニングする。Embodiment 1 FIGS. 1- (1) to (8) are flow diagrams schematically showing a process for producing a light emitting diode according to the present invention from a sectional direction. As shown in FIG. 1- (2), the first conductivity type compound semiconductor epitaxial layer is formed on the surface of the first conductivity type compound semiconductor crystal substrate a shown in FIG. 1- (1) by a liquid phase epitaxial growth method or a vapor phase epitaxial growth method. b is formed. SiO 2 , SiN, Al 2 is formed on the surface of the first conductive type compound semiconductor epitaxial layer b by using the CVD method.
After forming a protective film such as O 3, the protective film is patterned into a desired shape by a photosensitive resist.
【００１８】その後、パターンニングに従い、第１導電
型化合物半導体エピタキシャル層ｂを化学薬品またはド
ライエッチング等の方法を用いて除去し、図１−（３）
に示すような第１導電型化合物半導体エピタキシャル層
ｂが凸型形状として残留するような形状とする。その
後、保護膜を除去する。次に図１−（４）のように、図
１−（３）の第１導電型化合物半導体結晶基板ａ−凸型
第１導電型化合物半導体エピタキシャル層ｂ上に液相ま
たは気相エピタキシャル成長法を用いて第２導電型化合
物半導体エピタキシャル層ｃを形成する。図１−（４）
の第２導電型化合物半導体エピタキシャル層ｃの表面
を、図１−（５）に示すように機械的または化学的な処
理により除去、研磨し、表面を平坦化する。さらに、図
１−（６）のように、第１導電型化合物半導体結晶基板
ａも機械的または化学的な処理により除去する。ただ
し、第１導電型化合物半導体結晶基板は必ずしも除去す
る必要はない。図１−（６）の表面または裏面のいずれ
か一方（片面）であって、少なくとも、第１導電型化合
物半導体エピタキシャル層ｂと第２導電型化合物半導体
エピタキシャル層ｃとの接合面と接する部分がエッチン
グ除去可能となるよう感光性レジストを利用してパター
ンニング後、両エピタキシャル層をエッチングし、第１
導電型化合物半導体エピタキシャル層ｂと第２導電型化
合物半導体エピタキシャル層ｃの接合端部分を凹型に成
型する。Thereafter, according to the patterning, the first conductive type compound semiconductor epitaxial layer b is removed by using a method such as chemicals or dry etching.
The first conductive type compound semiconductor epitaxial layer b as shown in FIG. After that, the protective film is removed. Next, as shown in FIG. 1- (4), a liquid or vapor phase epitaxial growth method is performed on the first conductivity type compound semiconductor crystal substrate a-convex first conductivity type compound semiconductor epitaxial layer b in FIG. 1- (3). To form a second conductivity type compound semiconductor epitaxial layer c. Fig. 1- (4)
The surface of the second conductive type compound semiconductor epitaxial layer c is removed and polished by mechanical or chemical treatment as shown in FIG. 1- (5), and the surface is planarized. Further, as shown in FIG. 1- (6), the first conductivity type compound semiconductor crystal substrate a is also removed by mechanical or chemical treatment. However, the first conductivity type compound semiconductor crystal substrate does not necessarily need to be removed. At least one part (one side) of the front surface or the back surface of FIG. After patterning using a photosensitive resist so that it can be removed by etching, both epitaxial layers are etched,
The junction end portion between the conductive type compound semiconductor epitaxial layer b and the second conductive type compound semiconductor epitaxial layer c is formed into a concave shape.
【００１９】次に凹形状に成型した面と同一面上であっ
て第１導電型化合物半導体エピタキシャル層ｂおよび第
２導電型化合物半導体エピタキシャル層ｃの表面にあた
る位置に、金属蒸着またはスパッタリングおよび感光性
レジストによるパターンニングを用いて、各々電極ｄお
よびｅを形成する。エッチング除去、電極形成されると
図１−（７）のようになる。Next, metal deposition or sputtering and photosensitivity are performed on the same surface as the surface molded into the concave shape and on the surfaces of the first conductive type compound semiconductor epitaxial layer b and the second conductive type compound semiconductor epitaxial layer c. Electrodes d and e are formed using patterning with a resist. FIG. 1- (7) shows the result of the etching removal and electrode formation.
【００２０】図１−（７）において、第１導電型化合物
半導体エピタキシャル層ｂと第２導電型化合物半導体エ
ピタキシャル層ｃとの上面に対して鉛直方向で、かつ、
接合面―接合面の中央部分に相当する位置で任意のピッ
チでダイシングし、所定の大きさのチップ分割を行うこ
とにより発光ダイオード素子とする（図２）。In FIG. 1- (7), in the vertical direction with respect to the upper surfaces of the first conductive type compound semiconductor epitaxial layer b and the second conductive type compound semiconductor epitaxial layer c,
Dicing is performed at an arbitrary pitch at a position corresponding to the bonding surface-center portion of the bonding surface, and a chip of a predetermined size is divided into light emitting diode elements (FIG. 2).
【００２１】実施例２ 上記の実施例１における、第１導電型化合物半導体結晶
基板ａを除去後のプロセスにおいて（図１−（６）、図
３−（９））、第１導電型化合物半導体エピタキシャル
層ｂと第２導電型化合物半導体エピタキシャル層ｃとの
接合面と平行で、かつ、隣り合う接合面の中央位置をハ
ーフダイシングし、溝ｈを形成する（図３−（１
０））。後に、例えば特開平5−166925のような方法に
より、第１導電型化合物半導体エピタキシャル層ｂと第
２導電型化合物半導体エピタキシャル層ｃの側面（ダイ
シング溝面）にそれぞれ電極ｆおよび電極ｇを形成し、
ダイシングまたはヘキ開によりチップ分割し、発光ダイ
オード素子とする。この時、電極ｆおよび電極ｇは側面
のみに形成されている必要はなく、それぞれの側面と連
続する第１導電型化合物半導体エピタキシャル層ｂと第
２導電型化合物半導体エピタキシャル層ｃ面上にわたり
Ｌ型に連なる電極を形成することも可能である（図
４）。Embodiment 2 In the process after removing the first conductivity type compound semiconductor crystal substrate a in the first embodiment (FIG. 1- (6), FIG. 3- (9)), the first conductivity type compound semiconductor A groove h is formed by half-dicing the center position of the adjacent bonding surface which is parallel to the bonding surface between the epitaxial layer b and the second conductivity type compound semiconductor epitaxial layer c (FIG. 3- (1)).
0)). Thereafter, an electrode f and an electrode g are formed on the side surfaces (dicing groove surfaces) of the first conductive type compound semiconductor epitaxial layer b and the second conductive type compound semiconductor epitaxial layer c, for example, by a method as described in JP-A-5-166925. ,
The chips are divided by dicing or cleaving to form light emitting diode elements. At this time, the electrode f and the electrode g do not need to be formed only on the side surfaces, and are formed over the surfaces of the first conductivity type compound semiconductor epitaxial layer b and the second conductivity type compound semiconductor epitaxial layer c which are continuous with the respective side surfaces. (FIG. 4).
【００２２】[0022]
【発明の効果】上記の通り、本発明によれば、エピタキ
シャル成長段階で発光領域となる接合面がエピタキシャ
ル成長方向と平行に形成されるため、素子分割後、側面
発光ダイオードとして基板実装により利用する際に、転
倒の作業が不要となる。また、エピタキシャル成長層の
制御、基板、エピタキシャル層を除去、研削することに
より、ダイシングの手法に左右されない薄型化、小型化
した発光ダイオード素子の作成が可能となる。As described above, according to the present invention, the junction surface serving as the light emitting region is formed in the epitaxial growth stage in parallel with the epitaxial growth direction. In addition, the work of overturning becomes unnecessary. In addition, by controlling the epitaxial growth layer, and removing and grinding the substrate and the epitaxial layer, it is possible to produce a thin and small light emitting diode element which is not affected by the dicing technique.
【図１】 本発明の実施例１における発光ダイオードの
作成プロセスを示す概略図である。図１において、
（１）は第１導電型化合物半導体結晶基板を示し；
（２）は第１導電型化合物半導体結晶基板上に第１導電
型化合物半導体エピタキシャル層を形成した状態を示
し；（３）は第１導電型化合物半導体エピタキシャル層
の一部を除去した状態を示し；（４）は第１導電型化合
物半導体エピタキシャル層上に第２導電型化合物半導体
エピタキシャル層を形成した状態を示し；（５）は第２
導電型化合物半導体エピタキシャル層を除去、研磨した
状態を示し；（６）は第１導電型化合物半導体結晶基板
を除去した状態を示し；（７）は第１導電型化合物半導
体エピタキシャル層および第２導電型化合物半導体エピ
タキシャル層に電極を形成、更にリーク電流抑制のため
凹型に両エピタキシャル層を除去した状態を示し；
（８）はダイシング完了状態を示す。FIG. 1 is a schematic view illustrating a process of manufacturing a light emitting diode according to a first embodiment of the present invention. In FIG.
(1) shows a first conductivity type compound semiconductor crystal substrate;
(2) shows a state where a first conductivity type compound semiconductor epitaxial layer is formed on a first conductivity type compound semiconductor crystal substrate; (3) shows a state where a part of the first conductivity type compound semiconductor epitaxial layer is removed. (4) shows a state in which a second conductivity type compound semiconductor epitaxial layer is formed on the first conductivity type compound semiconductor epitaxial layer; (5) shows a state in which the second conductivity type compound semiconductor epitaxial layer is formed;
(6) shows a state where the first conductivity type compound semiconductor crystal substrate is removed; (7) shows a state where the first conductivity type compound semiconductor crystal substrate is removed; and (7) shows a state where the first conductivity type compound semiconductor crystal layer is removed and polished. A state in which an electrode is formed on the type compound semiconductor epitaxial layer, and both epitaxial layers are removed in a concave shape in order to suppress leakage current;
(8) shows a dicing completion state.
【図２】 本発明の実施例１のプロセスにより作成した
発光ダイオードの概形図である。FIG. 2 is a schematic view of a light emitting diode produced by the process of Embodiment 1 of the present invention.
【図３】 本発明の実施例２における発光ダイオードの
作成プロセスのプロセスを示す概略図である。図３にお
いて、（９）は第１導電型化合物半導体結晶基板を除去
した状態を示し；（１０）は第１導電型化合物半導体エ
ピタキシャル層および第２導電型化合物半導体エピタキ
シャル層上に電極形成のためのハーフダイシング溝を形
成した状態を示し；（１１）は第１導電型化合物半導体
エピタキシャル層および第２導電型化合物半導体エピタ
キシャル層それぞれのダイシング側面および天面にわた
り電極を形成した状態を示す。FIG. 3 is a schematic view showing a process of a manufacturing process of a light emitting diode in Embodiment 2 of the present invention. In FIG. 3, (9) shows a state where the first conductivity type compound semiconductor crystal substrate is removed; (10) shows a state for forming electrodes on the first conductivity type compound semiconductor epitaxial layer and the second conductivity type compound semiconductor epitaxial layer. (11) shows a state in which electrodes are formed on the dicing side surface and the top surface of each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer.
【図４】 本発明の実施例２のプロセスにより作成した
発光ダイオードの概形図である。FIG. 4 is a schematic view of a light emitting diode produced by the process of Embodiment 2 of the present invention.
ａ：第１導電型化合物半導体結晶基板 ｂ：第１導電型化合物半導体エピタキシャル層 ｃ：第２導電型化合物半導体エピタキシャル層 ｄ：電極（例えばｐ型用電極） ｅ：電極（例えばｎ型用電極） ｆ：電極（例えばｎ型用電極） ｇ：電極（例えばｐ型用電極） a: First conductivity type compound semiconductor crystal substrate b: First conductivity type compound semiconductor epitaxial layer c: Second conductivity type compound semiconductor epitaxial layer d: Electrode (for example, p-type electrode) e: Electrode (for example, n-type electrode) f: Electrode (for example, n-type electrode) g: Electrode (for example, p-type electrode)
Claims (8)
面上に、第１導電型化合物半導体エピタキシャル層と、
第２導電型化合物半導体エピタキシャル層とが順次積層
された発光ダイオードであって、該第１導電型化合物半
導体エピタキシャル層および該第２導電型化合物半導体
エピタキシャル層の接合面が、該第１導電型化合物半導
体結晶基板の表面に対して縦方向に形成されていること
を特徴とする発光ダイオード。A first conductive type compound semiconductor epitaxial layer on a surface of a first conductive type compound semiconductor crystal substrate;
A light emitting diode in which a second conductive type compound semiconductor epitaxial layer is sequentially stacked, wherein a junction surface between the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer is formed of the first conductive type compound semiconductor. A light emitting diode formed in a vertical direction with respect to a surface of a semiconductor crystal substrate.
去することにより、該第１導電型化合物半導体エピタキ
シャル層および該第２導電型化合物半導体エピタキシャ
ル層のみによって形成されていることを特徴とする請求
項１に記載の発光ダイオード。2. The method according to claim 1, wherein the first conductive type compound semiconductor crystal substrate is removed to form only the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer. The light emitting diode according to claim 1.
ル層および該第２導電型化合物半導体エピタキシャル層
のそれぞれのエピタキシャル層が、該第１導電型化合物
半導体結晶基板よりも高いキャリア濃度となっているこ
とを特徴とする請求項１に記載の発光ダイオード。3. Each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer has a higher carrier concentration than the first conductive type compound semiconductor crystal substrate. The light emitting diode according to claim 1, wherein:
ル層および該第２導電型化合物半導体エピタキシャル層
のそれぞれの端面に、該第１導電型化合物半導体結晶基
板と接することの無いように任意の形状の電極を備えた
ことを特徴とする請求項１または請求項２に記載の発光
ダイオード。4. An end surface of each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer having an arbitrary shape so as not to come into contact with the first conductive type compound semiconductor crystal substrate. The light emitting diode according to claim 1, further comprising an electrode.
ル層または該第２導電型化合物半導体エピタキシャル層
の一方または両方の端面と、それと直角を為しかつ連続
する面とにわたり任意の形状のＬ型に連なる電極を備え
たことを特微とする請求項２に記載の発光ダイオード。5. An L-shape having an arbitrary shape over one or both end faces of the first conductivity type compound semiconductor epitaxial layer or the second conductivity type compound semiconductor epitaxial layer and a plane perpendicular to the end face. 3. The light emitting diode according to claim 2, further comprising a series of electrodes.
と平行を為す該第１導電型化合物半導体エピタキシャル
層および該第２導電型化合物半導体エピタキシャル層の
それぞれの面上に、任意の形状の電極を備えたことを特
徴とする請求項１に記載の発光ダイオード。6. An electrode having an arbitrary shape on each of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer which is parallel to the surface of the first conductive type compound semiconductor crystal substrate. The light emitting diode according to claim 1, further comprising:
ル層および該第２導電型化合物半導体エピタキシャル層
のそれぞれの端面と直角を為す第１導電型化合物半導体
エピタキシャル層および第２導電型化合物半導体エピタ
キシャル層のそれぞれの面上に電極を備えており、か
つ、少なくとも、その面と該第１導電型化合物半導体エ
ピタキシャル層および該第２導電型化合物半導体エピタ
キシャル層の接合面とが接する部分が凹型に形成されて
いることを特徴とする請求項１に記載の発光ダイオー
ド。7. The first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer which are perpendicular to respective end faces of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer. An electrode is provided on each surface, and at least a portion where the surface and the bonding surface of the first conductive type compound semiconductor epitaxial layer and the second conductive type compound semiconductor epitaxial layer are in contact with each other is formed in a concave shape. The light emitting diode according to claim 1, wherein
キシャル成長法により製造する発光ダイオード製造方法
であって、 （１）第１導電型化合物半導体結晶基板の表面上に第１
導電型化合物半導体エピタキシャル層を形成する工程： （２）該第１導電型化合物半導体エピタキシャル層の一
部を、該第１導電型化合物半導体結晶基板の表面に対し
て縦方向に、かつ第１導電型化合物半導体エピタキシャ
ル層が縞状に分離して残るように除去する工程： （３）第２導電型化合物半導体エピタキシャル層を、該
第１導電型化合物半導体結晶基板および残った第１導電
型化合物半導体エピタキシャル層の上に形成する工程：
および （４）該第１導電型化合物半導体エピタキシャル層より
も上方に形成された第２導電型化合物半導体エピタキシ
ャル層を除去する工程を有することを特徴とする発光ダ
イオードの製造方法。8. A method for manufacturing a light emitting diode, wherein the light emitting diode is manufactured by a liquid phase or a vapor phase epitaxial growth method, wherein: (1) a first conductive type compound semiconductor crystal substrate has a first conductive type compound semiconductor crystal substrate;
Step of forming a conductive type compound semiconductor epitaxial layer: (2) A part of the first conductive type compound semiconductor epitaxial layer is vertically aligned with respect to the surface of the first conductive type compound semiconductor crystal substrate, and the first conductive type compound semiconductor (3) removing the second conductive type compound semiconductor epitaxial layer from the first conductive type compound semiconductor crystal substrate and the remaining first conductive type compound semiconductor Step of forming on the epitaxial layer:
And (4) a method for manufacturing a light emitting diode, comprising a step of removing the second conductivity type compound semiconductor epitaxial layer formed above the first conductivity type compound semiconductor epitaxial layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000237215A JP4125858B2 (en) | 2000-08-04 | 2000-08-04 | Light emitting diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000237215A JP4125858B2 (en) | 2000-08-04 | 2000-08-04 | Light emitting diode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050789A true JP2002050789A (en) | 2002-02-15 |
| JP4125858B2 JP4125858B2 (en) | 2008-07-30 |
Family
ID=18729117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000237215A Expired - Fee Related JP4125858B2 (en) | 2000-08-04 | 2000-08-04 | Light emitting diode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4125858B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175212A (en) * | 2013-04-09 | 2013-09-05 | Toshiba Tec Corp | Tabulation server and program |
-
2000
- 2000-08-04 JP JP2000237215A patent/JP4125858B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175212A (en) * | 2013-04-09 | 2013-09-05 | Toshiba Tec Corp | Tabulation server and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4125858B2 (en) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554126B2 (en) | Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device | |
| US8513699B2 (en) | Light-emitting device | |
| EP2533313B1 (en) | Light emitting diode | |
| US8344412B2 (en) | Chip level package of light-emitting diode | |
| CN100435368C (en) | Flip chip light emitting diode and method of manufactureing the same | |
| US20080210954A1 (en) | Alternating Current Light Emitting Device | |
| US9520545B2 (en) | Light-emitting device | |
| US20100237379A1 (en) | Light emitting device | |
| JPH10150223A (en) | Chip-type light emitting device | |
| US20130069093A1 (en) | Optoelectronic device having conductive substrate | |
| CN110429098B (en) | Display panel, manufacturing method thereof and display device | |
| JP5515685B2 (en) | LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE USING THE SAME | |
| JPH10270761A (en) | Semiconductor light-emitting device and method for manufacturing the same | |
| JP2005051233A (en) | Light emitting semiconductor device and manufacturing method therefor | |
| CN217719638U (en) | Micro LED chip | |
| JP4125858B2 (en) | Light emitting diode and manufacturing method thereof | |
| CN203787469U (en) | Light-emitting structure | |
| KR100407773B1 (en) | GaN LIGHT EMITTING DEVICE AND THE PACKAGE THEREOF | |
| CN101494260B (en) | LED element | |
| TWI467808B (en) | Light emitting device, method of manufacturing the same and light emitting apparatus | |
| JP3917619B2 (en) | Manufacturing method of semiconductor light emitting device | |
| KR100463957B1 (en) | Method for manufacturing a light-emitting diode device | |
| US9257622B2 (en) | Light-emitting structure | |
| JP3974676B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP2005286134A (en) | Flip-chip semiconductor light-emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |