JP2002050179A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】ライトデータマスク機能を備える半導体記憶装
置に関し、動作周波数が更に高速化された場合であって
も、ライトデータマスク機能を維持することができるよ
うにする。 【解決手段】データＤＱ０〜ＤＱ１５用の外部端子に与
えられるライトバーストデータの個々のライトデータに
対応したデータマスク信号ＬＤＭ０〜ＬＤＭ３を入力す
るデータマスク信号用の外部端子を設け、データマスク
信号ＬＤＭ０〜ＬＤＭ３をライトコマンドＷＲＡと同時
に取り込むようにし、データマスク信号ＬＤＭ０〜ＬＤ
Ｍ３をライトデータＤＱ０〜ＤＱ１５（input）のセッ
トアップ／ホールド値を決定する要因からはずす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ライトモード時に
データ端子に連続して与えられる予め設定されているバ
ースト長のライトデータ、いわゆるライトバーストデー
タの中のライトしたくないデータについてはマスクして
ライトしないようにする機能であるライトデータマスク
機能を備える半導体記憶装置に関する。

【０００２】たとえば、ＳＤＲＡＭ（シンクロナス・ダ
イナミック・ランダム・アクセス・メモリ）において
は、通常のライト動作であれば、予め設定されているバ
ースト長のライトデータがメモリセルにライトされる。
しかし、ユーザの都合によっては、ライトバーストデー
タの中の特定のライトデータのみをメモリセルにライト
したいという場合も生じる。このような場合に、ライト
データマスク機能が利用される。

【０００３】

【従来の技術】図７は第１従来例のＳＤＲＡＭのパッケ
ージの外部端子配置図である。図７中、ＶＤＤＱ、ＶＤ
Ｄ、ＶＤＤＬ、ＶＳＳＱ、ＶＳＳ、ＶＳＳＬは電源電
圧、ＶＲＥＦは基準電圧、ＣＬＫ、／ＣＬＫはクロッ
ク、ＣＫＥはクロックイネーブル信号、／ＲＡＳ、／Ｃ
ＡＳ、／ＣＳはコマンド信号、ＢＡ０、ＢＡ１はブロッ
クアドレス信号、Ａ０〜Ａ１３はロウ及びコラムアドレ
ス信号である。

【０００４】また、ＤＱ０〜ＤＱ１５はデータ、ＬＤＱ
ＳはデータＤＱ０〜ＤＱ７に対応するデータストローブ
信号、ＵＤＱＳはデータＤＱ８〜ＤＱ１５に対応するデ
ータストローブ信号、ＬＤＭはデータＤＱ０〜ＤＱ７に
対応するデータマスク信号、ＵＤＭはデータＤＱ８〜Ｄ
Ｑ１５に対応するデータマスク信号であり、ＮＣは非接
続を意味している。

【０００５】図８は第１従来例のＳＤＲＡＭが備える回
路の一部分を示すブロック回路図である。図８中、１０
０はクロックＣＬＫ、／ＣＬＫを入力するクロック入力
バッファ、１０１はデータマスク信号ＬＤＭ、ＵＤＭを
ラッチするデータマスク信号ラッチ回路、１０２はデー
タストローブ信号ＬＤＱＳ、ＵＤＱＳを入力するデータ
ストローブ信号入力バッファである。

【０００６】また、１０３はライトデータＤＱ０〜ＤＱ
１５（input）を取り込むデータ入力バッファであり、
ライトデータＤＱ０〜ＤＱ７（input）をデータストロ
ーブ信号入力バッファ１０２から出力されるデータスト
ローブ信号ＬＤＱＳの遷移に同期して取り込み、ライト
データＤＱ８〜ＤＱ１５（input）をデータストローブ
信号入力バッファ１０２から出力されるデータストロー
ブ信号ＵＤＱＳの遷移に同期して取り込むように動作す
る。

【０００７】また、１０４はクロック入力バッファ１０
０から出力される内部クロックやデータマスク信号ラッ
チ回路１０１の出力などに制御されてライトデータのマ
スクなどを行うデータコンバータ、１０５はデータコン
バータ１０４から出力されるライトデータを増幅してメ
モリセルに伝送するライトバッファである。

【０００８】このように構成された第１従来例のＳＤＲ
ＡＭにおいては、データマスク信号ＬＤＭ及びライトデ
ータＤＱ０〜ＤＱ７（input）はデータストローブ信号
ＬＤＱＳ（input）の遷移に同期して同時に取り込ま
れ、データマスク信号ＵＤＭ及びライトデータＤＱ８〜
ＤＱ１５（input）はデータストローブ信号ＵＤＱＳ（i
nput）の遷移に同期して同時に取り込まれる。

【０００９】図９は第１従来例のＳＤＲＡＭのライトデ
ータマスク動作を説明するためのタイミングチャートで
あり、バースト長が４の場合を示しており、データマス
ク信号ＬＤＭ、ＵＤＭのアクティブレベルはＨレベルで
ある。

【００１０】この動作例の場合、たとえば、データＤＱ
０〜ＤＱ７用の外部端子に与えられるライトバーストデ
ータＷＢＤ１のうち、タイミング７、９で取り込まれる
１番目、３番目のライトデータＤ１、Ｄ３に対応するデ
ータマスク信号ＬＤＭ＝Ｈレベル、タイミング８、１０
で取り込まれる２番目、４番目のライトデータＤ２、Ｄ
４に対応するデータマスク信号ＬＤＭ＝Ｌレベルとされ
ている。したがって、データＤＱ０〜ＤＱ７用の外部端
子に与えられるライトバーストデータＷＢＤ１のうち、
タイミング７、９で取り込まれる１番目、３番目のライ
トデータＤ１、Ｄ３はマスクされ、タイミング８、１０
で取り込まれる２番目、４番目のライトデータＤ２、Ｄ
４のみがメモリセルにライトされることになる。

【００１１】また、データＤＱ８〜ＤＱ１５用の外部端
子に与えられるライトバーストデータＷＢＤ２のうち、
タイミング７、８で取り込まれる１番目、２番目のライ
トデータＤ１、Ｄ２に対応するデータマスク信号ＵＤＭ
＝Ｌレベル、タイミング９、１０で取り込まれる３番
目、４番目のライトデータＤ３、Ｄ４に対応するデータ
マスク信号ＵＤＭ＝Ｈレベルとされている。したがっ
て、データＤＱ８〜ＤＱ１５用の外部端子に与えられる
ライトバーストデータＷＢＤ２のうち、タイミング９、
１０で取り込まれる３番目、４番目のライトデータＤ
３、Ｄ４はマスクされ、タイミング７、８で取り込まれ
る１番目、２番目のライトデータＤ１、Ｄ２のみがメモ
リセルにライトされることになる。

【００１２】図１０は第２従来例のＳＤＲＡＭのパッケ
ージの外部端子配置図であり、図１０中、ＶＤＤＱ、Ｖ
ＤＤ、ＶＳＳＱ、ＶＳＳは電源電圧、ＶＲＥＦは基準電
圧、ＣＬＫ、／ＣＬＫはクロック、ＣＫＥはクロックイ
ネーブル信号、／ＲＡＳ、／ＣＡＳ、／ＣＳ、／ＷＥは
コマンド信号、ＢＡ０、ＢＡ１はブロックアドレス信
号、Ａ０〜Ａ１１はロウ及びコラムアドレス信号、ＤＱ
０〜ＤＱ３１はデータである。

【００１３】また、ＤＱＳ０はデータＤＱ０〜ＤＱ７に
対応するデータストローブ信号、ＤＱＳ１はデータＤＱ
８〜ＤＱ１５に対応するデータストローブ信号、ＤＱＳ
２はデータＤＱ１６〜ＤＱ２３に対応するデータストロ
ーブ信号、ＤＱＳ３はデータＤＱ２４〜ＤＱ３１に対応
するデータストローブ信号、ＤＭ０はデータＤＱ０〜Ｄ
Ｑ７に対応するデータマスク信号、ＤＭ１はデータＤＱ
８〜ＤＱ１５に対応するデータマスク信号、ＤＭ２はデ
ータＤＱ１６〜ＤＱ２３に対応するデータマスク信号、
ＤＭ３はデータＤＱ２４〜ＤＱ３１に対応するデータマ
スク信号、ＡＰはオートプリチャージ信号である。

【００１４】図１１は第２従来例のＳＤＲＡＭが備える
回路の一部分を示すブロック回路図である。図１１中、
２００はクロックＣＬＫ、／ＣＬＫを入力するクロック
入力バッファ、２０１はデータマスク信号ＤＭ０〜ＤＭ
３をラッチするデータマスク信号ラッチ回路、２０２は
データストローブ信号ＤＱＳ０〜ＤＱＳ３を入力するデ
ータストローブ信号入力バッファである。

【００１５】また、２０３はライトデータＤＱ０〜ＤＱ
３１（input）を入力するデータ入力バッファであり、
ライトデータＤＱ０〜ＤＱ７（input）をデータストロ
ーブ信号入力バッファ２０２から出力されるデータスト
ローブ信号ＤＱＳ０の遷移に同期して取り込み、ライト
データＤＱ８〜ＤＱ１５（input）をデータストローブ
信号入力バッファ２０２から出力されるデータストロー
ブ信号ＤＱＳ１の遷移に同期して取り込み、ライトデー
タＤＱ１６〜ＤＱ２３（input）をデータストローブ信
号入力バッファ２０２から出力されるデータストローブ
信号ＤＱＳ２の遷移に同期して取り込み、ライトデータ
ＤＱ２４〜ＤＱ３１（input）をデータストローブ信号
入力バッファ２０２から出力されるデータストローブ信
号ＤＱＳ３の遷移に同期して取り込むように動作する。

【００１６】また、２０４はクロック入力バッファ２０
０から出力される内部クロックやデータマスク信号ラッ
チ回路２０１の出力などに制御されてライトデータのマ
スクなどを行うデータコンバータ、２０５はデータコン
バータ２０４から出力されるライトデータを増幅してメ
モリセルに伝送するライトバッファである。

【００１７】このように構成された第２従来例のＳＤＲ
ＡＭにおいては、データマスク信号ＤＭ０及びライトデ
ータＤＱ０〜ＤＱ７（input）はデータストローブ信号
ＤＱＳ０（input）の遷移に同期して同時に取り込ま
れ、データマスク信号ＤＭ１及びライトデータＤＱ８〜
ＤＱ１５（input）はデータストローブ信号ＤＱＳ１（i
nput）の遷移に同期して同時に取り込まれ、データマス
ク信号ＤＭ２及びライトデータＤＱ１６〜ＤＱ２３（in
put）はデータストローブ信号ＤＱＳ２（input）の遷移
に同期して同時に取り込まれ、データマスク信号ＤＭ３
及びライトデータＤＱ２４〜ＤＱ３１（input）はデー
タストローブ信号ＤＱＳ３（input）の遷移に同期して
同時に取り込まれる。

【００１８】図１２は第２従来例のＳＤＲＡＭのライト
データマスク動作を説明するためのタイミングチャート
であり、バースト長が４の場合を示しており、データマ
スク信号ＤＭ０、ＤＭ１、ＤＭ２、ＤＭ３のアクティブ
レベルはＨレベルである。

【００１９】この動作例の場合、たとえば、データＤＱ
０〜ＤＱ７用の外部端子に与えられるライトバーストデ
ータＷＢＤ１のうち、タイミング７、９で取り込まれる
１番目、３番目のライトデータＤ１、Ｄ３に対応するデ
ータマスク信号ＤＭ０＝Ｈレベル、タイミング８、１０
で取り込まれる２番目、４番目のライトデータＤ２、Ｄ
４に対応するデータマスク信号ＤＭ０＝Ｌレベルとされ
ている。したがって、データＤＱ０〜ＤＱ７用の外部端
子に与えられるライトバーストデータＷＢＤ１のうち、
タイミング７、９で取り込まれる１番目、３番目のライ
トデータＤ１、Ｄ３はマスクされ、タイミング８、１０
で取り込まれる２番目、４番目のライトデータＤ２、Ｄ
４のみがメモリセルにライトされることになる。

【００２０】また、データＤＱ８〜ＤＱ１５用の外部端
子に与えられるライトバーストデータＷＢＤ２のうち、
タイミング７、８で取り込まれる１番目、２番目のライ
トデータＤ１、Ｄ２に対応するデータマスク信号ＤＭ１
＝Ｌレベル、タイミング９、１０で取り込まれる３番
目、４番目のライトデータＤ３、Ｄ４に対応するデータ
マスク信号ＤＭ１＝Ｈレベルとされている。したがっ
て、データＤＱ８〜ＤＱ１５用の外部端子に与えられる
ライトバーストデータＷＢＤ２のうち、タイミング９、
１０で取り込まれる３番目、４番目のライトデータＤ
３、Ｄ４はマスクされ、タイミング７、８で取り込まれ
る１番目、２番目のライトデータＤ１、Ｄ２のみがメモ
リセルにライトされることになる。

【００２１】また、データＤＱ１６〜ＤＱ２３用の外部
端子に与えられるライトバーストデータＷＢＤ３のう
ち、タイミング７、９で取り込まれる１番目、３番目の
ライトデータＤ１、Ｄ３に対応するデータマスク信号Ｄ
Ｍ２＝Ｈレベル、タイミング８、１０で取り込まれる２
番目、４番目のライトデータＤ２、Ｄ４に対応するデー
タマスク信号ＤＭ２＝Ｌレベルとされている。したがっ
て、データＤＱ１６〜ＤＱ２３用の外部端子に与えられ
るライトバーストデータＷＢＤ３のうち、タイミング
７、９で取り込まれる１番目、３番目のライトデータＤ
１、Ｄ３はマスクされ、タイミング８、１０で取り込ま
れる２番目、４番目のライトデータＤ２、Ｄ４のみがメ
モリセルにライトされることになる。

【００２２】また、データＤＱ２４〜ＤＱ３１用の外部
端子に与えられるライトバーストデータＷＢＤ４のう
ち、タイミング７、８で取り込まれる１番目、２番目の
ライトデータＤ１、Ｄ２に対応するデータマスク信号Ｄ
Ｍ３＝Ｌレベル、タイミング９、１０で取り込まれる３
番目、４番目のライトデータＤ３、Ｄ４に対応するデー
タマスク信号ＤＭ３＝Ｈレベルとされている。したがっ
て、データＤＱ２４〜ＤＱ３１用の外部端子に与えられ
るライトバーストデータＷＢＤ４のうち、タイミング
９、１０で取り込まれる３番目、４番目のライトデータ
Ｄ３、Ｄ４はマスクされ、タイミング７、８で取り込ま
れる１番目、２番目のライトデータＤ１、Ｄ２のみがメ
モリセルにライトされることになる。

【００２３】

【発明が解決しようとする課題】このように動作する第
１従来例及び第２従来例のＳＤＲＡＭにおいては、ライ
トデータのセットアップ／ホールド値は、データマスク
信号用の外部端子を除くと、１本のデータストローブ信
号用の外部端子について、１バイト、すなわち、８本分
のデータ用の外部端子間のスキューと、受信回路のバラ
ツキと、評価装置のバラツキとを考慮して設定される。
これに、データマスク信号用の外部端子が増えたことに
よるバラツキを加えると、動作周波数が更に高くされた
場合において、ライトデータのセットアップ／ホールド
値について、顧客から、より短い値を要求された場合、
この要求に応えることが困難である。

【００２４】また、第１従来例及び第２従来例のＳＤＲ
ＡＭにおいては、データマスク信号とライトデータはデ
ータストローブ信号の遷移に同期して同時に取り込まれ
るので、データマスク信号の方がライトデータよりも僅
かに早くチップ内部を伝送するようにしておき、ライト
データをライトしない場合には、メモリセルへのライト
動作が開始される前に、ライト回路の動作を停止する手
法がとられており、これが本来のライト動作を遅延させ
る要因となっていた。

【００２５】このような理由により、第１従来例及び第
２従来例のＳＤＲＡＭにおいては、クロックＣＬＫ、／
ＣＬＫの周波数が更に高くされた場合、ライトデータマ
スク機能を維持することが困難であるという問題点があ
った。

【００２６】本発明は、かかる点に鑑み、動作周波数が
更に高くされた場合であっても、ライトデータマスク機
能を維持することができるようにした半導体記憶装置を
提供することを目的とする。

【００２７】

【課題を解決するための手段】本発明の半導体記憶装置
は、複数にグループ分けされた複数のライトデータ用入
力端子と、これら複数のライトデータ用入力端子に連続
して入力されるライトバーストデータのマスク制御のた
めの複数のデータマスク信号が入力される複数のデータ
マスク信号用入力端子と、前記複数のグループのうちの
いずれかを選択するための複数のデータマスクグループ
選択信号が入力される複数のデータマスクグループ選択
信号用入力端子と、複数のデータマスク信号及び複数の
データマスクグループ選択信号を、ライトバーストデー
タを取り込むサイクルよりも前のサイクルで取り込み、
複数のデータマスクグループ選択信号によって選択され
たグループに属する複数のライトデータ用入力端子に入
力されるライトバーストデータを複数のデータマスク信
号に応答してマスク制御するためのライトマスク制御部
を備えているというものである。

【００２８】本発明によれば、データマスク信号は、対
応するライトデータを取り込むサイクルよりも前のサイ
クルで取り込まれるので、ライトデータのセットアップ
／ホールド値を決定する要因ではなくなり、ライトデー
タのセットアップ／ホールド値を短く設定することが可
能になると共に、データマスク信号又はデータマスク信
号が指示する内容を伝送する信号の方がライトデータよ
りも早くチップ内部を伝送するようにしておく必要がな
くなり、動作に余裕ができる。

【００２９】

【発明の実施の形態】以下、図１〜図６を参照して、本
発明の第１実施形態及び第２実施形態について、本発明
をＳＤＲＡＭに適用した場合を例にして説明する。

【００３０】第１実施形態・・図１〜図３ 図１は本発明の第１実施形態のパッケージの外部端子配
置図である。図１中、ＶＤＤＱ、ＶＤＤ、ＶＤＤＬ、Ｖ
ＳＳＱ、ＶＳＳ、ＶＳＳＬは電源電圧、ＶＲＥＦは基準
電圧、ＣＬＫ、／ＣＬＫはクロック、ＣＫＥはクロック
イネーブル信号、／ＲＡＳ、／ＣＡＳ、／ＣＳはコマン
ド信号、ＢＡ０、ＢＡ１はブロックアドレス信号、Ａ０
〜Ａ１３はロウ及びコラムアドレス信号、ＤＱ０〜ＤＱ
１５はデータ、ＬＤＱＳはデータＤＱ０〜ＤＱ７に対応
するデータストローブ信号、ＵＤＱＳはデータＤＱ８〜
ＤＱ１５に対応するデータストローブ信号である。

【００３１】また、ＬＤＭ０はライトバーストデータ中
の１番目のライトデータ用のデータマスク信号、ＬＤＭ
１はライトバーストデータ中の２番目のライトデータ用
のデータマスク信号、ＬＤＭ２はライトバーストデータ
中の３番目のライトデータ用のデータマスク信号、ＬＤ
Ｍ３はライトバーストデータ中の４番目のライトデータ
用のデータマスク信号である。

【００３２】また、ＤＭＧ０はライトデータＤＱ０〜Ｄ
Ｑ７（input）をデータマスク信号ＬＤＭ０〜ＬＤＭ３
によるライトデータマスク機能が働くグループとして選
択するか否かを指示するデータマスクグループ選択信号
であり、ライトデータＤＱ０〜ＤＱ７（input）は、デ
ータマスクグループ選択信号ＤＭＧ０＝Ｈレベルの場合
にはライトデータマスク機能が働くグループとされ、デ
ータマスクグループ選択信号ＤＭＧ０＝Ｌレベルの場合
にはライトデータマスク機能が働かないグループとされ
る。

【００３３】また、ＤＭＧ１はライトデータＤＱ８〜Ｄ
Ｑ１５（input）をデータマスク信号ＬＤＭ０〜ＬＤＭ
３によるライトデータマスク機能が働くグループとして
選択するか否かを指示するデータマスクグループ選択信
号であり、ライトデータＤＱ８〜ＤＱ１５（input）
は、データマスクグループ選択信号ＤＭＧ１＝Ｈレベル
の場合にはライトデータマスク機能が働くグループとさ
れ、データマスクグループ選択信号ＤＭＧ１＝Ｌレベル
の場合にはライトデータマスク機能が働かないグループ
とされる。

【００３４】図２は本発明の第１実施形態が備える回路
の一部分を示すブロック回路図である。図２中、３００
はクロックＣＬＫ、／ＣＬＫを入力するクロック入力バ
ッファ、３０１はデータマスク信号ＬＤＭ０〜ＬＤＭ３
をラッチするデータマスク信号ラッチ回路、３０２はデ
ータマスクグループ選択信号ＤＭＧ０、ＤＭＧ１をラッ
チするデータマスクグループ選択信号ラッチ回路、３０
３はデータストローブ信号ＬＤＱＳ、ＵＤＱＳを入力す
るデータストローブ信号入力バッファである。

【００３５】また、３０４はライトデータＤＱ０〜ＤＱ
１５（input）を入力するデータ入力バッファであり、
ライトデータＤＱ０〜ＤＱ７（input）をデータストロ
ーブ信号入力バッファ３０３から出力されるデータスト
ローブ信号ＬＤＱＳの遷移に同期して取り込み、ライト
データＤＱ８〜ＤＱ１５（input）をデータストローブ
信号入力バッファ３０３から出力されるデータストロー
ブ信号ＵＤＱＳの遷移に同期して取り込むように動作す
る。

【００３６】また、３０５はクロック入力バッファ３０
０から出力される内部クロックやデータマスク信号ラッ
チ回路３０１の出力などに制御されてライトデータのマ
スクなどを行うデータコンバータ、３０６はデータコン
バータ３０５から出力されるライトデータを増幅してメ
モリセルに伝送するライトバッファである。

【００３７】このように構成された本発明の第１実施形
態においては、データマスク信号ＬＤＭ０〜ＬＤＭ３及
びデータマスクグループ選択信号ＤＭＧ０、ＤＭＧ１は
ライトコマンドＷＲＡと同時に取り込まれ、ライトデー
タＤＱ０〜ＤＱ７（input）はデータストローブ信号Ｌ
ＤＱＳの遷移に同期して取り込まれ、ライトデータＤＱ
８〜ＤＱ１５（input）はデータストローブ信号ＵＤＱ
Ｓ（input）の遷移に同期して取り込まれる。

【００３８】図３は本発明の第１実施形態のライトデー
タマスク動作を説明するためのタイミングチャートであ
り、バースト長が４の場合を示している。この動作例の
場合には、タイミング３でライトコマンドＷＲＡ及びデ
ータマスク信号ＬＤＭ０〜ＬＤＭ３と共にデータマスク
グループ選択信号ＤＭＧ０、ＤＭＧ１が取り込まれる
が、データマスクグループ選択信号ＤＭＧ０＝Ｈレベ
ル、ＤＭＧ１＝Ｌレベルとされているので、タイミング
３で取り込まれるライトコマンドＷＲＡに対応してデー
タＤＱ０〜ＤＱ１５用の外部端子に与えられるライトデ
ータＤＱ０〜ＤＱ１５（input）のうち、ライトデータ
ＤＱ０〜ＤＱ７（input）がライトデータマスク機能が
働くグループとされ、ライトデータＤＱ８〜ＤＱ１５
（input）はライトデータマスク機能が働かないグルー
プとされる。

【００３９】ここに、データＤＱ０〜ＤＱ７用の外部端
子に与えられるライトバーストデータＷＢＤ１のうち、
タイミング７で取り込まれる１番目のライトデータＤ１
に対応するデータマスク信号ＬＤＭ０＝Ｈレベル、タイ
ミング８で取り込まれる２番目のライトデータＤ２に対
応するデータマスク信号ＬＤＭ１＝Ｌレベル、タイミン
グ９で取り込まれる３番目のライトデータＤ３に対応す
るデータマスク信号ＬＤＭ２＝Ｈレベル、タイミング１
０で取り込まれる４番目のライトデータＤ４に対応する
データマスク信号ＬＤＭ３＝Ｌレベルとされている。し
たがって、データＤＱ０〜ＤＱ７用の外部端子に与えら
れるライトバーストデータＷＢＤ１のうち、タイミング
７、９で取り込まれる１番目、３番目のライトデータＤ
１、Ｄ３はマスクされ、タイミング８、１０で取り込ま
れる２番目、４番目のライトデータＤ２、Ｄ４のみがメ
モリセルにライトされる。

【００４０】また、タイミング１３でライトコマンドＷ
ＲＡ及びデータマスク信号ＬＤＭ０〜ＬＤＭ３と共にデ
ータマスクグループ選択信号ＤＭＧ０、ＤＭＧ１が取り
込まれるが、データマスクグループ選択信号ＤＭＧ０＝
Ｈレベル、ＤＭＧ１＝Ｌレベルとされているので、タイ
ミング１３で取り込まれるライトコマンドＷＲＡに対応
してデータＤＱ０〜ＤＱ１５用の外部端子に与えられる
ライトデータＤＱ０〜ＤＱ１５（input）のうち、ライ
トデータＤＱ０〜ＤＱ７（input）がライトデータマス
ク機能が働くグループとされ、ライトデータＤＱ８〜Ｄ
Ｑ１５（input）はライトデータマスク機能が働かない
グループとされる。

【００４１】ここに、データＤＱ０〜ＤＱ７用の外部端
子に与えられるライトバーストデータＷＢＤ３のうち、
タイミング１７で取り込まれる１番目のライトデータＤ
１に対応するデータマスク信号ＬＤＭ０＝Ｌレベル、タ
イミング１８で取り込まれる２番目のライトデータＤ２
に対応するデータマスク信号ＬＤＭ１＝Ｈレベル、タイ
ミング１９で取り込まれる３番目のライトデータＤ３に
対応するデータマスク信号ＬＤＭ２＝Ｌレベル、タイミ
ング２０で取り込まれる４番目のライトデータＤ４に対
応するデータマスク信号ＬＤＭ３＝Ｈレベルとされてい
る。したがって、データＤＱ０〜ＤＱ７用の外部端子に
与えられるライトバーストデータＷＢＤ３のうち、タイ
ミング１８、２０で取り込まれる２番目、４番目のライ
トデータＤ２、Ｄ４はマスクされ、タイミング１７、１
９で取り込まれる１番目、３番目のライトデータＤ１、
Ｄ３のみがメモリセルにライトされる。

【００４２】このように、本発明の第１実施形態によれ
ば、データＤＱ０〜ＤＱ１５用の外部端子に与えられる
ライトバーストデータの個々のライトデータに対応した
データマスク信号ＬＤＭ０〜ＬＤＭ３を入力するデータ
マスク信号用の外部端子を設け、データマスク信号ＬＤ
Ｍ０〜ＬＤＭ３をライトコマンドＷＲＡと同時に取り込
むようにしたことにより、データマスク信号ＬＤＭ０〜
ＬＤＭ３をライトデータＤＱ０〜ＤＱ１５（input）の
セットアップ／ホールド値を決定する要因からはずすこ
とができ、ライトデータＤＱ０〜ＤＱ１５（input）の
セットアップ／ホールド値を短く設定することが可能に
なると共に、データマスク信号ＬＤＭ０〜ＬＤＭ３をデ
コードした信号がライトデータＤＱ０〜ＤＱ１５（inpu
t）よりも早くチップ内部を伝送するようにしておく必
要がなくなり、動作に余裕ができるので、１６ビット出
力のＳＤＲＡＭについて、クロックＣＬＫ、／ＣＬＫの
周波数が更に高くされた場合であっても、ライトデータ
マスク機能を維持することができる。

【００４３】第２実施形態・・図４〜図６ 図４は本発明の第２実施形態のパッケージの外部端子配
置図である。図４中、ＶＤＤＱ、ＶＤＤ、ＶＳＳＱ、Ｖ
ＳＳは電源電圧、ＶＲＥＦは基準電圧、ＣＬＫ、／ＣＬ
Ｋはクロック、ＣＫＥはクロックイネーブル信号、／Ｒ
ＡＳ、／ＣＡＳ、／ＣＳはコマンド信号、ＢＡ０、ＢＡ
１はブロックアドレス信号、Ａ０〜Ａ１１はロウ及びコ
ラムアドレス信号である。

【００４４】また、ＤＱ０〜ＤＱ３１はデータ、ＤＱＳ
０はデータＤＱ０〜ＤＱ７に対応するデータストローブ
信号、ＤＱＳ１はデータＤＱ８〜ＤＱ１５に対応するデ
ータストローブ信号、ＤＱＳ２はデータＤＱ１６〜ＤＱ
２３に対応するデータストローブ信号、ＤＱＳ３はデー
タＤＱ２４〜ＤＱ３１に対応するデータストローブ信号
である。

【００４５】また、ＬＤＭ０はライトバーストデータ中
の１番目のライトデータ用のデータマスク信号、ＬＤＭ
１はライトバーストデータ中の２番目のライトデータ用
のデータマスク信号、ＬＤＭ２はライトバーストデータ
中の３番目のライトデータ用のデータマスク信号、ＬＤ
Ｍ３はライトバーストデータ中の４番目のライトデータ
用のデータマスク信号である。

【００４６】また、ＤＭＧ０〜ＤＭＧ２はライトデータ
ＤＱ０〜ＤＱ７（input）、ライトデータＤＱ８〜ＤＱ
１５（input）、ライトデータＤＱ１６〜ＤＱ２３（inp
ut）及びライトデータＤＱ２４〜ＤＱ３１（input）の
うち、どのデータグループをデータマスク信号ＬＤＭ０
〜ＬＤＭ３によるライトデータマスク機能が働くグルー
プとして選択するかを指示するデータマスクグループ選
択信号であり、表１はデータマスクグループ選択信号Ｄ
ＭＧ０〜ＤＭＧ２の機能表である。

【００４７】

【表１】

【００４８】図５は本発明の第２実施形態が備える回路
の一部分を示すブロック回路図である。図５中、４００
はクロックＣＬＫ、／ＣＬＫを入力するクロック入力バ
ッファ、４０１はデータマスク信号ＬＤＭ０〜ＬＤＭ３
をラッチするデータマスク信号ラッチ回路、４０２はデ
ータマスクグループ選択信号ＤＭＧ０〜ＤＭＧ２をラッ
チするデータマスクグループ選択信号ラッチ回路、４０
３はデータマスクグループ選択信号ラッチ回路４０２が
ラッチしたデータマスクグループ選択信号ＤＭＧ０〜Ｄ
ＭＧ２をデコードするデータマスクグループ選択信号デ
コーダ、４０４はデータストローブ信号ＤＱＳ０〜ＤＱ
Ｓ３を入力するデータストローブ信号入力バッファであ
る。

【００４９】また、４０５はライトデータＤＱ０〜ＤＱ
３１（input）を入力するデータ入力バッファであり、
ライトデータＤＱ０〜ＤＱ７（input）をデータストロ
ーブ信号入力バッファ４０４から出力されるデータスト
ローブ信号ＤＱＳ０の遷移に同期して取り込み、ライト
データＤＱ８〜ＤＱ１５（input）をデータストローブ
信号入力バッファ４０４から出力されるデータストロー
ブ信号ＤＱＳ１の遷移に同期して取り込み、ライトデー
タＤＱ１６〜ＤＱ２３（input）をデータストローブ信
号入力バッファ４０４から出力されるデータストローブ
信号ＤＱＳ２の遷移に同期して取り込み、ライトデータ
ＤＱ２４〜ＤＱ３１（input）をデータストローブ信号
入力バッファ４０４から出力されるデータストローブ信
号ＤＱＳ３の遷移に同期して取り込むように動作する。

【００５０】また、４０６はクロック入力バッファ４０
０から出力される内部クロックやデータマスク信号ラッ
チ回路４０１の出力やデータマスクグループ選択信号デ
コーダ４０３の出力などに制御されてライトデータのマ
スクなどを行うデータコンバータ、４０７はデータコン
バータ４０６から出力されるライトデータを増幅してメ
モリセルに伝送するライトバッファである。

【００５１】本発明の第２実施形態においては、データ
マスク信号ＬＤＭ０〜ＬＤＭ３及びデータマスクグルー
プ選択信号ＤＭＧ０〜ＤＭＧ２はライトコマンドＷＲＡ
と同時に取り込まれ、ライトデータＤＱ０〜ＤＱ７（in
put）はデータストローブ信号ＤＱＳ０（input）の遷移
に同期して取り込まれ、ライトデータＤＱ８〜ＤＱ１５
（input）はデータストローブ信号ＤＱＳ１（input）の
遷移に同期して取り込まれ、ライトデータＤＱ１６〜Ｄ
Ｑ２３（input）はデータストローブ信号ＤＱＳ２（inp
ut）の遷移に同期して取り込まれ、ライトデータＤＱ２
４〜ＤＱ３１（input）はデータストローブ信号ＤＱＳ
３（input）の遷移に同期して取り込まれる。

【００５２】図６は本発明の第２実施形態のライトデー
タマスク動作を説明するためのタイミングチャートであ
り、バースト長が４の場合を示している。この動作例の
場合には、タイミング３でライトコマンドＷＲＡ及びデ
ータマスク信号ＬＤＭ０〜ＬＤＭ３と共にデータマスク
グループ選択信号ＤＭＧ０〜ＤＭＧ２が取り込まれる
が、データマスクグループ選択信号ＤＭＧ０＝Ｌレベ
ル、ＤＭＧ１＝Ｌレベル、ＤＭＧ２＝Ｈレベルとされて
いるので、タイミング３で取り込まれるライトコマンド
ＷＲＡに対応してデータＤＱ０〜ＤＱ３１用の外部端子
に与えられるライトデータＤＱ０〜ＤＱ３１（input）
のうち、ライトデータＤＱ０〜ＤＱ７（input）がライ
トデータマスク機能が働くグループとされ、ライトデー
タＤＱ８〜ＤＱ３１（input）はライトデータマスク機
能が働かないグループとされる。

【００５３】ここに、データＤＱ０〜ＤＱ７用の外部端
子に与えられるライトバーストデータＷＢＤ１のうち、
タイミング７で取り込まれる１番目のライトデータＤ１
に対応するデータマスク信号ＬＤＭ０＝Ｈレベル、タイ
ミング８で取り込まれる２番目のライトデータＤ２に対
応するデータマスク信号ＬＤＭ１＝Ｌレベル、タイミン
グ９で取り込まれる３番目のライトデータＤ３に対応す
るデータマスク信号ＬＤＭ２＝Ｈレベル、タイミング１
０で取り込まれる４番目のライトデータＤ４に対応する
データマスク信号ＬＤＭ３＝Ｌレベルとされている。し
たがって、データＤＱ０〜ＤＱ７用の外部端子に与えら
れるライトバーストデータＷＢＤ１のうち、タイミング
７、９で取り込まれる１番目、３番目のライトデータＤ
１、Ｄ３はマスクされ、タイミング８、１０で取り込ま
れる２番目、４番目のライトデータＤ２、Ｄ４のみがメ
モリセルにライトされる。

【００５４】また、タイミング１３でライトコマンドＷ
ＲＡ及びデータマスク信号ＬＤＭ０〜ＬＤＭ３と共にデ
ータマスクグループ選択信号ＤＭＧ０〜ＤＭＧ２が取り
込まれるが、データマスクグループ選択信号ＤＭＧ０＝
Ｌレベル、ＤＭＧ１＝Ｌレベル、ＤＭＧ２＝Ｈレベルと
されているので、タイミング１３で取り込まれるライト
コマンドＷＲＡに対応してデータＤＱ０〜ＤＱ３１用の
外部端子に与えられるライトデータＤＱ０〜ＤＱ３１
（input）のうち、ライトデータＤＱ０〜ＤＱ７（inpu
t）がライトデータマスク機能が働くグループとされ、
ライトデータＤＱ８〜ＤＱ３１（input）はライトデー
タマスク機能が働かないグループとされる。

【００５５】ここに、データＤＱ０〜ＤＱ７用の外部端
子に与えられるライトバーストデータＷＢＤ５のうち、
タイミング１７で取り込まれる１番目のライトデータＤ
１に対応するデータマスク信号ＬＤＭ０＝Ｌレベル、タ
イミング１８で取り込まれる２番目のライトデータＤ２
に対応するデータマスク信号ＬＤＭ１＝Ｈレベル、タイ
ミング１９で取り込まれる３番目のライトデータＤ３に
対応するデータマスク信号ＬＤＭ２＝Ｌレベル、タイミ
ング２０で取り込まれる４番目のライトデータＤ４に対
応するデータマスク信号ＬＤＭ３＝Ｈレベルとされてい
る。したがって、データＤＱ０〜ＤＱ７用の外部端子に
与えられるライトバーストデータＷＢＤ５のうち、タイ
ミング１８、２０で取り込まれる２番目、４番目のライ
トデータＤ２、Ｄ４はマスクされ、タイミング１７、１
９で取り込まれる１番目、３番目のライトデータＤ１、
Ｄ３のみがメモリセルにライトされる。

【００５６】このように、本発明の第２実施形態によれ
ば、データＤＱ０〜ＤＱ３１用の外部端子に与えられる
ライトバーストデータの個々のライトデータに対応した
データマスク信号ＬＤＭ０〜ＬＤＭ３を入力するデータ
マスク信号用の外部端子を設け、データマスク信号ＬＤ
Ｍ０〜ＬＤＭ３をライトコマンドＷＲＡと同時に取り込
むようにしたことにより、データマスク信号ＬＤＭ０〜
ＬＤＭ３をライトデータＤＱ０〜ＤＱ３１（input）の
セットアップ／ホールド値を決定する要因からはずすこ
とができ、ライトデータＤＱ０〜ＤＱ３１（input）の
セットアップ／ホールド値を短く設定することが可能に
なると共に、データマスク信号ＬＤＭ０〜ＬＤＭ３をデ
コードした信号がライトデータＤＱ０〜ＤＱ３１（inpu
t）よりも早くチップ内部を伝送するようにしておく必
要がなくなり、動作に余裕ができるので、３２ビット出
力のＳＤＲＡＭについて、クロックＣＬＫ、／ＣＬＫの
周波数が更に高くされた場合であっても、ライトデータ
マスク機能を維持することができる。

【００５７】ところで、第２従来例においては、ライト
データＤＱ０〜ＤＱ３１（input）のグループ毎にデー
タマスク信号ＤＭ０〜ＤＭ３を存在させるようにしてい
たので、ライトデータマスク機能に必要な外部端子は４
個で足りていた。ところが、本発明の第２実施形態にお
いては、ライトデータＤＱ０〜ＤＱ３１（input）のセ
ットアップ／ホールド値を短くすることができるように
するために、ライトデータＤＱ０〜ＤＱ３１（input）
のバースト長に対応させて４個のデータマスク信号ＬＤ
Ｍ０〜ＬＤＭ３を存在させるようにしているので、ライ
トデータＤＱ０〜ＤＱ３１（input）のグループ毎にデ
ータマスク信号ＤＭ０〜ＤＭ３を存在させるという第２
従来例の延長で考えると、４×４＝１６個のデータマス
ク信号用の外部端子が必要となる。しかし、本発明の第
２実施形態においては、データマスクグループ選択信号
ＤＭＧ０〜ＤＭＧ２を存在させるようにし、データマス
ク信号ＬＤＭ０〜ＬＤＭ３用の外部端子を４個、データ
マスクグループ選択信号ＤＭＧ０〜ＤＭＧ２用の外部端
子を３個とし、ライトデータマスク機能に必要な外部端
子として７個の外部端子で足りるようにし、外部端子の
大幅な増加を抑えている。

【００５８】また、データマスク選択信号ＤＭＧ０〜Ｄ
ＭＧ２を入力するための専用の外部端子を設けず、デー
タマスク選択信号ＤＭＧ０〜ＤＭＧ２をライトコマンド
入力時に使用しないアドレス信号用外部端子から入力す
るように構成する場合には、ライトデータマスク機能に
必要な外部端子として、データマスク信号ＬＤＭ０〜Ｌ
ＤＭ３用の４個の外部端子を設ければ足りる。

【００５９】

【発明の効果】以上のように、本発明によれば、データ
マスク信号は、ライトデータのセットアップ／ホールド
値を決定する要因ではなくなり、ライトデータのセット
アップ／ホールド値を短く設定することが可能になると
共に、データマスク信号又はデータマスク信号が指示す
る内容を伝送する信号の方がライトデータよりも早くチ
ップ内部を伝送するようにしておく必要がなくなり、動
作に余裕ができるので、動作周波数が更に高くされた場
合であっても、ライトデータマスク機能を維持すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態のパッケージの外部端子
配置図である。

【図２】本発明の第１実施形態が備える回路の一部分を
示すブロック回路図である。

【図３】本発明の第１実施形態のライトデータマスク動
作を説明するためのタイミングチャートである。

【図４】本発明の第２実施形態のパッケージの外部端子
配置図である。

【図５】本発明の第２実施形態が備える回路の一部分を
示すブロック回路図である。

【図６】本発明の第２実施形態のライトデータマスク動
作を説明するためのタイミングチャートである。

【図７】第１従来例のＳＤＲＡＭのパッケージの外部端
子配置図である。

【図８】第１従来例のＳＤＲＡＭが備える回路の一部分
を示すブロック回路図である。

【図９】第１従来例のＳＤＲＡＭのライトデータマスク
動作を説明するためのタイミングチャートである。

【図１０】第２従来例のＳＤＲＡＭのパッケージの外部
端子配置図である。

【図１１】第２従来例のＳＤＲＡＭが備える回路の一部
分を示すブロック回路図である。

【図１２】第２従来例のＳＤＲＡＭのライトデータマス
ク動作を説明するためのタイミングチャートである。

【符号の説明】

（図２） ３００ クロック入力バッファ ３０１ データマスク信号ラッチ回路 ３０２ データマスクグループ選択信号ラッチ回路 ３０３ データストローブ信号入力バッファ ３０４ データ入力バッファ ３０５ データコンバータ ３０６ ライトバッファ （図５） ４００ クロック入力バッファ ４０１ データマスク信号ラッチ回路 ４０２ データマスクグループ選択信号ラッチ回路 ４０３ データマスクグループ選択信号デコーダ ４０４ データストローブ信号入力バッファ ４０５ データ入力バッファ ４０６ データコンバータ ４０７ ライトバッファ （図８） １００ クロック入力バッファ １０１ データマスク信号ラッチ回路 １０２ データストローブ信号入力バッファ １０３ データ入力バッファ １０４ データコンバータ １０５ ライトバッファ （図１１） ２００ クロック入力バッファ ２０１ データマスク信号ラッチ回路 ２０２ データストローブ信号入力バッファ ２０３ データ入力バッファ ２０４ データコンバータ ２０５ ライトバッファ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 一之 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 石川 久 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5B024 AA15 BA25 BA29 CA16 CA21

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数にグループ分けされた複数のライトデ
   ータ用入力端子と、 前記複数のライトデータ用入力端子に連続して入力され
   るライトバーストデータのマスク制御のための複数のデ
   ータマスク信号が入力される複数のデータマスク信号用
   入力端子と、 前記複数のグループのうちのいずれかを選択するための
   複数のデータマスクグループ選択信号が入力される複数
   のデータマスクグループ選択信号用入力端子と、 前記複数のデータマスク信号及び前記複数のデータマス
   クグループ選択信号を、前記ライトバーストデータを取
   り込むサイクルよりも前のサイクルで取り込み、前記複
   数のデータマスクグループ選択信号によって選択された
   グループに属する前記複数のライトデータ用入力端子に
   入力される前記ライトバーストデータを前記複数のデー
   タマスク信号に応答してマスク制御するためのライトマ
   スク制御部を備えたことを特徴とする半導体記憶装置。
2. 【請求項２】前記複数のデータマスク信号及び前記複数
   のデータマスクグループ選択信号を取り込むサイクル
   は、ライトコマンドを取り込むサイクルであることを特
   徴とする請求項１記載の半導体記憶装置。
3. 【請求項３】前記複数のデータマスクグループ選択信号
   用入力端子は、前記ライトコマンド取り込み時に使用し
   ないアドレス信号用入力端子と兼用されていることを特
   徴とする請求項２記載の半導体記憶装置。