JP2002044674A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JP2002044674A JP2002044674A JP2000226241A JP2000226241A JP2002044674A JP 2002044674 A JP2002044674 A JP 2002044674A JP 2000226241 A JP2000226241 A JP 2000226241A JP 2000226241 A JP2000226241 A JP 2000226241A JP 2002044674 A JP2002044674 A JP 2002044674A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain
- processing circuit
- signal processing
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Color Television Image Signal Generators (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 回路規模を従来よりも縮小できる映像信号処
理回路を提供することを目的とする。 【解決手段】 ＣＣＤの読み出し信号に対してホワイト
バランスをとる処理回路であって、ホワイトバランスブ
ロック２０２において、システムクロック（画素クロッ
ク）を２分周した制御信号で切り換えられ水平方向に２
種類のゲインデータを選択して出力できる第１，第２の
スイッチ回路１０１，１０２を設け、この第１，第２の
２組のスイッチ回路１０１，１０２の出力を入力とし水
平基準信号を２分周した制御信号で切り換えられ垂直方
向のラインおきにゲインを選択して出力できる第３のス
イッチ回路１０４を設け、第３のスイッチ回路１０４で
ゲインが指定されて前記入力信号にゲインを付加する一
つの乗算器１０６を備えている。
理回路を提供することを目的とする。 【解決手段】 ＣＣＤの読み出し信号に対してホワイト
バランスをとる処理回路であって、ホワイトバランスブ
ロック２０２において、システムクロック（画素クロッ
ク）を２分周した制御信号で切り換えられ水平方向に２
種類のゲインデータを選択して出力できる第１，第２の
スイッチ回路１０１，１０２を設け、この第１，第２の
２組のスイッチ回路１０１，１０２の出力を入力とし水
平基準信号を２分周した制御信号で切り換えられ垂直方
向のラインおきにゲインを選択して出力できる第３のス
イッチ回路１０４を設け、第３のスイッチ回路１０４で
ゲインが指定されて前記入力信号にゲインを付加する一
つの乗算器１０６を備えている。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルスチルカ
メラ専用に開発された固体撮像素子の画素配列に対応し
て最適な色ゲイン処理を行う映像信号処理回路に関する
ものである。
メラ専用に開発された固体撮像素子の画素配列に対応し
て最適な色ゲイン処理を行う映像信号処理回路に関する
ものである。
【０００２】
【従来の技術】近年、静止画処理装置として、フィルム
も現像も不要なディジタルスチルカメラが盛んに使用さ
れるようになってきた。ディジタルスチルカメラは色再
現性重視の観点から原色フィルタに対応した信号処理を
採用したものが増えてきている。このような状況の中、
感度、解像度を重視しながらも色再現性の良好な信号処
理回路が求められている。
も現像も不要なディジタルスチルカメラが盛んに使用さ
れるようになってきた。ディジタルスチルカメラは色再
現性重視の観点から原色フィルタに対応した信号処理を
採用したものが増えてきている。このような状況の中、
感度、解像度を重視しながらも色再現性の良好な信号処
理回路が求められている。
【０００３】図３は従来のディジタルスチルカメラ等に
用いられていた映像信号処理回路を示している。３０１
はＣＣＤからのディジタル信号が入力されＣＣＤの黒レ
ベル（オプティカルブラック）を基準レベルに固定する
ＯＢクランプ回路、３０２はＲＧＢ分離する前に複数の
Ｇ画素／Ｒ画素ライン、Ｂ画素／Ｇ画素ラインを発生さ
せるための１水平期間遅延手段、３０３は複数の信号ラ
インよりＲＧＢ独立信号を発生させるＲＧＢ分離回路で
ある。
用いられていた映像信号処理回路を示している。３０１
はＣＣＤからのディジタル信号が入力されＣＣＤの黒レ
ベル（オプティカルブラック）を基準レベルに固定する
ＯＢクランプ回路、３０２はＲＧＢ分離する前に複数の
Ｇ画素／Ｒ画素ライン、Ｂ画素／Ｇ画素ラインを発生さ
せるための１水平期間遅延手段、３０３は複数の信号ラ
インよりＲＧＢ独立信号を発生させるＲＧＢ分離回路で
ある。
【０００４】３０４，３０５，３０６はＲＧＢ分離回路
３０３において分離されたＲＧＢ信号それぞれにゲイン
を付加するための乗算器で、３０７，３０８，３０９は
乗算器３０４〜３０６の一方の入力となるＲゲイン入力
端子、Ｇゲイン入力端子、Ｂゲイン入力端子である。３
１０，３１１，３１２はＲＧＢのそれぞれの独立信号に
ガンマ特性を加えるガンマ回路である。
３０３において分離されたＲＧＢ信号それぞれにゲイン
を付加するための乗算器で、３０７，３０８，３０９は
乗算器３０４〜３０６の一方の入力となるＲゲイン入力
端子、Ｇゲイン入力端子、Ｂゲイン入力端子である。３
１０，３１１，３１２はＲＧＢのそれぞれの独立信号に
ガンマ特性を加えるガンマ回路である。
【０００５】このように構成された従来の映像信号処理
回路の動作について説明する。まず、図３においてＣＣ
Ｄのベイヤー配列ディジタル信号がラインごとに入力さ
れるとＯＢクランプ回路３０１にて信号の基準となる黒
レベルを固定する。黒レベルの固定された信号は、ＲＧ
Ｂ分離回路３０３で垂直方向の補間処理ができるように
１水平期間遅延手段３０２を介してＲＧＢ分離回路３０
３に入力され、ＲＧＢ分離回路３０３により複数のライ
ン出力となったＣＣＤのベイヤー情報はＲ，Ｇ，Ｂの独
立信号に変換される。
回路の動作について説明する。まず、図３においてＣＣ
Ｄのベイヤー配列ディジタル信号がラインごとに入力さ
れるとＯＢクランプ回路３０１にて信号の基準となる黒
レベルを固定する。黒レベルの固定された信号は、ＲＧ
Ｂ分離回路３０３で垂直方向の補間処理ができるように
１水平期間遅延手段３０２を介してＲＧＢ分離回路３０
３に入力され、ＲＧＢ分離回路３０３により複数のライ
ン出力となったＣＣＤのベイヤー情報はＲ，Ｇ，Ｂの独
立信号に変換される。
【０００６】Ｒ，Ｇ，Ｂ独立信号はブロック３１３でホ
ワイトバランスをとる際に乗算器３０４，３０５，３０
６で個別に調整される。ホワイトバランス調整後は、ガ
ンマ回路３１０，３１１，３１２によってＲ，Ｇ，Ｂそ
れぞれでガンマ補正処理が行われる。
ワイトバランスをとる際に乗算器３０４，３０５，３０
６で個別に調整される。ホワイトバランス調整後は、ガ
ンマ回路３１０，３１１，３１２によってＲ，Ｇ，Ｂそ
れぞれでガンマ補正処理が行われる。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ホワイトバランスブロックとガンマブロッ
クがＲＧＢ分離後の構成になっており、乗算器が３チャ
ンネル、ガンマ回路が３チャンネルを有し、回路規模の
増大によるコストアップという課題を有している。
の構成では、ホワイトバランスブロックとガンマブロッ
クがＲＧＢ分離後の構成になっており、乗算器が３チャ
ンネル、ガンマ回路が３チャンネルを有し、回路規模の
増大によるコストアップという課題を有している。
【０００８】本発明は上記従来の課題を解決するもので
あり、回路規模を従来よりも縮小できる映像信号処理回
路を提供することを目的とする。
あり、回路規模を従来よりも縮小できる映像信号処理回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の映像信号処理回
路は、固体撮像素子から読み出された信号に対してホワ
イトバランスをとるためのゲインを付加する映像信号処
理回路であって、システムクロックを２分周した制御信
号で切り換えられ水平方向に２種類のゲインデータを選
択できる第１，第２のスイッチ回路と、第１，第２のス
イッチ回路の出力を入力とし水平基準信号を２分周した
制御信号で切り換えられ垂直方向のラインおきにゲイン
を選択して出力する第３のスイッチ回路と、第３のスイ
ッチ回路の出力によって時々のゲインが指定され前記入
力信号にゲインを付加する１つの乗算器とを備えている
ことを特徴とする。
路は、固体撮像素子から読み出された信号に対してホワ
イトバランスをとるためのゲインを付加する映像信号処
理回路であって、システムクロックを２分周した制御信
号で切り換えられ水平方向に２種類のゲインデータを選
択できる第１，第２のスイッチ回路と、第１，第２のス
イッチ回路の出力を入力とし水平基準信号を２分周した
制御信号で切り換えられ垂直方向のラインおきにゲイン
を選択して出力する第３のスイッチ回路と、第３のスイ
ッチ回路の出力によって時々のゲインが指定され前記入
力信号にゲインを付加する１つの乗算器とを備えている
ことを特徴とする。
【００１０】この構成によって、ホワイトバランスをと
る際、固体撮像素子からのＲＧＢでの任意フィルタ配列
ディジタル入力に対し、ＲＧＢ分離せず、画素独立にゲ
インを設定できるすぐれた映像信号処理回路を実現でき
る。
る際、固体撮像素子からのＲＧＢでの任意フィルタ配列
ディジタル入力に対し、ＲＧＢ分離せず、画素独立にゲ
インを設定できるすぐれた映像信号処理回路を実現でき
る。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図１
と図２に基づいて説明する。図２はこの実施の形態の映
像信号処理回路を示し、図１（ａ）はその内のホワイト
バランスブロックの構成を示す。
と図２に基づいて説明する。図２はこの実施の形態の映
像信号処理回路を示し、図１（ａ）はその内のホワイト
バランスブロックの構成を示す。
【００１２】図２において、２０１はＣＣＤ（固体撮像
素子）の黒レベルを基準値に固定するためのＯＢクラン
プ回路、２０２は画素独立のゲインデータでホワイトバ
ランスをとるホワイトバランスブロック、２０３はホワ
イトバランスブロック２０２でホワイトバランスされた
ＣＣＤ信号にガンマ特性をもたせるガンマ回路、２０４
は１系統の信号を複数ライン出力とする１水平期間遅延
手段、２０５は複数の信号ラインよりＲＧＢ独立信号を
発生させるＲＧＢ分離回路である。
素子）の黒レベルを基準値に固定するためのＯＢクラン
プ回路、２０２は画素独立のゲインデータでホワイトバ
ランスをとるホワイトバランスブロック、２０３はホワ
イトバランスブロック２０２でホワイトバランスされた
ＣＣＤ信号にガンマ特性をもたせるガンマ回路、２０４
は１系統の信号を複数ライン出力とする１水平期間遅延
手段、２０５は複数の信号ラインよりＲＧＢ独立信号を
発生させるＲＧＢ分離回路である。
【００１３】ホワイトバランスブロック２０２は図１
（ａ）に示すように構成されている。１０１はＲＧＢベ
イヤーフィルタのＧｒゲインとＲゲインを切り換えるた
めの第１のスイッチ回路、１０２はＢゲインとＧｂゲイ
ンを切り換えるための第２のスイッチ回路で、この第
１，第２のスイッチ回路１０１，１０２は分周回路１０
３の出力で切り換えられる。分周回路１０３は、システ
ムクロック具体的には水平基準信号ＨＤ同期でリセット
されるピクセルクロックの２分周信号を発生する分周回
路である。
（ａ）に示すように構成されている。１０１はＲＧＢベ
イヤーフィルタのＧｒゲインとＲゲインを切り換えるた
めの第１のスイッチ回路、１０２はＢゲインとＧｂゲイ
ンを切り換えるための第２のスイッチ回路で、この第
１，第２のスイッチ回路１０１，１０２は分周回路１０
３の出力で切り換えられる。分周回路１０３は、システ
ムクロック具体的には水平基準信号ＨＤ同期でリセット
されるピクセルクロックの２分周信号を発生する分周回
路である。
【００１４】１０４は第１，第２のスイッチ回路１０
１，１０２の出力を入力としライン判別により出力を切
り換える第３のスイッチ回路で、判別回路１０５の出力
で切り換えられる。判別回路１０５は前記水平同期信号
ＨＤとシステムに元々存在する垂直同期信号ＶＤよりラ
イン判別パルスを発生する判別回路である。
１，１０２の出力を入力としライン判別により出力を切
り換える第３のスイッチ回路で、判別回路１０５の出力
で切り換えられる。判別回路１０５は前記水平同期信号
ＨＤとシステムに元々存在する垂直同期信号ＶＤよりラ
イン判別パルスを発生する判別回路である。
【００１５】１０６はＣＣＤからのＲＧＢベイヤー配列
ディジタル入力に第３のスイッチ１０４の出力を乗算す
る乗算器である。なお、この実施の形態におけるＣＣＤ
のＲＧＢベイヤー配列は、図１（ｂ）に示すようにＢと
Ｇｂ（Ｂと同一ラインにあるＧ）が並んだラインと、Ｇ
ｒ（Ｒと同一ラインにあるＧ）とＲが並んだラインが水
平方向に交互に並んで構成されている。
ディジタル入力に第３のスイッチ１０４の出力を乗算す
る乗算器である。なお、この実施の形態におけるＣＣＤ
のＲＧＢベイヤー配列は、図１（ｂ）に示すようにＢと
Ｇｂ（Ｂと同一ラインにあるＧ）が並んだラインと、Ｇ
ｒ（Ｒと同一ラインにあるＧ）とＲが並んだラインが水
平方向に交互に並んで構成されている。
【００１６】まず、本発明のホワイトバランス機能を実
現するためにＣＣＤからのＲＧＢベイヤー配列ディジタ
ル入力をＯＢクランプ回路２０１に入力する。ここでＣ
ＣＤの黒レベルを固定することにより、ゲインがかかっ
た時の低照度レベルの浮き上がりを押さえる。黒レベル
を押さえたＣＣＤ信号は全画素一括読み出しされている
ので、任意のnライン入力をＧｒ画素／Ｒ画素ラインと
するとｎ＋１ラインはＢ画素／Ｇｂ画素ラインとなる。
現するためにＣＣＤからのＲＧＢベイヤー配列ディジタ
ル入力をＯＢクランプ回路２０１に入力する。ここでＣ
ＣＤの黒レベルを固定することにより、ゲインがかかっ
た時の低照度レベルの浮き上がりを押さえる。黒レベル
を押さえたＣＣＤ信号は全画素一括読み出しされている
ので、任意のnライン入力をＧｒ画素／Ｒ画素ラインと
するとｎ＋１ラインはＢ画素／Ｇｂ画素ラインとなる。
【００１７】次にホワイトバランスブロック２０２に入
力されるが、この入力信号に対応するために本発明の回
路では、あらかじめ４種類のホワイトバランスゲインを
もっている。ＣＣＤデータはシステムクロックおきにそ
の画素の種類が変わるので、それに合わせて第１，第２
のスイッチ１０１，１０２でシステムクロックおきにラ
イン上のゲインデータを切り換える。
力されるが、この入力信号に対応するために本発明の回
路では、あらかじめ４種類のホワイトバランスゲインを
もっている。ＣＣＤデータはシステムクロックおきにそ
の画素の種類が変わるので、それに合わせて第１，第２
のスイッチ１０１，１０２でシステムクロックおきにラ
イン上のゲインデータを切り換える。
【００１８】さらにnライン、ｎ＋１ラインで画素情報
は繰り返すのでそれに合わせて第１，第２のスイッチ１
０１，１０２の出力を第３のスイッチ１０４でラインお
きに切り換える。そして第３のスイッチ１０４の出力を
ホワイトバランスゲインデータとして乗算器１０６の入
力とする。
は繰り返すのでそれに合わせて第１，第２のスイッチ１
０１，１０２の出力を第３のスイッチ１０４でラインお
きに切り換える。そして第３のスイッチ１０４の出力を
ホワイトバランスゲインデータとして乗算器１０６の入
力とする。
【００１９】ホワイトバランス調整後の信号は１系統の
ままガンマ回路２０３に入力し、Ｒ，Ｇ，Ｂ信号に対し
てガンマ補正処理をかける。その後、ＲＧＢ分離回路２
０４で独立した３系統のＲ，Ｇ，Ｂ信号とする。
ままガンマ回路２０３に入力し、Ｒ，Ｇ，Ｂ信号に対し
てガンマ補正処理をかける。その後、ＲＧＢ分離回路２
０４で独立した３系統のＲ，Ｇ，Ｂ信号とする。
【００２０】この構成によりＣＣＤのＲＧＢベイヤー４
種類のデータに対して任意のゲインをかけることが実現
でき、乗算器を乗算器１０６の１チャンネルだけとし、
ＲＧＢ分離せずにホワイトバランスをとるのでガンマ回
路を１チャンネルにすることができ、回路規模を大幅に
削減できる。
種類のデータに対して任意のゲインをかけることが実現
でき、乗算器を乗算器１０６の１チャンネルだけとし、
ＲＧＢ分離せずにホワイトバランスをとるのでガンマ回
路を１チャンネルにすることができ、回路規模を大幅に
削減できる。
【００２１】なお、ＣＣＤからの入力信号が全画素一括
読み出しでなく、インターレーススキャン動作であった
場合は、ＣＣＤからＧｒ画素／Ｒ画素の信号とＢ画素／
Ｇｂ画素の信号の２種類の信号がフィールドおきに出力
されるので判別回路１０５のブロックでフィールド基準
信号を２分周した制御信号を発生させ、スイッチ１０４
を動作させることによりライン上のゲインデータを切り
換える。
読み出しでなく、インターレーススキャン動作であった
場合は、ＣＣＤからＧｒ画素／Ｒ画素の信号とＢ画素／
Ｇｂ画素の信号の２種類の信号がフィールドおきに出力
されるので判別回路１０５のブロックでフィールド基準
信号を２分周した制御信号を発生させ、スイッチ１０４
を動作させることによりライン上のゲインデータを切り
換える。
【００２２】
【発明の効果】以上のように本発明の映像信号処理回路
は、ＣＣＤからのＲＧＢフィルタの任意配列ディジタル
入力に対し、ＲＧＢ分離せず、４種類の画素データに対
し、乗算器一つで画素独立にゲインを設定でき、ガンマ
回路も１チャンネルにすることができ、回路規模の削減
がはかれると共に、ＣＣＤの読み出し方式の全画素一括
読み出しとインターレーススキャン読み出しの両方に対
応できるすぐれた映像信号処理回路を実現できるもので
ある。
は、ＣＣＤからのＲＧＢフィルタの任意配列ディジタル
入力に対し、ＲＧＢ分離せず、４種類の画素データに対
し、乗算器一つで画素独立にゲインを設定でき、ガンマ
回路も１チャンネルにすることができ、回路規模の削減
がはかれると共に、ＣＣＤの読み出し方式の全画素一括
読み出しとインターレーススキャン読み出しの両方に対
応できるすぐれた映像信号処理回路を実現できるもので
ある。
【図１】本発明の映像信号処理回路におけるホワイトバ
ランスブロックの構成図とＣＣＤのＲＧＢベイヤー配列
図
ランスブロックの構成図とＣＣＤのＲＧＢベイヤー配列
図
【図２】本発明の映像信号処理回路のブロック図
【図３】従来の映像信号処理回路のブロック図
１０１ 第１のスイッチ回路 １０２ 第２のスイッチ回路 １０４ 第３のスイッチ回路 １０３ 分周回路 １０５ 判別回路 １０６ 乗算器 ２０１ ＯＢクランプ回路 ２０２ ホワイトバランスブロック ２０３ ガンマ回路 ２０４ １水平期間遅延手段 ２０５ ＲＧＢ分離回路
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 9/64 Ｈ０４Ｎ 9/64 Ｒ 9/69 9/69 9/73 9/73 Ａ Ｆターム(参考） 5C021 PA13 PA17 PA42 PA62 PA67 SA03 SA22 XA03 XA13 XA34 5C065 AA03 BB02 BB12 CC01 CC08 DD02 GG01 GG10 GG15 GG23 GG33 GG35 5C066 AA03 CA08 CA17 DA08 DD06 EA14 EC05 EG02 EG03 GA08 GA13 GA14 KA12 KB05 KE03 KE18 KG01 KM02
Claims (5)
- 【請求項１】固体撮像素子から読み出された信号に対し
てホワイトバランスをとるためのゲインを付加する映像
信号処理回路であって、 システムクロックを２分周した制御信号で切り換えられ
水平方向に２種類のゲインデータを選択できる第１，第
２のスイッチ回路と、 第１，第２のスイッチ回路の出力を入力とし水平基準信
号を２分周した制御信号で切り換えられ垂直方向のライ
ンおきにゲインを選択して出力する第３のスイッチ回路
と、 第３のスイッチ回路の出力によって時々のゲインが指定
され前記入力信号にゲインを付加する１つの乗算器とを
備えている映像信号処理回路。 - 【請求項２】第３のスイッチ回路は、水平基準信号を２
分周した制御信号によりスイッチ動作する請求項１記載
の映像信号処理回路。 - 【請求項３】第３のスイッチ回路は、フィールド基準信
号を２分周した制御信号によりスイッチ動作する請求項
１記載の映像信号処理回路。 - 【請求項４】水平同期信号と垂直同期信号より固体撮像
素子からの入力信号が全画素一括読み出し動作かインタ
ーレーススキャン動作かを判別してライン判別パルスを
発生する判別回路を設け、 前記判別回路のライン判別パルスで第３のスイッチ回路
がスイッチ動作する請求項１記載の映像信号処理回路。 - 【請求項５】乗算器の後段に１つのガンマ補正回路を接
続して複数の色信号に対してガンマ特性を付加した請求
項１または請求項２記載の映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000226241A JP2002044674A (ja) | 2000-07-27 | 2000-07-27 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000226241A JP2002044674A (ja) | 2000-07-27 | 2000-07-27 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002044674A true JP2002044674A (ja) | 2002-02-08 |
Family
ID=18719892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000226241A Pending JP2002044674A (ja) | 2000-07-27 | 2000-07-27 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002044674A (ja) |
-
2000
- 2000-07-27 JP JP2000226241A patent/JP2002044674A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839444B2 (en) | Solid-state image-pickup device, method of driving solid-state image-pickup device and image-pickup apparatus | |
| US7821547B2 (en) | Image sensing apparatus that use sensors capable of carrying out XY addressing type scanning and driving control method | |
| US7148927B2 (en) | Signal readout structure for an image sensing apparatus | |
| US8035709B2 (en) | Image pickup apparatus provided with a solid-state image pickup device | |
| US20020191104A1 (en) | Image conversion device, image conversion method and data conversion circuit as well as digital camera | |
| AU2012374649A1 (en) | Image processing device, image-capturing element, image processing method, and program | |
| JP4600315B2 (ja) | カメラ装置の制御方法及びこれを用いたカメラ装置 | |
| EP0493586A1 (en) | A distributed digital signal processing system using standard resolution processors for a high resolution sensor | |
| US20060050956A1 (en) | Signal processing apparatus, signal processing method, and signal processing program | |
| JP3991011B2 (ja) | 画像信号処理装置 | |
| JP2002064831A (ja) | 単板式カラーカメラの色分離回路 | |
| US6147707A (en) | Method and apparatus for gain adjustment of an image sensor | |
| JP4212134B2 (ja) | 画像信号処理装置 | |
| US8218021B2 (en) | Image capture apparatus, method of controlling the same, and program | |
| KR20120024448A (ko) | 촬상 장치, 신호 처리 방법 및 프로그램 | |
| US6690418B1 (en) | Image sensing apparatus image signal controller and method | |
| JP4317117B2 (ja) | 固体撮像装置および撮像方法 | |
| JP3143245B2 (ja) | 撮像装置およびその測光方法およびその合焦制御方法ならびに撮像方法 | |
| JP2002044674A (ja) | 映像信号処理回路 | |
| JP3733182B2 (ja) | 撮像装置および縦縞除去方法 | |
| JP2005086630A (ja) | 撮像装置 | |
| JPH0646317A (ja) | 映像信号処理回路 | |
| JP2007336092A (ja) | 撮像装置、撮像方法 | |
| JP3733172B2 (ja) | 撮像装置 | |
| JP4437940B2 (ja) | テレビジョンカメラ |