JP2002043695A - Light emitting element - Google Patents

Light emitting element

Info

Publication number
JP2002043695A
JP2002043695A JP2000224783A JP2000224783A JP2002043695A JP 2002043695 A JP2002043695 A JP 2002043695A JP 2000224783 A JP2000224783 A JP 2000224783A JP 2000224783 A JP2000224783 A JP 2000224783A JP 2002043695 A JP2002043695 A JP 2002043695A
Authority
JP
Japan
Prior art keywords
layer
thickness
cladding layer
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000224783A
Other languages
Japanese (ja)
Inventor
Takeshi Kamikawa
剛 神川
Shigetoshi Ito
茂稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000224783A priority Critical patent/JP2002043695A/en
Publication of JP2002043695A publication Critical patent/JP2002043695A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve such a problem that a conventional nitride-based light emitting element has an insufficient service life because an Al included in its active layer applies a large stress to an active layer and the stress produces cracking. SOLUTION: This light emitting element is provided with an n-Al1-x1GAx1N (0.05<x1<0.3) clad layer (film thickness of d1 μm), an active layer, and a p- Al1-x2Gax2N (0.05<x2<0.3) clad layer (film thickness of d2 μm). The film thickness and Ga composition thereof are set to a range of 2<(x1×d1)/(x2×d2)>=10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は窒化物半導体を用い
た発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device using a nitride semiconductor.

【0002】[0002]

【従来の技術】GaN、InN、AlNおよびそれらの
混晶半導体に代表される窒化物系半導体材料により、青
色から紫外領域で発光する半導体レーザ素子が試作され
ている。図5は、ジャパニーズ=ジャーナル=オブ=ア
プライド=フィジックス38号L184〜L186ペー
ジ(Masaru KURAMOTO et al.J
pn.J.Appl.Phys.vol.38(199
9)pp.L184−L186)に報告された、波長4
05nmで発振する窒化物半導体レーザ装置を示す図で
ある。本半導体レーザ素子は、n−GaN基板200
(膜厚100μm)上に、n−Al0.07Ga0.93N下部
クラッド層201(膜厚1μm)、n−GaN下部ガイ
ド層202(膜厚0.1μm)、In0.2Ga0.8N(膜
厚3nm)/In0.05Ga0.95N(膜厚5nm)−3重
量子井戸活性層203、p−Al0.19Ga0.81Nキャッ
プ層204(膜厚20nm)、p−GaN上部ガイド層
205(膜厚0.1μm)、p−Al0.07Ga0.93N上
部クラッド層206(膜厚0.5μm)、p−GaNコ
ンタクト層208(膜厚0.05μm)が順次積層形成
されており、また、p−GaNコンタクト層208の上
にはp電極209、n−GaN基板200の下にはn電
極210が形成されている。また、電流狭窄を行うため
のSiO2膜207がp−Al0.07Ga0.93N上部クラ
ッド層206上に形成されている。さらに、紙面と平行
な面にミラー端面211が劈開法により形成されてい
る。本レーザ素子では、活性層およびガイド層がクラッ
ド層に挟まれた導波構造を有しており、活性層で発光し
た光は、この導波構造内に閉じ込められ、また、ミラー
端面がレーザ共振器ミラーとして機能し、レーザ発振動
作を生じる。
2. Description of the Related Art A semiconductor laser device that emits light in the blue to ultraviolet region has been experimentally manufactured from a nitride-based semiconductor material represented by GaN, InN, AlN, and a mixed crystal semiconductor thereof. FIG. 5 shows Japanese-Journal-of-Applied-Physics No. 38 pages L184-L186 (Masaru KURAMOTO et al. J.
pn. J. Appl. Phys. vol. 38 (199
9) pp. L184-L186), wavelength 4
FIG. 3 is a diagram showing a nitride semiconductor laser device oscillating at 05 nm. The present semiconductor laser device is an n-GaN substrate 200
N-Al 0.07 Ga 0.93 N lower cladding layer 201 (thickness 1 μm), n-GaN lower guide layer 202 (thickness 0.1 μm), In 0.2 Ga 0.8 N (thickness 3 nm) / In 0.05 Ga 0.95 N (5 nm thick) -3 quantum well active layer 203, p-Al 0.19 Ga 0.81 N cap layer 204 (20 nm thick), p-GaN upper guide layer 205 (0.1 μm thick) , P-Al 0.07 Ga 0.93 N upper cladding layer 206 (0.5 μm in thickness) and a p-GaN contact layer 208 (0.05 μm in thickness) are sequentially laminated. A p-electrode 209 is formed on the upper side, and an n-electrode 210 is formed below the n-GaN substrate 200. Further, an SiO 2 film 207 for performing current confinement is formed on the p-Al 0.07 Ga 0.93 N upper cladding layer 206. Further, a mirror end face 211 is formed on a plane parallel to the paper surface by a cleavage method. This laser device has a waveguide structure in which an active layer and a guide layer are sandwiched between cladding layers. Light emitted from the active layer is confined in this waveguide structure, and the mirror end face is subjected to laser resonance. It functions as a mirror and generates a laser oscillation operation.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来用いられ
てきた構造でレーザ素子を作製したところ、APC駆動
(光出力を一定にするように駆動電流(Iop)を変化
させる)5mW(光出力)、50℃で駆動させたときの
素子の寿命が数時間程度と短く問題であった。ここで、
寿命とは、APC駆動で光出力5mW、20℃で、その
ときのIopが寿命試験を開始した時点のIopに対し
て20%上昇するまでの時間とする。また、ここで示し
た5mW、APC駆動の寿命を低出力時の寿命、30m
W、APC駆動、20℃の寿命を高出力時の寿命とす
る。通常、実用化および商品化には、30mW、100
00時間の寿命が必要である。
However, when a laser device was manufactured with a conventionally used structure, APC driving (changing the driving current (Iop) so as to keep the light output constant) 5 mW (light output) At a temperature of 50.degree. C., the life of the device was as short as several hours. here,
The life is defined as the time until the Iop at that time increases by 20% with respect to the Iop at the start of the life test at an optical output of 5 mW and 20 ° C. by APC driving. In addition, the life of the 5 mW APC drive shown here is reduced to the life of a low output, 30 m
The life at W, APC drive and 20 ° C. is defined as the life at high output. Normally, 30 mW, 100 m
A life of 00 hours is required.

【0004】[0004]

【課題を解決するための手段】本願の発光素子は、窒化
物半導体からなる基板と、基板上に順次形成されたAl
1-x1Gax1N(0.05<x1<0.3)からなる第1
クラッド層(膜厚d1μm)と、活性層と、Al1-x2
x2N(0.05<x2<0.3)からなる第2クラッ
ド層(膜厚d2μm)とを備えた発光素子であって、該
第1クラッド層および該第2クラッド層の膜厚が、 2<(x1×d1)/(x2×d2)≦10 の範囲に設定されることを特徴とする。
A light emitting device according to the present invention comprises a substrate made of a nitride semiconductor and an Al formed sequentially on the substrate.
The first made of 1-x1 Ga x1 N (0.05 <x1 <0.3)
Cladding layer (film thickness d1 μm), active layer, Al 1-x2 G
a second cladding layer (thickness d2 μm) made of a x2 N (0.05 <x2 <0.3), wherein the first cladding layer and the second cladding layer have a thickness of , 2 <(x1 × d1) / (x2 × d2) ≦ 10.

【0005】さらに、前記第2クラッド層の膜厚が、 0.2≦d2≦0.4 の範囲に設定されることを特徴とする。Further, the thickness of the second cladding layer is set in a range of 0.2 ≦ d2 ≦ 0.4.

【0006】なお、本明細書において窒化物半導体と
は、窒素(N)がV族元素の主体となるIII−V族化
合物半導体のことを表わしており、XN1-s-tAsst
(0≦s、0≦t<0.5、0≦s+t<0.5、X:
Al、Ga、In、Tlのすくなくともいずれか1つ)
で表わされる化合物半導体を含む。また、本明細書にお
いて、Al1-x1Gax1N(0<x1<1)もしくはAl
1-x2Gax2N(0<x2<1)とは、本願の効果に影響
のない少量(原子数の3%以下の範囲)の別の元素が添
加される場合も含む。
[0006] Note that the nitride semiconductor in the present specification, nitrogen (N) represents the group III-V compound semiconductor consisting mainly of V group elements, XN 1-st As s P t
(0 ≦ s, 0 ≦ t <0.5, 0 ≦ s + t <0.5, X:
(At least one of Al, Ga, In, and Tl)
And a compound semiconductor represented by In this specification, Al 1−x1 Ga x1 N (0 <x1 <1) or Al
1-x2 Ga x2 N (0 <x2 <1) includes the case where a small amount (3% or less of the number of atoms) of another element which does not affect the effect of the present invention is added.

【0007】[0007]

【発明の実施の形態】一般に、窒化物半導体の結晶成長
を行う方法としては、有機金属気相成長法(以下MOC
VD法)、分子線エピタキシー法(MBE法)、ハイド
ライド気相成長法(HVPE法)、で行うのが通例であ
り、どの結晶成長法を用いてもよい。以下に、基板とし
てGaN基板を用い、成長法としてMOCVD法を用い
て製造した窒化物半導体レーザおよび窒化物半導体発光
ダイオードの例について記述する。基板としては、窒化
物半導体で構成されている基板であれば良く、Alx
yInz1-x-y-z基板であっても良い。特に、窒化物
半導体レーザの場合、垂直横モードの単峰化のために、
クラッド層よりも屈折率の低い層が該クラッド層の外側
に接している必要があり、AlGaN基板を用いるのが
最良である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In general, as a method for growing a nitride semiconductor crystal, a metal organic chemical vapor deposition (hereinafter referred to as MOC) method is used.
VD method), molecular beam epitaxy method (MBE method), and hydride vapor phase epitaxy method (HVPE method), and any crystal growth method may be used. Hereinafter, examples of a nitride semiconductor laser and a nitride semiconductor light emitting diode manufactured using a GaN substrate as a substrate and using a MOCVD method as a growth method will be described. The substrate may be a substrate which is composed of a nitride semiconductor, Al x G
a y In z N 1-xyz substrate may be used. In particular, in the case of a nitride semiconductor laser, in order to make the vertical and transverse modes unimodal,
A layer having a lower refractive index than the clad layer needs to be in contact with the outside of the clad layer, and it is best to use an AlGaN substrate.

【0008】また、本発明において、n−AlGaNク
ラッド層、p−AlGaNクラッド層の層厚をおのおの
d1、d2、Al混晶比をおのおのy1、y2として示
した。ここで、各クラッド層が多層構造(超格子構造)
であった場合のd1、d2、y1、y2の算出方法を述
べる。たとえば図3に示すような多層構造のクラッド層
を考えてみる。図3において、401はn−GaNコン
タクト層であり、402から407までは、402がn
−Al0.1Ga0.9N、403がn−GaN、404がn
−Al0.1Ga0.9Nと交互に積層された多層構造のn型
クラッド層になっている。408はn−GaNガイド層
である。この場合、d1がクラッド層の厚さとする。各
層の厚さがそれぞれ異なった場合であっても、d1=d
2+d3+d4+・・・+d7で計算される。ここで
は、例としてn型クラッド層を出したが、p型クラッド
層に関しても同様である。膜厚の測定はTEM(透過型
電子顕微鏡)等の手段を用いる。
In the present invention, the thicknesses of the n-AlGaN cladding layer and the p-AlGaN cladding layer are indicated by d1 and d2, respectively, and the Al mixed crystal ratio is indicated by y1 and y2, respectively. Here, each clad layer has a multilayer structure (super lattice structure)
The calculation method of d1, d2, y1, and y2 in the case of is described. For example, consider a clad layer having a multilayer structure as shown in FIG. In FIG. 3, reference numeral 401 denotes an n-GaN contact layer, and from 402 to 407, 402 denotes n-GaN.
-Al 0.1 Ga 0.9 N, 403 is n-GaN, 404 is n
It is an n-type clad layer having a multilayer structure alternately laminated with -Al 0.1 Ga 0.9 N. 408 is an n-GaN guide layer. In this case, d1 is the thickness of the cladding layer. Even when the thickness of each layer is different, d1 = d
2 + d3 + d4 +... + D7. Here, an n-type cladding layer is shown as an example, but the same applies to a p-type cladding layer. The film thickness is measured using a means such as a TEM (transmission electron microscope).

【0009】更に、クラッド層が多層構造である場合の
平均混晶比は加重平均で以下のように求める。図3に示
すように多層構造であった場合、平均混晶比yは、 y=(y1×d1+y2×d2+・・・)/(d1+d2+・・・) (1) で示される。
Further, when the clad layer has a multilayer structure, the average mixed crystal ratio is obtained as a weighted average as follows. In the case of a multilayer structure as shown in FIG. 3, the average mixed crystal ratio y is represented by y = (y1 × d1 + y2 × d2 +...) / (D1 + d2 +...) (1)

【0010】請求項で示したp、n各クラッド層の混晶
比x1、x2は、クラッド層が多層構造である場合、
(1)式で示した平均混晶比yとなる。 (実施の形態1)本実施の形態1では、窒化物半導体発
光ダイオード素子の形成方法について説明する。図1
は、窒化物半導体発光ダイオード構造を示しており、C
面(0001面)のn型GaN基板100、n型GaN
バッファ層101、n型Alx1Ga 1-x1Nクラッド層1
02、活性層103、p型Alx2Ga1-x2Nクラッド層
104、p型GaNコンタクト層105、n型電極10
6、p型電極107、SiO 2108から構成されてい
る。以下に図1の窒化物半導体発光ダイオードの製造方
法について説明する。
[0010] Mixed crystal of each of the p and n cladding layers described in the claims.
The ratios x1 and x2 are as follows when the cladding layer has a multilayer structure.
The average mixed crystal ratio y shown in the equation (1) is obtained. (Embodiment 1) In Embodiment 1, a nitride semiconductor
A method for forming a photodiode element will be described. FIG.
Indicates a nitride semiconductor light emitting diode structure, and C represents
Surface (0001 surface) n-type GaN substrate 100, n-type GaN
Buffer layer 101, n-type Alx1Ga 1-x1N clad layer 1
02, active layer 103, p-type Alx2Ga1-x2N cladding layer
104, p-type GaN contact layer 105, n-type electrode 10
6, p-type electrode 107, SiO TwoConsists of 108
You. The method of manufacturing the nitride semiconductor light emitting diode shown in FIG.
The method will be described.

【0011】まず、HVPE法で種基板(例えば、サフ
ァイア基板)上に厚膜のGaNを積層し、その後、研磨
でサファイア基板を剥き取り、厚さ400μm、大きさ
2インチφのC面(0001)のn型GaN基板100
を作製した。該n型GaN基板のn型極性は、Siをド
ーピングすることによって得られ、該Siの濃度は、2
×1018cm-3であった。さらに、前記n型GaN基板
中に約8×1016cm -3の塩素(Cl)をドービングし
ている。次に、MOCVD装置に、前記n型GaN基板
100をセットし、1050℃の成長温度でn型GaN
バッファ層101を1μm形成した。このn型GaNバ
ッファ層は、種基板からn型GaN基板を剥き取るとき
に生じたn型GaN基板の表面歪みの緩和、表面モフォ
ロジや表面凹凸の改善(平坦化)を目的に設けた層であ
り、無くても構わない。n型GaNバッファ層101を
形成後、続けて1.0μm厚のn型Alx1Ga1-x1N層
102を形成した。このときx1=0.1であった。
First, a seed substrate (for example, surf
Layer of GaN on the substrate
Peel off the sapphire substrate with thickness 400μm, size
2 inch φ C-plane (0001) n-type GaN substrate 100
Was prepared. The n-type polarity of the n-type GaN substrate is
And the concentration of the Si is 2
× 1018cm-3Met. Further, the n-type GaN substrate
About 8 × 10 in16cm -3Of chlorine (Cl)
ing. Next, the n-type GaN substrate was placed in a MOCVD apparatus.
100, and n-type GaN at a growth temperature of 1050 ° C.
The buffer layer 101 was formed to 1 μm. This n-type GaN substrate
The buffer layer is used to peel the n-type GaN substrate from the seed substrate.
Of surface distortion of n-type GaN substrate caused by
This layer is provided for the purpose of improving logistics and surface irregularities (flattening).
It doesn't matter. n-type GaN buffer layer 101
After the formation, the n-type Alx1Ga1-x1N layer
102 was formed. At this time, x1 was 0.1.

【0012】次に、基板の温度を700℃−800℃程
度に下げ、厚さ2nmのInGaN井戸層と厚さ4nm
のInGaN障壁層を3周期積層した活性層(多重量子
井戸層)103を成長する。その際、SiH4は供給し
てもよいし、供給しなくてもよい。なお、SiH4は、
n型Alx1Ga1-x1N層102を形成する工程までは供
給しつづけていた。
Next, the temperature of the substrate is lowered to about 700 ° C. to 800 ° C., and an InGaN well layer having a thickness of 2 nm and a
An active layer (multiple quantum well layer) 103 in which three InGaN barrier layers are stacked three times is grown. At that time, SiH 4 may or may not be supplied. Note that SiH 4 is
The supply was continued up to the step of forming the n-type Al x1 Ga 1-x1 N layer 102.

【0013】次に、基板温度を再び1050℃まで昇温
して、0.4μm厚みのp型Alx2Ga1-x2N層104
を成長する。このときx2=0.1であった。その後、
0.1μmの厚みのp型GaNコンタクト層105を成
長した。本実施の形態の活性層103は、3周期からな
る多重量子井戸構造を作製したが、その他の周期構造で
も良く、井戸層のみの単一量子井戸構造でも良い。活性
層はInx1Ga1-x1Nから構成されていれば良く、所望
の発光波長に応じてIn組成、もしくは井戸層厚を変化
させればよい。
Next, the substrate temperature is raised again to 1050 ° C., and a 0.4 μm thick p-type Al x2 Ga 1 -x2N layer 104 is formed.
Grow. At this time, x2 = 0.1. afterwards,
A 0.1 μm-thick p-type GaN contact layer 105 was grown. The active layer 103 of the present embodiment has a multi-quantum well structure having three periods, but may have another periodic structure or a single quantum well structure having only a well layer. The active layer may be composed of In x1 Ga 1-x1 N, and the In composition or the thickness of the well layer may be changed according to a desired emission wavelength.

【0014】通常、活性層が多重量子井戸から構成さ
れ、発光波長が370nm以上の場合は、井戸層はIn
GaNから構成されていて、障壁層は少なくともGaN
もしくはAlを含む窒化物半導体でなけれぱならなく、
少なくとも井戸層もしくは障壁層の何れかに極性を有す
る不純物かドーブされていなけれぱならない。上記活性
層中の井戸層または障壁層の、極性を有する不純物は、
Si、Ge、O、C、Zn、Be、Mgの何れかが好ま
しい。
Usually, when the active layer is composed of multiple quantum wells and the emission wavelength is 370 nm or longer, the well layer is formed of In.
The barrier layer is composed of at least GaN
Or it must be a nitride semiconductor containing Al.
At least either the well layer or the barrier layer must be doped with a polar impurity. The polar impurities of the well layer or the barrier layer in the active layer are:
Any of Si, Ge, O, C, Zn, Be, and Mg is preferable.

【0015】p型GaNコンタクト層105のp型不純
物濃度は、p型電極107の形成位置に向かって、p型
不純物濃度を多くした方が好ましい。
It is preferable that the p-type impurity concentration of the p-type GaN contact layer 105 is increased toward the position where the p-type electrode 107 is formed.

【0016】このことによりp型電極形成によるコンタ
クト抵抗を低減する。また、p型化不純物であるMgの
活性化を妨げているp層中の残留水素を除去するため
に、p型層成長中に微量の酸素を混入させてもよい。さ
らに、p型GaNコンタクト層105の層厚は0.1μ
mより厚くても素子の寿命に関しては影響を与えない
が、p型コンタクト層が0.1μmより厚くなると、p
コンタクト層に光が漏れ放射パターンにリップルが生じ
乱れる。このため、p型コンタクト層の厚さは0.1μ
m以下がよい。この様にして、p型GaNコンタクト層
105を成長後、MOCVD装置のリアクター内を全窒
素キャリアガスとNH3に変えて、60℃/分で温度を
降下させた。基板温度が850℃に達した時点で、NH
3の供給を停止して、5分間、前記基板温度で待機して
から、室温まて降下させた。上記基板の保持温度ぱ65
0℃から900℃の間が好ましく、待機時間は、3分以
上15分以下か好ましかった。また、降下温度の到達速
度は、30℃/分以上が好ましい。このようにして作製
された成長膜をラマン測定によって評価した結果、従
来、利用されているp型化アニールを行わなくとも、成
長後すでにp型化の特性を示していた。また、p型電極
形成によるコンタクト抵抗も低減していた。SIMS
(second ion mass spector)
測定を行った結果、残留水素濃度がp型GaNコンタク
ト層105最表面近傍て3×l018cm-3以下であっ
た。発明者らによる実験によると、成長膜を形成後、N
3雰囲気中で基板温度を室温まで降下させたとき、残
留水素濃度が成長膜最表面近傍で高かったことから、成
長膜最表面近傍の残留水素濃度は、成長終了後のNH3
雰囲気が原因であると考えられる。この残留水素は、p
型化不純物であるMgの活性化を妨げることか知られて
いる。前記残留水素濃度は、1×l019cm-3以下が好
ましい。
This reduces the contact resistance due to the formation of the p-type electrode. Further, in order to remove residual hydrogen in the p-layer which prevents activation of Mg which is a p-type impurity, a trace amount of oxygen may be mixed during growth of the p-type layer. Further, the layer thickness of the p-type GaN contact layer 105 is 0.1 μm.
The thickness of the p-type contact layer does not affect the life of the device even if the thickness is larger than 0.1 μm.
Light leaks into the contact layer, causing ripples in the radiation pattern and disturbing. Therefore, the thickness of the p-type contact layer is 0.1 μm.
m or less is good. After the growth of the p-type GaN contact layer 105 in this manner, the temperature in the reactor of the MOCVD apparatus was decreased at 60 ° C./min by changing to a total nitrogen carrier gas and NH 3 . When the substrate temperature reaches 850 ° C., NH 3
The supply of 3 was stopped, and after waiting at the substrate temperature for 5 minutes, the temperature was lowered to room temperature. Holding temperature of the above substrate ぱ 65
The temperature was preferably between 0 ° C. and 900 ° C., and the waiting time was preferably 3 minutes or more and 15 minutes or less. Further, the reaching speed of the temperature drop is preferably 30 ° C./min or more. As a result of evaluating the thus-grown film by Raman measurement, it was found that the growth film had already exhibited p-type characteristics after growth without performing the conventionally used p-type annealing. Further, the contact resistance due to the formation of the p-type electrode was also reduced. SIMS
(Secondion mass spector)
As a result of the measurement, the residual hydrogen concentration was 3 × 10 18 cm −3 or less near the outermost surface of the p-type GaN contact layer 105. According to experiments by the inventors, after forming a grown film, N
When the substrate temperature was lowered to room temperature in an H 3 atmosphere, the residual hydrogen concentration near the outermost surface of the grown film was higher than the NH 3 concentration after the growth was completed because the residual hydrogen concentration was higher near the outermost surface of the grown film.
Atmosphere may be the cause. This residual hydrogen is p
It is known that it prevents activation of Mg, which is a type impurity. The residual hydrogen concentration is preferably 1 × 10 19 cm −3 or less.

【0017】この様にp型GaNコンタクト層105成
長後に、キャリアガスをN2で置換し、NH3の供給を停
止して所定の時間、成長温度を保持することによって、
p型化を促し、成長膜最表面近傍の残留水素濃度を下
げ、コンタクト低抗を低減できた。また、p型電極形成
によるコンタクト低抗をさらに低減する方法として、成
長膜最表面(p型層の最表面)近傍をエッチングにより
除去し、その除去面にp型電極を形成すると良い。成長
膜最表面(p型層の最表面)を除去する層厚は、10n
m以上が好ましく、特に上限値はないが、除去面近傍の
残留水素濃度が1×l019cm-3以下になることが好ま
しい。
After the growth of the p-type GaN contact layer 105, the carrier gas is replaced with N 2 , the supply of NH 3 is stopped, and the growth temperature is maintained for a predetermined time.
The p-type was promoted, the residual hydrogen concentration near the outermost surface of the grown film was reduced, and the contact resistance was reduced. Also, as a method of further reducing the contact resistance due to the formation of the p-type electrode, it is preferable to remove the vicinity of the outermost surface of the growth film (the outermost surface of the p-type layer) by etching and form the p-type electrode on the removed surface. The layer thickness for removing the outermost surface of the grown film (the outermost surface of the p-type layer) is 10 n
m is preferable, and there is no particular upper limit. However, it is preferable that the residual hydrogen concentration in the vicinity of the removal surface be 1 × 10 19 cm −3 or less.

【0018】次に、p型GaNコンタクト層105上に
SiO2108を蒸着する。その後、フォトリソとエッ
チングによりSiO2を3μm幅のストライプて除去す
る。次に図1のように、p型GaNコンタクト層105
とSiO2108上に、Pd(10nm)/Mo(10
nm)/Au(150nm)の順に、p型電極107を
リソグラフィー技術でパターン形成した後、微量の酸素
を導入しながら、N2雰囲気中てアニールを行った。こ
のことにより、p型電極形成によるコンタクト低抗の低
抵抗化が得られた。
Next, SiO 2 108 is deposited on the p-type GaN contact layer 105. After that, SiO 2 is removed as a stripe having a width of 3 μm by photolithography and etching. Next, as shown in FIG.
And on SiO 2 108, Pd (10nm) / Mo (10
After patterning the p-type electrode 107 by lithography in the order of nm) / Au (150 nm), annealing was performed in an N 2 atmosphere while introducing a small amount of oxygen. As a result, the resistance of the contact resistance was reduced by the formation of the p-type electrode.

【0019】次に、上記窒化物半導体発光ダイオード素
子を形成したエピウエハーのチップ分割について説明す
る。チップ分割まてのプロセス手順を示す。まず、上記
エピウエハーのGaN基板側を研削機により研削して、
塩素ドーピングされたGaN基板の厚さを150μmに
する。次に、研磨したGaN基板側に、Ti(30n
m)/Al(200nm)によるn型電極を、GaN基
板面全体に蒸着し形成する。ここで、前記エピウエハー
のエピ膜側(GaN基板面の逆の面)に、ダイヤモンド
針でスクライブすることにより、罫書き線をいれる。罫
書く方向は窒化物半導体に対して<1−100>であ
る。罫書く部分は基板の周囲から1−2mm程度の長さ
である。次に行うブレーキングによって素子を分割す
る。このブレーキングでは、先に入れたスクライブ線に
一致するようにブレーキング刃をGaN基板面側(スク
ライブを入れた面と逆面)から当ててウエハーを押し割
る。このようにすることで素子をバーの状態に分割する
ことが可能である。次に、このバーを、<11−20>
方向に、周囲から1−2mm程度で、エピ膜側に罫書き
線を入れる。更に先に入れたスクライブ線に一致するよ
うにブレーキング刃をGaN基板側(スクライブを入れ
た面と逆面)から当ててブレーキングする事により、一
つのチップ単位に分割する。
Next, a description will be given of chip division of an epiwafer on which the above-described nitride semiconductor light emitting diode element is formed. The process procedure until chip division is shown. First, the GaN substrate side of the epi-wafer is ground by a grinder,
The thickness of the GaN substrate doped with chlorine is set to 150 μm. Next, on the polished GaN substrate side, Ti (30 n
m) / Al (200 nm) n-type electrode is formed by vapor deposition on the entire GaN substrate surface. Here, a scribe line is formed by scribing with a diamond stylus on the epi film side (the surface opposite to the GaN substrate surface) of the epi wafer. The scribing direction is <1-100> for the nitride semiconductor. The scribing portion is about 1-2 mm from the periphery of the substrate. The element is divided by the next braking. In this breaking, a breaking blade is applied from the GaN substrate surface side (opposite to the scribed surface) to break the wafer so as to match the scribe line previously inserted. In this manner, the elements can be divided into bars. Next, this bar is changed to <11-20>
In the direction, a scribe line is made on the epi film side at about 1-2 mm from the periphery. Furthermore, a breaking blade is applied from the GaN substrate side (the surface opposite to the scribed surface) so as to coincide with the scribe line inserted first, and the chip is divided into one chip unit by breaking.

【0020】このようにして得られたLDチップをステ
ム上にInを用いてマウントし、APC駆動で50℃、
5mW、および30mWで寿命試験を行ったところ図2
に示すような結果となった。各素子の発光波長は400
nmであった。各点に対して各々20サンプル寿命試験
を行い、10サンプルは30mW、APC駆動の高出力
寿命試験、残りの10サンプルは5mW、APC駆動の
低出力試験を行った。図2に示す記号は、○が30m
W、および5mWのAPC駆動の寿命試験において9割
以上のサンプルが10000時間以上寿命があったも
の、△が5mWのAPC駆動の寿命試験においてのみ9
割以上のサンプルが10000時間以上寿命があったも
の、×は30mW、5mWどちらの寿命試験においても
上記の条件を満たさなかったロットを示している。今回
図2に示した実験結果は、x1=x2の場合である。図
2の示す通り、pクラッド層の膜厚は0.2μm以上
0.4μm以下で、(x1×nクラッド層厚)/(x2
×pクラッド層厚)が2.0より大きく10以下である
ことが必要であり、好ましくは(x1×nクラッド層
厚)/(x2×pクラッド層厚)が2.5以上、9以下
であることが分かった。
The LD chip thus obtained is mounted on a stem using In, and is driven at 50 ° C. by APC.
Life test at 5 mW and 30 mW Figure 2
The result was as shown in the figure. The emission wavelength of each element is 400
nm. A 20-sample life test was performed for each point, and 10 samples were subjected to an APC-driven high-output life test at 30 mW, and the remaining 10 samples were subjected to a 5-mW, APC-driven low-output test. The symbol shown in FIG.
W, and a life test of APC drive of 5 mW of 90% or more had a life of 10,000 hours or more.
A sample having a life of at least 10,000 hours had a life of at least 10%, and an X indicates a lot that did not satisfy the above conditions in any of the life tests of 30 mW and 5 mW. The experimental result shown in FIG. 2 this time is a case where x1 = x2. As shown in FIG. 2, the thickness of the p-cladding layer is not less than 0.2 μm and not more than 0.4 μm, and (x1 × n-cladding layer thickness) / (x2
× p cladding layer thickness) should be greater than 2.0 and 10 or less, and preferably (x1 × n cladding layer thickness) / (x2 × p cladding layer thickness) should be 2.5 or more and 9 or less. I found it.

【0021】pクラッド層の層厚が0.2μmより薄い
場合、有効なキャリアの閉じ込めと光閉じ込めができな
くなり、レーザ発振しなくなってしまう。また0.4μ
m以上となると、歪みによる影響から、pクラッド層に
転位が多数発生し、通電中に転位が増殖して活性層に到
達しレーザの寿命を短くしてしまうことが分かった。
When the thickness of the p-cladding layer is smaller than 0.2 μm, effective carrier confinement and light confinement cannot be performed, and laser oscillation does not occur. 0.4μ
When it is more than m, many dislocations are generated in the p-cladding layer due to the influence of the strain, and the dislocations multiply during the energization and reach the active layer to shorten the life of the laser.

【0022】また、(x1×nクラッド層厚)/(x2
×pクラッド層厚)が2.0以下である場合、二つのク
ラッド層に挟まれた活性層に非常に大きな圧縮歪みがか
かることになる。活性層にかかる、過度の歪みのため
に、貫通転位が増殖し素子の寿命が短くなってしまう。
また、(x1×nクラッド層厚)/(x2×pクラッド
層厚)が10より大きい場合、nクラッドが自体にかか
る歪みが大きくなり、クラックを生じてしまい、素子寿
命を著しく低下させる。 (実施の形態2)成長手順、成長する膜の組成、膜厚、
温度等のプロセスは、実施の形態1と同様で、ただnク
ラッド層とpクラッド層のAl組成のみを変えて実験を
行った。本実施の形態においては2.0μm厚のn型A
x1Ga1-x1N層でx1=0.15であり、また、0.
3μm厚みのp型Alx2Ga1-x2N層でx2=0.1
5、であった。
Also, (x1 × n clad layer thickness) / (x2
(Xp clad layer thickness) of 2.0 or less, an extremely large compressive strain is applied to the active layer sandwiched between the two clad layers. Due to excessive strain applied to the active layer, threading dislocations multiply and the life of the device is shortened.
If (x1 × n clad layer thickness) / (x2 × p clad layer thickness) is larger than 10, the strain applied to the n clad itself increases, causing cracks and significantly shortening the element life. (Embodiment 2) Growth procedure, composition of film to be grown, film thickness,
The process such as the temperature was the same as that of the first embodiment, and the experiment was performed by changing only the Al composition of the n-cladding layer and the p-cladding layer. In this embodiment, a 2.0 μm thick n-type A
x1 = 0.15 in the l x1 Ga 1-x1 N layer;
X2 = 0.1 for a 3 μm thick p-type Al x2 Ga 1-x2 N layer
It was 5.

【0023】実施の形態1と同様の条件で、30mW、
5mWのAPC駆動において寿命試験を行った。Alの
組成を変化させた場合であっても、90%以上の素子が
10000時間以上の寿命を持つ条件は、pクラッド層
の膜厚は0.2μm以上0.4μm以下で、(x1×n
クラッド層厚)/(x2×pクラッド層厚)が2.0よ
り大きく10以下であることが必要であり、好ましくは
(x1×nクラッド層厚)/(x2×pクラッド層厚)
が2.5以上必要であることが分かった。 (実施の形態3)成長手順、成長する膜の組成、膜厚、
温度等のプロセスは、実施の形態1と同様で、ただnク
ラッドとpクラッドのAl組成のみを変えて実験を行っ
た。本実施の形態においては0.7μm厚のn型Alx1
Ga1-x1N層でx1=0.09であり、また、0.25
μm厚みのp型Alx2Ga1-x2N層でx2=0.07で
あった。
Under the same conditions as in Embodiment 1, 30 mW,
A life test was performed in an APC drive of 5 mW. Even when the composition of Al is changed, the condition that 90% or more of the elements have a life of 10,000 hours or more is that the thickness of the p-cladding layer is 0.2 μm to 0.4 μm and (x1 × n
It is necessary that (cladding layer thickness) / (x2 × p cladding layer thickness) is larger than 2.0 and 10 or less, and preferably (x1 × n cladding layer thickness) / (x2 × p cladding layer thickness).
Is required to be 2.5 or more. (Embodiment 3) Growth procedure, composition of film to be grown, film thickness,
The process such as the temperature was the same as that of the first embodiment, and the experiment was performed by changing only the Al composition of the n-cladding and the p-cladding. In this embodiment, the n-type Al x1 having a thickness of 0.7 μm is used.
X1 = 0.09 in the Ga 1-x1 N layer, and 0.25
x2 = 0.07 in the p-type Al x2 Ga 1-x2 N layer having a thickness of μm.

【0024】実施の形態1と同様の条件で、30mW、
5mWのAPC駆動において寿命試験を行った。図4に
実験結果を示す。Alの組成をnクラッド層とpクラッ
ド層で変化させた場合であっても、90%以上の素子が
10000時間以上の寿命を持つ条件は、pクラッド層
の膜厚は0.2μm以上0.4μm以下で、(x1×n
クラッド層厚)/(x2×pクラッド層厚)が2.0よ
り大きく10以下であることが必要であり、好ましくは
(x1×nクラッド層厚)/(x2×pクラッド層厚)
が2.5以上必要であることが分かった。 (実施の形態4)成長手順、成長する膜の組成、膜厚、
温度等のプロセスは、実施の形態1と同様で、3周期
の、厚さ2nmのInGaN井戸層と厚さ4nmのIn
GaN障壁層より構成される活性層(多重量子井戸層)
103のInGaN井戸層のみにAsを添加する。この
とき、素子の発光波長は400nmであった。
Under the same conditions as in Embodiment 1, 30 mW,
A life test was performed in an APC drive of 5 mW. FIG. 4 shows the experimental results. Even when the Al composition is changed between the n-cladding layer and the p-cladding layer, the condition that 90% or more of the devices have a lifetime of 10,000 hours or more is that the p-cladding layer has a thickness of 0.2 μm or more. 4 μm or less, (x1 × n
It is necessary that (cladding layer thickness) / (x2 × p cladding layer thickness) is larger than 2.0 and 10 or less, and preferably (x1 × n cladding layer thickness) / (x2 × p cladding layer thickness).
Is required to be 2.5 or more. (Embodiment 4) Growth procedure, composition of film to be grown, film thickness,
The processes such as the temperature are the same as those in the first embodiment, and three periods, a 2 nm-thick InGaN well layer and a 4 nm-thick InGaN well layer are used.
Active layer composed of GaN barrier layer (multiple quantum well layer)
As is added only to the 103 InGaN well layer. At this time, the emission wavelength of the device was 400 nm.

【0025】実施の形態1と同様の条件で、30mW、
5mWのAPC駆動において寿命試験を行った。活性層
の井戸層にAsを添加した場合であっても、90%以上
の素子が10000時間以上の寿命を持つ条件は、pク
ラッド層の膜厚は0.2μm以上0.4μm以下で、
(x1×nクラッド層厚)/(x2×pクラッド層厚)
が2.0より大きく10以下であることが必要であり、
好ましくは(x1×nクラッド層厚)/(x2×pクラ
ッド層厚)が2.5以上必要であることが分かった。 (実施の形態5)成長手順、成長する膜の組成、膜厚、
温度等のプロセスは、実施の形態1と同様で、3周期
の、厚さ2nmのInGaN井戸層と厚さ4nmのIn
GaN障壁層より構成される活性層(多重量子井戸層)
103のInGaN井戸層とInGaN障壁層の両層に
Asを添加する。このとき、発光波長は400nmであ
った。
Under the same conditions as in Embodiment 1, 30 mW,
A life test was performed in an APC drive of 5 mW. Even when As is added to the well layer of the active layer, the condition that 90% or more of the elements have a lifetime of 10,000 hours or more is that the p-cladding layer has a thickness of 0.2 μm to 0.4 μm.
(X1 × n clad layer thickness) / (x2 × p clad layer thickness)
Must be greater than 2.0 and 10 or less;
Preferably, (x1 × n clad layer thickness) / (x2 × p clad layer thickness) needs to be 2.5 or more. (Embodiment 5) Growth procedure, composition of film to be grown, film thickness,
The processes such as the temperature are the same as those in the first embodiment, and three periods, a 2 nm-thick InGaN well layer and a 4 nm-thick InGaN well layer are used.
Active layer composed of GaN barrier layer (multiple quantum well layer)
As is added to both the InGaN well layer 103 and the InGaN barrier layer 103. At this time, the emission wavelength was 400 nm.

【0026】実施の形態1と同様の条件で、30mW、
5mWのAPC駆動において寿命試験を行った。活性層
の井戸層と障壁層にAsを添加した場合であっても、9
0%以上の素子が10000時間以上の寿命を持つ条件
は、pクラッド層の膜厚は0.2μm以上0.4μm以
下で、(x1×nクラッド層厚)/(x2×pクラッド
層厚)が2.0より大きく10以下であることが必要で
あり、好ましくは(x1×nクラッド層厚)/(x2×
pクラッド層厚)が2.5以上必要であることが分かっ
た。 (実施の形態6)成長手順、成長する膜の組成、膜厚、
温度等のプロセスは、実施の形態1と同様で、3周期
の、厚さ2nmのInGaN井戸層と厚さ4nmのIn
GaN障壁層より構成される活性層(多重量子井戸層)
103のInGaN井戸層のみにPを添加する。このと
き、素子の発光波長は400nmであった。
Under the same conditions as in Embodiment 1, 30 mW,
A life test was performed in an APC drive of 5 mW. Even when As is added to the well layer and the barrier layer of the active layer, 9
The condition that 0% or more of the elements have a life of 10,000 hours or more is that the thickness of the p-cladding layer is 0.2 μm or more and 0.4 μm or less, and (x1 × n-cladding layer thickness) / (x2 × p-cladding layer thickness). Must be greater than 2.0 and 10 or less, and preferably (x1 × n cladding layer thickness) / (x2 ×
(p-cladding layer thickness) of 2.5 or more was found to be necessary. (Embodiment 6) Growth procedure, composition of film to be grown, film thickness,
The processes such as the temperature are the same as those in the first embodiment, and three periods, a 2 nm-thick InGaN well layer and a 4 nm-thick InGaN well layer are used.
Active layer composed of GaN barrier layer (multiple quantum well layer)
P is added only to the 103 InGaN well layer. At this time, the emission wavelength of the device was 400 nm.

【0027】実施の形態1と同様の条件で、30mW、
5mWのAPC駆動において寿命試験を行った。活性層
の井戸層にPを添加した場合であっても、90%以上の
素子が10000時間以上の寿命を持つ条件は、pクラ
ッド層の膜厚は0.2μm以上0.4μm以下で、(x
1×nクラッド層厚)/(x2×pクラッド層厚)が
2.0より大きく10以下であることが必要であり、好
ましくは(x1×nクラッド層厚)/(x2×pクラッ
ド層厚)が2.5以上必要であることが分かった。 (実施の形態7)成長手順、成長する膜の組成、膜厚、
温度等のプロセスは、実施の形態1と同様で、3周期
の、厚さ2nmのInGaN井戸層と厚さ4nmのIn
GaN障壁層より構成される活性層(多重量子井戸層)
103のInGaN井戸層とInGaN障壁層の両層に
Pを添加する。このとき、素子の発光波長は400nm
であった。
Under the same conditions as in Embodiment 1, 30 mW,
A life test was performed in an APC drive of 5 mW. Even when P is added to the well layer of the active layer, the condition that 90% or more of the elements have a lifetime of 10,000 hours or more is that the p-cladding layer has a thickness of 0.2 μm or more and 0.4 μm or less. x
It is necessary that (1 × n cladding layer thickness) / (x2 × p cladding layer thickness) is greater than 2.0 and 10 or less, and preferably (x1 × n cladding layer thickness) / (x2 × p cladding layer thickness). ) Was required to be 2.5 or more. (Embodiment 7) Growth procedure, composition of film to be grown, film thickness,
The processes such as the temperature are the same as those in the first embodiment, and three periods, a 2 nm-thick InGaN well layer and a 4 nm-thick InGaN well layer are used.
Active layer composed of GaN barrier layer (multiple quantum well layer)
P is added to both the InGaN well layer 103 and the InGaN barrier layer 103. At this time, the emission wavelength of the device was 400 nm.
Met.

【0028】実施の形態1と同様の条件で、30mW、
5mWのAPC駆動において寿命試験を行った。活性層
の井戸層と障壁層にPを添加した場合であっても、90
%以上の素子が10000時間以上の寿命を持つ条件
は、、pクラッド層の膜厚は0.2μm以上0.4μm
以下で、(x1×nクラッド層厚)/(x2×pクラッ
ド層厚)が2.0より大きく10以下であることが必要
であり、好ましくは(x1×nクラッド層厚)/(x2
×pクラッド層厚)が2.5以上必要であることが分か
った。
Under the same conditions as in Embodiment 1, 30 mW,
A life test was performed in an APC drive of 5 mW. Even when P is added to the well layer and the barrier layer of the active layer, 90
% Of the device has a lifetime of 10,000 hours or more, when the thickness of the p-cladding layer is 0.2 μm or more and 0.4 μm or more.
In the following, (x1 × n cladding layer thickness) / (x2 × p cladding layer thickness) needs to be greater than 2.0 and 10 or less, and preferably (x1 × n cladding layer thickness) / (x2
× p cladding layer thickness) of 2.5 or more was required.

【0029】上記に示した、実施の形態1−8におい
て、素子の発光波長は400nmであったが、370〜
440nmの範囲で、寿命試験を行っても、実施の形態
1と同様の結果であった。また、上記実施の形態ではL
Dに関して記述したが、LEDの光出力強度に関しても
実施の形態1と、同様の結果が得られた。
In Embodiment 1-8 described above, the emission wavelength of the device was 400 nm, but it was 370 to 370.
When the life test was performed in the range of 440 nm, the same result as in the first embodiment was obtained. In the above embodiment, L
Although the description has been made with respect to D, the same result as that of Embodiment 1 was obtained with respect to the light output intensity of the LED.

【0030】[0030]

【発明の効果】窒化物半導体からなる基板と、基板上に
準じ形成されたAl1−x1Gax1N(0.05<x
1<0.3)からなる第1クラッド層(膜厚d1μm)
と、活性層と、Al1−x2Gax2N(0.05<x
2<0.3)からなる第2クラッド層(膜厚d2μm)
とを備えた発光素子であって、該第1クラッド層及び該
第2クラッド層の膜厚が、2<(x1×d1)/(x2
×d2)≦10時25分の範囲に設定し、素子にかかる
歪み等を制御することにより、本発明の発光素子は、3
0mW、および5mWのAPC駆動の寿命試験において
9割以上のサンプルが10000時間以上と長い寿命を
保つことができた。
According to the present invention, a substrate made of a nitride semiconductor and Al1-x1Gax1N (0.05 <x
1 <0.3) first cladding layer (film thickness d1 μm)
, An active layer, and Al1-x2Gax2N (0.05 <x
2 <0.3) second cladding layer (film thickness d2 μm)
Wherein the first cladding layer and the second cladding layer have a thickness of 2 <(x1 × d1) / (x2
× d2) ≦ 10: 25, and by controlling the distortion and the like applied to the device, the light emitting device of the present invention has a 3
In the life tests of the APC drive of 0 mW and 5 mW, 90% or more of the samples could maintain a long life of 10,000 hours or more.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の発光素子の構造を示す断面図である。FIG. 1 is a cross-sectional view illustrating a structure of a light emitting device of the present invention.

【図2】寿命試験結果のグラフである。FIG. 2 is a graph of a life test result.

【図3】素子構造の概略図である。FIG. 3 is a schematic diagram of an element structure.

【図4】寿命試験結果のグラフである。FIG. 4 is a graph of a life test result.

【図5】従来例の発光素子の構造を示す断面図である。FIG. 5 is a cross-sectional view illustrating a structure of a light emitting element of a conventional example.

【符号の説明】[Explanation of symbols]

100 n型GaN基板 101 n型GaNバッファ層 102 n型Alx1Ga1-x1Nクラッド層 103 活性層 104 p型Alx2Ga1-x2Nクラッド層 105 p型GaNコンタクト層 106 n型電極 107 p型電極 108 SiO2 401 n−GaNコンタクト層 402、404、406、 n−Al0.1Ga0.9N 403、405、407 n−GaN 408 n−GaNガイド層Reference Signs List 100 n-type GaN substrate 101 n-type GaN buffer layer 102 n-type Al x1 Ga 1-x1 N clad layer 103 active layer 104 p-type Al x2 Ga 1-x2 N clad layer 105 p-type GaN contact layer 106 n-type electrode 107 p Type electrode 108 SiO 2 401 n-GaN contact layer 402, 404, 406, n-Al 0.1 Ga 0.9 N 403, 405, 407 n-GaN 408 n-GaN guide layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 窒化物半導体からなる基板と、基板上に
順次形成されたAl 1-x1Gax1N(0.05<x1<
0.3)からなる第1クラッド層(膜厚d1μm)と、
活性層と、Al1-x2Gax2N(0.05<x2<0.
3)からなる第2クラッド層(膜厚d2μm)とを備え
た発光素子であって、該第1クラッド層および該第2ク
ラッド層の膜厚が、 2<(x1×d1)/(x2×d2)≦10 の範囲に設定されることを特徴とする発光素子。
1. A substrate comprising a nitride semiconductor, and a substrate
Al formed sequentially 1-x1Gax1N (0.05 <x1 <
0.3) (thickness d1 μm),
Active layer and Al1-x2Gax2N (0.05 <x2 <0.
3) a second cladding layer (film thickness d2 μm)
Light-emitting device, comprising: the first cladding layer and the second cladding layer.
A light emitting device, wherein the thickness of the lad layer is set in a range of 2 <(x1 × d1) / (x2 × d2) ≦ 10.
【請求項2】 前記第2クラッド層の膜厚が、 0.2≦d2≦0.4 の範囲に設定されることを特徴とする請求項1に記載の
発光素子。
2. The light emitting device according to claim 1, wherein the thickness of the second cladding layer is set in a range of 0.2 ≦ d2 ≦ 0.4.
JP2000224783A 2000-07-26 2000-07-26 Light emitting element Pending JP2002043695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000224783A JP2002043695A (en) 2000-07-26 2000-07-26 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224783A JP2002043695A (en) 2000-07-26 2000-07-26 Light emitting element

Publications (1)

Publication Number Publication Date
JP2002043695A true JP2002043695A (en) 2002-02-08

Family

ID=18718678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224783A Pending JP2002043695A (en) 2000-07-26 2000-07-26 Light emitting element

Country Status (1)

Country Link
JP (1) JP2002043695A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087763A (en) * 2002-08-27 2004-03-18 Sony Corp Nitride semiconductor light emitting device
WO2004079830A1 (en) * 2003-03-06 2004-09-16 Matsushita Electric Industrial Co., Ltd. Iii-v nitride compound semiconductor light-emitting device and method for manufacturing same
WO2005020395A1 (en) * 2003-08-21 2005-03-03 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device and a method of manufacturing it
KR100865740B1 (en) * 2007-05-28 2008-10-29 우리엘에스티 주식회사 Light emitting device and method for manufacture thereof
JP7511734B1 (en) 2023-05-09 2024-07-05 日機装株式会社 Method and apparatus for predicting lifetime of nitride semiconductor light emitting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087763A (en) * 2002-08-27 2004-03-18 Sony Corp Nitride semiconductor light emitting device
WO2004079830A1 (en) * 2003-03-06 2004-09-16 Matsushita Electric Industrial Co., Ltd. Iii-v nitride compound semiconductor light-emitting device and method for manufacturing same
WO2005020395A1 (en) * 2003-08-21 2005-03-03 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device and a method of manufacturing it
JP2007529107A (en) * 2003-08-21 2007-10-18 豊田合成株式会社 Semiconductor light emitting device and manufacturing method thereof
US7291868B2 (en) 2003-08-21 2007-11-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device and a method of manufacturing it
KR100865740B1 (en) * 2007-05-28 2008-10-29 우리엘에스티 주식회사 Light emitting device and method for manufacture thereof
JP7511734B1 (en) 2023-05-09 2024-07-05 日機装株式会社 Method and apparatus for predicting lifetime of nitride semiconductor light emitting device

Similar Documents

Publication Publication Date Title
EP1598909B1 (en) Semiconductor device having quantum well structure, and method of forming the same
JP5394717B2 (en) Manufacturing method of nitride semiconductor optical device
US6172382B1 (en) Nitride semiconductor light-emitting and light-receiving devices
KR100550158B1 (en) Nitride Semiconductor Light Emitting Element and Optical Device Containing it
JP3705047B2 (en) Nitride semiconductor light emitting device
JP3933592B2 (en) Nitride semiconductor device
US20050127394A1 (en) Nitride semiconductor device
JP2000223743A (en) Nitride semiconductor light emitting element and growth of nitride semiconductor layer
WO2007083647A1 (en) Nitride semiconductor light-emitting device
JP2008211228A (en) Manufacturing method for nitride semiconductor device
JP2001298214A (en) Semiconductor light-emitting element and method of manufacturing the same
WO2003043097A1 (en) Ultraviolet emitting device
JP2005057262A (en) Semiconductor device with superlattice structure semiconductor layer, and its manufacturing method
JP2002185085A (en) Nitride-based semiconductor laser element and method of dividing chip
JP4493041B2 (en) Nitride semiconductor light emitting device
KR20000069995A (en) Nitride Semiconductor Device
JP2002151786A (en) Semiconductor laser device
JP4423969B2 (en) Nitride semiconductor multilayer substrate and nitride semiconductor device and nitride semiconductor laser device using the same
JP2002043695A (en) Light emitting element
JP4346218B2 (en) Nitride semiconductor light emitting device and optical device including the same
JP4548117B2 (en) Semiconductor light emitting device manufacturing method, integrated semiconductor light emitting device manufacturing method, image display device manufacturing method, and lighting device manufacturing method
JP2008177438A (en) Nitride semiconductor light-emitting element
JP2002246694A (en) Nitride semiconductor light emitting element and method of manufacturing the same
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
JP2002026438A (en) Nitride-based semiconductor element and its manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051205