JP2002041319A

JP2002041319A - 電源異常検出回路及びインサーキット・エミュレータ

Info

Publication number: JP2002041319A
Application number: JP2000224439A
Authority: JP
Inventors: Susumu Hosaka; 進保坂
Original assignee: Renesas Micro Systems Co Ltd
Current assignee: Renesas Micro Systems Co Ltd
Priority date: 2000-07-25
Filing date: 2000-07-25
Publication date: 2002-02-08

Abstract

(57)【要約】【課題】無調整で電源電圧の絶対レベルに依存せずに電
源電圧の異常を検出することができる電源異常検出回路
及びその電源異常検出回路を備えたインサーキット・エ
ミュレータを提供すること。【解決手段】クランプ手段１と、比較電圧生成手段２
と、比較器３とを備え、比較電圧生成手段２は、電源異
常検出の対象となる電源電圧信号３１の電圧を保持し、
保持電圧を分圧した比較電圧信号３２を出力し、クラン
プ手段１は、比較電圧信号３２を一定のクランプ電圧３
４にクランプし、比較器３は、電源電圧信号３１と比較
電圧信号３２とを電圧比較し、前記比較結果を電源異常
信号３３として出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源異常検出回路
及びインサーキット・エミュレータに関し、特に低電源
電圧であるとき有効な電源異常検出回路及びインサーキ
ット・エミュレータに関する。

【０００２】

【従来の技術】従来、開発支援対象外部装置（以下ター
ゲットと記す）のユーザ回路及びプログラムのデバッグ
を行うためのインサーキット・エミュレータの標準的構
成例として、図９に示す特許第２７１６２７４号公報に
開示されたインサーキット・エミュレータが知られてい
る。

【０００３】図９に示す従来例のインサーキット・エミ
ュレータは、電源異常検出回路１０１と、初期化回路１
０２と、制御部１０３と、エミュレータＣＰＵ１０４
と、信号制御回路１０５と、電源端子１５１と、初期化
端子１５２と、信号群端子１５３とを備えている。

【０００４】電源端子１５１と、初期化端子１５２と、
信号群端子１５３とは接続器に収容され、接続器により
ターゲットのユーザ回路に搭載されたＣＰＵと差し替え
られ、ユーザ回路に接続される。

【０００５】信号群端子１５３から入力される信号群
は、信号制御回路１０５を介してエミュレータＣＰＵ１
０４において対応する信号群に接続され、制御部１０３
は、制御信号群２０５と実行中断状態信号２０６とを信
号制御回路１０５に送出し、プログラムの実行中断及び
実行再開の制御作用を含む制御機能を有している。

【０００６】電源端子１５１からは電源電圧信号２０１
が電源異常検出回路１０１に入力され、電源電圧信号２
０１に異常が生じた場合には、電源異常検出回路１０１
より電源異常信号２０３が出力され、制御部１０３と初
期化回路１０２とに入力される。

【０００７】また、初期化回路１０２においては、接続
器の初期化端子１５２から入力される初期化信号２０２
と、制御部１０３から送られてくる内部初期化信号２０
４と、電源異常検出回路１０１から送られてくる電源異
常信号２０３の入力に対応して、その何れかの初期化信
号が要求状態になると、ＣＰＵ初期化信号２０７が出力
されてエミュレータＣＰＵ１０４に送出される。

【０００８】なお、プログラムの実行中断中に、接続器
からの初期化信号２０２が、不用意に入力されるような
事態においては、制御部１０３より出力される実行中断
状態信号２０６を介して、ＣＰＵ初期化信号２０７がエ
ミュレータＣＰＵ１０４に送出されないように制御され
る。

【０００９】また、プログラムの実行中断中に、電源端
子１５１から入力される電源電圧信号２０１として電源
異常を示す信号が供給された場合には、制御部１０３よ
り実行中断状態信号２０６が入力されている限り、ＣＰ
Ｕ初期化信号２０７がエミュレータＣＰＵ１０４に送出
されるように制御される。

【００１０】上述の構成により、プログラムの実行中に
おいては、電源異常が発生しても、ターゲットにおける
ユーザ回路の電源が遮断した状態と同じ状態であるもの
と考えられ、ユーザ回路の電源を再投入することによ
り、ターゲットから初期化端子１５２を介して入力され
る初期化信号２０２により、エミュレータＣＰＵ１０４
が再起動され、また、プログラムの実行中断中において
は、電源電圧信号２０１によりターゲットのユーザ回路
の電源が異常状態であると予想される場合には、エミュ
レータＣＰＵ１０４が強制的に初期化され、再起動さ
れ、エミュレータＣＰＵ１０４の暴走が防止されるよう
になっている。

【００１１】以上のように、電源異常検出回路１０１
は、インサーキット・エミュレータ及びユーザ回路の誤
動作を防ぐため、ユーザ回路の電源電圧がエミュレータ
ＣＰＵ１０４の最低動作電源電圧未満となった状態を異
常として検出し初期化を促すために備えられ、従来の電
源異常検出回路の標準的構成例は、図１０に示すよう
に、インサーキット・エミュレータの電源電圧ＩＣＥＶ
を抵抗１０６と抵抗１０７とにより分圧してエミュレー
タＣＰＵ１０４の最低動作電源電圧と等しい基準電圧２
０８を生成し、比較器１０８により電源電圧信号２０１
と基準電圧２０８とを比較し電源異常信号２０３を出力
するようになっている。

【００１２】

【発明が解決しようとする課題】ところで、図１１は、
エミュレーションシステムの要部構成図であるが、本来
インサーキット・エミュレータは、ターゲット１０９の
ユーザ回路１１１〜１１ｎ（以下ｎは自然数とする）が
接続されない状態であっても単独動作できるように、電
源電圧ＩＣＥＶは、ユーザ回路電源１１０の電源電圧Ｕ
ＳＲＶとは独立しているので、ユーザ回路１１１〜１１
ｎが接続された状態において、電源電圧ＩＣＥＶは印加
されているが、ユーザ回路電源１１０は遮断されている
状態が起こり得る。このとき、ユーザ回路１１１〜１１
ｎのそれぞれの入力部には静電気破壊（以下ＥＳＤと記
す）保護ダイオード１２１〜１２ｎ及び１３１〜１３ｎ
が設けられているので、インサーキット・エミュレータ
の信号制御回路１０５内の電源電圧ＩＣＥＶにより駆動
される出力ポート１４１〜１４ｎから論理Ｈレベルの出
力電流が、信号群端子１５３及びＥＳＤ保護ダイオード
１２１〜１２ｎを経由してユーザ回路１１１〜１１ｎに
回り込み、電源電圧ＵＳＲＶを上昇させてしまう現象が
発生する。

【００１３】しかし、従来、ユーザ回路電源１１０の電
源電圧ＵＳＲＶが５Ｖ程度であれば問題にはならなかっ
たが、近年、動作クロックの高速化やバッテリー駆動に
対応するため、電源電圧ＵＳＲＶが５Ｖから１．８Ｖま
で低下してきたことにより、回り込み電流による電源電
圧ＵＳＲＶの上昇分が電源電圧ＵＳＲＶに対して大きな
割合となり、特に、論理Ｈレベルの出力ポート数が多い
場合に顕著となり、図１２に示すように、電源電圧ＵＳ
ＲＶが１．８Ｖであって、エミュレータＣＰＵ１０４の
最低動作電源電圧が１Ｖであるとき、時間ｔ０において
異常により電源電圧ＵＳＲＶが０Ｖまで下がる途中、時
間ｔ１において電源電圧ＵＳＲＶが回り込み電流により
上昇してしまうため、電源異常検出回路１０１におい
て、電源電圧信号２０１は基準電圧２０８より高いレベ
ルに留まり、したがって電源異常信号２０３が出力され
なくなってしまう。

【００１４】電源異常信号２０３が出力されるようにす
るには、図１３に示す従来例の他の電源異常検出回路１
０１ａのように、可変抵抗１６１により基準電圧２０８
を調整することで可能ではあるが、エミュレーションに
おいてターゲット１０９に合せて電源電圧ＵＳＲＶの設
定を変更するたびに、最終調整をユーザが行わなければ
ならないという問題がある。

【００１５】本発明は、かかる問題点に鑑みてなされた
ものであって、無調整で電源電圧の絶対レベルに依存せ
ずに電源電圧の異常を検出することができる電源異常検
出回路及びその電源異常検出回路を備えたインサーキッ
ト・エミュレータを提供することにある。

【００１６】

【課題を解決するための手段】本発明の電源異常検出回
路は、電源異常検出の対象となる電源電圧信号の電圧を
保持し、前記保持電圧を分圧した比較電圧信号を出力す
る比較電圧生成手段と、前記電源電圧信号と前記比較電
圧信号とを電圧比較し、前記比較結果を電源異常信号と
して出力する比較器とを備えることを特徴とする。

【００１７】また、前記比較電圧生成手段において、前
記電源電圧信号によりコンデンサが充電されて前記保持
が行われることを特徴とする。

【００１８】また、前記コンデンサが整流手段を介して
充電されることを特徴とする。

【００１９】また、前記コンデンサが抵抗を介して充電
されることを特徴とする。

【００２０】また、本発明のインサーキット・エミュレ
ータは、開発支援対象外部装置のユーザ回路に搭載され
たＣＰＵと差し替えて前記ＣＰＵの疑似的実行を行うエ
ミュレータＣＰＵと、前記エミュレータＣＰＵのプログ
ラムの実行中断及び実行再開の制御を行う制御部と、前
記ユーザ回路の電源電圧信号の異常を検出し電源異常信
号を出力する電源異常検出回路と、前記電源異常信号を
受け前記エミュレータＣＰＵの初期化を行う初期化回路
とを備えるインサーキット・エミュレータであって、前
記電源異常検出回路は、前記電源電圧信号の電圧を保持
し、前記保持電圧を分圧した比較電圧信号を出力する比
較電圧生成手段と、前記電源電圧信号と前記比較電圧信
号とを電圧比較し、前記比較結果を前記電源異常信号と
して出力する比較器とを備えることを特徴とする。

【００２１】また、前記一定電圧は、前記エミュレータ
ＣＰＵの最低動作電源電圧以上に設定されることを特徴
とする。

【００２２】

【発明の実施の形態】次に、本発明の実施の形態の電源
異常検出回路の構成を図面を参照して説明する。図１
は、本発明の第１の実施の形態の電源異常検出回路の構
成図である。図１に示すように、本発明の第１の実施の
形態の電源異常検出回路は、クランプ手段１と、比較電
圧生成手段２と、比較器３とを備えている。

【００２３】比較電圧生成手段２は、電源異常検出の対
象となる電源電圧信号３１の電圧を保持し、保持電圧を
分圧した比較電圧信号３２を出力する。

【００２４】クランプ手段１は、比較電圧信号３２を一
定のクランプ電圧３４にクランプする。

【００２５】比較器３は、電源電圧信号３１と比較電圧
信号３２とを電圧比較し、前記比較結果を電源異常信号
３３として出力する。即ち、電源電圧信号３１の電圧が
比較電圧信号３２の電圧未満になると電源異常信号３３
は有効状態を示すハイレベルとなり、また、電源電圧信
号３１の電圧が比較電圧信号３２の電圧以上になると電
源異常信号３３は無効状態を示すローレベルとなる。

【００２６】図２は、クランプ手段１の具体的な構成図
である。クランプ手段１は、抵抗１１と、抵抗１２と、
ダイオード１３とから構成され、電源電圧ＩＣＥＶが抵
抗１１と抵抗１２とにより分圧され、分圧電圧が整流手
段である順方向のダイオード１３（順方向電圧降下Ｖ
ｆ）を介してクランプ電圧３４として出力される。そし
て、電源電圧ＩＣＥＶは正電圧であるので、クランプ手
段１の出力は、最低電圧であるクランプ電圧３４に制限
される。

【００２７】また、クランプ手段１は、図３に示すクラ
ンプ手段１ａのように、図２におけるダイオード１３
を、ベース端子が抵抗１１と抵抗１２とによる分圧点に
接続され、コレクタ端子が電源電圧ＩＣＥＶに接続さ
れ、エミッタ端子からクランプ電圧３４が出力されるエ
ミッタフォロワとしてのトランジスタ１４に変更しても
よく、低出力インピーダンス化によりクランプ駆動能力
を増大させることができる。

【００２８】図４は、比較電圧生成手段２の具体的な構
成図である。比較電圧生成手段２は、整流手段であるダ
イオード２１と、電圧保持手段であるコンデンサ２２
と、分圧手段である抵抗２３と、抵抗２４とにより構成
され、電源電圧信号３１がダイオード２１のアノード端
子に入力され、ダイオード２１のカソード端子はコンデ
ンサ２２の一端及び抵抗２３の一端に接続され、コンデ
ンサ２２の他端は電源電圧ＩＣＥＶ及び電源電圧信号３
１の基準電位としての０Ｖラインに接続され、抵抗２３
の他端は抵抗２４の一端に接続され、抵抗２４の他端は
０Ｖラインに接続されている。

【００２９】そして、電源電圧信号３１は正電圧である
ので、電源電圧信号３１により順方向のダイオード２１
（順方向電圧降下Ｖｆ）を介してコンデンサ２２が充電
され、コンデンサ２２の端子間電圧が抵抗２３と抵抗２
４とにより分圧され比較電圧信号３２として出力され
る。

【００３０】また、電源電圧信号３１の電圧が変動し低
下するとダイオード２１は逆バイアス状態となり、比較
電圧信号３２の電圧は、コンデンサ２２の容量値と、抵
抗２３及び抵抗２４の直列抵抗値との積である時定数に
基づき放電され、低下して行く。

【００３１】また上記の構成において、例えば電源電圧
信号３１が１．８Ｖ系電源電圧信号であるとき、クラン
プ電圧３４は、電源電圧信号３１とは独立した電源電圧
ＩＣＥＶ（例えば１．８Ｖ）から生成され、抵抗１１及
び抵抗１２の分圧比により、電源電圧信号３１の正常電
圧（１．８Ｖ）より低い任意の電圧（例えば１Ｖ）に設
定され、比較電圧信号３２の電圧は、抵抗２３及び抵抗
２４の分圧比により、電源電圧信号３１の正常電圧
（１．８Ｖ）より低く、クランプ電圧３４（１Ｖ）より
高い任意の電圧（例えば１．５Ｖ）となるように設定さ
れる。

【００３２】次に動作を説明する。図５は、本発明の第
１の実施の形態の電源異常検出回路の電源遮断時の動作
説明図である。横軸は時間（ｔ）、縦軸は電圧（Ｖ）で
ある。

【００３３】先ず、電源異常が発生する時間ｔ０以前に
おいては、電源異常検出の対象となる電源電圧信号３１
の電圧は正常状態であるため、安定したレベル（１．８
Ｖ）であり、したがって比較電圧信号３２も安定したレ
ベル（１．５Ｖ）となっている。また、クランプ電圧３
４は常時１Ｖ一定である。

【００３４】このとき、電源電圧信号３１の電圧＞比較
電圧信号３２の電圧＞クランプ電圧３４の状態であるか
ら、電源異常信号３３は無効状態（ローレベル）となっ
ている。

【００３５】次に、時間ｔ０において電源異常即ち電源
遮断が発生すると、電源電圧信号３１は直ちに０Ｖに向
けて低下し始めるが、時間ｔ０以前の電源電圧信号３１
の電圧はコンデンサ２２により保持されており、その時
定数が十分大きいため、比較電圧信号３２の電圧低下の
速度は電源電圧信号３１と比べて極めて遅い。

【００３６】したがって、時間ｔ１において電源電圧信
号３１の電圧＜比較電圧信号３２の電圧の状態となる
と、電源異常信号３３が有効状態（ハイレベル）に転
じ、時間ｔ２において電源異常信号３３が確定する。

【００３７】次に、時間ｔ３において電源電圧信号３１
は０Ｖに達し、時間ｔ４において比較電圧信号３２の電
圧＝クランプ電圧３４（１Ｖ）の状態となり、クランプ
状態が保持される。

【００３８】クランプ電圧３４は、電源電圧信号３１と
は独立した電源電圧ＩＣＥＶから生成されているため、
電源電圧信号３１と比較電圧信号３２とが０Ｖ付近で接
近することによる比較器３の誤動作が防止される。

【００３９】次に、電源が再投入されたときの動作につ
いて説明する。図６は、本発明の第１の実施の形態の電
源異常検出回路の電源再投入時の動作説明図である。横
軸は時間（ｔ）、縦軸は電圧（Ｖ）である。

【００４０】先ず、図５における時間ｔ４の後、時間ｔ
５において電源が再投入されると、電源電圧信号３１は
直ちに１．８Ｖに向けて上昇し始めるが、時間ｔ６にお
いて電源電圧信号３１の電圧＝クランプ電圧３４（１
Ｖ）の状態となり電源異常信号３３が無効状態（ローレ
ベル）に転じ、時間ｔ７において電源異常信号３３が確
定する。

【００４１】次に、時間ｔ８において電源電圧信号３１
は１．８Ｖに達し、時間ｔ６から遅れて比較電圧信号３
２の電圧が上昇を始め、時間ｔ９において比較電圧信号
３２の電圧は１．５Ｖに達し、電源投入直後において
も、電源電圧信号３１と比較電圧信号３２とが接近する
ことによる比較器３の誤動作は発生しない。

【００４２】上述の説明においては、電源電圧信号３１
を１．８Ｖ系としたが、３．３Ｖ系、又は５Ｖ系であっ
ても全く同様である。

【００４３】以上説明したように、電源異常を比較電圧
生成手段２の放電時定数に基づく一定時間（例えば１ｍ
ｓｅｃ．）における電源電圧信号３１の電圧変化量（例
えば１．８Ｖ−１．５Ｖ＝０．３Ｖ）として検出するこ
とにより、無調整で電源電圧の絶対レベルに依存せずに
電源電圧の異常を検出することができるという効果が得
られる。

【００４４】さらに、電源電圧の絶対レベルに依存しな
いことにより、比較電圧生成手段２の放電時定数に基づ
く一定時間を超える緩やかな電源電圧変動に対しても自
動追従し、電源電圧の異常を常に検出することができる
という効果が得られる。

【００４５】次に、図７は、本発明の第２の実施の形態
の電源異常検出回路における比較電圧生成手段２ａの構
成図である。本発明の第２の実施の形態の電源異常検出
回路は、クランプ手段１と、比較電圧生成手段２ａと、
比較器３とを備え、即ち、図１に示す本発明の第１の実
施の形態の電源異常検出回路における図４に示す比較電
圧生成手段２を比較電圧生成手段２ａに変更した構成で
あり、他部分については同じであるので、その詳細説明
を省略する。

【００４６】比較電圧生成手段２ａは、電圧保持手段で
あるコンデンサ２２と、コンデンサ２２と共に積分回路
部を形成する抵抗２５と、逆流防止ダイオード２６と、
分圧手段である抵抗２３と、抵抗２４とにより構成さ
れ、電源電圧信号３１が抵抗２５の一端に入力され、抵
抗２５の他端はコンデンサ２２の一端及びダイオード２
６のアノード端子に接続され、ダイオード２６のカソー
ド端子は抵抗２３の一端に接続され、コンデンサ２２の
他端は電源電圧ＩＣＥＶ及び電源電圧信号３１の基準電
位としての０Ｖラインに接続され、抵抗２３の他端は抵
抗２４の一端に接続され、抵抗２４の他端は０Ｖライン
に接続されている。

【００４７】そして、電源電圧信号３１により抵抗２５
を介してコンデンサ２２が充電され、コンデンサ２２の
端子間電圧がダイオード２６（順方向電圧降下Ｖｆ）を
介して、抵抗２３と抵抗２４とにより分圧され比較電圧
信号３２として出力される。

【００４８】ダイオード２６は、電源電圧信号３１の電
圧が低下したときに、クランプ電圧３４が電源電圧信号
３１側に逆流しないように設けられているが、抵抗２３
と抵抗２４との分圧出力端に設けても差し支えない。

【００４９】本構成により、電源電圧信号３１の電圧変
動に対するコンデンサ２２の充電時定数と放電時定数が
同じになるので、電源電圧信号３１の電圧変動が大きい
場合であっても、電源異常検出回路として安定動作でき
るという効果が得られる。

【００５０】また、抵抗２５とコンデンサ２２とは、ロ
ーパスフィルタでもあるので、特に電源電圧信号３１に
重畳された高周波ノイズ成分が多い場合であっても安定
動作できるという効果が得られる。

【００５１】次に、図８は、本発明の第３の実施の形態
のインサーキット・エミュレータの構成図である。本発
明の第３の実施の形態のインサーキット・エミュレータ
は、電源異常検出回路４と、初期化回路１０２と、制御
部１０３と、エミュレータＣＰＵ１０４と、信号制御回
路１０５と、電源端子１５１と、初期化端子１５２と、
信号群端子１５３とを備えている。

【００５２】エミュレータＣＰＵ１０４は、ターゲット
のユーザ回路に搭載されたＣＰＵと差し替えてユーザ回
路に搭載されたＣＰＵの疑似的実行を行い、制御部１０
３は、エミュレータＣＰＵ１０４のプログラムの実行中
断及び実行再開の制御を行い、電源異常検出回路４は、
ユーザ回路の電源電圧信号３１の異常を検出し電源異常
信号３３を出力し、初期化回路１０２は、電源異常信号
３３を受けエミュレータＣＰＵ１０４の初期化を行う。

【００５３】電源異常検出回路４は、本発明の第１の実
施の形態の電源異常検出回路が適用される。

【００５４】即ち、本発明の第３の実施の形態のインサ
ーキット・エミュレータは、図９に示す従来例のインサ
ーキット・エミュレータにおける電源異常検出回路１０
１を電源異常検出回路４に変更した構成であり、図８に
おける電源電圧信号３１が図９における電源電圧信号２
０１に相当し、図８における電源異常信号３３が図９に
おける電源異常信号２０３に相当する。他部分について
は同じであるので、同一部分には同一符号を付し、その
詳細説明を省略する。

【００５５】電源異常検出回路４は、ユーザ回路電源１
１０の電源電圧ＵＳＲＶの絶対レベルに依存せずに電源
電圧ＵＳＲＶの異常を検出し、電源異常信号３３が有効
状態となると、エミュレータＣＰＵ１０４は初期化され
る。

【００５６】そして、信号制御回路１０５に含まれる全
ての出力ポート１４１〜１４ｎはハイインピーダンス状
態となるので、ユーザ回路１１１〜１１ｎへの回り込み
電流も消滅し、電源電圧ＵＳＲＶは０Ｖに収束する。

【００５７】本構成により、エミュレーションにおいて
ターゲット１０９に合せて電源電圧ＵＳＲＶの設定を変
更するたびに最終調整をユーザが行う必要がなく、無調
整で電源電圧ＵＳＲＶの異常検出を行うことができると
いう効果が得られる。

【００５８】また、本発明のインサーキット・エミュレ
ータがターゲット１０９のユーザ回路１１１〜１１ｎに
接続された状態において、電源電圧ＵＳＲＶが例えば
１．８Ｖのように低い場合であっても、ユーザ回路電源
１１０が遮断されたときに発生する回り込み電流に起因
する電源電圧ＵＳＲＶの上昇に影響されずに、電源電圧
ＵＳＲＶの異常検出を行うことができるという効果が得
られる。

【００５９】また、クランプ手段１のクランプ電圧３４
をエミュレータＣＰＵ１０４の最低動作電源電圧以上に
設定しておくことにより、少なくとも電源電圧信号３１
が最低動作電源電圧未満であるとき必ず電源異常信号３
３が有効状態となるので、エミュレータＣＰＵ１０４の
暴走を確実に防止することができる効果が得られる。

【００６０】

【発明の効果】以上説明したように、本発明の電源異常
検出回路による第１の効果は、無調整で電源電圧の絶対
レベルに依存せずに電源電圧の異常を検出することがで
きることであり、第２の効果は、比較電圧生成手段の放
電時定数に基づく一定時間を超える緩やかな電源電圧変
動に対しても自動追従し、電源電圧の異常を常に検出す
ることができることであり、第３の効果は、電源電圧変
動が大きい場合であっても、安定動作できることであ
り、第４の効果は、電源電圧に重畳された高周波ノイズ
成分が多い場合であっても安定動作できることである。
さらに、本発明のインサーキット・エミュレータによる
第１の効果は、ユーザ回路の電源電圧の設定を変更する
たびに最終調整をユーザが行う必要がなく、無調整でユ
ーザ回路の電源電圧の異常検出を行うことができること
であり、第２の効果は、ユーザ回路の電源電圧が低い場
合であっても回り込み電流に起因するユーザ回路の電源
電圧の上昇に影響されずに、ユーザ回路の電源電圧の異
常検出を行うことができることであり、第３の効果は、
エミュレータＣＰＵの暴走を確実に防止することができ
ることである。

【００６１】

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の電源異常検出回路
の構成図である。

【図２】本発明の第１の実施の形態の電源異常検出回路
におけるクランプ手段の構成図である。

【図３】本発明の第１の実施の形態の電源異常検出回路
におけるクランプ手段の他の構成図である。

【図４】本発明の第１の実施の形態の電源異常検出回路
における比較電圧生成手段の構成図である。

【図５】本発明の第１の実施の形態の電源異常検出回路
の電源遮断時の動作説明図である。

【図６】本発明の第１の実施の形態の電源異常検出回路
の電源再投入時の動作説明図である。

【図７】本発明の第２の実施の形態の電源異常検出回路
における比較電圧生成手段の構成図である。

【図８】本発明の第３の実施の形態のインサーキット・
エミュレータの構成図である。

【図９】従来例のインサーキット・エミュレータの構成
図である。

【図１０】従来例の電源異常検出回路の構成図である。

【図１１】従来例のインサーキット・エミュレータとタ
ーゲットとを含むエミュレーションシステムの要部構成
図である。

【図１２】従来例の電源異常検出回路の動作説明図であ
る。

【図１３】従来例の電源異常検出回路の他の構成図であ
る。

【符号の説明】

１、１ａクランプ手段２、２ａ比較電圧生成手段３比較器４電源異常検出回路１１、１２抵抗１３ダイオード１４トランジスタ２１ダイオード２２コンデンサ２３、２４、２５抵抗２６ダイオード１０１、１０１ａ電源異常検出回路１０２初期化回路１０３制御部１０４エミュレータＣＰＵ１０５信号制御回路１０６、１０７抵抗１０８比較器１０９ターゲット１１０ユーザ回路電源１１１〜１１ｎユーザ回路１２１〜１２ｎ、１３１〜１３ｎＥＳＤ保護ダイオ
ード１４１〜１４ｎ出力ポート１５１電源端子１５２初期化端子１５３信号群端子１６１可変抵抗

Claims

【特許請求の範囲】

【請求項１】電源異常検出の対象となる電源電圧信号
の電圧を保持し、前記保持電圧を分圧した比較電圧信号
を出力する比較電圧生成手段と、前記電源電圧信号と前
記比較電圧信号とを電圧比較し、前記比較結果を電源異
常信号として出力する比較器とを備えることを特徴とす
る電源異常検出回路。
【請求項２】前記比較電圧生成手段において、前記電
源電圧信号によりコンデンサが充電されて前記保持が行
われることを特徴とする請求項１記載の電源異常検出回
路。
【請求項３】前記コンデンサが整流手段を介して充電
されることを特徴とする請求項２記載の電源異常検出回
路。
【請求項４】前記コンデンサが抵抗を介して充電され
ることを特徴とする請求項２記載の電源異常検出回路。
【請求項５】開発支援対象外部装置のユーザ回路に搭
載されたＣＰＵと差し替えて前記ＣＰＵの疑似的実行を
行うエミュレータＣＰＵと、前記エミュレータＣＰＵの
プログラムの実行中断及び実行再開の制御を行う制御部
と、前記ユーザ回路の電源電圧信号の異常を検出し電源
異常信号を出力する電源異常検出回路と、前記電源異常
信号を受け前記エミュレータＣＰＵの初期化を行う初期
化回路とを備えるインサーキット・エミュレータであっ
て、前記電源異常検出回路は、前記電源電圧信号の電圧
を保持し、前記保持電圧を分圧した比較電圧信号を出力
する比較電圧生成手段と、前記電源電圧信号と前記比較
電圧信号とを電圧比較し、前記比較結果を前記電源異常
信号として出力する比較器とを備えることを特徴とする
インサーキット・エミュレータ。
【請求項６】前記一定電圧は、前記エミュレータＣＰ
Ｕの最低動作電源電圧以上に設定されることを特徴とす
る請求項５記載のインサーキット・エミュレータ。