JP2002033310A - Plasma treatment equipment - Google Patents

Plasma treatment equipment

Info

Publication number
JP2002033310A
JP2002033310A JP2000217157A JP2000217157A JP2002033310A JP 2002033310 A JP2002033310 A JP 2002033310A JP 2000217157 A JP2000217157 A JP 2000217157A JP 2000217157 A JP2000217157 A JP 2000217157A JP 2002033310 A JP2002033310 A JP 2002033310A
Authority
JP
Japan
Prior art keywords
plasma
harmonic
charging damage
electrode
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000217157A
Other languages
Japanese (ja)
Other versions
JP3976480B2 (en
Inventor
Hisateru Yasui
尚輝 安井
Masahiro Kadoya
誠浩 角屋
Seiichi Watanabe
成一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000217157A priority Critical patent/JP3976480B2/en
Publication of JP2002033310A publication Critical patent/JP2002033310A/en
Application granted granted Critical
Publication of JP3976480B2 publication Critical patent/JP3976480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a plasma treatment equipment, by which the yield of a semiconductor device is enhanced and surface treatment, having high accuracy, is enabled by rapidly detecting the generation of charging damage. SOLUTION: In the plasma treatment equipment, composed of a plasma- generating means for generating plasma in a treatment chamber, the treatment chamber, to which an evacuation device is connected and the inside of which can be decompressed, a gas feeder into the treatment chamber, a substrate electrode on which a material to be treated is placed, and a high-frequency power supply connected to the substrate electrode, the plasma treatment equipment is constituted, so as to have a function of detecting higher harmonics from a quinary harmonic to an octenary harmonic of an electrode current. When the higher harmonic components from the quinary harmonic to the octenary harmonic of the electrode current reach a preset value or larger, an etching treatment having high accuracy in low damage is enabled, and the effect where the yield of the semiconductor device can be improved is displayed, because the generation of charging damage can be prevented by controlling the equipment, to stop the working of the equipment.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプラズマ処理装置に
係り、特に半導体素子基板等の試料をプラズマによりエ
ッチング処理を施すのに好適なプラズマ処理装置に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing apparatus, and more particularly to a plasma processing apparatus suitable for etching a sample such as a semiconductor element substrate by plasma.

【0002】[0002]

【従来の技術】従来のプラズマ処理装置は、例えば「半
導体プロセスにおけるチャージングダメージ」中村守孝
編、リアライズ社1996に記載のように、プラズマ中
の不均一等の影響により、被処理材に電位分布が形成さ
れ、ゲート酸化膜の耐電圧を劣化させるチャージングダ
メージが発生する場合があった。チャージングダメージ
は通常TEGウェハにより評価するが、TEGウェハの
解析はリアルタイムで行うことはできず、被処理材をプ
ラズマ処理する際にチャージングダメージの発生をリア
ルタイムで検知する手段が無いという問題があった。
2. Description of the Related Art As described in, for example, "Charging Damage in Semiconductor Process" edited by Moritaka Nakamura and Realize Inc., 1996, a conventional plasma processing apparatus has a potential distribution on a material to be processed due to unevenness in plasma. Is formed, and charging damage that deteriorates the withstand voltage of the gate oxide film may occur. Charging damage is usually evaluated using a TEG wafer, but TEG wafer analysis cannot be performed in real time, and there is no means to detect the occurrence of charging damage in real time when performing plasma processing on a workpiece. there were.

【0003】[0003]

【発明が解決しようとする課題】半導体集積回路の集積
度が高まるにつれ、例えば半導体素子の代表的な一例で
あるMOS(Metal Oxide Semiconductor)トランジス
タのゲート酸化膜が薄膜化し、チャージングダメージに
よりゲート酸化膜が絶縁破壊する問題が深刻になりつつ
ある。本発明の目的は、チャージングダメージの発生を
迅速に検知することにより、半導体デバイスの歩留まり
を高め、高精度な表面処理が可能なプラズマ処理装置を
提供することにある。
As the degree of integration of a semiconductor integrated circuit increases, for example, the gate oxide film of a MOS (Metal Oxide Semiconductor) transistor, which is a typical example of a semiconductor device, becomes thinner, and the gate oxide film becomes damaged due to charging damage. The problem of dielectric breakdown of the film is becoming more serious. An object of the present invention is to provide a plasma processing apparatus capable of increasing the yield of semiconductor devices and rapidly performing surface treatment by quickly detecting occurrence of charging damage.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するため
に、ウェハ載置用電極に流れる電流の5次から8次の高
調波を検出するようにしたものである。電極電流の5次
から8次の高調波成分が、大きいほどチャージングダメ
ージが発生しやすい。このため電極電流の5次から8次
の高調波成分が、ある設定値以上となった場合、装置の
稼動を停止するよう制御することにより、チャージング
ダメージの発生を未然に防ぎ、半導体デバイスの歩留ま
りを向上させることができる。
In order to achieve the above object, the fifth to eighth harmonics of the current flowing through the wafer mounting electrode are detected. As the fifth to eighth harmonic components of the electrode current are larger, charging damage is more likely to occur. Therefore, when the fifth to eighth harmonic components of the electrode current exceed a certain set value, the operation of the apparatus is controlled to be stopped, thereby preventing the occurrence of charging damage and preventing the semiconductor device from being damaged. The yield can be improved.

【0005】[0005]

【発明の実施の形態】(実施例1)以下、本発明の一実
施例を第1図から第4図により説明する。図1は、本発
明を適用するプラズマ処理装置の一実施例であるエッチ
ング装置の縦断面図である。上部が開放された真空容器
101の上部に処理容器104、誘電体窓102(例え
ば石英製)、上部電極103(例えばSi製)を設置、
密封することにより処理室120を形成する。上部電極
103は、エッチングガスを流すための多孔構造となっ
ており、ガス供給装置107に接続されている。また真
空容器101には真空排気口106を介して真空排気装
置(図示省略)が接続されている。上部電極103上部
には同軸線路111、整合器110a、整合器110
b、フィルター109、113を介して高周波電源10
8(例えば周波数450MHz)、アンテナバイアス電
源112(例えば周波数13.56MHz)が接続され
ている。また、被処理材116を載置可能な基板電極1
15は真空容器101下部に設置され、整合器118を
介して高周波電源117(例えば800kHz)に接続
されている。また、被処理材116を静電的に吸着させ
るために静電チャック電源121が基板電極115に接
続されている。
(Embodiment 1) An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a longitudinal sectional view of an etching apparatus which is an embodiment of a plasma processing apparatus to which the present invention is applied. A processing vessel 104, a dielectric window 102 (for example, made of quartz), and an upper electrode 103 (for example, made of Si) are installed on the upper portion of the vacuum vessel 101 having an open top.
The processing chamber 120 is formed by sealing. The upper electrode 103 has a porous structure for flowing an etching gas, and is connected to a gas supply device 107. Further, a vacuum exhaust device (not shown) is connected to the vacuum vessel 101 via a vacuum exhaust port 106. A coaxial line 111, a matching device 110a, and a matching device 110 are provided above the upper electrode 103.
b, high-frequency power supply 10 through filters 109 and 113
8 (for example, frequency 450 MHz) and an antenna bias power supply 112 (for example, frequency 13.56 MHz). Further, the substrate electrode 1 on which the processing target material 116 can be placed
Reference numeral 15 is installed below the vacuum vessel 101 and connected to a high-frequency power supply 117 (for example, 800 kHz) via a matching unit 118. In addition, an electrostatic chuck power supply 121 is connected to the substrate electrode 115 in order to electrostatically attract the workpiece 116.

【0006】上記のように構成された装置において処理
室120内部を真空排気装置(図示省略)により減圧し
た後、ガス供給装置107によりエッチングガスを処理
室120内に導入し所望の圧力に調整する。高周波電源
108より発振された例えば450MHzの高周波電力
は同軸線路111を伝播し、上部電極103および、誘
電体窓102を介して処理室120内に導入され、磁場
発生用コイル114(例えばソレノイドコイル)により
形成された磁場との相互作用により、処理室120内に
高密度プラズマを生成する。特に電子サイクロトン共鳴
を起こす磁場強度(例えば160G)を処理室内に形成
した場合、効率良く高密度プラズマを生成することがで
きる。また、アンテナバイアス電源112より例えば周
波数13.56MHzの高周波電力が同軸線路111を
介して上部電極103に供給される。
After the inside of the processing chamber 120 is depressurized by a vacuum exhaust device (not shown) in the apparatus configured as described above, an etching gas is introduced into the processing chamber 120 by the gas supply device 107 and adjusted to a desired pressure. . High-frequency power of, for example, 450 MHz oscillated from the high-frequency power supply 108 propagates through the coaxial line 111, is introduced into the processing chamber 120 through the upper electrode 103 and the dielectric window 102, and generates a magnetic field generating coil 114 (for example, a solenoid coil) A high-density plasma is generated in the processing chamber 120 by the interaction with the magnetic field formed by the process. In particular, when a magnetic field intensity (for example, 160 G) that causes electron cycloton resonance is formed in the processing chamber, high-density plasma can be efficiently generated. Further, for example, high-frequency power having a frequency of 13.56 MHz is supplied from the antenna bias power supply 112 to the upper electrode 103 via the coaxial line 111.

【0007】また、基板電極115に載置された被処理
材116は、高周波電源117より高周波電力(例えば
周波数800kHz)が供給され、表面処理(例えばエ
ッチング処理)される。エッチング処理中の基板電極1
15の電流・電圧を検出するため、基板電極115と整
合器118の間に電圧センサ122と電流センサ123
とを接続し、電圧、電流データを電流電圧検出記憶回路
129に入力する。例えば、電流電圧検出回路129は
次のような機能を持つ。電圧センサ122と電流センサ
123により得られたデータは、A/Dコンバータ12
4によりディジタル信号に変換され、該基板電極電圧、
電流波形の1周期以上の時間記憶される。該ディジタル
信号を、平均処理回路125にて平均化し、FFT回路
126、演算回路127によってスペクトル分析、高調
波成分抽出、歪率の算出、Vdc/Vpp比の計算を行
い、該電流・電圧情報を制御回路128に入力すること
で、高周波電源108、アンテナバイアス電源112、
高周波電源117にフィードバック制御することができ
る。高周波電源117の出力変動および生成されるプラ
ズマの変動のため、得られたデータを平均化処理するこ
とにより高精度にフィードバック制御することができ
る。
The workpiece 116 placed on the substrate electrode 115 is supplied with high-frequency power (for example, 800 kHz) from a high-frequency power supply 117 and subjected to surface treatment (for example, etching). Substrate electrode 1 during etching process
15, a voltage sensor 122 and a current sensor 123
And input the voltage and current data to the current / voltage detection storage circuit 129. For example, the current / voltage detection circuit 129 has the following function. The data obtained by the voltage sensor 122 and the current sensor 123
4, the signal is converted into a digital signal.
It is stored for one or more cycles of the current waveform. The digital signal is averaged by the averaging circuit 125, and the FFT circuit 126 and the arithmetic circuit 127 perform spectrum analysis, harmonic component extraction, distortion calculation, and Vdc / Vpp ratio calculation. When input to the control circuit 128, the high frequency power supply 108, the antenna bias power supply 112,
Feedback control can be performed on the high frequency power supply 117. Due to fluctuations in the output of the high-frequency power supply 117 and fluctuations in the generated plasma, feedback control can be performed with high accuracy by averaging the obtained data.

【0008】図2に、上記の電流電圧検出記憶回路を用
いて高周波電源117の1024周期分を平均化して得
られた、電流波形を示す。縦軸が電流値(A)、横軸が
時間(μsec)である。チャージングダメージが発生
しているときの電流波形が図2(1)、チャージングダ
メージが抑制されているときの電流波形が図2(2)で
ある。チャージングダメージが発生している電流波形2
01は正の電流側で歪んでいるのに対して、チャージン
グダメージが抑制されている電流波形202は正弦波的
である。
FIG. 2 shows a current waveform obtained by averaging 1024 cycles of the high-frequency power supply 117 using the above-described current-voltage detection storage circuit. The vertical axis represents the current value (A), and the horizontal axis represents time (μsec). FIG. 2A shows a current waveform when charging damage has occurred, and FIG. 2B shows a current waveform when charging damage has been suppressed. Current waveform 2 with charging damage
01 is distorted on the positive current side, whereas the current waveform 202 in which charging damage is suppressed is sinusoidal.

【0009】図3に、電極電流波形のFFT回路126
の出力であるスペクトル分布を示す。縦軸が電極電流
(任意単位)、横軸が周波数である。チャージングダメ
ージが発生しているときのスペクトル分布が図3
(1)、チャージングダメージが抑制されているときの
スペクトル分布が図3(2)である。チャージングダメ
ージが発生しているスペクトル分布301は、高周波電
源117の高調波成分が観測されているのに対して、チ
ャージングダメージを抑制しているスペクトル分布30
2は高調波成分が観測されない。また、演算回路127
によって算出される歪率は、図3(1)が0.20、図
3(2)は0.057となり、チャージングダメージの
発生の有無によって、明らかに歪率が異なることを発見
した。ここでの歪率は次式で定義される。
FIG. 3 shows an FFT circuit 126 of an electrode current waveform.
2 shows a spectrum distribution which is an output of FIG. The vertical axis is the electrode current (arbitrary unit), and the horizontal axis is the frequency. Fig. 3 shows the spectrum distribution when charging damage has occurred.
FIG. 3B shows the spectrum distribution when charging damage is suppressed. In the spectrum distribution 301 in which the charging damage has occurred, the harmonic component of the high-frequency power supply 117 is observed, whereas the spectrum distribution 30 in which the charging damage is suppressed is observed.
In No. 2, no harmonic component is observed. The arithmetic circuit 127
3 (1) is 0.20, and that of FIG. 3 (2) is 0.057, and it has been found that the distortion is clearly different depending on whether or not charging damage has occurred. The distortion rate here is defined by the following equation.

【数1】 (Equation 1)

【0010】図4にチャージングダメージに関係するゲ
ート酸化膜間電圧と電極電流歪率との関係を示す。縦軸
がゲート酸化膜間電圧、横軸が電極電流歪率であり、電
極電流歪率の増加とともに、ゲート酸化膜間電圧も増加
し、チャージングダメージが発生することができる。つ
まり、電極電流波形の歪率をあらかじめ設定したしきい
値と比較することによりチャージングダメージの発生を
検出することができる。
FIG. 4 shows the relationship between the gate oxide film voltage related to charging damage and the electrode current distortion factor. The vertical axis represents the voltage between gate oxide films, and the horizontal axis represents the electrode current distortion factor. As the electrode current distortion ratio increases, the voltage between gate oxide films also increases, and charging damage can occur. That is, the occurrence of charging damage can be detected by comparing the distortion rate of the electrode current waveform with a preset threshold value.

【0011】本実施例によれば、エッチング中の基板電
極電流波形の歪率を算出し、あらかじめ設定したしきい
値を超えた場合に装置の稼動を停止するよう制御するこ
とによりチャージングダメージの発生を未然に防ぐこと
ができるので、低ダメージで高精度なエッチング処理が
可能であり、半導体デバイスの歩留まりを向上させるこ
とができるという効果がある。
According to the present embodiment, the distortion rate of the substrate electrode current waveform during etching is calculated, and when the threshold value exceeds a preset threshold value, the operation of the apparatus is stopped to control the charging damage. Since the occurrence can be prevented beforehand, low-damage and high-accuracy etching can be performed, and the yield of semiconductor devices can be improved.

【0012】(実施例2)次に本発明の第2の実施例を
図4により説明する。装置の構成は図1と同じである。
図5に、FFT回路126によって得られた、電極電流
の各高調波成分比率を示す。縦軸が電極電流(任意単
位)、横軸が高調波の次数である。チャージングダメー
ジが発生しているときの高調波成分比率を502に、チ
ャージングダメージが抑制されているときの高調波成分
比率を501に示す。チャージングダメージが発生して
いる502は5次から8次の高調波成分が大きく、チャ
ージングダメージが抑制されている501は5次から8
次の高調波成分が小さくなっている。種々のケースにつ
いて調べた結果、5次から8次の高調波成分が、チャー
ジングダメージ発生と最も感度良く相関があることを発
見した。つまり、電極電流波形の5次から8次の高調波
成分を算出し、あらかじめ設定したしきい値によりチャ
ージングダメージの発生を検出することができる。本実
施例によれば、電極電流波形の5次から8次の高調波成
分を算出し、あらかじめ設定したしきい値を超えた場合
に装置の稼動を停止するよう制御することによりダメー
ジの発生を未然に防ぐことができるので、第1の実施例
と同様の作用効果がある。
Embodiment 2 Next, a second embodiment of the present invention will be described with reference to FIG. The configuration of the device is the same as that of FIG.
FIG. 5 shows each harmonic component ratio of the electrode current obtained by the FFT circuit 126. The vertical axis represents the electrode current (arbitrary unit), and the horizontal axis represents the order of the harmonic. The harmonic component ratio when charging damage is occurring is shown at 502, and the harmonic component ratio when charging damage is suppressed is shown at 501. In the case of charging damage 502, the fifth to eighth harmonic components are large, and in the case of suppressing charging damage 501, the fifth to eighth harmonic components are suppressed.
The next higher harmonic component is smaller. As a result of investigating various cases, it has been found that the fifth to eighth harmonic components are most sensitively correlated with the occurrence of charging damage. That is, the fifth to eighth harmonic components of the electrode current waveform are calculated, and the occurrence of charging damage can be detected based on a preset threshold value. According to the present embodiment, the fifth to eighth harmonic components of the electrode current waveform are calculated, and control is performed so that the operation of the device is stopped when the value exceeds a preset threshold value, thereby preventing the occurrence of damage. Since this can be prevented beforehand, the same operation and effect as in the first embodiment can be obtained.

【0013】(実施例3)次に、本発明の第3の実施例
を図6により説明する。装置の構成は図1と同じであ
る。図6にチャージングダメージに関係するゲート酸化
膜間電圧と基板電極電圧のVdc/Vpp比との関係を
示す。Vdcは、基板電極115に印加される直流バイ
アス電圧の平均値であり、Vppは電極に印加される高
周波電圧のピーク・トゥ・ピーク電圧の平均値である。
Vdc/Vpp比は、上記のVdcをVppで除した値
であり、Vdc/Vpp比は演算回路127にて算出す
る。縦軸がゲート酸化膜間電圧、横軸がVdc/Vpp
比であり、Vdc/Vpp比の減少とともに、ゲート酸
化膜間電圧が増加し、チャージングダメージが発生する
ことがわかる。つまり、Vdc/Vpp比をあらかじめ
設定したしきい値と比較することによりチャージングダ
メージの発生を検出することができる。本実施例によれ
ば、エッチング中の基板電極電圧波形のVdc/Vpp
比を算出し、あらかじめ設定したしきい値を超えた場合
に装置の稼動を停止するよう制御することによりチャー
ジングダメージの発生を未然に防ぐことができるので、
第1の実施例と同様の作用効果がある。
(Embodiment 3) Next, a third embodiment of the present invention will be described with reference to FIG. The configuration of the device is the same as that of FIG. FIG. 6 shows the relationship between the gate oxide film voltage related to charging damage and the Vdc / Vpp ratio of the substrate electrode voltage. Vdc is the average value of the DC bias voltage applied to the substrate electrode 115, and Vpp is the average value of the peak-to-peak voltage of the high frequency voltage applied to the electrode.
The Vdc / Vpp ratio is a value obtained by dividing the above Vdc by Vpp, and the Vdc / Vpp ratio is calculated by the arithmetic circuit 127. The vertical axis is the voltage between gate oxide films, and the horizontal axis is Vdc / Vpp.
It can be seen that as the Vdc / Vpp ratio decreases, the voltage between the gate oxide films increases and charging damage occurs. That is, charging damage can be detected by comparing the Vdc / Vpp ratio with a preset threshold value. According to this embodiment, Vdc / Vpp of the substrate electrode voltage waveform during etching is used.
By calculating the ratio and controlling to stop the operation of the device when the ratio exceeds a preset threshold, it is possible to prevent the occurrence of charging damage beforehand,
The same operation and effect as those of the first embodiment are obtained.

【0014】以上、実施例では、あらかじめ設定したし
きい値を超えた場合に装置の稼動を停止するよう制御し
たが、高周波電源108、アンテナバイアス電源11
3、高周波電源118等の出力、あるいは、ガス流量、
ガス圧力にフィードバックし、チャージングダメージの
発生を自動的に抑制し、低ダメージで高精度なエッチン
グ処理が可能になるよう制御してもよい。またエッチン
グ処理中の種々のデータを、基板電圧電流波形の1周期
以上を記憶し、平均化処理を行うことにより、高周波電
源117の出力変動あるいは生成されるプラズマ変動の
影響を抑制できるので、安定かつ高精度のプロセス制御
(APC)を行うことができるという効果がある。
As described above, in the embodiment, the operation of the apparatus is controlled to stop when the threshold value exceeds a preset threshold value.
3, the output of the high-frequency power supply 118 or the like, or the gas flow rate,
Feedback may be provided to the gas pressure to automatically suppress occurrence of charging damage, and control may be performed to enable low-damage and high-accuracy etching. Also, by storing various data during the etching process for at least one cycle of the substrate voltage / current waveform and performing an averaging process, it is possible to suppress the influence of the output fluctuation of the high-frequency power supply 117 or the fluctuation of the generated plasma, thereby achieving a stable In addition, there is an effect that highly accurate process control (APC) can be performed.

【0015】また、以上の実施例は有磁場UHF放電を
利用したドライエッチング装置を例に説明したが、他の
放電(カソード結合型放電、アノード結合型放電、誘導
結合型放電、マグネトロン放電、表面波励起放電、トラ
ンスファー・カップルド放電、マイクロ波放電、UHF
放電、VHF放電、ECR放電、DC放電等)を利用し
たドライエッチング装置においても同様の作用効果があ
る。また上記各実施例では、ドライエッチング装置につ
いて述べたが、その他のプラズマ処理装置、例えばスパ
ッタ装置、プラズマCVD装置、アッシング装置、表面
改質装置についても同様の作用効果がある。
In the above embodiment, the dry etching apparatus using a magnetic UHF discharge has been described as an example. However, other discharges (cathode-coupled discharge, anode-coupled discharge, inductively-coupled discharge, magnetron discharge, Excitation discharge, transfer coupled discharge, microwave discharge, UHF
A dry etching apparatus using discharge, VHF discharge, ECR discharge, DC discharge, etc. has the same effect. In each of the above embodiments, the dry etching apparatus has been described. However, other plasma processing apparatuses, for example, a sputtering apparatus, a plasma CVD apparatus, an ashing apparatus, and a surface reforming apparatus have the same effect.

【0016】[0016]

【発明の効果】本発明によれば、電極電流の5次から8
次の高調波成分がある設定値以上となった場合、装置の
稼動を停止するよう制御することにより、チャージング
ダメージの発生を未然に防ぐことができるので、低ダメ
ージで高精度なエッチング処理が可能であり、半導体デ
バイスの歩留まりを向上させることができるという効果
がある。
According to the present invention, from the fifth order to the eighth order of the electrode current,
When the next harmonic component exceeds a certain set value, the operation of the device is controlled to be stopped so that the occurrence of charging damage can be prevented beforehand. It is possible to improve the yield of semiconductor devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を用いた第1の実施例であるエッチング
装置を示す縦断面図。
FIG. 1 is a longitudinal sectional view showing an etching apparatus according to a first embodiment using the present invention.

【図2】本発明に適用される現象を示す電極電流波形
で、202はチャージングダメージが発生していると
き、201はチャージングダメージが抑制されていると
きの電極電流波形。
FIG. 2 is an electrode current waveform showing a phenomenon applied to the present invention, wherein 202 is an electrode current waveform when charging damage is occurring, and 201 is an electrode current waveform when charging damage is suppressed.

【図3】本発明に適用される現象を示すスペクトル分
布。302はチャージグダメージが発生しているとき、
301はチャージングダメージが抑制されているときの
スペクトル分布。
FIG. 3 is a spectrum distribution showing a phenomenon applied to the present invention. 302 is when charging damage is occurring
Reference numeral 301 denotes a spectrum distribution when charging damage is suppressed.

【図4】電極電流歪率とゲート酸化膜間電圧の相関図。FIG. 4 is a correlation diagram between an electrode current distortion factor and a gate oxide film voltage.

【図5】本発明に適用される現象を示す電極電流の各高
調波成分比率。502はチャージングダメージが発生し
ているとき、501はチャージングダメージが抑制され
ているときの電極電流の各高調波成分比率。
FIG. 5 shows each harmonic component ratio of an electrode current showing a phenomenon applied to the present invention. Reference numeral 502 denotes a ratio of each harmonic component of the electrode current when charging damage is occurring, and 501 denotes a ratio when the charging damage is suppressed.

【図6】Vdc/Vpp比とゲート酸化膜間電圧の相関
図。
FIG. 6 is a correlation diagram of a Vdc / Vpp ratio and a voltage between gate oxide films.

【符号の説明】[Explanation of symbols]

101 真空容器 102 誘電体窓 103 上部電極 104 処理容器 106 真空排気口 107 ガス供給装置 108 高周波電源 109 フィルター 110a、b 整合器 111 同軸線路 112 アンテナバイアス電源 113 フィルター 114 磁場発生用コイル 115 基板電極 116 被処理材 117 高周波電源 118 整合器 120 処理室 121 静電チャック電源 122 電圧センサ 123 電流センサ 124 A/Dコンバータ 125 平均処理回路 126 FFT回路 127 演算処理回路 128 制御回路 129 電流電圧検出記憶回路 Reference Signs List 101 vacuum container 102 dielectric window 103 upper electrode 104 processing container 106 vacuum exhaust port 107 gas supply device 108 high frequency power supply 109 filter 110a, b matching device 111 coaxial line 112 antenna bias power supply 113 filter 114 magnetic field generating coil 115 substrate electrode 116 covered Processing material 117 High-frequency power supply 118 Matching unit 120 Processing chamber 121 Electrostatic chuck power supply 122 Voltage sensor 123 Current sensor 124 A / D converter 125 Average processing circuit 126 FFT circuit 127 Operation processing circuit 128 Control circuit 129 Current / voltage detection storage circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 成一 山口県下松市大字東豊井794番地 株式会 社日立製作所笠戸事業所内 Fターム(参考) 4K057 DA02 DA16 DD03 DD08 DG15 DM04 DM18 DM20 DM28 DN01 DN02 5F004 AA06 BA03 BA04 BA13 BA14 BA20 BB13 BD01 BD04 CA03 CB05 5F045 AA09 BB16 BB20 EH01 EH11 EH12 EH17 GB04  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Seiichi Watanabe 794, Higashi-Toyoi, Katsumatsu-shi, Yamaguchi Pref. AA06 BA03 BA04 BA13 BA14 BA20 BB13 BD01 BD04 CA03 CB05 5F045 AA09 BB16 BB20 EH01 EH11 EH12 EH17 GB04

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 処理室内部にプラズマを発生させるプラ
ズマ発生手段と、真空排気装置が接続され内部を減圧可
能な処理室と、前記処理室内へのガス供給装置と、被処
理材を載置する基板電極と、該基板電極に接続された高
周波電源とから成るプラズマ処理装置において、電極電
流の5次から8次の高調波を検出する機能を有すること
を特徴とするプラズマ処理装置。
1. A plasma generating means for generating plasma in a processing chamber, a processing chamber to which a vacuum exhaust device is connected and the inside of which can be depressurized, a gas supply device into the processing chamber, and a material to be processed are placed. A plasma processing apparatus comprising a substrate electrode and a high-frequency power supply connected to the substrate electrode, the plasma processing apparatus having a function of detecting fifth to eighth harmonics of an electrode current.
【請求項2】 特許請求項1のプラズマ処理装置におい
て、電極電流の5次から8次の高調波のデータをもと
に、装置の稼動状態を制御する機能を有するプラズマ処
理装置。
2. The plasma processing apparatus according to claim 1, further comprising a function of controlling an operation state of the apparatus based on fifth to eighth harmonic data of an electrode current.
【請求項3】 真空排気装置が接続され内部と減圧可能
な処理室と、前記処理室へのガス供給装置と、被処理材
を載置する基板電極と、該基板電極に接続された高周波
電源から成るプラズマ処理装置において、基板電極の電
流波形データあるいは電圧波形データを1周期以上記憶
し、該波形データを積算あるいは平均化処理を行う機能
を有することを特徴とするプラズマ処理装置。
3. A processing chamber to which a vacuum pumping device is connected and which can decompress the inside thereof, a gas supply device to the processing chamber, a substrate electrode on which a material to be processed is placed, and a high-frequency power supply connected to the substrate electrode A plasma processing apparatus comprising: a function of storing current waveform data or voltage waveform data of a substrate electrode for one or more cycles, and performing integration or averaging of the waveform data.
JP2000217157A 2000-07-18 2000-07-18 Plasma processing equipment Expired - Fee Related JP3976480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000217157A JP3976480B2 (en) 2000-07-18 2000-07-18 Plasma processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000217157A JP3976480B2 (en) 2000-07-18 2000-07-18 Plasma processing equipment

Publications (2)

Publication Number Publication Date
JP2002033310A true JP2002033310A (en) 2002-01-31
JP3976480B2 JP3976480B2 (en) 2007-09-19

Family

ID=18712308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000217157A Expired - Fee Related JP3976480B2 (en) 2000-07-18 2000-07-18 Plasma processing equipment

Country Status (1)

Country Link
JP (1) JP3976480B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135305A (en) * 2013-01-08 2014-07-24 Hitachi High-Technologies Corp Plasma processing apparatus
JP2016100680A (en) * 2014-11-19 2016-05-30 ニチコン株式会社 Pulse power supply device
JP2022523653A (en) * 2019-01-22 2022-04-26 アプライド マテリアルズ インコーポレイテッド Feedback loop for controlling pulsed voltage waveform

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135305A (en) * 2013-01-08 2014-07-24 Hitachi High-Technologies Corp Plasma processing apparatus
JP2016100680A (en) * 2014-11-19 2016-05-30 ニチコン株式会社 Pulse power supply device
JP2022523653A (en) * 2019-01-22 2022-04-26 アプライド マテリアルズ インコーポレイテッド Feedback loop for controlling pulsed voltage waveform
JP7451540B2 (en) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド Feedback loop for controlling pulsed voltage waveforms

Also Published As

Publication number Publication date
JP3976480B2 (en) 2007-09-19

Similar Documents

Publication Publication Date Title
US11742181B2 (en) Control method and plasma processing apparatus
US11742182B2 (en) Control method and plasma processing apparatus
JP3689732B2 (en) Monitoring device for plasma processing equipment
JP5514413B2 (en) Plasma etching method
TWI473160B (en) Plasma-enhanced substrate processing method and apparatus
JP5205378B2 (en) Method and system for controlling the uniformity of a ballistic electron beam by RF modulation
JP4922705B2 (en) Plasma processing method and apparatus
JP2004047696A (en) Method and apparatus for plasma doping, and matching circuit
US9653317B2 (en) Plasma processing method and plasma processing apparatus
US8366833B2 (en) Plasma processing apparatus and plasma processing method
JPH11224796A (en) Apparatus and method for plasma treatment
JP2007324154A (en) Plasma treating apparatus
JP2002184766A (en) Apparatus and method for plasma processing
JP5214631B2 (en) Substrate processing method and apparatus using plasma
JP2003243362A (en) Plasma treatment method and apparatus thereof
JP3976480B2 (en) Plasma processing equipment
JP2020061534A (en) Plasma processing method and plasma processing apparatus
JP3687474B2 (en) Plasma processing equipment
JP3599670B2 (en) Plasma processing method and apparatus
JP2004140391A (en) Plasma processing apparatus and method
JP2002222801A (en) Device and method for plasma processing
JP2011061048A (en) Plasma treatment apparatus
WO2023157682A1 (en) Method for determining amount of wear of edge ring, plasma processing device, and substrate processing system
JP2006100630A (en) Apparatus and method of plasma processing
JP4324541B2 (en) Plasma processing equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees