JP2002026193A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method thereforInfo
- Publication number
- JP2002026193A JP2002026193A JP2000207023A JP2000207023A JP2002026193A JP 2002026193 A JP2002026193 A JP 2002026193A JP 2000207023 A JP2000207023 A JP 2000207023A JP 2000207023 A JP2000207023 A JP 2000207023A JP 2002026193 A JP2002026193 A JP 2002026193A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor device
- insulating resin
- back surface
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ink Jet (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特に支持基板を不要にした薄型の半導
体装置とその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a thin semiconductor device which does not require a supporting substrate and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来、電子機器にセットされる半導体装
置は、携帯電話、携帯用のコンピュータ等に採用される
ため、小型化、薄型化、軽量化が求められている。2. Description of the Related Art Conventionally, a semiconductor device set in an electronic device is used for a portable telephone, a portable computer, and the like, so that a reduction in size, thickness, and weight is required.
【0003】例えば、半導体装置として半導体装置を例
にして述べると、一般的な半導体装置として、従来、通
常のトランスファーモールドで封止されたパッケージ型
半導体装置がある。この半導体装置は、図19に示すよ
うにプリント基板PSに実装される。For example, a semiconductor device will be described as an example of a semiconductor device. As a general semiconductor device, there is a conventional package type semiconductor device sealed with a usual transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.
【0004】また、このパッケージ型半導体装置は、半
導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3
の側部から外部接続用のリード端子4が導出されたもの
である。In this package type semiconductor device, the periphery of a semiconductor chip 2 is covered with a resin layer 3,
The lead terminal 4 for external connection is led out from the side part of FIG.
【0005】しかし、このパッケージ型半導体装置1
は、リード端子4が樹脂層3から外に出ており、全体の
サイズが大きく、小型化、薄型化及び軽量化を満足する
ものではなかった。However, this package type semiconductor device 1
The lead terminal 4 was outside the resin layer 3, the overall size was large, and the size, thickness, and weight were not satisfied.
【0006】そのため、各社が競って小型化、薄型化及
び軽量化を実現すべく、色々な構造を開発し、最近では
CSP(チップサイズパッケージ)と呼ばれる、チップ
のサイズと同等のウェハスケールCSP、またはチップ
サイズよりも若干大きいサイズのCSPが開発されてい
る。Therefore, various companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size, Alternatively, a CSP having a size slightly larger than the chip size has been developed.
【0007】図20は、支持基板としてガラスエポキシ
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。FIG. 20 shows a case where a glass epoxy substrate 5 is used as a support substrate, and the CS is slightly larger than the chip size.
It shows P6. Here, the glass epoxy substrate 5
It is assumed that the transistor chip T is mounted on the semiconductor device.
【0008】このガラスエポキシ基板5の表面には、第
1の電極7、第2の電極8及びダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
た、ダイパッド9には前記ベアのトランジスタチップT
が固着され、トランジスタのエミッタ電極と第1の電極
7が金属細線12を介して接続され、トランジスタのベ
ース電極と第2の電極8が金属細線12を介して接続さ
れている。更にトランジスタチップTを覆うようにガラ
スエポキシ基板5に樹脂層13が設けられている。A first electrode 7, a second electrode 8, and a die pad 9 are formed on the surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface.
Are formed. And, through the through hole TH,
The first electrode 7 and the first back electrode 10 are electrically connected, and the second electrode 8 and the second back electrode 11 are electrically connected. The die pad 9 has the bare transistor chip T
Are fixed, the emitter electrode of the transistor is connected to the first electrode 7 via the thin metal wire 12, and the base electrode of the transistor is connected to the second electrode 8 via the thin metal wire 12. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.
【0009】前記CSP6は、ガラスエポキシ基板5を
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できる利点を有する。Although the CSP 6 employs the glass epoxy substrate 5, unlike the wafer scale CSP, the CSP 6 has an advantage that the extending structure from the chip T to the backside electrodes 10 and 11 for external connection is simple and can be manufactured at low cost. Have.
【0010】また前記CSP6は、図19に示すように
プリント基板PSに実装される。プリント基板PSに
は、電気回路を構成する電極、配線が設けられ、前記C
SP6、パッケージ型半導体装置1、チップ抵抗CRま
たはチップコンデンサCC等が電気的に接続されて固着
される。The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wiring constituting an electric circuit.
The SP6, the package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.
【0011】そして、このプリント基板で構成された回
路は、色々なセットの中に取り付けられる。The circuit constituted by the printed circuit board is mounted in various sets.
【0012】次に、このCSPの製造方法を図21及び
図22を参照しながら説明する。尚、図21では、中央
のガラエポ/フレキ基板と題するフロー図を参照する。Next, a method of manufacturing the CSP will be described with reference to FIGS. In FIG. 21, a flowchart entitled “Galaepoe / flexible substrate in the center” is referred to.
【0013】先ず、基材(支持基板)としてガラスエポ
キシ基板5を用意し、この両面に絶縁性接着剤を介して
Cu箔20、21を圧着する(以上、図21A参照)。First, a glass epoxy substrate 5 is prepared as a base material (support substrate), and Cu foils 20 and 21 are press-bonded to both surfaces thereof via an insulating adhesive (see FIG. 21A).
【0014】続いて、第1の電極7,第2の電極8、ダ
イパッド9、第1の裏面電極10及び第2の裏面電極1
1に対応するCu箔20、21に耐エッチング性のレジ
スト22を被覆し、Cu箔20、21をパターニングす
る。尚、パターニングは、表と裏で別々にしても良い
(以上、図21B参照)。Subsequently, the first electrode 7, the second electrode 8, the die pad 9, the first back electrode 10, and the second back electrode 1
The Cu foils 20, 21 corresponding to 1 are coated with an etching-resistant resist 22, and the Cu foils 20, 21 are patterned. The patterning may be performed separately for the front and back sides (see FIG. 21B).
【0015】続いて、ドリルやレーザを利用してスルー
ホールTHのための孔を前記ガラスエポキシ基板に形成
し、この孔にメッキを施し、スルーホールTHを形成す
る。このスルーホールTHにより第1の電極7と第1の
裏面電極10、第2の電極8と第2の裏面電極10が電
気的に接続される(以上、図21C参照)。Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate by using a drill or a laser, and the hole is plated to form the through hole TH. The through-hole TH electrically connects the first electrode 7 to the first back electrode 10, and the second electrode 8 to the second back electrode 10 (see FIG. 21C).
【0016】更に、図面では省略をしたが、ボンデイン
グポストと成る第1の電極7,第2の電極8にNiメッ
キを施すと共に、ダイボンディングポストとなるダイパ
ッド9にAuメッキを施し、トランジスタチップTをダ
イボンディングする。Although not shown in the drawings, the first electrode 7 and the second electrode 8 serving as the bonding posts are plated with Ni, and the die pads 9 serving as the die bonding posts are plated with Au. Is die bonded.
【0017】最後に、トランジスタチップTのエミッタ
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している(以上、図21D参照)。Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode and the second electrode 8 of the transistor chip T are connected via a thin metal wire 12 and covered with a resin layer 13 (see FIG. 1). (See FIG. 21D).
【0018】そして、必要によりダイシングすることで
個々の電気素子として分離している。図21では、ガラ
スエポキシ基板5に、トランジスタチップTが一つしか
設けられていないが、実際は、トランジスタチップTが
マトリックス状に多数個設けられている。そのため、最
後にダイシング装置により個別分離される。Then, dicing is performed as necessary to separate the individual electric elements. In FIG. 21, only one transistor chip T is provided on the glass epoxy substrate 5, but in reality, many transistor chips T are provided in a matrix. Therefore, they are finally separated individually by a dicing device.
【0019】以上の製造方法により、支持基板5を採用
したCSP型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method
The same applies to the case where a flexible sheet is used as the support substrate.
【0020】一方、セラミック基板を採用した製造方法
を図22左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前述した製造方法の樹脂層を被覆するま
では図21の製造方法と同じであるが、セラミック基板
は、非常にもろく、フレキシブルシートやガラスエポキ
シ基板と異なり、直ぐに欠けてしまうため金型を用いた
モールドができない問題がある。そのため、封止樹脂を
ポッティングし、硬化した後、封止樹脂を平らにする研
磨を施し、最後にダイシング装置を使って個別分離して
いる。On the other hand, a manufacturing method using a ceramic substrate is shown in the flow on the left side of FIG. After preparing a ceramic substrate that is a support substrate, a through hole is formed, and then
The front and back electrodes are printed and sintered using conductive paste. After that, until the resin layer of the above-described manufacturing method is covered, the manufacturing method is the same as that of FIG. 21. However, the ceramic substrate is very fragile, and unlike a flexible sheet or a glass epoxy substrate, it is chipped immediately. There is a problem that the mold used cannot be used. For this reason, after sealing resin is potted and cured, it is polished to flatten the sealing resin, and finally separated individually using a dicing device.
【0021】[0021]
【発明が解決しようとする課題】ここで、図20におい
て、トランジスタチップT、接続手段7〜12及び樹脂
層13は、外部との電気的接続、トランジスタの保護を
する上で、必要な構成要素であるが、これだけの構成要
素で小型化、薄型化、軽量化を実現する電気回路素子を
提供するのは難しかった。Here, in FIG. 20, the transistor chip T, the connection means 7 to 12 and the resin layer 13 are components necessary for electrical connection to the outside and protection of the transistor. However, it has been difficult to provide an electric circuit element that can be reduced in size, thickness, and weight with these components.
【0022】また、支持基板となるガラスエポキシ基板
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。Further, the glass epoxy substrate 5 serving as the support substrate is essentially unnecessary as described above. However, in the manufacturing method, the glass epoxy substrate 5 is used as a supporting substrate for bonding the electrodes, and the glass epoxy substrate 5 cannot be eliminated.
【0023】そのため、このガラスエポキシ基板5を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板5が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化を図る上で限界があった。Therefore, the use of the glass epoxy substrate 5 increases the cost, and further, since the glass epoxy substrate 5 is thick, it becomes thick as a circuit element.
There was a limit in reducing the size, thickness, and weight.
【0024】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。Further, in the case of a glass epoxy substrate or a ceramic substrate, a step of forming a through hole for connecting electrodes on both surfaces is indispensable, and there has been a problem that the manufacturing process becomes long.
【0025】[0025]
【課題を解決するための手段】本発明は、上記課題に鑑
みてなされ、第1に、電気的に分離された複数の導電路
と、所望の導電路上に固着された回路素子と、当該回路
素子を被覆し且つ前記導電路を一体に支持する絶縁性樹
脂とを備え、前記導電路の裏面と前記絶縁性樹脂の裏面
とが実質的に平坦化された回路装置を提供することで、
構成要素を最小限にして従来の課題を解決するものであ
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and firstly, a plurality of electrically separated conductive paths, a circuit element fixed on a desired conductive path, and the circuit An insulating resin covering the element and integrally supporting the conductive path, by providing a circuit device in which the back surface of the conductive path and the back surface of the insulating resin are substantially flattened,
An object of the present invention is to solve the conventional problem by minimizing the number of components.
【0026】第2に、分離溝で電気的に分離された複数
の導電路と、所望の導電路上に固着された回路素子と、
当該回路素子を被覆し且つ前記導電路間の前記分離溝に
充填され前記導電路の裏面のみを露出して一体に支持す
る絶縁性樹脂とを備え、前記導電路の裏面と前記絶縁性
樹脂の裏面とが実質的に平坦化された回路装置を提供す
ることで、導電路の裏面が外部との接続に供することが
できスルーホールを不要にでき従来の課題を解決するも
のである。Second, a plurality of conductive paths electrically separated by the separation groove, a circuit element fixed on a desired conductive path,
An insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths and exposes only the back surface of the conductive path to integrally support the back surface of the conductive path and the insulating resin. By providing a circuit device in which the back surface is substantially flattened, the back surface of the conductive path can be used for connection to the outside, and the through hole is not required, thereby solving the conventional problem.
【0027】第3に、導電箔を用意し、少なくとも導電
路と成る領域を除いた前記導電箔に、前記導電箔の厚み
よりも浅い分離溝を形成して導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、前記
回路素子を被覆し、前記分離溝に充填されるように絶縁
性樹脂でモールドする工程と、前記分離溝を設けていな
い厚み部分の前記導電箔を除去して前記導電路の裏面と
前記絶縁性樹脂の裏面とを実質的に平坦化する工程とを
具備する回路装置の製造方法を提供することで、導電路
を形成する導電箔がスタートの材料であり、絶縁性樹脂
がモールドされるまでは導電箔が支持機能を有し、モー
ルド後は絶縁性樹脂が支持機能を有することで支持基板
を不要にでき、従来の課題を解決することができる。Third, a step of preparing a conductive foil and forming a conductive path by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path;
Fixing a circuit element on the desired conductive path, covering the circuit element, and molding with an insulating resin so as to be filled in the separation groove, and forming a part of the thickness where the separation groove is not provided. By providing a method of manufacturing a circuit device comprising a step of removing the conductive foil and substantially flattening the back surface of the conductive path and the back surface of the insulating resin, the conductive foil forming the conductive path is It is a starting material, and the conductive foil has a supporting function until the insulating resin is molded, and after the molding, the insulating resin has a supporting function. be able to.
【0028】第4に、導電箔を用意し、少なくとも導電
路と成る領域を除いた前記導電箔に、前記導電箔の厚み
よりも浅い分離溝を形成して導電路を形成する工程と、
所望の前記導電路上に複数の回路素子を固着する工程
と、前記回路素子の電極と所望の前記導電路とを電気的
に接続する接続手段を形成する工程と、前記複数の回路
素子を被覆し、前記分離溝に充填されるように絶縁性樹
脂でモールドする工程と、前記分離溝を設けていない厚
み部分の前記導電箔を除去して前記導電路の裏面と前記
絶縁性樹脂の裏面とを実質的に平坦にする工程と、前記
絶縁性樹脂により個別に樹脂封止された各回路装置を分
離する工程とを具備する回路装置の製造方法を提供する
ことで、多数個の回路装置を量産でき、従来の課題を解
決することができる。Fourth, a step of preparing a conductive foil and forming a conductive path by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path;
Fixing a plurality of circuit elements on the desired conductive path, forming connection means for electrically connecting electrodes of the circuit element and the desired conductive path, and covering the plurality of circuit elements. A step of molding with an insulating resin so as to be filled in the separation groove, and removing the conductive foil in a thickness portion where the separation groove is not provided to form a back surface of the conductive path and a back surface of the insulating resin. Mass production of a large number of circuit devices is provided by providing a method of manufacturing a circuit device including a step of substantially flattening and a step of separating each circuit device individually resin-sealed with the insulating resin. It is possible to solve the conventional problem.
【0029】第5に、導電箔を用意し、少なくとも導電
路と成る領域を除いた前記導電箔に、当該導電箔の厚み
よりも浅い分離溝を形成して複数の導電路を形成する工
程と、前記導電路上に各半導体装置を構成する回路素子
を固着する工程と、前記分離溝に充填されるように前記
各半導体装置を絶縁性樹脂で個別に被覆する工程とを具
備することで、導電箔の反り発生が抑止される。Fifth, a step of preparing a conductive foil and forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path; A step of fixing circuit elements constituting each semiconductor device on the conductive path, and a step of individually covering each semiconductor device with an insulating resin so as to be filled in the isolation groove, thereby providing a conductive element. Warpage of the foil is suppressed.
【0030】第6に、前記導電箔表面の少なくとも導電
路となる領域に耐食性の導電被膜を形成しておくこと
で、当該導電箔に分離溝を形成した際に、この導電被膜
が導電箔の上面にひさし状に残る。このため、前記各半
導体装置を絶縁性樹脂で個別に被覆した際の、導電箔と
絶縁性樹脂との密着性が向上する。Sixth, by forming a corrosion-resistant conductive film on at least a region serving as a conductive path on the surface of the conductive foil, when a separation groove is formed in the conductive foil, the conductive film is formed on the conductive foil. Eaves remain on top. Therefore, the adhesion between the conductive foil and the insulating resin when each of the semiconductor devices is individually covered with the insulating resin is improved.
【0031】第7に、前記分離溝に充填されるように前
記各半導体装置を絶縁性樹脂で個別に被覆した後に、前
記分離溝が設けられていない側の前記導電箔を所定位置
まで除去し、そして前記絶縁性樹脂で個別に被覆された
各半導体装置同士を分離する工程とを有することで、各
半導体装置を分離する。このため、各半導体装置同士
は、最終段階までは分離されず、従って導電箔を1枚の
シートとして各工程に供することができ、作業性が良
い。Seventh, after each of the semiconductor devices is individually covered with an insulating resin so as to fill the separation groove, the conductive foil on the side where the separation groove is not provided is removed to a predetermined position. And a step of separating the respective semiconductor devices individually coated with the insulating resin. For this reason, the semiconductor devices are not separated from each other until the final stage, so that the conductive foil can be used as one sheet for each process, and the workability is good.
【0032】第8に、前記導電箔の裏面が、インクジェ
ットプリンタのヘッド側の電極と接触する印字カートリ
ッジ側の電極であることを特徴とすることで、導電路の
裏面と前記絶縁性樹脂の裏面とが実質的に平坦化されて
いるため、両電極の接触ストレスが低減でき、信頼性が
向上する。Eighth, the back surface of the conductive foil and the back surface of the conductive resin and the back surface of the insulating resin are characterized in that the back surface of the conductive foil is the electrode on the print cartridge which is in contact with the electrode on the head side of the inkjet printer. Are substantially flattened, the contact stress between the two electrodes can be reduced, and the reliability is improved.
【0033】[0033]
【発明の実施の形態】以下、本発明の第1の実施形態の
半導体装置とその製造方法について図面を参照しながら
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a semiconductor device according to a first embodiment of the present invention and a method for manufacturing the same will be described with reference to the drawings.
【0034】図1(a)には、絶縁性樹脂50に埋め込
まれた導電路51を有し、前記導電路51上には回路素
子52が固着され、前記絶縁性樹脂50で導電路51を
支持して成る半導体装置53が一対示されている。尚、
図1(a)では説明の便宜上、上述したように一対の半
導体装置53しか図示していないが、本来は多数の半導
体装置53が隣り合うように形成され、それらが最終的
に分離されて図示したような個別の半導体装置53とな
る。FIG. 1A has a conductive path 51 embedded in an insulating resin 50, a circuit element 52 is fixed on the conductive path 51, and the conductive path 51 is formed by the insulating resin 50. A pair of supported semiconductor devices 53 is shown. still,
Although only a pair of semiconductor devices 53 are illustrated in FIG. 1A for convenience of explanation as described above, originally, a large number of semiconductor devices 53 are formed adjacent to each other, and they are finally separated and illustrated. The individual semiconductor device 53 as described above is obtained.
【0035】本構造は、回路素子52A、52B、複数
の導電路51A、51B、51Cと、この導電路51
A、51B、51Cを埋め込む絶縁性樹脂50の3つの
材料で構成され、導電路51間には、この絶縁性樹脂5
0で充填された分離溝61が設けられる。そして、前記
個別の半導体装置53(を構成する前記導電路51同
士)が、それぞれ絶縁性樹脂50により支持されてい
る。This structure comprises circuit elements 52A and 52B, a plurality of conductive paths 51A, 51B and 51C,
A, 51B, and 51C are formed of three materials of insulating resin 50 embedded therein.
Separation grooves 61 filled with zeros are provided. The individual semiconductor devices 53 (the conductive paths 51 constituting the individual semiconductor devices 53) are each supported by an insulating resin 50.
【0036】尚、前記絶縁性樹脂50としては、エポキ
シ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニ
レンサルファイド等の熱可塑性樹脂を用いることができ
る。また、絶縁性樹脂50は、金型を用いて固める樹
脂、塗布をして被覆できる樹脂であれば、全ての樹脂が
採用できる。更に、導電路51としては、Cuを主材料
とした導電箔、Alを主材料とした導電箔、またはFe
−Ni(鉄−ニッケル)、Cu−Al(銅−アルミニウ
ム)、Al−Cu−Al(アルミニウム−銅−アルミニ
ウム)等の合金から成る導電箔等を用いることができ
る。もちろん、他の導電材料でも可能であり、特にエッ
チングできる導電材、レーザで蒸発する導電材が好まし
い。As the insulating resin 50, a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. As the insulating resin 50, any resin can be adopted as long as it is a resin that is hardened using a mold or a resin that can be applied and covered. Further, as the conductive path 51, a conductive foil mainly composed of Cu, a conductive foil mainly composed of Al, or Fe
A conductive foil made of an alloy such as -Ni (iron-nickel), Cu-Al (copper-aluminum), or Al-Cu-Al (aluminum-copper-aluminum) can be used. Of course, other conductive materials are also possible. Particularly, a conductive material that can be etched and a conductive material that evaporates by laser are preferable.
【0037】また、回路素子52の接続手段は、ワイヤ
ボンディングによるAu等の金属細線55A、ロウ材か
ら成る導電ボール、扁平する導電ボール、半田等のロウ
材55B、Agペースト等の導電ペースト55C、導電
被膜または異方性導電性樹脂等である。これら接続手段
は、回路素子52の種類、回路素子52の実装形態で選
択される。例えば、ベアの半導体素子であれば、表面の
電極と導電路51との接続は、金属細線が選択され、C
SP部品、SMD部品であれば半田ボールや半田バンプ
が選択される。The connection means of the circuit element 52 includes a thin metal wire 55A such as Au by wire bonding, a conductive ball made of a brazing material, a flat conductive ball, a brazing material 55B such as a solder, a conductive paste 55C such as an Ag paste, It is a conductive film or an anisotropic conductive resin. These connection means are selected depending on the type of the circuit element 52 and the mounting form of the circuit element 52. For example, in the case of a bare semiconductor element, a thin metal wire is selected for the connection between the electrode on the surface and the conductive path 51, and C
For SP components and SMD components, solder balls and solder bumps are selected.
【0038】更に、チップ抵抗、チップコンデンサは、
半田55Bが選択される。またパッケージされた回路素
子、例えばBGA等を導電路51に実装しても問題はな
く、これを採用する場合、接続手段は半田が選択され
る。更に言えば、前記回路素子52としては、SiG
e、GaAs等の化合物半導体から成る半導体素子でも
良い。Further, the chip resistor and the chip capacitor are:
The solder 55B is selected. There is no problem even if a packaged circuit element, for example, a BGA or the like is mounted on the conductive path 51, and when this is adopted, solder is selected as the connection means. More specifically, as the circuit element 52, SiG
e, a semiconductor element made of a compound semiconductor such as GaAs may be used.
【0039】また、前記回路素子52と導電路51Aと
の固着は、電気的接続が不要であれば、絶縁性接着剤が
選択され、また電気的接続が必要な場合は、導電被膜が
採用される。ここで、この導電被膜は、少なくとも一層
あれば良い。In order to fix the circuit element 52 and the conductive path 51A, an insulating adhesive is selected if no electrical connection is required, and a conductive film is employed if an electrical connection is required. You. Here, at least one conductive film is sufficient.
【0040】この導電被膜として考えられる材料は、A
g、Au、Pd(パラジウム)またはAl等であり、蒸
着、スパッタリング、CVD等の低真空、または高真空
下の被着、メッキまたは焼結等により被覆される。The material considered as the conductive film is A
g, Au, Pd (palladium), Al, or the like, and is coated by deposition under low or high vacuum such as evaporation, sputtering, or CVD, plating, or sintering.
【0041】例えばAgは、Auと接着するし、ロウ材
とも接着する。よってチップ裏面にAu被膜が被覆され
ていれば、そのままAg被膜、Au被膜、半田被膜を導
電路51Aに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Cuの導電路51
Aの上には、Ni被膜、Au被膜の二層が順に被着され
たもの、Ni被膜、Cu被膜、半田被膜の三層が順に被
着されたもの、Ag被膜、Ni被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略す
る。For example, Ag adheres to Au and also adheres to the brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded by directly covering the conductive path 51A with the Ag film, Au film, or solder film, and the chip can be fixed via a brazing material such as solder. .
Here, the conductive film may be formed on the uppermost layer of the conductive film laminated in a plurality of layers. For example, a conductive path 51 of Cu
On top of A, two layers of Ni coating and Au coating are sequentially applied, three layers of Ni coating, Cu coating and solder coating are sequentially applied, two layers of Ag coating and Ni coating are provided. Those coated in order can be formed. Although there are many other types and laminated structures of these conductive films, they are omitted here.
【0042】本半導体装置53は、導電路51を封止樹
脂である絶縁性樹脂50で支持しているため、支持基板
が不要となり、導電路51、回路素子52及び絶縁性樹
脂50で構成される。この構成は、本発明の特徴であ
る。従来の技術の欄でも説明したように、従来の半導体
装置の導電路は、支持基板で支持されていたり、リード
フレームで支持されているため、本来不要にしても良い
構成が付加されている。しかし、本半導体装置は、必要
最小限の構成要素で構成され、支持基板を不要としてい
るため、薄型で安価となる特徴を有する。Since the semiconductor device 53 supports the conductive path 51 with the insulating resin 50 as a sealing resin, a support substrate is not required, and the semiconductor device 53 includes the conductive path 51, the circuit element 52, and the insulating resin 50. You. This configuration is a feature of the present invention. As described in the section of the related art, the conductive path of the conventional semiconductor device is supported by a support substrate or supported by a lead frame. However, the present semiconductor device has a feature that it is thin and inexpensive because it is composed of the minimum necessary components and does not require a support substrate.
【0043】また、前記構成の他に、回路素子52を被
覆し且つ前記導電路51間の前記分離溝61に充填され
て一体に支持する絶縁性樹脂50を有している。Further, in addition to the above-described configuration, there is provided an insulating resin 50 which covers the circuit element 52 and is filled in the separation groove 61 between the conductive paths 51 and integrally supported.
【0044】この導電路51間は、分離溝61となり、
ここに絶縁性樹脂50が充填されることで、お互いの絶
縁が図れる利点を有する。A separation groove 61 is formed between the conductive paths 51.
By filling the insulating resin 50 here, there is an advantage that mutual insulation can be achieved.
【0045】また、回路素子52を被覆し且つ導電路5
1間の分離溝61に充填され導電路51の裏面のみを露
出して一体に支持する絶縁性樹脂50を有している。The circuit element 52 is covered and the conductive path 5
There is an insulating resin 50 which is filled in the separation groove 61 between the two and exposes only the back surface of the conductive path 51 and integrally supports it.
【0046】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図20に示すように従来構造のスルー
ホールTHを不要にできる特徴を有する。The fact that the back surface of the conductive path is exposed is one of the features of the present invention. The back surface of the conductive path can be used for connection to the outside, and as shown in FIG. 20, it has a feature that the through hole TH of the conventional structure can be eliminated.
【0047】しかも、回路素子がロウ材、Au、Ag等
の導電被膜を介して直接固着されている場合、導電路5
1の裏面が露出されているため、回路素子52Aから発
生する熱を導電路51Aを介して実装基板に伝えること
ができる。特に放熱により、駆動電流の上昇等の特性改
善が可能となる半導体チップに有効である。Further, when the circuit element is directly fixed via a conductive film such as brazing material, Au, Ag, or the like, the conductive path 5
Since the back surface of 1 is exposed, heat generated from circuit element 52A can be transmitted to the mounting board via conductive path 51A. In particular, the present invention is effective for a semiconductor chip capable of improving characteristics such as an increase in drive current due to heat radiation.
【0048】また、図6に示すように導電路51上に実
装された所望の回路素子52により構成される各半導体
装置53を、絶縁性樹脂50で個別に樹脂封止している
点も本発明の特徴の一つである。これにより、導電箔の
一面(広い範囲)に渡って絶縁性樹脂を被覆させた場合
に比して、導電箔(半導体装置)の反り発生を抑止でき
る。Also, as shown in FIG. 6, each semiconductor device 53 composed of a desired circuit element 52 mounted on a conductive path 51 is individually resin-sealed with an insulating resin 50. This is one of the features of the invention. Thereby, the occurrence of warpage of the conductive foil (semiconductor device) can be suppressed as compared with the case where the insulating resin is coated over one surface (a wide range) of the conductive foil.
【0049】以下、上記第1の実施形態に係る半導体装
置の製造方法について図1〜図6を参照しながら説明す
る。Hereinafter, a method for manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS.
【0050】先ず、図2に示すようにシート状の導電箔
60を用意する。この導電箔60は、ロウ材の付着性、
ボンディング性、メッキ性が考慮されてその材料が選択
され、材料としては、Cuを主材料とした導電箔、Al
を主材料とした導電箔またはFe−Ni等の合金から成
る導電箔等が採用される。First, as shown in FIG. 2, a sheet-shaped conductive foil 60 is prepared. This conductive foil 60 has an adhesive property of brazing material,
The material is selected in consideration of the bonding property and plating property.
Or a conductive foil made of an alloy such as Fe-Ni or the like.
【0051】導電箔の厚さは、後のエッチングを考慮す
ると10μm〜300μm程度が好ましく、ここでは7
0μm(2オンス)の銅箔を採用した。しかし、300
μm以上でも10μm以下でも基本的には良い。後述す
るように、導電箔60の厚みよりも浅い分離溝61が形
成できれば良い。The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of subsequent etching.
A 0 μm (2 oz) copper foil was employed. But 300
Basically, it is good even if it is not less than 10 μm. As will be described later, it is sufficient that the separation groove 61 shallower than the thickness of the conductive foil 60 can be formed.
【0052】尚、シート状の導電箔60は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。The sheet-shaped conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or the conductive foil cut to a predetermined size may be used. It may be prepared and transported to each step described later.
【0053】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く除
去する工程がある。そして、この除去工程により形成さ
れた分離溝61及び導電箔60に絶縁性樹脂50で被覆
する工程がある。Subsequently, there is a step of removing the conductive foil 60 excluding at least a region to be the conductive path 51 so as to be thinner than the thickness of the conductive foil 60. Then, there is a step of covering the separation groove 61 and the conductive foil 60 formed in this removing step with the insulating resin 50.
【0054】先ず、導電箔60の上に、ホトレジスト
(耐エッチングマスク)PRを形成し、導電路51とな
る領域を除いた導電箔60が露出するようにホトレジス
トPRをパターニングする(以上、図3参照)。そし
て、前記ホトレジストPRを介してエッチングする(以
上、図4参照)。First, a photoresist (etching resistant mask) PR is formed on the conductive foil 60, and the photoresist PR is patterned so as to expose the conductive foil 60 excluding the region serving as the conductive path 51 (see FIG. 3). reference). Then, etching is performed through the photoresist PR (see FIG. 4).
【0055】エッチングにより形成された分離溝61の
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is rough, so that the adhesiveness with the insulating resin 50 is improved.
【0056】また、この分離溝61の側壁は、模式的に
ストレートで図示しているが、除去方法により異なる構
造となる。この除去工程は、ウェットエッチング、ドラ
イエッチング、レーザによる蒸発、ダイシングが採用で
きる。ウェットエッチングの場合、エッチャントは、塩
化第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここで、ウェ
ットエッチングは、一般に非異方性にエッチングされる
ため、側面は湾曲構造になる。Although the side wall of the separation groove 61 is schematically shown as a straight line, it has a different structure depending on the removing method. This removal step can employ wet etching, dry etching, laser evaporation, and dicing. In the case of wet etching, ferric chloride or cupric chloride is mainly used as an etchant, and the conductive foil is dipped in the etchant or showered with the etchant. Here, since the wet etching is generally performed non-anisotropically, the side surface has a curved structure.
【0057】また、ドライエッチングの場合は、異方
性、非異方性でエッチングが可能である。現在では、C
uを反応性イオンエッチングで取り除くことは不可能と
いわれているが、スパッタリングで除去できる。更に、
スパッタリングの条件によって異方性、非異方性でエッ
チングできる。In the case of dry etching, anisotropic and non-anisotropic etching is possible. At present, C
It is said that it is impossible to remove u by reactive ion etching, but it can be removed by sputtering. Furthermore,
Anisotropic and non-anisotropic etching can be performed depending on sputtering conditions.
【0058】また、レーザでは、直接レーザ光を当てて
分離溝を形成でき、この場合は、どちらかといえば分離
溝61の側面はストレートに形成される。In the case of a laser, a separation groove can be formed by directly irradiating a laser beam. In this case, the side surface of the separation groove 61 is formed straight.
【0059】更に言えば、ダイシングでは、曲折した複
雑なパターンを形成することは不可能であるが、格子状
の分離溝を形成することは可能である。Furthermore, in dicing, it is impossible to form a bent and complicated pattern, but it is possible to form a lattice-shaped separation groove.
【0060】尚、図3において、ホトレジストPRの代
わりにエッチング液に対して耐食性のある導電被膜を選
択的に被覆しても良い。導電路と成る部分に選択的に被
着すれば、この導電被膜がエッチング保護膜となり、レ
ジストを採用することなく分離溝をエッチングできる。
この導電被膜として考えられる材料は、Ag、Au、P
dまたはAl等である。しかもこれら耐食性の導電被膜
は、ダイパッド、ボンディングパッドとしてそのまま活
用できる特徴を有する。In FIG. 3, a conductive film having corrosion resistance to an etching solution may be selectively coated instead of the photoresist PR. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist.
Materials that can be considered as this conductive film are Ag, Au, P
d or Al. Moreover, these corrosion-resistant conductive films have a feature that they can be utilized as they are as die pads and bonding pads.
【0061】例えばAg被膜は、Auと接着するし、ロ
ウ材とも接着する。よってチップ裏面にAu被膜が被覆
されていれば、そのまま導電路51上のAg被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。更に、Agの導電被膜にはAu細線が接着
できるため、ワイヤーボンディングも可能となる。従っ
て、これらの導電被膜をそのままダイパッド、ボンディ
ングパッドとして活用できる利点を有する。For example, an Ag film adheres to Au and also adheres to a brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the conductive path 51 as it is, and the chip can be fixed via a brazing material such as solder. Furthermore, since the Au thin wire can be bonded to the Ag conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive films can be used as die pads and bonding pads as they are.
【0062】続いて、図5に示すように分離溝61が形
成された導電箔60に回路素子52を電気的に接続して
実装する工程がある。Subsequently, there is a step of electrically connecting and mounting the circuit element 52 to the conductive foil 60 in which the separation groove 61 is formed as shown in FIG.
【0063】前記回路素子52としては、Si、SiG
e、GaAs等の化合物材料から成るトランジスタ、ダ
イオード、ICチップ、半導体レーザー等の半導体素
子、チップコンデンサ、チップ抵抗等の受動素子であ
る。また、半導体装置としての厚みは厚くなるが、CS
P、BGA等のフェイスダウンの半導体素子も実装でき
る。As the circuit element 52, Si, SiG
e, semiconductor elements such as transistors, diodes, IC chips, and semiconductor lasers, and passive elements such as chip capacitors and chip resistors, which are made of a compound material such as GaAs. In addition, although the thickness as a semiconductor device is increased, CS
Face-down semiconductor elements such as P and BGA can also be mounted.
【0064】ここでは、ベアのトランジスタチップ52
Aが導電路51Aにダイボンディングされ、エミッタ電
極と導電路51B、ベース電極と導電路51Bが、熱圧
着によるボールボンディングあるいは超音波によるウェ
ッジボンディング等で固着された金属細線55Aを介し
て接続される。また、52Bはチップコンデンサまたは
受動素子であり、半田等のロウ材または導電ペースト5
5Bで固着される。Here, the bare transistor chip 52
A is die-bonded to the conductive path 51A, and the emitter electrode and the conductive path 51B, and the base electrode and the conductive path 51B are connected via a thin metal wire 55A fixed by ball bonding by thermocompression bonding or wedge bonding by ultrasonic waves. . 52B is a chip capacitor or a passive element, which is a brazing material such as solder or a conductive paste 5;
It is fixed at 5B.
【0065】更に、図6に示すように前記導電箔60及
び分離溝61に絶縁性樹脂50を付着する工程がある。
これは、トランスファーモールド、インジェクションモ
ールド、またはディッピングにより実現できる。樹脂材
料としては、エポキシ樹脂等の熱硬化性樹脂がトランス
ファーモールドで実現でき、ポリイミド樹脂、ポリフェ
ニレンサルファイド等の熱可塑性樹脂はインジェクショ
ンモールドで実現できる。Further, as shown in FIG. 6, there is a step of attaching an insulating resin 50 to the conductive foil 60 and the separation groove 61.
This can be achieved by transfer molding, injection molding, or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.
【0066】本実施の形態では、導電箔60表面に被覆
された絶縁性樹脂の厚さは、回路素子の最頂部から約約
100μm程度が被覆されるように調整されている。こ
の厚みは、強度を考慮して厚くすることも、薄くするこ
とも可能である。In the present embodiment, the thickness of the insulating resin coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the top of the circuit element. This thickness can be increased or reduced in consideration of strength.
【0067】本工程の特徴は、絶縁性樹脂50を被覆す
るまでは、導電路51となる導電箔60が支持基板とな
ることである。従来では、図21に示すように、本来必
要としない支持基板5を採用して導電路7〜11を形成
しているが、本発明では、支持基板となる導電箔60
は、そのまま電極材料として必要な材料である。そのた
め、構成材料を極力省いて作業できる利点を有し、コス
トの低下も実現できる。The feature of this step is that the conductive foil 60 serving as the conductive path 51 becomes a support substrate until the insulating resin 50 is covered. Conventionally, as shown in FIG. 21, the conductive paths 7 to 11 are formed by using a support substrate 5 which is not originally required.
Is a material necessary as it is as an electrode material. Therefore, there is an advantage that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.
【0068】また、前記分離溝61は、導電箔60の厚
みよりも浅く形成されているため、導電箔60が導電路
51として個々に分離されていない。従って、シート状
の導電箔60として一体で取り扱え、絶縁性樹脂をモー
ルドする際、金型への搬送、金型への実装の作業が非常
に簡便であるという特徴を有する。Since the separation groove 61 is formed to be shallower than the thickness of the conductive foil 60, the conductive foil 60 is not individually separated as the conductive path 51. Therefore, it can be handled integrally as a sheet-shaped conductive foil 60, and has a feature that when molding an insulating resin, the work of transporting to a mold and mounting on the mold is extremely simple.
【0069】そして、本工程の最大の特徴は、前述した
導電路51と、当該導電路51上に固着された回路素子
52とから成る半導体装置53を、各半導体装置53毎
に個別にトランスファーモールドしていることである
(図6参照)。The main feature of this step is that the semiconductor device 53 composed of the above-described conductive path 51 and the circuit element 52 fixed on the conductive path 51 is individually transferred to each semiconductor device 53 by transfer molding. (See FIG. 6).
【0070】これにより、従来のように導電箔60の一
面(広い範囲)に絶縁性樹脂50を一括してモールドし
た際の導電箔60の反り発生を抑止できるという利点が
ある。Thus, there is an advantage that the occurrence of warpage of the conductive foil 60 can be suppressed when the insulating resin 50 is collectively molded on one surface (wide area) of the conductive foil 60 as in the related art.
【0071】尚、樹脂内に反り防止用のフィラーを混入
し、反りの発生を抑制する方法も考えられるが、完全に
はその発生を抑止することはできない。更には、回路素
子52として発光ダイオードや半導体レーザー等の光を
発光する素子、またIrDA等のように光を送受光する
素子を封止する樹脂の場合には、光が乱反射してしまう
ためにフィラー等は混入できない。従って、このような
場合に本発明の個別モールド方法を適用すると有効であ
る。もちろん、この場合の樹脂は、光を透過可能なもの
である必要があり、いわゆる透明樹脂と呼ばれるもの、
また不透明であるが所定の波長の光を透過可能な樹脂が
用いられる。A method for suppressing the occurrence of warpage by mixing a filler for preventing warpage into the resin is also conceivable, but the occurrence cannot be completely suppressed. Further, in the case where the circuit element 52 is a resin that seals an element that emits light such as a light emitting diode or a semiconductor laser or an element that transmits and receives light such as IrDA, light is diffusely reflected. Fillers and the like cannot be mixed. Therefore, in such a case, it is effective to apply the individual molding method of the present invention. Of course, the resin in this case needs to be able to transmit light, and what is called a transparent resin,
Also, a resin that is opaque but can transmit light of a predetermined wavelength is used.
【0072】続いて、導電箔60の裏面を化学的及び/
または物理的に除き、導電路51として分離する工程が
ある。ここで、この除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。Subsequently, the back surface of the conductive foil 60 is chemically and / or
Alternatively, there is a step of physically removing and separating as a conductive path 51. Here, this removing step is performed by polishing, grinding, etching, laser metal evaporation, or the like.
【0073】実験では研磨装置または研削装置により全
面を30μm程度削り、分離溝61から絶縁性樹脂50
を露出させている。この露出される面を図6では点線で
示している。その結果、約40μmの厚さの導電路51
となって分離される。また、絶縁性樹脂50が露出する
手前まで、導電箔60を全面ウェットエッチングし、そ
の後、研磨または研削装置により全面を削り、絶縁性樹
脂50を露出させても良い。In the experiment, the entire surface was cut by about 30 μm by a polishing device or a grinding device, and the insulating resin 50 was
Is exposed. This exposed surface is indicated by a dotted line in FIG. As a result, the conductive path 51 having a thickness of about 40 μm is formed.
And separated. Further, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and thereafter, the entire surface may be shaved by a polishing or grinding device to expose the insulating resin 50.
【0074】この結果、絶縁性樹脂50の表面に各導電
路51の表面が露出する構造となる(以上、図6参
照)。しかし、この状態でも、図6に示すように導電箔
60は、1つのシートとして扱えるため、作業性が良
い。As a result, a structure is obtained in which the surface of each conductive path 51 is exposed on the surface of the insulating resin 50 (see FIG. 6). However, even in this state, the conductive foil 60 can be handled as one sheet as shown in FIG.
【0075】このように本発明では、上記研磨または研
削により導電箔60を削る工程において、前記導電箔6
0の裏面と前記絶縁性樹脂50の裏面とが実質的に平坦
となるように削られる。As described above, according to the present invention, in the step of shaving the conductive foil 60 by the above-mentioned polishing or grinding, the conductive foil 6
0 and the back surface of the insulating resin 50 are cut so as to be substantially flat.
【0076】そして最後に、必要によって露出した導電
路51の表面に半田等の導電材(図1(a)では、特に
符号を付した説明は省略しているが、絶縁性樹脂50の
表面から突出した部分に相当する。)を被着すること
で、半導体装置53が完成する(以上、図1(a)参
照)。尚、導電路51の表面に半田等の導電材を被着さ
せておくことで、導電路51の酸化が防止される。Finally, a conductive material such as solder is provided on the exposed surface of the conductive path 51 as necessary (in FIG. 1A, the description given with reference numerals is omitted, but the surface of the insulating resin 50 is omitted). The semiconductor device 53 is completed by covering the semiconductor device 53 (corresponding to a protruding portion) (see FIG. 1A). The conductive path 51 is prevented from being oxidized by applying a conductive material such as solder on the surface of the conductive path 51.
【0077】尚、導電路51の裏面に導電被膜を被着す
る場合、図2の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。また、この導電被膜は、エッチングに対して耐性が
ある材料が良い。更に、この導電被膜を採用した場合、
研磨をせずにエッチングだけで導電路51として分離で
きる。When a conductive film is applied to the back surface of the conductive path 51, the conductive film may be formed in advance on the back surface of the conductive foil shown in FIG. In this case, the portion corresponding to the conductive path may be selectively applied. The deposition method is, for example, plating. The conductive film is preferably made of a material having resistance to etching. Furthermore, when this conductive coating is adopted,
The conductive paths 51 can be separated only by etching without polishing.
【0078】更にまた、本製造方法では、導電箔60に
トランジスタとチップ抵抗が実装されているだけである
が、これを1単位としてマトリックス状に配置しても良
いし、どちらか一方の回路素子を1単位としてマトリッ
クス状に配置しても良い。この場合は、後述するように
ダイシング装置で個々に分離されて、半導体装置53が
完成する。Furthermore, in the present manufacturing method, only the transistor and the chip resistor are mounted on the conductive foil 60, but they may be arranged in a matrix as one unit, or one of the circuit elements may be arranged. May be arranged as a unit in a matrix. In this case, the semiconductor device 53 is completed by being individually separated by a dicing apparatus as described later.
【0079】また、配線を導電路として形成し、ハイブ
リッド回路として形成しても良く、これをマトリックス
状に形成しても良い。Further, the wiring may be formed as a conductive path to form a hybrid circuit, or may be formed in a matrix.
【0080】尚、分離ラインは、図6に示した矢印のと
ころであり、ダイシング、カット、チョコレートブレー
ク等で実現できる。更には、プレス等による剥離方法で
も良い。ここで、プレス機構(一点鎖線参照)等による
剥離方法を採用する場合には、図1(b)に示すように
半導体装置53を被覆する絶縁性樹脂50の両端部の銅
片51Dが剥がれた状態となる。そして、この場合には
フレームカット金型が不要になり、コスト低減を図る上
で有効である。また、全面が導電箔60となっている上
に絶縁性樹脂50をモールドすることで、樹脂の裏面廻
りがなく、裏面のバリ取り処理が不要となるため、作業
性が良いという利点もある。The separation line is indicated by the arrow shown in FIG. 6 and can be realized by dicing, cutting, chocolate break, or the like. Further, a peeling method using a press or the like may be used. Here, when a peeling method using a press mechanism (see a dashed line) is adopted, the copper pieces 51D at both ends of the insulating resin 50 covering the semiconductor device 53 are peeled off as shown in FIG. State. In this case, a frame cut mold is not required, which is effective in reducing costs. Also, by molding the insulating resin 50 on the entire surface of the conductive foil 60, there is no need to remove the back surface of the resin, and there is no need to remove the back surface of the resin.
【0081】更に言えば、特にダイシングは通常の半導
体装置の製造方法において多用されるものであり、非常
にサイズの小さい物も分離可能であるため、好適であ
る。In addition, dicing is particularly preferred because it is frequently used in a normal method of manufacturing a semiconductor device, and a very small object can be separated.
【0082】また、図22の右側には、本発明を簡単に
まとめたフローが示されている。Cu箔の用意、Agま
たはNi等のメッキ、ハーフエッチング、ダイボンド、
ワイヤーボンデイング、トランスファーモールド、裏面
Cu箔除去、導電路の裏面処理およびダイシングの9工
程で半導体装置が実現できる。しかも支持基板をメーカ
ーから供給することなく、全ての工程を内作することが
できる。The right side of FIG. 22 shows a flow briefly summarizing the present invention. Preparation of Cu foil, plating of Ag or Ni, half etching, die bonding,
The semiconductor device can be realized by nine steps of wire bonding, transfer molding, removal of the back surface Cu foil, back surface treatment of the conductive path, and dicing. Moreover, all processes can be performed in-house without supplying a supporting substrate from a manufacturer.
【0083】以上の製造方法によって、絶縁性樹脂50
に導電路51が埋め込まれ、絶縁性樹脂50の裏面と導
電路51の裏面が一致する平坦な半導体装置53が実現
できる。By the above manufacturing method, the insulating resin 50
The conductive path 51 is embedded in the semiconductor device 53, and a flat semiconductor device 53 in which the back surface of the insulating resin 50 matches the back surface of the conductive path 51 can be realized.
【0084】本製造方法の特徴は、絶縁性樹脂50を支
持基板として活用し導電路51の分離作業ができること
にある。絶縁性樹脂50は、導電路51を埋め込む材料
として必要な材料であり、図21に示す従来の製造方法
のように、不要な支持基板5を必要としない。従って、
最小限の材料で製造でき、コストの低減が実現できる特
徴を有する。The feature of the present manufacturing method is that the conductive path 51 can be separated using the insulating resin 50 as a supporting substrate. The insulating resin 50 is a material necessary as a material for embedding the conductive path 51, and does not require an unnecessary support substrate 5 unlike the conventional manufacturing method shown in FIG. Therefore,
It is characterized by being able to be manufactured with minimum materials and realizing cost reduction.
【0085】そして、前述したように導電路51と、当
該導電路51上に固着された回路素子52とから成る半
導体装置53を、各半導体装置53毎に個別にトランス
ファーモールドすることで、反りの発生を抑止できると
いう特徴を有している。特に、反り防止用のフィラーを
混入できない樹脂を扱う場合に好適である。Then, as described above, the semiconductor device 53 composed of the conductive path 51 and the circuit element 52 fixed on the conductive path 51 is individually transfer-molded for each semiconductor device 53, so that the warpage is reduced. The feature is that generation can be suppressed. Particularly, it is suitable for handling a resin into which a filler for preventing warpage cannot be mixed.
【0086】尚、導電路51表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着時に調整できる。従っ
て、実装される回路素子により違ってくるが、半導体装
置53としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、400μm厚の絶縁性樹脂50に40μ
mの導電路51と回路素子が埋め込まれた半導体装置5
3になる(以上、図1(a)参照)。The thickness of the insulating resin from the surface of the conductive path 51 can be adjusted when the insulating resin is attached in the previous step. Therefore, the thickness of the semiconductor device 53 can be made thicker or thinner, though it depends on the circuit element to be mounted. Here, 40 μm is applied to the insulating resin 50 having a thickness of 400 μm.
semiconductor device 5 in which m conductive paths 51 and circuit elements are embedded
3 (see FIG. 1A).
【0087】また、本発明の第2の実施形態である半導
体装置56について図7を参照しながら説明する。A semiconductor device 56 according to a second embodiment of the present invention will be described with reference to FIG.
【0088】本構造は、導電路51の表面に導電被膜5
7が形成されており、それ以外は、図1の構造と実質同
一である。よって、この導電被膜57について説明す
る。This structure has a structure in which the conductive film 5 is formed on the surface of the conductive path 51.
7 are formed, and the rest is substantially the same as the structure of FIG. Therefore, the conductive film 57 will be described.
【0089】第1の特徴は、導電路や半導体装置の反り
を防止するために導電被膜57を設ける点である。The first feature is that a conductive film 57 is provided to prevent warping of the conductive path and the semiconductor device.
【0090】一般に、絶縁性樹脂と導電路材料(以下、
第1の材料と呼ぶ。)の熱膨張係数の差により、半導体
装置自身が反ったり、また導電路が湾曲したり剥がれた
りする。更に、導電路51の熱伝導率が絶縁性樹脂の熱
伝導率よりも優れているため、導電路51の方が先に温
度上昇して膨張する。そのため、第1の材料よりも熱膨
張係数の小さい第2の材料を被覆することにより、導電
路の反り、剥がれ、半導体装置の反りを防止することが
できる。特に、第1の材料としてCuを採用した場合、
第2の材料としてはAu、Ni、Pd等が良い。Cuの
膨張率は16.7×10-6で、Auの膨張率は14×1
0-6、Niの膨張率は12.8×10-6、Pdの膨張率
は8.9×10-6である。尚、AgまたはAl等でも構
わない。In general, an insulating resin and a conductive path material (hereinafter, referred to as a conductive path material)
Called the first material. Due to the difference in the coefficient of thermal expansion described in (1), the semiconductor device itself warps, and the conductive path is bent or peeled off. Furthermore, since the thermal conductivity of the conductive path 51 is superior to the thermal conductivity of the insulating resin, the temperature of the conductive path 51 rises first and expands. Therefore, by covering the second material having a smaller coefficient of thermal expansion than the first material, it is possible to prevent the conductive path from being warped or peeled off, and to prevent the semiconductor device from being warped. In particular, when Cu is adopted as the first material,
Au, Ni, Pd and the like are preferable as the second material. The expansion coefficient of Cu is 16.7 × 10 −6 and the expansion coefficient of Au is 14 × 1
0 −6 , the expansion coefficient of Ni is 12.8 × 10 −6 , and the expansion coefficient of Pd is 8.9 × 10 −6 . Incidentally, Ag or Al may be used.
【0091】第2の特徴は、第2の材料によりアンカー
効果を持たせている点である。第2の材料によりひさし
58が形成され、しかも導電路51と被着したひさし5
8が絶縁性樹脂50に埋め込まれているため、アンカー
効果を発生し、導電路51の抜けを防止できる構造とな
る。A second feature is that the second material has an anchor effect. The eaves 58 are formed of the second material, and the eaves 5 are attached to the conductive paths 51.
Since 8 is embedded in the insulating resin 50, an anchor effect is generated, and a structure in which the conductive path 51 can be prevented from coming off is obtained.
【0092】以下、上記第2の実施形態に係る半導体装
置の製造方法について図7〜図12を参照しながら説明
する。尚、ひさしとなる第2の材料70が被着される以
外は、第1の実施形態と実質同一であるため、詳細な説
明は省略する。Hereinafter, a method of manufacturing the semiconductor device according to the second embodiment will be described with reference to FIGS. Note that, except that the second material 70 serving as an eaves is adhered, the second embodiment is substantially the same as the first embodiment, and thus detailed description is omitted.
【0093】先ず、図8に示すように第1の材料から成
る導電箔60の上にエッチングレートの小さい第2の材
料70(以下、導電被膜70とも称す。)が被覆された
導電箔60を用意する。First, as shown in FIG. 8, a conductive foil 60 in which a second material 70 having a small etching rate (hereinafter, also referred to as a conductive film 70) is coated on a conductive foil 60 made of a first material. prepare.
【0094】例えば、導電箔60としてのCu箔上にN
iから成る第2の材料70を被着すると、塩化第二鉄ま
たは塩化第二銅でCuとNiが一度にエッチングでき、
エッチングレートの差によりNiがひさし58と成って
形成されるため好適である。太い実線がNiから成る導
電被膜70であり、その膜厚は1〜10μm程度が好ま
しい。また、Niの膜厚が厚い程、ひさし58が形成さ
れ易い。For example, N on the Cu foil as the conductive foil 60
When the second material 70 made of i is deposited, Cu and Ni can be etched at once with ferric chloride or cupric chloride,
This is preferable because Ni is formed as the eaves 58 due to the difference in the etching rate. The thick solid line is the conductive film 70 made of Ni, and its thickness is preferably about 1 to 10 μm. Also, the eaves 58 are more likely to be formed as the film thickness of Ni is larger.
【0095】更に、第2の材料は、第1の材料と選択エ
ッチングできる材料を被覆しても良い。この場合、先ず
第2の材料から成る被膜を導電路51の形成領域に被覆
するようにパターニングし、この被膜をマスクにして第
1の材料から成る被膜をエッチングすればひさし58が
形成できるからである。この場合の第2の材料として
は、Al、Ag、Au等が考えられる(以上、図8参
照)。Further, the second material may cover a material which can be selectively etched with the first material. In this case, first, a film made of the second material is patterned so as to cover the formation region of the conductive path 51, and the eaves 58 can be formed by etching the film made of the first material using this film as a mask. is there. As the second material in this case, Al, Ag, Au, or the like can be considered (see FIG. 8).
【0096】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く取
り除く工程がある。Subsequently, there is a step of removing the conductive foil 60 excluding at least the region serving as the conductive path 51 so as to be thinner than the thickness of the conductive foil 60.
【0097】導電被膜70の上に、ホトレジストPRを
形成し、導電路51となる領域を除いた導電被膜70が
露出するようにホトレジストPRをパターニングし、前
記ホトレジストPRを介してエッチングすれば良い。A photoresist PR may be formed on the conductive film 70, the photoresist PR may be patterned so that the conductive film 70 excluding the region serving as the conductive path 51 is exposed, and etching may be performed through the photoresist PR.
【0098】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、導電被膜7
0(Ni)のエッチングレートが導電箔60(Cu)の
エッチングレートよりも小さいため、エッチングが進む
につれてひさし58がでてくる。As described above, when the etching is performed by using an etchant of ferric chloride or cupric chloride or the like, the conductive film 7 is formed.
Since the etching rate of 0 (Ni) is smaller than the etching rate of the conductive foil 60 (Cu), the eaves 58 appear as the etching proceeds.
【0099】尚、前記分離溝61が形成された導電箔6
0に回路素子52を実装する工程(図11)、前記導電
箔60及び分離溝61に絶縁性樹脂50を被覆する。こ
のとき、各半導体装置53を1単位として絶縁性樹脂5
0にて個別モールドする。これにより、導電箔60の一
面(広い範囲)に一括して絶縁性樹脂50をモールドす
るものに比べて、導電箔60の反りの発生を抑止でき
る。そして、導電箔60の裏面を化学的及び/または物
理的に除き、導電路51として分離する工程(図1
2)、及び導電路裏面に導電被膜を形成して完成までの
工程(図7)は、前述した製造方法と同一であるため、
その説明は省略する。The conductive foil 6 on which the separation groove 61 is formed
In step (FIG. 11) of mounting the circuit element 52 on the conductive foil 60 and the insulating resin 50, the conductive foil 60 and the separation groove 61 are covered. At this time, the insulating resin 5
Individually mold at 0. Thereby, the occurrence of warpage of the conductive foil 60 can be suppressed as compared with the case where the insulating resin 50 is collectively molded on one surface (a wide range) of the conductive foil 60. Then, the back surface of the conductive foil 60 is chemically and / or physically removed and separated as a conductive path 51 (FIG. 1).
2) and a process (FIG. 7) of forming a conductive film on the back surface of the conductive path and completing it is the same as the above-described manufacturing method.
The description is omitted.
【0100】尚、図示した説明は省略するが、分離工程
において、プレス機構による剥離方法を採用する場合に
は、図1(b)と同様に半導体装置56を被覆する絶縁
性樹脂50の両端部の銅片(並びに導電被膜)が剥がれ
た状態となる。そして、この場合にはフレームカット金
型が不要になり、コスト低減を図る上で有効である。ま
た、全面が導電箔60となっている上に絶縁性樹脂50
をモールドすることで、樹脂の裏面廻りがなく、裏面の
バリ取り処理が不要となるため、作業性が良いという利
点もある。Although the illustration is omitted, when a separation method using a press mechanism is adopted in the separation step, both end portions of the insulating resin 50 covering the semiconductor device 56 are similar to those shown in FIG. The copper piece (as well as the conductive film) is peeled off. In this case, a frame cut mold is not required, which is effective in reducing costs. Further, the entire surface is made of the conductive foil 60 and the insulating resin 50 is formed.
By molding the resin, there is also no advantage that the back surface of the resin is not formed and the deburring process of the back surface is unnecessary, so that workability is good.
【0101】更に、本発明は、一種類の回路素子をマト
リックス状に配置し、各回路素子を絶縁性樹脂で個別封
止した後に、それぞれを分離してディスクリート素子、
IC素子とするものに適用するものであっても良い。Further, according to the present invention, after one kind of circuit elements are arranged in a matrix, each circuit element is individually sealed with an insulating resin, and then each is separated to form a discrete element,
The present invention may be applied to an IC element.
【0102】以下、更なる半導体装置の種類及びこれら
の実装方法の実施形態について説明する。In the following, further types of semiconductor devices and embodiments of a mounting method thereof will be described.
【0103】図13は、フェイスダウン型の回路素子8
0を実装した半導体装置81を示すものである。回路素
子80としては、ベアの半導体チップ、表面が封止され
たCSPやBGA等が該当する。また、図14は、チッ
プ抵抗やチップ抵抗等の受動素子82が実装された半導
体装置83を示すものである。これらは、支持基板が不
要であるため、薄型であり、しかも絶縁性樹脂で封止さ
れてあるため、耐環境性にも優れたものである。FIG. 13 shows a face-down type circuit element 8.
1 shows a semiconductor device 81 on which a “0” is mounted. As the circuit element 80, a bare semiconductor chip, a CSP or BGA having a sealed surface, or the like is applicable. FIG. 14 shows a semiconductor device 83 on which passive elements 82 such as a chip resistor and a chip resistor are mounted. Since they do not require a supporting substrate, they are thin and are sealed with an insulating resin, so that they have excellent environmental resistance.
【0104】更に、図15は、実層構造について説明す
るものである。プリント基板や金属基板、セラミック基
板等の実装基板84に形成された導電路85に今まで説
明してきた本発明の半導体装置53、81、83が実装
されたものである。FIG. 15 illustrates a real layer structure. The semiconductor device 53, 81, 83 of the present invention described so far is mounted on a conductive path 85 formed on a mounting board 84 such as a printed board, a metal board, or a ceramic board.
【0105】特に、半導体チップ52の裏面が固着され
た導電路51Aは、実装基板84の導電路85と熱的に
結合されているため、前記導電路85を介して放熱させ
ることができる。また実装基板84として金属基板を採
用すると、金属基板の放熱性も手伝って更に半導体チッ
プ52の温度を低下させることができる。そのため、半
導体チップの駆動能力を向上させることができる。In particular, since the conductive path 51 A to which the back surface of the semiconductor chip 52 is fixed is thermally coupled to the conductive path 85 of the mounting board 84, heat can be radiated through the conductive path 85. When a metal substrate is used as the mounting substrate 84, the heat dissipation of the metal substrate is also helped, and the temperature of the semiconductor chip 52 can be further reduced. Therefore, the driving capability of the semiconductor chip can be improved.
【0106】例えばパワーMOS、IGBT、SIT、
大電流駆動用のトランジスタ、大電流駆動用のIC(M
OS型、BIP型、Bi−CMOS型)メモリ素子等
は、好適である。For example, power MOS, IGBT, SIT,
Transistor for driving large current, IC for driving large current (M
OS type, BIP type, Bi-CMOS type) memory element and the like are preferable.
【0107】また、金属基板としては、Al基板、Cu
基板、Fe基板が好ましく、また導電路85との短絡が
考慮されて、絶縁性樹脂及び/または酸化膜等が形成さ
れている。The metal substrate is an Al substrate, Cu
A substrate or an Fe substrate is preferable, and an insulating resin and / or an oxide film or the like is formed in consideration of a short circuit with the conductive path 85.
【0108】また、本実施形態では、導電箔60に反り
が発生するという問題を考慮して、各半導体装置53を
1単位として絶縁性樹脂50にて個別モールドするよう
にしているが、本発明はそれに限定されるものではな
く、反りの発生を抑止できる範囲内で種々の構成が適用
できるものであり、例えば前記導電箔60を1シートと
して扱う場合に、ある所定間隔を介して封止樹脂が分断
されるように所望のスリットを入れることで、このスリ
ットにより絶縁性樹脂50を細分化することで、反りの
発生を抑止する方法も考えられる。Further, in the present embodiment, in consideration of the problem that the conductive foil 60 is warped, each semiconductor device 53 is individually molded with the insulating resin 50 as one unit. The present invention is not limited to this, and various configurations can be applied as long as the occurrence of warpage can be suppressed. For example, when the conductive foil 60 is treated as one sheet, the sealing resin is disposed at a predetermined interval. A method is also conceivable in which a desired slit is inserted so as to divide the insulating resin 50 and the insulating resin 50 is subdivided by the slit, thereby suppressing the occurrence of warpage.
【0109】尚、このスリットを入れる間隔として、例
えば、複数の半導体装置53,56が一列に配列されて
形成されている場合には、複数個の半導体装置53,5
6毎にこれらの半導体装置53,56を絶縁性樹脂50
で個別にモールドすれば良い。もちろん、導電箔60や
絶縁性樹脂50の厚みに応じてスリットの入る間隔は調
整される。[0109] When the plurality of semiconductor devices 53 and 56 are formed in a line, for example, when the plurality of semiconductor devices 53 and 56 are formed in a line, the plurality of semiconductor devices 53 and 5 may be used.
Each of these semiconductor devices 53 and 56 is replaced with an insulating resin 50.
Can be individually molded. Of course, the interval between slits is adjusted according to the thickness of the conductive foil 60 or the insulating resin 50.
【0110】ここで、本発明の半導体装置は、各種製品
に採用可能なものであるが、例えばインクジェットプリ
ンタの適用例について図16乃至図18を参照しながら
説明する。Here, the semiconductor device of the present invention can be used for various products. For example, an application example of an ink jet printer will be described with reference to FIGS.
【0111】ここで、当該インクジェットプリンタは、
図16に示すようにプリンタ本体装置91、制御IC9
2等から成るヘッド側と、後述するEEPROM94を
搭載した印字カートリッジ93側とから成る。95はイ
ンク吐出部である。Here, the ink jet printer is
As shown in FIG. 16, the printer main unit 91, the control IC 9
2 and a print cartridge 93 on which an EEPROM 94 described later is mounted. Reference numeral 95 denotes an ink discharge unit.
【0112】そして、本実施形態ではインクジェットプ
リンタにおける、例えばインク残量検出用の記憶素子
(例えば、EPROM,EEPROM,フラッシュメモ
リ等と呼ばれている不揮発性半導体記憶装置、以下EE
PROM94と称す。)を、本発明に適用して構成した
場合には、前述したように必要最小限の構成要素で構成
でき、しかも、各半導体装置同士は、最終段階までは分
離されず、前記導電箔を1枚のシートとして各工程に供
することができ、作業性が良く、量産化に有利であると
いった効果の他に以下に説明する効果を有している。In the present embodiment, a storage element (for example, a nonvolatile semiconductor storage device called an EPROM, an EEPROM, a flash memory or the like, hereinafter referred to as an EE
It is called PROM94. ) Is applied to the present invention, it can be constituted by the minimum necessary components as described above, and furthermore, each semiconductor device is not separated until the final stage, and the conductive foil is separated by one. The sheet can be supplied to each step as a sheet, has good workability, and is advantageous for mass production, and has the following effects.
【0113】即ち、図18(a)に示すように前記導電
箔60の裏面をインクジェットプリンタのヘッド側の電
極(図示省略)と接触する印字カートリッジ93側のE
EPROM94の電極51とした場合に、上述したよう
に当該導電箔60(印字カートリッジ93側のEEPR
OM94の各電極51a,51b,51c)の裏面と前
記絶縁性樹脂50の裏面とが実質的に平坦であるため、
プリンタ本体装置91(制御IC92の電極)側に印字
カートリッジ93(EEPROM94の各電極)を接触
させた際の当該両電極の接触ストレスが低減でき、装置
の信頼性が向上する。尚、前記電極51a,51b,5
1cの表面にはAuメッキが施されており、絶縁性樹脂
50から露出した部分に相当する。That is, as shown in FIG. 18A, the back surface of the conductive foil 60 contacts the electrode (not shown) on the head side of the ink jet printer on the side of the print cartridge 93 on the E side.
When the electrode 51 of the EPROM 94 is used, as described above, the conductive foil 60 (EEPR on the print cartridge 93 side) is used.
Since the back surface of each electrode 51a, 51b, 51c) of the OM 94 and the back surface of the insulating resin 50 are substantially flat,
When the print cartridge 93 (each electrode of the EEPROM 94) is brought into contact with the printer body device 91 (the electrode of the control IC 92), the contact stress between the two electrodes can be reduced, and the reliability of the device is improved. The electrodes 51a, 51b, 5
The surface of 1c is plated with Au, and corresponds to a portion exposed from the insulating resin 50.
【0114】また、本発明を適用することで前記EEP
ROM94の形状は、図18(b)に示す従来構成の支
持用基板100がないため任意に変更可能であり、印字
カートリッジ93の搭載部(溝等)に搭載する際の自由
度が増す。Further, by applying the present invention, the EEP
The shape of the ROM 94 can be arbitrarily changed because there is no supporting substrate 100 having the conventional configuration shown in FIG. 18B, and the degree of freedom when mounting the print cartridge 93 in the mounting portion (groove or the like) increases.
【0115】更に言えば、従来のような支持基板100
上にポッティング樹脂101が山盛り状に形成されるこ
ともなく、しかも、その厚み自体も支持基板100が不
要になることで任意に変更可能となり、印字カートリッ
ジ93の搭載部(溝等)に搭載した際に、当該印字カー
トリッジ93の表面に対して当該EEPROM94の表
面を平坦に形成することができる。また、102a,1
02b,102cはEEPROMの各電極であり、当該
電極102a,102b,102cの表面にはAuメッ
キが施されている。More specifically, the conventional supporting substrate 100
The potting resin 101 is not formed in a heaped shape on the top, and the thickness itself can be arbitrarily changed by eliminating the need for the support substrate 100, and is mounted on the mounting portion (groove or the like) of the print cartridge 93. In this case, the surface of the EEPROM 94 can be formed flat with respect to the surface of the print cartridge 93. Also, 102a, 1
Numerals 02b and 102c denote electrodes of the EEPROM, and the surfaces of the electrodes 102a, 102b and 102c are plated with Au.
【0116】以上説明したように本発明は、インクジェ
ットプリンタを一例として説明したが、本発明はこれに
限定されるものではなく、例えば液体や固体や粉状のも
の等を供給し、それら供給物である液体や固体や粉状の
もの等の所望管理(例えば、残量検出)データを書き換
え可能な機能を有する本体装置(供給装置)において、
当該本体装置(供給装置)側の電極と接触し、所望管理
(残量検出)データを書き換える不揮発性半導体記憶装
置側の接触電極に適用することが可能である。このよう
に当該電極(導電路)の裏面が、それらを封止する絶縁
性樹脂の裏面と実質的に平坦であるという特徴を活かし
て、本発明を接触用電極として利用することで更なる効
果が期待できる。As described above, the present invention has been described by taking an ink jet printer as an example. However, the present invention is not limited to this. For example, a liquid, a solid, a powder, or the like is supplied, and the In a main body device (supply device) having a function capable of rewriting desired management (for example, remaining amount detection) data of liquid, solid, powder, or the like,
The present invention can be applied to a contact electrode on the non-volatile semiconductor storage device side which contacts the electrode on the main device (supply device) side and rewrites desired management (remaining amount detection) data. By utilizing the feature that the back surface of the electrode (conductive path) is substantially flat with the back surface of the insulating resin that seals them, a further effect is obtained by using the present invention as a contact electrode. Can be expected.
【0117】[0117]
【発明の効果】以上の説明から明らかなように、本発明
では導電路と成る領域を除いた前記導電箔に、当該導電
箔の厚みよりも浅い分離溝を形成して複数の導電路を形
成する工程と、前記導電路上に各半導体装置を構成する
回路素子を固着する工程と、前記分離溝に充填されるよ
うに前記各半導体装置を絶縁性樹脂で個別に被覆する工
程とを具備することで、導電箔の反り発生を抑止するこ
とができ、半導体装置の信頼性向上が図れる。As is apparent from the above description, according to the present invention, a plurality of conductive paths are formed by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for a region serving as a conductive path. And fixing a circuit element constituting each semiconductor device on the conductive path, and individually covering each semiconductor device with an insulating resin so as to fill the separation groove. Accordingly, occurrence of warpage of the conductive foil can be suppressed, and the reliability of the semiconductor device can be improved.
【0118】また、前記導電箔表面の少なくとも導電路
となる領域に耐食性の導電被膜を形成しておくことで、
当該導電箔に分離溝を形成した際に、この導電被膜が導
電箔の上面にひさし状に残るため、前記各半導体装置を
絶縁性樹脂で個別に被覆した際の、導電箔と絶縁性樹脂
との密着性が向上し、半導体装置の信頼性が向上する。Further, by forming a corrosion-resistant conductive film on at least a region to be a conductive path on the surface of the conductive foil,
When a separation groove is formed in the conductive foil, the conductive film remains in the shape of an eaves on the upper surface of the conductive foil. Therefore, when each of the semiconductor devices is individually covered with the insulating resin, the conductive foil and the insulating resin are used. And the reliability of the semiconductor device is improved.
【0119】更に、前記分離溝に充填されるように前記
各半導体装置を絶縁性樹脂で個別に被覆した後に、前記
分離溝が設けられていない側の前記導電箔を所定位置ま
で除去し、そして前記絶縁性樹脂で個別に被覆された各
半導体装置同士を分離しているため、各半導体装置同士
は、最終段階までは分離されず、従って導電箔を1枚の
シートとして各工程に供することができ、作業性が向上
する。Further, after individually covering each of the semiconductor devices with an insulating resin so as to fill the separation groove, the conductive foil on the side where the separation groove is not provided is removed to a predetermined position; Since the semiconductor devices individually coated with the insulating resin are separated from each other, the respective semiconductor devices are not separated until the final stage. Therefore, the conductive foil may be subjected to each process as one sheet. Workability is improved.
【0120】更に言えば、本発明をインクジェットプリ
ンタにおける、例えばインク残量検出用の記憶素子に適
用し、導電箔の裏面をインクジェットプリンタのヘッド
側の電極と接触する印字カートリッジ側の記憶素子の電
極とした場合には、当該導電箔(印字カートリッジ側の
各電極)の裏面と絶縁性樹脂の裏面とが実質的に平坦に
形成されるため、プリンタ本体装置のヘッド側の電極に
印字カートリッジの電極)を接触させた際の当該両電極
の接触ストレスが低減できる。More specifically, the present invention is applied to, for example, a storage element for detecting the remaining amount of ink in an ink jet printer, and the back surface of the conductive foil is in contact with the electrode on the head side of the ink jet printer. In this case, the back surface of the conductive foil (each electrode on the print cartridge side) and the back surface of the insulating resin are formed substantially flat. ) Can reduce the contact stress between both electrodes.
【図1】本発明の半導体装置を説明する図である。FIG. 1 is a diagram illustrating a semiconductor device of the present invention.
【図2】本発明の半導体装置の製造方法を説明する図で
ある。FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図3】本発明の半導体装置の製造方法を説明する図で
ある。FIG. 3 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図4】本発明の半導体装置の製造方法を説明する図で
ある。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図5】本発明の半導体装置の製造方法を説明する図で
ある。FIG. 5 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図6】本発明の半導体装置の製造方法を説明する図で
ある。FIG. 6 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図7】本発明の半導体装置を説明する図である。FIG. 7 is a diagram illustrating a semiconductor device of the present invention.
【図8】本発明の半導体装置の製造方法を説明する図で
ある。FIG. 8 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図9】本発明の半導体装置の製造方法を説明する図で
ある。FIG. 9 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図10】本発明の半導体装置の製造方法を説明する図
である。FIG. 10 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図11】本発明の半導体装置の製造方法を説明する図
である。FIG. 11 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図12】本発明の半導体装置の製造方法を説明する図
である。FIG. 12 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention.
【図13】本発明の半導体装置を説明する図である。FIG. 13 is a diagram illustrating a semiconductor device of the present invention.
【図14】本発明の半導体装置を説明する図である。FIG. 14 is a diagram illustrating a semiconductor device of the present invention.
【図15】本発明の半導体装置の実装方法を説明する図
である。FIG. 15 is a diagram illustrating a method for mounting a semiconductor device of the present invention.
【図16】本発明の半導体装置の適用例を説明する図で
ある。FIG. 16 is a diagram illustrating an application example of a semiconductor device of the present invention.
【図17】本発明の半導体装置の適用例を説明する図で
ある。FIG. 17 is a diagram illustrating an application example of a semiconductor device of the present invention.
【図18】本発明と従来の半導体装置の適用例を説明す
る図である。FIG. 18 is a diagram illustrating an application example of the present invention and a conventional semiconductor device.
【図19】従来の半導体装置の実装構造を説明する図で
ある。FIG. 19 is a diagram illustrating a mounting structure of a conventional semiconductor device.
【図20】従来の半導体装置を説明する図である。FIG. 20 is a diagram illustrating a conventional semiconductor device.
【図21】従来の半導体装置の製造方法を説明する図で
ある。FIG. 21 is a diagram illustrating a conventional method of manufacturing a semiconductor device.
【図22】従来と本発明の半導体装置の製造方法を説明
する図である。FIG. 22 is a diagram illustrating a conventional method of manufacturing a semiconductor device according to the present invention;
50 絶縁性樹脂 51A 導電路 51B 導電路 51C 導電路 52A 回路素子 52B 回路素子 53 半導体装置 58 ひさし 60 導電箔 61 分離溝 70 導電被膜 91 プリンタ本体装置 92 制御IC 93 印字カートリッジ 94 EEPROM 51a 電極 51b 電極 51c 電極 Reference Signs List 50 insulating resin 51A conductive path 51B conductive path 51C conductive path 52A circuit element 52B circuit element 53 semiconductor device 58 eaves 60 conductive foil 61 separation groove 70 conductive film 91 printer main unit 92 control IC 93 print cartridge 94 EEPROM 51a electrode 51b electrode 51c electrode
フロントページの続き (72)発明者 小川 努 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 2C056 EA21 EA29 EB20 EB51 HA09 KC05 KC21 KC30 4M109 AA01 CA21 DA09 5F061 AA01 BA01 CA21 CB13 DE04Continued on the front page (72) Inventor Tsutomu Ogawa 2-5-5 Keihanhondori, Moriguchi-shi, Osaka F-term in SANYO Electric Co., Ltd. 2C056 EA21 EA29 EB20 EB51 HA09 KC05 KC21 KC30 4M109 AA01 CA21 DA09 5F061 AA01 BA01 CA21 CB13 DE04
Claims (27)
絶縁性樹脂とを備え、 前記導電路の裏面と前記絶縁性樹脂の裏面とが実質的に
平坦化されていることを特徴とする半導体装置。1. A semiconductor device comprising: a plurality of electrically separated conductive paths; a circuit element fixed on a desired conductive path; and an insulating resin that covers the circuit element and integrally supports the conductive path. A semiconductor device, wherein a back surface of the conductive path and a back surface of the insulating resin are substantially flattened.
路と、 所望の導電路上に固着された回路素子と、 前記回路素子の電極と他の前記導電路とを接続する接続
手段と、 前記回路素子を被覆し且つ前記導電路間の前記分離溝に
充填され前記導電路の裏面のみを露出して一体に支持す
る絶縁性樹脂とを備え、 前記導電路の裏面と前記絶縁性樹脂の裏面とが実質的に
平坦化されたことを特徴とする半導体装置。2. A plurality of conductive paths electrically separated by a separation groove, a circuit element fixed on a desired conductive path, and connection means for connecting an electrode of the circuit element to another conductive path. An insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths and exposes only the back surface of the conductive path to integrally support the back surface, and the back surface of the conductive path and the insulating resin And a back surface of the semiconductor device is substantially flattened.
ッケル、銅−アルミニウム、アルミニウム−銅−アルミ
ニウムのいずれかの導電箔で構成されることを特徴とす
る請求項1あるいは請求項2に記載された半導体装置。3. The conductive path according to claim 1, wherein the conductive path is formed of any one of copper, aluminum, iron-nickel, copper-aluminum, and aluminum-copper-aluminum. Semiconductor device.
金属材料より成る導電被膜が設けられていることを特徴
とする請求項1あるいは請求項2に記載された半導体装
置。4. The semiconductor device according to claim 1, wherein a conductive film made of a metal material different from that of the conductive path is provided on an upper surface of the conductive path.
ジウム、アルミニウムのいずれかでメッキ形成されてい
ることを特徴とする請求項4に記載された半導体装置。5. The semiconductor device according to claim 4, wherein the conductive film is formed by plating with one of nickel, gold, silver, palladium, and aluminum.
プ回路部品、CSP部品、SMD部品のいずれか、もし
くはそれらの組合せで構成されることを特徴とする請求
項1あるいは請求項2に記載された半導体装置。6. The semiconductor according to claim 1, wherein the circuit element is formed of any one of a semiconductor bare chip, a chip circuit component, a CSP component, and an SMD component, or a combination thereof. apparatus.
されることを特徴とする請求項2に記載された半導体装
置。7. The semiconductor device according to claim 2, wherein said connecting means is formed of a thin bonding wire.
接触し、当該本体装置内の所望管理データを書き換え可
能にするデータ書き換え装置側の接触電極であることを
特徴とした請求項1あるいは請求項2に記載された半導
体装置。8. The data rewriting device side contact electrode, wherein a back surface of the conductive foil is in contact with an electrode on the main body device side and enables rewriting of desired management data in the main body device. Alternatively, the semiconductor device according to claim 2.
ンタのヘッド側の電極と接触する印字カートリッジ側の
電極であることを特徴とした請求項1あるいは請求項2
に記載された半導体装置。9. The ink jet printer according to claim 1, wherein the back surface of the conductive foil is an electrode on a print cartridge which is in contact with an electrode on a head side of the ink jet printer.
2. A semiconductor device according to claim 1.
成る領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して複数の導電路を形成する工程
と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程とを具備することを特徴
とする半導体装置の製造方法。10. A step of preparing a conductive foil and forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path; Fixing a desired circuit element that will constitute each semiconductor device on a plurality of conductive paths; and individually covering each of the semiconductor devices with an insulating resin so as to fill the separation groove; Removing the conductive foil on the side where the separation groove is not provided to a predetermined position to substantially flatten the back surface of the conductive path and the back surface of the insulating resin. Device manufacturing method.
なくとも導電路となる領域に耐食性の導電被膜を形成す
る工程と、 少なくとも導電路となる領域を除いた前記導電箔に前記
導電被膜をマスクに当該導電箔の厚みよりも浅い分離溝
を形成して複数の導電路を形成する工程と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程とを具備することを特徴
とする半導体装置の製造方法。11. A step of preparing a conductive foil and forming a corrosion-resistant conductive film on at least a region serving as a conductive path on the surface of the conductive foil; and applying the conductive film on the conductive foil excluding at least a region serving as a conductive path. Forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil on the mask; and fixing a desired circuit element that will constitute each semiconductor device on the plurality of conductive paths. Individually covering each of the semiconductor devices with an insulating resin so as to be filled in the separation groove; and removing the conductive foil on the side where the separation groove is not provided to a predetermined position to form the conductive path. A method of substantially flattening a back surface and a back surface of the insulating resin.
成る領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して複数の導電路を形成する工程
と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記所望の回路素子の電極と前記導電路とを電気的に接
続する接続手段を形成する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程とを具備することを特徴
とする半導体装置の製造方法。12. A step of preparing a conductive foil and forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path; Fixing a desired circuit element constituting each semiconductor device on the plurality of conductive paths; and forming a connecting means for electrically connecting an electrode of the desired circuit element and the conductive path; A step of individually covering each of the semiconductor devices with an insulating resin so as to be filled in the separation groove; and a step of removing the conductive foil on a side where the separation groove is not provided to a predetermined position to thereby form a back surface of the conductive path. And a step of substantially flattening the back surface of the insulating resin.
なくとも導電路となる領域に耐食性の導電被膜を形成す
る工程と、 少なくとも導電路となる領域を除いた前記導電箔に前記
導電被膜をマスクに当該導電箔の厚みよりも浅い分離溝
を形成して複数の導電路を形成する工程と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記所望の回路素子の電極と前記導電路とを電気的に接
続する接続手段を形成する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程とを具備することを特徴
とする半導体装置の製造方法。13. A step of preparing a conductive foil, forming a corrosion-resistant conductive film on at least a region to be a conductive path on the surface of the conductive foil, and applying the conductive film to the conductive foil excluding at least a region to be a conductive path. Forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil on the mask; and fixing a desired circuit element that will constitute each semiconductor device on the plurality of conductive paths. Forming a connection means for electrically connecting an electrode of the desired circuit element and the conductive path; and individually covering each of the semiconductor devices with an insulating resin so as to fill the separation groove. And removing the conductive foil on the side where the separation groove is not provided to a predetermined position to substantially flatten the back surface of the conductive path and the back surface of the insulating resin. Of semiconductor devices Production method.
成る領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して複数の導電路を形成する工程
と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程と、 前記絶縁性樹脂で個別に被覆された各半導体装置同士を
分離する工程とを具備することを特徴とする半導体装置
の製造方法。14. A step of preparing a conductive foil and forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path; Fixing a desired circuit element that will constitute each semiconductor device on a plurality of conductive paths; and individually covering each of the semiconductor devices with an insulating resin so as to fill the separation groove; Removing the conductive foil on the side where the separation groove is not provided to a predetermined position to substantially flatten the back surface of the conductive path and the back surface of the insulating resin, and individually cover with the insulating resin Separating the separated semiconductor devices from each other.
なくとも導電路となる領域に耐食性の導電被膜を形成す
る工程と、 少なくとも導電路となる領域を除いた前記導電箔に前記
導電被膜をマスクに当該導電箔の厚みよりも浅い分離溝
を形成して複数の導電路を形成する工程と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程と、 前記絶縁性樹脂で個別に被覆された各半導体装置同士を
分離する工程とを具備することを特徴とする半導体装置
の製造方法。15. A step of preparing a conductive foil, forming a corrosion-resistant conductive film on at least a region to be a conductive path on the surface of the conductive foil, and applying the conductive film to the conductive foil excluding at least a region to be a conductive path. Forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil on the mask; and fixing a desired circuit element that will constitute each semiconductor device on the plurality of conductive paths. Individually covering each of the semiconductor devices with an insulating resin so as to be filled in the separation groove; and removing the conductive foil on the side where the separation groove is not provided to a predetermined position to form the conductive path. Manufacturing a semiconductor device, comprising: a step of substantially flattening a back surface and a back surface of the insulating resin; and a step of separating each semiconductor device individually coated with the insulating resin. Method.
成る領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して複数の導電路を形成する工程
と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記所望の回路素子の電極と前記導電路とを電気的に接
続する接続手段を形成する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程と、 前記絶縁性樹脂で個別に被覆された各半導体装置同士を
分離する工程とを具備することを特徴とする半導体装置
の製造方法。16. A step of preparing a conductive foil and forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path; Fixing a desired circuit element constituting each semiconductor device on the plurality of conductive paths; and forming a connecting means for electrically connecting an electrode of the desired circuit element and the conductive path; A step of individually covering each of the semiconductor devices with an insulating resin so as to be filled in the separation groove; and a step of removing the conductive foil on a side where the separation groove is not provided to a predetermined position to thereby form a back surface of the conductive path. And a step of substantially flattening a back surface of the insulating resin, and a step of separating each semiconductor device individually coated with the insulating resin. .
なくとも導電路となる領域に耐食性の導電被膜を形成す
る工程と、 少なくとも導電路となる領域を除いた前記導電箔に前記
導電被膜をマスクに当該導電箔の厚みよりも浅い分離溝
を形成して複数の導電路を形成する工程と、 前記複数の導電路上に各半導体装置を構成することにな
る所望の回路素子を固着する工程と、 前記所望の回路素子の電極と前記導電路とを電気的に接
続する接続手段を形成する工程と、 前記分離溝に充填されるように前記各半導体装置を絶縁
性樹脂で個別に被覆する工程と、 前記分離溝が設けられていない側の前記導電箔を所定位
置まで除去して前記導電路の裏面と前記絶縁性樹脂の裏
面とを実質的に平坦化する工程と、 前記絶縁性樹脂で個別に被覆された各半導体装置同士を
分離する工程とを具備することを特徴とする半導体装置
の製造方法。17. A step of preparing a conductive foil, forming a corrosion-resistant conductive film on at least a region to be a conductive path on the surface of the conductive foil, and applying the conductive film to the conductive foil excluding at least a region to be a conductive path. Forming a plurality of conductive paths by forming a separation groove shallower than the thickness of the conductive foil on the mask; and fixing a desired circuit element that will constitute each semiconductor device on the plurality of conductive paths. Forming a connection means for electrically connecting an electrode of the desired circuit element and the conductive path; and individually covering each of the semiconductor devices with an insulating resin so as to fill the separation groove. Removing the conductive foil on the side where the separation groove is not provided to a predetermined position to substantially flatten the back surface of the conductive path and the back surface of the insulating resin; and Each half individually coated Separating the conductor devices from each other.
ニッケル、銅−アルミニウムあるいはアルミニウム−銅
−アルミニウムのいずれかで構成されることを特徴とす
る請求項10から請求項17のいずれかに記載された半
導体装置の製造方法。18. The conductive foil may be made of copper, aluminum or iron.
18. The method for manufacturing a semiconductor device according to claim 10, wherein the semiconductor device is made of one of nickel, copper-aluminum, and aluminum-copper-aluminum.
ラジウムあるいはアルミニウムのいずれかでメッキ形成
されていることを特徴とする請求項11あるいは請求項
13あるいは請求項15あるいは請求項17に記載され
た半導体装置の製造方法。19. The method according to claim 11, wherein the conductive film is formed by plating with one of nickel, gold, silver, palladium, and aluminum. Semiconductor device manufacturing method.
分離溝は化学的あるいは物理的エッチングにより形成さ
れることを特徴とする請求項10から請求項17のいず
れかに記載された半導体装置の製造方法。20. The semiconductor device according to claim 10, wherein the separation groove selectively formed in the conductive foil is formed by chemical or physical etching. Manufacturing method.
スクの一部として使用することを特徴とする請求項11
あるいは請求項13あるいは請求項15あるいは請求項
17に記載された半導体装置の製造方法。21. The method according to claim 11, wherein the conductive film is used as a part of a mask for forming the separation groove.
Alternatively, the method for manufacturing a semiconductor device according to claim 13, claim 15, or claim 17.
ップ回路部品、CSP部品、SMD部品のいずれかある
いはそれらの組合せを固着することを特徴とする請求項
10から請求項17のいずれかに記載された半導体装置
の製造方法。22. The circuit device according to claim 10, wherein the circuit element fixes any one of a semiconductor bare chip, a chip circuit component, a CSP component, and an SMD component, or a combination thereof. A method for manufacturing a semiconductor device.
で形成されることを特徴とする請求項12あるいは請求
項13あるいは請求項16あるいは請求項17のいずれ
かに記載された半導体装置の製造方法。23. The method of manufacturing a semiconductor device according to claim 12, wherein said connecting means is formed by wire bonding.
ルドで付着されることを特徴とする請求項10から請求
項17のいずれかに記載された半導体装置の製造方法。24. The method of manufacturing a semiconductor device according to claim 10, wherein said insulating resin is attached by transfer molding.
導体装置をダイシングにより、またはプレスにより分離
することを特徴とする請求項14から請求項17のいず
れかに記載された半導体装置の製造方法。25. The manufacturing of a semiconductor device according to claim 14, wherein the individual semiconductor devices sealed with the insulating resin are separated by dicing or pressing. Method.
と接触し、当該本体装置内の所望管理データを書き換え
可能にするデータ書き換え装置側の接触電極であること
を特徴とした請求項10から請求項17のいずれかに記
載された半導体装置の製造方法。26. The data rewriting device according to claim 10, wherein a back surface of the conductive foil is in contact with an electrode on the main device, and is a contact electrode on the data rewriting device for rewriting desired management data in the main device. A method for manufacturing a semiconductor device according to any one of claims 1 to 17.
リンタのヘッド側の電極と接触する印字カートリッジ側
の電極であることを特徴とした請求項10から請求項1
7のいずれかに記載された半導体装置の製造方法。27. The printing apparatus according to claim 10, wherein a back surface of the conductive foil is an electrode on a print cartridge which is in contact with an electrode on a head side of the ink jet printer.
8. The method for manufacturing a semiconductor device according to any one of items 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000207023A JP3869633B2 (en) | 2000-07-07 | 2000-07-07 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000207023A JP3869633B2 (en) | 2000-07-07 | 2000-07-07 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026193A true JP2002026193A (en) | 2002-01-25 |
JP3869633B2 JP3869633B2 (en) | 2007-01-17 |
Family
ID=18703848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000207023A Expired - Fee Related JP3869633B2 (en) | 2000-07-07 | 2000-07-07 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3869633B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014042033A (en) * | 2005-05-11 | 2014-03-06 | Maxim Integrated Products Inc | Flat single-side integrated circuit package without lead |
US10939562B2 (en) | 2019-03-26 | 2021-03-02 | Taiyo Yuden Co., Ltd. | Multilayer board and manufacturing method of the same |
-
2000
- 2000-07-07 JP JP2000207023A patent/JP3869633B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014042033A (en) * | 2005-05-11 | 2014-03-06 | Maxim Integrated Products Inc | Flat single-side integrated circuit package without lead |
JP2015228525A (en) * | 2005-05-11 | 2015-12-17 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッドMaxim Integrated Products, Inc. | Flat single-side integrated circuit package without lead |
US9269689B1 (en) | 2005-05-11 | 2016-02-23 | Maxim Integrated Products, Inc. | Single sided, flat, no lead, integrated circuit package |
US10939562B2 (en) | 2019-03-26 | 2021-03-02 | Taiyo Yuden Co., Ltd. | Multilayer board and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP3869633B2 (en) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
JP2002076245A (en) | Circuit device and its manufacturing method | |
JP3574026B2 (en) | Circuit device and method of manufacturing the same | |
JP2001217372A (en) | Circuit device and method of manufacturing the same | |
JP3561683B2 (en) | Circuit device manufacturing method | |
JP2001257291A (en) | Circuit device | |
JP3609684B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3574025B2 (en) | Circuit device and method of manufacturing the same | |
JP3634709B2 (en) | Semiconductor module | |
JP2001274282A (en) | Semiconductor device | |
JP3510839B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3869633B2 (en) | Manufacturing method of semiconductor device | |
JP3668090B2 (en) | Mounting board and circuit module using the same | |
JP2001250884A (en) | Manufacturing method of circuit device | |
JP2001250887A (en) | Manufacturing method of circuit device | |
JP2002057173A (en) | Manufacturing method of circuit device | |
JP4443190B2 (en) | Manufacturing method of semiconductor device | |
JP2001351933A (en) | Method of manufacturing circuit device | |
JP3639495B2 (en) | Circuit device manufacturing method | |
JP2005175509A (en) | Circuit arrangement | |
JP3691328B2 (en) | Circuit device and circuit module | |
JP3778783B2 (en) | Circuit device and manufacturing method thereof | |
JP2002026180A (en) | Method for manufacturing circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040803 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |