JP2002025964A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2002025964A
JP2002025964A JP2000206828A JP2000206828A JP2002025964A JP 2002025964 A JP2002025964 A JP 2002025964A JP 2000206828 A JP2000206828 A JP 2000206828A JP 2000206828 A JP2000206828 A JP 2000206828A JP 2002025964 A JP2002025964 A JP 2002025964A
Authority
JP
Japan
Prior art keywords
film
cleaning
tungsten
nitride film
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000206828A
Other languages
Japanese (ja)
Inventor
Koji Hara
浩二 原
Yoichi Takahara
洋一 高原
Tomonori Saeki
智則 佐伯
Hideki Tomioka
秀起 富岡
Masaki Ito
雅樹 伊藤
Masaru Tsugane
賢 津金
Haruo Ito
晴夫 伊藤
Tomomasa Funahashi
倫正 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000206828A priority Critical patent/JP2002025964A/en
Publication of JP2002025964A publication Critical patent/JP2002025964A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To protect electrodes or wirings formed of high-melting metal nitride against etching at cleaning after the electrodes or wirings are formed in the manufacture of a semiconductor device provided with the electrodes or wirings formed of high-melting metal nitride. SOLUTION: A semiconductor device manufacturing method comprises a first process of forming conductor films that contain high-melting point nitride films on a semiconductor substrate, a second process of patterning the conductor films into required forms, and a third process of cleaning the patterned conductor films. A cleaning solution used in the third process of cleaning the patterned conductor films is a mixed solution of quaternary ammonium hydroxide represented by general formula, [(R1)nN(R)4-n]+OH- (R1 is a 1-2C alkyl group, R is a 1-2C alkyl group or a 1-2C hydroxy-substituted alkyl group, and R1 and R may be identical to each other or different from each other. n is an integer of 1 to 3), a hydrogen peroxide solution, and pure water.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、電極もしくは配線に高融点金属窒化物を
用いる半導体装置の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using a refractory metal nitride for an electrode or a wiring.

【0002】[0002]

【従来の技術】集積回路を構成するMOSFET(Metal Oxide
Semiconductor Field Effect Transistor:MOS型電解
効果トランジスタ)のゲート電極は、一般的には多結晶
シリコンにより構成されていた。しかし、LSIの高集積
化によってゲート電極のゲート長が短くなるのに伴い、
ゲート電極の配線抵抗が増大し、これによる信号伝搬速
度の遅延が問題になっている。そのため、多結晶シリコ
ンよりも低抵抗な材料であるWSi2、TiSi2、MoSi2等の高
融点金属とシリコンの合金(シリサイド)を用い、この
シリサイド層と多結晶シリコン層を重ねて、2層構造の
ゲート電極にすることが提案されている。
2. Description of the Related Art MOSFETs (Metal Oxide) forming integrated circuits
The gate electrode of a Semiconductor Field Effect Transistor (MOS type field effect transistor) was generally made of polycrystalline silicon. However, as the gate length of the gate electrode becomes shorter due to the higher integration of LSI,
The wiring resistance of the gate electrode is increased, which causes a problem of delay in signal propagation speed. Therefore, using an alloy (silicide) of silicon and a refractory metal such as WSi 2 , TiSi 2 , or MoSi 2 which is a material having a lower resistance than polycrystalline silicon, the silicide layer and the polycrystalline silicon layer are stacked to form two layers. It has been proposed to use a gate electrode having a structure.

【0003】多結晶シリコンと珪化タングステンの2層
構造を有するゲート電極の製造方法の一例を図1(a)
〜(c)を参照して説明する。
FIG. 1A shows an example of a method of manufacturing a gate electrode having a two-layer structure of polycrystalline silicon and tungsten silicide.
This will be described with reference to (c).

【0004】まず、シリコン基板11上に素子分離のた
めのフィールド酸化膜13、p型ウエル層12を形成す
る。次にゲート酸化膜14を熱酸化法によって形成する
(図1(a))。
First, a field oxide film 13 for element isolation and a p-type well layer 12 are formed on a silicon substrate 11. Next, a gate oxide film 14 is formed by a thermal oxidation method (FIG. 1A).

【0005】その後、この上に多結晶シリコン膜15、
珪化タングステン膜16、酸化膜17、窒化シリコン膜
18を化学的気相堆積法(以下CVD法と記述)により成
膜する(図1(b))。
Thereafter, a polycrystalline silicon film 15,
A tungsten silicide film 16, an oxide film 17, and a silicon nitride film 18 are formed by a chemical vapor deposition method (hereinafter referred to as a CVD method) (FIG. 1B).

【0006】次に、通常のホトリソグラフィ法によりパ
ターニングを行い、ドライエッチングにより多結晶シリ
コン膜15、珪化タングステン膜16、酸化膜17およ
び窒化シリコン膜18の計4層をゲート電極の形状に加
工する(図1(c))。
Next, patterning is performed by a usual photolithography method, and a total of four layers of a polycrystalline silicon film 15, a tungsten silicide film 16, an oxide film 17 and a silicon nitride film 18 are processed into a shape of a gate electrode by dry etching. (FIG. 1 (c)).

【0007】ゲート電極形成後、一般的に用いられてい
る洗浄液、例えば、アンモニア水と過酸化水素水と超純
水の混合溶液で洗浄を行う。これは前記ドライエッチン
グ時に、ホトレジストおよびドライエッチングに使用さ
れたガスおよびゲート電極を構成している材料が反応し
て、ゲート電極の側壁に生成する化合物やドライエッチ
ング時に発生したパーティクルを除去するためである。
After forming the gate electrode, cleaning is performed with a generally used cleaning liquid, for example, a mixed solution of aqueous ammonia, hydrogen peroxide and ultrapure water. This is because during the dry etching, the photoresist and the gas used for the dry etching and the material constituting the gate electrode react to remove compounds generated on the sidewalls of the gate electrode and particles generated during the dry etching. is there.

【0008】しかし、LSIの高集積化がさらに進むと、
上記2層構造のゲート電極よりもさらに低抵抗なゲート
電極が必要であり、そのような要求を満たすゲート電極
材料としてタングステンが注目されている。その一例と
して、K.Kasaiらは「W/WNx/Poly−Si Gate Technolog
y for Future High Speed Deep Submicron CMOS LSI
s」、1994インタナショナル・エレクトロン・デバ
イス・コンファレンス(International Electron Devic
e Conference)において、多結晶シリコン層と窒化タン
グステン層とタングステン層の3層構造を有するMOSFET
を提案している。この構造において、窒化タングステン
層は、多結晶シリコン層とタングステン層とが反応して
抵抗の高いシリサイド層を形成するのを防止するために
配置されている。なお、窒化タングステン層は反応性ス
パッタリング法により堆積されている。
However, as the degree of integration of LSI further increases,
A gate electrode having a lower resistance than the gate electrode having the two-layer structure is required, and tungsten is attracting attention as a gate electrode material satisfying such a requirement. As an example, K. Kasai et al., “W / WNx / Poly-Si Gate Technolog
y for Future High Speed Deep Submicron CMOS LSI
s ", 1994, International Electron Device Conference
e Conference), a MOSFET with a three-layer structure consisting of a polycrystalline silicon layer, a tungsten nitride layer, and a tungsten layer
Has been proposed. In this structure, the tungsten nitride layer is disposed to prevent the polycrystalline silicon layer and the tungsten layer from reacting to form a high-resistance silicide layer. Note that the tungsten nitride layer is deposited by a reactive sputtering method.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、発明者
らの研究によると、上述の多結晶シリコン層と窒化タン
グステン層とタングステン層の3層構造のゲート電極を
有するMOSFETを製造する場合、ゲート電極形成後の洗浄
において、窒化タングステン層の洗浄液に対する耐性が
問題になることがわかった。すなわち、一般的に知られ
た方法で、この3層構造のゲート電極を有するMOSFETを
製造する場合、窒化タングステン層が洗浄液に溶解して
消失してしまう可能性がある。これをさらに図2(a)〜
(c)を用いて説明する。一般的に知られた方法で、この
3層構造のゲート電極を有するMOSFETを製造する場合、
まず、シリコン基板21上に素子分離のためのフィール
ド酸化膜23、p型ウエル層22を形成する。次にゲー
ト酸化膜24を熱酸化法によって形成した後、この上に
多結晶シリコン膜25を化学的気相堆積法(以下CVD法
と記述)により堆積させる(図2(a))。
However, according to the study by the inventors, when manufacturing a MOSFET having a gate electrode having a three-layer structure of the above-mentioned polycrystalline silicon layer, tungsten nitride layer and tungsten layer, it is difficult to form a gate electrode. In the subsequent cleaning, it has been found that the resistance of the tungsten nitride layer to the cleaning solution becomes a problem. That is, when a MOSFET having the three-layered gate electrode is manufactured by a generally known method, the tungsten nitride layer may be dissolved in the cleaning solution and disappear. This is further shown in FIG.
This will be described using (c). When manufacturing a MOSFET having this three-layered gate electrode by a generally known method,
First, a field oxide film 23 for element isolation and a p-type well layer 22 are formed on a silicon substrate 21. Next, after forming a gate oxide film 24 by a thermal oxidation method, a polycrystalline silicon film 25 is deposited thereon by a chemical vapor deposition method (hereinafter referred to as a CVD method) (FIG. 2A).

【0010】この多結晶シリコン膜25の上に窒化タン
グステン膜26、タングステン膜27をスパッタ法によ
り成膜する。この後タングステン膜27上にプラズマCV
D法により窒化シリコン膜28を成膜する(図2(b))。
On this polycrystalline silicon film 25, a tungsten nitride film 26 and a tungsten film 27 are formed by a sputtering method. Thereafter, the plasma CV is formed on the tungsten film 27.
A silicon nitride film 28 is formed by the method D (FIG. 2B).

【0011】次に、通常のホトリソグラフィ法によりパ
ターニングを行い、ドライエッチングにより多結晶シリ
コン膜25、窒化タングステン膜26、タングステン膜
27および窒化シリコン膜28の計4層をゲート電極の
形状に加工する(図2(c))。ドライエッチング中に
は、エッチング用のガスとレジストあるいはゲート電極
を構成している3層の材料が反応して化合物を生成し、
この化合物がゲート電極の側壁に付着する。そのため、
ドライエッチング終了後に、図2(c)の基板の洗浄を行
い、ゲート電極の側壁に付着している生成物膜を除去す
る。
Next, patterning is performed by a usual photolithography method, and a total of four layers of a polycrystalline silicon film 25, a tungsten nitride film 26, a tungsten film 27 and a silicon nitride film 28 are processed by dry etching into a shape of a gate electrode. (FIG. 2 (c)). During the dry etching, the gas for etching and the material of the three layers constituting the resist or the gate electrode react to generate a compound,
This compound adheres to the side wall of the gate electrode. for that reason,
After completion of the dry etching, the substrate shown in FIG. 2C is washed to remove a product film attached to the side wall of the gate electrode.

【0012】その後、p型ウエル層22中にソース領域
およびドレイン領域を形成し、ソース電極、ドレイン電
極、絶縁層等を形成してMOSFETを完成させる。
Thereafter, a source region and a drain region are formed in the p-type well layer 22, and a source electrode, a drain electrode, an insulating layer and the like are formed to complete the MOSFET.

【0013】発明者らの評価によると、上述の洗浄工程
において、半導体製造プロセスで一般的に用いられてい
る洗浄液、例えば、アンモニア水と過酸化水素水と超純
水の混合溶液、塩酸と過酸化水素水と超純水の混合溶
液、あるいはフッ化水素酸と過酸化水素水と超純水との
混合溶液を用いた場合、窒化タングステン膜26は、上
記洗浄液に容易に溶解してしまうことがわかった。その
ため、洗浄工程において、窒化タングステン膜26が、
ゲート電極の側面からエッチングされたり、最悪の場合
には、窒化タングステン膜26より上層が消失する場合
があり、デバイス特性の劣化を招くという問題点があ
る。
According to the evaluations of the inventors, in the above-mentioned cleaning step, cleaning liquids generally used in a semiconductor manufacturing process, for example, a mixed solution of ammonia water, hydrogen peroxide water and ultrapure water, and hydrochloric acid and hydrogen peroxide are used. When a mixed solution of hydrogen oxide water and ultrapure water or a mixed solution of hydrofluoric acid, hydrogen peroxide solution and ultrapure water is used, the tungsten nitride film 26 is easily dissolved in the cleaning solution. I understood. Therefore, in the cleaning step, the tungsten nitride film 26
In the worst case, etching may be performed from the side surface of the gate electrode, or the upper layer of the tungsten nitride film 26 may be lost, which causes a problem that device characteristics are deteriorated.

【0014】本発明は、上記問題に鑑みてなされたもの
であり、電極もしくは配線に高融点金属窒化物を用いる
半導体装置の製造方法であって、電極もしくは配線形成
後の洗浄時に、高融点金属窒化物のエッチングが抑制可
能な半導体装置の製造方法を提供することにある。
The present invention has been made in view of the above problems, and is a method of manufacturing a semiconductor device using a high melting point metal nitride for an electrode or a wiring. It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of suppressing nitride etching.

【0015】[0015]

【課題を解決するための手段】前記目的を達成するため
に本発明は、半導体基板上に、高融点金属窒化膜を含む
複数層の導体膜を形成する工程と、前記導体膜を所望の
形状にパターニングする加工工程と、加工された前記導
体膜を洗浄する工程とを有し、前記洗浄工程で使用する
洗浄液として、少なくとも一般式
In order to achieve the above object, the present invention provides a process for forming a plurality of conductive films including a refractory metal nitride film on a semiconductor substrate, and forming the conductive film into a desired shape. A processing step of patterning, and a step of cleaning the processed conductor film, the cleaning liquid used in the cleaning step, at least a general formula

【0016】[0016]

【化2】 Embedded image

【0017】(R1は炭素数1〜2のアルキル基、Rは炭
素数1〜2のアルキル基または炭素数1〜2のヒドロキ
シ置換アルキル基を表し、R1,Rはそれぞれ同一であっ
ても異なっていても良い。nは1〜3の整数。)で表さ
れる第4級アンモニウム水酸化物および過酸化水素水お
よび純水を含有する混合液で洗浄を行う事により、洗浄
時の高融点金属窒化膜のエッチングを防止するようにし
たものである。ここで高融点金属窒化膜とは、窒化チタ
ン、窒化タングステン、窒化タンタルなどが挙げられ
る。
(R 1 is an alkyl group having 1 to 2 carbon atoms, R is an alkyl group having 1 to 2 carbon atoms or a hydroxy-substituted alkyl group having 1 to 2 carbon atoms, and R 1 and R are the same and N is an integer of 1 to 3). By washing with a mixed solution containing a quaternary ammonium hydroxide, a hydrogen peroxide solution, and pure water, This is to prevent the etching of the refractory metal nitride film. Here, the refractory metal nitride film includes titanium nitride, tungsten nitride, tantalum nitride, and the like.

【0018】本発明の半導体装置の洗浄液に使用される
第4級アンモニウム水酸化物としては、テトラメチルア
ンモニウムハイドロオキサイド、テトラエチルアンモニ
ウムハイドロオキサイド、トリメチルエチルアンモニウ
ムハイドロオキサイド、ジメチルジエチルアンモニウム
ハイドロオキサイド、トリエチルメチルアンモニウムハ
イドロオキサイド、トリメチル(2−ヒドロキシエチ
ル)アンモニウムハイドロオキサイド等が挙げられる。
The quaternary ammonium hydroxide used in the cleaning solution for the semiconductor device of the present invention includes tetramethylammonium hydroxide, tetraethylammonium hydroxide, trimethylethylammonium hydroxide, dimethyldiethylammonium hydroxide, triethylmethylammonium. Hydroxide, trimethyl (2-hydroxyethyl) ammonium hydroxide and the like can be mentioned.

【0019】これら第4級アンモニウム水酸化物のなか
では、R1およびRの炭素数が小さい方が好ましく、特に
テトラメチルアンモニウムハイドロオキサイド(以下TM
AHと記述)が好適である。
Among these quaternary ammonium hydroxides, it is preferable that R 1 and R have a small number of carbon atoms, especially tetramethyl ammonium hydroxide (hereinafter referred to as TM).
AH) is preferred.

【0020】本発明の半導体装置の洗浄液である第4級
アンモニウム水酸化物および過酸化水素水および超純水
の混合液としては、第4級アンモニウム水酸化物濃度は
全溶液中0.05〜0.3mol/L、過酸化水素水濃度は全溶液
中0.1mol/L以下にすることが望ましい。その理由とし
て、第4級アンモニウム水酸化物濃度が低すぎる場合に
は、高融点金属窒化膜のエッチング速度は抑制される
が、目的の洗浄効果が得られないからである。一方第4
級アンモニウム水酸化物濃度が高い場合には、高融点金
属窒化膜はほとんどエッチングされないが、シリコンや
多結晶シリコンの面あれが発生し、洗浄効果が損なわれ
るためである。また、過酸化水素水は前述したシリコン
や多結晶シリコンの面あれを防止するために必要である
が、過酸化水素水濃度が高い場合には、高融点金属窒化
膜のエッチング速度が速く、高融点金属窒化膜が消失す
る畏れがあるからである。
The mixed solution of the quaternary ammonium hydroxide, the hydrogen peroxide solution and the ultrapure water, which is the cleaning solution for the semiconductor device of the present invention, has a quaternary ammonium hydroxide concentration of 0.05 to 0.3 mol in the whole solution. / L and the concentration of hydrogen peroxide solution are desirably 0.1 mol / L or less in the whole solution. The reason is that, when the quaternary ammonium hydroxide concentration is too low, the etching rate of the refractory metal nitride film is suppressed, but the desired cleaning effect cannot be obtained. While the fourth
When the concentration of ammonium hydroxide is high, the refractory metal nitride film is hardly etched, but the surface of silicon or polycrystalline silicon is roughened and the cleaning effect is impaired. Hydrogen peroxide solution is necessary to prevent the above-described surface roughness of silicon and polycrystalline silicon. However, when the concentration of hydrogen peroxide solution is high, the etching rate of the refractory metal nitride film is high and high. This is because the melting point metal nitride film may disappear.

【0021】[0021]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0022】(第1の実施形態)第4級アンモニウム水
酸化物と過酸化水素水および超純水混合液の窒化タング
ステン膜に対するエッチング速度の結果を図3に示す。
なお、前記混合液中の過酸化水素水濃度は0.02 mol/L
で一定とし、窒化タングステン膜のエッチング量は、触
針式段差計(検出下限50Å)で測定した。
(First Embodiment) FIG. 3 shows the results of etching rates of a mixed solution of quaternary ammonium hydroxide, hydrogen peroxide and ultrapure water on a tungsten nitride film.
The concentration of aqueous hydrogen peroxide in the mixture was 0.02 mol / L.
, And the etching amount of the tungsten nitride film was measured by a stylus type step meter (detection lower limit: 50 °).

【0023】第4級アンモニウム水酸化物濃度が0.004
mol/L以下の領域では、窒化タングステン膜のエッチン
グ速度は、第4級アンモニウム水酸化物の種類に関わら
ず、濃度の増加に伴い速くなる。しかし、第4級アンモ
ニウム水酸化物濃度が0.004mol/Lより濃い領域では、
窒化タングステン膜のエッチングに対する挙動は第4級
アンモニウム水酸化物の種類により異なっている。
The quaternary ammonium hydroxide concentration is 0.004
In the region of mol / L or less, the etching rate of the tungsten nitride film increases as the concentration increases, regardless of the type of the quaternary ammonium hydroxide. However, in the region where the quaternary ammonium hydroxide concentration is higher than 0.004 mol / L,
The behavior of the tungsten nitride film for etching differs depending on the type of quaternary ammonium hydroxide.

【0024】第4級アンモニウムイオンの窒素原子に結
合している官能基の炭素数が2以下の場合、すなわち、
テトラメチルアンモニウムハイドロオキサイド、テトラ
エチルアンモニウムハイドロオキサイド、およびコリン
などでは、第4級アンモニウム水酸化物濃度の増加に伴
い窒化タングステン膜のエッチング速度は遅くなる。ま
た、第4級アンモニウムイオンの窒素原子に結合してい
る官能基の炭素数が3である、テトラプロピルアンモニ
ウムハイドロオキサイドでは、0.004〜0.05 mol/Lの濃
度領域では、前記の炭素数が2以下の3つの物質と同様
の挙動を示すが、0.05 mol/L以上では再びエッチング
速度が増加する。第4級アンモニウムイオンの窒素原子
に結合している官能基の炭素数が4である、テトラブチ
ルアンモニウムハイドロオキサイドは、0.004〜0.01 mo
l/Lでは、テトラブチルアンモニウムハイドロオキサイ
ドの濃度と伴にエッチング速度も増加するが、0.01 mol
/L以上ではエッチング速度は一定になる。
When the number of carbon atoms of the functional group bonded to the nitrogen atom of the quaternary ammonium ion is 2 or less,
In the case of tetramethylammonium hydroxide, tetraethylammonium hydroxide, choline, and the like, the etching rate of the tungsten nitride film decreases as the quaternary ammonium hydroxide concentration increases. In the case of tetrapropylammonium hydroxide, in which the functional group bonded to the nitrogen atom of the quaternary ammonium ion has 3 carbon atoms, the carbon number is 2 or less in the concentration range of 0.004 to 0.05 mol / L. However, the etching rate increases again at 0.05 mol / L or more. Tetrabutylammonium hydroxide in which the functional group bonded to the nitrogen atom of the quaternary ammonium ion has 4 carbon atoms is 0.004 to 0.01 mo
In 1 / L, the etching rate increases with the concentration of tetrabutylammonium hydroxide.
Above / L, the etching rate is constant.

【0025】窒化タングステン膜に対するエッチング挙
動が、第4級アンモニウム水酸化物の種類あるいは濃度
によって異なる原因については現在の所不明であるが、
特定の濃度領域で窒化タングステン膜のエッチングが抑
制されているのは、第4級アンモニウムイオンが窒化タ
ングステン表面に吸着してエッチングを阻害しているた
めだと推測される。また、特定の大きさ以上の第4級ア
ンモニウムイオンでは、窒化タングステン表面の吸着密
度が小さくなるために、エッチングが十分に抑制されな
くなると思われる。
It is unknown at present why the etching behavior of the tungsten nitride film varies depending on the type or concentration of the quaternary ammonium hydroxide.
It is presumed that the reason why the etching of the tungsten nitride film is suppressed in the specific concentration region is that quaternary ammonium ions are adsorbed on the surface of the tungsten nitride and hinder the etching. In addition, with quaternary ammonium ions having a specific size or more, it is considered that the etching density is not sufficiently suppressed because the adsorption density on the surface of the tungsten nitride decreases.

【0026】洗浄時間5分、0.2μm幅の電極または配線
に対するエッチングの影響を想定した場合、窒化タング
ステン膜のエッチング速度は20Å/min以下であること
が望ましいと考えられる。そのため、前述の条件を満足
する第4級アンモニウム水酸化物(TMAH、テトラエチル
アンモニウムハイドロオキサイド、コリンなど)濃度
は、少なくとも0.05 mol/L以上必要である。また、コ
スト面も考慮すると、前記第4級アンモニウム水酸化物
は0.05〜0.3 mol/Lの濃度領域で使用することが好まし
い。
Assuming that the cleaning time is 5 minutes and the effect of etching on an electrode or wiring having a width of 0.2 μm is considered, it is considered that the etching rate of the tungsten nitride film is desirably 20 ° / min or less. Therefore, the concentration of a quaternary ammonium hydroxide (TMAH, tetraethylammonium hydroxide, choline, etc.) satisfying the above conditions must be at least 0.05 mol / L or more. In consideration of cost, the quaternary ammonium hydroxide is preferably used in a concentration range of 0.05 to 0.3 mol / L.

【0027】(第2の実施形態)本発明の洗浄液および
従来洗浄液のSiパーティクル除去力の評価結果について
説明する。
(Second Embodiment) The evaluation results of the cleaning liquid of the present invention and the conventional cleaning liquid on the Si particle removing power will be described.

【0028】本発明の洗浄液の一例として、半導体工業
用テトラメチルアンモニウムハイドロオキサイド(以下
TMAHと記述)、過酸化水素水、超純水の混合液(全溶液
中のTMAHおよび過酸化水素水の濃度は各々、0.1mol/
L、0.02mol/L)、また、従来洗浄液としてアンモニア
水、過酸化水素水、超純水の混合液(全溶液中のアンモ
ニア濃度、過酸化水素水濃度はそれぞれ0.8、0.02mol/
L)を用いた。また、評価用のSiパーティクル付着ウエ
ハは、Siパーティクルを分散させた0.5wt%HF液中に、6
インチ自然酸化膜付きウエハを10分間浸漬して作製し
た。
As an example of the cleaning solution of the present invention, tetramethylammonium hydroxide for semiconductor industry (hereinafter referred to as “tetramethylammonium hydroxide”)
TMAH), a mixture of hydrogen peroxide and ultrapure water (concentrations of TMAH and hydrogen peroxide in the whole solution were 0.1 mol /
L, 0.02 mol / L) and a mixture of ammonia water, hydrogen peroxide solution, and ultrapure water as conventional cleaning liquids (the ammonia concentration and hydrogen peroxide solution concentration in the whole solution are 0.8, 0.02 mol / L, respectively)
L) was used. The Si particle-adhered wafer for evaluation was prepared in a 0.5 wt% HF solution in which Si particles were dispersed.
A wafer with an inch natural oxide film was immersed for 10 minutes.

【0029】洗浄の評価はSiパーティクル付着ウエハを
40℃の洗浄液に5分間浸漬洗浄後、超純水で10分間オー
バーフローリンスして乾燥させ、洗浄前後の0.2μm以上
のパーティクル数を異物検査装置で測定し、パーティク
ル除去率を算出して比較した。
The evaluation of cleaning was performed on a wafer with Si particles attached.
After immersion cleaning in a cleaning liquid at 40 ° C. for 5 minutes, overflow rinsing with ultrapure water for 10 minutes and drying, the number of particles of 0.2 μm or more before and after cleaning was measured with a foreign matter inspection device, and the particle removal ratio was calculated and compared. .

【0030】その結果、表1に示すように、Siパーティ
クルの除去率は、本発明の洗浄液であるTMAH、過酸化水
素水、超純水の混合溶液の方が、従来洗浄液のアンモニ
ア水、過酸化水素水、超純水の混合溶液より高く、従来
洗浄液よりパーティクル除去力が優れていることが明ら
かとなった。
As a result, as shown in Table 1, the removal rate of the Si particles was higher in the mixed solution of TMAH, hydrogen peroxide solution and ultrapure water, which was the cleaning solution of the present invention, in the ammonia solution and in the cleaning solution of the conventional cleaning solution. It is higher than the mixed solution of hydrogen oxide water and ultrapure water, and it is clear that the particle removing power is superior to the conventional cleaning liquid.

【0031】[0031]

【表1】 [Table 1]

【0032】(第3の実施形態)本実施の形態では、ゲ
ート電極として、窒化タングステンを含む3層膜を用い
るMOS型電解効果トランジスタ(MOSFET)の製造方法に
ついて説明する。
(Third Embodiment) In this embodiment, a method for manufacturing a MOS field effect transistor (MOSFET) using a three-layer film containing tungsten nitride as a gate electrode will be described.

【0033】まず、図2(a)の様にシリコン基板21上
に素子分離のためのフィールド酸化膜23を公知の方法
により形成した後、p型ウエル層22を形成する。さら
に、フィールド酸化膜23の間のシリコン基板21の表
面を熱酸化することにより、膜厚が10nm程度のシリコン
酸化膜を形成する。このシリコン酸化膜をゲート酸化膜
24と呼ぶ。次に、ゲート酸化膜24上にリンをドープ
した多結晶シリコン膜25を化学的気相堆積法(CVD)
により100nm程度堆積させる(図2(a))。
First, as shown in FIG. 2A, after a field oxide film 23 for element isolation is formed on a silicon substrate 21 by a known method, a p-type well layer 22 is formed. Further, the surface of the silicon substrate 21 between the field oxide films 23 is thermally oxidized to form a silicon oxide film having a thickness of about 10 nm. This silicon oxide film is called a gate oxide film 24. Next, a polycrystalline silicon film 25 doped with phosphorus is formed on the gate oxide film 24 by chemical vapor deposition (CVD).
(FIG. 2A).

【0034】次に、多結晶シリコン膜25上にスパッタ
法により、窒化タングステン膜26およびタングステン
膜27をそれぞれ10nm、100nmの膜厚で順に成膜する。
このスパッタの際のターゲットとしては、窒化タングス
テン膜26およびタングステン膜27ともタングステン
を用いる。そして、窒化タングステン膜26の成膜時に
は、プラズマ中に窒素ガスを導入し、タングステンを窒
化して堆積させる。次にタングステン膜27上にプラズ
マCVD法により、400℃程度の低温で窒化シリコン膜28
を200nmの膜厚で成膜する(図2(b))。
Next, a tungsten nitride film 26 and a tungsten film 27 are formed on the polycrystalline silicon film 25 by sputtering at a thickness of 10 nm and 100 nm, respectively.
As a target at the time of this sputtering, tungsten is used for both the tungsten nitride film 26 and the tungsten film 27. When the tungsten nitride film 26 is formed, nitrogen gas is introduced into the plasma to nitride and deposit tungsten. Next, the silicon nitride film 28 is formed on the tungsten film 27 at a low temperature of about 400 ° C. by a plasma CVD method.
Is formed to a thickness of 200 nm (FIG. 2B).

【0035】次に、通常のホトリソグラフィ法によりパ
ターニングを行い、ドライエッチングにより多結晶シリ
コン膜25、窒化タングステン膜26、タングステン膜
27および窒化シリコン膜28の計4層をゲート電極の
形状に加工する(図2(c))。これらの4層のうち、多
結晶シリコン膜25、窒化タングステン膜26、タング
ステン膜27の3層がゲート電極29として機能する。
なお、ドライエッチングの際に、エッチング用のガスと
レジストあるいはゲート電極を構成している3層の材料
とが反応して化合物を生成し、この化合物がゲート電極
の壁に付着するため、ドライエッチング終了後に、図2
(c)の基板の洗浄を行い、ゲート電極の側壁に付着して
いる生成物の膜、およびドライエッチング中に発生した
パーティクル等を除去する。洗浄は、電子工業用22wt%
テトラメチルアンモニウムハイドロオキサイド(TMA
H)、および電子工業用30wt%過酸化水素水および超純水
の混合溶液を使用した。全溶液中のTMAHおよび過酸化水
素水の濃度は各々、0.1mol/L、0.02mol/Lとし、40℃
に加温した前記溶液中に、図2(c)に示したゲート電極
をパターニングしたウエハを5分間浸漬して洗浄した。
洗浄後、超純水中で10分間オーバーフローリンスを行い
乾燥させた。
Next, patterning is performed by a usual photolithography method, and a total of four layers of a polycrystalline silicon film 25, a tungsten nitride film 26, a tungsten film 27, and a silicon nitride film 28 are processed into a shape of a gate electrode by dry etching. (FIG. 2 (c)). Of these four layers, three layers of a polycrystalline silicon film 25, a tungsten nitride film 26, and a tungsten film 27 function as the gate electrode 29.
At the time of dry etching, the etching gas and the resist or the material of the three layers constituting the gate electrode react with each other to generate a compound, and this compound adheres to the gate electrode wall. After finishing, Figure 2
(c) The substrate is washed to remove a product film adhering to the side wall of the gate electrode, particles generated during dry etching, and the like. Cleaning is 22wt% for electronics industry
Tetramethylammonium hydroxide (TMA
H), and a mixed solution of 30 wt% hydrogen peroxide solution and ultrapure water for electronics industry. The concentrations of TMAH and hydrogen peroxide in the whole solution were 0.1 mol / L and 0.02 mol / L, respectively,
The wafer on which the gate electrode was patterned as shown in FIG. 2C was immersed in the solution heated for 5 minutes to be washed.
After the washing, overflow rinsing was performed in ultrapure water for 10 minutes, followed by drying.

【0036】その後、図4(d)の様に、p型ウエル層22
中に、n(+)型ソース領域30とn(+)型ドレイン領域31
とを形成するとともに、多結晶シリコン膜25、窒化タ
ングステン膜26、タングステン膜27および窒化シリ
コン膜28の4層の側面を窒化シリコン膜32で被覆す
る。そしてさらに、全面を絶縁膜33で覆った後、n(+)
型ソース領域30とn(+)型ドレイン領域31にそれぞれ
達するソース電極34およびドレイン電極35を形成
し、MOSFETを完成させる(図4(e))。
Thereafter, as shown in FIG. 4D, the p-type well layer 22 is formed.
Inside, an n (+) type source region 30 and an n (+) type drain region 31
And the side surfaces of the four layers of the polycrystalline silicon film 25, the tungsten nitride film 26, the tungsten film 27, and the silicon nitride film 28 are covered with the silicon nitride film 32. After further covering the entire surface with the insulating film 33, n (+)
A source electrode 34 and a drain electrode 35 that reach the type source region 30 and the n (+) type drain region 31, respectively, are formed to complete the MOSFET (FIG. 4E).

【0037】確認のため、洗浄工程後のゲート電極29
の断面をSEM(走査型電子顕微鏡)で観察した結果、多
結晶シリコン膜25、窒化タングステン膜26、および
タングステン膜27の側壁はほとんどエッチングされて
おらず、ゲート電極29の形状に問題はなかった。
For confirmation, the gate electrode 29 after the cleaning step
As a result of observing the cross section of the polycrystalline silicon film with a scanning electron microscope (SEM), the side walls of the polycrystalline silicon film 25, the tungsten nitride film 26, and the tungsten film 27 were hardly etched, and there was no problem in the shape of the gate electrode 29. .

【0038】また、比較のために、上記洗浄工程の洗浄
液として、TMAH、過酸化水素水、超純水の混合溶液の代
わりに、アンモニア水および過酸化水素水および超純水
の混合溶液を使用して同様の評価を行った。なお全溶液
中のアンモニア濃度、過酸化水素水濃度はそれぞれ0.
8、0.02mol/Lとし、40℃で5分間洗浄した。洗浄後の
ゲート電極29の断面をSEMで観察した結果、窒化タン
グステン膜26が洗浄液により完全にエッチングされて
おり、窒化タングステン膜26、およびタングステン膜
27、および窒化シリコン膜28の3層は、消失してい
た。
For comparison, a mixed solution of ammonia water, a hydrogen peroxide solution and ultrapure water was used instead of a mixed solution of TMAH, hydrogen peroxide solution and ultrapure water as the cleaning solution in the above cleaning step. The same evaluation was performed. In addition, the ammonia concentration and the hydrogen peroxide solution concentration in all the solutions are each 0.
8, and 0.02 mol / L, and washed at 40 ° C. for 5 minutes. As a result of observing the cross section of the gate electrode 29 after cleaning by SEM, the tungsten nitride film 26 was completely etched by the cleaning solution, and the three layers of the tungsten nitride film 26, the tungsten film 27, and the silicon nitride film 28 disappeared. Was.

【0039】(第4の実施形態)本実施の形態では、窒
化チタンを含む配線の製造方法について説明する。
(Fourth Embodiment) In this embodiment, a method for manufacturing a wiring containing titanium nitride will be described.

【0040】まず、MOS型半導体素子(図示せず)が形
成されたSi基板11上に、CVD酸化珪素膜51を形成し
た後、CVD酸化珪素膜51の上に厚さ500Åの窒化チ
タン膜52、厚さ1500Åのスパッタタングステン膜5
3、厚さ1500ÅのCVDタングステン膜54および反射
防止膜として厚さ500Åの窒化チタン膜55を形成する
(図5(a))。
First, after a CVD silicon oxide film 51 is formed on a Si substrate 11 on which a MOS type semiconductor element (not shown) is formed, a titanium nitride film 52 having a thickness of 500 ° is formed on the CVD silicon oxide film 51. , 1500 mm thick sputtered tungsten film 5
3. A 1500 .ANG. Thick CVD tungsten film 54 and a 500 .mu.m thick titanium nitride film 55 are formed as an antireflection film (FIG. 5A).

【0041】次に、窒化チタン膜55上に厚さ1μmのポ
ジ型レジスト層56を設けた後、通常のホトリソグラフ
ィ法によりパターニングを行った(図5(b))。
Next, after a positive resist layer 56 having a thickness of 1 μm was provided on the titanium nitride film 55, patterning was performed by ordinary photolithography (FIG. 5B).

【0042】次に、レジストパターンをマスクとして、
窒化チタン膜55、タングステン膜53、54、窒化チ
タン膜52をドライエッチングにより加工し、金属配線
を形成した(図5(c))。なお、配線の側壁にはドライ
エッチング時にレジストおよびドライエッチングガスお
よび配線材料が反応して堆積物57が生成する。
Next, using the resist pattern as a mask,
The titanium nitride film 55, the tungsten films 53 and 54, and the titanium nitride film 52 were processed by dry etching to form metal wiring (FIG. 5C). The resist, the dry etching gas, and the wiring material react on the side wall of the wiring during dry etching to form a deposit 57.

【0043】次に、ドライエッチング後のレジストパタ
ーンを、酸素ガスを用いたプラズマにより灰化処理して
除去した(図5(d))。
Next, the resist pattern after the dry etching was removed by ashing treatment using plasma using oxygen gas (FIG. 5D).

【0044】次に、本発明の洗浄液であるTMAH、過酸化
水素水、超純水の混合液(40℃、全溶液中のTMAH濃度お
よび過酸化水素濃度はそれぞれ0.1mol/L、0.02mol/
L)で10分間洗浄した。その結果、配線加工後の側壁に
生成した堆積物57は除去され、なおかつ、配線のエッ
チングも見られなかった(図5(e))。比較のため、上
記洗浄液の代わりにアンモニア水、過酸化水素水、超純
水の混合液で洗浄を行ったところ、配線の側壁堆積物5
7の除去が不十分であったり、窒化タングステン膜5
2、55やタングステン膜53、54が消失している箇
所が見られた。
Next, a mixed solution of TMAH, hydrogen peroxide solution and ultrapure water as the cleaning solution of the present invention (40 ° C., the TMAH concentration and the hydrogen peroxide concentration in the whole solution were 0.1 mol / L and 0.02 mol / L, respectively)
L) for 10 minutes. As a result, the deposit 57 formed on the side wall after the wiring processing was removed, and no etching of the wiring was observed (FIG. 5E). For comparison, cleaning was performed with a mixed solution of ammonia water, hydrogen peroxide solution, and ultrapure water instead of the above cleaning solution.
7 is insufficiently removed or the tungsten nitride film 5 is removed.
2, 55 and portions where the tungsten films 53 and 54 disappeared were observed.

【0045】[0045]

【発明の効果】以上説明した様に、本発明によれば、窒
化タングステン、窒化チタン等の高融点金属窒化物を、
電極もしくは配線の構成材料の一つに用いた半導体装置
の製造において、電極または配線形成後に、第4級アン
モニウム水酸化物および過酸化水素水および超純水の混
合液で洗浄することにより、高融点金属窒化膜をエッチ
ングすることなく、電極もしくは配線形成時に生成した
堆積物およびパーティクルを除去する事が可能となるた
め、素子特性が安定で、信頼性の高い半導体装置を提供
することが出来る。
As described above, according to the present invention, a high melting point metal nitride such as tungsten nitride or titanium nitride is used.
In the manufacture of a semiconductor device used as one of the constituent materials of an electrode or a wiring, after formation of the electrode or the wiring, cleaning with a mixed solution of a quaternary ammonium hydroxide, a hydrogen peroxide solution, and ultrapure water is performed. Deposits and particles generated at the time of forming electrodes or wirings can be removed without etching the melting point metal nitride film, so that a highly reliable semiconductor device having stable element characteristics can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)は従来の一般的な方法によって、珪化
タングステン膜16および多結晶シリコン膜15の2層
構造のゲート電極を備えたMOSFETを形成する手順を示す
断面図。
FIGS. 1A to 1C are cross-sectional views showing a procedure for forming a MOSFET having a two-layered gate electrode of a tungsten silicide film 16 and a polycrystalline silicon film 15 by a conventional general method.

【図2】(a)〜(c)はタングステン膜27、窒化タングス
テン膜26および多結晶シリコン膜25の3層構造のゲ
ート電極を備えたMOSFETを形成する手順を示す断面図。
FIGS. 2A to 2C are cross-sectional views showing a procedure for forming a MOSFET having a gate electrode having a three-layer structure of a tungsten film 27, a tungsten nitride film 26, and a polycrystalline silicon film 25.

【図3】過酸化水素水濃度を一定にして、第4級アンモ
ニウム水酸化物濃度を変化させた場合の窒化タングステ
ン膜のエッチング速度を表す図。
FIG. 3 is a diagram showing an etching rate of a tungsten nitride film when a quaternary ammonium hydroxide concentration is changed while a hydrogen peroxide solution concentration is kept constant.

【図4】(d)、(e)はタングステン膜27、窒化タングス
テン膜26および多結晶シリコン膜25の3層構造のゲ
ート電極を備えたMOSFETを形成する手順を示す断面図。
FIGS. 4D and 4E are cross-sectional views showing a procedure for forming a MOSFET having a gate electrode having a three-layer structure of a tungsten film 27, a tungsten nitride film 26, and a polycrystalline silicon film 25.

【図5】窒化チタン膜55、タングステン膜53、54
窒化チタン膜52の3層構造からなる配線を形成する手
順を示す断面図。
FIG. 5 shows a titanium nitride film 55 and tungsten films 53 and 54.
FIG. 4 is a cross-sectional view showing a procedure for forming a wiring having a three-layer structure of a titanium nitride film 52.

【符号の説明】[Explanation of symbols]

11…シリコン基板、12…p型ウエル層、13…フィ
ールド酸化膜、14…ゲート酸化膜、15…多結晶シリ
コン膜、16…珪化タングステン膜、21…シリコン基
板、22…p型ウエル層、23…フィールド酸化膜、2
4…ゲート酸化膜、25…多結晶シリコン膜、26…窒
化タングステン膜、27…タングステン膜、28…窒化
シリコン膜、29…ゲート電極、30…n(+)型ソース領
域、31…n(+)型ドレイン領域、32…窒化シリコン
膜、33…絶縁膜、34…ソース電極、35…ドレイン
電極、51…酸化珪素膜、52…窒化チタン膜、53…
スパッタタングステン膜、54…CVDタングステン膜、
55…窒化チタン膜、56…ポジ型レジスト、57…側
壁堆積物。
11 silicon substrate, 12 p-type well layer, 13 field oxide film, 14 gate oxide film, 15 polycrystalline silicon film, 16 tungsten silicide film, 21 silicon substrate, 22 p-type well layer, 23 ... Field oxide film, 2
4 gate oxide film, 25 polycrystalline silicon film, 26 tungsten nitride film, 27 tungsten film, 28 silicon nitride film, 29 gate electrode, 30 n (+) type source region, 31 n (+) ) Type drain region, 32 ... silicon nitride film, 33 ... insulating film, 34 ... source electrode, 35 ... drain electrode, 51 ... silicon oxide film, 52 ... titanium nitride film, 53 ...
Sputtered tungsten film, 54 ... CVD tungsten film,
55: titanium nitride film, 56: positive resist, 57: sidewall deposit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/43 H01L 29/62 G 29/78 29/78 301G (72)発明者 佐伯 智則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 富岡 秀起 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 伊藤 雅樹 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 津金 賢 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 伊藤 晴夫 山口県下松市大字東豊井794番地 株式会 社日立製作所笠戸事業所内 (72)発明者 舟橋 倫正 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 4M104 BB01 BB40 CC05 DD37 DD42 DD65 FF13 5F033 HH04 HH19 HH33 HH34 MM08 QQ08 QQ10 QQ11 QQ19 QQ91 VV06 WW04 XX00 XX21 5F040 DA01 DC01 EC02 EC04 EC07 EK01 FA07 FA18 FC00 FC21──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 29/43 H01L 29/62 G 29/78 29/78 301G (72) Inventor Tomonori Saeki Yokohama, Kanagawa 292, Yoshidacho, Totsuka-ku, Japan Hitachi, Ltd. Production Technology Laboratory (72) Inventor Hideki Tomioka 3-16, Shinmachi, Ome-shi, Tokyo 3 Hitachi, Ltd.Device Development Center Co., Ltd. (72) Inventor Masaki Ito Tokyo 6-16-16 Shinmachi, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. (72) Inventor Ken Tsugane 6-16-16 Shinmachi, Ome-shi, Tokyo 3 Inside the Device Development Center, Hitachi, Ltd. (72) Inventor Ito Haruo Kadomatsu City, Yamaguchi Prefecture 794, Higashi-Toyoi Inside the Kasado Plant of Hitachi, Ltd. (72) Inventor Norimasa Funabashi 5-20-1, Kamizuhoncho, Kodaira-shi, Tokyo F-term in Hitachi Semiconductor Group 4M104 BB01 BB40 CC05 DD37 DD42 DD65 FF13 5F033 HH04 HH19 HH33 HH34 MM08 QQ08 QQ10 QQ11 QQ19 QQ91 VV06 WW04FXXXX XX00 DA01 DC01 EC02 EC04 EC07 EK01 FA07 FA18 FC00 FC21

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、高融点金属窒化膜を含
む複数層の導体膜を形成する工程と、前記導体膜を所望
の形状にパターニングする加工工程と、加工された前記
導体膜を洗浄する工程とを有し、前記洗浄工程で使用す
る洗浄液として、少なくとも、一般式 【化1】 (R1は炭素数1〜2のアルキル基、Rは炭素数1〜2の
アルキル基または炭素数1〜2のヒドロキシ置換アルキ
ル基を表し、R1,Rはそれぞれ同一であっても異なって
いても良い。nは1〜3の整数。)で表される第4級ア
ンモニウム水酸化物および過酸化水素水および純水を含
有する混合液で洗浄を行う事を特徴とする半導体装置製
造方法。
A step of forming a plurality of conductive films including a high melting point metal nitride film on a semiconductor substrate; a step of patterning the conductive film into a desired shape; and a step of cleaning the processed conductive film. And a cleaning solution used in the cleaning step is at least a compound represented by the general formula: (R 1 represents an alkyl group having 1 to 2 carbon atoms, R represents an alkyl group having 1 to 2 carbon atoms or a hydroxy-substituted alkyl group having 1 to 2 carbon atoms, and R 1 and R are different even if they are the same. Cleaning is performed with a mixed solution containing a quaternary ammonium hydroxide represented by the following formula (1), hydrogen peroxide solution, and pure water. .
【請求項2】 前記高融点金属窒化膜として窒化タング
ステン、または窒化チタン、または窒化タンタルを用い
ることを特徴とする請求項1記載の半導体装置製造方
法。
2. The method according to claim 1, wherein said refractory metal nitride film is made of tungsten nitride, titanium nitride, or tantalum nitride.
【請求項3】 前記洗浄液は、第4級アンモニウム水酸
化物濃度が0.05〜0.3mol/L、過酸化水素水濃度が0.1mo
l/L以下であることを特徴とする請求項1〜2記載の半
導体装置製造方法。
3. The cleaning solution has a quaternary ammonium hydroxide concentration of 0.05 to 0.3 mol / L and a hydrogen peroxide solution concentration of 0.1 mol / L.
3. The method according to claim 1, wherein the ratio is not more than 1 / L.
【請求項4】 前記第4級アンモニウム水酸化物として
テトラメチルアンモニウムハイドロオキサイドを用いる
ことを特徴とする請求項1〜3記載の半導体装置製造方
法。
4. The method according to claim 1, wherein said quaternary ammonium hydroxide is tetramethylammonium hydroxide.
【請求項5】 請求項1〜4に記載の半導体装置の製造
方法において、前記半導体装置は、電解効果型トランジ
スタであり、前記成膜工程は、前記導体膜として、多結
晶シリコン膜、窒化タングステン膜、タングステン膜、
もしくは多結晶シリコン膜、窒化チタン膜、タングステ
ン膜の3層を積層する工程であり、前記加工工程は、前
記導体膜をゲート電極の形状に加工する工程であること
を特徴とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein said semiconductor device is a field effect transistor, and said film forming step includes forming a polycrystalline silicon film, a tungsten nitride film as said conductor film. Film, tungsten film,
Alternatively, it is a step of laminating three layers of a polycrystalline silicon film, a titanium nitride film, and a tungsten film, and the processing step is a step of processing the conductor film into a shape of a gate electrode. Method.
JP2000206828A 2000-07-04 2000-07-04 Method of manufacturing semiconductor device Pending JP2002025964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000206828A JP2002025964A (en) 2000-07-04 2000-07-04 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000206828A JP2002025964A (en) 2000-07-04 2000-07-04 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2002025964A true JP2002025964A (en) 2002-01-25

Family

ID=18703692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000206828A Pending JP2002025964A (en) 2000-07-04 2000-07-04 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2002025964A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202618A (en) * 2000-12-27 2002-07-19 Tosoh Corp Resist removing agent
WO2006110279A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
US7476622B2 (en) 2002-11-22 2009-01-13 Samsung Electronics Co., Ltd. Method of forming a contact in a semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002202618A (en) * 2000-12-27 2002-07-19 Tosoh Corp Resist removing agent
JP4572466B2 (en) * 2000-12-27 2010-11-04 東ソー株式会社 Resist stripper
US7476622B2 (en) 2002-11-22 2009-01-13 Samsung Electronics Co., Ltd. Method of forming a contact in a semiconductor device
WO2006110279A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides

Similar Documents

Publication Publication Date Title
JP3300643B2 (en) Method for manufacturing semiconductor device
JPH088233A (en) Manufacture of semiconductor device and treatment liquid used for manufacturing
JP2002367972A (en) Manufacturing method of semiconductor device
US7442652B2 (en) Method for removing contamination and method for fabricating semiconductor device
JP3488030B2 (en) Method for manufacturing semiconductor device
KR20060039314A (en) Cleaning solution and method for cleaning in semiconductor device using the same
JP2002025964A (en) Method of manufacturing semiconductor device
JP2003234307A (en) Etching method, substrate cleaning method and method for manufacturing semiconductor device
JP2003313594A (en) Detergent solution and method for producing semiconductor device
JP2001210787A (en) Manufacturing method for circuit, and mim capacitance circuit
JP3259529B2 (en) Selective etching method
JP4917328B2 (en) Manufacturing method of semiconductor device
JP2000036479A (en) Production of semiconductor device
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
JPH11261059A (en) Manufacture of polymetal gate electrode
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2000294545A (en) Semiconductor device and manufacture of the same
JP2004047649A (en) Method for manufacturing semiconductor device
JPH07321091A (en) Etching and wiring forming method
JP3953058B2 (en) Manufacturing method of semiconductor device
JP2001107081A (en) Cleaning agent for semiconductor device and production of semiconductor device
US20230317508A1 (en) Method for fabricating semiconductor device with pre-cleaning treatment
JPH05121378A (en) Method of manufacturing semiconductor device
KR100359298B1 (en) Method for forming metallic wiring pattern in semiconductor apparatus
JPH0653331A (en) Semiconductor device and manufacture thereof