JP2003234307A - Etching method, substrate cleaning method and method for manufacturing semiconductor device - Google Patents

Etching method, substrate cleaning method and method for manufacturing semiconductor device

Info

Publication number
JP2003234307A
JP2003234307A JP2002034061A JP2002034061A JP2003234307A JP 2003234307 A JP2003234307 A JP 2003234307A JP 2002034061 A JP2002034061 A JP 2002034061A JP 2002034061 A JP2002034061 A JP 2002034061A JP 2003234307 A JP2003234307 A JP 2003234307A
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor device
mass
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002034061A
Other languages
Japanese (ja)
Inventor
Yukihisa Wada
幸久 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002034061A priority Critical patent/JP2003234307A/en
Publication of JP2003234307A publication Critical patent/JP2003234307A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent tungsten from being melted and surely clean a substrate in a silicide formation step for a substrate provided with elements which include a tungsten. <P>SOLUTION: A Co silicide layer 17 is formed as a cap layer in a specified region of a silicon substrate 1 provided with a polymetal gate electrode 9 including tungsten by using a TiN film 16, and the TiN film 16 is wet-etched using an H<SB>2</SB>SO<SB>4</SB>solution, for example, so that a TiN/W selection ratio becomes 5 or larger. After the TiN film 16 is removed, an H<SB>2</SB>SO<SB>4</SB>solution is used, for example, to clean the silicon substrate 1 so that the respective etching rates of the tungsten and Co silicide layer 17 become 0.3 nm/min or lower. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、タングステンを含
む構成要素が設けられた電子デバイスの洗浄方法に関
し、特に、低抵抗のポリメタルゲート電極構造(W/W
X /Poly−Si積層構造等)又はメタルゲート電
極構造(W/WNX 積層構造等)と金属シリサイド層と
を有する半導体装置を製造するための洗浄方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for cleaning an electronic device provided with a component containing tungsten, and more particularly to a low resistance polymetal gate electrode structure (W / W).
N X / Poly-Si multilayer structure, etc.) or to a cleaning method for manufacturing a semiconductor device having a metal gate electrode structure (W / WN X laminated structure, etc.) and a metal silicide layer.

【0002】[0002]

【従来の技術】近年、超LSI素子においては、微細
化、高密度化、高速化及び低消費電力化等が進められて
いる。超LSI素子を製造するプロセスにおいては、M
OSトランジスタのゲート電極を低抵抗化することによ
り、超LSI素子の一層の高速化が図られる。MOSト
ランジスタのゲート電極を低抵抗化するために、従来の
ポリシリコンゲート電極又はシリサイドゲート電極に代
えて、シリコンを含まない金属、具体的には、高融点金
属が使用されたポリメタルゲート電極又はメタルゲート
電極が開発されてきている。ポリメタルゲート電極の構
造としては、例えば、ゲート酸化膜上にタングステン
(W)膜、窒化タングステン(WNX )膜及びポリシリ
コン(Poly−Si)膜が順次堆積されたW/WNX
/Poly−Si積層構造、又はゲート酸化膜上にW
膜、窒化チタン(TiN)膜及びPoly−Si膜が順
次堆積されたW/TiN/Poly−Si積層構造等が
用いられている。また、メタルゲート電極の構造として
は、例えば、ゲート酸化膜上にW膜及びWNX 膜が順次
が堆積されたW/WNX 積層構造等が用いられている。
2. Description of the Related Art In recent years, miniaturization, high density, high speed, low power consumption, etc. have been promoted in VLSI devices. In the process of manufacturing a VLSI device, M
By reducing the resistance of the gate electrode of the OS transistor, the speed of the VLSI device can be further increased. In order to reduce the resistance of the gate electrode of a MOS transistor, in place of the conventional polysilicon gate electrode or silicide gate electrode, a metal containing no silicon, specifically, a polymetal gate electrode using a refractory metal or Metal gate electrodes have been developed. The structure of the polymetal gate electrode is, for example, W / WN X in which a tungsten (W) film, a tungsten nitride (WN X ) film, and a polysilicon (Poly-Si) film are sequentially deposited on a gate oxide film.
/ Poly-Si laminated structure or W on the gate oxide film
A W / TiN / Poly-Si laminated structure in which a film, a titanium nitride (TiN) film, and a Poly-Si film are sequentially deposited is used. As the structure of the metal gate electrode, for example, a W / WN X laminated structure in which a W film and a WN X film are sequentially deposited on a gate oxide film is used.

【0003】ところで、MOSトランジスタにおけるソ
ース領域及びドレイン領域の表面部は、低抵抗化のため
にシリサイド化される場合が多い。シリサイド形成用金
属として例えばコバルトを用いた、従来のシリサイド形
成方法は次の通りである。 (工程1)ゲート電極が設けられたシリコン基板上に、
コバルト膜及び窒化チタン膜を順次堆積する。 (工程2)シリコン基板に対して第1のRTA(rapid
thermal annealing )処理を行なって、シリコン基板に
おけるソース領域及びドレイン領域の表面部と、コバル
ト膜とを反応させることによりコバルトシリサイド(C
2 Si)層を形成する。このとき、窒化チタン膜は、
コバルト膜の酸化を防止するためのキャップ膜として機
能する。 (工程3)APM溶液、SPM溶液又はHPM溶液等を
用いたウェットエッチングにより、コバルト膜の未反応
部分及び窒化チタン膜を除去する。 (工程4)シリコン基板に対して第2のRTA処理を行
なって、コバルトシリサイド層の組成をCo2 Siから
CoSi2 へ変化させる。 (工程5)APM溶液又はSPM溶液等を用いてシリコ
ン基板を洗浄してパーティクル等を除去する。
By the way, in many cases, the surface portions of the source region and the drain region in the MOS transistor are silicidized to reduce the resistance. A conventional silicide forming method using, for example, cobalt as a silicide forming metal is as follows. (Step 1) On a silicon substrate provided with a gate electrode,
A cobalt film and a titanium nitride film are sequentially deposited. (Step 2) First RTA (rapid
thermal annealing) treatment is performed to react the surface regions of the source region and the drain region on the silicon substrate with the cobalt film to form cobalt silicide (C
o 2 Si) layer is formed. At this time, the titanium nitride film is
It functions as a cap film for preventing the oxidation of the cobalt film. (Step 3) The unreacted portion of the cobalt film and the titanium nitride film are removed by wet etching using an APM solution, SPM solution, HPM solution, or the like. (Step 4) A second RTA process is performed on the silicon substrate to change the composition of the cobalt silicide layer from Co 2 Si to CoSi 2 . (Step 5) The silicon substrate is washed with an APM solution, an SPM solution or the like to remove particles and the like.

【0004】[0004]

【発明が解決しようとする課題】ところで、ゲート電極
の側面を覆う絶縁性のサイドウォールにおいては、ゲー
ト電極に付着したパーティクル、又はゲート電極に生じ
たスクラッチ等に起因してピンホールが形成されている
場合がある。
By the way, in the insulating side wall covering the side surface of the gate electrode, pinholes are formed due to particles adhering to the gate electrode or scratches generated on the gate electrode. There is a case.

【0005】ところが、ポリメタルゲート電極又はメタ
ルゲート電極が設けられたシリコン基板に対して、前述
の従来のシリサイド形成工程を実施した場合、(工程
3)又は(工程5)で、サイドウォールのピンホールを
介してエッチング液又は洗浄液がゲート電極に到達して
しまう。その結果、APM溶液又はSPM溶液等に含ま
れる過酸化水素水(H22)によってゲート電極を構成
するタングステンが溶解して歩留まりの低下が生じる。
However, when the above-described conventional silicide forming step is performed on the silicon substrate provided with the polymetal gate electrode or the metal gate electrode, the sidewall pin is formed in (step 3) or (step 5). The etching solution or the cleaning solution reaches the gate electrode through the hole. As a result, the hydrogen peroxide solution (H 2 O 2 ) contained in the APM solution or the SPM solution dissolves the tungsten forming the gate electrode, resulting in a decrease in yield.

【0006】前記に鑑み、本発明は、タングステンを含
む構成要素が設けられた基板におけるシリサイド形成工
程で、タングステンの溶解を防止しつつ基板を確実に清
浄化できるようにすることを目的とする。
In view of the above, it is an object of the present invention to reliably clean a substrate while preventing the dissolution of tungsten in the step of forming a silicide on a substrate provided with a component containing tungsten.

【0007】[0007]

【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係るエッチング方法は、タングステンを
含む構成要素が設けられた基板上に窒化チタン膜を形成
した後に、タングステンのエッチングレートに対する窒
化チタン膜のエッチングレートの比が5以上となるよう
に窒化チタン膜に対してウェットエッチングを行なう工
程を備えている。
In order to achieve the above-mentioned object, the etching method according to the present invention is a method of etching a tungsten film after forming a titanium nitride film on a substrate provided with a component containing tungsten. A step of performing wet etching on the titanium nitride film so that the ratio of the etching rate of the titanium nitride film to 5 is 5 or more.

【0008】本発明のエッチング方法によると、タング
ステンを含む構成要素を有する基板上に形成された窒化
チタン膜に対して、タングステンのエッチングレートに
対する窒化チタン膜のエッチングレートの比が5以上と
なるようにウェットエッチングを行なう。このため、キ
ャップ膜として窒化チタン膜を用いて金属シリサイド層
を基板上に形成した後においても、タングステンの溶解
を抑制しつつ窒化チタン膜を選択的に除去でき、それに
より基板を確実に清浄化できる。
According to the etching method of the present invention, the ratio of the etching rate of the titanium nitride film to the etching rate of tungsten is 5 or more for the titanium nitride film formed on the substrate having the constituent element containing tungsten. Wet etching is performed. Therefore, even after the metal silicide layer is formed on the substrate by using the titanium nitride film as the cap film, the titanium nitride film can be selectively removed while suppressing the dissolution of tungsten, and thus the substrate can be reliably cleaned. it can.

【0009】本発明のエッチング方法において、ウェッ
トエッチングを行なう工程は、硫酸と水との混合液(硫
酸溶液)を70℃以上の温度で用いて行なわれることが
好ましい。
In the etching method of the present invention, the step of performing wet etching is preferably performed using a mixed solution of sulfuric acid and water (sulfuric acid solution) at a temperature of 70 ° C. or higher.

【0010】このようにすると、タングステンのエッチ
ングレートに対する窒化チタン膜のエッチングレートの
比が確実に5以上になる。このとき、硫酸溶液における
硫酸の濃度は、0.1質量%以上で且つ100質量%未
満であってもよい。また、硫酸溶液が過酸化水素水を実
質的に含まないと、タングステンの溶解を確実に防止で
きる。
By doing so, the ratio of the etching rate of the titanium nitride film to the etching rate of tungsten is certainly 5 or more. At this time, the concentration of sulfuric acid in the sulfuric acid solution may be 0.1% by mass or more and less than 100% by mass. Further, if the sulfuric acid solution does not substantially contain the hydrogen peroxide solution, the dissolution of tungsten can be surely prevented.

【0011】尚、本明細書において、溶液が過酸化水素
水を実質的に含まないとは、具体的には、液液が過酸化
水素水(濃度30質量%)を体積比で0.2%程度以上
含まないことをいう。
In the present specification, the solution does not substantially contain hydrogen peroxide water, specifically, the liquid liquid contains hydrogen peroxide water (concentration 30% by mass) in a volume ratio of 0.2. It does not contain more than about%.

【0012】本発明に係る基板洗浄方法は、タングステ
ンを含む構成要素が設けられた基板上に金属シリサイド
層を形成した後に、タングステンのエッチングレートが
0.3nm/分以下となり且つ金属シリサイド層のエッ
チングレートが0.3nm/分以下となるように基板に
対して洗浄を行なう工程を備えている。
According to the substrate cleaning method of the present invention, after the metal silicide layer is formed on the substrate provided with the constituent element containing tungsten, the etching rate of tungsten is 0.3 nm / min or less and the metal silicide layer is etched. A step of cleaning the substrate is provided so that the rate is 0.3 nm / min or less.

【0013】本発明の基板洗浄方法によると、タングス
テンを含む構成要素と金属シリサイド層とが形成された
基板に対して、タングステンのエッチングレートが0.
3nm/分以下となり且つ金属シリサイド層のエッチン
グレートが0.3nm/分以下となるように洗浄を行な
う。このため、タングステン及び金属シリサイド層の溶
解を抑制しつつ、基板上に付着したパーティクル等を除
去でき、それにより基板を確実に清浄化できる。
According to the substrate cleaning method of the present invention, the etching rate of tungsten is 0. 0 for a substrate on which a constituent element containing tungsten and a metal silicide layer are formed.
Cleaning is performed so that the etching rate is 3 nm / min or less and the etching rate of the metal silicide layer is 0.3 nm / min or less. Therefore, it is possible to remove the particles and the like adhering to the substrate while suppressing the dissolution of the tungsten and the metal silicide layers, and thereby to reliably clean the substrate.

【0014】本発明の基板洗浄方法において、洗浄を行
なう工程は、過酸化水素水を実質的に含まない洗浄液を
用いて行なわれることが好ましい。
In the substrate cleaning method of the present invention, the cleaning step is preferably performed using a cleaning liquid that does not substantially contain hydrogen peroxide solution.

【0015】このようにすると、タングステンの溶解を
確実に防止できる。このとき、洗浄液としては、例え
ば、テトラメチルアンモニウムハイドロオキサイド(以
下、TMAHと称する)と水との混合液(TMAH濃
度:0.01〜5.0質量%程度)、アンモニア水(ア
ンモニア濃度:0.1〜5.0質量%程度)、又は硫酸
と水との混合液(硫酸濃度:0.1〜100質量%)等
を用いることが好ましい。このようにすると、タングス
テン及び金属シリサイド層のそれぞれのエッチングレー
トが確実に0.3nm/分以下となる。
In this way, the melting of tungsten can be reliably prevented. At this time, as the cleaning liquid, for example, a mixed liquid of tetramethylammonium hydroxide (hereinafter referred to as TMAH) and water (TMAH concentration: about 0.01 to 5.0 mass%), aqueous ammonia (ammonia concentration: 0) It is preferable to use a mixed solution of sulfuric acid and water (sulfuric acid concentration: 0.1 to 100% by mass) or the like. By doing so, the etching rate of each of the tungsten and the metal silicide layer is surely set to 0.3 nm / min or less.

【0016】本発明に係る第1の半導体装置の製造方法
は、タングステンを含むゲート電極が設けられた半導体
基板上に、金属膜及び窒化チタン膜を順次形成する工程
と、半導体基板に対して熱処理を行なって、半導体基板
におけるゲート電極の両側の所定の領域と金属膜とを反
応させることにより金属シリサイド層を形成する工程
と、金属シリサイド層を形成する工程よりも後に、タン
グステンのエッチングレートに対する窒化チタン膜のエ
ッチングレートの比が5以上となるように窒化チタン膜
に対してウェットエッチングを行なう工程とを備えてい
る。
A first method for manufacturing a semiconductor device according to the present invention comprises a step of sequentially forming a metal film and a titanium nitride film on a semiconductor substrate provided with a gate electrode containing tungsten, and a heat treatment for the semiconductor substrate. And forming a metal silicide layer by reacting predetermined regions on both sides of the gate electrode in the semiconductor substrate with the metal film, and nitriding the etching rate of tungsten after the step of forming the metal silicide layer. Wet etching is performed on the titanium nitride film so that the etching rate ratio of the titanium film is 5 or more.

【0017】第1の半導体装置の製造方法によると、タ
ングステンを含むゲート電極が設けられた半導体基板の
所定の領域に、キャップ膜として窒化チタン膜を用いて
金属シリサイド層を形成した後、タングステンのエッチ
ングレートに対する窒化チタン膜のエッチングレートの
比が5以上となるように窒化チタン膜に対してウェット
エッチングを行なう。このため、ゲート電極に含まれる
タングステンの溶解を抑制しつつ窒化チタン膜を選択的
に除去できるので、歩留まりを低下させることなく半導
体基板を確実に清浄化できる。
According to the first method of manufacturing a semiconductor device, a metal silicide layer is formed by using a titanium nitride film as a cap film in a predetermined region of a semiconductor substrate provided with a gate electrode containing tungsten, and then a tungsten film is formed. Wet etching is performed on the titanium nitride film so that the ratio of the etching rate of the titanium nitride film to the etching rate is 5 or more. Therefore, the titanium nitride film can be selectively removed while suppressing the dissolution of tungsten contained in the gate electrode, so that the semiconductor substrate can be reliably cleaned without lowering the yield.

【0018】第1の半導体装置の製造方法において、ウ
ェットエッチングを行なう工程は、硫酸と水との混合液
(硫酸溶液)を70℃以上の温度下で用いて行なわれる
ことが好ましい。
In the first method of manufacturing a semiconductor device, the step of performing wet etching is preferably performed using a mixed solution of sulfuric acid and water (sulfuric acid solution) at a temperature of 70 ° C. or higher.

【0019】このようにすると、タングステンのエッチ
ングレートに対する窒化チタン膜のエッチングレートの
比が確実に5以上になる。このとき、硫酸溶液における
硫酸の濃度は、0.1質量%以上で且つ100質量%未
満であってもよい。また、硫酸溶液が過酸化水素水を実
質的に含まないと、タングステンの溶解を確実に防止で
きる。
By so doing, the ratio of the etching rate of the titanium nitride film to the etching rate of tungsten is certainly 5 or more. At this time, the concentration of sulfuric acid in the sulfuric acid solution may be 0.1% by mass or more and less than 100% by mass. Further, if the sulfuric acid solution does not substantially contain the hydrogen peroxide solution, the dissolution of tungsten can be surely prevented.

【0020】第1の半導体装置の製造方法において、金
属膜はコバルト又はチタンよりなることが好ましい。
In the first method of manufacturing a semiconductor device, the metal film is preferably made of cobalt or titanium.

【0021】このようにすると、コバルトシリサイド層
又はチタンシリサイド層を確実に形成できる。
By doing so, the cobalt silicide layer or the titanium silicide layer can be reliably formed.

【0022】第1の半導体装置の製造方法において、熱
処理はRTA処理であることが好ましい。
In the first method of manufacturing a semiconductor device, the heat treatment is preferably RTA treatment.

【0023】このようにすると、半導体基板と金属膜と
の反応により金属シリサイド層を確実に形成できる。
In this way, the metal silicide layer can be reliably formed by the reaction between the semiconductor substrate and the metal film.

【0024】本発明に係る第2の半導体装置の製造方法
は、タングステンを含むゲート電極が設けられた半導体
基板上に、金属膜及び窒化チタン膜を順次形成する工程
と、半導体基板に対して第1の熱処理を行なうことによ
り、半導体基板におけるゲート電極の両側の所定の領域
と金属膜とを反応させることにより金属シリサイド層を
形成する工程と、窒化チタン膜と金属膜の未反応部分と
を選択的に除去した後に、半導体基板に対して第2の熱
処理を行なう工程と、タングステンのエッチングレート
が0.3nm/分以下となり且つ金属シリサイド層のエ
ッチングレートが0.3nm/分以下となるように、第
2の熱処理が行なわれた半導体基板に対して洗浄を行な
う工程とを備えている。
A second method of manufacturing a semiconductor device according to the present invention comprises a step of sequentially forming a metal film and a titanium nitride film on a semiconductor substrate provided with a gate electrode containing tungsten, and a step of forming a metal film and a titanium nitride film on the semiconductor substrate. The step of forming a metal silicide layer by reacting a predetermined region on both sides of the gate electrode on the semiconductor substrate with the metal film by performing the heat treatment of No. 1 and the unreacted portion of the titanium nitride film and the metal film are selected. The second heat treatment on the semiconductor substrate after the selective removal, and the etching rate of tungsten is 0.3 nm / min or less and the etching rate of the metal silicide layer is 0.3 nm / min or less. , A step of cleaning the semiconductor substrate that has been subjected to the second heat treatment.

【0025】第2の半導体装置の製造方法によると、タ
ングステンを含むゲート電極が設けられた半導体基板の
所定の領域に、キャップ膜として窒化チタン膜を用いて
金属シリサイド層を形成した後、窒化チタン膜を除去
し、その後、タングステンのエッチングレートが0.3
nm/分以下となり且つ金属シリサイド層のエッチング
レートが0.3nm/分以下となるように半導体基板に
対して洗浄を行なう。このため、ゲート電極に含まれる
タングステンの溶解及び金属シリサイド層の溶解を抑制
しつつ、半導体基板上に付着したパーティクル等を除去
できるので、歩留まりを低下させることなく半導体基板
を確実に清浄化できる。
According to the second method of manufacturing a semiconductor device, after a metal silicide layer is formed using a titanium nitride film as a cap film in a predetermined region of a semiconductor substrate provided with a gate electrode containing tungsten, titanium nitride is formed. After removing the film, the etching rate of tungsten is 0.3.
The semiconductor substrate is cleaned so that the etching rate of the metal silicide layer becomes 0.3 nm / min or less and the etching rate of the metal silicide layer becomes 0.3 nm / min or less. For this reason, the particles and the like adhering to the semiconductor substrate can be removed while suppressing the dissolution of the tungsten and the metal silicide layer contained in the gate electrode, so that the semiconductor substrate can be reliably cleaned without lowering the yield.

【0026】第2の半導体装置の製造方法において、洗
浄を行なう工程は、過酸化水素水を実質的に含まない洗
浄液を用いて行なわれることが好ましい。
In the second method of manufacturing a semiconductor device, the step of cleaning is preferably performed using a cleaning liquid that does not substantially contain hydrogen peroxide solution.

【0027】このようにすると、タングステンの溶解を
確実に防止できる。このとき、洗浄液としては、例え
ば、TMAHと水との混合液(TMAH濃度:0.01
〜5.0質量%程度)、アンモニア水(アンモニア濃
度:0.1〜5.0質量%程度)、又は硫酸と水との混
合液(硫酸濃度:0.1〜100質量%)等を用いるこ
とが好ましい。このようにすると、タングステン及び金
属シリサイド層のそれぞれのエッチングレートが確実に
0.3nm/分以下となる。
In this way, the melting of tungsten can be surely prevented. At this time, as the cleaning liquid, for example, a mixed liquid of TMAH and water (TMAH concentration: 0.01
To about 5.0% by mass), aqueous ammonia (ammonia concentration: about 0.1 to 5.0% by mass), a mixed solution of sulfuric acid and water (sulfuric acid concentration: 0.1 to 100% by mass), or the like is used. It is preferable. By doing so, the etching rate of each of the tungsten and the metal silicide layer is surely set to 0.3 nm / min or less.

【0028】第2の半導体装置の製造方法において、金
属膜はコバルト又はチタンよりなることが好ましい。
In the second method of manufacturing a semiconductor device, the metal film is preferably made of cobalt or titanium.

【0029】このようにすると、コバルトシリサイド層
又はチタンシリサイド層を確実に形成できる。
By doing so, the cobalt silicide layer or the titanium silicide layer can be reliably formed.

【0030】第2の半導体装置の製造方法において、第
1の熱処理はRTA処理であることが好ましい。
In the second method of manufacturing a semiconductor device, the first heat treatment is preferably RTA treatment.

【0031】このようにすると、半導体基板と金属膜と
の反応により金属シリサイド層を確実に形成できる。
By doing so, the metal silicide layer can be reliably formed by the reaction between the semiconductor substrate and the metal film.

【0032】第2の半導体装置の製造方法において、第
2の熱処理はRTA処理であることが好ましい。
In the second method of manufacturing a semiconductor device, the second heat treatment is preferably RTA treatment.

【0033】このようにすると、低抵抗な金属シリサイ
ド層を形成できる。
In this way, a low resistance metal silicide layer can be formed.

【0034】[0034]

【発明の実施の形態】本発明の実施形態に関する説明の
前に、本発明の実施形態で用いる、本発明のエッチング
方法、及び本発明の基板洗浄方法について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing the embodiments of the present invention, the etching method of the present invention and the substrate cleaning method of the present invention used in the embodiments of the present invention will be described.

【0035】(本発明のエッチング方法)本発明のエッ
チング方法の特徴は、タングステンを含む構成要素(例
えばゲート電極)が設けられた基板(例えばシリコン基
板)上に、シリサイド形成工程のキャップ膜として形成
された窒化チタン膜に対して、硫酸と水との混合液(以
下、H2SO4溶液と称する)を用いてウェットエッチン
グを行なうことである。
(Etching Method of the Present Invention) The etching method of the present invention is characterized in that it is formed as a cap film in a silicide forming step on a substrate (for example, a silicon substrate) provided with a component containing tungsten (for example, a gate electrode). The titanium nitride film thus formed is wet-etched using a mixed solution of sulfuric acid and water (hereinafter referred to as H 2 SO 4 solution).

【0036】[表1]は、本発明のエッチング方法で用
いるH2SO4溶液の基本特性(ウェットエッチング特
性)を、窒化チタン(TiN)膜の除去に従来用いられ
てきた、HPM溶液、APM溶液及びSPM溶液のそれ
ぞれのウェットエッチング特性と比較して評価した結果
を示している。
[Table 1] shows the basic characteristics (wet etching characteristics) of the H 2 SO 4 solution used in the etching method of the present invention, the HPM solution and APM which have been conventionally used for removing the titanium nitride (TiN) film. The result evaluated by comparing with the wet etching characteristic of each of the solution and the SPM solution is shown.

【0037】[0037]

【表1】 [Table 1]

【0038】尚、[表1]において、各エッチング液の
ウェットエッチング特性として、所定の条件(濃度及び
温度)下における、TiN膜、タングステン(W)膜及
びコバルトシリサイド(CoSi2 )膜のそれぞれのエ
ッチングレートを示している。ここで、TiN膜及びW
膜はそれぞれウェハ上に熱酸化膜を介してPVD法によ
り100nm程度の厚さ成膜されたものである。また、
Co2 Si膜は、シリコンウェハ上に順次堆積されたC
o膜及びTiN膜に対して400〜500℃程度のRT
A処理を行なうことによって形成されたものである。さ
らに、エッチングレート算出のための膜厚測定において
は蛍光X線を使用している。
In Table 1, as the wet etching characteristics of each etching solution, the TiN film, the tungsten (W) film, and the cobalt silicide (CoSi 2 ) film under the predetermined conditions (concentration and temperature) are used. The etching rate is shown. Here, TiN film and W
Each of the films is formed on the wafer by a PVD method with a thickness of about 100 nm via a thermal oxide film. Also,
The Co 2 Si film is a C sequentially deposited on a silicon wafer.
RT of about 400-500 ° C for o film and TiN film
It is formed by performing the A treatment. Further, fluorescent X-rays are used in the film thickness measurement for calculating the etching rate.

【0039】[表1]に示すように、H2SO4溶液を用
いる場合、TiN膜のエッチングレートはエッチング温
度が上昇するにつれて高くなる一方、W膜のエッチング
レートは値自体が小さいと共に温度依存性も小さい。従
って、エッチング液として高温のH2SO4溶液を用いる
ことにより、W膜の溶解を抑制しつつTiN膜を除去で
きるがわかる。
As shown in [Table 1], when the H 2 SO 4 solution is used, the etching rate of the TiN film increases as the etching temperature increases, while the etching rate of the W film has a small value itself and is temperature dependent. The nature is also small. Therefore, it is understood that the TiN film can be removed while suppressing the dissolution of the W film by using the high temperature H 2 SO 4 solution as the etching solution.

【0040】また、[表1]に示すように、HPM溶
液、APM溶液又はSPM溶液、つまりH22を含むエ
ッチング液を用いる場合、TiN膜のエッチングレート
として大きな値が得られるが、W膜のエッチングレート
も大きいので、W膜の溶解を抑制しつつTiN膜を除去
することはできない。
Further, as shown in [Table 1], when an HPM solution, an APM solution or an SPM solution, that is, an etching solution containing H 2 O 2 is used, a large value can be obtained as the etching rate of the TiN film. Since the etching rate of the film is also high, the TiN film cannot be removed while suppressing the dissolution of the W film.

【0041】尚、[表1]に示すように、H2SO4溶液
を用いる場合にも、HPM溶液、APM溶液又はSPM
溶液を用いる場合にも、Co2 Si膜のエッチングレー
トはいずれも無視できる程度の大きさである。
As shown in [Table 1], when using the H 2 SO 4 solution, the HPM solution, APM solution or SPM solution is also used.
Even when a solution is used, the etching rate of the Co 2 Si film is so large that it can be ignored.

【0042】[表2]は、[表1]に示す結果に基づ
き、各エッチング液について、TiN膜のW膜に対する
エッチング選択比(W膜のエッチングレートに対するT
iN膜のエッチングレートの比)を算出した結果を示し
ている。
Based on the results shown in [Table 1], [Table 2] shows the etching selection ratio of the TiN film to the W film (T to the etching rate of the W film) for each etching solution.
The result of calculating the etching rate ratio of the iN film is shown.

【0043】[0043]

【表2】 [Table 2]

【0044】[表2]に示すように、H2SO4溶液を用
いる場合、TiN膜のW膜に対するエッチング選択比は
エッチング温度が上昇するにつれて高くなる。特にエッ
チング温度が70℃以上では、TiN膜のW膜に対する
エッチング選択比が5を越える。従って、タングステン
を含むゲート電極が設けられた基板におけるシリサイド
形成工程で、キャップ膜として形成されたTiN膜を除
去するために、70℃以上のH2SO4溶液を用いること
は非常に効果的である。
As shown in [Table 2], when the H 2 SO 4 solution is used, the etching selection ratio of the TiN film to the W film becomes higher as the etching temperature rises. In particular, when the etching temperature is 70 ° C. or higher, the etching selection ratio of the TiN film to the W film exceeds 5. Therefore, it is very effective to use a H 2 SO 4 solution at 70 ° C. or higher to remove the TiN film formed as the cap film in the silicide formation process on the substrate provided with the gate electrode containing tungsten. is there.

【0045】それに対して、[表2]に示すように、従
来のHPM溶液、APM溶液又はSPM溶液を用いる場
合、TiN膜のW膜に対するエッチング選択比が1を大
きく下回っているので、ゲート電極に含まれるタングス
テンを溶解させずにTiN膜を除去することはできな
い。
On the other hand, as shown in [Table 2], when the conventional HPM solution, APM solution or SPM solution is used, the etching selection ratio of the TiN film to the W film is much lower than 1, so that the gate electrode The TiN film cannot be removed without melting the tungsten contained in the TiN film.

【0046】(本発明の基板洗浄方法)本発明の基板洗
浄方法の特徴は、タングステンを含む構成要素(例えば
ゲート電極)が設けられた基板(例えばシリコン基板)
上に金属シリサイド層を形成した後に、過酸化水素水を
実質的に含まない洗浄液、例えば、TMAHと水との混
合液(以下、TMAH溶液と称する)、アンモニア(N
4 OH)水、又はH2SO4 溶液を用いて基板に対し
て洗浄を行なうことである。
(Substrate Cleaning Method of the Present Invention) The substrate cleaning method of the present invention is characterized by a substrate (for example, a silicon substrate) provided with a component containing tungsten (for example, a gate electrode).
After the metal silicide layer is formed thereon, a cleaning liquid that does not substantially contain hydrogen peroxide water, for example, a mixed liquid of TMAH and water (hereinafter referred to as TMAH solution), ammonia (N
H 4 OH) water or H 2 SO 4 solution is used to clean the substrate.

【0047】[表3]は、本発明の基板洗浄方法で用い
る各洗浄液の基本特性(エッチング特性)を評価した結
果を示している。
[Table 3] shows the results of evaluating the basic characteristics (etching characteristics) of each cleaning solution used in the substrate cleaning method of the present invention.

【0048】[0048]

【表3】 [Table 3]

【0049】尚、[表3]において、各洗浄液のエッチ
ング特性として、所定の条件(濃度及び温度)下におけ
る、W膜、チタンシリサイド(TiSi2 )膜及びコバ
ルトシリサイド(CoSi2 )膜のそれぞれのエッチン
グレートを示している。
In [Table 3], the etching characteristics of each cleaning solution are as follows: the W film, the titanium silicide (TiSi 2 ) film, and the cobalt silicide (CoSi 2 ) film under predetermined conditions (concentration and temperature). The etching rate is shown.

【0050】[表3]に示すように、TMAH溶液、ア
ンモニア水又はH2SO4溶液のいずれを用いた場合に
も、W膜、TiSi2 膜及びCoSi2 膜のそれぞれが
実質的にエッチングされることがない。尚、ここで、実
質的にエッチングされないとは、一般的な5〜10分間
程度の洗浄によるエッチング量が、ゲート長(最小10
0nm程度)の10%よりも十分に小さいこと、例えば
エッチングレートが0.3nm/min程度以下である
ことを意味する。
As shown in [Table 3], each of the W film, the TiSi 2 film and the CoSi 2 film was substantially etched when either the TMAH solution, the ammonia water or the H 2 SO 4 solution was used. Never. Note that, here, the term "not substantially etched" means that the amount of etching by cleaning for about 5 to 10 minutes is a gate length (minimum 10 min.
It is sufficiently smaller than 10% of about 0 nm), for example, the etching rate is about 0.3 nm / min or less.

【0051】[表4]は、本発明の基板洗浄方法で用い
る各洗浄液の所定の条件(濃度、温度及び洗浄時間)下
でのパーティクル除去能力を、従来のAPM溶液のパー
ティクル除去能力と比較して評価した結果を示してい
る。
[Table 4] compares the particle removing ability of each cleaning solution used in the substrate cleaning method of the present invention under predetermined conditions (concentration, temperature and cleaning time) with the particle removing ability of the conventional APM solution. The result of evaluation is shown.

【0052】[0052]

【表4】 [Table 4]

【0053】尚、[表4]に示すパーティクル除去能力
は、具体的には次のようにして得られたものである。す
なわち、まず、Bare−Siよりなる評価用ウェハの
上に形成されている自然酸化膜に対してフッ酸(HF)
を用いたウェットエッチングを行なう。これにより、評
価用ウェハの表面は疎水性を帯びる。その後、粒径0.
25μm程度のPSL(Polystyrene latex )パーティ
クルを評価用ウェハ上に約5000個塗布した後、評価
用ウェハを1週間放置して評価用ウェハ上に自然酸化膜
を形成する。その後、評価用ウェハに対して、前述の各
洗浄液を用いた洗浄を行なった後、評価用ウェハ上のP
SLパーティクルの数をパーティクルカウンター(検出
感度:0.20μm以上)により測定してPSLパーテ
ィクルの除去率をパーティクル除去能力として算出す
る。
The particle removing ability shown in [Table 4] is specifically obtained as follows. That is, first, hydrofluoric acid (HF) is applied to the natural oxide film formed on the evaluation wafer made of Bare-Si.
Wet etching is performed. As a result, the surface of the evaluation wafer becomes hydrophobic. Then, the particle size is 0.
After coating about 5000 PSL (Polystyrene latex) particles of about 25 μm on the evaluation wafer, the evaluation wafer is left for one week to form a natural oxide film on the evaluation wafer. After that, the evaluation wafer is cleaned using each of the cleaning solutions described above, and then P on the evaluation wafer is cleaned.
The number of SL particles is measured by a particle counter (detection sensitivity: 0.20 μm or more), and the removal rate of PSL particles is calculated as the particle removal ability.

【0054】[表4]に示すように、TMAH溶液、ア
ンモニア水又はH2SO4溶液のいずれを用いた場合に
も、90%以上のパーティクル除去率、つまり、従来の
APM溶液と同等のパーテイクル除去能力が得られてい
る。すなわち、[表3]及び[表4]に示す結果による
と、タングステンを含むゲート電極が設けられた基板上
に金属シリサイド層を形成した後に、タングステン及び
金属シリサイド層を溶解させずに基板を清浄化するため
に、TMAH溶液、アンモニア水又はH2SO4溶液を用
いることは非常に効果的である。
As shown in [Table 4], no matter whether the TMAH solution, the aqueous ammonia or the H 2 SO 4 solution was used, the particle removal rate was 90% or more, that is, the particles equivalent to the conventional APM solution were used. Removal capacity is obtained. That is, according to the results shown in [Table 3] and [Table 4], after forming the metal silicide layer on the substrate provided with the gate electrode containing tungsten, the substrate was cleaned without dissolving the tungsten and the metal silicide layer. It is very effective to use a TMAH solution, aqueous ammonia, or a H 2 SO 4 solution for the conversion.

【0055】(第1の実施形態)以下、本発明の第1の
実施形態に係る半導体装置の製造方法について、ポリメ
タルゲート電極が設けられた基板におけるシリサイド形
成を例として、図面を参照しながら説明する。尚、第1
の実施形態に係る半導体装置の製造方法は、前述の本発
明のエッチング方法を用いたものである。
(First Embodiment) A method for manufacturing a semiconductor device according to a first embodiment of the present invention will be described below with reference to the drawings, taking silicide formation on a substrate provided with a polymetal gate electrode as an example. explain. The first
The method of manufacturing a semiconductor device according to the above embodiment uses the above-described etching method of the present invention.

【0056】図1(a)〜(d)、図2(a)〜(c)
及び図3(a)〜(c)は第1の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 1A to 1D and FIGS. 2A to 2C.
3A to 3C are sectional views showing each step of the method for manufacturing the semiconductor device according to the first embodiment.

【0057】まず、図1(a)に示すように、シリコン
(Si)基板1の上に素子分離酸化膜2を形成して、n
MOSFET形成領域RnmosとpMOSFET形成領域
pm osとを区画する。その後、pMOSFET形成領域
pmosにNウェル3を形成すると共にnMOSFET形
成領域RnmosにPウェル4を形成する。その後、シリコ
ン基板1の上に、シリコン酸化膜よりなるゲート酸化膜
5を形成した後、図1(b)に示すように、シリコン基
板1の上に、ポリシリコン膜6、W/WNX 積層膜7
(下層となるWNX 膜と上層となるW膜との積層膜)、
及びシリコン窒化膜8を順次形成する。ポリシリコン膜
6及びW/WNX 積層膜7はポリメタルゲート電極の材
料となり、シリコン窒化膜8はゲート電極形成用のハー
ドマスク材料となる。
First, as shown in FIG. 1A, an element isolation oxide film 2 is formed on a silicon (Si) substrate 1, and n
The MOSFET formation region R nmos and the pMOSFET formation region R pm os are partitioned. Thereafter, a P-well 4 in the nMOSFET formation region R nmos to form the N-well 3 in the pMOSFET formation region R pmos. After that, a gate oxide film 5 made of a silicon oxide film is formed on the silicon substrate 1, and then, as shown in FIG. 1B, a polysilicon film 6 and a W / WN x laminated film are formed on the silicon substrate 1. Membrane 7
(A laminated film of a lower WN X film and an upper W film),
And the silicon nitride film 8 are sequentially formed. The polysilicon film 6 and the W / WN x laminated film 7 serve as a material for the polymetal gate electrode, and the silicon nitride film 8 serves as a hard mask material for forming the gate electrode.

【0058】次に、図1(c)に示すように、シリコン
窒化膜8、W/WNX 積層膜7及びポリシリコン膜6を
パターン化して、各MOSFET形成領域の上にポリメ
タルゲート電極9を形成する。ここで、簡単のために、
パターン化されたシリコン窒化膜8を含めてポリメタル
ゲート電極9と表記している。その後、各MOSFET
形成領域に対して低エネルギーのエクステンション注入
を行なって浅い拡散層(図示省略)を形成する。
Next, as shown in FIG. 1C, the silicon nitride film 8, the W / WN x laminated film 7 and the polysilicon film 6 are patterned to form a polymetal gate electrode 9 on each MOSFET formation region. To form. Here, for simplicity,
The patterned silicon nitride film 8 and the like are referred to as a polymetal gate electrode 9. Then each MOSFET
Low-energy extension implantation is performed on the formation region to form a shallow diffusion layer (not shown).

【0059】次に、図1(d)に示すように、各ポリメ
タルゲート電極9の側面に絶縁性のサイドウォール10
を形成した後、図2(a)に示すように、pMOSFE
T形成領域Rpmosに、pMOSFETのソース・ドレイ
ン領域となるP型不純物拡散層11を形成すると共に、
nMOSFET形成領域Rnmosに、nMOSFETのソ
ース・ドレイン領域となるN型不純物拡散層12を形成
する。
Next, as shown in FIG. 1D, an insulating sidewall 10 is formed on the side surface of each polymetal gate electrode 9.
After the formation of the pMOSFE, as shown in FIG.
In the T formation region R pmos , the P-type impurity diffusion layer 11 to be the source / drain region of the pMOSFET is formed and
In the nMOSFET formation region R nmos , the N-type impurity diffusion layer 12 to be the source / drain region of the nMOSFET is formed.

【0060】次に、図2(b)に示すように、シリコン
基板1の上に全面に亘ってCVD法により絶縁膜13を
堆積した後、シリサイド層形成領域以外の他の領域(非
シリサイド化領域)を覆うレジストパターン14を形成
する。
Next, as shown in FIG. 2B, after the insulating film 13 is deposited on the entire surface of the silicon substrate 1 by the CVD method, other regions (non-silicided region) other than the silicide layer formation region are formed. A resist pattern 14 covering the area) is formed.

【0061】次に、図2(c)に示すように、レジスト
パターン14をマスクとして絶縁膜13に対して、例え
ばフッ酸を用いたウェットエッチングを行なって、絶縁
膜13におけるシリサイド層形成領域(例えばP型不純
物拡散層11の一部分)の上側部分を除去する。これに
より、パターン化された絶縁膜13から、シリサイド層
形成領域のP型不純物拡散層11が露出する。その後、
エッチングマスクとして使用したレジストパターン14
をプラズマアッシング処理と洗浄とを順次用いて除去す
る。
Next, as shown in FIG. 2C, the insulating film 13 is wet-etched using, for example, hydrofluoric acid using the resist pattern 14 as a mask to form a silicide layer forming region ( For example, the upper portion of the P-type impurity diffusion layer 11) is removed. As a result, the P-type impurity diffusion layer 11 in the silicide layer formation region is exposed from the patterned insulating film 13. afterwards,
Resist pattern 14 used as an etching mask
Are removed by sequentially using plasma ashing treatment and cleaning.

【0062】次に、シリコン基板1を成膜前洗浄により
清浄化した後、図3(a)に示すように、シリコン基板
1の上に全面に亘って、Co膜15及びTiN膜16を
連続して成膜する。その後、シリコン基板1に対して熱
処理、例えば500℃程度のRTA処理を行なって、パ
ターン化された絶縁膜13の外側のP型不純物拡散層1
1の表面部とCo膜15とを反応させることにより、図
3(b)に示すように、Coシリサイド層17を形成す
る。このとき、TiN膜16は、Co膜15の酸化を防
止するためのキャップ膜として機能する。また、このと
き、Coシリサイド層17は主としてCo2 Siよりな
る。
Next, after cleaning the silicon substrate 1 by cleaning before film formation, as shown in FIG. 3A, a Co film 15 and a TiN film 16 are continuously formed over the entire surface of the silicon substrate 1. Then, a film is formed. After that, the silicon substrate 1 is subjected to heat treatment, for example, RTA treatment at about 500 ° C., so that the P-type impurity diffusion layer 1 outside the patterned insulating film 13 is formed.
By reacting the surface portion of No. 1 with the Co film 15, the Co silicide layer 17 is formed as shown in FIG. At this time, the TiN film 16 functions as a cap film for preventing oxidation of the Co film 15. At this time, the Co silicide layer 17 is mainly made of Co 2 Si.

【0063】次に、図3(c)に示すように、TiN膜
16とCo膜15の未反応部分とを選択的に除去する。
第1の実施形態においては、この工程で前述の「本発明
のエッチング方法」を用いる。具体的には、ポリメタル
ゲート電極9に含まれるタングステンのエッチングレー
トに対するTiN膜16のエッチングレートの比が5以
上となるように、例えば120℃のH2SO4溶液を30
分間用いて、TiN膜16とCo膜15の未反応部分と
に対してウェットエッチングを行なう。
Next, as shown in FIG. 3C, the TiN film 16 and the unreacted portion of the Co film 15 are selectively removed.
In the first embodiment, the above-mentioned “etching method of the present invention” is used in this step. Specifically, for example, a H 2 SO 4 solution at 120 ° C. is added to 30 so that the ratio of the etching rate of the TiN film 16 to the etching rate of tungsten contained in the polymetal gate electrode 9 is 5 or more.
Wet etching is performed on the TiN film 16 and the unreacted portion of the Co film 15 for a minute.

【0064】すなわち、第1の実施形態によると、タン
グステンを含むポリメタルゲート電極9が設けられたシ
リコン基板1の所定の領域に、キャップ膜としてTiN
膜16を用いてCoシリサイド層17を形成した後、タ
ングステンのエッチングレートに対するTiN膜16の
エッチングレートの比(TiN/W選択比)が5以上と
なるように、TiN膜16に対してH2SO4溶液を用い
てウェットエッチングを行なう。このため、ポリメタル
ゲート電極9の側面に形成されたサイドウォール10に
ピンホールが生じているような場合にも、ポリメタルゲ
ート電極9に含まれるタングステンの溶解を抑制しつつ
TiN膜16を選択的に除去できるので、歩留まりを低
下させることなくシリコン基板1を確実に清浄化でき
る。
That is, according to the first embodiment, TiN is used as a cap film in a predetermined region of the silicon substrate 1 on which the polymetal gate electrode 9 containing tungsten is provided.
After the Co silicide layer 17 is formed using the film 16, H 2 is applied to the TiN film 16 so that the ratio of the etching rate of the TiN film 16 to the etching rate of tungsten (TiN / W selection ratio) is 5 or more. Wet etching is performed using a SO 4 solution. Therefore, even when a pinhole is formed in the sidewall 10 formed on the side surface of the polymetal gate electrode 9, the TiN film 16 is selected while suppressing the dissolution of tungsten contained in the polymetal gate electrode 9. Since the silicon substrate 1 can be removed as desired, the silicon substrate 1 can be reliably cleaned without lowering the yield.

【0065】尚、第1の実施形態において、TiN膜1
6を除去するためのエッチング液としてH2SO4溶液を
用いたが、これに代えて、TiN/W選択比が5以上と
なる他のエッチング液、例えばフッ酸と水との混合液
(以下、フッ酸溶液と称する)等を用いてもよい。ま
た、H2SO4溶液、フッ酸溶液及びTMAH溶液のうち
の2つ以上のエッチング液を順次用いてもよい。但し、
TiN膜16を除去するときに、金属シリサイド層(本
実施形態ではCoシリサイド層17)が実質的にエッチ
ングされないようにするためには、言い換えると、金属
シリサイド層のエッチングレートを例えば0.3nm/
min程度以下にするためには、H2SO4溶液を用いる
ことが好ましい。
In the first embodiment, the TiN film 1
A H 2 SO 4 solution was used as an etching solution for removing No. 6, but instead of this, another etching solution having a TiN / W selectivity of 5 or more, for example, a mixed solution of hydrofluoric acid and water (hereinafter , Referred to as a hydrofluoric acid solution) or the like. Further, two or more etching solutions selected from the H 2 SO 4 solution, the hydrofluoric acid solution and the TMAH solution may be sequentially used. However,
In order to prevent the metal silicide layer (Co silicide layer 17 in this embodiment) from being substantially etched when the TiN film 16 is removed, in other words, the etching rate of the metal silicide layer is, for example, 0.3 nm /
It is preferable to use a H 2 SO 4 solution in order to reduce the amount to about min or less.

【0066】また、第1の実施形態において、H2SO4
溶液を用いてTiN膜16を除去するときのエッチング
温度は70℃以上であることが好ましい。このようにす
ると、TiN/W選択比が確実に5以上になる。また、
2SO4溶液における硫酸濃度は0.1質量%以上で且
つ100質量%未満であればよい。また、このとき、H
2SO4溶液がH22を実質的に含まないことが好まし
い。このようにすると、ポリメタルゲート電極9に含ま
れるタングステンの溶解を確実に防止できる。
Further, in the first embodiment, H 2 SO 4
The etching temperature when removing the TiN film 16 using a solution is preferably 70 ° C. or higher. By so doing, the TiN / W selection ratio is certainly 5 or more. Also,
The sulfuric acid concentration in the H 2 SO 4 solution may be 0.1% by mass or more and less than 100% by mass. Also, at this time, H
It is preferred that the 2 SO 4 solution be substantially free of H 2 O 2 . By so doing, it is possible to reliably prevent the tungsten contained in the polymetal gate electrode 9 from being melted.

【0067】また、第1の実施形態において、シリサイ
ド形成用金属としてCo膜15を用いてCoシリサイド
層17を形成したが、これに代えて、チタン(Ti)膜
又はニッケル(Ni)膜を用いてTiシリサイド層又は
Niシリサイド層を形成してもよい。
Further, in the first embodiment, the Co film 15 is used as the metal for forming a silicide to form the Co silicide layer 17, but a titanium (Ti) film or a nickel (Ni) film is used instead. Alternatively, a Ti silicide layer or a Ni silicide layer may be formed.

【0068】また、第1の実施形態において、シリコン
基板1の表面部(具体的にはP型不純物拡散層11の表
面部)とCo膜15とを反応させてCoシリサイド層1
7を形成するために、RTA処理を行なったが、これに
代えて、他の熱処理を行なってもよい。また、RTA処
理等の熱処理の温度は、シリコン基板1とTiN膜16
との間で反応が起こらず且つCoシリサイド層17が確
実に形成されるように、400〜500℃程度に設定す
ることが好ましい。
Further, in the first embodiment, the surface portion of the silicon substrate 1 (specifically, the surface portion of the P-type impurity diffusion layer 11) and the Co film 15 are caused to react with each other, so that the Co silicide layer 1 is formed.
Although RTA processing was performed to form 7, other heat treatment may be performed instead of RTA processing. The temperature of the heat treatment such as the RTA treatment is set to the silicon substrate 1 and the TiN film 16
It is preferable to set the temperature to about 400 to 500 ° C. so that the reaction does not occur and the Co silicide layer 17 is surely formed.

【0069】また、第1の実施形態において、ポリメタ
ルゲート電極9の形成後に行なわれる各洗浄工程(例え
ばレジストパターン14を除去した後の洗浄工程、又は
Co膜15及びTiN膜16を堆積する前の洗浄工程
等)においては、H22を実質的に含まない洗浄液を用
いることが好ましい。このようにすると、ポリメタルゲ
ート電極9に含まれるタングステンの溶解を確実に防止
できる。
In the first embodiment, each cleaning step performed after the polymetal gate electrode 9 is formed (for example, the cleaning step after removing the resist pattern 14 or the deposition of the Co film 15 and the TiN film 16). It is preferable to use a cleaning liquid which does not substantially contain H 2 O 2 in the cleaning step (1). By so doing, it is possible to reliably prevent the tungsten contained in the polymetal gate electrode 9 from being melted.

【0070】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置の製造方法について、ポリメ
タルゲート電極が設けられた基板におけるシリサイド形
成を例として説明する。尚、第2の実施形態に係る半導
体装置の製造方法は、前述の本発明の基板洗浄方法を用
いたものである。また、第2の実施形態においては、図
1(a)〜(d)、図2(a)〜(c)及び図3(a)
〜(c)に示す第1の実施形態に係る半導体装置の製造
方法によって、Coシリサイド層17の形成、並びにT
iN膜16及び未反応のCo膜15の選択的除去まで終
了しているものとする。
(Second Embodiment) A method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described below by taking silicide formation on a substrate provided with a polymetal gate electrode as an example. The semiconductor device manufacturing method according to the second embodiment uses the substrate cleaning method of the present invention described above. In addition, in the second embodiment, FIGS. 1A to 1D, 2A to 2C, and 3A.
To (c), the method of manufacturing the semiconductor device according to the first embodiment forms the Co silicide layer 17 and T
It is assumed that the selective removal of the iN film 16 and the unreacted Co film 15 has been completed.

【0071】第2の実施形態においては、まず、シリコ
ン基板1に対して熱処理、例えば800℃程度のRTA
処理を行なって、Coシリサイド層17の組成をCo2
SiからCoSi2 へ変化させる。これにより、Coシ
リサイド層17を低抵抗化できる。
In the second embodiment, first, the silicon substrate 1 is heat-treated, for example, RTA at about 800 ° C.
Processing is performed to change the composition of the Co silicide layer 17 to Co 2
Change from Si to CoSi 2 . Thereby, the resistance of the Co silicide layer 17 can be reduced.

【0072】次に、シリコン基板1上に付着したパーテ
ィクル等を除去するために、シリコン基板1を洗浄す
る。第2の実施形態においては、この工程で前述の「本
発明の基板洗浄方法」を用いる。具体的には、ポリメタ
ルゲート電極9に含まれるタングステンのエッチングレ
ートが0.3nm/分以下となり且つCoシリサイド層
17のエッチングレートが0.3nm/分以下となるよ
うに、例えば90℃のH 2SO4溶液を10分間用いてシ
リコン基板1を洗浄する。
Next, the putty deposited on the silicon substrate 1
The silicon substrate 1 is washed in order to remove particles and the like.
It In the second embodiment, the above-mentioned "book" is used in this step.
The substrate cleaning method of the invention "is used. Specifically, polymeta
Of the tungsten contained in the rugate electrode 9.
Is 0.3 nm / min or less and a Co silicide layer
The etching rate of 17 will be 0.3 nm / min or less
Sea urchin, for example, H at 90 ℃ 2SOFourUse the solution for 10 minutes
The recon substrate 1 is washed.

【0073】すなわち、第2の実施形態によると、タン
グステンを含むポリメタルゲート電極9が設けられたシ
リコン基板1の所定の領域に、キャップ膜としてTiN
膜16を用いてCoシリサイド層17を形成した後、T
iN膜16を除去し、その後、タングステンのエッチン
グレートが0.3nm/分以下となり且つCoシリサイ
ド層17のエッチングレートが0.3nm/分以下とな
るようにシリコン基板1に対して洗浄を行なう。このた
め、ポリメタルゲート電極9の側面に形成されたサイド
ウォール10にピンホールが生じているような場合に
も、ポリメタルゲート電極9に含まれるタングステンの
溶解及びCoシリサイド層17の溶解を抑制しつつ、シ
リコン基板1上に付着したパーティクル等を除去できる
ので、歩留まりを低下させることなくシリコン基板1を
確実に清浄化できる。
That is, according to the second embodiment, TiN is used as a cap film in a predetermined region of the silicon substrate 1 on which the polymetal gate electrode 9 containing tungsten is provided.
After forming the Co silicide layer 17 using the film 16, T
After removing the iN film 16, the silicon substrate 1 is cleaned so that the etching rate of tungsten is 0.3 nm / min or less and the etching rate of the Co silicide layer 17 is 0.3 nm / min or less. Therefore, even if a pinhole is formed in the sidewall 10 formed on the side surface of the polymetal gate electrode 9, the dissolution of tungsten contained in the polymetal gate electrode 9 and the dissolution of the Co silicide layer 17 are suppressed. At the same time, since particles and the like attached to the silicon substrate 1 can be removed, the silicon substrate 1 can be reliably cleaned without lowering the yield.

【0074】尚、第2の実施形態において、TiN膜1
6及び未反応のCo膜15の除去後にCoシリサイド層
17の組成を改善するための熱処理を行ない。その直後
に、「本発明の基板洗浄方法」を行なった。しかし、
「本発明の基板洗浄方法」を行なうタイミングは特に限
定されるものではない。例えば、Coシリサイド層17
が形成されたシリコン基板1上に層間絶縁膜を堆積した
後に該層間絶縁膜にコンタクトホールをCoシリサイド
層17に達するように形成し、その直後に、「本発明の
基板洗浄方法」を行なってもよい。
In the second embodiment, the TiN film 1 is used.
After removing 6 and the unreacted Co film 15, heat treatment for improving the composition of the Co silicide layer 17 is performed. Immediately after that, the “substrate cleaning method of the present invention” was performed. But,
The timing of performing the “substrate cleaning method of the present invention” is not particularly limited. For example, the Co silicide layer 17
After depositing an interlayer insulating film on the silicon substrate 1 on which the film was formed, a contact hole is formed in the interlayer insulating film so as to reach the Co silicide layer 17, and immediately after that, the “substrate cleaning method of the present invention” is performed. Good.

【0075】また、第2の実施形態において、「本発明
の基板洗浄方法」に使用する洗浄液は、過酸化水素水を
実質的に含まないことが好ましい。このようにすると、
ポリメタルゲート電極9に含まれるタングステンの溶解
を確実に防止できる。
Further, in the second embodiment, it is preferable that the cleaning liquid used in the “method for cleaning a substrate of the present invention” does not substantially contain hydrogen peroxide solution. This way,
It is possible to reliably prevent the dissolution of tungsten contained in the polymetal gate electrode 9.

【0076】また、第2の実施形態において、「本発明
の基板洗浄方法」に使用する洗浄液としてH2SO4溶液
を用いたが、これに代えて、タングステン及びCoシリ
サイド層17のそれぞれのエッチングレートが0.3n
m/分以下となる他の洗浄液、例えばTMAH溶液、ア
ンモニア水、又は塩酸と水との混合液(以下、塩酸溶液
と称する)等を用いてもよい。また、H2SO4溶液、T
MAH溶液、アンモニア水及び塩酸溶液のうちの2つ以
上の洗浄液を順次用いてもよい。
Further, in the second embodiment, the H 2 SO 4 solution was used as the cleaning liquid used in the “substrate cleaning method of the present invention”, but instead of this, the tungsten and Co silicide layers 17 are etched respectively. Rate is 0.3n
Other cleaning solutions having a flow rate of m / min or less, such as TMAH solution, aqueous ammonia, or a mixed solution of hydrochloric acid and water (hereinafter referred to as hydrochloric acid solution) may be used. In addition, H 2 SO 4 solution, T
Two or more cleaning solutions of the MAH solution, the aqueous ammonia solution and the hydrochloric acid solution may be sequentially used.

【0077】また、第2の実施形態において、Coシリ
サイド層17に代えて、Tiシリサイド層等の他の金属
シリサイド層が形成されている場合、タングステン及び
該他の金属シリサイド層のそれぞれのエッチングレート
が0.3nm/分以下となる洗浄液を用いる必要があ
る。この場合も、前述のH2SO4溶液、TMAH溶液、
アンモニア水又は塩酸溶液を用いることができる。
Further, in the second embodiment, when another metal silicide layer such as a Ti silicide layer is formed instead of the Co silicide layer 17, the etching rate of each of tungsten and the other metal silicide layer is increased. Is required to be 0.3 nm / min or less. In this case also, the H 2 SO 4 solution, TMAH solution,
Aqueous ammonia or hydrochloric acid solution can be used.

【0078】また、第2の実施形態において、H2SO4
溶液における硫酸濃度は0.1質量%以上で且つ100
質量%未満であればよい。また、TMAH溶液を用いる
場合、TMAH濃度は0.01質量%以上で且つ5.0
質量%以下であればよい。また、アンモニア水を用いる
場合、アンモニア濃度は0.1質量%以上で且つ5.0
質量%以下であればよい。
Further, in the second embodiment, H 2 SO 4
The concentration of sulfuric acid in the solution is 0.1% by mass or more and 100
It may be less than mass%. When using a TMAH solution, the TMAH concentration is 0.01% by mass or more and 5.0 or less.
It may be mass% or less. When using ammonia water, the ammonia concentration is 0.1% by mass or more and 5.0 or less.
It may be mass% or less.

【0079】また、第2の実施形態において、H2SO4
溶液を使用する洗浄温度は特に限定されるものではな
く、例えば室温程度で使用してもよい。TMAH溶液、
アンモニア水又は塩酸溶液等を使用する場合も同様であ
る。
Further, in the second embodiment, H 2 SO 4
The washing temperature using the solution is not particularly limited and may be about room temperature, for example. TMAH solution,
The same applies when using aqueous ammonia or hydrochloric acid solution.

【0080】また、第2の実施形態において、Coシリ
サイド層17の組成をCo2 SiからCoSi2 へ変化
させるために、RTA処理を行なったが、これに代え
て、他の熱処理を行なってもよい。また、RTA処理等
の熱処理の温度は、Coシリサイド層17の組成変化が
確実に生じるように、800℃程度に設定することが好
ましい。
Further, in the second embodiment, the RTA treatment was performed in order to change the composition of the Co silicide layer 17 from Co 2 Si to CoSi 2 , but instead of this, another heat treatment may be performed. Good. Further, the temperature of heat treatment such as RTA treatment is preferably set to about 800 ° C. so that the composition change of the Co silicide layer 17 is surely caused.

【0081】また、第1又は第2の実施形態において、
タングステンを含むポリメタルゲート電極9が設けられ
たシリコン基板1におけるシリサイド形成を対象とした
が、これに限られず、タングステンを含む構成要素、例
えばタングステンを含むメタルゲート電極が設けられた
基板におけるシリサイド形成を対象としても同様の効果
が得られる。
In the first or second embodiment,
Although the silicide formation in the silicon substrate 1 provided with the polymetal gate electrode 9 containing tungsten is targeted, the present invention is not limited to this, and a silicide formation in a component provided with tungsten, for example, a substrate provided with a metal gate electrode containing tungsten. Similar effects can be obtained by targeting.

【0082】[0082]

【発明の効果】本発明によると、タングステンを含む構
成要素が設けられた基板におけるシリサイド形成工程
で、タングステンの溶解を抑制しつつ、キャップ膜とし
て使用された窒化チタン膜、又は基板上に付着したパー
ティクル等を除去できるので、歩留まりを低下させるこ
となく基板を確実に清浄化できる。
According to the present invention, in the silicide formation process on the substrate provided with the constituent element containing tungsten, the titanium nitride film used as the cap film or the substrate is deposited while suppressing the dissolution of tungsten. Since particles and the like can be removed, the substrate can be reliably cleaned without lowering the yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(d)は本発明の第1の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
1A to 1D are cross-sectional views showing each step of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】(a)〜(c)は本発明の第1の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
2A to 2C are cross-sectional views showing each step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図3】(a)〜(c)は本発明の第1の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
3A to 3C are cross-sectional views showing respective steps of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 素子分離酸化膜 3 Nウェル 4 Pウェル 5 ゲート酸化膜 6 ポリシリコン膜 7 W/WNX 積層膜 8 シリコン窒化膜 9 ポリメタルゲート電極 10 サイドウォール 11 P型不純物拡散層 12 N型不純物拡散層 13 絶縁膜 14 レジストパターン 15 Co膜 16 TiN膜 17 Coシリサイド層DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Element isolation oxide film 3 N well 4 P well 5 Gate oxide film 6 Polysilicon film 7 W / WN X laminated film 8 Silicon nitride film 9 Polymetal gate electrode 10 Sidewall 11 P type impurity diffusion layer 12 N type Impurity diffusion layer 13 Insulating film 14 Resist pattern 15 Co film 16 TiN film 17 Co silicide layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB01 BB20 BB21 BB25 BB33 CC01 CC05 DD02 DD64 DD80 DD84 EE05 EE09 GG09 GG10 GG14 5F033 HH04 HH19 HH33 HH34 KK25 KK27 MM05 MM08 MM13 QQ08 QQ20 QQ28 QQ70 QQ73 QQ82 QQ91 TT08 VV06 WW00 WW04 5F043 AA40 BB30 DD07    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 4M104 BB01 BB20 BB21 BB25 BB33                       CC01 CC05 DD02 DD64 DD80                       DD84 EE05 EE09 GG09 GG10                       GG14                 5F033 HH04 HH19 HH33 HH34 KK25                       KK27 MM05 MM08 MM13 QQ08                       QQ20 QQ28 QQ70 QQ73 QQ82                       QQ91 TT08 VV06 WW00 WW04                 5F043 AA40 BB30 DD07

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】 タングステンを含む構成要素が設けられ
た基板上に窒化チタン膜を形成した後に、前記タングス
テンのエッチングレートに対する前記窒化チタン膜のエ
ッチングレートの比が5以上となるように前記窒化チタ
ン膜に対してウェットエッチングを行なう工程を備えて
いることを特徴とするエッチング方法。
1. A titanium nitride film is formed on a substrate provided with a component containing tungsten, and then the titanium nitride film is adjusted so that a ratio of an etching rate of the titanium nitride film to an etching rate of the tungsten is 5 or more. An etching method comprising a step of performing wet etching on a film.
【請求項2】 前記ウェットエッチングを行なう工程
は、硫酸と水との混合液を70℃以上の温度で用いて行
なわれることを特徴とする請求項1に記載のエッチング
方法。
2. The etching method according to claim 1, wherein the step of performing the wet etching is performed using a mixed solution of sulfuric acid and water at a temperature of 70 ° C. or higher.
【請求項3】 前記混合液における硫酸の濃度は、0.
1質量%以上で且つ100質量%未満であることを特徴
とする請求項2に記載のエッチング方法。
3. The concentration of sulfuric acid in the mixed solution is 0.
It is 1 mass% or more and less than 100 mass%, The etching method of Claim 2 characterized by the above-mentioned.
【請求項4】 前記混合液は過酸化水素水を実質的に含
まないことを特徴とする請求項2に記載のエッチング方
法。
4. The etching method according to claim 2, wherein the mixed solution does not substantially contain hydrogen peroxide solution.
【請求項5】 タングステンを含む構成要素が設けられ
た基板上に金属シリサイド層を形成した後に、前記タン
グステンのエッチングレートが0.3nm/分以下とな
り且つ前記金属シリサイド層のエッチングレートが0.
3nm/分以下となるように前記基板に対して洗浄を行
なう工程を備えていることを特徴とする基板洗浄方法。
5. After forming a metal silicide layer on a substrate provided with a component containing tungsten, the etching rate of the tungsten is 0.3 nm / min or less and the etching rate of the metal silicide layer is less than 0.3 nm / min.
A method of cleaning a substrate, comprising a step of cleaning the substrate so as to be 3 nm / min or less.
【請求項6】 前記洗浄を行なう工程は、過酸化水素水
を実質的に含まない洗浄液を用いて行なわれることを特
徴とする請求項5に記載の基板洗浄方法。
6. The substrate cleaning method according to claim 5, wherein the cleaning step is performed using a cleaning liquid that does not substantially contain hydrogen peroxide solution.
【請求項7】 前記洗浄液は、テトラメチルアンモニウ
ムハイドロオキサイドと水との混合液であることを特徴
とする請求項6に記載の基板洗浄方法。
7. The substrate cleaning method according to claim 6, wherein the cleaning liquid is a mixed liquid of tetramethylammonium hydroxide and water.
【請求項8】 前記混合液におけるテトラメチルアンモ
ニウムハイドロオキサイドの濃度は、0.01質量%以
上で且つ5.0質量%以下であることを特徴とする請求
項7に記載の基板洗浄方法。
8. The substrate cleaning method according to claim 7, wherein the concentration of tetramethylammonium hydroxide in the mixed solution is 0.01% by mass or more and 5.0% by mass or less.
【請求項9】 前記洗浄液はアンモニア水であることを
特徴とする請求項6に記載の基板洗浄方法。
9. The substrate cleaning method according to claim 6, wherein the cleaning liquid is aqueous ammonia.
【請求項10】 前記アンモニア水におけるアンモニア
の濃度は、0.1質量%以上で且つ5.0質量%以下で
あることを特徴とする請求項9に記載の基板洗浄方法。
10. The substrate cleaning method according to claim 9, wherein the concentration of ammonia in the ammonia water is 0.1% by mass or more and 5.0% by mass or less.
【請求項11】 前記洗浄液は、硫酸と水との混合液で
あることを特徴とする請求項6に記載の基板洗浄方法。
11. The substrate cleaning method according to claim 6, wherein the cleaning liquid is a mixed liquid of sulfuric acid and water.
【請求項12】 前記混合液における硫酸の濃度は、
0.1質量%以上で且つ100質量%未満であることを
特徴とする請求項11に記載の基板洗浄方法。
12. The concentration of sulfuric acid in the mixed solution is
The substrate cleaning method according to claim 11, wherein the content is 0.1% by mass or more and less than 100% by mass.
【請求項13】 タングステンを含むゲート電極が設け
られた半導体基板上に、金属膜及び窒化チタン膜を順次
形成する工程と、前記半導体基板に対して熱処理を行な
って、前記半導体基板における前記ゲート電極の両側の
所定の領域と前記金属膜とを反応させることにより金属
シリサイド層を形成する工程と、前記金属シリサイド層
を形成する工程よりも後に、前記タングステンのエッチ
ングレートに対する前記窒化チタン膜のエッチングレー
トの比が5以上となるように前記窒化チタン膜に対して
ウェットエッチングを行なう工程とを備えていることを
特徴とする半導体装置の製造方法。
13. The gate electrode in the semiconductor substrate, wherein a step of sequentially forming a metal film and a titanium nitride film on a semiconductor substrate provided with a gate electrode containing tungsten and a heat treatment for the semiconductor substrate are performed. Forming a metal silicide layer by reacting a predetermined region on both sides of the metal film with the metal film, and etching the titanium nitride film with respect to the etching rate of the tungsten after the step of forming the metal silicide layer. And a step of performing wet etching on the titanium nitride film so that the ratio is 5 or more.
【請求項14】 前記ウェットエッチングを行なう工程
は、硫酸と水との混合液を70℃以上の温度下で用いて
行なわれることを特徴とする請求項13に記載の半導体
装置の製造方法。
14. The method of manufacturing a semiconductor device according to claim 13, wherein the step of performing the wet etching is performed using a mixed solution of sulfuric acid and water at a temperature of 70 ° C. or higher.
【請求項15】 前記混合液における硫酸の濃度は、
0.1質量%以上で且つ100質量%未満であることを
特徴とする請求項14に記載の半導体装置の製造方法。
15. The concentration of sulfuric acid in the mixed solution is
15. The method for manufacturing a semiconductor device according to claim 14, wherein the content is 0.1% by mass or more and less than 100% by mass.
【請求項16】 前記混合液は過酸化水素水を実質的に
含まないことを特徴とする請求項14に記載の半導体装
置の製造方法。
16. The method of manufacturing a semiconductor device according to claim 14, wherein the mixed solution does not substantially contain hydrogen peroxide solution.
【請求項17】 前記金属膜はコバルト又はチタンより
なることを特徴とする請求項13に記載の半導体装置の
製造方法。
17. The method of manufacturing a semiconductor device according to claim 13, wherein the metal film is made of cobalt or titanium.
【請求項18】 前記熱処理はRTA処理であることを
特徴とする請求項13に記載の半導体装置の製造方法。
18. The method of manufacturing a semiconductor device according to claim 13, wherein the heat treatment is an RTA treatment.
【請求項19】 タングステンを含むゲート電極が設け
られた半導体基板上に、金属膜及び窒化チタン膜を順次
形成する工程と、前記半導体基板に対して第1の熱処理
を行なうことにより、前記半導体基板における前記ゲー
ト電極の両側の所定の領域と前記金属膜とを反応させる
ことにより金属シリサイド層を形成する工程と、 前記窒化チタン膜と前記金属膜の未反応部分とを選択的
に除去した後に、前記半導体基板に対して第2の熱処理
を行なう工程と、 前記タングステンのエッチングレートが0.3nm/分
以下となり且つ前記金属シリサイド層のエッチングレー
トが0.3nm/分以下となるように、前記第2の熱処
理が行なわれた前記半導体基板に対して洗浄を行なう工
程とを備えていることを特徴とする半導体装置の製造方
法。
19. The semiconductor substrate is formed by sequentially forming a metal film and a titanium nitride film on a semiconductor substrate provided with a gate electrode containing tungsten, and performing a first heat treatment on the semiconductor substrate. A step of forming a metal silicide layer by reacting a predetermined region on both sides of the gate electrode with the metal film, and after selectively removing the titanium nitride film and an unreacted portion of the metal film, Performing a second heat treatment on the semiconductor substrate, and setting the etching rate of the tungsten to 0.3 nm / min or less and the etching rate of the metal silicide layer to 0.3 nm / min or less. And a step of cleaning the semiconductor substrate subjected to the heat treatment of 2.
【請求項20】 前記洗浄を行なう工程は、過酸化水素
水を実質的に含まない洗浄液を用いて行なわれることを
特徴とする請求項19に記載の半導体装置の製造方法。
20. The method of manufacturing a semiconductor device according to claim 19, wherein the cleaning step is performed using a cleaning liquid that does not substantially contain hydrogen peroxide solution.
【請求項21】 前記洗浄液は、テトラメチルアンモニ
ウムハイドロオキサイドと水との混合液であることを特
徴とする請求項20に記載の半導体装置の製造方法。
21. The method of manufacturing a semiconductor device according to claim 20, wherein the cleaning liquid is a mixed liquid of tetramethylammonium hydroxide and water.
【請求項22】 前記混合液におけるテトラメチルアン
モニウムハイドロオキサイドの濃度は、0.01質量%
以上で且つ5.0質量%以下であることを特徴とする請
求項21に記載の半導体装置の製造方法。
22. The concentration of tetramethylammonium hydroxide in the mixed solution is 0.01% by mass.
22. The method for manufacturing a semiconductor device according to claim 21, wherein the content is at least 5.0 mass%.
【請求項23】 前記洗浄液はアンモニア水であること
を特徴とする請求項20に記載の半導体装置の製造方
法。
23. The method of manufacturing a semiconductor device according to claim 20, wherein the cleaning liquid is aqueous ammonia.
【請求項24】 前記アンモニア水におけるアンモニア
の濃度は、0.1質量%以上で且つ5.0質量%以下で
あることを特徴とする請求項23に記載の半導体装置の
製造方法。
24. The method of manufacturing a semiconductor device according to claim 23, wherein the concentration of ammonia in the ammonia water is 0.1% by mass or more and 5.0% by mass or less.
【請求項25】 前記洗浄液は、硫酸と水との混合液で
あることを特徴とする請求項20に記載の半導体装置の
製造方法。
25. The method of manufacturing a semiconductor device according to claim 20, wherein the cleaning liquid is a mixed liquid of sulfuric acid and water.
【請求項26】 前記混合液における硫酸の濃度は、
0.1質量%以上で且つ100質量%未満であることを
特徴とする請求項25に記載の半導体装置の製造方法。
26. The concentration of sulfuric acid in the mixed solution is
26. The method for manufacturing a semiconductor device according to claim 25, wherein the content is 0.1% by mass or more and less than 100% by mass.
【請求項27】 前記金属膜はコバルト又はチタンより
なることを特徴とする請求項19に記載の半導体装置の
製造方法。
27. The method of manufacturing a semiconductor device according to claim 19, wherein the metal film is made of cobalt or titanium.
【請求項28】 前記第1の熱処理はRTA処理である
ことを特徴とする請求項19に記載の半導体装置の製造
方法。
28. The method of manufacturing a semiconductor device according to claim 19, wherein the first heat treatment is an RTA treatment.
【請求項29】 前記第2の熱処理はRTA処理である
ことを特徴とする請求項19に記載の半導体装置の製造
方法。
29. The method of manufacturing a semiconductor device according to claim 19, wherein the second heat treatment is an RTA treatment.
JP2002034061A 2002-02-12 2002-02-12 Etching method, substrate cleaning method and method for manufacturing semiconductor device Pending JP2003234307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002034061A JP2003234307A (en) 2002-02-12 2002-02-12 Etching method, substrate cleaning method and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002034061A JP2003234307A (en) 2002-02-12 2002-02-12 Etching method, substrate cleaning method and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003234307A true JP2003234307A (en) 2003-08-22

Family

ID=27776677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002034061A Pending JP2003234307A (en) 2002-02-12 2002-02-12 Etching method, substrate cleaning method and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003234307A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021516A (en) * 2007-07-13 2009-01-29 Tokyo Ohka Kogyo Co Ltd Titanium nitride resist stripper, and stripping method of titanium nitride coating
US7863191B2 (en) 2006-09-28 2011-01-04 Elpida Memory, Inc. Manufacturing method of semiconductor device
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP2016119359A (en) * 2014-12-19 2016-06-30 栗田工業株式会社 Washing method for semiconductor substrates
KR20160111903A (en) 2014-01-27 2016-09-27 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Liquid composition for removing titanium nitride, semiconductor-element cleaning method using same, and semiconductor-element manufacturing method
KR20170042240A (en) 2015-10-08 2017-04-18 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Liquid composition for cleaning semiconductor element and method for cleaning semiconductor element, and method for manufacturing semiconductor element
KR20170044586A (en) 2015-10-15 2017-04-25 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Liquid composition for cleaning semiconductor element, method for cleaning semiconductor element, and method for manufacturing semiconductor element
US9803162B2 (en) 2014-04-10 2017-10-31 Mitsubishi Gas Chemical Company, Inc. Liquid composition for cleaning semiconductor device, and method for cleaning semiconductor device
JP2021089983A (en) * 2019-12-04 2021-06-10 東京エレクトロン株式会社 Substrate processing device and substrate processing method
KR20220090423A (en) 2020-12-22 2022-06-29 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing apparatus
KR20240023686A (en) 2021-07-16 2024-02-22 도쿄엘렉트론가부시키가이샤 Substrate processing device and substrate processing method
KR20240129190A (en) 2022-01-04 2024-08-27 도쿄엘렉트론가부시키가이샤 Substrate processing device and substrate processing method

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863191B2 (en) 2006-09-28 2011-01-04 Elpida Memory, Inc. Manufacturing method of semiconductor device
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP2009021516A (en) * 2007-07-13 2009-01-29 Tokyo Ohka Kogyo Co Ltd Titanium nitride resist stripper, and stripping method of titanium nitride coating
US9777251B2 (en) 2014-01-27 2017-10-03 Mitsubishi Gas Chemical Company, Inc. Liquid composition for removing titanium nitride, semiconductor-element cleaning method using same, and semiconductor-element manufacturing method
KR20160111903A (en) 2014-01-27 2016-09-27 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Liquid composition for removing titanium nitride, semiconductor-element cleaning method using same, and semiconductor-element manufacturing method
US9803162B2 (en) 2014-04-10 2017-10-31 Mitsubishi Gas Chemical Company, Inc. Liquid composition for cleaning semiconductor device, and method for cleaning semiconductor device
JP2016119359A (en) * 2014-12-19 2016-06-30 栗田工業株式会社 Washing method for semiconductor substrates
KR20170042240A (en) 2015-10-08 2017-04-18 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Liquid composition for cleaning semiconductor element and method for cleaning semiconductor element, and method for manufacturing semiconductor element
US10301581B2 (en) 2015-10-08 2019-05-28 Mitsubishi Gas Chemical Company, Inc. Liquid composition for cleaning semiconductor device, method for cleaning semiconductor device, and method for fabricating semiconductor device
KR20170044586A (en) 2015-10-15 2017-04-25 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 Liquid composition for cleaning semiconductor element, method for cleaning semiconductor element, and method for manufacturing semiconductor element
JP2021089983A (en) * 2019-12-04 2021-06-10 東京エレクトロン株式会社 Substrate processing device and substrate processing method
US11862474B2 (en) 2019-12-04 2024-01-02 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
JP7412990B2 (en) 2019-12-04 2024-01-15 東京エレクトロン株式会社 Substrate processing equipment and substrate processing method
KR20220090423A (en) 2020-12-22 2022-06-29 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing apparatus
US11905603B2 (en) 2020-12-22 2024-02-20 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
KR20240023686A (en) 2021-07-16 2024-02-22 도쿄엘렉트론가부시키가이샤 Substrate processing device and substrate processing method
KR20240129190A (en) 2022-01-04 2024-08-27 도쿄엘렉트론가부시키가이샤 Substrate processing device and substrate processing method

Similar Documents

Publication Publication Date Title
US6972225B2 (en) integrating n-type and P-type metal gate transistors
US8008177B2 (en) Method for fabricating semiconductor device using a nickel salicide process
JP2010206056A (en) Method of manufacturing semiconductor integrated circuit device
US20070222000A1 (en) Method of forming silicided gate structure
JP2003234307A (en) Etching method, substrate cleaning method and method for manufacturing semiconductor device
US20060284263A1 (en) Semiconductor device and fabrication method thereof
US8293653B2 (en) Method of manufacturing a semiconductor device
US6509254B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
JP2007214436A (en) Semiconductor device and manufacturing method therefor
JP2005019705A (en) Method of manufacturing semiconductor device
JP3415549B2 (en) Method for cleaning electronic device and method for manufacturing the same
US20080242072A1 (en) Plasma dry etch process for metal-containing gates
JP5076557B2 (en) Manufacturing method of semiconductor device
JP4101901B2 (en) Manufacturing method of semiconductor device
JP2007234667A (en) Process for fabricating semiconductor device
US5877085A (en) Method of manufacturing semiconductor device
JP3420104B2 (en) Manufacturing method of resistance element
US20030153170A1 (en) Method for cleaning semiconductor device and method for fabricating the same
JP2004509465A (en) Isotropic resistive protective etching to aid residue removal
JP3660474B2 (en) Manufacturing method of semiconductor device
JP2004153076A (en) Manufacture of semiconductor device
JP2003037084A (en) Method for forming disilicified cobalt film during manufacturing of integrated circuit
JP2000031093A (en) Fabrication of semiconductor device
US7595264B2 (en) Fabrication method of semiconductor device
JP2002093744A (en) Manufacturing method of semiconductor device