JP2002025281A - 不揮発性メモリ管理方法および不揮発性メモリ管理装置 - Google Patents
不揮発性メモリ管理方法および不揮発性メモリ管理装置Info
- Publication number
- JP2002025281A JP2002025281A JP2000208671A JP2000208671A JP2002025281A JP 2002025281 A JP2002025281 A JP 2002025281A JP 2000208671 A JP2000208671 A JP 2000208671A JP 2000208671 A JP2000208671 A JP 2000208671A JP 2002025281 A JP2002025281 A JP 2002025281A
- Authority
- JP
- Japan
- Prior art keywords
- data
- nonvolatile memory
- flash memory
- writing
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 フラッシュメモリの管理に関して、ソ
フトウエアの負担を軽減すること。 【解決手段】 ハードウエアからなる、フラッシュメ
モリ管理部２を設けて、例えば、フラッシュメモリへの
データの書き込み回数を更新し、限界値に達したか否か
を判定する。すなわち、作業部４に書きこまれた書き込
み回数データは、ＣＰＵが書き込みコマンドを発する毎
に、インクリメンタによりインクリメントされる。比較
器８は、実際の書き込み回数が、書き込み上限値と一致
すると一致検出信号を出力し、アラーム部９が報知信号
が出力する。また、更新後の書き込み回数データを書き
込み回数保存部５に保存する。
フトウエアの負担を軽減すること。 【解決手段】 ハードウエアからなる、フラッシュメ
モリ管理部２を設けて、例えば、フラッシュメモリへの
データの書き込み回数を更新し、限界値に達したか否か
を判定する。すなわち、作業部４に書きこまれた書き込
み回数データは、ＣＰＵが書き込みコマンドを発する毎
に、インクリメンタによりインクリメントされる。比較
器８は、実際の書き込み回数が、書き込み上限値と一致
すると一致検出信号を出力し、アラーム部９が報知信号
が出力する。また、更新後の書き込み回数データを書き
込み回数保存部５に保存する。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性メモリ管
理方法および不揮発性メモリ管理装置に関し、特に、書
込み回数が有限であるフラッシュメモリの書き換え回数
や、不揮発メモリに書き込まれるデータのバージョン情
報の管理を行う方法および装置に関する。
理方法および不揮発性メモリ管理装置に関し、特に、書
込み回数が有限であるフラッシュメモリの書き換え回数
や、不揮発メモリに書き込まれるデータのバージョン情
報の管理を行う方法および装置に関する。
【０００２】
【従来の技術】フラッシュメモリやEEPROM等の不揮発性
メモリ（以下の説明では、フラッシュメモリを例にとっ
て述べる）は、データの書き換え回数に上限がある。し
たがって、データの書き換えた回数の上限を越えてしま
うとメモリが、使用できなくなってしまう。
メモリ（以下の説明では、フラッシュメモリを例にとっ
て述べる）は、データの書き換え回数に上限がある。し
たがって、データの書き換えた回数の上限を越えてしま
うとメモリが、使用できなくなってしまう。
【０００３】フラッシュメモリに対するデータ書き換え
回数の管理は、プログラムによって行われている。ま
た、不揮発性メモリに対するデータのバージョン管理
は、データ書込み毎にソフトウエアで書込みを行ってい
る。
回数の管理は、プログラムによって行われている。ま
た、不揮発性メモリに対するデータのバージョン管理
は、データ書込み毎にソフトウエアで書込みを行ってい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、ソフト
ウエアで書込み回数やデータのバージョン管理を行って
いると、ソフトウエアの負担が大きく、結果的に、フラ
ッシュメモリのデータ書き換え処理全体の時間も増大す
る。
ウエアで書込み回数やデータのバージョン管理を行って
いると、ソフトウエアの負担が大きく、結果的に、フラ
ッシュメモリのデータ書き換え処理全体の時間も増大す
る。
【０００５】本発明は、このような問題点を解決して、
ソフトウエアの負担を軽減すると共に、フラッシュメモ
リのデータ書き換え処理の全体の時間も短縮することを
目的とする。
ソフトウエアの負担を軽減すると共に、フラッシュメモ
リのデータ書き換え処理の全体の時間も短縮することを
目的とする。
【０００６】
【課題を解決するための手段】本発明では、不揮発性メ
モリに置けるデータの書込み回数や、データのバージョ
ン情報をハードウエアで自動的に監視し、データの更新
・保存を行う。これにより、ソフトウエアの負担が軽減
され、間違いがなく管理を行うことが可能となる。
モリに置けるデータの書込み回数や、データのバージョ
ン情報をハードウエアで自動的に監視し、データの更新
・保存を行う。これにより、ソフトウエアの負担が軽減
され、間違いがなく管理を行うことが可能となる。
【０００７】
【発明の実施の形態】本発明の不揮発性メモリ管理装置
の一態様は、フラッシュメモリ等の不揮発性メモリの書
込み回数を一時的に格納するための作業部と、書込み回
数を保存するための書込み回数保存部と、書込みコマン
ドが入力される毎に、作業部に一時的に格納されている
データをインクリメントして、インクリメント結果を作
業部に戻すインクリメンタと、を備える。そして、イン
クリメンタはインクリメント結果と書込み回数限界値を
比較するための比較器に接続され、限界値と等しくなっ
た場合に、アラーム部からアラームを出す構成とする。
の一態様は、フラッシュメモリ等の不揮発性メモリの書
込み回数を一時的に格納するための作業部と、書込み回
数を保存するための書込み回数保存部と、書込みコマン
ドが入力される毎に、作業部に一時的に格納されている
データをインクリメントして、インクリメント結果を作
業部に戻すインクリメンタと、を備える。そして、イン
クリメンタはインクリメント結果と書込み回数限界値を
比較するための比較器に接続され、限界値と等しくなっ
た場合に、アラーム部からアラームを出す構成とする。
【０００８】この構成により、不揮発性メモリに対して
データ書込み毎に、書込み回数格納部のデータをインク
リメントして書込み回数を管理するとともに、アラーム
で書込み回数の限界を報知することができる。
データ書込み毎に、書込み回数格納部のデータをインク
リメントして書込み回数を管理するとともに、アラーム
で書込み回数の限界を報知することができる。
【０００９】また、本発明の他の態様では、バージョン
情報をインクリメント、デクリメント、リセットを判断
するためのレジスタを備えた構成とする。この構成によ
り、不揮発性メモリに書込むデータのバージョン情報の
管理も、ハードウエアにより自動的に行うことができ
る。
情報をインクリメント、デクリメント、リセットを判断
するためのレジスタを備えた構成とする。この構成によ
り、不揮発性メモリに書込むデータのバージョン情報の
管理も、ハードウエアにより自動的に行うことができ
る。
【００１０】以下、本発明の実施の形態について、図面
を参照して具体的に説明する。
を参照して具体的に説明する。
【００１１】（実施の形態１）図１は、ＣＤＭＡ通信に
おける基地局システムにおける、フラッシュメモリの管
理を行う部分の構成を示している。
おける基地局システムにおける、フラッシュメモリの管
理を行う部分の構成を示している。
【００１２】図示されるように、基地局３０は、ＣＰＵ
１と、フラッシュメモリ管理部２と、フラッシュメモリ
３と、を具備する。フラッシュメモリ管理部２は、アド
レスバスとデータバスに接続されると共に、ＣＰＵ１に
よる、フラッシュメモリ３の書き換えコマンド（命令）
等を監視して、データの更新・保存動作を自動的に実行
する。
１と、フラッシュメモリ管理部２と、フラッシュメモリ
３と、を具備する。フラッシュメモリ管理部２は、アド
レスバスとデータバスに接続されると共に、ＣＰＵ１に
よる、フラッシュメモリ３の書き換えコマンド（命令）
等を監視して、データの更新・保存動作を自動的に実行
する。
【００１３】図２は、フラッシュメモリ管理部２の具体
的構成例を示すブロック図である。図示されるように、
フラッシュメモリ管理部２は、作業部４と、更新後の書
込み回数を保存する書込み回数保存部５と、インクリメ
ンタ６と、書込み回数限界値を記憶しているレジスタ
（書込み回数限界値レジスタ）７と、インクリメンタの
出力と書込み回数限界値とを比較し、一致を判定する比
較器８と、比較器８から一致判定信号が出力されると報
知信号を出力するアラーム部９と、を具備する。なお、
作業部４はＲＡＭで構成され、データの一時的保存のた
めに使用される。
的構成例を示すブロック図である。図示されるように、
フラッシュメモリ管理部２は、作業部４と、更新後の書
込み回数を保存する書込み回数保存部５と、インクリメ
ンタ６と、書込み回数限界値を記憶しているレジスタ
（書込み回数限界値レジスタ）７と、インクリメンタの
出力と書込み回数限界値とを比較し、一致を判定する比
較器８と、比較器８から一致判定信号が出力されると報
知信号を出力するアラーム部９と、を具備する。なお、
作業部４はＲＡＭで構成され、データの一時的保存のた
めに使用される。
【００１４】以下、図２の構成の動作を説明する。ま
ず、所定のタイミング（例えば、電源投入時）に、書込
み回数保存部５に保存されている、フラッシュメモリ３
についての最新の書込み回数データを、一旦、作業部
（作業用ＲＡＭ）４に移す。
ず、所定のタイミング（例えば、電源投入時）に、書込
み回数保存部５に保存されている、フラッシュメモリ３
についての最新の書込み回数データを、一旦、作業部
（作業用ＲＡＭ）４に移す。
【００１５】そして、ＣＰＵ１がフラッシュメモリ３へ
の書込みコマンドを発生させると、その都度、作業部４
に記憶されている書込み回数データがインクリメンタ６
に転送され、データのインクリメントがなされる。そし
て、インクリメント後のデータは、作業部４に戻され
る。
の書込みコマンドを発生させると、その都度、作業部４
に記憶されている書込み回数データがインクリメンタ６
に転送され、データのインクリメントがなされる。そし
て、インクリメント後のデータは、作業部４に戻され
る。
【００１６】そして、インクリメント後のデータが書込
み回数保存部５に保存される。このようにして、フラッ
シュメモリ３の書込み回数を監視する。
み回数保存部５に保存される。このようにして、フラッ
シュメモリ３の書込み回数を監視する。
【００１７】また、インクリメンタ６によるインクリメ
ント後のデータと、書込み回数限界値レジスタ７から読
み出した限界値とを比較器８が比較し、書込み回数が限
界値と等しい場合には、アラーム部９からアラーム（報
知情報）を出力する。これにより、フラッシュメモリの
書き換え回数が上限値に達したことを、上位システムや
ユーザに確実に知らせることができる。よって、フラッ
シュメモリの保守管理が容易化される。
ント後のデータと、書込み回数限界値レジスタ７から読
み出した限界値とを比較器８が比較し、書込み回数が限
界値と等しい場合には、アラーム部９からアラーム（報
知情報）を出力する。これにより、フラッシュメモリの
書き換え回数が上限値に達したことを、上位システムや
ユーザに確実に知らせることができる。よって、フラッ
シュメモリの保守管理が容易化される。
【００１８】以上の動作をまとめると、図６のようにな
る。すなわち、まず、電源投入時等の所定のタイミング
で、作業部に、データ書込み回数の情報を書込み（ステ
ップ４０）。そして、フラッシュメモリにデータを書込
む毎に書込み回数の情報をインクリメントする（ステッ
プ４１）。そして、インクリメント後の値がレジスタに
登録されている限界値と一致すると（ステップ４２）、
アラーム（報知情報）を出力する（ステップ４３）。そ
して、インクリメント後の書込み回数の情報を、書込み
回数保存部に保存する（ステップ４４)。
る。すなわち、まず、電源投入時等の所定のタイミング
で、作業部に、データ書込み回数の情報を書込み（ステ
ップ４０）。そして、フラッシュメモリにデータを書込
む毎に書込み回数の情報をインクリメントする（ステッ
プ４１）。そして、インクリメント後の値がレジスタに
登録されている限界値と一致すると（ステップ４２）、
アラーム（報知情報）を出力する（ステップ４３）。そ
して、インクリメント後の書込み回数の情報を、書込み
回数保存部に保存する（ステップ４４)。
【００１９】このようにして、フラッシュメモリの書込
み回数の監視を、ハードウエアによって自動的に行う。
これにより、ソフトウエアの監視負担が軽減される。ま
た、ハードウエアによる管理であるため、ソフトウエア
よりも信頼性が高い。また、書込み処理全体の処理時間
も短縮できる。
み回数の監視を、ハードウエアによって自動的に行う。
これにより、ソフトウエアの監視負担が軽減される。ま
た、ハードウエアによる管理であるため、ソフトウエア
よりも信頼性が高い。また、書込み処理全体の処理時間
も短縮できる。
【００２０】（実施の形態２）次に、図３を用いて、本
発明の実施の形態２にかかる、フラッシュメモリ管理装
置について説明する。
発明の実施の形態２にかかる、フラッシュメモリ管理装
置について説明する。
【００２１】本実施の形態では、フラッシュメモリに書
き込まれるデータのバージョン情報を管理する。
き込まれるデータのバージョン情報を管理する。
【００２２】図３に示されるように、フラッシュメモリ
管理装置２は、作業部１１と、インクリメンタ１０およ
びデクリメンタ１２と、バージョンレジスタ１３と、バ
ージョン情報保存部１４と、を具備する。
管理装置２は、作業部１１と、インクリメンタ１０およ
びデクリメンタ１２と、バージョンレジスタ１３と、バ
ージョン情報保存部１４と、を具備する。
【００２３】データの書込み回数は、必ず増加するた
め、インクリメンタのみ設けておけば問題なかった。こ
れに対し、フラッシュメモリに書き込まれるデータのバ
ージョンは種々存在するため、バーンジョン情報を更新
するためには、インクリメンタと共に、デクリメンタを
設ける必要がある。
め、インクリメンタのみ設けておけば問題なかった。こ
れに対し、フラッシュメモリに書き込まれるデータのバ
ージョンは種々存在するため、バーンジョン情報を更新
するためには、インクリメンタと共に、デクリメンタを
設ける必要がある。
【００２４】また、バージョンレジスタ１３には、作業
部１１に一時的に記憶されているバージョン情報をどの
ように処理するかを示すデータがセットされる。このデ
ータのセットは、図１のＣＰＵ１が行う。
部１１に一時的に記憶されているバージョン情報をどの
ように処理するかを示すデータがセットされる。このデ
ータのセットは、図１のＣＰＵ１が行う。
【００２５】バージョンレジスタ１３は、例えば、図４
に例示されるように、２ビット構成である。バージョン
アップする時は、例えば、レジスタの0bit目を”0”に
セットし、バージョンダウンする時は、レジスタの1bit
目を”１”にセットする。つまり、レジスタ１３の内容
により、バージョン情報をどのように処理するかを判断
する。
に例示されるように、２ビット構成である。バージョン
アップする時は、例えば、レジスタの0bit目を”0”に
セットし、バージョンダウンする時は、レジスタの1bit
目を”１”にセットする。つまり、レジスタ１３の内容
により、バージョン情報をどのように処理するかを判断
する。
【００２６】以下，図３の構成の動作を説明する。
【００２７】最初に、作業部１１に、バージョン情報保
存部１４に保存されているバージョン情報を書込む。そ
して、バージョンレジスタ１３の0bit目が”0”のとき
は、作業部１１に記憶されているバージョン情報がイン
クリメンタ１０に転送される。
存部１４に保存されているバージョン情報を書込む。そ
して、バージョンレジスタ１３の0bit目が”0”のとき
は、作業部１１に記憶されているバージョン情報がイン
クリメンタ１０に転送される。
【００２８】そして、バージョン情報データをインクリ
メントし、再び、作業部１１に戻す。バージョンレジス
タ１３の0bit目が”1”のときには、作業部１１のバー
ジョン情報データがデクリメンタ１２に転送され、デー
タをデクリメントして作業部１１に戻す。
メントし、再び、作業部１１に戻す。バージョンレジス
タ１３の0bit目が”1”のときには、作業部１１のバー
ジョン情報データがデクリメンタ１２に転送され、デー
タをデクリメントして作業部１１に戻す。
【００２９】そして、作業部１１で、更新後のデータを
バージョン情報保存部１４に保存する。なお、レジスタ
の1bit目が”１”のときは、バージョン情報を初期化す
るように設定しておけば、フラッシュメモリに対してデ
ータ書き換え毎にバージョン管理に使用できる。
バージョン情報保存部１４に保存する。なお、レジスタ
の1bit目が”１”のときは、バージョン情報を初期化す
るように設定しておけば、フラッシュメモリに対してデ
ータ書き換え毎にバージョン管理に使用できる。
【００３０】以上の動作をまとめると、図７のようにな
る。
る。
【００３１】すなわち、初期状態にて、作業部にバージ
ョン情報を書込む（ステップ５０）。次に、フラッシュ
メモリ３へのデータの書込みが発生する毎に、バージョ
ンレジスタ１３にセットされているデータをチェックし
（ステップ５１）、バージョン情報を更新する必要があ
るのならば（ステップ５２）、バージョン情報のインク
リメントまたはデクリメントを実行する（ステップ５
３）。そして、バージョン情報をバージョン情報保存部
に保存する（ステップ５４）。
ョン情報を書込む（ステップ５０）。次に、フラッシュ
メモリ３へのデータの書込みが発生する毎に、バージョ
ンレジスタ１３にセットされているデータをチェックし
（ステップ５１）、バージョン情報を更新する必要があ
るのならば（ステップ５２）、バージョン情報のインク
リメントまたはデクリメントを実行する（ステップ５
３）。そして、バージョン情報をバージョン情報保存部
に保存する（ステップ５４）。
【００３２】（実施の形態３）図５は、本発明の実施の
形態３にかかるフラッシュメモリの内部構成を示すブロ
ック図である。
形態３にかかるフラッシュメモリの内部構成を示すブロ
ック図である。
【００３３】本実施の形態の特徴は、図２および図３で
示した構成の機能をすべて、フラッシュメモリのチップ
自体に内蔵したことである。
示した構成の機能をすべて、フラッシュメモリのチップ
自体に内蔵したことである。
【００３４】図５に示されるように、このフラッシュメ
モリに内蔵される管理部２は、デクリメンタ１５および
インクリメンタ１６と、作業部１７と、書込み回数限界
値レジスタ１８と、比較器１９と、書込み回数保存部２
０と、バージョン情報保存部２１と、バージョンレジス
タ２２と、アラーム部２３と、を有する。
モリに内蔵される管理部２は、デクリメンタ１５および
インクリメンタ１６と、作業部１７と、書込み回数限界
値レジスタ１８と、比較器１９と、書込み回数保存部２
０と、バージョン情報保存部２１と、バージョンレジス
タ２２と、アラーム部２３と、を有する。
【００３５】管理部２の動作は、前掲の実施の形態で説
明したとおりである。すなわち、データが書き込まれる
毎に書込み回数をインクリメントし、更新後のデータを
保存する。また、バージョン情報はバージョンレジスタ
の内容で判断し、インクリメント／デクリメントを行
い、更新後のデータを保存する。
明したとおりである。すなわち、データが書き込まれる
毎に書込み回数をインクリメントし、更新後のデータを
保存する。また、バージョン情報はバージョンレジスタ
の内容で判断し、インクリメント／デクリメントを行
い、更新後のデータを保存する。
【００３６】本実施の形態のように、管理部をフラッシ
ュメモリ自体に内蔵させれば、フラッシュメモリ自体の
付加価値が向上する。また、図１の構成では、管理部２
をＣＰＵ１に接続する必要があるが、本実施の形態で
は、ＣＰＵ１と管理部２とを通常どおり接続するだけで
よい。
ュメモリ自体に内蔵させれば、フラッシュメモリ自体の
付加価値が向上する。また、図１の構成では、管理部２
をＣＰＵ１に接続する必要があるが、本実施の形態で
は、ＣＰＵ１と管理部２とを通常どおり接続するだけで
よい。
【００３７】
【発明の効果】以上説明したように、本発明では、フラ
ッシュメモリの書込み回数をハードウェアで自動的に監
視するため、フラッシュメモリに対するデータ書き換え
回数管理をプログラムによって行っていた従来の方法に
比べソフトの負担が軽減される。このことは、全体の処
理時間の短縮にもつながる。
ッシュメモリの書込み回数をハードウェアで自動的に監
視するため、フラッシュメモリに対するデータ書き換え
回数管理をプログラムによって行っていた従来の方法に
比べソフトの負担が軽減される。このことは、全体の処
理時間の短縮にもつながる。
【００３８】また、データのバージョン情報をハードウ
ェアで自動的に管理するため、データ書込み毎にソフト
で書込みを行っていた従来の方法に比べ、間違いがなく
管理ができ、ソフトの負担も軽減される。
ェアで自動的に管理するため、データ書込み毎にソフト
で書込みを行っていた従来の方法に比べ、間違いがなく
管理ができ、ソフトの負担も軽減される。
【図１】本発明のフラッシュメモリ管理装置を搭載した
システムの要部構成を示すブロック図
システムの要部構成を示すブロック図
【図２】本発明の実施の形態１にかかるフラッシュメモ
リ管理装置の構成例を示すブロック図
リ管理装置の構成例を示すブロック図
【図３】本発明の実施の形態２にかかるフラッシュメモ
リ管理装置の構成例を示すブロック図
リ管理装置の構成例を示すブロック図
【図４】実施の形態２にかかるフラッシュメモリ管理装
置における、バージョンレジスタの構成例を示す図
置における、バージョンレジスタの構成例を示す図
【図５】書込み回数監視機能およびバージョン情報管理
機能を合わせ持つフラッシュメモリの構成を示すブロッ
ク図
機能を合わせ持つフラッシュメモリの構成を示すブロッ
ク図
【図６】本発明の実施の形態１にかかるフラッシュメモ
リ管理部の基本的な動作を示すフロー図
リ管理部の基本的な動作を示すフロー図
【図７】本発明の実施の形態２にかかるフラッシュメモ
リ管理部の基本的な動作を示すフロー図
リ管理部の基本的な動作を示すフロー図
１ ＣＰＵ ２ フラッシュメモリ管理部 ３ フラッシュメモリ ４ 作業部 ５ 書込み回数保存部 ６ インクリメンタ ７ 書込み回数限界値レジスタ ８ 比較器 ９ アラーム部 １０ インクリメンタ １１ 作業部 １２ デクリメンタ １３ バージョンレジスタ １４ バージョン情報保存部
Claims (5)
- 【請求項１】 不揮発性メモリの管理を担当するハード
ウエアを設け、前記不揮発性メモリへの書込みアクセス
が生じた場合に、入力コマンドに従って前記専用のハー
ドウエアが、前記不揮発性メモリに書込みがなされた回
数のデータ、あるいは、前記不揮発性メモリに書き込ま
れるデータのバージョンを示すデータを更新すると共
に、その更新後のデータを保存することを特徴とする不
揮発性メモリ管理方法。 - 【請求項２】 不揮発性メモリの書込み回数のデータを
一時的に記憶するための作業部と、 前記不揮発性メモリに対するデータの書き換えが行われ
る毎に、前記書き換え回数のデータをインクリメント
し、インクリメント結果を前記作業部に戻すインクリメ
ンタと、 前記書込み回数データを保存しておくための書込み回数
データ格納部と、 前記インクリメント結果と書込み回
数の限界値を比較する比較器と、を有し、書込み回数が
限界値と等しくなった時に前記比較器より、その事実を
報知するための信号が出力されることを特徴とする不揮
発メモリ管理装置。 - 【請求項３】 不揮発性メモリに書き込まれるデータの
バージョン情報を一時的に記憶する作業部と、 インクリメンタおよびデクリメンタと、 前記インクリメンタまたはデクリメンタによる更新後の
バージョン情報を保存するためのバージョン情報保存部
と、 前記作業部に記憶されているバージョン情報について、
インクリメント，デクリメントあるいは初期化のどの処
理を施すかを示す情報が、外部からのコマンドにより設
定されるバージョンレジスタと、を有し、前記不揮発性
メモリのデータ書き換え毎に、前記バージョンレジスタ
が示す処理がなされた後の情報を、前記バージョン情報
保存部に保存することを特徴とする不揮発性メモリ管理
装置。 - 【請求項４】 請求項２または請求項３記載の不揮発性
メモリ管理装置を内蔵することを特徴とするフラッシュ
メモリ。 - 【請求項５】 請求項２または請求項３記載の不揮発性
メモリ管理装置を搭載した無線基地局システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208671A JP2002025281A (ja) | 2000-07-10 | 2000-07-10 | 不揮発性メモリ管理方法および不揮発性メモリ管理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208671A JP2002025281A (ja) | 2000-07-10 | 2000-07-10 | 不揮発性メモリ管理方法および不揮発性メモリ管理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002025281A true JP2002025281A (ja) | 2002-01-25 |
Family
ID=18705212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000208671A Pending JP2002025281A (ja) | 2000-07-10 | 2000-07-10 | 不揮発性メモリ管理方法および不揮発性メモリ管理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002025281A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006023815A (ja) * | 2004-07-06 | 2006-01-26 | Nec Infrontia Corp | メモリ寿命警告装置、および情報処理方法 |
| EP1703294A1 (en) | 2005-03-17 | 2006-09-20 | Shin-Kobe Electric Machinery Co., Ltd. | Battery controller |
| US7991944B2 (en) | 2007-02-13 | 2011-08-02 | Samsung Electronics Co., Ltd. | System and method for searching mapping table of flash memory |
-
2000
- 2000-07-10 JP JP2000208671A patent/JP2002025281A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006023815A (ja) * | 2004-07-06 | 2006-01-26 | Nec Infrontia Corp | メモリ寿命警告装置、および情報処理方法 |
| JP4527456B2 (ja) * | 2004-07-06 | 2010-08-18 | Ｎｅｃインフロンティア株式会社 | メモリ寿命警告装置、および情報処理方法 |
| EP1703294A1 (en) | 2005-03-17 | 2006-09-20 | Shin-Kobe Electric Machinery Co., Ltd. | Battery controller |
| US7991944B2 (en) | 2007-02-13 | 2011-08-02 | Samsung Electronics Co., Ltd. | System and method for searching mapping table of flash memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587916B2 (en) | Microcomputer with built-in programmable nonvolatile memory | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| JP4960364B2 (ja) | ハードウェア支援されたデバイス設定検出 | |
| US7908469B2 (en) | Method for executing power on self test on a computer system and updating SMBIOS information partially | |
| JP2002526828A (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
| US20080016415A1 (en) | Evaluation system and method | |
| US20140019741A1 (en) | Method and system for booting electronic device from nand flash memory | |
| US6189070B1 (en) | Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory | |
| JPH10177563A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| US7181198B2 (en) | Program rewriting system and method for a portable telephone set | |
| US20030210585A1 (en) | Non-volatile memory device | |
| US5901283A (en) | Microcomputer | |
| JP2000222292A (ja) | フラッシュメモリを利用したデータ管理方法 | |
| CN114721493B (zh) | 芯片启动方法、计算机设备及可读存储介质 | |
| US6543008B1 (en) | Computer system and program rewriting method | |
| US6647475B2 (en) | Processor capable of enabling/disabling memory access | |
| JP2002025281A (ja) | 不揮発性メモリ管理方法および不揮発性メモリ管理装置 | |
| US6604194B1 (en) | Program updating method and apparatus for communication terminal system | |
| US6813191B2 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
| JP3497066B2 (ja) | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 | |
| TW202122996A (zh) | 電子處理裝置及記憶體控制方法 | |
| JP3358214B2 (ja) | 電子装置 | |
| JP4083474B2 (ja) | メモリ装置の制御方法およびそのプログラムならびに記録媒体 | |
| JP3094924B2 (ja) | 通信装置制御回路 | |
| US20060190675A1 (en) | Control apparatus |