JP2002016084A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002016084A
JP2002016084A JP2001127134A JP2001127134A JP2002016084A JP 2002016084 A JP2002016084 A JP 2002016084A JP 2001127134 A JP2001127134 A JP 2001127134A JP 2001127134 A JP2001127134 A JP 2001127134A JP 2002016084 A JP2002016084 A JP 2002016084A
Authority
JP
Japan
Prior art keywords
film
semiconductor
oxide film
gate insulating
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001127134A
Other languages
Japanese (ja)
Other versions
JP3560929B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001127134A priority Critical patent/JP3560929B2/en
Publication of JP2002016084A publication Critical patent/JP2002016084A/en
Application granted granted Critical
Publication of JP3560929B2 publication Critical patent/JP3560929B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device superior in characteristics and reliability. SOLUTION: The device comprises a blocking film formed on a glass substrate, an oxide film formed on the blocking film, a semiconductor film formed on the oxide film, a gate insulating film formed on the semiconductor film, and a gate electrode formed on the gate insulating film. The semiconductor film and the gate insulating film are irradiated with infrared rays. The blocking film is made of a silicon nitride film, and the semiconductor film is set to a thickness of 30-150 nm, and the gate insulating film is set to a thickness of 70-120 nm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、400℃以下の低
温で絶縁基板上に特性がよく信頼性の高い絶縁ゲイト型
半導体装置およびそれらが多数形成された集積回路を歩
留りよく形成する方法に関する。本発明による半導体装
置は、液晶ディスプレー等のアクティブマトリクスやイ
メージセンサー等の駆動回路、あるいはSOI集積回路
や従来の半導体集積回路(マイクロプロセッサーやマイ
クロコントローラ、マイクロコンピュータ、あるいは半
導体メモリー等)における薄膜トランジスタとして使用
されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an insulating gate type semiconductor device having good characteristics and high reliability on an insulating substrate at a low temperature of 400.degree. The semiconductor device according to the present invention is used as a drive circuit for an active matrix such as a liquid crystal display, an image sensor, or the like, or as a thin film transistor in an SOI integrated circuit or a conventional semiconductor integrated circuit (a microprocessor, a microcontroller, a microcomputer, a semiconductor memory, or the like). Is what is done.

【0002】[0002]

【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置(MOSFET)を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量(浮遊容量)によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するMOSFETを薄膜トランジスタ(TFT)と
いう。従来の半導体集積回路においても、例えばSRA
Mの負荷トランジスタとしてTFTが使用されている。
2. Description of the Related Art In recent years, research on forming an insulated gate semiconductor device (MOSFET) on an insulating substrate has been actively conducted. Forming a semiconductor integrated circuit on an insulating substrate in this manner is advantageous in driving the circuit at high speed. Because
This is because the speed of the conventional semiconductor integrated circuit is mainly limited by the capacitance (stray capacitance) between the wiring and the substrate, but such a floating capacitance does not exist on the insulating substrate. A MOSFET formed on an insulating substrate and having a thin-film active layer is called a thin film transistor (TFT). In a conventional semiconductor integrated circuit, for example, SRA
A TFT is used as the M load transistor.

【0003】また、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもTFTが用いら
れている。これらの回路は大面積に形成することが要求
されるのでTFT作製プロセスの低温化が求められてい
る。また、例えば、絶縁基板上に多数の端子を有する装
置で、該端子を半導体集積回路に接続する必要がある場
合にも、実装密度を低減するために、半導体集積回路の
最初の方の段、あるいは半導体集積回路そのものを、同
じ絶縁基板上にモノリシックに形成することも考えられ
ている。
[0003] Recently, a product that requires a semiconductor integrated circuit to be formed on a transparent substrate has appeared. For example, a driving circuit for an optical device such as a liquid crystal display or an image sensor. Here also, a TFT is used. Since these circuits are required to be formed in a large area, a lower temperature of the TFT manufacturing process is required. Also, for example, in a device having a large number of terminals on an insulating substrate, even when the terminals need to be connected to the semiconductor integrated circuit, in order to reduce the packaging density, the first stage of the semiconductor integrated circuit, Alternatively, it has been considered to form the semiconductor integrated circuit itself monolithically on the same insulating substrate.

【0004】従来、TFTは、アモルファスもしくはセ
ミアモルファス、あるいは微結晶の半導体被膜を450
℃〜1200℃の温度で熱的なアニールをおこなうこ
と、もしくはレーザー等の強光を照射することによっ
て、結晶性を改善し、良質な(すなわち、移動度の十分
に大きな)半導体被膜に改善することがなされてきた。
半導体被膜にアモルファス材料を使用するアモルファス
TFTもあるが、移動度が5cm2 /Vs以下、通常は
1cm2 /Vs程度と小さく、動作速度の点からで、ま
た、Pチャネル型のTFTが得られない点からその利用
は大きく制限されている。移動度が5cm2 /Vs以上
のTFTを得るには、上記のような温度でのアニールが
必要であった。また、このようなアニールによってPチ
ャネル型TFT(PTFT)を形成することができた。
Conventionally, a TFT has been coated with an amorphous, semi-amorphous, or microcrystalline semiconductor film.
By performing thermal annealing at a temperature of from 1 to 1200 ° C. or irradiating with strong light such as a laser, the crystallinity is improved, and a high quality (ie, sufficiently large mobility) semiconductor film is improved. Things have been done.
Although there is an amorphous TFT using an amorphous material for the semiconductor film, the mobility is as small as 5 cm 2 / Vs or less, usually about 1 cm 2 / Vs, and a P-channel TFT can be obtained in terms of operation speed. Its use is greatly restricted because of the lack of it. To obtain a TFT having a mobility of 5 cm 2 / Vs or more, annealing at the above temperature was necessary. Further, a P-channel TFT (PTFT) could be formed by such annealing.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
うち、特に高温を要するプロセスでは、基板材料が著し
い制約を受けた。すなわち、いわゆる高温プロセス(最
高プロセス温度が900〜1200℃のプロセス)で
は、ゲイト酸化膜として質のよい熱酸化膜が使用できる
のであるが、基板は石英やサファイヤ、スピネルのよう
な高価で大面積化の困難な材料しか使用できなかった。
However, among the above processes, especially in the process requiring a high temperature, the substrate material is significantly restricted. That is, in a so-called high-temperature process (a process in which the maximum process temperature is 900 to 1200 ° C.), a high-quality thermal oxide film can be used as a gate oxide film, but the substrate is expensive and has a large area such as quartz, sapphire, or spinel. Only materials that were difficult to convert could be used.

【0006】これに対し、低温プロセス(最高プロセス
温度が750℃以下のプロセス、レーザー照射による結
晶化プロセスも含む)では、高温プロセスよりも基板材
料の選択の巾は広がるが、低温でステップカバーレージ
のよい絶縁膜を高いスループットで形成する技術も課題
であった。低温での絶縁膜の形成方法としてはスパッタ
法が利用されているが、ステップカバレージが悪く、ま
た、スループットも十分でなかった。一方、テトラ・テ
トキシ・シラン(TEOS)を始めとするシリコン原子
を含有する有機材料(以下、有機シランという)を気化
させてこれを原料として、プラズマCVD、減圧CV
D、常圧CVD等の化学的気相成長法によって、低温で
高スループットの酸化珪素膜を得る技術が知られていた
が、このようにして得られた膜には多くの炭素原子、炭
化水素基が含まれ、これらがクラスターを形成し、トラ
ップセンターとなった。このため絶縁特性も十分でな
く、また、界面準位密度が非常に大きいためゲイト絶縁
膜としては使用できなかった。
On the other hand, in a low-temperature process (a process having a maximum process temperature of 750 ° C. or less, including a crystallization process by laser irradiation), a wider range of substrate materials can be selected than in a high-temperature process. A technique for forming a good insulating film at high throughput has also been a problem. Although a sputtering method is used as a method for forming an insulating film at a low temperature, the step coverage is poor and the throughput is not sufficient. On the other hand, an organic material containing silicon atoms (hereinafter, referred to as organic silane) such as tetra-tetoxy silane (TEOS) is vaporized and used as a raw material for plasma CVD and reduced pressure CV.
D, a technique for obtaining a high-throughput silicon oxide film at a low temperature by a chemical vapor deposition method such as atmospheric pressure CVD has been known. However, the film thus obtained has many carbon atoms and hydrocarbons. Groups, which formed clusters and became trap centers. For this reason, the insulating properties are not sufficient, and the interface state density is extremely large, so that it cannot be used as a gate insulating film.

【0007】このような有機シランを原料として形成さ
れた酸化珪素膜は、そのままではゲイト絶縁膜のような
十分な電気特性が要求される材料には使用できず、通
常、600℃以上の温度で長時間の酸化処理を必要とし
た。このような熱処理が基板にダメージを与え、また、
スループットを低下させる原因となることが問題であっ
た。
A silicon oxide film formed using such an organic silane as a raw material cannot be used as it is for a material requiring sufficient electrical characteristics, such as a gate insulating film, and is usually used at a temperature of 600 ° C. or higher. Long-term oxidation treatment was required. Such heat treatment damages the substrate,
This is a problem that causes a reduction in throughput.

【0008】本発明はこのような現状に鑑みてなされた
もので、低温でのステップカバレージのよい酸化膜の形
成と、スループットの向上、さらにその酸化膜の質を向
上させることを目的とする。また、このような技術の積
み重ねによって最高プロセス温度が400℃以下のTF
Tの作製方法を提案するものである。
The present invention has been made in view of such circumstances, and has as its object to form an oxide film having good step coverage at a low temperature, improve the throughput, and further improve the quality of the oxide film. In addition, by accumulating such technologies, the maximum process temperature is 400 ° C or less.
A method for producing T is proposed.

【0009】[0009]

【課題を解決するための手段】本発明の第1の方法は、
有機シランを各種CVD法によって分解・堆積すること
によって酸化珪素膜を形成し、これをパルスレーザー光
の照射によってその特性を改善せしめ、特に膜中に含ま
れる炭素や炭化水素基を排除し、よって、トラップセン
ターを無くし、これをTFTのゲイト絶縁膜に使用する
ことを主旨とするものである。本発明で使用するパルス
レーザーとしては、KrF、ArF、XeCl、XeF
等のエキシマーレーザーのような紫外光レーザーが望ま
しい。また強光としては、紫外光または赤外光を用いる
ことが望ましい。紫外光は、後述するように、膜中に含
まれる炭素や炭化水素基を排除する作用を有する。また
赤外光は、膜を急速に加熱し、膜中の欠陥や不対結合手
等のトラップセンターを減少させる効果がある。
The first method of the present invention is as follows.
A silicon oxide film is formed by decomposing and depositing organic silane by various CVD methods, and the characteristics thereof are improved by irradiating a pulsed laser beam. In particular, carbon and hydrocarbon groups contained in the film are eliminated. The purpose is to eliminate the trap center and use it for the gate insulating film of the TFT. As the pulse laser used in the present invention, KrF, ArF, XeCl, XeF
Ultraviolet lasers such as excimer lasers are desirable. It is desirable to use ultraviolet light or infrared light as strong light. The ultraviolet light has an action of eliminating carbon and hydrocarbon groups contained in the film, as described later. The infrared light has the effect of rapidly heating the film and reducing trap centers such as defects and dangling bonds in the film.

【0010】また、レーザー照射や赤外光の照射によっ
て、半導体被膜の結晶性の改善(例えばアモルファス状
態から結晶化状態へ変えること)をおこなうことも可能
である。もちろん、半導体被膜の結晶性の改善と酸化珪
素膜の改質を別々におこなうことも可能である。
[0010] It is also possible to improve the crystallinity of the semiconductor film (for example, change from an amorphous state to a crystallized state) by laser irradiation or infrared light irradiation. Of course, it is also possible to separately improve the crystallinity of the semiconductor film and modify the silicon oxide film.

【0011】本発明の第2の方法は、有機シランを各種
CVD法によって分解・堆積することによって酸化珪素
膜を形成し、これを酸素、オゾン、酸化窒素等を含む酸
化性の雰囲気にさらし、150〜400℃まで、加熱し
た状態で、300nm以下の波長の紫外光の照射によっ
て膜中に含まれる炭素や炭化水素基を排除し、よって、
トラップセンターを無くし、これをTFTのゲイト絶縁
膜に使用することを主旨とするものである。
According to a second method of the present invention, a silicon oxide film is formed by decomposing and depositing an organic silane by various CVD methods, and this is exposed to an oxidizing atmosphere containing oxygen, ozone, nitrogen oxide and the like. Up to 150 to 400 ° C., while being heated, removes carbon and hydrocarbon groups contained in the film by irradiation with ultraviolet light having a wavelength of 300 nm or less,
The purpose is to eliminate the trap center and use it for the gate insulating film of the TFT.

【0012】もちろん第1の発明と第2の発明を組み合
わせてもより一層の効果が得られる。例えば、有機シラ
ンを原料とした酸化珪素膜を酸化雰囲気中にさらして、
150〜400℃に加熱して、波長300nmの紫外光
レーザーを照射してもよい。
Of course, even more advantages can be obtained by combining the first and second inventions. For example, a silicon oxide film made of an organic silane is exposed to an oxidizing atmosphere,
It may be heated to 150 to 400 ° C. and irradiated with an ultraviolet laser having a wavelength of 300 nm.

【0013】TEOS等の有機シラン(その炭化水素
基、エトキシ基、水素等の一部がフッ素によって置換さ
れているものを含む)は多くの場合、常圧・室温では液
体であるので、必要に応じて、これを減圧下で昇温して
気化させ、反応チャンバーに導入する。プラズマCVD
法によって酸化珪素膜を得る場合には、有機シランに酸
素を適量混合し、また、キャリヤガスとして、アルゴ
ン、ヘリウム等の不活性ガスを混入させて反応をおこな
う。減圧CVDもしくは常圧CVDによって作製する場
合には、有機シランとオゾンとを混入し、必要に応じて
上記のキャリヤガスを混入して、反応をおこなえばよ
い。
[0013] Organic silanes such as TEOS (including those in which some of the hydrocarbon groups, ethoxy groups, hydrogen, etc. are replaced by fluorine) are often liquid at normal pressure and room temperature. In response, the temperature is increased under reduced pressure to vaporize and introduced into the reaction chamber. Plasma CVD
When a silicon oxide film is obtained by a method, an appropriate amount of oxygen is mixed with an organic silane, and an inert gas such as argon or helium is mixed as a carrier gas to carry out a reaction. In the case of manufacturing by low pressure CVD or normal pressure CVD, the reaction may be carried out by mixing organic silane and ozone and, if necessary, mixing the above carrier gas.

【0014】この結果、もはや半導体被膜の結晶性を改
善するためのアニールが最高プロセス温度を決定するの
ではなく、その他の要因(例えば、水素化アニールやゲ
イト酸化膜のアニール等)が最高プロセス温度を決定す
ることとなり、基板の選択の巾は著しく改善される。具
体的には最高プロセス温度は400℃以下である。特
に、従来であれば熱的な膨張やソリ等の影響で大面積基
板上ではパターンがずれてしまったが、本発明では上述
の通り400℃以下のプロセスであるので、何ら問題が
生じない。例えば300mm×400mmというような
大きな基板であっても極めて精度良く多数のTFTを作
製することができる。このため、多面取りによってスル
ープットを向上させることが可能である。
As a result, annealing for improving the crystallinity of the semiconductor film no longer determines the maximum process temperature, but other factors (for example, hydrogenation anneal and gate oxide film anneal) determine the maximum process temperature. And the range of substrate selection is significantly improved. Specifically, the maximum process temperature is 400 ° C. or less. In particular, in the related art, the pattern has shifted on a large-area substrate due to the effects of thermal expansion, warpage, and the like. However, in the present invention, since the process is performed at 400 ° C. or lower as described above, no problem occurs. For example, a large number of TFTs can be manufactured with extremely high precision even on a large substrate of 300 mm × 400 mm. For this reason, it is possible to improve the throughput by multi-panning.

【0015】また、基板の選択に関しては、例えば、ソ
ーダーガラスは、軟化点が低く、従来はTFTをその上
に形成して動作させることは不可能とされてきたが、本
発明によって適切な処置を施せばTFTを動作させるこ
とが可能である。
Regarding the selection of the substrate, for example, soda glass has a low softening point, and it has been conventionally impossible to form and operate a TFT on the TFT. , The TFT can be operated.

【0016】本発明の第1の応用例としては、アモルフ
ァスシリコン(a−Si)TFTを用いたアクティブマ
トリクス(AM)型の液晶表示装置(LCD)の周辺回
路がある。a−SiTFT−AMLCDは、基板として
無アルカリガラス(例えばコーニング7059)を用
い、通常400℃以下の温度でa−SiTFTを形成す
るものである。a−SiTFTは、OFF抵抗が高く、
アクティブマトリクスのスイッチング素子としては理想
的であるが、先にも述べたように動作速度が遅く、ま
た、CMOSが形成できないという理由から、周辺駆動
回路は単結晶集積回路(IC)を使用し、マトリクスの
端子をTAB等の方法でICの端子に接続している。し
かしながら、このような実装方法は、画素の大きさが小
さくなるにしたがって、困難なものとなり、また、実装
に要する費用がモジュールの大きな部分を占めるように
なった。
A first application example of the present invention is a peripheral circuit of an active matrix (AM) type liquid crystal display device (LCD) using an amorphous silicon (a-Si) TFT. The a-SiTFT-AMLCD uses a non-alkali glass (for example, Corning 7059) as a substrate and forms an a-SiTFT at a temperature of usually 400 ° C. or less. a-Si TFT has a high OFF resistance,
Although it is ideal as an active matrix switching element, the peripheral drive circuit uses a single crystal integrated circuit (IC) because the operation speed is slow and a CMOS cannot be formed as described above. The terminals of the matrix are connected to the terminals of the IC by a method such as TAB. However, such a mounting method becomes more difficult as the size of the pixel becomes smaller, and the cost required for mounting occupies a large part of the module.

【0017】しかしながら、従来のプロセスではマトリ
クスと同じ基板上に周辺回路を形成することは、熱的な
問題から困難であった。しかしながら、本発明によっ
て、a−SiTFTの形成に要する温度と同じ程度の温
度でより移動度の大きなTFTを形成することができる
ようになった。
However, in the conventional process, it is difficult to form a peripheral circuit on the same substrate as the matrix because of a thermal problem. However, according to the present invention, a TFT having higher mobility can be formed at the same temperature as that required for forming an a-Si TFT.

【0018】第2の応用例としては、無アルカリガラス
よりも安価なソーダガラス等の材料の上にTFTを形成
することである。この場合には、TFTをソーダガラス
に密着して形成すると、ガラス中に含まれるナトリウム
等の可動イオンが侵入するので、ガラス上には窒化珪素
もしくは酸化アルミニウムを主成分とする絶縁被膜を形
成し、さらにその上に酸化珪素等の材料で下地の絶縁膜
を形成してから、本発明を適用してTFTを形成するこ
とが望まれる。また、より不良を少なくするには、マト
リクスのTFTとしては、NTFTよりもPTFTを用
いることが好まれる。なぜならば、NTFTでは、基板
から可動イオンが侵入した場合にはチャネルが形成され
てTFTが常時オン状態となるが、PTFTでは、例え
可動イオンが侵入してもチャネルが形成されないからで
ある。
A second application is to form a TFT on a material such as soda glass which is less expensive than non-alkali glass. In this case, when the TFT is formed in close contact with soda glass, mobile ions such as sodium contained in the glass enter, so that an insulating film containing silicon nitride or aluminum oxide as a main component is formed on the glass. Further, it is desired to form a TFT by applying the present invention after forming a base insulating film with a material such as silicon oxide thereon. To reduce defects, it is preferable to use a PTFT as a matrix TFT rather than an NTFT. This is because, in the case of NTFT, when mobile ions enter from the substrate, a channel is formed and the TFT is always on. On the other hand, in the case of PTFT, no channel is formed even if mobile ions enter.

【0019】第3の応用例としては、スタテッィクな駆
動をする単純マトリクスのLCDの周辺回路がある。例
えば、強誘電性液晶材料(FLC)は、メモリー性があ
るので、単純マトリクスであっても高コントラストが得
られるが、従来は周辺回路はa−SiTFT−AMLC
Dと同じくICをTAB等の方法で接続していた。同様
に液晶のコレステリック相とネマティック相との間の相
変化を利用してスタティックな動作をおこなうLCDも
周辺回路をTAB接続していた。また、ネマティック液
晶と強誘電ポリマーを組み合わせることによってスタテ
ッィクな駆動をおこなうLCD(例えば、特開昭61−
1152)も提案されているが、やはり周辺回路はTA
B接続されることが前提とされている。
As a third application example, there is a peripheral circuit of a simple matrix LCD that performs static driving. For example, a ferroelectric liquid crystal material (FLC) has a memory property, so that a high contrast can be obtained even with a simple matrix, but conventionally, a peripheral circuit is a-SiTFT-AMLC.
As in D, the IC was connected by a method such as TAB. Similarly, an LCD which performs a static operation using a phase change between a cholesteric phase and a nematic phase of a liquid crystal also has a peripheral circuit connected by TAB. LCDs that perform static driving by combining a nematic liquid crystal and a ferroelectric polymer (see, for example,
1152) has also been proposed, but the peripheral circuit is still TA
B connection is assumed.

【0020】これらのLCDは単純マトリクスであるの
で、安価な基板を使用して大画面が得られると同時によ
り高精彩が得られることも特徴である。高精彩とするた
めには端子間のピッチを狭めなければならないが、そう
するとIC実装が困難となるという矛盾を抱えていた。
本発明によって、安価な基板であっても熱的な問題を気
にすること無く周辺回路をモノリシックに形成できる。
Since these LCDs are simple matrices, they are characterized in that a large screen can be obtained using an inexpensive substrate and higher definition can be obtained at the same time. In order to achieve high definition, the pitch between terminals must be narrowed, but this makes it difficult to mount ICs.
According to the present invention, a peripheral circuit can be formed monolithically without worrying about a thermal problem even with an inexpensive substrate.

【0021】第4の応用例としては、金属配線が形成さ
れた後の半導体集積回路において、TFTを形成する、
いわゆる3次元ICが上げられる。その他にも様々な応
用が可能である。以下に実施例を示し、より詳細に本発
明を説明する。
As a fourth application example, a TFT is formed in a semiconductor integrated circuit after a metal wiring is formed.
A so-called three-dimensional IC can be used. Various other applications are also possible. Hereinafter, the present invention will be described in more detail with reference to Examples.

【0022】[0022]

【実施例】〔実施例1〕 本発明によって、TFTを作
製する例を図1に示す。まず、基板(コーニング705
9、300mm×300mmもしくは100mm×10
0mm)101上に下地酸化膜102として厚さ100
〜300nmの酸化珪素膜を形成した。この酸化膜の形
成方法としては、酸素雰囲気中でのスパッタ法やTEO
SをプラズマCVD法で分解・堆積した膜を450〜6
50℃でアニールしてもよい。
[Embodiment 1] FIG. 1 shows an example of manufacturing a TFT according to the present invention. First, a substrate (Corning 705)
9, 300mm x 300mm or 100mm x 10
0 mm) 101 as a base oxide film 102 having a thickness of 100
A silicon oxide film having a thickness of about 300 nm was formed. As a method for forming this oxide film, a sputtering method in an oxygen atmosphere or TEO
A film obtained by decomposing and depositing S by plasma CVD is 450 to 6
Annealing may be performed at 50 ° C.

【0023】その後、プラズマCVD法やLPCVD法
によってアモルファス状のシリコン膜103を30〜1
50nm、好ましくは50〜100nm堆積した。そし
て、図1(A)に示すようにKrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を照射し
て、シリコン膜103の結晶性を改善させた。レーザー
照射装置は図3(B)に示されるものを用いた。この結
晶性の改善は、RTA(ラピッドサーマルアニール)
法、即ちレーザー光と同等の強光を照射することによっ
て行ってもよい。また、レーザー光の照射や加熱によっ
て結晶化させたシリコン膜に対して、上記強光の照射に
よるアニールを行い、さらに結晶性を助長させる方法も
有効である。特にこの強光として、赤外光(例えば、波
長1.3μmにピークを有するハロゲン光)を用いた場
合、ガラス基板よりシリコン膜により多くの吸収がなさ
れるので、シリコン膜のみを選択的に加熱することがで
き、有用である。
After that, the amorphous silicon film 103 is formed in a thickness of 30 to 1 by plasma CVD or LPCVD.
Deposited 50 nm, preferably 50-100 nm. Then, as shown in FIG. 1A, the crystallinity of the silicon film 103 was improved by irradiation with a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec). The laser irradiation device shown in FIG. 3B was used. This improvement in crystallinity is achieved by RTA (rapid thermal annealing).
Alternatively, the irradiation may be performed by irradiating a strong light equivalent to a laser beam. It is also effective to anneal the silicon film crystallized by laser light irradiation or heating by the above-mentioned strong light irradiation to further promote the crystallinity. In particular, when infrared light (for example, halogen light having a peak at a wavelength of 1.3 μm) is used as the strong light, the silicon film absorbs more than the glass substrate, so that only the silicon film is selectively heated. Can be useful.

【0024】レーザー照射時には、試料の温度を150
〜400℃に加熱した。また、雰囲気は10mtorr
以下とした。この結果、結晶性を良好にすることができ
た。レーザーのエネルギー密度は200〜400mJ/
cm2 、好ましくは250〜300mJ/cm2 とし
た。このようにして形成されたシリコン膜103の結晶
性をラマン散乱分光法によって調べたところ、単結晶シ
リコンのピーク(521cm-1)とは異なって、515
cm-1付近に比較的ブロードなピークが観測された。
During laser irradiation, the temperature of the sample is set to 150
Heated to ~ 400 ° C. The atmosphere is 10 mtorr
It was as follows. As a result, the crystallinity could be improved. Laser energy density is 200-400mJ /
cm 2 , preferably 250 to 300 mJ / cm 2 . When the crystallinity of the silicon film 103 thus formed was examined by Raman scattering spectroscopy, the crystallinity was 515 different from the peak of single crystal silicon (521 cm −1 ).
A relatively broad peak was observed around cm -1 .

【0025】次にシリコン層103を島状にパターニン
グして、NTFT領域104とPTFT領域105を形
成した。さらに、TEOSを原料とし、酸素とともに基
板温度150〜400℃、好ましくは200〜250℃
で、RFプラズマCVD法で酸化珪素膜を分解・堆積
し、これをゲイト酸化膜106とした。TEOSと酸素
の圧力比は1:1〜1:3、また、圧力は0.05〜
0.5torr、RFパワーは100〜250Wとし
た。この工程においては、やはりTEOSを原料として
オゾンガスとともに減圧CVD法もしくは常圧CVD法
によって、基板温度を150〜400℃、好ましくは2
00〜250℃として形成してもよい。
Next, the silicon layer 103 was patterned into an island shape to form an NTFT region 104 and a PTFT region 105. Furthermore, using TEOS as a raw material, the substrate temperature is 150 to 400 ° C., preferably 200 to 250 ° C. together with oxygen.
Then, the silicon oxide film was decomposed and deposited by the RF plasma CVD method, and this was used as the gate oxide film 106. The pressure ratio between TEOS and oxygen is 1: 1 to 1: 3, and the pressure is 0.05 to
0.5 torr and RF power were 100-250W. In this step, the substrate temperature is set to 150 to 400 ° C., preferably 2 ° C., using TEOS as a raw material together with ozone gas by a low pressure CVD method or a normal pressure CVD method.
It may be formed at 00 to 250 ° C.

【0026】このような酸化膜中には多量の炭化水素基
が含まれており、そのため、膜には多数のトラップセン
ターが存在し、このままではゲイト酸化膜としては使用
できない。そこで、図3(B)に示す装置によってレー
ザー照射をおこなって、酸化膜中のトラップセンターを
減少せしめた。図に示すように、チャンバー308に
は、酸素ガス導入口310と排気ポート313、石英製
の窓309が設けられ、また、チャンバー内にはヒータ
ー314を有するホルダー311が配置され、その上に
試料312が置かれる。そして、窓309を通して、レ
ーザー光もしくは強光が試料に照射される。この強光の
照射を行うことで、上記酸化膜中のトラップセンターを
減少させることができ、また半導体−酸化珪素膜界面の
改質と酸化珪素膜の高密度化を行うことができる。
Such an oxide film contains a large amount of hydrocarbon groups, so that the film has a large number of trap centers and cannot be used as a gate oxide film as it is. Therefore, laser irradiation was performed by the apparatus shown in FIG. 3B to reduce the number of trap centers in the oxide film. As shown in the figure, an oxygen gas inlet 310, an exhaust port 313, and a quartz window 309 are provided in a chamber 308, and a holder 311 having a heater 314 is disposed in the chamber. 312 is placed. Then, the sample is irradiated with laser light or strong light through the window 309. By performing this strong light irradiation, the number of trap centers in the oxide film can be reduced, and the interface between the semiconductor and the silicon oxide film can be modified and the density of the silicon oxide film can be increased.

【0027】この工程は以下のようにして行われる。ま
ず、チャンバー内に、十分な真空まで排気された後、酸
素、オゾン、もしくは酸化窒素(NO2 、NO、N2
等)が導入される。そして、レーザー光または強光の照
射が行われる。この照射は10torr以下の減圧下ま
たは大気圧の酸化雰囲気で行われる。レーザーはKrF
レーザー光を使用するのが一般的である。また強光とし
ては、インコヒーレントな紫外光を用いる得る。レーザ
ー光を用いる場合には、そのエネルギー密度を250〜
300mJ/cm2 と設定し、また、ショット数も10
回とした。この際、好ましくは、温度を150〜400
℃、代表的には300℃に保つと良い。また強光とし
て、赤外光、例えばハロゲン光(波長1.3μm)を用
いて、RTO(ラピッドサーマルオキシデーション)法
を行うことも有用である。この方法は、赤外光を用いた
急速な加熱を行うことによって、酸化膜中のトラップセ
ンターを減少させるものである。この方法を用いた場
合、被照射面が1000〜1200度の温度に急速に加
熱され、半導体−ゲイト酸化膜界面の特性改善が行われ
る。このようなアニールの結果、ゲイト酸化膜の界面準
位密度は1011cm-2以下に減少させることができる。
This step is performed as follows. First, after the chamber is evacuated to a sufficient vacuum, oxygen, ozone, or nitrogen oxide (NO 2 , NO, N 2 O
Etc.) are introduced. Then, irradiation with laser light or strong light is performed. This irradiation is performed under a reduced pressure of 10 torr or less or in an oxidizing atmosphere at atmospheric pressure. Laser is KrF
It is common to use laser light. As the intense light, incoherent ultraviolet light may be used. When laser light is used, the energy density is
Set to 300 mJ / cm 2 and the number of shots is 10
Times. At this time, preferably, the temperature is 150 to 400.
° C, typically 300 ° C. It is also useful to perform RTO (rapid thermal oxidation) using infrared light, for example, halogen light (wavelength: 1.3 μm) as strong light. This method reduces the number of trap centers in the oxide film by performing rapid heating using infrared light. When this method is used, the surface to be irradiated is rapidly heated to a temperature of 1000 to 1200 degrees, and the characteristics of the interface between the semiconductor and the gate oxide film are improved. As a result of such annealing, the interface state density of the gate oxide film can be reduced to 10 11 cm -2 or less.

【0028】その後、厚さ200nm〜5μmのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図1(C)に示すようにゲイト電極1
07、108を形成した。このとき、アルミニウムは後
のレーザー照射に耐える必要があるので、電子ビーム蒸
着によって形成した反射率の高いアルミニウム膜を用い
た。電子ビーム蒸着で形成したアルミニウム膜では光学
顕微鏡では粒の存在が確認できないほど表面が平坦であ
った。電子顕微鏡によって観測した結果、粒の大きさは
200nm以下であった。すなわち、使用するレーザー
の波長よりも小さな粒径となるようにしなければならな
い。
Thereafter, an aluminum film having a thickness of 200 nm to 5 μm is formed by an electron beam evaporation method, and this is patterned, and as shown in FIG.
07 and 108 were formed. At this time, since aluminum needs to withstand the subsequent laser irradiation, an aluminum film having a high reflectance formed by electron beam evaporation was used. The surface of the aluminum film formed by electron beam evaporation was so flat that the presence of grains could not be confirmed by an optical microscope. As a result of observation with an electron microscope, the size of the grains was 200 nm or less. That is, the particle size must be smaller than the wavelength of the laser used.

【0029】その後、イオンドーピング法によって、各
TFTの島状シリコン膜中に、ゲイト電極部をマスクと
して自己整合的に不純物を注入した。この際には、最初
に全面にフォスフィン(PH3 )をドーピングガスとし
て燐を注入し、その後、図の島状領域104だけをフォ
トレジストで覆って、ジボラン(B2 6 )をドーピン
グガスとして、島状領域105だけに硼素を注入した。
ドーズ量は、燐は2〜8×1015cm-2、硼素は4〜1
0×1015cm-2とし、硼素のドーズ量が燐を上回るよ
うに設定した。
Thereafter, impurities were implanted into the island-like silicon film of each TFT in a self-aligned manner by using the gate electrode as a mask by an ion doping method. At this time, first, phosphorus is implanted into the entire surface using phosphine (PH 3 ) as a doping gas, and then only the island-like region 104 in the figure is covered with a photoresist, and diborane (B 2 H 6 ) is used as a doping gas. , Boron was implanted only in the island-like region 105.
The dose amounts are 2 to 8 × 10 15 cm −2 for phosphorus and 4-1 for boron.
It was set to 0 × 10 15 cm −2 so that the dose of boron exceeded that of phosphorus.

【0030】さらに、図1(D)に示すようにKrFエ
キシマーレーザー(波長248nm、パルス幅20ns
ec)を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。この際の装
置としても、やはり図3(B)に示されるものを用い
た。レーザーのエネルギー密度は200〜400mJ/
cm2 、好ましくは250〜300mJ/cm2 とし
た。試料は特に加熱しなかった。こうして、N型不純物
(燐)を領域109、110に、P型不純物(硼素)を
領域111、112を形成した。これらの領域のシート
抵抗は200〜800Ω/□であった。その後、全面に
層間絶縁物113として、TEOSを原料として、これ
と酸素とのプラズマCVD法、もしくはオゾンとの減圧
CVD法あるいは常圧CVD法によって酸化珪素膜を厚
さ300nm形成した。基板温度は150〜400℃、
好ましくは200℃〜300℃とした。
Further, as shown in FIG. 1D, a KrF excimer laser (wavelength 248 nm, pulse width 20 ns)
ec) was applied to improve the crystallinity of the portion where the crystallinity was deteriorated by introducing the impurity region. In this case, the device shown in FIG. 3B was also used. Laser energy density is 200-400mJ /
cm 2 , preferably 250 to 300 mJ / cm 2 . The sample was not specifically heated. Thus, the N-type impurities (phosphorus) were formed in the regions 109 and 110, and the P-type impurities (boron) were formed in the regions 111 and 112. The sheet resistance in these regions was 200 to 800 Ω / □. After that, a silicon oxide film having a thickness of 300 nm was formed as an interlayer insulator 113 on the entire surface by using TEOS as a raw material and plasma CVD with oxygen, reduced pressure CVD with ozone, or normal pressure CVD. The substrate temperature is 150-400 ° C,
Preferably, the temperature was set to 200 ° C to 300 ° C.

【0031】そして、TFTのソース/ドレインにコン
タクトホールを形成し、アルミニウム配線114〜11
6を形成した。図1(E)には、左側のNTFTとPT
FTでインバータ回路が形成されていることが示されて
いる。TFTの移動度はNTFTで50〜100cm2
/Vs、PTFTで30〜100cm2 /Vsが得られ
た。本実施例では最高プロセス温度は400℃以下であ
るので、コーニング7059等の無アルカリガラスであ
れば、基板の縮みやソリ等は皆無である。このため、基
板が本実施例の如く大きなものであってもパターンのず
れが発生することはほとんどなく、したがって、大面積
ディスプレーもしくはその駆動回路に応用する上で都合
がよい。
Then, contact holes are formed in the source / drain of the TFT, and aluminum wirings 114 to 11 are formed.
6 was formed. FIG. 1E shows the left NTFT and PT.
It is shown that an inverter circuit is formed by FT. TFT mobility is 50-100 cm 2 for NTFT
/ Vs and 30-100 cm 2 / Vs were obtained with PTFT. In this embodiment, since the maximum process temperature is 400 ° C. or less, no shrinkage or warpage of the substrate is caused by non-alkali glass such as Corning 7059. For this reason, even if the substrate is large as in this embodiment, the pattern is hardly displaced, which is convenient when applied to a large-area display or its driving circuit.

【0032】〔実施例2〕 ソーダガラス基板上にTF
Tを形成し、アクティブマトリクス型の液晶表示素子を
作製した例を示す。基板201としてはソーダガラス基
板(厚さ1.1mm、300×400mm)を使用し
た。ソーダガラスは多量のナトリウムを含有するので、
このナトリウムがTFT中に拡散しないようにプラズマ
CVD法で全面に厚さ5〜50nm、好ましくは5〜2
0nmの窒化珪素膜202を形成した。このように、基
板を窒化珪素または酸化アルミニウムの皮膜でコーティ
ングしてこれをブロッキング層とする技術は、本発明人
等の出願である特願平3−238710、同3−238
714に記述されている。
Example 2 TF was placed on a soda glass substrate.
An example in which T is formed and an active matrix liquid crystal display element is manufactured will be described. As the substrate 201, a soda glass substrate (thickness: 1.1 mm, 300 × 400 mm) was used. Since soda glass contains a large amount of sodium,
In order to prevent this sodium from diffusing into the TFT, the thickness is 5 to 50 nm, preferably 5 to 2 nm, by plasma CVD over the entire surface.
A 0-nm-thick silicon nitride film 202 was formed. As described above, the technique of coating a substrate with a film of silicon nitride or aluminum oxide to form a blocking layer is disclosed in Japanese Patent Application Nos. 3-238710 and 3-238 filed by the present inventors.
714.

【0033】ついで下地酸化膜203(酸化珪素)を形
成した後、LPCVD法もしくはプラズマCVD法でシ
リコン膜204(厚さ30〜150nm、好ましくは3
0〜50nm)を形成し、400℃で1時間脱水素化を
行った後、これをパターニングして島状の半導体領域
(TFTの活性層)を形成した。さらにテトラ・エトキ
シ・シラン(TEOS)を原料として、酸素雰囲気中の
プラズマCVD法によって、酸化珪素のゲイト絶縁膜
(厚さ70〜120nm、典型的には100nm)20
5を形成した。基板温度はガラスの縮みやソリを防止す
るために400℃以下、好ましくは200〜350℃と
した。しかしながら、この程度の基板温度では、酸化膜
中には多量の炭化水素基が含まれ、多くの再結合中心が
存在し、例えば、界面準位密度は1012cm-2以上でゲ
イト絶縁膜としては使用できないレベルのものであっ
た。
Next, after forming a base oxide film 203 (silicon oxide), a silicon film 204 (thickness: 30 to 150 nm, preferably 3 nm) is formed by LPCVD or plasma CVD.
After dehydrogenation was performed at 400 ° C. for 1 hour, this was patterned to form an island-shaped semiconductor region (TFT active layer). Further, a gate insulating film (thickness of 70 to 120 nm, typically 100 nm) of silicon oxide 20 is formed by plasma CVD in an oxygen atmosphere using tetraethoxysilane (TEOS) as a raw material.
5 was formed. The substrate temperature was set to 400 ° C. or less, preferably 200 to 350 ° C. in order to prevent shrinkage and warpage of the glass. However, at such a substrate temperature, a large amount of hydrocarbon groups are contained in the oxide film, and many recombination centers are present. For example, the interface state density is 10 12 cm −2 or more, and the oxide film is used as a gate insulating film. Was of an unusable level.

【0034】そこで、図2(A)に示すようにKrFレ
ーザー光またはそれと同等の強光を照射して、このシリ
コン膜204の結晶性を改善せしめると同時にゲイト酸
化膜205の再結合中心(トラップセンター)を減少さ
せ、ゲイト酸化膜205の特性の改善を図った。すなわ
ち、本工程では、実施例1においては2つの工程に分け
てなされていた、シリコン膜の結晶化と、ゲイト酸化膜
の改善という2つの作用を1つの工程でおこなった。ま
た、この場合において、強光を用いるのであれば、赤外
光(例えば波長1.3μmのハロゲン光)を用いたアニ
ール法が効果的である。
Therefore, as shown in FIG. 2A, a KrF laser beam or an intense light equivalent thereto is irradiated to improve the crystallinity of the silicon film 204 and at the same time, to combine recombination centers (traps) of the gate oxide film 205. (Center) was reduced, and the characteristics of the gate oxide film 205 were improved. That is, in the present step, two actions, which are performed in the first embodiment in two steps, that is, crystallization of the silicon film and improvement of the gate oxide film, are performed in one step. In this case, if strong light is used, an annealing method using infrared light (eg, halogen light having a wavelength of 1.3 μm) is effective.

【0035】好ましくはこのレーザー照射は10tor
r以下の酸素過剰雰囲気の減圧下で行われる。なぜなら
ば、減圧状態の方が酸化膜中の炭素原子の離脱が容易で
あるからである。酸素分圧は、例えば1〜10torr
とした。このときにはレーザー光のエネルギー密度は2
50〜300mJ/cm2 と設定し、また、ショット数
も10回とした。好ましくは、温度を150〜400
℃、代表的には300℃に保つと良い。レーザー照射の
装置としては図3(B)に示すものを用いた。その結
果、シリコン膜204は結晶性が改善され、また、ゲイ
ト酸化膜の界面準位密度も1011cm-2以下に減少し
た。
Preferably, the laser irradiation is 10 torr.
This is performed under reduced pressure in an oxygen excess atmosphere of r or less. This is because carbon atoms in the oxide film are more easily released under reduced pressure. The oxygen partial pressure is, for example, 1 to 10 torr.
And At this time, the energy density of the laser light is 2
The setting was 50 to 300 mJ / cm 2, and the number of shots was 10 times. Preferably, the temperature is 150-400
° C, typically 300 ° C. The laser irradiation apparatus shown in FIG. 3B was used. As a result, the crystallinity of the silicon film 204 was improved, and the interface state density of the gate oxide film was also reduced to 10 11 cm −2 or less.

【0036】次に、実施例1と同じ要領でアルミニウム
のゲイト電極208を形成し、基板ごと電解溶液に浸漬
して、これを陽極として通電し、ゲイト電極等のアルミ
ニウム配線表面に陽極酸化物の被膜209を厚さ206
nm形成した。このような陽極酸化の技術は本発明人等
の出願である特願平4−30220、同4−3863
7、および同4−54322に記述されている。この工
程の完了した様子を図2(B)に示す。また、陽極酸化
工程が終了した後に、逆に負の電圧、例えば−100〜
−200Vの電圧を0.1〜5時間印加してもよい。こ
のときには、基板温度は100〜250℃、代表的には
150℃とすることが好ましい。この工程によって、酸
化珪素中あるいは酸化珪素とシリコン界面にあった可動
イオンがゲイト電極(Al)に引き寄せられる。このよ
うに、陽極酸化後、もしくは陽極酸化中にゲイト電極に
負の電圧を印加する技術は、本発明人等の出願の特願平
4−115503(平成4年4月7日出願)に記述され
ている。
Next, an aluminum gate electrode 208 is formed in the same manner as in Example 1, the substrate is immersed in an electrolytic solution, and this is used as an anode. The coating 209 has a thickness of 206
nm. Such anodizing technology is disclosed in Japanese Patent Application Nos. 4-30220 and 4-3863 filed by the present inventors.
7 and 4-54322. FIG. 2B shows a state in which this step is completed. After the anodization step is completed, a negative voltage, for example, -100 to
A voltage of -200 V may be applied for 0.1 to 5 hours. At this time, the substrate temperature is preferably set to 100 to 250C, typically 150C. By this step, mobile ions in the silicon oxide or at the silicon oxide-silicon interface are attracted to the gate electrode (Al). The technique of applying a negative voltage to the gate electrode after or during anodic oxidation is described in Japanese Patent Application No. 4-115503 (filed on Apr. 7, 1992) filed by the present inventors. Have been.

【0037】その後、P型の不純物として、硼素をイオ
ンドーピング法でシリコン層に自己整合的に注入し、T
FTのソース/ドレイン208、209を形成し、さら
に、図2(C)に示すように、これにKrFレーザー光
を照射して、このイオンドーピングのために結晶性の劣
化したシリコン膜の結晶性を改善せしめた。このときに
はレーザー光のエネルギー密度は250〜300mJ/
cm2 と設定した。このレーザー照射によって、このT
FTのソース/ドレインのシート抵抗は300〜800
Ω/□となった。またこの工程において、強光、好まし
くは赤外光の照射によるアニールを行うことも有用であ
る。
Thereafter, boron as a P-type impurity is implanted into the silicon layer in a self-aligned manner by an ion doping method.
The source / drain 208 and 209 of FT are formed, and further, as shown in FIG. 2C, a KrF laser beam is irradiated to the source / drain 208 and 209 to reduce the crystallinity of the silicon film whose crystallinity is deteriorated due to the ion doping. Was improved. At this time, the energy density of the laser beam is 250 to 300 mJ /
cm 2 . By this laser irradiation, this T
FT source / drain sheet resistance is 300-800
Ω / □. In this step, it is also useful to perform annealing by irradiation with strong light, preferably infrared light.

【0038】その後、ポリイミドによって層間絶縁物2
10を形成し、さらに、画素電極211をITOによっ
て形成した。そして、コンタクトホールを形成して、T
FTのソース/ドレイン領域にクロム/アルミニウム多
層膜で電極212、213を形成し、このうち一方の電
極213はITOにも接続するようにした。クロム/ア
ルミニウム多層膜は、下層にクロム膜20〜200n
m、典型的には100nm、上層にアルミニウム膜10
0〜2000nm、典型的には500nmが堆積されて
できている。これらは連続的にスパッタ法にて形成する
ことが望まれる。最後に、水素中で200〜300℃で
2時間アニールして、シリコンの水素化を完了した。こ
のようにして、TFTが完成した。同時に作製した多数
のTFTをマトリクス状に配列せしめてアクティブマト
リクス型液晶表示装置とした。
After that, the interlayer insulator 2 is made of polyimide.
10 was formed, and the pixel electrode 211 was formed by ITO. Then, a contact hole is formed, and T
Electrodes 212 and 213 were formed of a chromium / aluminum multilayer film in the source / drain regions of the FT, and one of the electrodes 213 was also connected to ITO. The chromium / aluminum multilayer film has a chromium film of 20 to 200 n underneath.
m, typically 100 nm, with an aluminum film 10
It is made of deposited 0-2000 nm, typically 500 nm. It is desired that these are continuously formed by a sputtering method. Finally, annealing in hydrogen at 200 to 300 ° C. for 2 hours completed the hydrogenation of silicon. Thus, the TFT was completed. A large number of TFTs manufactured at the same time were arranged in a matrix to form an active matrix type liquid crystal display device.

【0039】〔実施例3〕 本発明によって、TFTを
作製する例を図1に示す。まず、基板101上に下地酸
化膜102として厚さ100〜300nmの酸化珪素膜
を形成した。その後、プラズマCVD法やLPCVD法
によってアモルファス状のシリコン膜103を30〜1
50nm、好ましくは50〜100nm堆積した。そし
て、図1(A)に示すようにKrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を照射し
て、シリコン膜103の結晶性を改善させた。この結晶
化は、レーザー光と同等の強光の照射によって、シリコ
ン膜を1000〜1200度に加熱して行ってもよい。
Embodiment 3 FIG. 1 shows an example of manufacturing a TFT according to the present invention. First, a silicon oxide film having a thickness of 100 to 300 nm was formed as a base oxide film 102 on a substrate 101. After that, the amorphous silicon film 103 is formed by plasma CVD or LPCVD to 30 to 1 μm.
Deposited 50 nm, preferably 50-100 nm. Then, as shown in FIG. 1A, the crystallinity of the silicon film 103 was improved by irradiation with a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec). This crystallization may be performed by heating the silicon film to 1000 to 1200 degrees by irradiating strong light equivalent to laser light.

【0040】次にシリコン層103を島状にパターニン
グして、NTFT領域104とPTFT領域105を形
成した。さらに、TEOSを原料としRFプラズマCV
D法で酸化珪素膜を分解・堆積し、これをゲイト酸化膜
106とした。このような酸化膜中には多量の炭化水素
基が含まれており、そのため、膜には多数のトラップセ
ンターが存在し、このままではゲイト酸化膜としては使
用できない。そこで、図3(A)に示す装置によってレ
ーザー照射またはそれと同等の強光の照射を行って、酸
化膜中のトラップセンターを減少せしめた。また同時に
酸化膜の高密度化を行った。強光の照射は、紫外光の照
射によるものと、赤外光の照射による急速な加熱による
ものとがある。図3に示すのは、チャンバー301に、
シャワー状の酸素ガス導入管305と排気ポート30
6、紫外光ランプ303が設けられ、また、チャンバー
内にはヒーター307を有するホルダー302が配置さ
れ、その上に試料304が置かれ、紫外光の照射により
アニールを行う場合の装置である。この場合、消費電力
が40Wで発光スペクトルが250nm付近にピークを
持っている紫外光ランプを用いる。
Next, the silicon layer 103 was patterned into an island shape to form an NTFT region 104 and a PTFT region 105. Furthermore, RF plasma CV using TEOS as a raw material
The silicon oxide film was decomposed and deposited by Method D, and this was used as a gate oxide film 106. Such an oxide film contains a large amount of hydrocarbon groups, so that the film has many trap centers and cannot be used as a gate oxide film as it is. Therefore, laser irradiation or an equivalent strong light irradiation was performed by the apparatus shown in FIG. 3A to reduce the number of trap centers in the oxide film. At the same time, the density of the oxide film was increased. Irradiation with intense light is performed by irradiation with ultraviolet light or by rapid heating by irradiation with infrared light. FIG. 3 shows that the chamber 301
Shower-like oxygen gas inlet pipe 305 and exhaust port 30
6. An apparatus in which an ultraviolet lamp 303 is provided, a holder 302 having a heater 307 is disposed in a chamber, a sample 304 is placed thereon, and annealing is performed by irradiation of ultraviolet light. In this case, an ultraviolet lamp whose power consumption is 40 W and whose emission spectrum has a peak around 250 nm is used.

【0041】チャンバー内は、シャワー状の酸素、オゾ
ン、もしくは酸化窒素(NO2 、NO、N2 O等)が試
料に吹きつけられた。特にチャンバー内を真空にまで排
気することはしなかった。紫外光照射処理は大気圧でお
こなわれた。この紫外光と酸化性ガスとの光化学反応に
よって、活性状態の酸素、もしくはオゾンが生成し、こ
れが酸化珪素膜中の炭素、炭化水素等と反応して、膜中
の炭素原子を十分な量にまで減らすことができた。好ま
しくは、試料の温度を150〜400℃、代表的には3
00℃に保つと良い。その結果、ゲイト酸化膜の界面準
位密度は1011cm-2以下に減少した。
In the chamber, shower-like oxygen, ozone, or nitrogen oxide (NO 2 , NO, N 2 O, etc.) was sprayed on the sample. In particular, the chamber was not evacuated to a vacuum. The ultraviolet light irradiation treatment was performed at atmospheric pressure. The photochemical reaction between the ultraviolet light and the oxidizing gas produces oxygen or ozone in an active state, which reacts with carbon, hydrocarbons, etc. in the silicon oxide film to reduce the carbon atoms in the film to a sufficient amount. Could be reduced to Preferably, the temperature of the sample is 150-400 ° C, typically 3
It is good to keep it at 00 ° C. As a result, the interface state density of the gate oxide film was reduced to 10 11 cm -2 or less.

【0042】図3(A)の装置の代わりに、図3(C)
に示される装置を使用してもよい。この装置には、チャ
ンバー315に酸素導入口320と排気ポート321、
紫外光ランプ317が設けられ、また、チャンバー内に
はヒーター316とその上のホルダー318が配置さ
れ、その上に試料319が置かれる。この装置では、チ
ャバー内を十分な真空にまで排気した後、酸素、オゾ
ン、もしくは酸化窒素等の酸化性ガスを導入した。
Instead of the device of FIG. 3A, FIG.
May be used. This apparatus includes an oxygen inlet 320 and an exhaust port 321 in a chamber 315,
An ultraviolet lamp 317 is provided, and a heater 316 and a holder 318 thereon are arranged in the chamber, and a sample 319 is placed thereon. In this apparatus, after evacuating the chamber to a sufficient vacuum, an oxidizing gas such as oxygen, ozone, or nitrogen oxide was introduced.

【0043】その後、厚さ200nm〜5μmのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図1(C)に示すようにゲイト電極1
07、108を形成した。さらに、イオンドーピング法
によって、各TFTの島状シリコン膜中に、ゲイト電極
部をマスクとして自己整合的に不純物を注入し、図1
(D)に示すようにKrFエキシマーレーザー(波長2
48nm、パルス幅20nsec)を照射して、上記不
純物領域の導入によって、結晶性の劣化した部分の結晶
性を改善させた。こうして、N型不純物(燐)を領域1
09、110に、P型不純物(硼素)を領域111、1
12を形成した。これらの領域のシート抵抗は200〜
800Ω/□であった。その後、全面に層間絶縁物11
3として、TEOSを原料として酸化珪素膜を厚さ30
0nm形成した。
Thereafter, an aluminum film having a thickness of 200 nm to 5 μm is formed by an electron beam evaporation method, and this is patterned, and as shown in FIG.
07 and 108 were formed. Further, impurities are implanted into the island-like silicon film of each TFT in a self-aligned manner by using the gate electrode portion as a mask by ion doping.
As shown in (D), a KrF excimer laser (wavelength 2
Irradiation of 48 nm and a pulse width of 20 nsec) was performed to improve the crystallinity of the portion where the crystallinity was deteriorated by introducing the impurity region. Thus, the N-type impurity (phosphorus) is
09 and 110 are doped with P-type impurities (boron) in the regions 111 and 1.
No. 12 was formed. The sheet resistance in these regions is 200-
It was 800 Ω / □. Then, an interlayer insulator 11 is formed on the entire surface.
3, a silicon oxide film having a thickness of 30
0 nm was formed.

【0044】そして、TFTのソース/ドレインにコン
タクトホールを形成し、アルミニウム配線114〜11
6を形成した。図1(E)には、左側のNTFTとPT
FTでインバータ回路が形成されていることが示されて
いる。TFTの移動度はNTFTで50〜100cm2
/Vs、PTFTで30〜100cm2 /Vsが得られ
た。また、このようにして作製されたシフトレジスタ
(5段)では、20Vのドレイン電圧で10MHz以上
の駆動を確認した。
Then, contact holes are formed in the source / drain of the TFT, and aluminum wirings 114 to 11 are formed.
6 was formed. FIG. 1E shows the left NTFT and PT.
It is shown that an inverter circuit is formed by FT. TFT mobility is 50-100 cm 2 for NTFT
/ Vs and 30-100 cm 2 / Vs were obtained with PTFT. In addition, in the shift register (five stages) manufactured in this manner, driving at 10 MHz or more at a drain voltage of 20 V was confirmed.

【0045】[0045]

【発明の効果】本発明によって、低温で極めて歩留りよ
くTFTを作製することが出来た。特に大面積基板上に
TFTを形成し、これをアクティブマトリクスや駆動回
路に利用することによる産業上のインパクトは大きい。
実施例では示さなかったが、本発明を単結晶結晶ICや
その他のICの上にさらに半導体回路を積み重ねるとい
ういわゆる立体ICを形成することに用いてもよい。ま
た、実施例では主として各種LCDに本発明を使用する
例を示したが、その他の絶縁基板上に形成することが要
求される回路、例えばイメージセンサー等においても本
発明が実施できることは自明である。
According to the present invention, a TFT can be manufactured at a very low temperature and with a high yield. In particular, forming a TFT on a large-area substrate and using it for an active matrix or a driving circuit has a great industrial impact.
Although not shown in the embodiments, the present invention may be used to form a so-called three-dimensional IC in which a semiconductor circuit is further stacked on a single crystal IC or another IC. In the embodiments, examples in which the present invention is mainly applied to various types of LCDs have been described. However, it is obvious that the present invention can be implemented in other circuits required to be formed on an insulating substrate, such as an image sensor. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるTFTの作製方法を示す。FIG. 1 shows a method for manufacturing a TFT according to the present invention.

【図2】本発明によるTFTの作製方法を示す。FIG. 2 shows a method for manufacturing a TFT according to the present invention.

【図3】本発明に使用したレーザー、紫外光処理装置の
概念図を示す。
FIG. 3 shows a conceptual diagram of a laser and ultraviolet light processing device used in the present invention.

【符号の説明】[Explanation of symbols]

101 絶縁基板 102 下地酸化膜 103 半導体領域 104 島状半導体領域(NTFT用) 105 島状半導体領域(PTFT用) 106 ゲイト絶縁膜 107 ゲイト電極(NTFT用) 108 ゲイト電極(PTFT用) 109、110 N型不純物領域 111、112 P型不純物領域 113 層間絶縁物 114〜116 金属配線 DESCRIPTION OF SYMBOLS 101 Insulating substrate 102 Base oxide film 103 Semiconductor region 104 Island semiconductor region (for NTFT) 105 Island semiconductor region (for PTFT) 106 Gate insulating film 107 Gate electrode (for NTFT) 108 Gate electrode (for PTFT) 109, 110 N -Type impurity region 111, 112 P-type impurity region 113 Interlayer insulator 114-116 Metal wiring

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA25 JA33 JA34 JA37 JA41 KA04 KA05 MA05 MA08 MA09 MA25 MA29 MA30 NA21 NA25 NA27 5F052 AA02 AA11 AA17 AA18 AA24 BB07 DA02 DB02 DB03 JA01 5F110 AA17 AA28 BB02 BB04 BB07 BB10 BB11 CC02 DD02 DD12 DD13 DD14 DD17 EE03 EE34 EE43 FF02 FF29 FF30 FF32 FF36 GG02 GG13 GG25 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL07 HL11 HL23 HM14 NN03 NN04 NN23 NN27 NN35 NN72 PP02 PP03 PP04 PP29 PP35 QQ08 QQ11 QQ24 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 JA25 JA33 JA34 JA37 JA41 KA04 KA05 MA05 MA08 MA09 MA25 MA29 MA30 NA21 NA25 NA27 5F052 AA02 AA11 AA17 AA18 AA24 BB07 DA02 DB02 DB03 JA01 5F110 AA17 AA28 BB02 BB04 BB02 BB02 BB02 BB02 BB02 BB04 DD12 DD13 DD14 DD17 EE03 EE34 EE43 FF02 FF29 FF30 FF32 FF36 GG02 GG13 GG25 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL07 HL11 HL23 HM14 NN03 NN04 NN23 NN27 NN35 NN72 PP02 PP03

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ガラス基板上に形成されたブロッキング
膜と、 前記ブロッキング膜上に形成された酸化膜と、 前記酸化膜上に形成された半導体膜と、 前記半導体膜上に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極とを有し、 前記半導体膜及び前記ゲイト絶縁膜には赤外光が照射さ
れてなることを特徴とする半導体装置。
1. A blocking film formed on a glass substrate, an oxide film formed on the blocking film, a semiconductor film formed on the oxide film, and a gate insulating film formed on the semiconductor film A semiconductor device, comprising: a film; and a gate electrode formed on the gate insulating film, wherein the semiconductor film and the gate insulating film are irradiated with infrared light.
【請求項2】 ガラス基板上に形成された窒化珪素膜
と、 前記窒化珪素膜上に形成された酸化膜と、 前記酸化膜上に形成された半導体膜と、 前記半導体膜上に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極とを有し、 前記半導体膜及び前記ゲイト絶縁膜には赤外光が照射さ
れてなることを特徴とする半導体装置。
2. A silicon nitride film formed on a glass substrate, an oxide film formed on the silicon nitride film, a semiconductor film formed on the oxide film, and a silicon nitride film formed on the semiconductor film. A semiconductor device comprising: a gate insulating film; and a gate electrode formed on the gate insulating film, wherein the semiconductor film and the gate insulating film are irradiated with infrared light.
【請求項3】 ガラス基板上に形成された窒化珪素膜
と、 前記窒化珪素膜上に形成された酸化膜と、 前記酸化膜上に形成された厚さ30〜150nmの半導
体膜と、 前記半導体膜上に形成された厚さ70〜120nmのゲ
イト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極とを有し、 前記半導体膜及び前記ゲイト絶縁膜には赤外光が照射さ
れてなることを特徴とする半導体装置。
3. A silicon nitride film formed on a glass substrate, an oxide film formed on the silicon nitride film, a semiconductor film having a thickness of 30 to 150 nm formed on the oxide film, and the semiconductor A gate insulating film having a thickness of 70 to 120 nm formed on the film; and a gate electrode formed on the gate insulating film. The semiconductor film and the gate insulating film are irradiated with infrared light. A semiconductor device, comprising:
【請求項4】 前記半導体膜は結晶性シリコンであるこ
とを特徴とする請求項1乃至3のいずれか一項記載の半
導体装置。
4. The semiconductor device according to claim 1, wherein said semiconductor film is made of crystalline silicon.
【請求項5】 前記赤外光はハロゲン光であることを特
徴とする請求項1乃至4のいずれか一項記載の半導体装
置。
5. The semiconductor device according to claim 1, wherein said infrared light is halogen light.
【請求項6】 前記半導体装置はアクティブマトリクス
型液晶表示装置に用いられる薄膜トランジスタであるこ
とを特徴とする請求項1乃至5のいずれか一項記載の半
導体装置。
6. The semiconductor device according to claim 1, wherein the semiconductor device is a thin film transistor used for an active matrix type liquid crystal display device.
JP2001127134A 1992-08-27 2001-04-25 Method for manufacturing semiconductor device Expired - Fee Related JP3560929B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001127134A JP3560929B2 (en) 1992-08-27 2001-04-25 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25229692 1992-08-27
JP4-252296 1992-08-27
JP2001127134A JP3560929B2 (en) 1992-08-27 2001-04-25 Method for manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000215267A Division JP3462157B2 (en) 1992-08-27 2000-07-17 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2002016084A true JP2002016084A (en) 2002-01-18
JP3560929B2 JP3560929B2 (en) 2004-09-02

Family

ID=26540652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001127134A Expired - Fee Related JP3560929B2 (en) 1992-08-27 2001-04-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3560929B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006038351A1 (en) * 2004-09-30 2008-05-15 シャープ株式会社 Crystalline semiconductor film and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006038351A1 (en) * 2004-09-30 2008-05-15 シャープ株式会社 Crystalline semiconductor film and manufacturing method thereof

Also Published As

Publication number Publication date
JP3560929B2 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
KR0131062B1 (en) Fabrication method for film-like semiconductor device
KR100333153B1 (en) Process for fabricating semiconductor device
JP3562590B2 (en) Semiconductor device manufacturing method
JP4026182B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
US6482752B1 (en) Substrate processing apparatus and method and a manufacturing method of a thin film semiconductor device
KR100736400B1 (en) Semiconductor Device and Method for Its Fabrication
JPH06296023A (en) Thin-film semiconductor device and manufacture thereof
JP3122699B2 (en) A method for manufacturing a thin film semiconductor device.
US20070176180A1 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
JP3781787B2 (en) Multipurpose substrate processing apparatus, operation method thereof, and manufacturing method of thin film integrated circuit
JP3170533B2 (en) Method for manufacturing thin film semiconductor device
US20030168004A1 (en) Manufacturing apparatus of an insulation film
JP3462157B2 (en) Method for manufacturing semiconductor device
JP3560929B2 (en) Method for manufacturing semiconductor device
JP3361670B2 (en) Semiconductor device and manufacturing method thereof
JP4112451B2 (en) Method for manufacturing semiconductor device
JPH07183234A (en) Multipurpose substrate treating device, its operating method, and manufacture of thin film integrated circuit
JP3431903B2 (en) Semiconductor circuit and semiconductor device
JP3972991B2 (en) Method for manufacturing thin film integrated circuit
JP3545289B2 (en) Semiconductor device manufacturing method
JP2002134426A (en) Method and apparatus for manufacturing thin film, thin- film transistor and its manufacturing method
JP3691505B2 (en) Thin film integrated circuit manufacturing method and active matrix type liquid crystal display device manufacturing method
JP3383280B2 (en) Method for manufacturing semiconductor device
JPH1187724A (en) Manufacture of semiconductor device
JP3600092B2 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040526

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees