JPH07183234A - Multipurpose substrate treating device, its operating method, and manufacture of thin film integrated circuit - Google Patents

Multipurpose substrate treating device, its operating method, and manufacture of thin film integrated circuit

Info

Publication number
JPH07183234A
JPH07183234A JP34764593A JP34764593A JPH07183234A JP H07183234 A JPH07183234 A JP H07183234A JP 34764593 A JP34764593 A JP 34764593A JP 34764593 A JP34764593 A JP 34764593A JP H07183234 A JPH07183234 A JP H07183234A
Authority
JP
Japan
Prior art keywords
chamber
substrate
film
processing
plurality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34764593A
Other languages
Japanese (ja)
Inventor
Hisashi Abe
Hisashi Otani
Mitsunori Sakama
Hiroyuki Shimada
光範 坂間
久 大谷
浩行 島田
寿 阿部
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab Co Ltd, 株式会社半導体エネルギー研究所 filed Critical Semiconductor Energy Lab Co Ltd
Priority to JP34764593A priority Critical patent/JPH07183234A/en
Priority claimed from KR1019940027196A external-priority patent/KR100291971B1/en
Publication of JPH07183234A publication Critical patent/JPH07183234A/en
Priority claimed from US08/685,788 external-priority patent/US6482752B1/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PURPOSE:To continuously perform various kinds of treatment, such as the formation of a thin film on a substrate, the annealing of the forced thin film, etc., while the airtightness is secured. CONSTITUTION:A multipurpose substrate treating device is equipped with a carrying chamber provided with a robot arm 108 for carrying substrates and multiple treating chambers 103-106 connected to each other through the chamber 107 and continuously performs various kinds of treatment while airtightness is secured by transferring substrates 109 in and out from each treating chamber through the chamber 107. At least one of the chambers 103-106 has a silicon film manufacturing function by low-pressure thermal CVD method.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は基板上あるいは基板表面に多結晶珪素からなる半導体装置を形成する装置に関する。 The present invention relates to a device for forming a semiconductor device comprising a polycrystalline silicon substrate or the substrate surface. 特に外気に曝することなく連続して行なわれる必要のあるプロセスを行なうことのできる装置に関する。 To an apparatus capable of performing a process that needs to be performed continuously without Sarasuru it to the outside air. また薄膜集積回路の作製に利用することのできる多目的基板処理装置に関する。 Also relates multipurpose substrate processing apparatus which can be utilized for the production of thin film integrated circuits.

【0002】 [0002]

【従来の技術】半導体基板やガラス基板を用いた集積回路が知られている。 Integrated circuit using the Related Art Semiconductor substrate or a glass substrate is known. 前者としてはICやLSIが知られており、後者としてはアクティブマトリックス型の液晶表示装置が知られている。 The former are known as IC and LSI, an active matrix type liquid crystal display device is known as the latter. このような集積回路を形成するには、各種プロセスを連続して行なう必要がある。 To form such an integrated circuit, it is necessary to perform various processes in succession. 例えば絶縁ゲイト型電界効果半導体装置を形成する場合であれば、チャネルが形成される半導体領域とそれに接して設けられるゲイト絶縁膜とを外部に取り出すことなく連続して形成することが望まれる。 For example, in the case of forming an insulated gate field effect semiconductor device, it is formed successively without removing the gate insulating film provided in contact therewith and the semiconductor region in which a channel is formed on the outside is desired. また各種プロセスを効率良く連続して行なうことが工業上必要である。 Also performing the various processes efficiently and continuously are industrially required.

【0003】これらの製造には、一つの装置内で成膜工程を連続して行なうことが望ましいが、従来の製造装置は非晶質珪素を用いた半導体装置を目的とした製造装置、あるいは単結晶珪素を用いた半導体装置を目的とした製造装置しか存在せず、多結晶珪素を用いた半導体装置に適した装置及びそれを用いた製造方法は確立されていなかった。 [0003] These manufacturing, it is preferable to carry out continuously the film forming process in a single apparatus, the conventional manufacturing apparatus manufacturing apparatus intended for a semiconductor device using the amorphous silicon, or single only there manufacturing apparatus for the purpose of a semiconductor device using a crystalline silicon, manufacturing method apparatus and using the same suitable for a semiconductor device using a polycrystalline silicon has not been established.

【0004】 [0004]

【発明が解決しようとする課題】本発明は、多結晶珪素を用いた半導体装置の作製に必要とされる各種プロセスを一つの装置で連続して処理することのできる多目的に利用できる基板処理装置を提供することを目的とする。 [0008] The present invention, polycrystalline silicon semiconductor device substrate processing apparatus which can be used for multiple purposes, which can be processed sequentially with a single device various processes required for the production of using an object of the present invention is to provide a.
特に多結晶珪素を用いた半導体を特性良く作製するために、ポリシランを用いた減圧熱CVDによる珪素膜の形成手段を有することが前記基板処理装置においては必須の構成である。 To produce in particular polycrystalline silicon semiconductor characteristics well with an essential structure in the substrate processing apparatus may have a means for forming the silicon film by low pressure CVD using a polysilane.

【0005】 [0005]

【課題を解決するための手段】本発明の多目的基板処理装置は、複数の減圧可能な処理室を有し、前記複数の処理室は減圧可能な共通室を介して連結されており、前記共通室には各処理室間において基板を搬送するための手段を有し、前期複数の処理室の内の少なくとも一つは減圧熱CVDによる珪素膜の成膜が可能であることを特徴とする。 Multipurpose substrate processing apparatus of the present invention, in order to solve the problem] has a plurality of evacuable processing chamber, the plurality of processing chambers are connected by a common chamber capable vacuum, the common the chamber has a means for conveying the substrate between the processing chambers, at least one of the previous period plurality of processing chambers is characterized in that a film can be formed of a silicon film by low pressure thermal CVD.

【0006】また本発明の多目的基板処理装置は、複数の減圧可能な処理室を有し、複数の処理室の少なくとも一つは気相反応による成膜機能を有し、複数の処理室の少なくとも一つは光照射によるアニール機能を有し、複数の処理室の少なくとも一つは加熱を行なう機能を有し、前記複数の処理室は減圧可能な共通室を介して連結されており、前記共通室には各処理室間において基板を搬送するための手段を有し、前期複数の処理室の内の少なくとも一つは減圧熱CVDによる珪素膜の成膜が可能であることを特徴とする。 Further multipurpose substrate processing apparatus of the present invention includes a plurality of evacuable processing chamber, at least one of the plurality of process chambers have a deposition function by gas phase reaction, the plurality of processing chambers least one has an annealing function by light irradiation, at least one of the plurality of process chambers have a function for heating, the plurality of processing chambers are connected by a common chamber capable vacuum, the common the chamber has a means for conveying the substrate between the processing chambers, at least one of the previous period plurality of processing chambers is characterized in that a film can be formed of a silicon film by low pressure thermal CVD.

【0007】また上記本発明の多目的基板処理装置において、薄膜集積回路を形成することを目的とした場合には特に、複数の減圧可能な処理室を有し、複数の処理室の少なくとも一つは減圧熱CVDによる非晶質珪素の成膜機能を有し、複数の処理室の少なくとも一つはプラズマCVDによる絶縁膜の成膜機能を有し、複数の処理室の少なくとも一つは加熱を行なう機能を有し、前記複数の処理室は減圧可能な共通室を介して連結されており、 [0007] In multi-purpose substrate processing apparatus of the present invention, especially when for the purpose of forming a thin film integrated circuit has a plurality of evacuable processing chamber, at least one of the plurality of processing chambers has a film forming function of amorphous silicon by low pressure thermal CVD, at least one of the plurality of processing chambers have deposition function of the insulating film by plasma CVD, at least one of the plurality of processing chambers perform heating has the function, the plurality of processing chambers are connected by a common chamber capable vacuum,
前記共通室には各処理室間において基板を搬送するための手段を有し、ていることを特徴とする。 Wherein the common chamber having means for conveying the substrate between the processing chambers, and wherein the are.

【0008】また本発明の多目的基板処理装置の動作方法は、同一圧力に保持された状態において、いずれか一つの処理室に保持された基板を共通室に移送すること、 [0008] Operation method of multi-purpose substrate processing apparatus of the present invention, in a state of being held at the same pressure, transferring the substrate held on one of the processing chamber to the common chamber,
あるいは共通室に保持された基板をいずれか一つの処理室に移送すること、及び前記処理室の内の少なくとも一つにおいて減圧熱CVDにより珪素膜の成膜を行なうこと、を特徴とする。 Or be transferred to one of the processing chamber the substrate held in the common chamber, and to perform film formation of the silicon film by low pressure CVD at least one of said processing chamber, characterized by.

【0009】上述の様な構成をとる必要性について簡単に述べると、従来は非晶質珪素を用いた半導体装置の製造プロセスが専ら多結晶珪素を用いた半導体装置の製造に用いられてきた。 [0009] Briefly stated the need to take such a structure described above, conventionally have been used in the manufacture of a semiconductor device using a manufacturing process solely polycrystalline silicon of a semiconductor device using an amorphous silicon. その際に、珪素膜の成膜に用いられているのはグロー放電を用いたプラズマCVDであり、 At that time, that used in the deposition of the silicon film is a plasma CVD using a glow discharge,
その様にして作製された珪素膜は多量の水素を含んでおり、結晶化させる際の水素の放出等に伴って膜の状態が大きく変化してしまい、折角多数の処理室を持った連続成膜の様な構成をとっても十分な特性を有する多結晶珪素からなる半導体装置を得ることは困難であることが実験の結果判明した。 Such a manner fabricated silicon film contains a large amount of hydrogen, the state of the film with the release or the like of the hydrogen at the time of crystallizing ends up greatly changed, continuously formed with a much trouble multiple processing chamber it has been found the results of the experiment to obtain a semiconductor device made of polycrystalline silicon having a very satisfactory characteristics such configuration of the film is difficult. この問題点を解決するためにはLP LP To solve this problem
CVDを用い、原料ガスとしてジシランの如きポリシランを用いることが有効であることがわかった。 Using CVD, as the raw material gas be used such as polysilane disilane was found to be effective.

【0010】しかしながら、既存の製造装置及び製造プロセスにおいては、LPCVDを用いた場合であっても、大気中に一度暴露してしまうため、特性の良い界面を形成できず、やはり十分な特性を有する多結晶珪素からなる半導体装置を得ることは困難であった。 [0010] However, in the existing manufacturing equipment and manufacturing processes, even when using the LPCVD, since become exposed once to the atmosphere can not be formed with good interfacial characteristics have also sufficient properties possible to obtain a semiconductor device made of polycrystalline silicon has been difficult. そこで、 there,
最も重要なきれいな界面の接合を実現するためには、L To achieve the joining of the most important clean interface, L
PCVDによる珪素膜の成膜と、その上下の両方あるいはその一方に接して設ける必要がある絶縁膜を、連続的に大気に開放することなく成膜することで、特性の飛躍的な向上が可能であることが発明者らの実験により判明した。 And the deposition of the silicon film by PCVD, the upper and lower both or insulating film that must be provided in contact on one, by deposition without continuously open to the atmosphere, can dramatically improve the characteristics it has been found by the inventors of the experiment is.

【0011】本発明の具体的な例を図1に示す。 [0011] Specific examples of the present invention shown in FIG. 図1に示す装置は多目的に利用できるものであって、必要とする成膜やアニール処理を施す処理室を必要とする数で組み合わせることができる。 Apparatus shown in FIG. 1 is a one available versatile, can be combined in several that require processing chamber forming a film and annealing in need. 図1に示す装置で処理される基板はとしてが、ガラス基板、シリコン基板、その他絶縁基板や半導体基板を用いることができる。 And substrate and to be processed in the apparatus shown in FIG. 1 but may be a glass substrate, a silicon substrate, other insulating substrate or a semiconductor substrate. 即ち、絶縁表面を有する基板であれば用いることができる。 That can be used if a substrate having an insulating surface. 例えば、アクティブマトリクス型の液晶表示装置やイメージセンサー等の電気光学装置であれば安価なガラス基板を用いるのが一般的である。 For example, to use an inexpensive glass substrate if the active matrix type liquid crystal display device or an image sensor electro-optical device, such as the is common.

【0012】例えば107を共通室である基板の搬送室とし、基板の各種処理を行なう処理室の内、101と1 [0012] a transfer chamber of the substrate is a common chamber for example 107, of the processing chamber for performing various processing of the substrate, 101 a 1
02とを予備室とし、一方を基板の搬入用に用い、他の一方を基板の搬出用に用いる。 And 02 a pre-chamber, with one for carrying the substrate, using the other hand to a carry-out of the substrate. また、103は絶縁膜を形成するためのプラズマCVD装置とし、104を非晶質珪素を成膜するための減圧熱CVD装置とし、105 Also, 103 is a plasma CVD apparatus for forming an insulating film, a low pressure thermal CVD apparatus for forming the amorphous silicon 104, 105
を熱酸化膜を形成するための加熱炉とし、106を光照射によるアニールを行なうためのアニール炉とする、といった構成を採ることができる。 Was a furnace to form a thermal oxide film, 106 a and annealing furnace for annealing by light irradiation, such as may take the configuration. なお、予備室も基板の搬入や搬出を行なう機能を有するという意味で処理室ということができる。 Incidentally, it is possible that means in the processing chamber of the preliminary chamber also has a function of performing loading and unloading of the substrate.

【0013】このような組み合わせは任意に行なえるものである。 [0013] Such a combination is intended any can be performed. これら組み合わせのできる要素としては、プラズマCVD、減圧熱CVD(以下本明細書においてはLPCVDと省略する)、光CVD、マイクロ波CV Factors which can combination, plasma CVD, low pressure thermal CVD (hereinafter in this specification abbreviated LPCVD), an optical CVD, microwave CV
D、加熱炉、光照射によるアニール炉、スパッタリング、プラズマアニール、プラズマエッチング(異方性あるいは等方性)を挙げることができる。 D, furnace, an annealing furnace by light irradiation, sputtering, can be cited plasma annealing, plasma etching (anisotropic or isotropic).

【0014】 [0014]

【実施例】 【Example】

〔実施例1〕本実施例の構成を図1に示す。 The structure of the Example 1 In this example shown in FIG. 本実施例においては、101と102が予備室であり、基板の出し入れを行なう機能を有する。 In the present embodiment, 101 and 102 is pre-chamber, has a function for loading and unloading of the substrate. これらのチャンバーは、複数の基板が収められたカセットを保持する機能を有する。 These chambers have a function of holding a cassette in which a plurality of substrates housed. また当然不活性ガスの導入手段やクリーニングガスの導入手段、さらにはガス排気手段を有している。 The introduction means and means for introducing cleaning gas naturally inert gas, further has a gas evacuation means.

【0015】103〜106は処理室であり、103と106とがプラズマCVD装置であり、104が温度調節チャンバーである。 [0015] 103 - 106 is a processing chamber, 103 and the 106 are the plasma CVD apparatus, 104 is a temperature regulating chamber. 温度調節チャンバーとは、基板を所定の温度に加熱する機能を有するものであり、他のチャンバーでの成膜に先立ち、予め基板を加熱しておくために使用される。 The temperature control chamber has a function of heating the substrate to a predetermined temperature prior to deposition of the other chamber, it is used to keep heat in advance the substrate. 各処理室の仕様を下記表1に示す。 The specifications of the processing chambers shown in Table 1 below.

【0016】 [0016]

【表1】 [Table 1]

【0017】107は基板の搬送室であり、ロボットアーム108によって基板が各チャンバー間を搬送される。 [0017] 107 is a transfer chamber of the substrate, the substrate by the robot arm 108 is conveyed between the chambers. ロボットアーム108は基板(109で示される) Robotic arm 108 (indicated by 109) substrate
を1枚づつ予備室101あるいは102から取り出し、 Was removed from one by one preliminary chamber 101 or 102,
必要とする反応室に移動させる機能を有する。 It has a function of moving to a reaction chamber in need. 当然各処理室間においても基板を移動させることができる。 It can also move the substrate between the course each process chamber. また、この搬送室にも排気手段が設けられており、必要とする真空度にすることができる。 Also provided is an exhaust means to the transfer chamber can be a vacuum in need.

【0018】各チャンバー間の基板の移動は以下のようにして行なわれる。 The movement of the substrate between the chambers is carried out as follows. 例えば、予備室101に保持される基板を処理室103と104とで処理し、予備室102 For example, treated with a substrate held in the preliminary chamber 101 and the processing chamber 103 104, preliminary chamber 102
に搬入する場合を考える。 Consider the case of carrying on. この場合まず、 (1)予備室101と搬送室107とを同一減圧状態(高真空状態が望ましい)とし、その状態においてゲイトバルブ110を開け、ロボットアーム108によって基板109を搬送室に取り出す。 In this case first, (1) identical to the preliminary chamber 101 and transfer chamber 107 reduced pressure (high vacuum is desired), opened gate valve 110 in its state, taking out the substrate 109 to the transport chamber by the robot arm 108. その後ゲイトバルブ1 Then gate valve 1
10は閉める。 10 is closed. (2)搬送室107と処理室103とを同一減圧状態とし、その状態においてゲイトバルブ112を開け、ロボットアーム108に保持された基板109をプロセス室に搬入する。 (2) and a transfer chamber 107 and the processing chamber 103 to the same vacuum condition, opens the gate valve 112 in its state, carries the substrate 109 held by the robot arm 108 into the process chamber. その後ゲイトバルブ112は閉める。 Then gate valve 112 is closed. (3)処理室103において所定のプロセスが行なわれる。 (3) In the processing chamber 103 is a predetermined process is performed. (4)処理室103でのプロセス終了後、処理室103 (4) After the end of the process in the processing chamber 103, processing chambers 103
の真空度を搬送室107と同一減圧状態とし、その後ゲイトバルブ112を開け、ロボットアーム108によって基板を搬送室107に搬出する。 The degree of vacuum and the same reduced pressure state and a transfer chamber 107, then opens the gate valves 112, unloading the substrate to the transfer chamber 107 by the robot arm 108. そしてゲイトバルブ112は閉める。 And gate valve 112 is closed. (5)搬送室107と処理室104とを同一減圧状態とし、その状態においてゲイトバルブ113を開け、ロボットアーム108に保持された基板を処理室104に搬入する。 (5) and a transfer chamber 107 and the processing chamber 104 to the same vacuum condition, opens the gate valve 113 in its state, to carry the substrates held by the robot arm 108 into the processing chamber 104. その後ゲイトバルブは閉める。 Then gate valve is closed. (6)処理室104において所定のプロセスが行なわれる。 (6) In the processing chamber 104 is a predetermined process is performed. (7)処理室104でのプロセス終了後、処理室104 (7) After the end of the process in the processing chamber 104, process chamber 104
の真空度を搬送室107と同一減圧状態とし、その後ゲイトバルブ113を開け、ロボットアーム108によって基板を搬送室107に搬出する。 The degree of vacuum and the same reduced pressure state and a transfer chamber 107, then opens the gate valves 113, unloading the substrate to the transfer chamber 107 by the robot arm 108. そしてゲイトバルブ113は閉める。 And gate valve 113 is closed. (8)搬送室107と予備室102とを同一減圧状態とし、その状態においてゲイトバルブ111を開け、ロボットアーム108によって基板を予備室102に搬入し、その後ゲイトバルブ111を閉める。 (8) and a transfer chamber 107 and the preliminary chamber 102 and the same reduced pressure, opening the gate valve 111 in its state, and the substrate is carried into the preliminary chamber 102 by the robot arm 108 and close the subsequent gate valve 111.

【0019】以上のようにして、一枚の基板を外気に曝すことなく、2回またはそれ以上の処理を連続的に行なうことができる。 [0019] As described above, without exposing the one substrate to the outside air can be carried out twice or more processing continuously. これらの処理としては成膜だけでなく、アニール等も行なえることは有用である。 Not only film formation as these processes, such as annealing may be performed it is useful.

【0020】上記(1)〜(8)の工程を繰り返すことにより、予備室101に搬入されているカートリッジに保持された複数の基板を次から次へと連続的に処理することができる。 [0020] By repeating the steps (1) to (8), can be continuously processed and a plurality of substrates held in a cartridge that is carried into the preliminary chamber 101 after another. そして、処理の終了した基板は、予備室102のカートリッジに自動的に保持されることになる。 The finished substrate processing will be automatically retained in the cartridge of the preliminary chamber 102. また上記の成膜工程において、処理室103が稼働中において処理室104をクリーニングし、逆に処理室104が稼働中に処理室103をクリーニングすることによって、全体の動作を止めることなく、クリーニングを行いながら連続した処理工程を行うことができる。 In the above film forming process, to clean the process chamber 104 the processing chamber 103 during operation, by the process chamber 104 in opposite to clean the process chamber 103 during operation, without stopping the entire operation, the cleaning continuous process while it is possible to perform. このようなクリーニングとしては、NF 3によるチャンバー内のプラズマクリーニングを挙げることができる。 Such cleaning can include plasma cleaning in the chamber by NF 3.

【0021】〔実施例2〕図1に示す多目的成膜装置を用いて多結晶珪素を活性層とするTFTを少なくとも一つ有する薄膜集積回路を作製する例を図2に示す。 [0021] The Example 2 example of manufacturing a thin film integrated circuit having at least one TFT for the polycrystalline silicon and the active layer by using the multi-purpose film forming apparatus shown in FIG. 1 is shown in FIG. まず、本実施例において用いる多目的成膜装置について説明する。 First, a description will be given multipurpose film forming apparatus used in this embodiment. 本実施例においては、101、106を基板の搬入搬出を行なうために予備室とした。 In this embodiment, the pre-chamber 101, 106 in order to perform the loading and unloading of the substrate. 特にここでは1 In particular, in this case 1
01を基板搬入用に、106を基板搬出用とした。 01 for substrate loading, was 106 and for the substrate carry-out. また104を赤外光の短時間照射によるラピットサーマルアニールプロセス(RTAまたはRTPという)、または予備加熱を行なう処理室とし、103をプラズマCVD The 104 and processing chamber for performing a short-time rapid thermal annealing process by irradiation (referred RTA or RTP), or pre-heating of the infrared light, plasma CVD 103
法によって窒化アルミニウムを主成分とする膜(窒化アルミオキサイドを以下窒化アルミニウムという)または窒化珪素膜を成膜する処理室とし、104をTEOSを原料としてプラズマCVD法により酸化珪素膜を成膜する処理室とし、105をLPCVD法により非晶質珪素膜を成膜する処理室とする。 Law by a processing chamber for forming (hereinafter referred to as aluminum nitride and aluminum nitride oxide) or a silicon nitride film layer composed mainly of aluminum nitride, a silicon oxide film is formed by plasma CVD 104 TEOS as a raw material processing and the chamber, and the processing chamber for forming an amorphous silicon film by the LPCVD method 105. また各処理室には、各処理室を減圧状態にするための排気手段、さらには必要とされるガスを導入するためのガス導入手段が設けられている。 Also in each processing chamber, exhaust means for each processing chamber in a reduced pressure state, and further is provided with a gas introducing means for introducing the gas required.

【0022】以下に作製工程を示す。 [0022] show the following to the manufacturing process. まず、基板としてコーニング7059等のガラス基板(4インチ角、5インチ角または5×6インチ角)201を予備室101に搬入し、十分真空引きをする。 First, it carried the glass substrate (4 inches square 5 inches square or 5 × 6 inch square) of Corning 7059 such as the substrate 201 in the preliminary chamber 101, a sufficient vacuum. この真空引きは、十分真空引きをされた搬送室107とほぼ同一の圧力になるまで行なうのが好ましい。 The evacuation is preferably carried out until substantially the same pressure as the transfer chamber 107 which is sufficiently evacuated. そしてゲイトバルブ110を開け、ロボットアーム108によって、予備室101内の基板を搬送室107に移送する。 And opening the gate valve 110, the robotic arm 108 transfers the substrate of the preliminary chamber 101 to transfer chamber 107. 図1においては、図2 In Figure 1, Figure 2
における基板201は109として示されている。 Substrate 201 is shown as 109 in. なお、以下においてはその上に成膜されている膜も含めて基板という。 In the following referred substrate including the film being deposited thereon. そして、同じくほぼ同一圧力に真空引きがされた反応室103との間のゲイトバルブ112を開け、基板を搬入する。 Then, also opened a gate valve 112 between the reaction chamber 103 evacuated is almost the same pressure, carries the substrate. 基板搬入後にゲイトバルブ112 Gate valve 112 after the substrate carrying
を閉め、この反応室103内において、厚さ2000〜 The closed, in the reaction chamber 103, the thickness of 2000 to
5000Åの窒化アルミニウム膜202をプラズマCV The aluminum nitride film 202 of 5000Å plasma CV
D法で形成する。 Formed by the D method. 成膜は、Al(C 493またはA Film formation, Al (C 4 H 9) 3 or A
l(CH 3 ) 3とN 2とを用いて行なう。 l (CH 3) performed using the 3 and N 2. また、N 2 Oを微量添加して熱膨張歪を緩和させてもよい。 Further, the N 2 O may be added small amount to relieve the thermal expansion strain.

【0023】窒化アルミニウム膜202の成膜後は、反応室103を搬送室107と同じ真空度まで真空引きする。 [0023] After deposition of the aluminum nitride film 202, evacuates the reaction chamber 103 to the same degree of vacuum transfer chamber 107. そして、ゲイトバルブ112を開き、ロボットアーム108によって基板を搬送室に基板を移送する。 Then, open the gate valve 112, to transfer the substrate to the transfer chamber of the substrate by the robot arm 108. 次に同じく真空引きのされたアニール室104に基板を搬入する。 Then the substrate is carried into the annealing chamber 104, which is also a vacuum. このアニール室104では、赤外線の照射によるラピットサーマルアニール(RTA)が行なわれる。 In the annealing chamber 104, rapid thermal annealing by irradiation of an infrared (RTA) is performed. このアニールは、窒素、アンモニア(NH 3 )、もしくは亜酸化窒素(N 2 O)の雰囲気中で行なわれ、短時間に窒化アルミニウム膜を急速に加熱するものである。 This annealing, nitrogen, ammonia (NH 3), or nitrous conducted in an atmosphere of nitrogen oxide (N 2 O), is to rapidly heat the aluminum nitride film in a short time. このアニールによって、窒化アルミニウム膜は透明となり、 This annealing, the aluminum nitride film becomes transparent,
またその絶縁性や熱伝導性が向上する。 Further the insulating properties and thermal conductivity can be improved. また、ガラス基板からのナトリューム等の不純物の半導体への進入を防ぐには、窒化珪素膜を形成してもよい。 Furthermore, the prevent the ingress to the semiconductor of impurities of Natoryumu from the glass substrate may be a silicon nitride film is formed. この場合、窒化珪素膜をプラズマCVD法により、基板温度350℃、 In this case, the silicon nitride film plasma CVD method, a substrate temperature of 350 ° C.,
0.1Torr、SiH 4とNH 3との混合雰囲気で成膜する。 0.1 Torr, is deposited in a mixed atmosphere of SiH 4 and NH 3.

【0024】そして、反応室104を真空引きし、ロボットアーム108によって、基板を再び真空引きがされた搬送室107に移送する。 [0024] Then, the reaction chamber 104 is evacuated, by the robot arm 108 and transferred to the transfer chamber 107 and is again evacuated substrate. そして同じく真空引きがされた反応室106に基板を搬送する。 And transporting the substrate similarly to the reaction chamber 106 where vacuum is. この反応室106 The reaction chamber 106
ではTEOSを原料としたプラズマCVD法で酸化珪素膜203が成膜される。 In the silicon oxide film 203 is formed by a plasma CVD method using TEOS as a raw material. 成膜条件を以下に示す。 The film forming conditions are shown in the following. TEOS/O 2 =10/100sccm RFパワー 350W 基板温度 400℃ 成膜圧力 0.25Torr また、上記反応において、C 26を添加して、SiO TEOS / O 2 = 10 / 100sccm RF power 350W substrate temperature 400 ° C. deposition pressure 0.25Torr In the above reaction, by addition of C 2 F 6, SiO
xで示される膜を形成してもよい。 Film may be formed as shown in F x.

【0025】この酸化珪素膜はTFTを形成する面に下地酸化膜203として厚さ2000〜50Åに成膜される。 [0025] The silicon oxide film is deposited to a thickness 2000~50Å as an underlying oxide film 203 on the surface to form a TFT. この反応室106で成膜された酸化珪素膜203をアニール室104に搬送し、ラピットサーマルアニールを行なってもよい。 Conveying the silicon oxide film 203 which is formed in the reaction chamber 106 to the annealing chamber 104 may perform rapid thermal annealing.

【0026】そして、再び基板を搬送室107に搬送し、次に反応室105に基板を搬入する。 [0026] Then, the substrate was conveyed to the transfer chamber 107 again, then the substrate is carried into the reaction chamber 105. これら基板の移送の際において、搬送室とそれぞれの処理室とは同一真空度(同一減圧状態)に真空引きがされた上でゲイトバルブを開閉させることは全て共通である。 In case of these substrate transfer, the transfer chamber and each of the processing chambers are all common to opening and closing the gate valve on the vacuum is in the same degree of vacuum (the same reduced pressure state).

【0027】反応室105では、LPCVD法によって非晶質珪素膜204を100〜1500Å、好ましくは200〜800Å堆積する。 [0027] In reaction chamber 105, an amorphous silicon film 204 by the LPCVD method 100~1500A, preferably 200~800Å deposition. LPCVD法での成膜条件を以下に示すが、ここで重要なのはジシランの如きポリシランを用いてLPCVDで成膜することであり、従来の非晶質珪素を用いた半導体装置の製造に用いられていたグロー放電によるプラズマCVD法と比較して、結晶化後の多結晶珪素膜の特性を飛躍的に向上させることが可能である。 Shows the deposition conditions by LPCVD below, The key here is to be deposited by LPCVD using such polysilane disilane, it has been used in the manufacture of a semiconductor device using a conventional amorphous silicon were compared by glow discharge plasma CVD method, it is possible to dramatically improve the characteristics of the polycrystalline silicon film after crystallization. その際の成膜条件は、代表的には Si 26 100〜500sccm He 500sccm 成膜温度 400℃〜500℃ 成膜圧力 0.1〜1Torr As film formation conditions of the case, typically Si 2 H 6 100~500sccm He 500sccm deposition temperature 400 ° C. to 500 ° C. deposition pressure 0.1~1Torr

【0028】さらに反応室106に基板を移送し、TE [0028] and further transferring the substrate into reaction chamber 106, TE
OSを原料とするプラズマCVD法によって、酸化珪素膜212を500〜1500Å程度堆積する。 By a plasma CVD method using OS as a raw material, it is deposited to a thickness of about 500~1500Å a silicon oxide film 212. この膜は珪素膜の保護膜として機能する。 This film functions as a protective film of the silicon film. 成膜条件を以下に示す。 The film forming conditions are shown in the following. TEOS/O 2 =10/100sccm RFパワー 300W 基板温度 350℃ 成膜圧力 0.25Torr かくして、図2(A)に示す如くガラス基板201上に窒化アルミニューム、または窒化珪素のブロッキング層202、酸化珪素膜203、非晶質珪素半導体膜20 TEOS / O 2 = 10 / 100sccm RF power 300W substrate temperature 350 ° C. deposition pressure 0.25Torr Thus, FIG. 2 of aluminum nitride on the glass substrate 201 as shown in (A) pneumo or blocking layer 202 of silicon nitride, silicon oxide film 203, an amorphous silicon semiconductor film 20
4、保護膜212を連続して多層に形成することができる。 4, can be formed in the multilayer protective film 212 continuously. この図1に示す装置は、各チャンバーとロボットアームのある搬送室とはそれぞれゲイトバルブで仕切られているので、個々のチャンバー間において不純物が相互に混入することがなく、特に珪素膜中におけるC、N、 The apparatus shown in Figure 1, so are partitioned by respective gate valves and each chamber and transfer chamber with a robotic arm, without impurities are mixed into each other in between the individual chambers, C in particular silicon film , N,
Oの値を少なくなくと5×10 18 cm -3以下とすることができる。 The value of O rather small to be able to 5 × 10 18 cm -3 or less.

【0029】次に基板を予備室101から外部に出し、 [0029] then out the substrate from the preliminary chamber 101 to the outside,
アイランド状珪素領域204を形成するためのパターニングを行なう。 Performing patterning for forming the island-shaped silicon region 204. そして、図2(B)に示しように厚さ2 Then, shown as thick FIG 2 (B) 2
00〜1500Å、好ましくは500〜1000Åの酸化珪素膜205を形成する。 00~1500A, preferably a silicon oxide film 205 of 500-1000. この酸化珪素膜はゲイト絶縁膜としても機能する。 This silicon oxide film also functions as a gate insulating film. そのためその作製には十分な注意が必要である。 Therefore there is a need for sufficient attention to its fabrication. ここでは、TEOSを原料とし、酸素とともに基板温度350〜600℃、好ましくは300 Here, the TEOS as a raw material, oxygen with the substrate temperature of 350 to 600 ° C., preferably 300
〜450℃で、RFプラズマCVD法で分解・堆積した。 At to 450 ° C., it was decomposed and deposited by RF plasma CVD. TEOSと酸素の圧力比は1:1〜1:3、また、 Pressure ratio of TEOS and oxygen is 1: 1 to 1: 3, and
圧力は0.05〜0.5torr、RFパワーは100 The pressure 0.05~0.5torr, RF power is 100
〜250Wとした。 Was ~250W. この工程は、搬入室101より、基板を搬入し、前記したとは別の操作をして反応室106 This process, from loading chamber 101, and carries the substrate, the reaction chamber by a separate operation to have the 106
で行なってもよい。 It may be carried out in. あるいはTEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を350〜600℃、好ましくは400 Or by TEOS pressure CVD or normal pressure CVD method with ozone gas as a raw material, 350 to 600 ° C. The substrate temperature is preferably 400
〜550℃として形成してもよい。 550 may be formed as ° C.. 成膜後、酸素もしくはオゾンの雰囲気で400〜600℃で30〜60分アニールした。 After the film formation was 30-60 minutes annealing at 400 to 600 ° C. in an oxygen or ozone atmosphere.

【0030】上記ゲイト絶縁膜となる酸化珪素膜205 [0030] The gate insulating film and made of silicon oxide film 205
を反応室106で成膜する場合は、その工程終了後、基板をアニール室104に搬入し、赤外線の照射によるラピットサーマルアニールをN 2 O雰囲気で行なうことは有効である。 When forming the reaction chamber 106 after the process completion, and the substrate is carried into the annealing chamber 104, to perform the rapid thermal annealing by irradiation of infrared rays N 2 O atmosphere is effective. これは、酸化珪素膜205と珪素領域20 This silicon oxide film 205 and silicon regions 20
4との界面準位を減少させることに極めて効果がある。 4 interface state that there is a very effective in reducing.

【0031】そして、図2(B)に示すようにKrFエキシマーレーザー213(波長248nmまたは308 [0031] Then, KrF as shown in FIG. 2 (B) excimer laser 213 (wavelength 248nm or 308
nm、パルス幅20nsec)を照射して、珪素領域2 nm, is irradiated with pulse width 20 nsec), silicon regions 2
04を結晶化させた。 04 was crystallized. レーザーのエネルギー密度は20 The energy density of the laser is 20
0〜400mJ/cm 2 、好ましくは250〜300m 0~400mJ / cm 2, preferably 250~300m
J/cm 2とし、また、レーザー照射の際には基板を3 And J / cm 2, At the time of laser irradiation the substrate 3
00〜500℃に加熱した。 00-500 was heated to ℃. このようにして形成された珪素膜204の結晶性をラマン散乱分光法によって調べたところ、単結晶珪素のピーク(521cm -1 )とは異なって、515cm -1付近に比較的ブロードなピークが観測され、結晶性半導体例えば多結晶半導体となっていることが判明した。 Examination this way the crystallinity of the silicon film 204 formed by the Raman scattering spectroscopy, unlike the peak of the single crystal silicon (521 cm -1), a relatively broad peak is observed near 515 cm -1 It is, was found to be a crystalline semiconductor, for example, polycrystalline semiconductor. その後、水素中で350℃で2時間アニールした。 Then annealed for two hours at 350 ° C. in hydrogen. この結晶化の工程は、加熱によることで行なってもよい。 The crystallization step may be performed by by heating.

【0032】その後、厚さ2000Å〜1μmのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、ゲイト電極206を形成した。 [0032] Thereafter, an aluminum film having a thickness of 2000Å~1μm formed by electron beam evaporation, and patterned to to form gate electrodes 206. アルミニウムにはスカンジウム(Sc)を0.15〜0.2重量%ドーピングしておいてもよい。 Scandium (Sc) may be previously 0.15 to 0.2 wt% doping in aluminum. 次に基板をpH≒ Then pH ≒ the substrate
7、1〜3%の酒石酸のエチレングリコール溶液に浸し、白金を陰極、このアルミニウムのゲイト電極を陽極として、陽極酸化をおこなった。 Immersed in ethylene glycol solution of 7,1~3% of tartaric acid, a platinum cathode, a gate electrode of the aluminum as the anode, it was subjected to anodic oxidation. 陽極酸化は、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了した。 Anodic oxidation, increases the voltage at the first constant current to 220V, was completed and held 1 hour in that state. 本実施例では定電流状態では、電圧の上昇速度は2〜5V/分が適当であった。 In the constant-current state in the present embodiment, the rising speed of the voltage was appropriate 2 to 5 V / min. このようにして、厚さ1500〜3500Å、例えば、2000Åの陽極酸化物209を形成した。 In this way, the thickness 1500~3500A, for example, to form an anodic oxide 209 of 2000 Å. (図2(C)) (FIG. 2 (C))

【0033】また高温での熱処理を行なう場合には、アルミニウムの代わりにタンタルを用いればよい。 [0033] In the case of performing the heat treatment at a high temperature may be used tantalum instead of aluminum.

【0034】その後、イオンドーピング法(プラズマドーピング法ともいう)によって、各TFTのアイランド状珪素膜中に、ゲイト電極部をマスクとして自己整合的に不純物(燐)を注入した。 [0034] Thereafter, by ion doping method (also called plasma doping), the island-like silicon film of each TFT, was injected in a self-aligning manner impurity (phosphorus) using the gate electrode portion as a mask. ドーピングガスとしてはフォスフィン(PH 3 )を用いた。 The doping gas used phosphine (PH 3). ドーズ量は、1〜4× Dose, 1 to 4 ×
10 15 cm -2とした。 It was 10 15 cm -2.

【0035】さらに、図2(D)に示すようにKrFエキシマーレーザー(波長248nmまたは308nm、 Furthermore, KrF as shown in FIG. 2 (D) excimer laser (wavelength 248nm or 308 nm,
パルス幅20nsec)216を照射して、上記不純物領域の導入によって結晶性の劣化した部分の結晶性を改善させた。 By applying a pulse width 20 nsec) 216, with an improved crystallinity of the degraded portion of the crystalline by introduction of the impurity regions. レーザーのエネルギー密度は150〜400 The energy density of the laser is 150 to 400
mJ/cm 2 、好ましくは200〜250mJ/cm 2 mJ / cm 2, preferably 200~250mJ / cm 2
であった。 Met. こうして、N型不純物(燐)領域208、2 Thus, N-type impurity (phosphorus) regions 208,2
09を形成した。 09 was formed. これらの領域のシート抵抗は200〜 The sheet resistance of these regions 200
800Ω/□であった。 It was 800Ω / □. 本工程において、レーザーを用いるかわりに、フラッシュランプを使用して短時間に1 In this step, instead of using a laser, in a short time using a flash lamp 1
000〜1200℃(珪素モニターの温度)まで上昇させ、試料を加熱する、いわゆるRTP(ラピッド・サーマル・プロセス)を用いてもよい。 000-1200 raised to ° C. (temperature of the silicon monitor), the sample is heated, may be used a so-called RTP (rapid thermal process).

【0036】その後、再び図1の装置を用い、全面に層間絶縁物210として、図1の反応装置の反応室104 [0036] Then, again using the apparatus of FIG. 1, as an interlayer insulator 210 over the entire surface, the reaction chamber of the reactor of FIG. 1 104
を再び用い、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはオゾンとの減圧CVD法あるいは常圧CVD法によって酸化珪素膜を厚さ0.3μm Again using the TEOS as a raw material, the thickness of 0.3μm silicon oxide film by low pressure CVD or normal pressure CVD method and plasma CVD method, or ozone it and the oxygen
〜1μmここでは3000Å(0.3μm)形成した。 ~1μm here was formed 3000Å ​​(0.3μm).
基板温度は250〜450℃、例えば、350℃とした。 The substrate temperature is 250 to 450 ° C., for example, was 350 ° C.. 成膜後、表面の平坦性を得るため、この酸化珪素膜を機械的に研磨した。 After the film formation, to obtain a flatness of the surface was polished silicon oxide film mechanically. この工程は、図1の装置内に設けられた反応室を用いて等方性ドライエッチングを行なってもよい。 This step may be performed isotropic dry etching using a reaction chamber provided in the apparatus of FIG. さらに、スパッタ法によってITO被膜を堆積し、これをパターニングして画素電極211とした。 Furthermore, by depositing an ITO film by sputtering, and a pixel electrode 211 by patterning the same.
(図2(E)) (FIG. 2 (E))

【0037】かくすると、図2の電気光学装置の一方の基板側に薄膜集積回路を作ることができる。 [0037] Upon Thus, it is possible to make a thin film integrated circuit on one substrate side of the electro-optical device of Figure 2. 勿論、この図面に示す回路と同時に周辺回路を同一基板上に形成してもよい。 Of course, it is also possible to form the peripheral circuits on the same substrate at the same time as the circuit shown in this figure. そして、層間絶縁物210をエッチングして、図2(E)に示すようにTFTのソース/ドレインにコンタクトホールを形成し、クロムもしくは窒化チタンの配線212、213を形成し、配線213は画素電極211に接続させた。 Then, an interlayer insulator 210 is etched, a contact hole is formed in the source / drain of the TFT as shown in FIG. 2 (E), to form the wiring 212 and 213 of chromium or titanium nitride wirings 213 pixel electrode It was connected to the 211. なお、この際には、ソース/ドレイン領域(アイランド状珪素)をはみだしてコンタクトホールを形成してもよい。 Incidentally, in this case, the contact hole may be formed by protruding the source / drain regions (islands silicon). この場合にはコンタクトホールのうち、アイランド状珪素をはみだした面積は30 Among the contact holes in the case, the area of ​​protruding island-like silicon 30
〜70%であった。 It was 70%. この場合には、ソース/ドレインの上面のみならず、側面においてもコンタクトが形成される。 In this case, not only the upper surface of the source / drain contact is also formed in the side surface. 以下、このようなコンタクトをトップサイドコンタクトと称する。 Hereinafter referred to as such contact with the top side contact. 従来の構造において、トップサイドコンタクトを形成しようとすれば、層間絶縁物のエッチング工程によって、アイランド状珪素以外の部分の下地の酸化珪素膜、さらには、基板までエッチングされたが、本実施例では、窒化アルミニウム膜または窒化珪素膜20 In the conventional structure, if an attempt is made to form a top side contact, by an etching process of the interlayer insulator, underlying silicon oxide film in the portion other than the island-like silicon, but further has been etched down to the substrate, in this example , an aluminum film or a silicon nitride film nitride 20
2がエッチングストッパーとなって、ここでエッチングが止まる。 2 becomes an etching stopper, where etching stops.

【0038】通常の場合には、コンタクトホールの大きさは、ソース/ドレインよりも小さくする必要があったが、トップサイドコンタクトにおいては、逆にアイランドの大きさをコンタクトホールのよりも小さくでき、結果として、アイランドの微細化できる。 [0038] In the normal case, the size of the contact hole, it was necessary to be smaller than the source / drain, in the top-side contact, the size of the island to reverse can be made smaller than that of the contact hole, as a result, it is possible to miniaturization of the island. また、逆にコンタクホールを大きくすることができるので、量産性、信頼性を高めることができた。 Further, it is possible to increase the contactee holes Conversely, it was possible to improve mass productivity, and reliability.

【0039】最後に、水素中で300〜400℃で0. [0039] In the end, 300~400 ℃ in hydrogen 0.
1〜2時間アニールして、珪素の水素化を完了した。 And 1-2 hours annealed to complete the hydrogenation of the silicon. このようにして、TFTを有する薄膜集積回路が完成した。 In this way, a thin film integrated circuit having a TFT is completed. そして同時に作製した多数のTFTをマトリクス状に配列せしめ、かつ周辺回路をも同一基板上に形成したモノシリック型のアクティブマトリクス型液晶表示装置とした。 The allowed sequences a number of TFT manufactured simultaneously in a matrix, and was monolithic type active matrix liquid crystal display device formed on the same substrate is also a peripheral circuit.

【0040】〔実施例3〕図1に示す多目的成膜装置を用いてTFTを少なくとも一つ有する薄膜集積回路を作製する例を図3に示す。 [0040] FIG. 3 is an example of manufacturing a thin film integrated circuit having at least one TFT using a multi-purpose film forming apparatus shown in Example 3 Fig. まず、本実施例において用いる多目的成膜装置について説明する。 First, a description will be given multipurpose film forming apparatus used in this embodiment. 本実施例においては、101を基板の搬入搬出を行なうために予備室とした。 In this embodiment, the pre-chamber 101 in order to perform the loading and unloading of the substrate. また106を加熱を行なう処理室とし、103をプラズマCVD法によって窒化珪素膜を成膜する処理室とし、104をTEOSを原料としてプラズマCVD法により酸化珪素膜を成膜する処理室とし、105をLPC The 106 is a processing chamber for heating, 103 and the processing chamber for depositing the silicon nitride film by plasma CVD, and a processing chamber for depositing the silicon oxide film by plasma CVD 104 TEOS as raw material, a 105 LPC
VD法により非晶質珪素膜を成膜する処理室とする。 A processing chamber for forming an amorphous silicon film by VD method. また、102をPをドープした多結晶珪素膜を減圧熱CV Further, 102 vacuum polycrystalline silicon film doped with P heat CV
D法によって成膜する処理室とした。 And the processing chamber for deposition by D method. また各処理室には、各処理室を減圧状態にするための排気手段、さらには必要とされるガスを導入するためのガス導入手段が設けられている。 Also in each processing chamber, exhaust means for each processing chamber in a reduced pressure state, and further is provided with a gas introducing means for introducing the gas required.

【0041】以下に作製工程を示す。 [0041] show the following to the manufacturing process. まず、基板としてN0ガラスに代表される耐熱性の高い結晶化ガラス板(4インチ角、5インチ角または5×6インチ角)20 First, high heat resistance crystallized glass plate represented by N0 glass as the substrate (4 square inches 5 inches square or 5 × 6 inch square) 20
1を予備室101に搬入し、十分真空引きをする。 It carried 1 to the preliminary chamber 101, a sufficient vacuum. この真空引きは、十分真空引きをされた搬送室107とほぼ同一の圧力になるまで行なうのが好ましい。 The evacuation is preferably carried out until substantially the same pressure as the transfer chamber 107 which is sufficiently evacuated. そしてゲイトバルブ110を開け、ロボットアーム108によって、予備室101内の基板を搬送室107に移送する。 And opening the gate valve 110, the robotic arm 108 transfers the substrate of the preliminary chamber 101 to transfer chamber 107.
図1においては、図3における基板201は109として示されている。 In Figure 1, a substrate 201 in FIG. 3 is shown as 109. なお、以下においてはその上に成膜されている膜も含めて基板という。 In the following referred substrate including the film being deposited thereon. そして、同じくほぼ同一圧力に真空引きがされた反応室103との間のゲイトバルブ112を開け、基板を搬入する。 Then, also opened a gate valve 112 between the reaction chamber 103 evacuated is almost the same pressure, carries the substrate. 基板搬入後にゲイトバルブ112を閉め、この反応室103内において、窒化珪素膜200をプラズマCVD法により、基板温度350℃、0.1Torr、SiH 4とNH 3との混合雰囲気で成膜する。 After substrate loading closed gate valve 112, in the reaction chamber 103, a silicon nitride film 200 plasma CVD, the substrate temperature 350 ° C., 0.1 Torr, it is deposited in a mixed atmosphere of SiH 4 and NH 3. この窒化珪素膜は基板からのアルカリの拡散を防ぐためである。 The silicon nitride film is to prevent the diffusion of alkali from the substrate. ここで窒化珪素膜の代わりにSiOF xで示される膜を用いることにより、基板よりのイオン可動物(例えばNaイオン)の半導体層への移動を抑えることができる。 Here the use of the film shown in SiOF x instead of the silicon nitride film, it is possible to suppress the movement of the semiconductor layer of the ion-friendly animal from the substrate (e.g., Na ions).

【0042】そして、反応室103を真空引きし、ロボットアーム108によって、基板を再び真空引きがされた搬送室107に移送する。 [0042] Then, the reaction chamber 103 is evacuated, by the robot arm 108 and transferred to the transfer chamber 107 and is again evacuated substrate. そして同じく真空引きがされた反応室106に基板を搬送する。 And transporting the substrate similarly to the reaction chamber 106 where vacuum is. この反応室106 The reaction chamber 106
ではTEOSを原料としたプラズマCVD法で酸化珪素膜203が成膜される。 In the silicon oxide film 203 is formed by a plasma CVD method using TEOS as a raw material. 成膜条件を以下に示す。 The film forming conditions are shown in the following. TEOS/O 2 =10/100sccm RFパワー 350W 基板温度 400℃ 成膜圧力 0.25Torr TEOS / O 2 = 10 / 100sccm RF power 350W substrate temperature 400 ° C. deposition pressure 0.25Torr

【0043】また、上記反応において、C 26を添加して、SiOF xで示される膜を形成してもよい。 [0043] In the above reaction, by addition of C 2 F 6, it may be formed film shown in SiOF x.

【0044】この酸化珪素膜はTFTを形成する面に下地酸化膜203として厚さ2000〜50Åに成膜される。 [0044] The silicon oxide film is deposited to a thickness 2000~50Å as an underlying oxide film 203 on the surface to form a TFT. この下地膜としては、酸化珪素膜と窒化珪素膜の積層としてもよい。 As the base film may be a stacked layer of a silicon oxide film and a silicon nitride film.

【0045】そして、再び基板を搬送室107に搬送し、次に反応室105に基板を搬入する。 [0045] Then, again transports the substrate to the transfer chamber 107, then the substrate is carried into the reaction chamber 105. これら基板の移送の際において、搬送室とそれぞれの処理室とは同一真空度(同一減圧状態)に真空引きがされた上でゲイトバルブを開閉させることは全て共通である。 In case of these substrate transfer, the transfer chamber and each of the processing chambers are all common to opening and closing the gate valve on the vacuum is in the same degree of vacuum (the same reduced pressure state).

【0046】反応室105では、LPCVD法によって非晶質珪素膜204を200〜2000Å、好ましくは300〜800Å堆積する。 [0046] In reaction chamber 105, an amorphous silicon film 204 by the LPCVD method 200~2000A, preferably 300~800Å deposition. LPCVD法での成膜条件を以下に示す。 The film-forming conditions in the LPCVD method is shown below. Si 26 100sccm He 200sccm 加熱温度 400℃〜570℃ 成膜圧力 0.3Torr グロースレート 50Å〜500Å/分 Si 2 H 6 100sccm He 200sccm heating temperature 400 ° C. to 570 ° C. deposition pressure 0.3Torr growth rate 50A~500A / min

【0047】ここで、ジシランの如きポリシランを用いることは重要であって、これらを用い上記の条件で成膜することにより、その後の熱結晶化工程において250 [0047] Here, the use of such polysilane disilane is an important by depositing the above conditions using these in the subsequent thermal crystallization step 250
Å〜8000Åの平均粒径を有する特性の良い多結晶珪素膜を得ることができる。 It is possible to get a good polycrystalline silicon film characteristics having an average particle size of A~8000A.

【0048】その後、処理の終了した基板は、搬出を行なうために予備室101に再び集められ装置の外部に取り出す。 [0048] Then, finished substrate processing is taken out again collected device in the preliminary chamber 101 to perform the unloading.

【0049】これは非晶質珪素膜204を島状にパターニングし、しかる後に結晶化させる為である。 [0049] This patterning the amorphous silicon film 204 into an island shape, is because to crystallize thereafter. これは、 this is,
これらのプロセスが減圧下におけるプロセスでないこと、およびこれらのプロセスに要する時間が他のプロセスに要する時間と比較して桁違いに長い為、装置の稼働率を高めるためには別の装置としたほうが効率的だからである。 That these processes are not the process under reduced pressure, and more time required for these processes for incomparably longer than the time required for other processes, in order to increase the operating rate of the apparatus is that with another device This is because efficient it is.

【0050】非晶質珪素膜204のパターニングは公知のフォトリソグラフィーを用いて所定のアイランド状にパターニングを行なう。 The patterning of the amorphous silicon film 204 is patterned into a predetermined island shaped using a known photolithography.

【0051】熱結晶化は、窒素雰囲気中で550℃〜6 The heat crystallization, 550 ℃ in a nitrogen atmosphere to 6
00℃で8時間から56時間加熱することによって行う。 00 carried out by heating from 8 hours 56 hours ° C.. この様に比較的低温で結晶化することにより、前述の様な大きな粒径の結晶を得ることができる。 By crystallization such relatively low temperature, it is possible to obtain crystals of large grain size, such as above.

【0052】その後、N0ガラスの耐熱温度の範囲内で、出来るだけ高い温度、具体的には800℃〜850 [0052] Then, within the heat resistance temperature range of the N0 glass, can only higher temperatures, specifically 800 ° C. to 850
℃において熱アニールを行う。 Performing a thermal anneal at ° C.. この工程によって、各結晶粒内の結晶性を向上させることが可能となる。 In this step, it is possible to improve the crystallinity of the respective crystal grains. また、 Also,
この工程を酸化性雰囲気、例えばドライ酸素中で行い熱酸化膜を同時に形成しても良い。 The process oxidizing atmosphere, for example, may be simultaneously forming a thermal oxide film is performed by dry oxygen. この熱酸化膜をゲート絶縁膜として用いる場合には、その膜厚は500Å〜2 When using the thermal oxide film as a gate insulating film, the thickness thereof 500Å~2
000Åとすることが適当である。 It is appropriate to 000Å.

【0053】この様に結晶成長を終えた基板を、再び予備室101より装置内に投入する。 [0053] The substrate having been subjected to crystal growth in this way, to again put into the pre-chamber 101 from the device.

【0054】予備室101より投入された基板は、必要に応じてさらに反応室104に基板を移送し、TEOS [0054] substrate that is turned from the preliminary chamber 101 further transferring the substrate into the reaction chamber 104 as necessary, TEOS
を原料とするプラズマCVD法によって、図3(B)に示しように厚さ200〜1500Å、好ましくは500 The by plasma CVD as a raw material, to show so that the thickness 200~1500Å FIG. 3 (B), the preferred 500
〜1000Åの酸化珪素膜205を形成する。 A silicon oxide film 205 of ~1000A. ここでは、TEOSを原料とし、酸素とともに基板温度350 Here, the TEOS as a raw material, a substrate temperature of 350 together with oxygen
〜600℃、好ましくは300〜450℃で、RFプラズマCVD法で分解・堆積した。 To 600 ° C., preferably at 300 to 450 ° C., it was decomposed and deposited by RF plasma CVD. TEOSと酸素の圧力比は1:1〜1:3、また、圧力は0.05〜0.5t Pressure ratio of TEOS and oxygen is 1: 1 to 1: 3, and the pressure is 0.05~0.5t
orr、RFパワーは100〜250Wとした。 orr, RF power was 100~250W.

【0055】この工程は、TEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を350〜600℃、好ましくは400〜 [0055] This process, by with ozone TEOS as a raw material pressure CVD or normal pressure CVD method, 350 to 600 ° C. The substrate temperature is preferably 400 to
550℃として形成してもよい。 It may be formed as a 550 ° C..

【0056】また成膜後、酸素もしくはオゾンの雰囲気で400〜600℃で30〜60分アニールした。 [0056] Also after the deposition, was 30 to 60 minutes annealing at 400~600 ℃ in an atmosphere of oxygen or ozone.

【0057】上記酸化珪素膜205の成膜は、熱結晶化後の高温アニールを酸化性雰囲気中で行い、熱酸化膜をゲート絶縁膜として使用する場合にはこの工程が不要になることは言うまでもない。 [0057] deposition of the silicon oxide film 205 performs a high-temperature annealing after the thermal crystallization in an oxidizing atmosphere, that this step is not required when using the thermal oxide film as a gate insulating film needless to say There.

【0058】かくして、図3(B)に示す如くガラス基板201上に窒化珪素のブロッキング層202、酸化珪素膜203、島状にパターニングされた結晶性珪素半導体膜204、酸化珪素膜205を多層に形成することができる。 [0058] Thus, blocking layer 202 of silicon nitride on the glass substrate 201 as shown in FIG. 3 (B), a silicon oxide film 203, the crystalline silicon is patterned in an island-like semiconductor film 204, the silicon oxide film 205 on the multi-layer it can be formed. この図1に示す装置は、各チャンバーとロボットアームのある搬送室とはそれぞれゲイトバルブで仕切られているので、個々のチャンバー間において不純物が相互に混入することがなく、特に珪素膜中におけるC、 The apparatus shown in Figure 1, so are partitioned by respective gate valves and each chamber and transfer chamber with a robotic arm, without impurities are mixed into each other in between the individual chambers, C in particular silicon film ,
N、Oの値を少なくなくと5×10 18 cm -3以下とすることができる。 N, rather than reduce the value of O to be able to 5 × 10 18 cm -3 or less.

【0059】上記ゲイト絶縁膜となる酸化珪素膜205 [0059] The gate insulating film and composed of a silicon oxide film 205
を反応室104で成膜する場合は、その工程終了後、基板をアニール室106に搬入し、赤外線の照射によるラピットサーマルアニールをN 2 O雰囲気で行なうことは有効である。 When forming the reaction chamber 104 after the process completion, and the substrate is carried into the annealing chamber 106, to perform the rapid thermal annealing by irradiation of infrared rays N 2 O atmosphere is effective. これは、酸化珪素膜205と珪素領域20 This silicon oxide film 205 and silicon regions 20
4との界面準位を減少させることに極めて効果がある。 4 interface state that there is a very effective in reducing.

【0060】次に、上記ゲート絶縁膜の上にゲート電極となるPをドープした多結晶珪素膜を減圧熱CVDによって1000Å〜4000Åの厚さに形成する。 Next, a polycrystalline silicon film doped with P to be a gate electrode on said gate insulating film to a thickness of 1000Å~4000Å by low pressure thermal CVD.

【0061】上記の工程まで、即ち下地から珪素半導体層、ゲート絶縁膜、ゲート電極までの各界面が特に界面準位等に敏感でデバイスの特性を決定する主な部分であり、それ故に大気に暴露することなく連続的に成膜することが望ましく、本発明の構成によりそれが可能となる。 [0061] until the above steps, namely a silicon semiconductor layer from the base, the gate insulating film, a major portion of the interface to the gate electrode is determined in particular the characteristics of the sensitive and devices interface state and the like, hence the atmosphere it is desirable to successively formed without exposing, it is possible to thereby configuration of the present invention.

【0062】以下の工程は本発明の装置から外部に搬出して行なう。 [0062] The following steps are carried out carried to the outside from the apparatus of the present invention.

【0063】まず、ゲート電極217を形成すべく、P [0063] First of all, in order to form the gate electrode 217, P
をドープした多結晶珪素膜をドライエッチングによりパターニングを行なう。 A polycrystalline silicon film doped with performing patterning by dry etching. (図3(C)) (FIG. 3 (C))

【0064】その後、イオンドーピング法(プラズマドーピング法ともいう)によって、各TFTのアイランド状珪素膜中に、ゲイト電極217をマスクとして自己整合的に不純物(燐)を注入する。 [0064] Thereafter, by ion doping method (also called plasma doping), the island-like silicon film of each TFT, implanted in a self-aligning manner impurity (phosphorus) using the gate electrode 217 as a mask. ドーピングガスとしてはフォスフィン(PH 3 )を用いた。 The doping gas used phosphine (PH 3). ドーズ量は、1〜 Dose, 1
4×10 15 cm -2とした。 4 was × 10 15 cm -2.

【0065】次に、基板を窒素雰囲気中で600℃、1 Next, 600 ℃ of the substrate in a nitrogen atmosphere, 1
2時間加熱し、ドーパントの活性化を行なった後、さらに水素雰囲気中で400℃、1時間熱処理し、水素化処理を行なって半導体層の欠陥準位密度を減少させる。 It was heated for 2 hours, after performing the activation of the dopant, further 400 ° C. in a hydrogen atmosphere, and heat treated for 1 hour, to reduce the density of defect states in the semiconductor layer by performing hydrotreatment.

【0066】その後、他の装置あるいは再び図1の装置を用い、全面に層間絶縁膜210を形成する。 [0066] Thereafter, another device or re-using the apparatus of FIG. 1, an interlayer insulating film 210 on the entire surface. 図1の装置を用いた場合には、図1の反応装置の反応室104を再び用い、TEOSを原料として、これと酸素とのプラズマCVD法、もしくはオゾンとの減圧CVD法あるいは常圧CVD法によって酸化珪素膜を厚さ0.3μm〜 When using the apparatus of Figure 1, again using the reaction chamber 104 of the reactor of FIG. 1, the TEOS as a raw material, the low pressure CVD method or normal pressure CVD method and plasma CVD method, or ozone it and the oxygen the thickness of the silicon oxide film by of 0.3μm~
1μmここでは3000Å(0.3μm)形成した。 1μm and 3000 Å (0.3 [mu] m) formed here. 基板温度は250〜450℃、例えば、350℃とした。 The substrate temperature is 250 to 450 ° C., for example, was 350 ° C..
成膜後、表面の平坦性を得るため、この酸化珪素膜を機械的に研磨した。 After the film formation, to obtain a flatness of the surface was polished silicon oxide film mechanically. この工程は、図1の装置内に設けられた反応室を用いて等方性ドライエッチングを行なってもよい。 This step may be performed isotropic dry etching using a reaction chamber provided in the apparatus of FIG. さらに、スパッタ法によってITO被膜を堆積し、これをパターニングして画素電極211とした。 Furthermore, by depositing an ITO film by sputtering, and a pixel electrode 211 by patterning the same.
(図3(E)) (FIG. 3 (E))

【0067】かくすると、電気光学装置の一方の基板側に薄膜集積回路を作ることができる。 [0067] Upon Thus, it is possible to make a thin film integrated circuit on one substrate side of the electro-optical device. 勿論、この図面に示す回路と同時に周辺回路を同一基板上に形成してもよい。 Of course, it is also possible to form the peripheral circuits on the same substrate at the same time as the circuit shown in this figure. そして、層間絶縁物210をエッチングして、図F Then, by etching the interlayer insulator 210, Figure F
(E)に示すようにTFTのソース/ドレインにコンタクトホールを形成し、クロムもしくは窒化チタンの配線212、213を形成し、配線213は画素電極211 A contact hole is formed in the source / drain of the TFT (E), the forming wires 212 and 213 of chromium or titanium nitride wirings 213 pixel electrode 211
に接続させた。 It was connected to. なお、この際には、ソース/ドレイン領域(アイランド状珪素)をはみだしてコンタクトホールを形成してもよい。 Incidentally, in this case, the contact hole may be formed by protruding the source / drain regions (islands silicon). この場合にはコンタクトホールのうち、アイランド状珪素をはみだした面積は30〜70% Among the contact holes in this case, the area where protruding island-like silicon 30% to 70%
であった。 Met. この場合には、ソース/ドレインの上面のみならず、側面においてもコンタクトが形成される。 In this case, not only the upper surface of the source / drain contact is also formed in the side surface. 以下、このようなコンタクトをトップサイドコンタクトと称する。 Hereinafter referred to as such contact with the top side contact. 従来の構造において、トップサイドコンタクトを形成しようとすれば、層間絶縁物のエッチング工程によって、アイランド状珪素以外の部分の下地の酸化珪素膜、さらには、基板までエッチングされたが、本実施例では、窒化珪素膜200がエッチングストッパーとなって、ここでエッチングが止まる。 In the conventional structure, if an attempt is made to form a top side contact, by an etching process of the interlayer insulator, underlying silicon oxide film in the portion other than the island-like silicon, but further has been etched down to the substrate, in this example , the silicon nitride film 200 becomes an etching stopper, wherein the etching stops.

【0068】通常の場合には、コンタクトホールの大きさは、ソース/ドレインよりも小さくする必要があったが、トップサイドコンタクトにおいては、逆にアイランドの大きさをコンタクトホールよりも小さくでき、結果として、アイランドの微細化ができる。 [0068] In the normal case, the size of the contact holes, it was necessary to be smaller than the source / drain, in the top side contacts, the size of the island opposite can be smaller than the contact hole, the result as, it is the miniaturization of the island. また、逆にコンタクホールを大きくすることができるので、量産性、信頼性を高めることができた。 Further, it is possible to increase the contactee holes Conversely, it was possible to improve mass productivity, and reliability.

【0069】このようにして、TFTを有する薄膜集積回路が完成した。 [0069] Thus, the thin film integrated circuit having a TFT is completed. そして同時に作製した多数のTFTをマトリクス状に配列せしめ、かつ周辺回路をも同一基板上に形成したモノシリック型のアクティブマトリクス型液晶表示装置とした。 The allowed sequences a number of TFT manufactured simultaneously in a matrix, and was monolithic type active matrix liquid crystal display device formed on the same substrate is also a peripheral circuit.

【0070】尚、上記実施例において基板を石英基板とした場合には、下地の酸化珪素膜は省略可能であり、下地の酸化珪素膜も場合によっては省略してもよい。 [0070] Incidentally, in the case where the substrate and the quartz substrate in the above embodiment, a silicon oxide film of the base is optional and may be omitted in some cases the silicon oxide film underlying also. また、基板の耐熱性が高いために熱結晶化後の熱アニールあるいは熱酸化の工程の温度を1000℃程度まで上昇させることが可能であり、その場合には更に結晶性の良い珪素膜を得ることが可能である。 Further, it is possible to the temperature of thermal annealing or thermal oxidation process after thermal crystallization for the heat resistance of the substrate is high is raised to about 1000 ° C., to obtain a more excellent crystallinity silicon film in which case the It is possible.

【0071】 [0071]

【効果】本発明の構成を採用することで、基板上に多結晶珪素からなる半導体装置を作製する際に連続してプロセスをこなすことができ、生産性の向上、信頼性の向上を同時に果たすことができる。 [Effect] By employing the configuration of the present invention, in succession making the semiconductor device of polycrystalline silicon on a substrate able to complete the process, fulfill increased productivity, improved reliability at the same time be able to.

【0072】以上に説明した如く、図1のマルチチャンバー方式の多目的CVD装置を用いることにより、図2 [0072] As described above, by using the multi-purpose CVD apparatus of a multi-chamber system of FIG. 1, FIG. 2
(A)の工程、ゲイト絶縁膜の形成、RTP処理工程、 Steps (A), formation of the gate insulating film, RTP process,
層間絶縁膜の作製工程、とほとんど全ての工程を1台の装置で行なうことができる。 Manufacturing process of the interlayer insulating film, and almost all of the steps to can be performed in one device. そして、これらの工程は、 And, these steps,
マイクロコンピュータによって制御することができ、生産効率、コストパフォーマンスを向上させることができる。 Can be controlled by the microcomputer, the production efficiency can be improved cost performance. 特に本発明装置を図2に示した如く結晶性TFTまたはこれを応用するモノシリック型薄膜集積回路へ応用することは著しい効果を得ることができる。 Especially applying the present invention apparatus to monolithic thin film integrated circuit as crystalline TFT or applying this shown in FIG. 2 can be obtained a remarkable effect.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 実施例の多目的基板処理装置を示す。 1 shows a multi-purpose substrate processing apparatus of the embodiment.

【図2】 実施例におけるTFTの作製工程を示す。 Figure 2 shows a manufacturing process of the TFT in the embodiment.

【図3】 実施例におけるTFTの作製工程を示す。 3 shows a manufacturing process of the TFT in the embodiment.

【符号の説明】 DESCRIPTION OF SYMBOLS

101〜106・・・・処理室 108・・・・・・・・ロボットアーム 109・・・・・・・・基板 110〜115・・・・ゲイトバルブ 201・・・・・・・・ガラス基板 202・・・・・・・・窒化アルミ膜 200・・・・・・・・窒化珪素膜 203・・・・・・・・酸化珪素膜 204・・・・・・・・珪素膜 205・・・・・・・・酸化珪素膜(ゲイト絶縁膜) 206・・・・・・・・ゲイト電極 209・・・・・・・・陽極酸化物層 217・・・・・・・・ゲイト電極 210・・・・・・・・層間絶縁物 211・・・・・・・・ITO電極(画素電極) 214/215・・・・ソース/ドレイン電極 101-106 .... processing chamber 108 ........ robotic arm 109 ........ substrate 110 to 115 ... gate valve 201 ........ glass substrate 202 ........ aluminum nitride film 200 ........ silicon nitride film 203 ........ silicon oxide film 204 ........ silicon film 205 .. ...... silicon oxide film (gate insulating film) 206 ........ gate electrode 209 ........ anodic oxide layer 217 ........ gate electrode 210 ........ interlayer insulator 211 ........ ITO electrode (pixel electrode) 214/215 ... source / drain electrodes

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 寿 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Kotobuki Abe Atsugi City, Kanagawa Prefecture Hase 398 address Corporation and a half conductor energy within the Institute

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】複数の減圧可能な処理室を有し、 前記複数の処理室は減圧可能な共通室を介して連結されており、 前記共通室には各処理室間において基板を搬送するための手段を有し、 前期複数の処理室の内の少なくとも一つは減圧熱CVD Has 1. A plurality of evacuable processing chamber, the plurality of processing chambers are connected by a common chamber capable vacuum, for conveying the substrate between said common chamber each treatment chamber It has means, at least one pressure thermal CVD of a year a plurality of processing chambers
    による珪素膜の成膜が可能であることを特徴とする多目的基板処理装置。 Multipurpose substrate processing apparatus, characterized in that by a possible formation of the silicon film.
  2. 【請求項2】複数の減圧可能な処理室を有し、 複数の処理室の少なくとも一つは気相反応による成膜機能を有し、 複数の処理室の少なくとも一つは光照射によるアニール機能を有し、 複数の処理室の少なくとも一つは加熱を行なう機能を有し、 前記複数の処理室は減圧可能な共通室を介して連結されており、 前記共通室には各処理室間において基板を搬送するための手段を有し、 前期複数の処理室の内の少なくとも一つは減圧熱CVD Wherein a plurality of evacuable processing chamber, at least one of the plurality of process chambers have a deposition function by the gas phase reaction, at least one annealing function by irradiation of a plurality of processing chambers has, at least one of the plurality of process chambers have a function for heating, the plurality of processing chambers are connected by a common chamber possible vacuum in the common chamber between the processing chamber and means for conveying the substrate, at least one pressure thermal CVD of a year a plurality of processing chambers
    による珪素膜の成膜が可能であることを特徴とする多目的基板処理装置。 Multipurpose substrate processing apparatus, characterized in that by a possible formation of the silicon film.
  3. 【請求項3】複数の減圧可能な処理室を有し、 前記複数の処理室は減圧可能は共通室を介して連結されており、 前記共通室には各処理室間において基板を搬送するための手段を有した多目的基板処理装置の動作方法であって、 同一圧力に保持された状態において、いずれか一つの処理室に保持された基板を共通室に移送すること、 あるいは共通室に保持された基板をいずれか一つの処理室に移送すること及び前記処理室の内の少なくとも一つにおいて減圧熱CVDにより珪素膜の成膜を行なうこと、を特徴とする多目的基板処理装置の動作方法。 3. A having a plurality of evacuable processing chamber, the plurality of processing chambers can be decompressed is connected via a common chamber, for transferring the substrate between said common chamber each treatment chamber a method of operating a multi-purpose substrate processing apparatus having a means, in a state of being held at the same pressure, it transfers the substrates held by the one of the processing chamber to the common chamber, or held in common chamber method of operating a multi-purpose substrate processing apparatus in at least one thing and of the processing chamber to transfer to any one of the processing chamber to a substrate to perform film formation of the silicon film by low pressure thermal CVD, and wherein the.
  4. 【請求項4】珪素半導体層を含めた多層成膜をする工程と、 ゲイト絶縁膜を形成する工程と、 層間絶縁膜を形成する工程と、 を複数の反応容器を有する多目的基板処理装置を用いて処理し、 前記工程の内珪素半導体層は減圧熱CVDにより作製された、ことを特徴とする薄膜集積回路の作製方法。 A step of a multi-layer film formation, including wherein a silicon semiconductor layer, forming a gate insulating film, forming an interlayer insulating film, a multi-purpose substrate processing apparatus having a plurality of reaction vessels used treated Te, inner silicon semiconductor layer of the step was made by low pressure thermal CVD, a method for manufacturing a thin film integrated circuit, characterized in that.
  5. 【請求項5】複数の減圧可能な処理室を有し、 前記複数の処理室は減圧可能な共通室を介して連結されており、 前記共通室には各処理室間において基板を搬送するための手段を有した多目的基板処理装置を用いた薄膜集積回路の作製方法であって、 窒化珪素膜を第1の処理室で形成する工程と、 酸化珪素膜を第2の処理室で形成する工程と、 珪素膜を減圧熱CVD法で第3の処理室で形成する工程と、 酸化形成膜を第4の処理室で形成する工程と、 を有する薄膜集積回路の作製方法。 Has 5. A plurality of evacuable processing chamber, the plurality of processing chambers are connected by a common chamber capable vacuum, for conveying the substrate between said common chamber each treatment chamber a method for manufacturing a thin film integrated circuit using a multi-purpose substrate processing apparatus having a means, forming a silicon nitride film in the first processing chamber to form a silicon oxide film in the second processing chamber and a step and a method for manufacturing a thin film integrated circuit having a step, the forming the oxide formed film in fourth processing chamber for forming a silicon film in the third treatment chamber at low pressure thermal CVD.
JP34764593A 1993-12-24 1993-12-24 Multipurpose substrate treating device, its operating method, and manufacture of thin film integrated circuit Withdrawn JPH07183234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34764593A JPH07183234A (en) 1993-12-24 1993-12-24 Multipurpose substrate treating device, its operating method, and manufacture of thin film integrated circuit

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP34764593A JPH07183234A (en) 1993-12-24 1993-12-24 Multipurpose substrate treating device, its operating method, and manufacture of thin film integrated circuit
KR1019940027196A KR100291971B1 (en) 1993-10-26 1994-10-25 The substrate processing apparatus and method and a method of manufacturing a thin film semiconductor device
US08/685,788 US6482752B1 (en) 1993-10-26 1996-07-24 Substrate processing apparatus and method and a manufacturing method of a thin film semiconductor device
US10/164,019 US7271082B2 (en) 1993-10-26 2002-06-07 Method of manufacturing a semiconductor device
US11/727,257 US7452794B2 (en) 1993-10-26 2007-03-26 Manufacturing method of a thin film semiconductor device
US12/232,433 US7691692B2 (en) 1993-10-26 2008-09-17 Substrate processing apparatus and a manufacturing method of a thin film semiconductor device
US12/705,004 US8304350B2 (en) 1993-10-26 2010-02-12 Method of manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
JPH07183234A true JPH07183234A (en) 1995-07-21

Family

ID=18391629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34764593A Withdrawn JPH07183234A (en) 1993-12-24 1993-12-24 Multipurpose substrate treating device, its operating method, and manufacture of thin film integrated circuit

Country Status (1)

Country Link
JP (1) JPH07183234A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002505531A (en) * 1998-03-03 2002-02-19 エーケーティー株式会社 Coating and annealing process of large-area glass substrate
US7084068B2 (en) 2003-06-25 2006-08-01 Kabushiki Kaisha Toshiba Annealing furnace, manufacturing apparatus, annealing method and manufacturing method of electronic device
JP2012160637A (en) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd Semiconductor device, manufacturing method of the semiconductor device, soi substrate, and manufacturing method of the soi substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002505531A (en) * 1998-03-03 2002-02-19 エーケーティー株式会社 Coating and annealing process of large-area glass substrate
JP2013140990A (en) * 1998-03-03 2013-07-18 Akt Kk Method of coating and annealing large area glass substrate
US7084068B2 (en) 2003-06-25 2006-08-01 Kabushiki Kaisha Toshiba Annealing furnace, manufacturing apparatus, annealing method and manufacturing method of electronic device
JP2012160637A (en) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd Semiconductor device, manufacturing method of the semiconductor device, soi substrate, and manufacturing method of the soi substrate
US9136386B2 (en) 2011-02-02 2015-09-15 Lapis Semiconductor Co., Ltd. SOI substrate, method of manufacturing the SOI substrate, semiconductor device, and method of manufacturing the semiconductor device

Similar Documents

Publication Publication Date Title
CN1051877C (en) Semiconductor device and method for producing same
KR0131062B1 (en) Fabrication method for film-like semiconductor device
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
EP0486047B1 (en) Process for fabricating a thin film semiconductor device
KR100197780B1 (en) Tr and semicoductor circuit fabrication method
KR0157471B1 (en) Transistor and method for producing the same
US7381598B2 (en) Insulated gate semiconductor device and process for fabricating the same
EP1722403B1 (en) Fabrication method for a thin film semiconductor device
US5843833A (en) Method for producing semiconductor device
CN1157759C (en) Method for mfg. semiconductor device
US6358784B1 (en) Process for laser processing and apparatus for use in the same
JP3072000B2 (en) A method for manufacturing a semiconductor device
US7368367B2 (en) Method for forming a semiconductor
JP4827325B2 (en) A method for manufacturing a semiconductor device
US5693541A (en) Method for manufacturing a semiconductor device using a silicon nitride mask
KR100881992B1 (en) Method of manufacturing a semiconductor device
US20010019860A1 (en) Semiconductor device and method for manufacturing the same
JP2762215B2 (en) The method for manufacturing a thin film transistor and the semiconductor device
US5254208A (en) Method for manufacturing a semiconductor device
KR100230485B1 (en) Semiconductor processing system
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
KR100559060B1 (en) The manufacturing method of the crystalline semiconductor
JP3221473B2 (en) A method for manufacturing a semiconductor device
US6673126B2 (en) Multiple chamber fabrication equipment for thin film transistors in a display or electronic device

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040107